KR100891220B1 - 드라이버 옵셋을 제거하기 위한 제어 신호 발생 장치 - Google Patents

드라이버 옵셋을 제거하기 위한 제어 신호 발생 장치 Download PDF

Info

Publication number
KR100891220B1
KR100891220B1 KR1020070092751A KR20070092751A KR100891220B1 KR 100891220 B1 KR100891220 B1 KR 100891220B1 KR 1020070092751 A KR1020070092751 A KR 1020070092751A KR 20070092751 A KR20070092751 A KR 20070092751A KR 100891220 B1 KR100891220 B1 KR 100891220B1
Authority
KR
South Korea
Prior art keywords
signal
output
block
control signal
reset
Prior art date
Application number
KR1020070092751A
Other languages
English (en)
Other versions
KR20090027492A (ko
Inventor
소순만
김종기
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070092751A priority Critical patent/KR100891220B1/ko
Priority to TW097134742A priority patent/TW200917187A/zh
Priority to US12/207,550 priority patent/US20090066865A1/en
Priority to DE102008046529A priority patent/DE102008046529A1/de
Priority to CNA2008102156733A priority patent/CN101388202A/zh
Priority to JP2008234226A priority patent/JP2009069828A/ja
Publication of KR20090027492A publication Critical patent/KR20090027492A/ko
Application granted granted Critical
Publication of KR100891220B1 publication Critical patent/KR100891220B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0204—Compensation of DC component across the pixels in flat panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명에 따른 드라이버 옵셋을 줄이기 위한 제어 신호 발생 장치는, 프레임을 구별하기 위한 블랭크 구간을 갖는 신호를 이용하여 두 프레임마다 교번하는 신호를 발생시키는 PFC(Pingpong Frame Controller, 이하 PFC 라고한다.) 블록과, 블랭크 구간을 갖는 신호를 이용하여 두 라인마다 교번하는 신호를 출력하는 PLC(Pingpong Line Controller, 이하 PLC라고 한다.) 블록과, PLC 블록의 출력 신호와 PFC 블록에서 출력되는 신호를 연산하여 핑퐁 제어 신호를 발생시키는 PPC 발생 블록을 포함한다.
드라이버, 옵셋, 핑퐁, 블랭크

Description

드라이버 옵셋을 제거하기 위한 제어 신호 발생 장치{A CONTROL SIGNAL GENERATING APPARATUS FOR REDUCING A DRIVER OFFSET}
본 발명은 드라이버 옵셋을 제거하기 위한 핑퐁 제어 신호를 발생시키는 신호 발생 장치에 관한 것이다.
액정 표시 장치는 평판 표시 장치(flat panel display device) 중, 소비전력이 낮고, 휴대성이 양호한 기술집약적이며, 부가가치가 높은 소자로 각광받고 있다.
액정 표시 장치는 박막 트랜지스터가 형성된 어레이 기판과 컬러필터 기판 사이에 액정을 개재하여 이 액정의 이방성에 따른 빛의 굴절률 차이를 이용해 영상 효과를 얻는 방식으로 구동된다.
현재에는, 상기 박막 트랜지스터와 액정층에 신호 전압을 걸어주는 하부 투명전극인 화소 전극이 행렬방식으로 배열된 능동 행렬 액정 표시 장치(AM-LCD : Active Matrix Liquid Display Device)가 해상도 및 동영상 구현 능력이 우수하여 가장 주목받고 있다.
이러한 액정표시 장치는 노트북 모니터 등에서 널리 사용되는 디스플레이 장치로서 패널의 구동은 소스 드라이버와 게이트 드라이버에 의해 이루어진다.
도 1은 일반적인 액정 표시 장치인 TFT_LCD의 구조를 도시한 것이다
도 1에 도시된 바와 같이, TFT-LCD는 액정 패널(1), 게이트 드라이버(2) 및 소스 드라이버(3)로 구성된다. 액정 패널(1)의 각 픽셀(11)은 커패시터(C1)와 스위치로 모델링된다.
게이트 드라이버(2)는 복수의 게이트 라인들(G1, ...., Gn)을 통해 스위치들(T1)의 게이트를 온/오프한다. 소스 드라이버(3)는 입력 데이터에 따라 해당 소스 라인들(S1, S2, .....Sn)을 통해 계조 전압(gray scale voltage)을 출력한다. 즉, 게이트 드라이버(2)의 출력 전압에 의해 게이트 라인들(G1, ...., Gn)에 연결된 스위치들(T1)이 온되면 소스 드라이버(3)로부터 출력되는 계조 전압이 온된 스위치에 연결된 액정 커패시터(C1)에 인가된다.
이러한 액정 표시 장치를 구동하는 드라이버에서는 화면의 질을 향상시키기 위해서 옵셋을 제거하거나 줄이는 방법을 사용한다.
그 중 하나가 아날로그 버퍼에 스위치를 추가하여 효율적으로 옵셋 특성을 향상시키는 핑퐁(pingpong) 방법이다.
도 2는 일반적인 핑퐁 기능을 갖는 버퍼 회로를 도시한 것이고, 도 3은 핑퐁 제어 신호에 따른 옵셋 극성을 도시한 것이다.
도 2에 도시된 바와 같이, 핑퐁 기능을 갖는 버퍼 회로는 핑퐁 제어 신 호(PPC) 또는 반전 핑퐁 제어 신호(PPCB)에 의거하여 동작하는 제 1, 2, 3, 4 스위치(21, 22, 23, 24)와 출력단의 제 5 스위치(25) 및 차동 증폭기(26)를 포함하며, 출력단의 제 5 스위치(25)에 연결된 저항(R)과 캐패시터(C)로 구성된다. 이러한 버퍼 회로에서 제 1, 2 스위치(21, 22)는 핑퐁 제어 신호(PPC)에 의해 구동되고, 제 3, 4 스위치(23, 24)는 반전 핑퐁 제어 신호(PPCB)에 의해 구동된다.
이러한 버퍼 회로는, 도 2에 도시된 바와 같이, 하이(High) 신호의 핑퐁 제어 신호(PPC)와 로우(Low) 신호의 반전 핑퐁 제어 신호(PPCB)를 인가한 후 로우(Low) 신호의 핑퐁 제어 신호(PPC)와 하이(High) 신호의 반전 핑퐁 제어 신호(PPCB)를 인가함으로서, 옵셋의 극성이 바뀌게 되는데, 즉, 한번은 포지티브 옵셋을 가하고 한번은 네거티브 옵셋을 가해 가시적으로 옵셋을 제거한다.
이러한 기능을 구현하기 위해서는 스위치를 제어하기 위한 제어 신호, 즉 핑퐁 제어 신호(PPC)를 발생시켜야 되는데, 이는 프레임을 인식하는 신호가 있어야 가능하다.
종래에는 프레임 처음을 알리는 신호인 GSP(Gate Start Pulse)를 핑퐁 제어 신호(PPC)로 이용하고 있다.
이와 같이 드라이버 옵셋을 제거하기 위한 종래 기술은, GSP 신호를 이용하기 때문에 소스 드라이버에 핀을 추가해야할 뿐만 아니라 PCB에 신호 배선을 추가해야하는 문제점이 있고, 이는 추가 비용을 초래할 뿐만 아니라 회로의 복잡도를 가중시키는 문제점이 있다.
본 발명은 소스 드라이버의 옵셋 제어 신호를 발생함에 있어서 별도의 추가 신호 없이 블랭크 구간을 갖는 신호를 토대로 프레임을 인식하는 신호를 발생시켜 핑퐁 제어 신호를 생성한다.
본 발명의 제 1 관점으로서 드라이버 옵셋 줄이기 위한 제어 신호 발생 장치는, 액정 표시 장치의 옵셋을 제거하기 위한 제어 신호를 발생하는 장치로서, 프레임을 구별하기 위한 블랭크 구간을 갖는 신호를 이용하여 두 프레임마다 교번하는 신호를 발생시키는 PFC(Pingpong Frame Controller, 이하, 'PFC'라고 한다.) 블록과, 상기 블랭크 구간을 갖는 신호를 이용하여 두 라인마다 교번하는 신호를 출력하는 PLC(Pingpong Line Controller, 이하, 'PLC'라고 한다.) 블록과, 상기 PLC 블록의 출력 신호와 상기 PFC 블록에서 출력되는 신호를 연산하여 핑퐁 제어 신호를 발생시키는 PPC(PingPong Controller, 이하, 'PPC'라고 한다.) 발생 블록을 포함한다.
본 발명에서는 블랭크 구간을 갖는 신호인 로드 신호 또는 DIO(Digital Input Output, 이하 DIO 라고 한다.) 신호를 이용하여 두 프레임마다 교번되는 신호와 두 라인마다 교번되는 신호를 생성한 후 이를 토대로 핑퐁 제어 신호를 생성함으로서, 추가의 배선 작업 없이 옵셋을 제거하기 위한 핑퐁 제어 신호를 생성할 수 있다.
본 발명은 추가의 배선 작업없이 옵셋을 제거하기 위한 핑퐁 제어 신호를 생성함으로서, 생산 비용을 절감할 수 있을 뿐만 아니라 회로의 복잡도를 줄일 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 아울러 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.
본 발명은 블랭크 구간을 갖는 신호인 로드 신호 또는 DIO 신호를 이용하여 두 프레임마다 교번되는 신호와 두 라인마다 교번되는 신호를 생성한 후 이를 토대로 핑퐁 제어 신호를 생성한다는 것입니다.
도 4는 본 발명의 바람직한 실시 예에 따른 디스플레이 옵셋 제거를 위한 핑 퐁 제어 신호를 발생하는 장치의 내부를 도시한 블록도로서, 타이밍 컨트롤러(400), PFC 블록(410), PLC 블록(420), 리셋 신호 발생 블록(430), 셀렉터(440), 신호 선택 블록(450), PPC 발생 블록(460)을 포함한다.
타이밍 컨트롤러(400)는 래치(latch) 신호인 로드(load) 신호 또는 RSDS(Reduced Swing Differential Signaling) 구조인 경우 데이터 시작 펄스(data start pulse)인 DIO(Digital Input Output) 신호와 폴(POL) 신호인 극성 변조 신호를 발생시킨다. 여기서, 로드 신호는 아날로그로 변환된 데이터 신호를 액정 패널(미도시됨)에 인가할 것을 명령하는 신호이며, DIO 신호는 점대점의 연결 방식으로 연결되어 동작 클럭 신호에 의해 래치되는 것에 의해 순차적으로 분배될 데이터 신호를 제어하기 위한 시작 펄스 신호이다.
본 발명의 타이밍 컨트롤러(400)에서는 타이밍 컨트롤러(400)에서 한 화면에 대응되는 신호를 소스 드라이버(미도시) 및 게이트 드라이버(미도시)에 제공한 후, 즉 한 화면에 다 뿌려준 후 수백μsec 기간의 블랭크 구간 동안 로드 또는 DIO 신호가 발생하지 않는다.
PFC 블록(410)은 로드 신호 또는 DIO 신호를 이용하여 두 프레임마다 교번하는 신호, 즉 4 프레임을 주기로 갖는 신호를 발생시키는 수단으로서, 그 구조는 도 5에 도시된 바와 같이, 리셋 신호 발생부(500), 다수의 카운터(502/1, 502/2, .......502/n), 제 1 논리 회로부(504), 제 2 논리 회로부(506), 레벨 쉬프터(508), 버퍼(510), 지연부(512), 인버터(514)를 포함한다.
리셋 신호 발생부(500)는 DIO 신호 또는 로드 신호를 입력받아 프레임이 시 작되는 지점, 즉 블랭크 구간이 끝나고 다시 신호가 입력되는 지점을 인식한 후 상기 지점이 시작될 때 리셋 신호를 발생시켜 인버터(514)와 각 카운터(502/1, 502/2, ....502/n)에 출력한다. 이때, 리셋 신호는 "0" 또는 "1"일 수 있으며, 리셋 신호에 의해서 각 카운터(502/1, 502/2, ... 502/n)를 초기화시킴과 더불어 제 1 논리 회로부(504)의 출력 신호를 제어한다. 여기서, 리셋 신호가 "0"인 경우에는 인버터(514)를 통해 제 1 논리 회로부(504)에 제공한다.
다수의 카운터(502/1, 502/2, ....., 502/n)는 직렬로 연결되며, 첫 번째 카운터(502/1)에 소정 주기를 갖는 클럭 신호(CLK)를 입력받아 상기 소정 주기만큼 변경시켜 두 번째 카운터(502/2)에 출력하는 방식으로 순차적으로 주기가 변경된 클럭 신호(CLK)를 다음 단의 카운터에 제공한다. 즉, 도 6에 도시된 바와 같이, 첫 번째 카운터(502/1)는 T 주기를 갖는 클럭 신호(CLK)를 (2n-1-1)n=1, 0ns))만큼 천이(transition)시키고 2T 주기를 갖는 클럭 신호(CLK)로 변환하여 두 번째 카운터(502/2)에 출력하고, 두 번째 카운터(502/2)는 첫 번째 카운터(502/1)에서 제공받은 클럭 신호(CLK)를 (2n-1-1)n=2, 3ns))만큼 천이시키고 4T 주기를 갖는 클럭 신호(CLK)로 변환하여 세 번째 카운터(502/3)에 출력하는 방법으로, n 번째 카운터(502/n)는 n-1번째 카운터(502/n-1)에서 제공받은 클럭 신호(CLK)를 (2n-1-1)ns 만큼 천이시키고 (2n)주기를 갖는 클럭 신호(CLK)로 변환한 후 이를 Q12 신호로 하여 제 1 논리 회로부(504)에 출력한다.
이때, 카운터의 수, 즉 n은 액정 표시 장치의 화면 해상도와 주파수에 따라 로드 신호 또는 DIO 신호의 최대 주기보다 큰 양수값을 갖는다. 즉, 아래의 수학식 1에 도시된 조건을 만족하는 n값에 의거하여 카운터 수가 결정된다.
(2n-1-1)×T>max(Tline-time)
상기의 수학식 1에서 max(Tline-time)는 라인타임의 주기 최대값을 의미한다.
한편, 이러한 다수의 카운터(502/1, 502/2, ...., 502/n)는 리셋 신호 발생부(500)에서 발생되는 신호에 의거하여 초기화되며, 카운터를 구성하는 예로는 T 플립플롭을 들 수 있다.
제 1 논리 회로부(504)는 n 번째 카운터(502/n)의 출력 신호인 Q12와 지연부(512)를 통해 입력되는 리셋 신호를 입력으로 하여 Q12SR을 출력하는 논리 소자로서, 그 예를 SR 플립플롭을 들 수 있다.
제 1 논리 회로부(504)는 Q12 신호를 S로 입력받아 Q로 출력하되, R 단으로 리셋 신호가 "1"이 입력되는 경우 초기화된다. 여기서, SR단으로 입력되는 신호가 모두 "1"인 경우가 되지 않도록 R 단에는 지연부(512)가 설치되어 있고, 지연부(512)는 리셋 신호, 즉 "1"이 발생되는 경우 이를 소정 시간(기 설정된 시간) 동안 지연시켜 R단으로 출력한다.
한편, 리셋 신호가 "0"인 경우에는 인버터(514)를 통해 인버팅된 리셋 신호가지연부(512)를 통해 R 단으로 입력될 것이다.
본 발명에서는 프레임마다 리셋 신호가 발생되기 때문에 제 1 논리 회로부(504)는, 도 7에 도시된 바와 같이, 로드 신호의 블랭크(balnk) 구간이 인식된 신호, 즉 한 프레임을 하나의 주기이고 블랭크(Blank) 구간이 "1"인 Q12SR 신호를 제 2 논리 회로부(506)에 출력한다.
제 2 논리 회로부(506)는 두 개의 플립플롭, 예컨대 두 개의 T 플립플롭으로 구성되어 Q12SR 신호를 도 7에 도시된 바와 같이 변환하여, 즉 두 프레임마다 교번되는 신호로 변환하여 출력하며, 두 프레임마다 교번되는 신호는 레벨 시프터(508)를 통해 신호의 레벨이 변경되어 버퍼(510)에 임시 저장된 후 PFC 신호로 출력된다.
PLC 블록(420)은 두 개의 논리 소자, 즉 두 개의 D 플립플롭이 직렬 연결되어 있는 소자로서, 블랭크 구간을 갖는 신호, 즉 로드 신호를 입력으로 하여 두 라인이 교번되는 신호를 생성하여 출력한다.
PLC 블록(402)은, 도 8에 도시된 바와 같이, 로드 신호를 입력받아 한 라인을 교번으로 하는 신호(Q)와 이를 인버팅한 신호(-Q)를 출력하는 제 1 논리 소자(800)와, 제 1 논리 소자(800)에서 출력된 신호를 입력받아 두 라인을 교번으로 하는 PLC1 신호를 출력하고, 인버팅된 신호를 입력받아 두 라인을 교번으로 하는 PLC2 신호를 출력하는 제 2 논리 소자(810)로 구성된다.
즉, 제 1 논리 소자(800)는, 도 9에 도시된 바와 같이, 로드 신호를 입력으로 하여 첫 번째 라이징(rising)이 되는 신호에서 라이징되고 두 번째 라이징에서 폴링(falling)되는 신호, 즉 한 라인을 교번으로 하는 신호(Q)를 출력하고, Q 신호 가 인버팅된 신호(-Q)를 출력한다.
제 2 논리 소자(810)는 Q 신호와 -Q 신호를 입력받아 두 라인마다 교번되는 신호 PCL1, PCL2를 출력한다.
PLC 블록(420)은 리셋 신호 발생 블록(430)에서 발생되는 리셋 신호, 즉 블랭크 구간을 갖는 신호에서 블랭크 구간이 끝나는 시점에서 발생되는 신호 또는 한 프레임 단위로 발생되는 신호에 의해 초기화된다. 이에 따라 PLC 블록(420)은 블랭크 구간에 관계없이 한 프레임마다 동일한 신호, 두 라인마다 교번하는 신호를 출력할 수 있다.
셀렉터(440)는 타이밍 컨트롤러(440)에서 발생되는 폴 신호에서 첫 번째 신호와 두 번째 신호의 극성 비교를 통해 선택 제어 신호를 발생시킨다. 즉, 셀렉터(440)는 폴 신호의 첫 번째 신호와 두 번째 신호의 극성 비교를 통해 인버젼(inversion) 형태를 판단하여 PLC 블록(420)에서 출력되는 PLC1, PLC2 신호 중 어느 하나를 선택하기 위한 선택 제어 신호를 신호 선택 블록(450)에 출력한다.
다시 말해서, 첫 번째 신호가 +이고 두 번째 신호가 -인 경우에는 인버젼 형태를 "2by1 inversion"으로 판단하여 PLC2 신호를 선택하기 위한 선택 제어 신호를 출력하며, 첫 번째 신호가 +이고 두 번째 신호가 +인 경우에는 인버젼 형태를 "2 line inversion"으로 판단하여 PLC1 신호를 선택하기 위한 선택 제어 신호를 출력한다.
신호 선택 블록(450)은 선택 제어 신호에 의해 PLC 블록(420)에서 출력되는 PLC1 및 PLC2 신호 중 어느 하나를 선택하는 먹스로서, 선택된 신호를 PPC 발생 블 록(460)에 출력한다.
PFC 발생 블록(460)은 PFC 블록(410)에서 출력되는 두 프레임마다 교번되는 신호(PFC)와 PLC 블록(420)에서 발생되어 신호 선택 블록(450)을 통해 출력되는 두 라인 마다 교번되는 신호(PLC)를 입력으로 하는 Exclusive-OR 게이트이며, 도 10에 도시된 바와 같이, PFC 신호와 PLC 간의 Exclusive-OR 연산을 통해 최종적인 핑퐁 제어 신호인 PPC 신호를 출력한다. 이러한 PPC 신호는, 도 2에 도시된 핑퐁 기능을 갖는 버퍼회로에 출력된다.
본 발명에 따르면, 블랭크 구간을 갖는 신호인 로드 신호 또는 DIO 신호를 이용하여 두 프레임마다 교번되는 신호와 두 라인마다 교번되는 신호를 생성한 후 이를 토대로 핑퐁 제어 신호를 생성할 수 있다.
지금까지 본 발명의 일 실시예에 국한하여 설명하였으나 본 발명의 기술이 당업자에 의하여 용이하게 변형 실시될 가능성이 자명하다. 이러한 변형된 실시 예들은 본 발명의 특허청구범위에 기재된 기술사상에 포함된다고 하여야 할 것이다.
도 1은 일반적인 액정 표시 장치인 TFT_LCD의 구조를 도시한 것이며,
도 2는 일반적인 핑퐁 기능을 갖는 버퍼 회로를 도시한 것이며,
도 3은 핑퐁 제어 신호에 따른 옵셋 극성을 도시한 것이며,
도 4는 본 발명의 바람직한 실시 예에 따른 드라이버 옵셋을 제거하기 위한 제어 신호 발생 장치를 도시한 블록도이며,
도 5는 도 4의 PFC 블록 내부를 도시한 회로도이며,
도 6은 도 5의 PFC 블록에서 카운터의 출력을 설명하기 위한 타이밍도이며,
도 7은 도 4의 PFC 블록의 신호 출력을 설명하기 위한 타이밍도이며,
도 8은 도 4의 PLC 블록 내부를 도시한 회로도이며,
도 9는 PLC 블록 내의 각 회로에서 출력되는 신호의 변화를 설명하기 위한 타이밍도이며,
도 10은 PLC 블록과 PFC 블록에서 출력되는 신호를 토대로 PPC 발생 블록에서 출력되는 신호를 설명하기 위한 타이밍도이다.

Claims (16)

  1. 액정 표시 장치의 옵셋을 제거하기 위한 제어 신호를 발생하는 장치로서,
    프레임을 구별하기 위한 블랭크 구간을 갖는 신호를 이용하여 두 프레임마다 교번하는 신호를 발생시키는 PFC(Pingpong Frame Controller, 이하, 'PFC'라고 한다.) 블록과,
    상기 블랭크 구간을 갖는 신호를 이용하여 두 라인마다 교번하는 신호를 출력하는 PLC(Pingpong Line Controller, 이하, 'PLC'라고 한다.) 블록과,
    상기 PLC 블록의 출력 신호와 상기 PFC 블록에서 출력되는 신호를 연산하여 핑퐁 제어 신호를 발생시키는 PPC(PingPong Controller, 이하, 'PPC'라고 한다.) 발생 블록
    을 포함하는 드라이버 옵셋을 제거하기 위한 제어 신호 발생 장치.
  2. 제 1 항에 있어서,
    상기 PFC 블록은,
    상기 블랭크 구간을 갖는 신호를 입력받아 상기 블랭크 구간이 끝나는 시점에 리셋 신호를 생성하는 리셋 신호 생성부와,
    상기 리셋 신호에 의해 초기화되며, 직렬로 연결되어 주기 T를 갖는 클럭 신호를 입력받아 (2n-1-1)만큼 천이시키고, 2nT의 주기를 갖는 신호로 변경시켜 출력하는 n개의 카운터와,
    상기 n개의 카운터 중 n번째 카운터에서 출력되는 신호와 상기 리셋 신호에 의해 동작하여 상기 블랭크 구간이 인식된 신호를 출력하는 제 1 논리 회로부와,
    상기 제 1 논리 회로에서 출력되는 신호를 입력받아 두 프레임 마다 교번하는 신호로 변환하여 출력하는 제 2 논리 회로부
    를 포함하는 드라이버 옵셋을 제거하기 위한 제어 신호 발생 장치.
  3. 제 2 항에 있어서,
    상기 n은, 상기 액정 표시 장치의 화면 해상도와 주파수에 따라 상기 블랭크 구간을 갖는 신호의 최대 주기보다 큰 양수값인 것을 특징으로 하는 드라이버 옵셋을 제거하기 위한 제어 신호 발생 장치.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 n은, 수학식((2n-1-1)×T>max(Tline-time), max(Tline-time)는 라인타임의 주기 최대값)에 만족하는 양의 정수값인 것을 특징으로 하는 드라이버 옵셋을 제거하기 위한 제어 신호 발생 장치.
  5. 제 2 항에 있어서,
    상기 n 개의 카운터는, n 개의 T 플립플롭이 직렬로 연결되어 구성된 것을 특징으로 하는 드라이버 옵셋을 제거하기 위한 제어 신호 발생 장치.
  6. 제 2 항에 있어서,
    상기 제 1 논리 회로부는, 상기 n번째 카운터에서 출력되는 신호를 S로 입력받고, 상기 리셋 신호를 R로 입력받아 동작하여 Q값을 출력하는 SR 플립플롭인 것을 특징으로 하는 드라이버 옵셋을 제거하기 위한 제어 신호 발생 장치.
  7. 제 2 항에 있어서,
    상기 PFC 블록은,
    상기 리셋 신호가 입력되는 경우 상기 리셋 신호를 기 설정된 시간 동안 지연시켜 상기 제 1 논리 회로부로 제공하는 지연부
    를 더 포함하는 드라이버 옵셋을 제거하기 위한 제어 신호 발생 장치.
  8. 제 2 항에 있어서,
    상기 PFC 블록은,
    상기 리셋 신호가 "0"인 경우 상기 리셋 신호를 인버팅시키는 인버터와,
    상기 인버터에서 인버팅된 신호를 기 설정된 시간 동안 지연시키는 지연부
    를 더 포함하는 드라이버 옵셋을 제거하기 위한 제어 신호 발생 장치.
  9. 제 2 항에 있어서,
    상기 제 2 논리 회로부는, 두 개의 플립플롭이 직렬 연결되어 구성된 것을 특징으로 하는 드라이버 옵셋을 제거하기 위한 제어 신호 발생 장치.
  10. 제 9 항에 있어서,
    상기 플립플롭은, T 플립플롭인 것을 특징으로 하는 드라이버 옵셋을 제거하기 위한 제어 신호 발생 장치.
  11. 제 1 항에 있어서,
    상기 PLC 블록은,
    상기 블랭크 구간을 갖는 신호를 입력받아 한 라인을 교번으로 하는 신호와 이를 인버팅한 신호를 출력하는 제 1 논리 소자와,
    상기 제 1 논리 소자에서 출력된 신호를 입력받아 두 라인을 교번으로 하는 제 1 신호를 출력하고, 상기 인버팅된 신호를 입력받아 두 라인을 교번으로 하는 제 2 신호를 출력하는 제 2 논리 소자
    를 포함하는 드라이버 옵셋을 제거하기 위한 제어 신호 발생 장치.
  12. 제 11 항에 있어서,
    상기 제 1, 2 논리 소자는, D 플립플롭인 것을 특징으로 하는 드라이버 옵셋을 제거하기 위한 제어 신호 발생 장치.
  13. 제 11 항에 있어서,
    상기 PLC 블록은,
    폴 신호의 첫 번째 및 두 번째 극성간의 비교를 통해 선택 제어 신호를 출력하는 셀렉터와,
    상기 선택 제어 신호에 의거하여 상기 제 2 논리 소자에서 출력되는 상기 제 1, 2 신호 중 어느 하나를 선택하여 출력하는 신호 선택부
    를 포함하는 드라이버 옵셋을 제거하기 위한 제어 신호 발생 장치.
  14. 제 1 항에 있어서,
    상기 장치는,
    상기 블랭크 구간을 갖는 신호를 입력받아 상기 프레임마다 상기 PLC 블록을 초기화시키기 위한 리셋 신호를 발생시키는 리셋 신호 발생 블록
    을 더 포함하는 드라이버 옵셋을 제거하기 위한 제어 신호 발생 장치.
  15. 제 1 항에 있어서,
    상기 PPC 발생 블록은,
    상기 PFC 블록의 출력 신호와 상기 PLC 블록의 출력 신호를 입력으로 하는 Exclusive-OR 게이트인 것을 특징으로 하는 드라이버 옵셋을 제거하기 위한 제어 신호 발생 장치.
  16. 제 1 항 또는 제 11 항에 있어서,
    상기 블랭크 구간을 갖는 신호는, 로드 신호 또는 DIO 신호인 것을 특징으로 하는 드라이버 옵셋을 제거하기 위한 제어 신호 발생 장치.
KR1020070092751A 2007-09-12 2007-09-12 드라이버 옵셋을 제거하기 위한 제어 신호 발생 장치 KR100891220B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020070092751A KR100891220B1 (ko) 2007-09-12 2007-09-12 드라이버 옵셋을 제거하기 위한 제어 신호 발생 장치
TW097134742A TW200917187A (en) 2007-09-12 2008-09-10 Signal generation apparatus for liquid crystal display device
US12/207,550 US20090066865A1 (en) 2007-09-12 2008-09-10 Signal generation apparatus for liquid crystal display device
DE102008046529A DE102008046529A1 (de) 2007-09-12 2008-09-10 Signalerzeugungsvorrichtung für eine Flüssigkristall-Anzeige-Einrichtung
CNA2008102156733A CN101388202A (zh) 2007-09-12 2008-09-12 用于液晶显示器件的信号发生装置
JP2008234226A JP2009069828A (ja) 2007-09-12 2008-09-12 液晶表示装置のための信号発生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070092751A KR100891220B1 (ko) 2007-09-12 2007-09-12 드라이버 옵셋을 제거하기 위한 제어 신호 발생 장치

Publications (2)

Publication Number Publication Date
KR20090027492A KR20090027492A (ko) 2009-03-17
KR100891220B1 true KR100891220B1 (ko) 2009-04-01

Family

ID=40418347

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070092751A KR100891220B1 (ko) 2007-09-12 2007-09-12 드라이버 옵셋을 제거하기 위한 제어 신호 발생 장치

Country Status (6)

Country Link
US (1) US20090066865A1 (ko)
JP (1) JP2009069828A (ko)
KR (1) KR100891220B1 (ko)
CN (1) CN101388202A (ko)
DE (1) DE102008046529A1 (ko)
TW (1) TW200917187A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990077568A (ko) * 1998-03-03 1999-10-25 가나이 쓰도무 액정표시장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69027136T2 (de) * 1989-02-10 1996-10-24 Sharp Kk Flüssigkristallanzeigeeinheit und Steuerverfahren dafür
JP3582082B2 (ja) * 1992-07-07 2004-10-27 セイコーエプソン株式会社 マトリクス型表示装置，マトリクス型表示制御装置及びマトリクス型表示駆動装置
EP0708406B1 (en) * 1994-10-19 2001-09-12 Advanced Micro Devices, Inc. Integrated processor systems for portable information devices
US6791518B2 (en) * 1997-04-18 2004-09-14 Fujitsu Display Technologies Corporation Controller and control method for liquid-crystal display panel, and liquid-crystal display device
GB2383462B (en) * 2001-12-19 2004-08-04 Lg Philips Lcd Co Ltd Liquid crystal display
KR100859666B1 (ko) * 2002-07-22 2008-09-22 엘지디스플레이 주식회사 액정표시장치의 구동장치 및 구동방법
KR20040041940A (ko) * 2002-11-12 2004-05-20 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
CA2515517C (en) 2003-02-28 2014-12-30 Matsushita Electric Industrial Co., Ltd. Recording medium, reproduction apparatus, recording method, program, and reproduction method
JP2004354602A (ja) * 2003-05-28 2004-12-16 Toshiba Microelectronics Corp 液晶表示制御装置
US7098839B2 (en) * 2004-06-03 2006-08-29 Tektronix, Inc. Flash array digitizer
KR100618050B1 (ko) * 2005-08-01 2006-08-29 삼성전자주식회사 액정 디스플레이 장치의 드라이버 및 그 구동 방법
KR100674999B1 (ko) * 2005-11-25 2007-01-29 삼성전자주식회사 디스플레이 장치에서 오프셋 제거 기능을 가지는 소스드라이버 및 디스플레이 장치의 소스 라인 구동 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990077568A (ko) * 1998-03-03 1999-10-25 가나이 쓰도무 액정표시장치

Also Published As

Publication number Publication date
CN101388202A (zh) 2009-03-18
TW200917187A (en) 2009-04-16
US20090066865A1 (en) 2009-03-12
KR20090027492A (ko) 2009-03-17
JP2009069828A (ja) 2009-04-02
DE102008046529A1 (de) 2009-04-09

Similar Documents

Publication Publication Date Title
KR101258900B1 (ko) 액정표시장치 및 데이터 구동회로
US8305321B2 (en) Apparatus for driving source lines and display apparatus having the same
KR101579272B1 (ko) 표시장치
CN101925946A (zh) 显示装置以及移动终端
US8542177B2 (en) Data driving apparatus and display device comprising the same
US10049634B2 (en) Pixel circuit and driving method thereof, driving circuit, display device
US7663586B2 (en) Reference voltage generation circuit, display driver, electro-optical device, and electronic instrument
CN101918995A (zh) 显示装置以及移动终端
KR100978168B1 (ko) 전기 광학 장치 및 전자기기
TWI385633B (zh) 用於一液晶顯示器之驅動裝置及其相關輸出致能訊號轉換裝置
KR101277975B1 (ko) 쉬프트 레지스터 및 이를 구비한 데이터 드라이버,액정표시장치
KR20060090419A (ko) 게이트 구동 방법 및 그 장치와 이를 갖는 표시장치
US8786542B2 (en) Display device including first and second scanning signal line groups
CN107689217B (zh) 栅极驱动电路和显示装置
KR20070062836A (ko) 액정표시장치의 잔상 방지회로 및 그 방법
JP2011065153A (ja) 画素アレイ及びその駆動方法、並びに該画素アレイを備えた表示パネル
CN1983379B (zh) 显示装置
US6727876B2 (en) TFT LCD driver capable of reducing current consumption
JP2007065134A (ja) 液晶表示装置
KR20050123487A (ko) 액정표시장치 및 이의 구동방법
KR101225221B1 (ko) 액정표시장치와 그 구동방법
JPH0876091A (ja) 液晶パネル駆動方法及び装置
KR100891220B1 (ko) 드라이버 옵셋을 제거하기 위한 제어 신호 발생 장치
JP2007065135A (ja) 液晶表示装置
KR100874640B1 (ko) 액정표시장치와 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120221

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130318

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee