WO2007108150A1

WO2007108150A1 - 表示装置およびその駆動方法

Info

Publication number: WO2007108150A1
Application number: PCT/JP2006/320447
Authority: WO
Inventors: Hidekazu Miyata
Original assignee: Sharp Kabushiki Kaisha
Priority date: 2006-03-17
Filing date: 2006-10-13
Publication date: 2007-09-27

Abstract

【課題】製造コストを上昇させることなく簡単な構成でクロストークによる影響を低減することができる表示装置を提供する。【解決手段】本表示装置の表示部において、上下に隣り合う画素形成部Ｐ（１，１），Ｐ（１，２）は映像信号線ＳＬ（１），ＳＬ（２）にそれぞれ接続され、左右に隣り合う画素形成部Ｐ（１，１），Ｐ（２，１）は走査信号線ＧＬ（１），ＧＬ（２）にそれぞれ接続され、隣り合う映像信号線は互いに逆極性の映像信号をそれぞれ伝達する。よって、上下に隣り合う１組の画素形成部が選択される場合、当該選択された画素形成部における表示輝度が等しい範囲内では、当該画素形成部を挟むように配置された映像信号線ＳＬ（１），ＳＬ（２）の電位変化量は逆極性の同じ量となるので、製造コストを上昇させることなく簡単な構成で、クロストークによる影響を低減することができる。

Description

明細書

表示装置およびその駆動方法

技術分野

[0001] 本発明は、薄膜トランジスタ等のスイッチング素子を用いた液晶表示装置等のような電圧制御方式のアクティブマトリクス型表示装置およびその駆動方法に関する。背景技術

[0002] 一般的な従来のアクティブマトリクス型の液晶表示装置の表示部は、複数 (N本)の走査信号線 GL (1)〜GL (N)と、当該複数の走査信号線に交差する複数 (M本)の映像信号線 SL (1)〜SL (M)と、当該複数の走査信号線と当該複数の映像信号線との交差点にそれぞれ対応してマトリクス状の配置された複数 (N X M個）の画素形成部 P (l, 1)〜P (N, M)とを備えており、各画素形成部は、後述する図 2に示されるように、画素電極とそれに対向する電極とによって形成される液晶容量（「画素容量」ともいう） Clcを含んでいる。各画素電極には、それを挟むように 2本の映像信号線 SL (m) , SL (m+ l)が配設されており、これら 2本の映像信号線のそれぞれと当該画素電極との間には寄生容量が存在する。これら 2本の映像信号線のうち一方の映像信号線 SL (m)は TFT10を介して当該画素電極に接続されている。

[0003] 以下では、この当該画素電極に接続される映像信号線 (以下「自ソースライン」という） SL (m)と当該画素電極との間に形成される寄生容量を参照符号" Csda"で示し、これらの 2本の映像信号線のうち他方の映像信号線 (以下「他ソースライン」 t 、う） S L (m+ 1)と当該画素電極との間に形成される寄生容量を参照符号" Csdb"で示すものとする。なお、この液晶表示装置では、各走査信号線 GL (n)と平行に補助容量線 CsLが形成されており、各画素形成部 P (n, m)では、画素電極と補助容量線 CsLとの間には補助容量 Ccsが形成されている。

[0004] 上記のようなアクティブマトリクス型の液晶表示装置では、各画素形成部 P (n, m) において、画素電極に接続される TFT10がオン状態 (導通状態）のとき、自ソースライン SL (m)から TFT10を介して電圧が印加され、その TFT10がオフ状態 (遮断状態）になると、次に TFT10が導通状態となるまでその印加電圧が画素容量 Clc (および補助容量 Ccs)に保持され、その保持電圧に応じて画素が表示される (n= l, 2, · ··, N; m= l, 2, · ··, M) oし力し、その画素容量 Clcを形成する画素電極は、寄生容量 Csdaを介して自ソースライン SL (m)に接続されると共に、寄生容量 Csdbを介して他ソースライン SL (m+ l)に接続されている。したがって、その画素電極に接続される TFT10が遮断状態である間において、その画素電極の電位 (画素容量の保持電圧）は、寄生容量 Csdaを介して自ソースライン SL (m)の電位変化の影響を受けると共に、寄生容量 Csdbを介して他ソースライン SL (m+ 1)の電位変化の影響を受ける。このようにして画素電極の電位や画素容量 Clcにおける保持電圧が映像信号線 SL (m) , SL (m+ l)の電位の影響を受けることにより、液晶の透過光量が変動して所望の階調を得ることができなくなるという現象（「クロストーク」と呼ばれる）が生じる。そして、カラー画像を表示する液晶表示装置では、カラー画像の表示単位としての R (赤）、 G (緑)、 B (青）の画素をそれぞれ形成するための 3つの画素形成部が走査信号線の延びる方向に隣り合うように配置されており、各表示単位に対応する当該 3つの画素形成部の間でクロストークによる画素電極の電位への影響 (の程度や方向）が異なる場合には、所望の色彩を表示できな、と、う現象 (「カラークロストーク」と呼ばれる）が生じる。

[0005] このカラークロストークは、同色を表示すべき（上下に）隣り合う画素形成部における表示輝度が等しい場合、例えば単色の矩形が表示されるカラーパターンなどの場合において特に視認されやすい。同色を表示すべき (上下に）隣り合う画素形成部にお V、て表示されるべき輝度が大きく異なる場合、クロストークに基づく輝度変化は上記同色を表示すべき隣接画素間の輝度差に比べて小さいので視認されにくいが、上記同色を表示すべき隣接画素間に輝度差がない場合には、クロストークに基づく輝度変化が視認されやす V、と V、える。

[0006] また、上記カラークロストークは、液晶へ印加すべき映像信号の電圧を 1映像信号線毎に極性反転するとともに、液晶への印加電圧を 1垂直走査期間毎にも極性反転するいわゆるドット反転駆動方式が採用される液晶表示装置においては、例えば赤色、緑色、および青色それぞれが最大輝度の単色で表示されるときの合計輝度と、赤色、緑色、および青色が同時に最大輝度で表示されるときすなわち最大輝度の白色が表示されるときの輝度との

違いとなって現れる。このドット反転駆動方式では、上記のように最大輝度の単色で表示されるときには、当該単色を表示する画素形成部に繋がる自ソースラインの電位が大きく変化し、他ソースラインの電位が変化しないので、結果的に上記カラークロストークが生じる。ところが、上記のように最大輝度の白色で表示されるときには、隣り合う自ソースラインおよび他ソースラインの電位が逆極性で同じ量だけ変化するので、互いの電位変化を打ち消し合う結果、上記カラークロストークが生じることはない。よつて、このようなカラークロストークに基づく輝度変化の有無により、単色表示の輝度と各色が同時に表示されるときの輝度が異なる表示不良が生じる。

[0007] このようなクロストークの補償のために、従来より、所定の計算式またはルックアップテーブルなどに基づき、自ソースラインに与えられるべき電位に対応する表示階調を補正する表示装置がある (特許文献 1を参照)。この表示装置は、生じるべきクロストークによる電位変化を打ち消すべき電位変化量に対応する表示階調補正量を算出し、算出した表示階調補正量に基づき表示階調を補正する構成により、クロストークをネ ΐ償することができる。

特許文献 1：日本の特許公開 2005— 202377号公報

特許文献 2 :日本の特許公開平 9— 16132号公報

発明の開示

発明が解決しょうとする課題

[0008] しかし、上記のようにクロストークを補償する従来の表示装置は、表示階調補正量を各画素値毎に算出するので、高速な演算または大きなルックアップテーブルが必要となり、そのための構成が複雑となる。また、シールド電極や新たな配線を追加することによりクロストークを補償しまたはクロストークの影響を低減する構成も考えられるが、そのための製造コストが上昇することになる。

[0009] そこで本発明は、製造コストを上昇させることなぐ簡単な構成でクロストークによる影響を低減することができる表示装置を提供することを目的とする。

課題を解決するための手段

[0010] 本発明の第 1の局面は、所定の画像を表示するために装置外部から与えられる画像信号に対応する複数の映像信号を伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線とに沿ってマトリクス状に配置された複数の画素形成部と、前記複数の映像信号線および前記複数の走査信号線を駆動するための駆動制御回路とを備える表示装置であって、

前記複数の画素形成部のうち前記複数の映像信号線の延びる方向に隣り合う画素形成部は、前記複数の映像信号線のうちの隣り合う異なる映像信号線にそれぞれ接続され、

前記複数の画素形成部のうち前記複数の走査信号線の延びる方向に隣り合う画素形成部は、前記複数の走査信号線のうちの隣り合う異なる走査信号線にそれぞれ接続され、

前記複数の映像信号線のうちの隣り合う映像信号線は、互いに逆極性の映像信号をそれぞれ伝達することを特徴とする。

[0011] 本発明の第 2の局面は、本発明の第 1の局面において、

前記駆動制御回路は、前記複数の画素形成部のうち前記複数の映像信号線の延びる方向に隣り合う画素形成部が前記複数の走査信号線に順に接続され、前記複数の画素形成部のうち前記複数の走査信号線の延びる方向に隣り合う画素形成部が前記複数の映像信号線に順に接続される場合に正しく表示される画像信号を受け取り、前記複数の画像形成部と前記複数の映像信号線および前記複数の走査信号線との接続関係に応じて、前記複数の画像形成部にそれぞれ与えられるべき前記画像信号を構成する各表示データを再配列することによ》前記複数の映像信号を生成することを特徴とする。

[0012] 本発明の第 3の局面は、本発明の第 1の局面において、

前記駆動制御回路は、前記複数の走査信号線のうちのいずれかが駆動されるときに前記複数の画像形成部の V、ずれにも映像信号が伝達されな V、映像信号線に対して、隣り合う映像信号線のいずれか〖こ与えられるべき映像信号と逆極性の同一の映像信号を与えることを特徴とする。

[0013] 本発明の第 4の局面は、本発明の第 1の局面において、前記複数の画素形成部は、

接続される走査信号線に印加される信号に応じて導通状態または遮断状態となるスイッチング素子と、

接続される映像信号線に前記スイッチング素子を介して接続された画素電極と、前記複数の画素形成部に共通的に設けられた共通電極と、

前記画素電極と前記共通電極とによって形成される画素容量と、

前記画素容量に保持される電圧に応じた表示階調で画素を表示する液晶素子とをそれぞれ含むことを特徴とする。

発明の効果

[0014] 本発明の第 1の局面によれば、複数の画素形成部のうち複数の映像信号線の延びる方向に隣り合う画素形成部が隣り合う異なる映像信号線にそれぞれ接続され、複数の画素形成部のうち複数の走査信号線の延びる方向に隣り合う画素形成部が隣り合う異なる走査信号線にそれぞれ接続され、複数の映像信号線のうちの隣り合う映像信号線が互いに逆極性の映像信号をそれぞれ伝達する。よって、上記複数の映像信号線の延びる方向に隣り合う画素形成部がともに選択される場合、これらの画素形成部における表示輝度が等しい範囲内では、これらに接続される隣り合う異なる映像信号線の電位変化量は逆極性の同じ量となるので、製造コストを上昇させることなく簡単な構成でクロストークによる影響を低減することができる。

[0015] また、従来のいわゆるドット反転駆動方式が採用される液晶表示装置は、液晶への印加電圧を隣り合う画素形成部毎に異なる極性とするため、液晶への正極性の印加電圧および負極性の印加電圧の絶対値での電位差により生じるフリツ力を防止できるので高画質な画像表示をすることができるが、従来のドット反転駆動方式が採用される液晶表示装置では、画素形成部毎に行う極性反転により映像信号線を駆動するために消費される電力が大きくなることが知られている。この点、映像信号線に延びる方向に隣り合う画素形成部が隣り合う異なる映像信号線にそれぞれ接続されていれば、走査信号線に延びる方向に隣り合う画素形成部が（本発明における構成とは異なって）同一の走査信号線に接続される従来の表示装置においても本発明と同様に消費電力を低減できる。しかし、本発明における上記構成では消費電力を低減することができるとともに、さらに走査信号線に延びる方向に隣り合う画素形成部が隣り合う異なる走査信号線にそれぞれ接続される構成と相まって、上記従来の表示装置に比べてクロストークによる影響を大きく低減することができる。

[0016] 本発明の第 2の局面によれば、各画素形成部における表示のための表示データが画素形成部の配置位置に対応して順に配列された一般的な画像信号を受け取る場合であっても、画素形成部と映像信号線および走査信号線との接続関係に応じて上記表示データが再配列されることにより、所望の正しい表示を得ることができる。

[0017] 本発明の第 3の局面によれば、複数の走査信号線のうちのいずれかが駆動されるときに複数の画像形成部の、ずれにも映像信号が伝達されな、映像信号線に対して、隣り合う映像信号線のいずれか〖こ与えられるべき映像信号と逆極性の同一の映像信号を与えるので、これらの映像信号を与えられる隣り合う映像信号線に接続される画素形成部であって映像信号線に延びる方向に隣り合う画素形成部における表示輝度が等しい範囲内では、これらの映像信号線の電位変化量は逆極性の同じ量となるので、クロストークによる影響を低減することができる。

[0018] 本発明の第 4の局面によれば、液晶素子を使用したアクティブマトリクス型の表示装置において、クロストーク〖こよる影響を低減することができる。

図面の簡単な説明

[0019] [図 1]本発明の一実施形態に係るアクティブマトリクス型液晶表示装置の全体構成を示すブロック図である。

[図 2]上記実施形態における画素形成部の等価回路を示す回路図である。

[図 3]上記実施形態における表示部の詳細な構成を簡略化して示す図である。

[図 4]上記実施形態における表示制御回路の構成を示すブロック図である。

[図 5]上記実施形態におけるデータ再配列部により生成された表示データを含むデジタル画像信号の例を示す図である。

[図 6]上記実施形態にお V、て、デジタル画像信号に含まれる各表示データを駆動用映像信号と走査信号とに対応づけて示す図である。

[図 7]上記実施形態における映像信号線 SL (3) , SL (4)における電位変化と、画素形成部 P (3, 1)の画素電極における電位変化との関係を示す図である。 [図 8]上記実施形態の変形例における表示部の詳細な構成を示す図である。

符号の説明

— 、

10 • · -TFT (スイッチング素子）

21 …タイミング制御部

22 …ラインメモリ部

23 …データ再配列部

200 …表示制御回路

300 …ソースドライバ

400 …ゲー卜ドライノ

500 …表示部

DAT …表示データ信号 (画像信号)

DV …デジタル画像信号

Clc …液晶容量（画素容量）

Ccs …補助容量

Csda, し sdo— 生谷直

Ecom …共通電極

Epix · ··画素電極

GL (n) …走査信号線 (n= l〜N)

…データ号線 (m= l〜M)

…画素形成部（n= l〜N、 m=

発明を実施するための最良の形態

[0021] 以下、本発明の一実施形態について添付図面を参照しつつ説明する。以下の説明では、表示部は垂直配向方式であってノーマリブラックとなるように構成されており、駆動方式としては、隣り合う画素形成部の液晶部分に印加される電圧が互いに逆極性となるドット反転駆動方式が採用される。ただし、このドット反転駆動方式は、一般的なドット反転駆動方式のように、画素形成部の液晶部分印加すき映像信号の電圧を 1映像信号線毎に極性反転するわけではない。詳しくは後述する。

[0022] < 1. 液晶表示装置の全体構成および動作 > 図 1は、本発明の一実施形態に係るアクティブマトリクス型液晶表示装置の全体構成を示すブロック図である。この液晶表示装置は、表示制御回路 200、ソースドライバ（映像信号線駆動回路） 300、およびゲートドライバ (走査信号線駆動回路) 400からなる駆動制御部と、表示部 500とを備えている。表示部 500は、複数本 (M本)の映像信号線SL (1)〜SL (M)と、複数本^本)の走查信号線01^ (1)〜01^ ）と、それら複数本の映像信号線 SL (1)〜SL (M)と複数本の走査信号線 GL (1)〜GL (N )とに沿って設けられた複数個（M X N個）の画素形成部を含んで、る。なお以下では、走査信号線 GL (n)と映像信号線 SL (m)との交差点に関連づけて当該交差点近傍 (図では当該交差点の右下近傍)に設けられた画素形成部を参照符号" P (n, m) "で示すものとする。図 2は、本実施形態の表示部 500における画素形成部 P (n, m)の等価回路を示している。

[0023] ただし、一般的なアクティブマトリクス型液晶表示装置の表示部に設けられる画素形成部とは異なり、本実施形態における全ての画素形成部 P (n, m)は、関連づけられた当該交差点を通る走査信号線 GL (n)および映像信号線 SL (m)に接続されるわけではなぐ走査信号線 GL (n+ 1)または映像信号線 SL (m+ 1)に接続されるものが含まれて!/、る。このような接続関係は本実施形態における特徴的な構成であり、後に詳しく説明する。

[0024] 図 3は、このような特徴的な接続関係を含む本実施形態における表示部 500の詳細な構成を示している。なお、上記 N, Mの値は、 40インチ以上の液晶テレビにおいては、例えば N= 1980 X 3 (RGB色）， M= 1080である力図 3では上記接続関係を簡易に説明するため、 N = 5, M = 5とした表示部 500の簡易な (仮想的な)構成例が示されている。

[0025] これら図 2および図 3に示すように、各画素形成部 P (n, m)は、走査信号線 GL (n) またはその隣の走査信号線 GL (n+ l)にゲート端子が接続されるとともに当該交差点を通過する映像信号線 SL (m)またはその隣の映像信号線 SL (m+ 1)にソース端子が接続されたスイッチング素子である TFT10と、その TFT10のドレイン端子に接続された画素電極 Epixと、上記複数個の画素形成部 P (i, j) (i= l〜N、 j = l〜M) に共通的に設けられた共通電極 Ecomと、上記複数個の画素形成部 P (i, j) (i= l〜 N、 j = l〜M)に共通的に設けられ画素電極 Epixと共通電極 Ecomとの間に挟持された電気光学素子としての液晶層とによって構成される。

[0026] なお、各画素形成部 P (n, m)は、赤色 (R)、緑色 (G)、青色 (B)の、ずれかの色を表示するものであって、図 2に示すように、同じ色を表示する画素形成部 P (n, m)が映像信号線 SL (1)〜SL (M)に沿って配置されており、かつ走査信号線 GL (1)〜G L (N)に沿った方向に RGBの順で配置されて、る。

[0027] 各画素形成部 P (n, m)では、画素電極 Epixと、それに液晶層を挟んで対向する共通電極 Ecomとによって液晶容量（「画素容量」とも、う） Clcが形成されて、る。各画素電極 Epixには、それを挟むように 2本の映像信号線 SL (m) , SL (m+ l)が配設されており、これら 2本の映像信号線のうち一方は TFT10を介して当該画素電極 Epixに接続されている。例えば、図 3に示す表示部 500の左上隅部に配置されている画素形成部 P (l, 1)に接続される映像信号線は、映像信号線 SL (1)であり、その右隣に位置する画素形成部 P (2, 1)に接続される映像信号線は、映像信号線 SL (2 )である。なお、このように着目した画素形成部の画素電極に接続される映像信号線は、上記のように映像信号線 SL (m+ l)である場合があるので、前述した自ソースラインとは異なる。この映像信号線と画素電極 Epixの間には寄生容量 Csdaが存在し、これら 2本の映像信号線のうち他方の映像信号線と画素電極 Epixの間には寄生容量 Csdbが存在している。また、各走査信号線 GL (n)と平行に補助容量線 CsLが形成されており、各画素形成部 P (n, m)では、画素電極 Epixと補助容量線 CsLとの間に補助容量 Ccsが形成されている。なお、 1つの画素形成部 P (n, m)において画素電極 Epixと他の電極との間に形成される全容量 (すなわち画素電極 Epixに繋がる全容量)を「画素総容量」といい、参照符号" Cpix"で示すものとする。また、これらの容量 Clc、 Csda, Csdb, Ccs, Cpixの容量値も、同じ符号" Clc", "Csda", "Csdb" , "Ccs", "Cpix"でそれぞれ示すものとする。

[0028] 表示制御回路 200は、外部から送られる表示データ信号 DATとタイミング制御信号 TSとを受け取り、デジタル画像信号 DVと、表示部 500に画像を表示するタイミングを制御するためのソーススタートパルス信号 SSP、ソースクロック信号 SCK、ラッチストローブ信号 LS、ゲートスタートパルス信号 GSP、およびゲートクロック信号 GCK を出力する。

[0029] ここで、外部からの表示データ信号 DATは、それぞれ 1つの画素形成部に与えられるべき 8ビットのデータである赤色表示データ DR、緑色表示データ DG、および青色表示データ DBからなる合計 24ビットのパラレルデータを含んでいる。

[0030] ソースドライバ 300は、表示制御回路 200から出力されたデジタル画像信号 DV、ソーススタートパルス信号 SSP、ソースクロック信号 SCK、およびラッチストローブ信号 LSを受け取り、表示部 500内の各画素形成部 P (n, m)の画素容量 Clc (および補助容量 Ccs)を充電するために駆動用映像信号 S (1)〜S (M)を各映像信号線 SL (1) 〜SL (M)に印加する。このとき、ソースドライバ 300では、ソースクロック信号 SCKのパルスが発生するタイミングで、各映像信号線SL (1)〜SL (M)に印加すべき電圧を示すデジタル画像信号 DVが順次に保持される。そして、ラッチストローブ信号 LS のパルスが発生するタイミングで、上記保持されたデジタル画像信号 DVがアナログ電圧に変換される。

[0031] このような DZA変換は、 DZA変換回路を含む階調電圧生成回路により行われる。この階調電圧生成回路は、例えばソースドライバ 300の外部力も与えられる階調電圧生成のための基準電圧を分圧することにより、各表示階調に対応するアナログ電圧を生成する。

[0032] この階調電圧生成回路により生成されたアナログ電圧は、駆動用映像信号として全ての映像信号線 SL (1)〜SL (M)に一斉に印加される。すなわち、本実施形態にお V、ては、映像信号線 SL (1)〜SL (M)の駆動方式には線順次駆動方式が採用されている。

[0033] ゲートドライバ 400は、表示制御回路 200から出力されたゲートスタートパルス信号 GSPとゲートクロック信号 GCKとに基づいて、各走查信号線0し（1)〜0し(? にァクティブな走査信号 G (1)〜G (N)を順次印加する。

[0034] 以上のようにして、各映像信号線SL (1)〜SL (M)に駆動用映像信号が印加され、各走查信号線0し（1)〜0し(? に走査信号が印加されることにより、表示部 500に画像が表示される。なお、共通電極 Ecomおよび補助容量線 CsLは、不図示の電源回路により所定電圧の供給を受けて共通電極電位 Vcomに保持される。 [0035] < 2. 表示制御回路の全体的な構成および動作 >

図 4は、本実施形態における表示制御回路 200の構成図である。この表示制御回路 200は、タイミング制御部 21と、ラインメモリ部 22と、データ再配列部 23とを備えている。

[0036] タイミング制御部 21は、外部から送られるタイミング制御信号 TSを受け取り、データ再配列部 23の動作を制御するための制御信号 CLTと、表示部 500に画像を表示するタイミングを制御するためのソーススタートパルス信号 SSP、ソースクロック信号 SC K、ラッチストローブ信号 LS、ゲートスタートパルス信号 GSP、およびゲートクロック信号 GCKとを出力する。

[0037] ラインメモリ部 22は、外部力送られる表示データ信号 DATを受け取り、 1水平走查期間（1つのゲートラインが選択される期間）のデータを蓄積し、当該期間だけ遅れた表示データ信号である遅延表示データ信号 DATdをデータ再配列部 23に与える

[0038] データ再配列部 23は、外部から送られる表示データ信号 DATと、ラインメモリ部 22 から送られてくる遅延表示データ信号 DATdと、タイミング制御部 21から出力される制御信号 CTとを受け取り、上記のような画素形成部 P (n, m)と走査信号線および映像信号線との接続関係に応じて表示データ信号 DATを再配列しかつ後述するように適宜所定のデータを挿入することにより生成された信号をデジタル画像信号 DVとして出力する。

[0039] このデジタル画像信号 DVはソースドライバ 300に供給され、ソースドライバ 300では、そのデジタル画像信号 DVが各色毎にアナログ電圧に変換され、駆動用映像信号として対応する映像信号線SL (1)〜SL (M)に印加される。このようにして映像信号線 SL (1)〜SL (M)に駆動用映像信号として印加された電圧は、それぞれ、ゲートドライバ 400によるアクティブな走査信号の順次的な印加によって導通状態となつた TFT10を介して、各画素形成部 P (n, m)の画素電極 Epixに印加され、当該画素形成部 P (n, m)の画素容量 Clc (および画素総容量 Cpix)に保持される。この画素容量 Clcにおける保持電圧が液晶に印加されて表示部 500の光の透過率が制御されることで、画像が表示される。 [0040] < 3. データ再配列部の動作 >

データ再配列部 23は、前述したように画素形成部 P (n, m)と走査信号線および映像信号線との接続関係に応じて表示データ信号 DATを再配列しかつ適宜所定のデータを挿入することにより生成された信号をデジタル画像信号 DVとして出力する。

[0041] この走査信号線および映像信号線と接続関係は、図 3に示されるように、画素形成部 P (n, m)と画素形成部 P (n+ 2, m)および画素形成部 P (n, m+ 2)とにおいて同様となり、画素形成部 P (n, m)と画素形成部 P (n+ 1, m)と画素形成部 P (n, m+ 1 )と画素形成部 P (n+ 1, m+ 1)とにぉ、てそれぞれ異なるように繰り返し配置されている。

[0042] 例えば、画素形成部 P (1, 1)は、当該画素形成部の左上で交差する走査信号線 G L (l)と映像信号線 SL (1)とに接続されており、これと同様の接続関係になるよう、画素形成部 P (3, 1)は、当該画素形成部の左上で交差する走査信号線 GL (1)と映像信号線 SL (3)とに接続され、画素形成部 P (l, 3)は、当該画素形成部の左上で交差する走査信号線 GL (3)と映像信号線 SL (1)とに接続されている。また、画素形成部 P (l, 1)の場合とは異なり、画素形成部 P (2, 1)は、当該画素形成部の左下で交差する走査信号線 GL (2)と映像信号線 SL (2)とに接続され、画素形成部 P (l, 2) は、当該画素形成部の右下で交差する走査信号線 GL (3)と映像信号線 SL (2)とに接続され、画素形成部 P (2, 2)は、当該画素形成部の右上で交差する走査信号線 GL (2)と映像信号線 SL (3)とに接続されて!、る。

[0043] データ再配列部 23は、このような画素形成部 P (n, m)と走査信号線および映像信号線との接続関係を前提として、正し V、表示画素の位置に正し V、画像データが与えられるように表示データ信号 DATを再配列し、かつ適宜所定のデータを挿入する。このような動作により、各表示画素に対応する表示データが順に配列された一般的な表示データ信号 DATに基づき、本実施形態における表示部 500にお、て所望の正し、表示を得ることができる。

[0044] 図 5は、このようにしてデータ再配列部 23により生成された表示データを含むデジタル画像信号 DVの例を示す図である。なお、図中において画素形成部を表す記号 (例えば P (l, 1)など）は、当該記号により示される画素形成部において表示されるべきデータを表している。また、「K」の記号は、データ再配列部 23により挿入されるべきデータを表している。この「Κ」の記号により表されるデータの具体的な内容は、例えば空データ（表示階調「0」のデータ)であってもよ、が、より好適な例にっ、て詳しく後述する。

[0045] 図 5に示されるように、このデジタル画像信号 DVは、各画素形成部において表示されるべきデータが 1つずつ順に含まれている。ここで、これらの表示データは、「Κ」の記号により表されるデータまたは上記表示データ信号 DATに含まれる表示データにそれぞれ対応する。よって、デジタル画像信号 DVは、 1フレーム期間中に 5つの走查信号線を選択すべき期間を含むことになり、 1フレーム期間中に 4つの走査信号線を選択すべき期間を含む表示データ信号 DATとは異なる構成となっている。しかし、実際の表示データ信号 DATでは或る走査信号線を選択すべき期間の終了から次の走査信号線を選択すべき期間の開始までの間に水平帰線期間が設けられて!/、る。そのため、デジタル画像信号 DVに含まれる各表示データの長さは、表示データ信号 DATに含まれる各表示データの長さと同一であっても問題は生じない。

[0046] 図 6は、図 5に示されるデジタル画像信号 DVに含まれる各表示データを駆動用映像信号 S (1)〜S (5)と走査信号 G (1)〜G (5)とに対応づけて示す図である。図 6に示されるように、例えば駆動用映像信号 S (2)は、走査信号 G (l)がアクティブであるときに「K」の記号により表されるデータを含み、走査信号 G (2)がアクティブであるときに画素形成部（2, 1)において表示されるべきデータを含み、走査信号 G (3)がァクティブであるときに画素形成部（1, 2)において表示されるべきデータを含み、走査信号 G (4)がアクティブであるときに画素形成部（2, 3)において表示されるべきデータを含み、走査信号 G (5)がアクティブであるときに画素形成部（1, 4)において表示されるべきデータを含むことがわかる。

[0047] 次に、例として青色を表示する画素形成部に着目し、上記図 6および下記図 7を参照して、当該画素形成部にぉ、て走査信号線および映像信号線との上記特徴的な接続関係によりカラークロストークの影響が低減されることについて説明する。

[0048] ここで、外部から送られる表示データ信号 DATは、最大輝度で青単色の表示を行うべきデータ力もなるものとする。前述したようにこの場合には、従来の液晶表示装置ではカラークロストークに基づく輝度変化の有無により、単色表示の輝度と各色が同時に表示されるときの輝度が異なる表示不良が生じるが、本実施形態における液晶表示装置ではこのような表示不良は生じない。

[0049] 図 7は、映像信号線 SL (3) , SL (4)における電位変化と、画素形成部 P (3, 1)の画素電極における電位変化との関係を示す図である。なお、図中の時刻 tlから時刻 t2までは走査信号線 GL (1)に与えられる走査信号 G (l)がアクティブとなり、時刻 t2 力時刻 t3までは走査信号 G (2)がアクティブになり、以下、走査信号 G (3)〜S (5) がそれぞれ対応する期間中に順にアクティブとなる。

[0050] この図 7を参照すると、 1フレーム期間である時刻 tl〜t6における映像信号線 SL ( 3)は、共通電極電位 Vcomを上回っていることから正極性であり、映像信号線 SL (4 )は、共通電極電位 Vcomを下回っていることから負極性であるので、前述したドット反転駆動方式が採用されていることがわかる。なお、他の隣り合う映像信号線に与えられる駆動用映像信号の極性も互いに逆極性であり、次のフレーム期間では、これらの極性は反転されることになる。

[0051] また、図 6を参照すると、映像信号線 SL (3)に与えられる駆動用映像信号 S (3)は、走査信号 G (l)がアクティブである期間中、画素形成部 P (3, 1)に与えられるべき電位に設定されている。ここで図 3を参照すると、駆動用映像信号 S (3)は画素形成部 P (3, 1)に与えられることがわかる。よって、画素形成部 P (3, 1)の画素電極における電位は、図 7に示されるように時刻 tlから時刻 t2 (またはそれより早い時点）までに画素形成部 P (3, 1)に与えられるべき電位に達する。なお、前述しようにここでは最大輝度で青単色の表示がなされるので、上記電位は最大輝度に対応する電位である。

[0052] そして、この時刻 tl〜t2の期間中、映像信号線 SL (4)に与えられる駆動用映像信号 S (4)は、「K」の記号により表されるデータに対応する電位に設定されており、この電位は、例えば表示階調「0」に対応する電位であってもよいが、ここでは駆動用映像信号 S (3)と同様に画素形成部 Ρ (3, 1)に与えられるべきデータに対応する電位に設定されるものとする。ただし、前述したように、駆動用映像信号 S (4)の電位は、駆動用映像信号 S (3)の電位とは逆極性であり、ここでは図 7に示されるように負極性となる。

[0053] 次に、時刻 t2〜t3の期間中、映像信号線 SL (3)に与えられる駆動用映像信号 S ( 3)は、走査信号 G (2)がアクティブである期間中、すなわち時刻 t2から時刻 t3までの間、画素形成部 P (2, 2)に与えられるべき電位に設定されている。なお、図 3を参照すると、駆動用映像信号 S (3)は正しく画素形成部 P (2, 2)に与えられることがわかる。なお、前述しようにここでは最大輝度で青単色の表示がなされるので、画素形成部 P (2, 2)に与えられる電位は最低輝度 (表示階調「0」 )に対応する電位である。

[0054] また、この期間中、映像信号線 SL (4)に与えられる駆動用映像信号 S (4)は、画素形成部 P (4, 1)に与えられるべき電位、すなわち最低輝度 (表示階調「0」 )に対応する電位に設定されている。ここで、このとき選択されていない画素形成部 P (3, 1)は、映像信号線 SL (3) , SL (4)における電位変化 (クロストーク)の影響をそれぞれ受けることになる。すなわち前述したように、対応する走査信号 G (l)により選択された TF T10が導通状態のときに所定電位 (ここでは最大輝度に対応する電位）に充電された画素形成部 P (3, 1)の画素電極は、その後に TFT10が遮断状態になると、その遮断状態の間、その充電電位が維持される。

[0055] しかし、実際には、 TFT10が遮断状態の間、画素電極の電位（および画素容量 C1 cにおける保持電圧）は、当該画素電極を挟むように配置された 2本の映像信号線 S L (3) , SL (4)との間の寄生容量 Csda, Csdbを介してこれら映像信号線 SL (3) , S L (4)の電位変化の影響を受ける。しかし、これらの電位変化量は、画素形成部 P (3 , 1)の画素電極への充電完了時点（すなわち対応する TFTの遮断時点）における上記映像信号線 SL (3) , SL (4)の電位を基準に、逆極性の同じ量 (ここでは最大輝度に対応する電位と最小輝度に対応する電位との差）となる。よって、画素形成部 P (3 , 1)と映像信号線 SL (3)との間に形成される容量 Csdaと、画素形成部 P (3, 1)と映像信号線 SL (4)との間に形成される容量 Csdbとが等しい場合、画素形成部 P (3, 1 )の画素電極における電位は変化しない。したがって、この画素形成部 P (3, 1)におけるクロストークの影響は生じない。もっとも、この効果は同一輝度で単色の表示を行う場合にのみ奏することになる。

[0056] 続いて時刻 t3〜t4の期間中、映像信号線 SL (3)に与えられる駆動用映像信号 S ( 3)は、画素形成部 P (3, 3)に与えられるべき電位すなわち最大輝度に対応する電位に設定されており、映像信号線 SL (4)に与えられる駆動用映像信号 S (4)も、画素形成部 P (3, 2)に与えられるべき電位すなわち最大輝度に対応する電位に設定されている。したがって、映像信号線 SL (3) , SL (4)における電位は、画素形成部 P (3, 1)の画素電極の充電完了時点（すなわち対応する TFTの遮断時点）における上記映像信号線 SL (3) , SL (4)の電位を基準にすると変化せず、その電位変化量はゼロとなる。よって、画素形成部 P (3, 1)と映像信号線 SL (3)との間に形成される容量 Csdaと、画素形成部 P (3, 1)と映像信号線 SL (4)との間に形成される容量 C sdbとが等しい場合、画素形成部 P (3, 1)の画素電極における電位は変化しない。したがって、この画素形成部 P (3, 1)におけるクロストークの影響は生じない。

[0057] なお、画素形成部 P (3, 1)に表示されるべき輝度と、画素形成部 P (3, 2) , P (3, 3 )に表示されるべき輝度とが異なる場合であっても、画素形成部 P (3, 2) , P (3, 3)に表示されるべき輝度がともに同一であれば、クロストークの影響は生じない。上記時刻 t3〜t4の期間中の映像信号線 SL (3) , SL (4)における電位は、画素形成部 P (3 , 1)の画素電極への充電完了時点における上記映像信号線 SL (3) , SL (4)の電位を基準に、逆極性の同じ量 (ここでは画素形成部 P (3, 1)に表示されるべき輝度に対応する電位の絶対値と、画素形成部 P (3, 2) , P (3, 3)に表示されるべき輝度に対応する電位の絶対値との差）となるので、画素形成部 P (3, 1)の画素電極における電位は変化しな、からである。

[0058] 次に時刻 t4〜t5の期間中においても、上記と同様に、画素形成部 P (3, 1) , P (3,

2)におけるクロストークの影響が生じない。

[0059] 続いて時刻 t5〜t6の期間中、映像信号線 SL (3)に与えられる駆動用映像信号 S (

3)は、図 6に示されるように「K」の記号により表されるデータに対応する電位に設定されている。この電位は、例えば表示階調「0」に対応する電位であってもよいし、電位変化により消費される電力を低減するために直前の期間中の電位である画素形成部 Ρ (2, 4)の画素電極に与えられるべき電位と同じ電位であってもよいが、ここでは駆動用映像信号 S (4)と同様に画素形成部 Ρ (3, 4)に与えられるべきデータに対応する電位に設定されるものとする。このように同一の期間中に隣り合う映像信号線 SL (4)に与えられる電位と同じ電位になるよう「K」の記号により表されるデータに対応する電位を設定すれば、前述したように容量 Csdaと容量 Csdbとが等しい場合に、選択されていない画素形成部 P (3, 1)〜P (3, 3)の画素電極におけるそれぞれの選択時 (遮断時）における映像信号線 SL (3) , SL (4)の電位を基準に、逆極性の同じ量（ここでは最大輝度に対応する電位と最小輝度に対応する電位との差）となる。したがつて、これらの画素形成部 P (3, 1)〜P (3, 3)においてクロストークの影響は生じない。

[0060] 以上のように、青表示におけるカラークロストークに基づく輝度変化が生じないので、この輝度変化の有無により青単色表示の輝度と各色が同時に表示されるときの輝度が異なる表示不良の発生を抑制することができる。

[0061] もっとも、例えば時刻 t3〜t4の期間中、すなわち走査信号 G (3)がアクティブである期間中、映像信号線 SL (2)に与えられる駆動用映像信号 S (2)は、画素形成部 P (l , 2)に与えられるべき電位、すなわち最低輝度 (表示階調「0」）に対応する電位に設定される。よって、この期間中映像信号線 SL (3)の電位が最大輝度に対応する電位である以上、これら映像信号線 SL2, SL3の電位変化量は逆極性であっても同じ量とはならない。

[0062] したがって、これら映像信号線 SL2, SL3の間に挟まれる位置に配置される、緑を表示すべき画素形成部 P (2, 1)〜P (2, 2)の画素電極における電位は、上記電位変化による影響 (クロストークの影響)を受けることにより、最低輝度に対応する電位から変ィ匕すること〖こなる。

[0063] しかし、この場合であっても本実施形態における液晶表示装置は、クロストークによる影響を従来の液晶表示装置 (例えば特許文献 2に示される従来の液晶表示装置）と比較して半分に低減することができる。すなわち、例えば画素形成部 P (2, 1)〜P ( 2, 2)の画素電極における電位は、時刻 t3〜t4の期間中、上記のように従来の液晶表示装置におけると同様のクロストークによる影響を受ける力時刻 t4〜t5の期間中クロストークによる影響を受けることはない。なぜなら、走査信号 G (4)がアクティブである期間中、映像信号線 SL (2) , SL (3)に与えられる電位は、それぞれ画素形成部 P (2, 3) , P (2, 3)に与えられるべき電位であって、ともに最低輝度に対応する電位となるので、これら映像信号線 SL (2) , SL (3)の電位変化量は上記のようにゼロとなる力らである。

[0064] そして、このようにクロストークによる影響を低減することができると!/、う効果は、表示画面全体で単色の表示が行われる場合に限らず、同色を表示すべき (上下に）隣り合う画素形成部における表示輝度が等しい場合、例えば単色の矩形が表示される力ラーパターンなどの場合において同様に奏することができる。

[0065] 図 3に示されるように、同色を表示すべき（上下方向に配列された)画素形成部は、

(上下に）隣り合う所定の 2つが 1組となって同一の走査信号線に接続されている。したがって、この 1組の画素形成部が選択される場合、当該画素形成部を挟むように配置された 2つの映像信号線の電位変化量は逆極性の同じ量となるので、（上下に）隣り合う画素形成部における表示輝度が等しい範囲内では、前述のようにクロストークによる影響を従来の液晶表示装置と比較して約半分に低減することができる。したがつて、例えばコンピュータの表示画面などのように矩形等が多用されることにより（上下に）隣り合う画素形成部における表示輝度が等しい部分が多い表示が行われる場合には、当該部分におけるクロストークによる影響を大きく低減することができる。

[0066] そして、前述したように同色の（上下に）隣り合う画素形成部において表示されるべき輝度が大きく異なる場合、クロストークに基づく輝度変化は上記同色の隣接画素間の輝度差に比べて小さいので視認されにくいが、上記同色の隣接画素間に輝度差がない場合には、クロストークに基づく輝度変化が視認されやすいので、このようなクロストークの影響が視認されやす、部分にぉ、てその影響を低減することができる。

[0067] <4. 効果 >

以上のように本実施形態によれば、図 3に示されるように映像信号線の延びる方向に隣り合う画素形成部が隣り合う異なる映像信号線にそれぞれ接続され、走査信号線に延びる方向に隣り合う画素形成部が隣り合う異なる走査信号線にそれぞれ接続されるので、映像信号線に延びる方向に隣り合う（同色を表示すべき）画素形成部は、（上下に）隣り合う所定の 2つが 1組となって同一の走査信号線に接続される。また、隣り合う映像信号線は互いに逆極性の映像信号をそれぞれ伝達する。したがって、この 1組の画素形成部が選択される場合、当該選択された画素形成部における表示輝度が等しい範囲内では、当該画素形成部を挟むように配置された 2つの映像信号線の電位変化量は (ゼロである場合を含み)逆極性の同じ量となるので、製造コストを上昇させることなく簡単な構成で、クロストークによる影響を従来の液晶表示装置と比較して約半分に低減することができる。

[0068] また、従来のドット反転駆動方式および本実施形態のドット反転駆動方式が採用される液晶表示装置は、液晶への印加電圧を隣り合う画素形成部毎に異なる極性とするため、液晶への正極性の印加電圧および負極性の印加電圧の絶対値での電位差により生じるフリツ力を防止できるので高画質な画像表示をすることができるが、従来のドット反転駆動方式が採用される液晶表示装置では、画素形成部毎に行う極性反転によりソースラインを駆動するために消費される電力が大きくなることが知られている。これに対し、映像信号線に延びる方向に隣り合う画素形成部が隣り合う異なる映像信号線にそれぞれ接続されていれば、走査信号線に延びる方向に隣り合う画素形成部が（本実施形態における場合とは異なって）同一の走査信号線に接続される従来の表示装置では、消費電力を低減できることが知られている（前述した特許文献 2を参照)。この効果は本実施形態における液晶表示装置においても同様に奏することができる。すなわち図 7を参照するとわ力るように、各映像信号線において 1フレーム期間内に極性反転が行われないことから、液晶への印加電圧を隣り合う画素形成部毎に異なる極性とするドット反転駆動方式が採用されるにもかかわらず、一般的なドット反転駆動方式が採用される液晶表示装置よりも消費電力を小さくすることができる。しかし、本実施形態では、上記特許文献 2に示される従来の表示装置とは異なり、さらに走査信号線に延びる方向に隣り合う画素形成部が隣り合う異なる走査信号線にそれぞれ接続される構成と相まって、上記特許文献 2に示される従来の表示装置よりもクロストークによる影響を低減することができる。

[0069] < 5. 変形例 >

上記実施形態では、図 3に示されるように、映像信号線および走査信号線と同一の接続関係を有する画素形成部が映像信号線および走査信号線に延びる方向にそれぞれ 1画素形成部を空けて繰り返し設けられる構成であるが、映像信号線に延びる方向に隣り合う画素形成部が隣り合う異なる映像信号線にそれぞれ接続され、走查信号線に延びる方向に隣り合う画素形成部が隣り合う異なる走査信号線にそれぞれ接続される構成であれば、例えば図 8に示されるような構成であってもよい。なお、図 3または図 8に示される 1列目の表示を行う画素形成部と 2列目の表示を行う画素形成部とを入れ替え、また 3列目の表示を行う画素形成部と 4列目の表示を行う画素形成部とを入れ替える構成なども考えられる。

[0070] 上記実施形態では、映像信号線 SL (3)に与えられる駆動用映像信号 S (3)は、走查信号 G (5)がアクティブである期間中、右側に隣り合う映像信号線 SL (4)に与えられる電位と同じ電位になるよう「K」の記号により表されるデータに対応する電位が設定されるが、左側に隣り合う映像信号線 SL (2)に与えられる電位と同じ電位になるよう設定されてもよい。この場合には、画素形成部 Ρ (2, 1)〜Ρ (2, 3)の画素電極における電位が変化しないのでその範囲でクロストークによる影響が低減される。

[0071] 上記実施形態では、従来のドット反転駆動方式とは異なるドット反転駆動方式が採用されるが、従来のドット反転駆動方式が採用されてもよい。この場合、従来の装置よりも消費電力を小さくすることはできないが、画素形成部毎に行う極性反転によりソースラインを駆動するので、各画素形成部毎にそれぞれ液晶への正極性の印加電圧および負極性の印加電圧の絶対値における電位差により生じるフリツ力を防止できるので、より高画質な画像表示をすることができる。

[0072] 上記実施形態では、表示データ信号 DATに含まれる 1つの表示データを、対応する 1つの画像形成部にのみ与える構成である力これを対応する 2つの隣り合う画像形成部に与える構成であってもよい。このように 1つの表示データに対応する表示をそれぞれ行う 2つの隣り合う画素形成部は、サブ画素とも呼ばれており、この構成により視野角特性などが向上することが知られている。本実施形態の変形例として、これら 2つのサブ画素に含まれるそれぞれの TFTのゲート端子を同一のまたは異なる走查信号線に接続し、上記 TFTのソース端子を同一の映像信号線に接続する構成であっても、本実施形態と同様にクロストークによる影響を低減することができる。また、 2つのサブ画素に含まれる TFTのゲート端子が異なる走査信号線に接続される構成では、 1つのサブ画素に映像信号を与える時間が半減することからより多くの消費電力が必要となるため、上記構成による消費電力の低減効果はより大きくなる。 [0073] なお、以上ではアクティブマトリクス型の液晶表示装置を例に挙げて説明した力ァクティブマトリクス型の電圧制御による表示装置であって画素電極と映像信号線との間に寄生容量が存在するような表示装置であれば、液晶表示装置以外にも本発明の適用が可能である。

産業上の利用可能性

[0074] 本発明は、例えば薄膜トランジスタ等のスイッチング素子を用いた液晶表示装置等のような電圧制御方式のアクティブマトリクス型表示装置に適用されるものであって、画素電極と映像信号線との間に寄生容量が存在するようなアクティブマトリクス型表示装置に適している。

Claims

請求の範囲

[1] 所定の画像を表示するために装置外部から与えられる画像信号に対応する複数の映像信号を伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線とに沿つてマトリクス状に配置された複数の画素形成部と、前記複数の映像信号線および前記複数の走査信号線を駆動するための駆動制御回路とを備える表示装置であって、前記複数の画素形成部のうち前記複数の映像信号線の延びる方向に隣り合う画素形成部は、前記複数の映像信号線のうちの隣り合う異なる映像信号線にそれぞれ接続され、

前記複数の映像信号線のうちの隣り合う映像信号線は、互いに逆極性の映像信号をそれぞれ伝達することを特徴とする、表示装置。

[2] 前記駆動制御回路は、前記複数の画素形成部のうち前記複数の映像信号線の延びる方向に隣り合う画素形成部が前記複数の走査信号線に順に接続され、前記複数の画素形成部のうち前記複数の走査信号線の延びる方向に隣り合う画素形成部が前記複数の映像信号線に順に接続される場合に正しく表示される画像信号を受け取り、前記複数の画像形成部と前記複数の映像信号線および前記複数の走査信号線との接続関係に応じて、前記複数の画像形成部にそれぞれ与えられるべき前記画像信号を構成する各表示データを再配列することによ》前記複数の映像信号を生成することを特徴とする、請求項 1に記載の表示装置。

[3] 前記駆動制御回路は、前記複数の走査信号線のうちのいずれかが駆動されるときに前記複数の画像形成部の V、ずれにも映像信号が伝達されな V、映像信号線に対して、隣り合う映像信号線のいずれか〖こ与えられるべき映像信号と逆極性の同一の映像信号を与えることを特徴とする、請求項 1に記載の表示装置。

[4] 前記複数の画素形成部は、

前記画素容量に保持される電圧に応じた表示階調で画素を表示する液晶素子とをそれぞれ含むことを特徴とする、請求項 1に記載の表示装置。