WO2010021183A1 - データ処理装置、液晶表示装置、テレビジョン受像機、およびデータ処理方法 - Google Patents

データ処理装置、液晶表示装置、テレビジョン受像機、およびデータ処理方法 Download PDF

Info

Publication number
WO2010021183A1
WO2010021183A1 PCT/JP2009/060370 JP2009060370W WO2010021183A1 WO 2010021183 A1 WO2010021183 A1 WO 2010021183A1 JP 2009060370 W JP2009060370 W JP 2009060370W WO 2010021183 A1 WO2010021183 A1 WO 2010021183A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixel
data
liquid crystal
scanning signal
scanning
Prior art date
Application number
PCT/JP2009/060370
Other languages
English (en)
French (fr)
Inventor
利一 土屋
雅江 川端
下敷領　文一
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to BRPI0917829A priority Critical patent/BRPI0917829A2/pt
Priority to JP2010525626A priority patent/JP5372936B2/ja
Priority to US12/737,728 priority patent/US8692942B2/en
Priority to CN200980131493.XA priority patent/CN102124510B/zh
Priority to EP09808119A priority patent/EP2323125A4/en
Publication of WO2010021183A1 publication Critical patent/WO2010021183A1/ja
Priority to US14/160,969 priority patent/US8982287B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/06—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using colour palettes, e.g. look-up tables
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/0646—Modulation of illumination source brightness and image signal correlated to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source

Definitions

  • the present invention relates to a data processing device for correcting an image signal input from the outside to a liquid crystal display device that displays an image by applying a voltage to liquid crystal, and a liquid crystal display device.
  • the liquid crystal display device is a flat display device having excellent features such as high definition, thinness, light weight and low power consumption.
  • the display performance has been improved, the production capacity has been improved, and the price competitiveness with respect to other display devices has been improved. As a result, the market scale is expanding rapidly.
  • the block inversion driving method is a method in which a gate line is divided into a plurality of blocks and interlaced scanning is performed for each block.
  • the multiple line inversion driving method is a method in which the scanning method is a sequential scanning method, and the polarity is reversed every time a plurality of lines are scanned.
  • Japanese Patent Publication Japanese Patent Laid-Open No. 2002-108312 (Publication Date: April 10, 2002)”
  • FIG. 13 in a liquid crystal display device using a block inversion driving method with 48 lines as one block, when the entire screen is displayed in a single green color with a certain gray level (green halftone uniform display), FIG. As shown in the figure, a horizontal line having a 48-line pitch may occur. As a cause of the occurrence of the horizontal stripe, there is a coupling generated between a pixel and a source line in a liquid crystal panel included in the liquid crystal display device. As shown in FIG. 13, in the liquid crystal panel, the green pixel G, the blue pixel B, the source line S G corresponding to the pixel G , and the source line S B corresponding to the pixel B are converted into the source line S B. G, a green pixel G, and if it is arranged in the order of pixels B of the source line S B, and blue think.
  • capacitance Cpix of the green pixel G, the green pixels original capacity Cpix ', the parasitic capacitance Csd self and the parasitic capacitance Csd other sums.
  • the parasitic capacitance Csd self is a parasitic capacitance caused by coupling between the green pixel original capacity Cpix 'and the source line S G.
  • the parasitic capacitance Csd other are parasitic capacitance caused by coupling between the green pixel original capacity Cpix 'and the source line S B. Since these parasitic capacitances are generated, when the voltage level of the source signal voltage of the source line changes, the drain voltage in the TFT also changes.
  • FIG. 14 is a graph showing that the effective value of the drain voltage changes for each line when the green halftone uniform display is performed in the block inversion driving method.
  • polarity inversion is performed every 50 horizontal periods, and 48 lines are driven within the 50 horizontal periods. That is, two horizontal periods are blank periods, and two horizontal periods are provided every 48 lines.
  • the period affected by the source signal voltage having the opposite polarity varies depending on the timing at which each line is gated on. Thereby, the effective value of the drain voltage is different for each line.
  • the cycle in which the luminance gradually decreases between 48 lines is periodically repeated. Due to the decrease in luminance for every 48 lines, horizontal streaks occur for every 48 lines. Further, such horizontal stripes are generated in the same manner when red halftone uniform display and blue halftone uniform display are performed.
  • Patent Document 1 a driving circuit for a liquid crystal display device including voltage level varying means for shifting the voltage level of the source signal voltage output from the source driver is disclosed.
  • voltage level varying means for shifting the voltage level of the source signal voltage output from the source driver.
  • the present invention has been made in view of the above-described conventional problems, and an object of the present invention is to provide a uniform display without display unevenness even when a halftone of a specific color component is displayed uniformly. It is an object of the present invention to provide a data processing apparatus capable of performing the above.
  • a data processing apparatus includes a plurality of scanning signal lines extending in one direction, a plurality of data signal lines extending in the other direction, and the intersection of the scanning signal lines and the data signal lines.
  • a data processing apparatus that corrects an image signal composed of a plurality of pixel data input from the outside with respect to an active matrix type liquid crystal driving panel including a plurality of pixels provided corresponding to the first section, The pixel data of the first pixel on which the color component is displayed, and the second color component driven by the same scanning signal line as the first pixel and driven by the data signal line adjacent to the first pixel
  • the pixel data of the second pixel on which the display is performed is acquired, and the pixel data of the second pixel is corrected according to the relationship between the value of the pixel data of the first pixel and the value of the pixel data of the second pixel It is configured to include that correction processing unit.
  • the data processing method according to the present invention is provided corresponding to a plurality of scanning signal lines extending in one direction, a plurality of data signal lines extending in the other direction, and an intersection of the scanning signal line and the data signal line.
  • the pixel data of the first pixel and the second color component driven by the same scanning signal line as the first pixel and driven by the data signal line adjacent to the first pixel are displayed.
  • the first pixel, the data signal line for driving the second pixel, and the second pixel are arranged in this order.
  • the driving of the first pixel is affected by the coupling generated between the first pixel and the data signal line that drives the second pixel. Due to the influence of this coupling, when the halftone of the first color component is displayed uniformly, display unevenness in which the luminance gradually changes according to the display position occurs.
  • the pixel data of the second pixel is corrected according to the value of the pixel data of the first pixel. That is, the pixel data value of the second pixel is corrected so as to reduce the above-described display unevenness caused by the coupling effect generated between the first pixel and the data signal line that drives the second pixel. become. Therefore, even when a halftone of a specific color component is displayed uniformly, it is possible to cause the liquid crystal drive panel to perform uniform display without display unevenness.
  • the image processing apparatus further includes a buffer that stores the pixel data of the first pixel and the pixel data of the second pixel, and the correction processing unit acquires the first pixel data and the second pixel data from the buffer. It may be like this.
  • a correction amount memory that stores correction amount data corresponding to a combination of the pixel data value of the first pixel and the pixel data value of the second pixel.
  • the correction processing unit may be configured to perform correction by referring to the correction amount storage unit.
  • the correction amount storage unit that stores the correction amount data corresponding to the combination of the pixel data value of the first pixel and the pixel data value of the second pixel is provided. Therefore, the correction amount is stored in the correction amount storage unit so as to reduce the above-described display unevenness caused by the coupling effect generated between the first pixel and the data signal line that drives the second pixel. By storing the data in advance, it is possible to perform accurate correction.
  • the data processing apparatus may be configured such that, in the above configuration, the correction processing unit calculates a correction amount by performing an interpolation operation based on data stored in the correction amount storage unit. Good.
  • the correction processing unit calculates the correction amount by performing the interpolation calculation, the amount of data to be stored in the correction amount storage unit can be reduced. Therefore, since the storage capacity of the correction amount storage unit can be reduced, the apparatus cost can be reduced.
  • the correction amount is calculated by performing the interpolation calculation, if the amount of data stored in the correction amount storage unit is the same, the correction amount can be accurately calculated compared to the case where the interpolation calculation is not performed. It becomes possible to set. That is, according to the above configuration, it is possible to suppress the storage capacity of the correction amount storage unit and reduce the cost without significantly reducing the accuracy of setting the correction amount.
  • the image signal includes pixel data of a red component, a green component, and a blue component
  • the correction processing unit includes the red component, the green component, and the like.
  • the correction processing may be performed on each of the blue component pixel data.
  • the liquid crystal display device is provided corresponding to a plurality of scanning signal lines extending in one direction, a plurality of data signal lines extending in the other direction, and an intersection of the scanning signal lines and the data signal lines.
  • An active matrix type liquid crystal driving panel having a plurality of pixels, a scanning signal driving unit for sequentially applying a gate-on pulse for selecting the scanning signal line to the scanning signal line, and a predetermined period within one frame period
  • the data signal driving unit for applying the data signal to the data signal line so that the polarity is inverted every a plurality of horizontal periods, and the data processing device according to the present invention.
  • the data signal driving unit may perform polarity inversion driving, and a period in which one polarity continues may be a plurality of horizontal scanning periods.
  • the scanning signal lines are divided into one or more blocks, and the scanning signal lines included in each block are further divided into a plurality of groups.
  • the scanning signal driving unit sequentially scans the scanning signal lines in units of blocks, and in the scanning of each block, the scanning signal lines are sequentially scanned for each group to drive by an interlaced scanning method.
  • the data signal driving unit may apply the data signal to the data signal line so that the polarity is inverted at the time of switching of the group of the scanning signal lines to be scanned.
  • the voltage applied to the pixels on the display is inverted in polarity for each row, so that flicker can be reduced as compared with the sequential scanning method, and the coupling capacity of the upper and lower pixels. Unevenness due to can be reduced. Since the above problem can be suppressed, the length of the polarity inversion period in the interlaced scanning can be easily increased as compared with the length of the polarity inversion period in the sequential scanning method, so that the power consumption can be reduced and the heat generation of the data signal driver can be easily suppressed. .
  • the liquid crystal display device may have a configuration in which the number of blocks dividing the scanning signal line is one in the above configuration.
  • the liquid crystal display device may have a configuration in which the number of blocks dividing the scanning signal line is two or more in the above configuration.
  • the scanning signal line is divided into a plurality of blocks, and driving by the interlaced scanning method is performed for each block.
  • the difference in scanning timing between groups in each block can be reduced as compared with the case where the entire scanning signal line is driven by the interlaced scanning method. Therefore, the occurrence of combing, which will be described later, can be suppressed, and the display quality can be improved.
  • the scanning signal line is divided into one or more blocks in the configuration described above, and the scanning signal driving unit sequentially drives the scanning signal line by the scanning method.
  • the data signal driving unit may apply the data signal to the data signal line so that the polarity is inverted at the time of switching of the group of the scanning signal lines to be scanned.
  • the liquid crystal display device may have a configuration in which the number of blocks dividing the scanning signal line is one in the above configuration.
  • the liquid crystal display device may have a configuration in which the number of blocks dividing the scanning signal line is two or more in the above configuration.
  • a television receiver including the liquid crystal display device according to the present invention and a tuner unit that receives television broadcasting.
  • the data processing apparatus is driven by the pixel data of the first pixel on which the display of the first color component is performed and the same scanning signal line as the first pixel, and the first The pixel data of the second pixel that displays the second color component driven by the data signal line adjacent to the one pixel is acquired, and the value of the pixel data of the first pixel and the pixel data of the second pixel are obtained.
  • a correction processing unit that corrects the pixel data of the second pixel according to the relationship with the value is provided.
  • the value of the pixel data of the second pixel is corrected so as to reduce the above-described display unevenness caused by the coupling effect generated between the first pixel and the data signal line that drives the second pixel. It will be. Therefore, even when a halftone of a specific color component is displayed uniformly, the liquid crystal drive panel can be displayed uniformly without display unevenness.
  • FIG. 6 is a VT characteristic diagram showing the relationship between gradation voltage and transmittance. It is a block diagram which shows schematic structure of a correction circuit.
  • 5 is a timing chart showing a change in drain voltage due to a change in signal voltage of each source line in the frame inversion driving method. It is a graph which shows that the effective voltage fall amount of a drain voltage changes for every line in a frame inversion drive system. It is a figure which shows that the gradation has generate
  • 6 is a timing chart showing a change in drain voltage due to a change in signal voltage of each source line in the multiple line inversion driving method. It is a graph which shows that the effective voltage fall amount of a drain voltage changes for every line in a multiple line inversion drive system.
  • FIG. 1 is a block diagram showing the configuration of the liquid crystal display device according to this embodiment together with an equivalent circuit of the display unit.
  • This liquid crystal display device includes a source driver 300 as a data signal line drive circuit, a gate driver 400 as a scanning signal line drive circuit, an active matrix display unit 100, a backlight 600 as a planar illumination device, A light source driving circuit 700 for driving the backlight, a display control circuit 200 for controlling the source driver 300, the gate driver 400, and the light source driving circuit 700, and a correction circuit for correcting the digital video signal Dv from an external signal source.
  • the display unit 100 is realized as an active matrix type liquid crystal panel.
  • the display unit 100 may be integrated with the source driver 300 and the gate driver 400 to form a liquid crystal panel.
  • the display unit 100 in the liquid crystal display device includes a plurality (m) of data signals that intersect with each of the gate lines GL1 to GLm as a plurality (m) of scanning signal lines and the gate lines GL1 to GLm.
  • Source lines SL1 to SLn as lines, and a plurality (m ⁇ n) of pixel forming portions 20 provided corresponding to the intersections of the gate lines GL1 to GLm and the source lines SL1 to SLn, respectively. .
  • These pixel forming portions 20 are arranged in a matrix to form a pixel array.
  • the gate line direction in the arrangement of the pixel array is referred to as a row direction
  • the source line direction is referred to as a column direction.
  • Each pixel forming unit 20 includes a TFT 10 which is a switching element having a gate terminal connected to a gate line GLj passing through a corresponding intersection and a source terminal connected to a source line SLi passing through the intersection, and a drain of the TFT 10
  • a pixel electrode connected to the terminal;
  • a common electrode Ec which is a counter electrode provided in common to the plurality of pixel formation portions 20;
  • a pixel electrode and a common electrode provided in common to the plurality of pixel formation portions 20 It consists of a liquid crystal layer sandwiched between Ec.
  • a pixel capacitor Cpix ' is constituted by a liquid crystal capacitor formed by the pixel electrode and the common electrode Ec.
  • an auxiliary capacitor (holding capacitor) is provided in parallel with the liquid crystal capacitor in order to reliably hold the voltage in the pixel capacitor.
  • the auxiliary capacitor is not directly related to the present embodiment, the description and illustration thereof are omitted. .
  • a potential corresponding to an image to be displayed is applied to the pixel electrode in each pixel forming unit 20 by the source driver 300 and the gate driver 400, and a predetermined potential Vcom is applied to the common electrode Ec from a power supply circuit (not shown).
  • a voltage corresponding to the potential difference between the pixel electrode and the common electrode Ec is applied to the liquid crystal, and image transmission is performed by controlling the amount of light transmitted to the liquid crystal layer by this voltage application.
  • VA Vertical Alignment
  • the liquid crystal filled between the substrates is aligned so as to be substantially perpendicular to the substrate surface when no voltage is applied.
  • the plane of polarization of light incident on the liquid crystal display device is hardly rotated in the liquid crystal layer.
  • the liquid crystal is aligned with an angle from a direction perpendicular to the substrate surface according to the voltage value. In this state, the plane of polarization of light incident on the liquid crystal display device is rotated in the liquid crystal layer.
  • the two polarizing plates arranged on the light incident side and the light emitting side of the liquid crystal display device are arranged so that their polarization axes are in a crossed Nicols relationship, thereby displaying black when no voltage is applied.
  • a normally black display, which becomes a white display when a voltage is applied, is realized.
  • the present invention is not limited to such a VA liquid crystal display device, and can also be applied to a TN (Twisted Nematic) liquid crystal display device. Further, the present invention is not limited to the normally black display, and can be applied to a normally white display.
  • the backlight 600 is a planar illumination device that illuminates the display unit 100 from behind, and is configured using, for example, a cold cathode tube as a linear light source and a light guide plate.
  • the backlight 600 is driven and lit by the light source driving circuit 700, whereby light is emitted from the backlight 600 to each pixel forming unit 20 of the display unit 100.
  • the correction circuit 30 corrects the digital video signal (image signal) Dv output from the external signal source, and outputs the corrected digital video signal Dv ′ to the display control circuit 200.
  • the correction circuit 30 is provided outside the display control circuit 200, but the correction circuit 30 may be provided inside the display control circuit 200.
  • the correction circuit 30 may correct the digital image signal (image signal) DA output from the display control circuit 200 and output the corrected image signal DA ′ to the source driver 300.
  • the display control circuit 200 controls, from an external signal source, a digital video signal Dv representing an image to be displayed, a horizontal synchronization signal HSY and a vertical synchronization signal VSY corresponding to the digital video signal Dv, and a display operation.
  • the control signal Dc is received.
  • the display control circuit 200 based on the received signals Dv, HSY, VSY, and Dc, displays a data start pulse signal SSP as a signal for causing the display unit 100 to display an image represented by the digital video signal Dv.
  • the digital video signal Dv is output from the display control circuit 200 as the digital image signal DA and corresponds to each pixel of the image represented by the digital image signal DA.
  • a data clock signal SCK is generated as a signal composed of pulses to be generated, and a data start pulse signal SSP is generated as a signal that becomes a high level (H level) only for a predetermined period every horizontal scanning period based on the horizontal synchronization signal HSY.
  • a gate start pulse signal GSP (GSPa, GSPb) is generated as a signal that becomes H level for a predetermined period every one frame period (one vertical scanning period), and based on the horizontal synchronization signal HSY, a gate clock signal GCK (GCKa , GCKb), the horizontal synchronization signal HSY and the control signal Latch strobe signal LS based on Dc, and the gate driver output control signal GOE (GOEa, GOEb) to generate.
  • GSPa, GSPb gate start pulse signal GSP
  • the digital image signal DA the latch strobe signal LS, the data start pulse signal SSP, the data clock signal SCK, and the polarity inversion signal POL are input to the source driver 300.
  • the gate start pulse signal GSP, the gate clock signal GCK, and the gate driver output control signal GOE are input to the gate driver 400.
  • the source driver 300 Based on the digital image signal DA, the data start pulse signal SSP, the data clock signal SCK, the latch strobe signal LS, and the polarity inversion signal POL, the source driver 300 converts the pixel value in the horizontal scanning line of the image represented by the digital image signal DA.
  • Data signals S (1) to S (n) are sequentially generated for each horizontal period as corresponding analog voltages, and these data signals S (1) to S (n) are applied to the source lines SL1 to SLn, respectively.
  • the gate driver 400 performs scanning signals G (1) to G (G) based on the gate start pulse signal GSP (GSPa, GSPb), the gate clock signal GCK (GCKa, GCKb), and the gate driver output control signal GOE (GOEa, GOEb).
  • GSPa, GSPb gate start pulse signal
  • GCK gate clock signal
  • GOE gate driver output control signal
  • (M) is generated and applied to the gate lines GL1 to GLm to selectively drive the gate lines GL1 to GLm.
  • the selective driving of the gate lines GL1 to GLm is realized by applying a gate-on pulse having a selection period as a pulse width as the scanning signals G (1) to G (m).
  • the pulse widths of the gate-on pulses Pw applied to the gate lines are all equal. Therefore, since the charging conditions for each pixel are uniform, a more uniform display is performed on the entire display screen, so that the display quality can be improved.
  • the source lines SL1 to SLn and the gate lines GL1 to GLm of the display unit 100 are driven by the source driver 300 and the gate driver 400, so that the pixel capacitance is obtained via the TFT 10 connected to the selected gate line GLj.
  • a voltage corresponding to the digital image signal DA is applied to the liquid crystal layer in each pixel forming unit 20, and the amount of light transmitted from the backlight 600 is controlled by applying the voltage, so that the digital video signal Dv from the outside is applied. Is displayed on the display unit 100.
  • the sequential scanning method is divided into frame inversion driving and plural line inversion driving.
  • the frame inversion driving is a driving method in which the polarity is inverted in one frame period and sequentially scanned.
  • Multiple line inversion driving is a driving method in which polarity is inverted in a plurality of horizontal scanning periods and sequentially scanned.
  • the interlaced scanning method is a method in which the gate lines GL1 to GLm are divided into a plurality of groups so that the same group is formed at a predetermined line interval, and scanning for each group is sequentially performed.
  • the interlace scanning method is roughly classified into a full screen interlace scanning method and a block inversion drive.
  • the full screen interlaced scanning method is a method of performing interlaced scanning in units of one screen.
  • the block inversion driving method is a method in which a gate line is divided into a plurality of blocks and interlaced scanning is performed for each block.
  • the correction circuit 30 includes a buffer 31, an interpolation calculation unit (correction processing unit) 32, an LUT (lookup table) (correction amount storage unit) 33R / 33G / 33B, a correction amount storage unit 34, and The adder 35 is provided.
  • This correction circuit is configured by, for example, an ASIC.
  • the buffer 31 is a storage means for temporarily storing the digital video signal Dv.
  • the buffer 31 includes a red gradation value (R gradation value), a green gradation value (G gradation value), and a blue gradation value that are displayed in pixels adjacent to each other in the gate line direction. (B gradation value) is sequentially stored in the FIFO.
  • the interpolation calculation unit 32 sequentially reads the data stored in the buffer 31, and performs a process of calculating a correction amount by performing an interpolation calculation with reference to the LUTs 33R, 33G, and 33B. More specifically, the interpolation calculation unit 32 reads the G gradation value and the B gradation value that are displayed in pixels adjacent to each other in the gate line direction from the buffer 31, and performs the interpolation calculation with reference to the LUT 33B. By doing so, a correction amount for the B gradation value is calculated.
  • the interpolation calculation unit 32 reads the B gradation value and the R gradation value from the buffer 31, performs an interpolation calculation with reference to the LUT 33R, calculates a correction amount for the R gradation value, and calculates the R floor.
  • the adjustment value for the G gradation value is calculated by reading the tone value and the G gradation value from the buffer 31 and performing an interpolation operation with reference to the LUT 33G. Details of this interpolation calculation will be described later.
  • the LUTs 33R, 33G, and 33B are configured by a two-dimensional memory that stores the relationship between the gradation values of two color components and the correction amount of one color component.
  • the specific configuration of the LUT 33R / 33G / 33B will be described later.
  • the correction amount storage unit 34 is a storage unit that temporarily stores the correction amounts of the R gradation value, the G gradation value, and the B gradation value calculated by the interpolation calculation unit 32.
  • the adder 35 reads out the correction amount from the correction amount storage unit 34, reads out the gradation value corresponding to the correction amount from the buffer 31, and performs a process of adding them. Specifically, the adder 35 first reads the correction amount of a specific color component from the correction amount storage unit 34. Further, the adder 35 reads the gradation value of the color component from the buffer 31. The adder 35 adds the read correction amount to the read gradation value, and outputs this.
  • the correction digital video signal Dv ′ is output from the correction circuit 30 by sequentially executing this for the gradation values of the respective color components.
  • the correction circuit for each of the red gradation value (R gradation value), the green gradation value (G gradation value), and the blue gradation value (B gradation value).
  • the correction may be performed only on the gradation value of a specific color component.
  • FIG. 2 is a circuit diagram illustrating the pixel forming unit 20 of the display unit 100.
  • the pixel forming unit 20 is a pixel forming unit provided corresponding to the intersection of the gate line GLi and the source line SLi, and forms a green pixel G.
  • a blue pixel B is formed in the pixel formation unit 20 adjacent to the right of the pixel formation unit 20, that is, the pixel formation unit 20 provided corresponding to the intersection of the gate line GLi and the source line SL (i + 1). ing.
  • coupling due to the parasitic capacitance Csd itself occurs between the drain of the TFT 10 of the source line SLi and the source of the TFT 10 of the source line SLi. Further, coupling due to parasitic capacitance Csd or the like occurs between the drain of the TFT 10 of the source line SLi and the source of the TFT 10 of the source line SL (i + 1).
  • the pixel capacitance Cpix taking the parasitic capacitance into consideration is expressed by the following equation (1).
  • Cpix Cpix ′ + Csd itself + Csd and others (1)
  • V the potential of the drain D of the TFT 10 before polarity inversion
  • V ′ the potential of the drain D of the TFT 10 after polarity inversion
  • V SG1 denotes the potential of the source line SL G before polarity inversion
  • V SG2 represents the potential of the source line SL G after inversion
  • V SB1 represents the potential of the source line SL B before polarity reversal
  • V SB2 indicates the potential of the source line SL B after polarity inversion.
  • V ⁇ V ′ ⁇ Csd itself (V SG1 ⁇ V SG2 ) ⁇ Csd and others (V SB2 ⁇ V SB1 ) ⁇ / (Cpix ′ + Csd itself + Csd others ) (5)
  • V SB V SB2 ⁇ V SB1
  • V SD V ⁇ V ′.
  • the pixel capacitance Cpix taking into account the parasitic capacitance is expressed by the equation (1).
  • V SD Csd itself / Cpix ⁇ V SG ⁇ Csd others / Cpix ⁇ V SB (6) If the green halftone uniform display is being performed, the voltage of the drain is the amplitude of the V SD, would be up and down in the polarity inversion cycle.
  • the period during which the drain voltage is rising is referred to as the same polarity period, and the period during which the drain voltage is decreasing is referred to as the reverse polarity period.
  • the effective voltage decrease amount V SDE which is an effective value of the voltage decrease amount of the drain voltage of the TFT 10 is as follows (7) It is calculated by the formula.
  • the parasitic capacitance Csd self and the parasitic capacitance Csd other occurs in the pixel formation portion 20, by the voltage level of the source line SL G and a source signal voltage of the source line SL B is changed, the effective voltage reduction The amount V SDE will be different for each line.
  • FIG. 3 is a timing chart showing changes in drain voltage D G due to changes in the source line SL G and signal voltage of the source line SL B in the block inversion driving scheme.
  • S G is a signal of the source line SL G
  • S B is a signal of the source line SL B
  • D G1 is the drain voltage of the first line (first line)
  • D G95 is the drain voltage of the 95th line (95th line).
  • the drain voltage DG95 rises at the timing (2) in FIG. 3A, charges the pixel capacitor, and holds the voltage. Also, the polarity is inverted and falls at the timing (2) ′, the pixel capacitance is charged again, and the voltage is held.
  • the hatched portion of the drain voltage D G1 and the drain voltage D G95 is the above-described reverse polarity period.
  • Signal S G is 'falls at the timing of the signal S B is (2)' (1) falls at a timing. Therefore, as shown in the table of FIG. 3B, the drain voltage D G95 has a period of opposite polarity 49H longer than the drain voltage D G1 . Therefore, the effective value of the drain voltage D G95 is smaller than the effective value of the drain voltage D G1 .
  • the effective voltage drop amount V SDE of the drain voltage is different for each line, and becomes larger as the total sum T of the periods of opposite polarity is longer. For this reason, as shown in FIG. 14, the luminance value in each line repeatedly decreases and rises in a cycle of 48H. Therefore, as shown in FIG. 12, a horizontal line having a 48-line pitch is generated in the green halftone single color display. .
  • FIG. 4 is a VT characteristic diagram showing the relationship between the voltage Vg applied to the liquid crystal and the transmittance T in the liquid crystal display device. As shown in the figure, the region where the change in the transmittance T is large relative to the change in the applied voltage Vg, in other words, the region where the slope of the VT curve is large, is greatly affected by the effective voltage drop V SDE. It becomes an area.
  • the correction circuit 30 performs gradation control of R, G, and B according to the horizontal streak generation level in the green halftone uniform display. An example is shown below.
  • the blue gradation voltage is increased according to the LUT 33B shown in FIG.
  • the luminance difference for each line is reduced.
  • the number at the intersection of the green gradation value and the blue gradation value represents the correction amount of the blue gradation value.
  • the interpolation calculation unit 32 refers to the LUT 33B in Table 1 and stores the correction amount 3 in the correction amount storage unit 34. Thereafter, the adder 35 adds the blue gradation value 0 and the blue correction amount 3 to output the corrected blue gradation value 3.
  • the interpolation calculation unit 32 corrects the blue gradation value when the green gradation value is 24 and the blue gradation value is 0.
  • the green gradation value is 30 and The correction amount of the blue gradation value when the blue gradation value is 0 is calculated.
  • the green gradation value may be corrected according to the LUT 33G indicating the correction amount of the green gradation value with respect to the horizontal stripe of the green gradation when displaying a single red color.
  • the red gradation value may be corrected according to the LUT 33R indicating the correction amount of the red gradation value for the horizontal line of the red gradation when displaying a single blue color.
  • the display state that causes horizontal stripes in the block inversion driving method that is, the gradation value of each color component is corrected by the correction circuit 30 as described above.
  • the correction circuit 30 As described above, it is possible to suppress the occurrence of horizontal stripes in any of the green halftone uniform display, the blue halftone uniform display, and the red halftone uniform display.
  • pixels having the same color component are connected to one source line.
  • the present invention is not limited to this, and a plurality of different colors are used for one source line.
  • a configuration in which component pixels are connected may be used. Even with such a configuration, it is possible to suppress the occurrence of the horizontal stripes as described above by performing the correction process by the correction circuit 30 described above.
  • FIG. 6 is a timing chart showing changes in drain voltage D G due to a change in signal voltage of the source line SL G and the source line SL B in the frame inversion driving method.
  • a line 100 of the drain voltage D G100, in the 600 line of the drain voltage D G600, unlike the period affected by the opposite polarity, toward 600 line drain voltage D G600 is 100
  • the period affected by the reverse polarity is longer than the drain voltage DG100 in the row. Therefore from equation (7), the effective voltage reduction amount V SDE of the drain voltage, the direction of 600 line drain voltage D G600 is larger than 100 line drain voltage D G100.
  • FIG. 7 is a graph showing that the effective value of the drain voltage changes for each line in the frame inversion driving method.
  • the luminance value of each line is obtained by calculating the effective value of the drain voltage for each line.
  • the effective value of the drain voltage becomes smaller as the line is scanned later. Therefore, the luminance gradually decreases during one frame period.
  • the fact that the luminance gradually decreases during one frame period is displayed as a gradation in the green halftone uniform display screen.
  • the gradation is displayed in the blue halftone uniform display and the red halftone uniform display.
  • the amplitude voltage V SB of the source line SL B is increased in the equation (7) to reduce the effective voltage drop amount V SDE of the drain voltage of the TFT 10, and the luminance difference for each line is reduced. do it. That is, by performing the correction process by the correction circuit 30, it is possible to suppress the occurrence of gradation in the screen.
  • FIG. 9 is a timing chart showing changes in drain voltage D G due to changes in the source line SL G and signal voltage of the source line SL B in a plurality line inversion drive method.
  • the drain voltage D G1 in the first row and the drain voltage D G10 in the tenth row have different periods of being affected by the reverse polarity, and the drain voltage D G10 in the tenth row is 1 long period affected by the opposite polarity than the drain voltage D G1 of the row. Therefore from equation (7), the effective voltage reduction amount V SDE of the drain voltage, the direction of line 10 of the drain voltage D G10 is larger than the drain voltage D G1 of the first row.
  • FIG. 10 is a graph showing that the effective value of the drain voltage changes for each line in the multiple line inversion driving method.
  • the luminance value of each line is obtained by calculating the effective value of the drain voltage for each line.
  • the cycle in which the luminance gradually decreases between the 10 lines is periodically repeated. Due to the decrease in luminance every 10 lines, horizontal streaks occur every 10 lines as shown in FIG. Further, such horizontal stripes are generated in the same manner when red halftone uniform display and blue halftone uniform display are performed.
  • the amplitude voltage by increasing the V SB to reduce the effective voltage reduction amount V SDE of the drain voltage of the TFT 10, the luminance difference for each line of the source line SL B in (7) Just make it smaller. That is, by performing the correction process by the correction circuit 30 described above, it is possible to suppress the occurrence of horizontal stripes.
  • FIG. 16 is a block diagram showing a configuration of a display device 800 for this television receiver.
  • the display device 800 includes a Y / C separation circuit 80, a video chroma circuit 81, an A / D converter 82, a liquid crystal controller 83, a liquid crystal panel 84, a backlight drive circuit 85, a backlight 86, and a microcomputer. (Microcomputer) 87 and a gradation circuit 88 are provided.
  • the liquid crystal panel 84 corresponds to the liquid crystal display device according to the present invention, and includes a display unit composed of an active matrix pixel array, and a source driver and a gate driver for driving the display unit. Yes.
  • a composite color video signal Scv as a television signal is input from the outside to the Y / C separation circuit 80, where it is separated into a luminance signal and a color signal.
  • These luminance signals and color signals are converted into analog RGB signals corresponding to the three primary colors of light by the video chroma circuit 81, and the analog RGB signals are converted into digital RGB signals by the A / D converter 82. .
  • This digital RGB signal is input to the liquid crystal controller 83.
  • a horizontal synchronizing signal and a vertical synchronizing signal are also taken out from the composite color video signal Scv inputted from the outside, and these synchronizing signals are also inputted into the liquid crystal controller 83 via the microcomputer 87.
  • the liquid crystal controller 83 outputs a driver data signal based on the digital RGB signal (corresponding to the digital video signal Dv described above) from the A / D converter 82.
  • the liquid crystal controller 83 generates a timing control signal for operating the source driver and the gate driver in the liquid crystal panel 84 in the same manner as in the above embodiment, based on the synchronization signal, and generates the timing control signal as a source driver. And give to the gate driver.
  • the gradation circuit 88 generates gradation voltages for the three primary colors R, G, and B for color display, and these gradation voltages are also supplied to the liquid crystal panel 84.
  • driving signals (data signals, scanning signals, etc.) are generated by internal source drivers, gate drivers, and the like based on these driver data signals, timing control signals, and gradation voltages, and these driving signals. Based on the above, a color image is displayed on the internal display unit.
  • the backlight driving circuit 85 drives the backlight 86 under the control of the microcomputer 87, so that the back surface of the liquid crystal panel 84 is irradiated with light.
  • the microcomputer 87 controls the entire system including the above processing.
  • the video signal (composite color video signal) input from the outside includes not only a video signal based on television broadcasting but also a video signal captured by a camera, a video signal supplied via an Internet line, and the like.
  • the display device 800 can display images based on various video signals.
  • a tuner unit 90 When displaying an image based on television broadcasting on the display device 800 having the above-described configuration, a tuner unit 90 is connected to the display device 800 as shown in FIG.
  • the tuner unit 90 extracts a signal of a channel to be received from a received wave (high frequency signal) received by an antenna (not shown), converts the signal to an intermediate frequency signal, and detects the intermediate frequency signal to thereby detect the television.
  • a composite color video signal Scv as a signal is taken out.
  • the composite color video signal Scv is input to the display device 800 as described above, and an image based on the composite color video signal Scv is displayed by the display device 800.
  • FIG. 18 is an exploded perspective view showing an example of a mechanical configuration when the display device having the above configuration is a television receiver.
  • the television receiver includes a first housing 801 and a second housing 806 in addition to the display device 800 as components thereof, and the display device 800 is included in the first housing. It is configured to be sandwiched between the body 801 and the second housing 806.
  • the first housing 801 is formed with an opening 801a through which an image displayed on the display device 800 is transmitted.
  • the second housing 806 covers the back side of the display device 800, is provided with an operation circuit 805 for operating the display device 800, and a support member 808 is attached below. .
  • the data signal lines are associated with the column direction and the scanning signal lines are associated with the row direction, but it is needless to say that a configuration in which the screen is rotated by 90 ° is included.
  • the liquid crystal display device according to the present invention can be applied to various display devices such as a monitor of a personal computer and a television receiver.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

　第１の色成分の表示が行われる第１画素の画素データ、および、該第１画素と同じ走査信号線によって駆動されるともに、該第１画素に隣接するデータ信号線によって駆動される第２の色成分の表示が行われる第２画素の画素データを取得し、上記第１画素の画素データの値と上記第２画素の画素データの値との関係に応じて上記第２画素の画素データを補正する補正回路（３０）を備える。これにより、特定の色成分の中間調が均一に表示される場合にも、表示ムラのない均一な表示を液晶駆動パネルに対して行わせることが可能なデータ処理装置を提供する。

Description

データ処理装置、液晶表示装置、テレビジョン受像機、およびデータ処理方法
　本発明は、液晶に対して電圧を印加することによって画像の表示を行う液晶表示装置に対して外部から入力される画像信号を補正するデータ処理装置、および液晶表示装置に関するものである。
　液晶表示装置は、高精細、薄型、軽量および低消費電力等の優れた特長を有する平面表示装置であり、近年、表示性能の向上、生産能力の向上および他の表示装置に対する価格競争力の向上に伴い、市場規模が急速に拡大している。
　液晶表示装置において、液晶層に対して長期間直流電圧を印加し続けると素子が劣化するので、長寿命化のために印加電圧の極性を周期的に反転させる交流駆動（反転駆動）を行う必要がある。
　しかしながら、アクティブマトリクス型液晶表示装置において、１フレーム毎に反転駆動するフレーム反転駆動方式を採用した場合、液晶誘電率の異方性、画素ＴＦＴ（thin film transistor：薄膜トランジスタ）のゲート・ソース間の寄生容量に起因する画素電位の変動、対向電極信号のセンター値のずれなどの種々の要因によって、液晶に印加される正負電圧に多少のアンバランスが生じることは避けられない。その結果、フレーム周波数の半分の周波数での微少な輝度変動が生じ、フリッカとよばれるちらつきが視認されるという問題がある。これを防ぐために、１フレーム毎の反転に加えて、隣接ライン間、または隣接画素間で画素信号を逆極性にする反転駆動方式が一般に採用されている。
　ここで、画素単位で極性を反転させるドット反転を行う場合、データ信号線の信号遅延により画素の充電率が減少するという問題がある。この問題を抑制するために、複数水平期間毎（複数行毎）にデータ信号電圧の極性を反転する駆動方式が提案されている。このような複数水平期間毎に極性反転する駆動方式は、大きく分けてブロック反転駆動方式と複数ライン反転駆動方式とがある。ブロック反転駆動方式は、ゲートラインを複数のブロックに分割し、各ブロック毎に飛び越し走査を行う方式である。複数ライン反転駆動方式は、走査方式は順次走査方式とし、複数のラインの走査が行われる毎に極性を反転させる方式である。
日本国公開特許公報「特開２００２－１０８３１２号公報（公開日：２００２年４月１０日）」
　例えば４８ラインを１ブロックとするブロック反転駆動方式を用いた液晶表示装置において、中間調である一定の階調を緑色一色で画面全体を表示した場合（緑中間調均一表示）、図１２に示されるように、４８ラインピッチの横スジが発生することがある。この横スジが発生する原因として、液晶表示装置が備える液晶パネル内の、画素とソースラインとの間に生じるカップリングが挙げられる。図１３に示されるように、液晶パネルにおいて、緑の画素Ｇ、および青の画素Ｂ、ならびに、画素Ｇに対応したソースラインＳＧ、および画素Ｂに対応したソースラインＳＢが、ソースラインＳＧ、緑の画素Ｇ、ソースラインＳＢおよび青の画素Ｂの順番で配置されている場合を考える。
　この場合、緑の画素Ｇの容量Ｃｐｉｘは、緑の画素本来の容量Ｃｐｉｘ’、寄生容量Ｃｓｄ自および寄生容量Ｃｓｄ他の和となる。ここで寄生容量Ｃｓｄ自は、緑の画素本来の容量Ｃｐｉｘ’とソースラインＳＧとの間のカップリングによって生じる寄生容量である。また、寄生容量Ｃｓｄ他は、緑の画素本来の容量Ｃｐｉｘ’とソースラインＳＢとの間のカップリングによって生じる寄生容量である。これらの寄生容量が生じているので、ソースラインのソース信号電圧の電圧レベルが変化すると、ＴＦＴにおけるドレイン電圧も変化することとなる。
　図１４は、ブロック反転駆動方式において緑中間調均一表示が行われた場合の、ライン毎にドレイン電圧の実効値が変化することを示すグラフである。同図に示すブロック反転駆動方式では、５０水平期間毎に極性反転が行われており、この５０水平期間内で４８ライン分の駆動が行われている。つまり、２水平期間分がブランク期間となっており、４８ライン毎に２水平期間のブランク期間が設けられている。
　このような駆動が行われる場合、各ラインがゲートオンされるタイミングによって、逆極性のソース信号電圧の影響を受ける期間が異なることになる。これにより、ドレイン電圧の実効値が各ラインで異なっている。
　従って、図１４に示されるドレイン電圧の実効値の変化に従って、４８ラインの間で輝度が徐々に低下するというサイクルが周期的に繰り返されることになる。この４８ライン毎の輝度の低下によって４８ライン毎の横スジが発生することになる。また、このような横スジは、赤の中間調均一表示、および青の中間調均一表示が行われた場合にも同様に発生する。
　なお、１フレーム毎に反転を行うフレーム反転駆動方式、および、全画面を飛び越し走査で駆動する方式においても、上記と同様のメカニズムによって１フレーム内で輝度の低下が生じることになるので、表示画面の上側から下側にかけて輝度のグラデーションが生じるという問題がある。また、複数ライン反転駆動方式においても、上記と同様のメカニズムによって複数ライン毎に輝度の低下が生じることになるので、複数ライン毎の横スジが発生することになる。
　上記の特許文献１では、ソースドライバから出力されるソース信号電圧の電圧レベルをシフトさせるための電圧レベル可変手段を備えた液晶表示装置の駆動回路が開示されている。しかしながら、上記のようなブロック反転駆動方式などにおいて生じる横スジの発生を抑制するために、ソース信号電圧を変化させる技術については開示されていない。
　本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、特定の色成分の中間調が均一に表示される場合にも、表示ムラのない均一な表示を液晶駆動パネルに対して行わせることが可能なデータ処理装置を提供することにある。
　本発明に係るデータ処理装置は、上記課題を解決するために、一方向に伸びる複数の走査信号線と、他方向に伸びる複数のデータ信号線と、上記走査信号線および上記データ信号線の交差部に対応して設けられる複数の画素とを備えるアクティブマトリクス型の液晶駆動パネルに対して、外部から入力される複数の画素データからなる画像信号を補正するデータ処理装置であって、第１の色成分の表示が行われる第１画素の画素データ、および、該第１画素と同じ走査信号線によって駆動されるともに、該第１画素に隣接するデータ信号線によって駆動される第２の色成分の表示が行われる第２画素の画素データを取得し、上記第１画素の画素データの値と上記第２画素の画素データの値との関係に応じて上記第２画素の画素データを補正する補正処理部を備える構成である。
　また、本発明に係るデータ処理方法は、一方向に伸びる複数の走査信号線と、他方向に伸びる複数のデータ信号線と、上記走査信号線および上記データ信号線の交差部に対応して設けられる複数の画素とを備えるアクティブマトリクス型の液晶駆動パネルに対して、外部から入力される複数の画素データからなる画像信号を補正するデータ処理方法であって、第１の色成分の表示が行われる第１画素の画素データ、および、該第１画素と同じ走査信号線によって駆動されるともに、該第１画素に隣接するデータ信号線によって駆動される第２の色成分の表示が行われる第２画素の画素データを取得するステップと、上記第１画素の画素データの値と上記第２画素の画素データの値との関係に応じて上記第２画素の画素データを補正するステップとを有する方法である。
　上記において、第１画素、第２画素を駆動するデータ信号線、および第２画素は、この順番で並んで配置されることになる。この場合、第１画素の駆動は、第２画素を駆動するデータ信号線との間に生じるカップリングの影響を受けることになる。このカップリングの影響によって、第１の色成分の中間調が均一に表示される場合に、表示位置に応じて輝度が徐々に変化する表示ムラが生じる。
　これに対して、上記の構成または方法によれば、第２画素の画素データが、第１画素の画素データの値に応じて補正されることになる。すなわち、第１画素と、第２画素を駆動するデータ信号線との間に生じるカップリングの影響によって生じる上記の表示ムラを低減するように、第２画素の画素データの値が補正されることになる。したがって、特定の色成分の中間調が均一に表示される場合にも、表示ムラのない均一な表示を液晶駆動パネルに対して行わせることが可能となる。
　なお、上記第１画素の画素データ、および、上記第２画素の画素データを記憶するバッファをさらに備え、上記補正処理部が、上記バッファから第１の画素データおよび第２の画素データを取得するようになっていてもよい。
　また、本発明に係るデータ処理装置は、上記の構成において、上記第１画素の画素データの値と上記第２画素の画素データの値との組み合わせに対応した補正量データを格納する補正量記憶部をさらに備え、上記補正処理部が、上記補正量記憶部を参照することによって補正を行う構成としてもよい。
　上記の構成によれば、第１画素の画素データの値と第２画素の画素データの値との組み合わせに対応した補正量データを格納する補正量記憶部が備えられている。よって、第１画素と、第２画素を駆動するデータ信号線との間に生じるカップリングの影響によって生じる上記の表示ムラを低減するような補正量となるように、補正量記憶部に補正量データを予め記憶しておくことによって、的確な補正を行うことが可能となる。
　また、上記のような補正を演算によって行う構成も考えられるが、補正量記憶部の補正量データを参照して補正を行う構成の方が、簡素な構成でかつ高速に処理することが可能である。
　また、本発明に係るデータ処理装置は、上記の構成において、上記補正処理部が、上記補正量記憶部に記憶されているデータに基づいて補間演算を行うことによって補正量を算出する構成としてもよい。
　上記の構成によれば、補正処理部が補間演算を行って補正量を算出するので、補正量記憶部に記憶しておくべきデータの量を低減することができる。よって、補正量記憶部の記憶容量を低減することができるので、装置コストを低減することができる。また、補間演算を行って補正量を算出しているので、補正量記憶部に記憶されているデータの量が同じであれば、補間演算を行わない場合と比較して、精度良く補正量を設定することが可能となる。すなわち、上記の構成によれば、補正量の設定の精度をあまり落とすことなく、補正量記憶部の記憶容量を低く抑え、コストを抑制することが可能となる。
　また、本発明に係るデータ処理装置は、上記の構成において、上記画像信号が、赤色成分、緑色成分、および青色成分の画素データを含んでおり、上記補正処理部が、上記赤色成分、緑色成分、および青色成分の画素データのそれぞれに対して上記の補正処理を行う構成としてもよい。
　上記の構成によれば、赤色成分、緑色成分、および青色成分の画素データのそれぞれに対して上記の補正処理が行われるので、いずれの色成分の中間調が均一に表示される場合にも、表示ムラのない均一な表示を液晶駆動パネルに対して行わせることが可能となる。
　また、本発明に係る液晶表示装置は、一方向に伸びる複数の走査信号線と、他方向に伸びる複数のデータ信号線と、上記走査信号線および上記データ信号線の交差部に対応して設けられる複数の画素とを備えるアクティブマトリクス型の液晶駆動パネルと、上記走査信号線を選択状態とするゲートオンパルスを、上記走査信号線に順次印加する走査信号駆動部と、１フレーム期間内における所定の複数の水平期間ごとに極性が反転するようにデータ信号を上記データ信号線に印加するデータ信号駆動部と、上記本発明に係るデータ処理装置とを備える構成である。
　上記の構成によれば、第１画素と、第２画素を駆動するデータ信号線との間に生じるカップリングの影響によって生じる上記の表示ムラを低減するような補正を行うことが可能となるので、特定の色成分の中間調が均一に表示される場合にも、表示ムラのない均一な表示を行うことが可能となる。
　また、本発明に係る液晶表示装置は、上記の構成において、上記データ信号駆動部が、極性反転駆動を行うとともに、一方の極性が継続する期間を複数の水平走査期間とする構成としてもよい。
　上記の構成によれば、複数の水平走査期間で極性が継続する極性反転駆動が行われるので、各走査信号線がゲートオンされるタイミングによって、逆極性のソース信号電圧の影響を受ける期間が異なることになる。これにより、カップリングによる影響が各走査信号線で異なることになり、表示ムラが生じることになる。すなわち、このような構成に対しても、表示ムラのない均一な表示を行うことが可能となる。
　また、本発明に係る液晶表示装置は、上記の構成において、上記走査信号線が１以上のブロックに分かれているとともに、各ブロックに含まれる走査信号線が、さらに複数のグループに分かれており、上記走査信号駆動部が、上記走査信号線を上記ブロック単位で順次走査するとともに、各ブロックの走査においては、上記走査信号線の各グループに対する走査を順次行うことによって飛び越し走査方式による駆動を行い、上記データ信号駆動部が、走査が行われる上記走査信号線のグループの切り替わり時点で極性が反転するようにデータ信号を上記データ信号線に印加する構成としてもよい。
　上記の構成によれば、飛び越し走査方式の場合、表示上、画素にかかる電圧は１行毎に極性反転するため、順次走査方式と比べて、フリッカを低減でき、また、上下画素のカップリング容量によるムラも低減できる。上記問題を抑制できることにより、順次走査方式における極性反転周期の長さにくらべ、飛び越し走査における極性反転周期の長さを長くしやすいため、消費電力の低減およびデータ信号駆動部の発熱を抑制しやすい。
　また、本発明に係る液晶表示装置は、上記の構成において、上記走査信号線を分割するブロックの数が１つである構成としてもよい。
　上記の構成によれば、極性反転する行が画面の端となるため、ムラを目立たなくできる。
　また、本発明に係る液晶表示装置は、上記の構成において、上記走査信号線を分割するブロックの数が２つ以上である構成としてもよい。
　上記の構成によれば、走査信号線が複数のブロックに分かれており、各ブロック単位で飛び越し走査方式による駆動が行われることになる。この場合、走査信号線全体で飛び越し走査方式による駆動が行われる場合と比較して、各ブロック内でのグループ間での走査タイミングの差を小さくすることができる。よって、後述するコーミングの発生を抑制することができるので、表示品位をより良好にすることが可能となる。
　また、本発明に係る液晶表示装置は、上記の構成において、上記走査信号線が１以上のブロックに分かれており、上記走査信号駆動部が、上記走査信号線に対して順次走査方式による駆動を行い、上記データ信号駆動部が、走査が行われる上記走査信号線のグループの切り替わり時点で極性が反転するようにデータ信号を上記データ信号線に印加する構成としてもよい。
　上記の構成によれば、順次走査方式によって駆動が行われるので、飛び越し走査で必要とされる画像信号の順番の入れ替え処理などを省くことができる。
　また、本発明に係る液晶表示装置は、上記の構成において、上記走査信号線を分割するブロックの数が１つである構成としてもよい。
　上記の構成によれば、データ信号線毎にデータ信号の極性が反転する駆動を実現することができる。また極性反転する行が画面の端となるため、ムラを目立たなくできる。また、消費電力の低減、およびデータ信号駆動部の発熱の抑制をより効果的に実現できる。
　また、本発明に係る液晶表示装置は、上記の構成において、上記走査信号線を分割するブロックの数が２つ以上である構成としてもよい。
　上記の構成によれば、フリッカとよばれるちらつきの発生を抑制することができる。
　また、本発明に係る液晶表示装置と、テレビジョン放送を受信するチューナ部とを備えるテレビジョン受像機を構成することも可能である。
　本発明に係るデータ処理装置は、以上のように、第１の色成分の表示が行われる第１画素の画素データ、および、該第１画素と同じ走査信号線によって駆動されるともに、該第１画素に隣接するデータ信号線によって駆動される第２の色成分の表示が行われる第２画素の画素データを取得し、上記第１画素の画素データの値と上記第２画素の画素データの値との関係に応じて上記第２画素の画素データを補正する補正処理部を備える構成である。これにより、第１画素と、第２画素を駆動するデータ信号線との間に生じるカップリングの影響によって生じる上記の表示ムラを低減するように、第２画素の画素データの値が補正されることになる。したがって、特定の色成分の中間調が均一に表示される場合にも、表示ムラのない均一な表示を液晶駆動パネルに対して行わせることが可能となるという効果を奏する。
　本発明の他の目的、特徴、および優れた点は、以下に示す記載によって十分分かるであろう。また、本発明の利点は、添付図面を参照した次の説明によって明白になるであろう。
本発明の一実施形態に係る液晶表示装置の構成をその表示部の等価回路と共に示すブロック図である。 表示部の画素形成部を示す回路図である。 （ａ）は、ブロック反転駆動方式において各ソースラインの信号電圧の変化によるドレイン電圧の変化を示すタイミングチャートであり、（ｂ）は、１行目と９５行目とに関する同極性の期間および逆極性の期間を示す表である。 階調電圧と透過率との関係を示すＶ－Ｔ特性図である。 補正回路の概略構成を示すブロック図である。 フレーム反転駆動方式において各ソースラインの信号電圧の変化によるドレイン電圧の変化を示すタイミングチャートである。 フレーム反転駆動方式においてライン毎にドレイン電圧の実効電圧低下量が変化することを示すグラフである。 緑中間調ベタ表示の画面内においてグラデーションが発生していることを示す図である。 複数ライン反転駆動方式において各ソースラインの信号電圧の変化によるドレイン電圧の変化を示すタイミングチャートである。 複数ライン反転駆動方式においてライン毎にドレイン電圧の実効電圧低下量が変化することを示すグラフである。 緑中間調ベタ表示の画面内において１０ラインピッチの横スジが発生していることを示す図である。 緑中間調ベタ表示の画面内において４８ラインピッチの横スジが発生していることを示す図である。 液晶パネル内における寄生容量を示すブロック図である。 ブロック反転駆動方式においてライン毎にドレイン電圧の実効電圧低下量が変化することを示すグラフである。 ＬＵＴの一例を示す図である。 テレビジョン受像機用の表示装置の構成を示すブロック図である。 チューナ部と表示装置との接続関係を示すブロック図である。 表示装置をテレビジョン受像機とするときの機械的構成の一例を示す分解斜視図である。
　本発明の一実施形態について図面に基づいて説明すると以下の通りである。
　（液晶表示装置の構成）
　図１は、本実施形態に係る液晶表示装置の構成をその表示部の等価回路と共に示すブロック図である。この液晶表示装置は、データ信号線駆動回路としてのソースドライバ３００と、走査信号線駆動回路としてのゲートドライバ４００と、アクティブマトリクス形の表示部１００と、面状照明装置としてのバックライト６００と、そのバックライトを駆動する光源駆動回路７００と、ソースドライバ３００、ゲートドライバ４００および光源駆動回路７００を制御するための表示制御回路２００と、外部の信号源からのデジタルビデオ信号Ｄｖを補正する補正回路３０とを備えている。なお本実施形態では、表示部１００はアクティブマトリクス型の液晶パネルとして実現されているが、表示部１００がソースドライバ３００およびゲートドライバ４００と共に一体化されて液晶パネルを構成してもよい。
　上記液晶表示装置における表示部１００は、複数本（ｍ本）の走査信号線としてのゲートラインＧＬ１～ＧＬｍと、それらのゲートラインＧＬ１～ＧＬｍのそれぞれと交差する複数本（ｎ本）のデータ信号線としてのソースラインＳＬ１～ＳＬｎと、それらのゲートラインＧＬ１～ＧＬｍとソースラインＳＬ１～ＳＬｎとの交差点にそれぞれ対応して設けられた複数個（ｍ×ｎ個）の画素形成部２０とを含む。これらの画素形成部２０はマトリクス状に配置されて画素アレイを構成する。以下では、画素アレイの並びにおけるゲートライン方向を行方向、ソースライン方向を列方向と称する。
　各画素形成部２０は、対応する交差点を通過するゲートラインＧＬｊにゲート端子が接続されるとともに当該交差点を通過するソースラインＳＬｉにソース端子が接続されたスイッチング素子であるＴＦＴ１０と、そのＴＦＴ１０のドレイン端子に接続された画素電極と、上記複数の画素形成部２０に共通的に設けられた対向電極である共通電極Ｅｃと、上記複数の画素形成部２０に共通的に設けられ画素電極と共通電極Ｅｃとの間に挟持された液晶層とからなる。そして、画素電極と共通電極Ｅｃとにより形成される液晶容量により画素容量Ｃｐｉｘ’が構成される。なお通常、画素容量に確実に電圧を保持すべく、液晶容量に並列に補助容量（保持容量）が設けられるが、補助容量は本実施形態には直接に関係しないのでその説明および図示を省略する。
　各画素形成部２０における画素電極には、ソースドライバ３００およびゲートドライバ４００により、表示すべき画像に応じた電位が与えられ、共通電極Ｅｃには、図示しない電源回路から所定電位Ｖｃｏｍが与えられる。これにより、画素電極と共通電極Ｅｃとの間の電位差に応じた電圧が液晶に印加され、この電圧印加によって液晶層に対する光の透過量が制御されることで画像表示が行われる。
　なお、本実施形態では、垂直配向方式（ＶＡ（Vertical Alignment）方式）の液晶表示装置が想定されている。ＶＡ方式の液晶表示装置では、基板間に充填されている液晶は、電圧が印加されていない状態で基板面に対してほぼ垂直となるように配向する。この状態では、液晶表示装置に入射した光の偏光面は液晶層中でほぼ回転されない。一方、電圧が印加されると、液晶は電圧値に応じて基板面に対して垂直となる方向から角度がついた状態で配向する。この状態では、液晶表示装置に入射した光の偏光面は液晶層中で回転される。よって、液晶表示装置の光入射側および光出射側に配置される２枚の偏光板が、その偏光軸が互いにクロスニコルの関係となるように配置されることによって、電圧無印加時に黒表示、電圧印加時に白表示となるノーマリブラック表示が実現される。
　ただし、本発明は、このようなＶＡ方式の液晶表示装置に限定されるものではなく、ＴＮ（Twisted Nematic）方式の液晶表示装置に対しても適用可能である。また、ノーマリブラック表示に限定されるものではなく、ノーマリホワイト表示にも適用可能である。
　バックライト６００は、上記表示部１００を後方から照明する面状照明装置であり、例えば線状光源としての冷陰極管と導光板とを用いて構成される。このバックライト６００は光源駆動回路７００によって駆動されて点灯し、これによってバックライト６００から表示部１００の各画素形成部２０に光が照射される。
　補正回路３０は、外部の信号源から出力されたデジタルビデオ信号（画像信号）Ｄｖに対して補正を行い、補正デジタルビデオ信号Ｄｖ’を表示制御回路２００に対して出力する。同図に示す構成では、補正回路３０は、表示制御回路２００の外部に設けられているが、補正回路３０が表示制御回路２００の内部に設けられていてもよい。また、補正回路３０が、表示制御回路２００から出力されたデジタル画像信号（画像信号）ＤＡに対して補正を行い、補正画像信号ＤＡ’をソースドライバ３００に対して出力するようにしてもよい。
　表示制御回路２００は、外部の信号源から、表示すべき画像を表すデジタルビデオ信号Ｄｖと、当該デジタルビデオ信号Ｄｖに対応する水平同期信号ＨＳＹおよび垂直同期信号ＶＳＹと、表示動作を制御するための制御信号Ｄｃとを受け取る。また、表示制御回路２００は、受け取ったこれらの信号Ｄｖ，ＨＳＹ，ＶＳＹ，Ｄｃに基づき、そのデジタルビデオ信号Ｄｖの表す画像を表示部１００に表示させるための信号として、データスタートパルス信号ＳＳＰと、データクロック信号ＳＣＫと、ラッチストローブ信号（データ信号印加制御信号）ＬＳと、極性反転信号ＰＯＬと、表示すべき画像を表すデジタル画像信号ＤＡ（デジタルビデオ信号Ｄｖに相当する信号）と、ゲートスタートパルス信号ＧＳＰと、ゲートクロック信号ＧＣＫと、ゲートドライバ出力制御信号（走査信号出力制御信号）ＧＯＥとを生成し出力する。
　より詳しくは、デジタルビデオ信号Ｄｖを内部メモリで必要に応じてタイミング調整等を行った後に、デジタル画像信号ＤＡとして表示制御回路２００から出力し、そのデジタル画像信号ＤＡの表す画像の各画素に対応するパルスからなる信号としてデータクロック信号ＳＣＫを生成し、水平同期信号ＨＳＹに基づき１水平走査期間毎に所定期間だけハイレベル（Ｈレベル）となる信号としてデータスタートパルス信号ＳＳＰを生成し、垂直同期信号ＶＳＹに基づき１フレーム期間（１垂直走査期間）毎に所定期間だけＨレベルとなる信号としてゲートスタートパルス信号ＧＳＰ（ＧＳＰａ、ＧＳＰｂ）を生成し、水平同期信号ＨＳＹに基づきゲートクロック信号ＧＣＫ（ＧＣＫａ、ＧＣＫｂ）を生成し、水平同期信号ＨＳＹおよび制御信号Ｄｃに基づきラッチストローブ信号ＬＳ、ならびにゲートドライバ出力制御信号ＧＯＥ（ＧＯＥａ、ＧＯＥｂ）を生成する。
　上記のようにして表示制御回路２００において生成された信号のうち、デジタル画像信号ＤＡとラッチストローブ信号ＬＳとデータスタートパルス信号ＳＳＰとデータクロック信号ＳＣＫと極性反転信号ＰＯＬとは、ソースドライバ３００に入力され、ゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとゲートドライバ出力制御信号ＧＯＥとは、ゲートドライバ４００に入力される。
　ソースドライバ３００は、デジタル画像信号ＤＡとデータスタートパルス信号ＳＳＰおよびデータクロック信号ＳＣＫとラッチストローブ信号ＬＳと極性反転信号ＰＯＬとに基づき、デジタル画像信号ＤＡの表す画像の各水平走査線における画素値に相当するアナログ電圧としてデータ信号Ｓ（１）～Ｓ（ｎ）を１水平期間毎に順次生成し、これらのデータ信号Ｓ（１）～Ｓ（ｎ）をソースラインＳＬ１～ＳＬｎにそれぞれ印加する。
　ゲートドライバ４００は、ゲートスタートパルス信号ＧＳＰ（ＧＳＰａ、ＧＳＰｂ）およびゲートクロック信号ＧＣＫ（ＧＣＫａ、ＧＣＫｂ）と、ゲートドライバ出力制御信号ＧＯＥ（ＧＯＥａ、ＧＯＥｂ）とに基づき、走査信号Ｇ（１）～Ｇ（ｍ）を生成し、これらをゲートラインＧＬ１～ＧＬｍにそれぞれ印加することにより当該ゲートラインＧＬ１～ＧＬｍを選択的に駆動する。このゲートラインＧＬ１～ＧＬｍの選択的な駆動は、走査信号Ｇ（１）～Ｇ（ｍ）として、選択期間をパルス幅としたゲートオンパルスを印加することによって実現される。なお、本実施形態では、一部の駆動例を除き、各ゲートラインに印加されるゲートオンパルスＰｗのパルス幅が全て等しくなっている。よって、各画素に対する充電条件が均一となるので、表示画面全体でより均一な表示が行われることにより、表示品位をより良好にすることが可能となる。
　上記のようにソースドライバ３００およびゲートドライバ４００により表示部１００のソースラインＳＬ１～ＳＬｎおよびゲートラインＧＬ１～ＧＬｍが駆動されることで、選択されたゲートラインＧＬｊに接続されたＴＦＴ１０を介して画素容量ＣｐｉｘにソースラインＳＬｉの電圧が与えられる（ｉ＝１～ｎ，ｊ＝１～ｍ）。これにより各画素形成部２０において液晶層にデジタル画像信号ＤＡに応じた電圧が印加され、その電圧印加によってバックライト６００からの光の透過量が制御されることで、外部からのデジタルビデオ信号Ｄｖの示す画像が表示部１００に表示される。
　表示方式としては、順次走査方式（プログレッシブスキャン方式）と飛び越し走査方式（インターレーススキャン方式）とが挙げられる。順次走査方式は、フレーム反転駆動と、複数ライン反転駆動とに分けられる。フレーム反転駆動は、１フレーム期間で極性反転させて順次走査する駆動方式である。複数ライン反転駆動は、複数の水平走査期間で極性反転させて順次走査する駆動方式である。
　また、飛び越し走査方式は、ゲートラインＧＬ１～ＧＬｍが所定のライン間隔で同じグループとなるように複数のグループに分かれており、各グループに対する走査が順次行われる方式である。飛び越し走査方式は、大きく分けて、全画面飛び越し走査方式と、ブロック反転駆動とが挙げられる。全画面飛び越し走査方式は、１画面単位で飛び越し走査を行う方式である。ブロック反転駆動方式は、ゲートラインを複数のブロックに分割し、各ブロック毎に飛び越し走査を行う方式である。
　詳細は以下に示すが、上記のいずれの駆動方式においても、前記した表示ムラは発生することになり、本発明は、上記のいずれの駆動方式に対しても適用可能であり、かつその表示ムラを低減することが可能である。
　（補正回路の構成）
　次に、補正回路３０の構成について図５を参照しながら以下に説明する。同図に示すように、補正回路３０は、バッファ３１、補間演算部（補正処理部）３２、ＬＵＴ（ルックアップテーブル）（補正量記憶部）３３Ｒ・３３Ｇ・３３Ｂ、補正量格納部３４、および加算器３５を備えた構成となっている。この補正回路は、例えばＡＳＩＣによって構成される。
　バッファ３１は、デジタルビデオ信号Ｄｖを一時的に記憶する記憶手段である。このバッファ３１には、ゲートライン方向で互いに隣り合う画素にて表示が行われる赤の階調値（Ｒ階調値）、緑の階調値（Ｇ階調値）、および青の階調値（Ｂ階調値）がＦＩＦＯで順次格納されていく。
　補間演算部３２は、バッファ３１に格納されているデータを順次読み出し、ＬＵＴ３３Ｒ・３３Ｇ・３３Ｂを参照して補間演算を行うことによって補正量を算出する処理を行う。より具体的には、補間演算部３２は、ゲートライン方向で互いに隣り合う画素にて表示が行われるＧ階調値、およびＢ階調値をバッファ３１から読み出し、ＬＵＴ３３Ｂを参照して補間演算を行うことによって、Ｂ階調値に対する補正量を算出する。同様に、補間演算部３２は、Ｂ階調値、およびＲ階調値をバッファ３１から読み出し、ＬＵＴ３３Ｒを参照して補間演算を行うことによって、Ｒ階調値に対する補正量を算出し、Ｒ階調値、およびＧ階調値をバッファ３１から読み出し、ＬＵＴ３３Ｇを参照して補間演算を行うことによって、Ｇ階調値に対する補正量を算出する。この補間演算の詳細については後述する。
　ＬＵＴ３３Ｒ・３３Ｇ・３３Ｂは、２つの色成分の階調値と、一方の色成分の補正量との関係を格納する２次元メモリによって構成される。このＬＵＴ３３Ｒ・３３Ｇ・３３Ｂの具体的な構成については後述する。
　補正量格納部３４は、補間演算部３２によって算出されたＲ階調値、Ｇ階調値、およびＢ階調値の補正量を一時的に記憶する記憶手段である。加算器３５は、補正量格納部３４から補正量を読み出すとともに、バッファ３１から、該補正量に対応する階調値を読み出し、これらを加算する処理を行う。具体的には、加算器３５は、まず補正量格納部３４から特定の色成分の補正量を読み出す。また、加算器３５は、バッファ３１から、該色成分の階調値を読み出す。そして、加算器３５は、読み出した階調値に対して、読み出した補正量を加算し、これを出力する。これを各色成分の階調値に対して順に実行することによって、補正デジタルビデオ信号Ｄｖ’が補正回路３０から出力される。
　なお、本実施形態では、赤の階調値（Ｒ階調値）、緑の階調値（Ｇ階調値）、および青の階調値（Ｂ階調値）のそれぞれに対して補正回路３０によって補正が行われるようになっているが、特定の色成分の階調値に対してのみ補正が行われるような構成としてもよい。
　（ブロック反転駆動方式における横スジの発生および対策）
　図２は、表示部１００の画素形成部２０を示す回路図である。画素形成部２０は、ゲートラインＧＬｉとソースラインＳＬｉとの交差点に対応して設けられた画素形成部であり、緑の画素Ｇを形成している。また、画素形成部２０の右隣の画素形成部２０、即ちゲートラインＧＬｉとソースラインＳＬ（ｉ＋１）との交差点に対応して設けられた画素形成部２０には、青の画素Ｂが形成されている。
　また、ソースラインＳＬｉのＴＦＴ１０のドレインと、ソースラインＳＬｉのＴＦＴ１０のソースとの間に、寄生容量Ｃｓｄ自によるカップリングが生じている。さらに、ソースラインＳＬｉのＴＦＴ１０のドレインと、ソースラインＳＬ（ｉ＋１）のＴＦＴ１０のソースとの間に、寄生容量Ｃｓｄ他によるカップリングが生じている。
　従って、寄生容量を考慮に入れた画素容量Ｃｐｉｘは、以下に示す（１）式で表される。
Ｃｐｉｘ＝Ｃｐｉｘ’＋Ｃｓｄ自＋Ｃｓｄ他　　（１）
　ここで、ソースラインＳＬｉを、緑の画素に電圧供給するソースラインＳＬＧとし、ソースラインＳＬ（ｉ＋１）を、青の画素に電圧供給するソースラインＳＬＢとする。また、緑中間調均一表示が行われている状態において、極性反転前におけるＴＦＴ１０のドレインＤの電位をＶとし、極性反転後におけるＴＦＴ１０のドレインＤの電位をＶ’とする。この場合、以下に示す（２）式が成立する。
Ｃｐｉｘ’（Ｖ－Ｖｃｏｍ）＋Ｃｓｄ自（Ｖ－ＶＳＧ１）＋Ｃｓｄ他（Ｖ－ＶＳＢ１）＝Ｃｐｉｘ’（Ｖ’－Ｖｃｏｍ）＋Ｃｓｄ自（Ｖ’－ＶＳＧ２）＋Ｃｓｄ他（Ｖ’－ＶＳＢ２）　　（２）
　ここで、（２）式の左辺は、極性反転前の電荷の総和であり、（２）式の右辺は、極性反転後の電荷の総和である。
　また、ＶＳＧ１は極性反転前のソースラインＳＬＧの電位を示し、ＶＳＧ２は極性反転後のソースラインＳＬＧの電位を示し、ＶＳＢ１は極性反転前のソースラインＳＬＢの電位を示し、ＶＳＢ２は極性反転後のソースラインＳＬＢの電位を示す。
　（２）式においてＶおよびＶ’を含む項を左辺に、ＶＳＧ１、ＶＳＧ２、ＶＳＢ１およびＶＳＢ２を含む項を右辺にまとめると、（３）式が導かれる。
Ｃｐｉｘ’（Ｖ－Ｖ’）＋Ｃｓｄ自（Ｖ－Ｖ’）＋Ｃｓｄ他（Ｖ－Ｖ’）＝Ｃｓｄ自（ＶＳＧ１－ＶＳＧ２）－Ｃｓｄ他（ＶＳＢ２－ＶＳＢ１）　　（３）
　（３）式において（Ｖ－Ｖ’）でまとめると、（４）式が導かれる。
（Ｃｐｉｘ’＋Ｃｓｄ自＋Ｃｓｄ他）（Ｖ－Ｖ’）＝Ｃｓｄ自（ＶＳＧ１－ＶＳＧ２）－Ｃｓｄ他（ＶＳＢ２－ＶＳＢ１）　　（４）
　（４）式において両辺を（Ｃｐｉｘ’＋Ｃｓｄ自＋Ｃｓｄ他）で割ると（５）式が導かれる。
（Ｖ－Ｖ’）＝｛Ｃｓｄ自（ＶＳＧ１－ＶＳＧ２）－Ｃｓｄ他（ＶＳＢ２－ＶＳＢ１）｝／（Ｃｐｉｘ’＋Ｃｓｄ自＋Ｃｓｄ他）　　（５）
　ソースラインＳＬＧの振幅電圧ＶＳＧはＶＳＧ＝ＶＳＧ１－ＶＳＧ２であり、ソースラインＳＬＢの振幅電圧ＶＳＢはＶＳＢ＝ＶＳＢ２－ＶＳＢ１であり、ＴＦＴ１０のドレインの電圧変化量ＶＳＤはＶＳＤ＝Ｖ－Ｖ’である。また、寄生容量を考慮に入れた画素容量Ｃｐｉｘは、（１）式で示される。
　これらを（５）式に適用すると、（６）式が得られる。
ＶＳＤ＝Ｃｓｄ自／Ｃｐｉｘ×ＶＳＧ－Ｃｓｄ他／Ｃｐｉｘ×ＶＳＢ　　（６）
　緑中間調均一表示が行われている場合、ドレインの電圧は、上記ＶＳＤの振幅で、極性反転周期で上下することになる。ここで、ドレインの電圧が上がっている期間を同極性の期間、ドレインの電圧が下がっている期間を逆極性の期間と称することにする。この場合、１フレームの垂直走査期間Ｖｔｏｔａｌにおいて、逆極性の期間の総和をＴとすると、ＴＦＴ１０のドレイン電圧の電圧低下量の実効値である実効電圧低下量ＶＳＤＥは、以下に示す（７）式で求められる。
ＶＳＤＥ＝ＶＳＤ×Ｔ／Ｖｔｏｔａｌ＝｛Ｃｓｄ自／Ｃｐｉｘ×ＶＳＧ－Ｃｓｄ他／Ｃｐｉｘ×ＶＳＢ｝×Ｔ／Ｖｔｏｔａｌ　　（７）
　このように、寄生容量Ｃｓｄ自および寄生容量Ｃｓｄ他が画素形成部２０内において生じているので、ソースラインＳＬＧおよびソースラインＳＬＢのソース信号電圧の電圧レベルが変化することにより、実効電圧低下量ＶＳＤＥが各ラインで異なることとなる。
　図３の（ａ）は、ブロック反転駆動方式においてソースラインＳＬＧとソースラインＳＬＢとの信号電圧の変化によるドレイン電圧ＤＧの変化を示すタイミングチャートである。同図において、ＳＧがソースラインＳＬＧの信号であり、ＳＢがソースラインＳＬＢの信号である。また、ＤＧ１は１ライン目（１行目）のドレイン電圧であり、ＤＧ９５は９５ライン目（９５行目）のドレイン電圧である。
　ドレイン電圧ＤＧ１は、図３の（ａ）の（１）のタイミングで立ち上がり、画素容量の充電を行い、電圧を保持する。また、（１）’のタイミングで極性反転し立ち下がり、再び画素容量の充電を行い、電圧を保持する。従って、１フレームの垂直走査期間Ｖｔｏｔａｌ＝１２００Ｈ（１２００ライン）の間において、対応する画素形成部２０の画素容量に充電された電荷の保持を行う。
　ドレイン電圧ＤＧ９５は、図３の（ａ）の（２）のタイミングで立ち上がり、画素容量の充電を行い、電圧を保持する。また、（２）’のタイミングで極性反転し立ち下がり、再び画素容量の充電を行い、電圧を保持する。従って、ドレイン電圧ＤＧ１と同様に、１フレームの垂直走査期間Ｖｔｏｔａｌ＝１２００Ｈ（１２００ライン）の間において、対応する画素形成部２０の画素容量に充電された電荷の保持を行う。
　ドレイン電圧ＤＧ１およびドレイン電圧ＤＧ９５の斜線部は、上記の逆極性の期間である。信号ＳＧが（１）’のタイミングで立ち下がり、信号ＳＢが（２）’のタイミングで立ち下がる。よって、図３の（ｂ）の表に示すように、ドレイン電圧ＤＧ９５は、ドレイン電圧ＤＧ１よりも逆極性の期間が４９Ｈ長くなる。従って、ドレイン電圧ＤＧ９５の実効値は、ドレイン電圧ＤＧ１の実効値よりも小さくなる。
　（７）式に戻り、ドレイン電圧の実効電圧低下量ＶＳＤＥは、ライン毎に異なり、逆極性の期間の総和Ｔが長いほど大きくなる。このため、図１４に示されるように各ラインでの輝度値が４８Ｈ周期で低下と上昇とを繰り返すので、図１２に示されるように緑中間調単色表示において４８ラインピッチの横スジが発生する。
　図４は、液晶表示装置における、液晶への印加電圧Ｖｇと透過率Ｔとの関係を示すＶ－Ｔ特性図である。同図に示すように、印加電圧Ｖｇの変化に対して、透過率Ｔに変化が大きい領域、言い換えれば、Ｖ－Ｔ曲線の傾きが大きい領域では、実効電圧低下量ＶＳＤＥの影響を大きく受ける領域となる。
　上記横スジを防止するためには、（７）式においてソースラインＳＬＢの振幅電圧ＶＳＢを大きくしてドレイン電圧の実効電圧低下量ＶＳＤＥを小さくすることによって、ライン毎の輝度差を小さくすればよい。そこで緑中間調均一表示における横スジ発生レベルに応じてＲ，Ｇ，Ｂの階調制御を補正回路３０によって行う。以下に一例を示す。
　例えば図２に示されるように、緑の画素Ｇおよび青の画素Ｂが、この順番で行方向に並んでいる表示部１００において、図１５に示されるＬＵＴ３３Ｂに従い、青の階調電圧を大きくすることにより、ライン毎の輝度差を小さくする。
　図１５に示されるＬＵＴ３３Ｂにおいて、緑階調値と青階調値との交差する箇所の数字が、青階調値の補正量を表す。例えば入力データの緑階調値が３２、青階調値が０の時、補間演算部３２は、表１のＬＵＴ３３Ｂを参照し、補正量３を補正量格納部３４に格納する。その後、加算器３５が、青階調値０と青補正量３とを加算し、補正後の青階調値３が出力される。
　また、入力データの緑階調値が３０、青階調値が０の場合、補間演算部３２は、緑階調値が２４および青階調値が０である時の青階調値の補正量２、並びに緑階調値が３２および青階調値が０である時の青階調値の補正量３を表１のＬＵＴ３３Ｂを参照し、補間することにより、緑階調値が３０および青階調値が０である時の、青階調値の補正量を算出する。
　同様にして、赤単色を表示する場合の緑階調の横スジに対しては、緑階調値の補正量を示すＬＵＴ３３Ｇに従って緑階調値を補正すればよい。また、青単色を表示する場合の赤階調の横スジに対しても、赤階調値の補正量を示すＬＵＴ３３Ｒに従って赤階調値を補正すればよい。
　以上のように、ブロック反転駆動方式において横スジを生じさせるような表示状態、すなわち、各色成分の階調値が、上記のような補正回路３０によって補正される。これにより、緑中間調均一表示、青中間調均一表示および赤中間調均一表示のいずれにおいても、横スジの発生を抑制することができる。
　なお、上記の例では、１つのソースラインには同じ色成分の画素が接続されている構成を想定しているが、これに限定されるものではなく、１つのソースラインに互いに異なる複数の色成分の画素が接続されている構成であってもよい。このような構成であっても、上記の補正回路３０による補正処理を行うことによって、上記のような横スジの発生を抑制することができる。
　（フレーム反転駆動方式における横スジの発生および対策）
　フレーム反転駆動方式（ソースライン反転駆動方式）では、１フレーム周期で極性反転しており、ゲートオンのタイミングによって、ドレイン電圧の実効電圧低下量ＶＳＤＥが異なる。図６は、フレーム反転駆動方式においてソースラインＳＬＧとソースラインＳＬＢとの信号電圧の変化によるドレイン電圧ＤＧの変化を示すタイミングチャートである。
　図６のタイミングチャートにおいて、１００行目のドレイン電圧ＤＧ１００と、６００行目のドレイン電圧ＤＧ６００とでは、逆極性の影響を受ける期間が異なり、６００行目のドレイン電圧ＤＧ６００の方が１００行目のドレイン電圧ＤＧ１００よりも逆極性の影響を受ける期間が長い。従って（７）式より、ドレイン電圧の実効電圧低下量ＶＳＤＥは、６００行目のドレイン電圧ＤＧ６００の方が１００行目のドレイン電圧ＤＧ１００よりも大きくなる。
　図７は、フレーム反転駆動方式においてライン毎にドレイン電圧の実効値が変化することを示すグラフである。各ラインについてドレイン電圧の実効値を算出することにより、各ラインの輝度値が求められる。
　図７に示されるように、１フレーム期間において、ドレイン電圧の実効値は、走査されるタイミングが遅いラインほど小さくなる。よって、１フレーム期間中において輝度が徐々に低下する。
　従って、図８に示すように、１フレーム期間中に輝度が徐々に低下していることが、緑中間調均一表示の画面内においてグラデーションとなって表示される。青中間調均一表示および赤中間調均一表示においても同様にグラデーションとなって表示される。
　このようなフレーム反転駆動方式においても、（７）式においてソースラインＳＬＢの振幅電圧ＶＳＢを高くしてＴＦＴ１０のドレイン電圧の実効電圧低下量ＶＳＤＥを小さくし、ライン毎の輝度差を小さくすればよい。すなわち、上記の補正回路３０による補正処理を行うことによって、画面内でのグラデーションの発生を抑えることが可能である。
　なお、上記において、ブロック反転駆動方式の飛び越し走査の例を示したが、全画面飛び越し走査方式においても、上記のフレーム反転駆動方式と同様に１画面単位でのグラデーションのムラが発生する。よって、この場合でも、上記の補正回路３０による補正処理を行うことによって、画面内でのグラデーションの発生を抑えることが可能である。
　（複数ライン反転駆動方式における横スジの発生および対策）
　複数ライン反転駆動方式、例えば１０ライン周期で極性反転させて順次走査する駆動方式では、ゲートオンのタイミングによって、ドレイン電圧の実効電圧低下量ＶＳＤＥが異なる。図９は、複数ライン反転駆動方式においてソースラインＳＬＧとソースラインＳＬＢとの信号電圧の変化によるドレイン電圧ＤＧの変化を示すタイミングチャートである。
　図９のタイミングチャートにおいて、１行目のドレイン電圧ＤＧ１と、１０行目のドレイン電圧ＤＧ１０とでは、逆極性の影響を受ける期間が異なり、１０行目のドレイン電圧ＤＧ１０の方が１行目のドレイン電圧ＤＧ１よりも逆極性の影響を受ける期間が長い。従って（７）式より、ドレイン電圧の実効電圧低下量ＶＳＤＥは、１０行目のドレイン電圧ＤＧ１０の方が１行目のドレイン電圧ＤＧ１よりも大きくなる。
　図１０は、複数ライン反転駆動方式においてライン毎にドレイン電圧の実効値が変化することを示すグラフである。各ラインについてドレイン電圧の実効値を算出することにより、各ラインの輝度値が求められる。
　従って、図１０に示されるドレイン電圧の実効値の変化に従って、１０ラインの間で輝度が徐々に低下するというサイクルが周期的に繰り返されることになる。この１０ライン毎の輝度の低下によって、図１１に示すように、１０ライン毎の横スジが発生することになる。また、このような横スジは、赤の中間調均一表示、および青の中間調均一表示が行われた場合にも同様に発生する。
　このような複数ライン反転駆動方式においても、（７）式においてソースラインＳＬＢの振幅電圧ＶＳＢを高くしてＴＦＴ１０のドレイン電圧の実効電圧低下量ＶＳＤＥを小さくし、ライン毎の輝度差を小さくすればよい。すなわち、上記の補正回路３０による補正処理を行うことによって、横スジの発生を抑えることが可能である。
　（テレビジョン受像機の構成）
　次に、本発明に係る液晶表示装置をテレビジョン受像機に使用した例について説明する。図１６は、このテレビジョン受像機用の表示装置８００の構成を示すブロック図である。この表示装置８００は、Ｙ／Ｃ分離回路８０と、ビデオクロマ回路８１と、Ａ／Ｄコンバータ８２と、液晶コントローラ８３と、液晶パネル８４と、バックライト駆動回路８５と、バックライト８６と、マイコン（マイクロコンピュータ）８７と、階調回路８８とを備えている。なお、上記液晶パネル８４は、本発明に係る液晶表示装置に対応するものであり、アクティブマトリクス型の画素アレイからなる表示部と、その表示部を駆動するためのソースドライバおよびゲートドライバを含んでいる。
　上記構成の表示装置８００では、まず、テレビジョン信号としての複合カラー映像信号Ｓｃｖが外部からＹ／Ｃ分離回路８０に入力され、そこで輝度信号と色信号とに分離される。これらの輝度信号及び色信号は、ビデオクロマ回路８１にて光の３原色に対応するアナログＲＧＢ信号に変換され、さらに、このアナログＲＧＢ信号はＡ／Ｄコンバータ８２により、デジタルＲＧＢ信号に変換される。このデジタルＲＧＢ信号は液晶コントローラ８３に入力される。また、Ｙ／Ｃ分離回路８０では、外部から入力された複合カラー映像信号Ｓｃｖから水平同期信号および垂直同期信号も取り出され、これらの同期信号もマイコン８７を介して液晶コントローラ８３に入力される。
　液晶コントローラ８３は、Ａ／Ｄコンバータ８２からのデジタルＲＧＢ信号（前記したデジタルビデオ信号Ｄｖに相当）に基づきドライバ用データ信号を出力する。また、液晶コントローラ８３は、液晶パネル８４内のソースドライバおよびゲートドライバを上記実施形態と同様に動作させるためのタイミング制御信号を、上記同期信号に基づいて生成し、それらのタイミング制御信号をソースドライバおよびゲートドライバに与える。また、階調回路８８では、カラー表示の３原色Ｒ，Ｇ，Ｂそれぞれの階調電圧が生成され、それらの階調電圧も液晶パネル８４に供給される。
　液晶パネル８４では、これらのドライバ用データ信号、タイミング制御信号および階調電圧に基づき内部のソースドライバ及びゲートドライバ等により駆動用信号（データ信号、走査信号等）が生成され、それらの駆動用信号に基づき内部の表示部にカラー画像が表示される。なお、この液晶パネル８４によって画像を表示するには、液晶パネル８４の後方から光を照射する必要がある。この表示装置８００では、マイコン８７の制御の下にバックライト駆動回路８５がバックライト８６を駆動することにより、液晶パネル８４の裏面に光が照射される。
　上記の処理を含め、システム全体の制御はマイコン８７が行う。なお、外部から入力される映像信号（複合カラー映像信号）としては、テレビジョン放送に基づく映像信号のみならず、カメラにより撮像された映像信号、及びインターネット回線を介して供給される映像信号等も使用可能であり、この表示装置８００では、様々な映像信号に基づいた画像表示が可能である。
　上記構成の表示装置８００でテレビジョン放送に基づく画像を表示する場合には、図１７に示すように、当該表示装置８００にチューナ部９０が接続される。このチューナ部９０は、アンテナ（不図示）で受信した受信波（高周波信号）の中から受信すべきチャンネルの信号を抜き出して中間周波信号に変換し、この中間周波数信号を検波することによってテレビジョン信号としての複合カラー映像信号Ｓｃｖを取り出す。この複合カラー映像信号Ｓｃｖは、既述のように表示装置８００に入力され、この複合カラー映像信号Ｓｃｖに基づく画像が当該表示装置８００によって表示される。
　図１８は、上記構成の表示装置をテレビジョン受像機とするときの機械的構成の一例を示す分解斜視図である。図１８に示した例では、テレビジョン受像機は、その構成要素として、上記表示装置８００の他に第１筐体８０１および第２筐体８０６を有しており、表示装置８００を第１筐体８０１と第２筐体８０６とで包み込むようにして挟持した構成となっている。第１筐体８０１には、表示装置８００で表示される画像を透過させる開口部８０１ａが形成されている。また、第２筐体８０６は、表示装置８００の背面側を覆うものであり、当該表示装置８００を操作するための操作用回路８０５が設けられると共に、下方に支持用部材８０８が取り付けられている。
　本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
　また、本願では説明の便宜上、列方向にデータ信号線、行方向に走査信号線と関連付けているが、画面を90°回転した構成なども含まれることは言うまでもない。
　発明の詳細な説明の項においてなされた具体的な実施形態または実施例は、あくまでも、本発明の技術内容を明らかにするものであって、そのような具体例にのみ限定して狭義に解釈されるべきものではなく、本発明の精神と次に記載する請求の範囲内において、いろいろと変更して実施することができるものである。
　本発明に係る液晶表示装置は、例えばパーソナルコンピュータのモニター及びテレビジョン受像機など、各種の表示装置に適用できる。
１０　ＴＦＴ
２０　画素形成部
３０　補正回路
３１　バッファ
３２　補間演算部
３３Ｒ・３３Ｇ・３３Ｂ　ＬＵＴ
３４　補正量格納部
３５　加算器
８０　Ｙ／Ｃ分離回路
８１　ビデオクロマ回路
８２　Ａ／Ｄコンバータ
８３　液晶コントローラ
８４　液晶パネル
８５　バックライト駆動回路
８６　バックライト
８７　マイコン
８８　階調回路
９０　チューナ部
１００　表示部
２００　表示制御回路
３００　ソースドライバ
４００　ゲートドライバ
６００　バックライト
７００　光源駆動回路
８００　表示装置
８０１　第１筐体
８０１ａ　開口部
８０５　操作用回路
８０６　第２筐体
８０８　支持用部材

Claims (14)

  1. 　一方向に伸びる複数の走査信号線と、他方向に伸びる複数のデータ信号線と、上記走査信号線および上記データ信号線の交差部に対応して設けられる複数の画素とを備えるアクティブマトリクス型の液晶駆動パネルに対して、外部から入力される複数の画素データからなる画像信号を補正するデータ処理装置であって、
    　第１の色成分の表示が行われる第１画素の画素データ、および、該第１画素と同じ走査信号線によって駆動されるともに、該第１画素に隣接するデータ信号線によって駆動される第２の色成分の表示が行われる第２画素の画素データを取得し、
    　上記第１画素の画素データの値と上記第２画素の画素データの値との関係に応じて上記第２画素の画素データを補正する補正処理部を備えることを特徴とするデータ処理装置。
  2. 　上記第１画素の画素データの値と上記第２画素の画素データの値との組み合わせに対応した補正量データを格納する補正量記憶部をさらに備え、上記補正処理部が、上記補正量記憶部を参照することによって補正を行うことを特徴とする請求項１記載のデータ処理装置。
  3. 　上記補正処理部が、上記補正量記憶部に記憶されているデータに基づいて補間演算を行うことによって補正量を算出することを特徴とする請求項２記載のデータ処理装置。
  4. 　上記画像信号が、赤色成分、緑色成分、および青色成分の画素データを含んでおり、
    　上記補正処理部が、上記赤色成分、緑色成分、および青色成分の画素データのそれぞれに対して上記の補正処理を行うことを特徴とする請求項１に記載のデータ処理装置。
  5. 　一方向に伸びる複数の走査信号線と、他方向に伸びる複数のデータ信号線と、上記走査信号線および上記データ信号線の交差部に対応して設けられる複数の画素とを備えるアクティブマトリクス型の液晶駆動パネルと、
    　上記走査信号線を選択状態とするゲートオンパルスを、上記走査信号線に順次印加する走査信号駆動部と、
    　１フレーム期間内における所定の複数の水平期間ごとに極性が反転するようにデータ信号を上記データ信号線に印加するデータ信号駆動部と、
    　請求項１に記載のデータ処理装置とを備えることを特徴とする液晶表示装置。
  6. 　上記データ信号駆動部が、極性反転駆動を行うとともに、一方の極性が継続する期間を複数の水平走査期間とすることを特徴とする請求項５記載の液晶表示装置。
  7. 　上記走査信号線が１以上のブロックに分かれているとともに、各ブロックに含まれる走査信号線が、さらに複数のグループに分かれており、
    　上記走査信号駆動部が、上記走査信号線を上記ブロック単位で順次走査するとともに、各ブロックの走査においては、上記走査信号線の各グループに対する走査を順次行うことによって飛び越し走査方式による駆動を行い、
    　上記データ信号駆動部が、走査が行われる上記走査信号線のグループの切り替わり時点で極性が反転するようにデータ信号を上記データ信号線に印加することを特徴とする請求項６記載の液晶表示装置。
  8. 　上記走査信号線を分割するブロックの数が１つであることを特徴とする請求項７記載の液晶表示装置。
  9. 　上記走査信号線を分割するブロックの数が２つ以上であることを特徴とする請求項７記載の液晶表示装置。
  10. 　上記走査信号線が１以上のブロックに分かれており、
    　上記走査信号駆動部が、上記走査信号線に対して順次走査方式による駆動を行い、
    　上記データ信号駆動部が、走査が行われる上記走査信号線のグループの切り替わり時点で極性が反転するようにデータ信号を上記データ信号線に印加することを特徴とする請求項６記載の液晶表示装置。
  11. 　上記走査信号線を分割するブロックの数が１つであることを特徴とする請求項１０記載の液晶表示装置。
  12. 　上記走査信号線を分割するブロックの数が２つ以上であることを特徴とする請求項１０記載の液晶表示装置。
  13. 　請求項５に記載の液晶表示装置と、テレビジョン放送を受信するチューナ部とを備えることを特徴とするテレビジョン受像機。
  14. 　一方向に伸びる複数の走査信号線と、他方向に伸びる複数のデータ信号線と、上記走査信号線および上記データ信号線の交差部に対応して設けられる複数の画素とを備えるアクティブマトリクス型の液晶駆動パネルに対して、外部から入力される複数の画素データからなる画像信号を補正するデータ処理方法であって、
    　第１の色成分の表示が行われる第１画素の画素データ、および、該第１画素と同じ走査信号線によって駆動されるともに、該第１画素に隣接するデータ信号線によって駆動される第２の色成分の表示が行われる第２画素の画素データを取得するステップと、
    　上記第１画素の画素データの値と上記第２画素の画素データの値との関係に応じて上記第２画素の画素データを補正するステップとを有することを特徴とするデータ処理方法。
PCT/JP2009/060370 2008-08-19 2009-06-05 データ処理装置、液晶表示装置、テレビジョン受像機、およびデータ処理方法 WO2010021183A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
BRPI0917829A BRPI0917829A2 (pt) 2008-08-19 2009-06-05 aparelho de processamento de dados, dispositivo de exibição de cristal líquido, receptor de televisão, e método de processamento de dados
JP2010525626A JP5372936B2 (ja) 2008-08-19 2009-06-05 データ処理装置、液晶表示装置、テレビジョン受像機、およびデータ処理方法
US12/737,728 US8692942B2 (en) 2008-08-19 2009-06-05 Data processing apparatus, liquid crystal display device, television receiver, and data processing method
CN200980131493.XA CN102124510B (zh) 2008-08-19 2009-06-05 数据处理装置、液晶显示装置、电视接收机以及数据处理方法
EP09808119A EP2323125A4 (en) 2008-08-19 2009-06-05 DATA PROCESSING DEVICE, LIQUID CRYSTAL DISPLAY DEVICE, TV RECEIVER AND DATA PROCESSING METHOD
US14/160,969 US8982287B2 (en) 2008-08-19 2014-01-22 Data processing apparatus, liquid crystal display device, television receiver, and data processing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008210829 2008-08-19
JP2008-210829 2008-08-19

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US12/737,728 A-371-Of-International US8692942B2 (en) 2008-08-19 2009-06-05 Data processing apparatus, liquid crystal display device, television receiver, and data processing method
US14/160,969 Division US8982287B2 (en) 2008-08-19 2014-01-22 Data processing apparatus, liquid crystal display device, television receiver, and data processing method

Publications (1)

Publication Number Publication Date
WO2010021183A1 true WO2010021183A1 (ja) 2010-02-25

Family

ID=41707063

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/060370 WO2010021183A1 (ja) 2008-08-19 2009-06-05 データ処理装置、液晶表示装置、テレビジョン受像機、およびデータ処理方法

Country Status (7)

Country Link
US (2) US8692942B2 (ja)
EP (1) EP2323125A4 (ja)
JP (1) JP5372936B2 (ja)
CN (1) CN102124510B (ja)
BR (1) BRPI0917829A2 (ja)
RU (1) RU2461077C1 (ja)
WO (1) WO2010021183A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012090952A1 (ja) * 2010-12-28 2012-07-05 シャープ株式会社 表示装置、テレビジョン受像機、表示装置の制御方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5296905B2 (ja) * 2011-12-27 2013-09-25 シャープ株式会社 表示装置及びテレビジョン受信装置
CN103268748B (zh) * 2013-05-23 2015-08-12 京东方科技集团股份有限公司 一种电极的电压控制方法及装置
JP2014235187A (ja) * 2013-05-30 2014-12-15 シャープ株式会社 液晶表示装置および液晶表示装置の駆動方法
CN105070259B (zh) 2015-08-13 2018-07-31 小米科技有限责任公司 液晶驱动电路、背光灯电路、终端、装置及方法
US9921726B1 (en) 2016-06-03 2018-03-20 Steelcase Inc. Smart workstation method and system
CN107301852A (zh) * 2017-08-24 2017-10-27 惠科股份有限公司 一种显示面板的驱动装置、方法及显示装置
WO2022021423A1 (zh) * 2020-07-31 2022-02-03 华为技术有限公司 液晶显示装置中补偿校正表的构建方法与液晶显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11352938A (ja) * 1998-06-09 1999-12-24 Sharp Corp 液晶表示装置及びその駆動方法並びに走査線駆動回路
JP2002108312A (ja) 2000-07-24 2002-04-10 Sharp Corp 液晶表示装置の駆動回路及びそれを用いた液晶表示装置並びにその液晶表示装置を用いた電子機器
JP2006023710A (ja) * 2004-05-13 2006-01-26 Sharp Corp クロストーク解消回路、液晶表示装置、及び表示制御方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3277121B2 (ja) 1996-05-22 2002-04-22 インターナショナル・ビジネス・マシーンズ・コーポレーション 液晶デイスプレイの中間表示駆動方式
US6400350B1 (en) 1997-11-13 2002-06-04 Mitsubishi Denki Kabushiki Kaisha Method for driving liquid crystal display apparatus
JPH11296149A (ja) 1998-04-15 1999-10-29 Seiko Epson Corp デジタルガンマ補正方法及びそれを用いた液晶装置
ATE341068T1 (de) 1999-03-24 2006-10-15 Avix Inc Vollfarbiges led-diode anzeigesystem
RU2249858C2 (ru) 1999-03-30 2005-04-10 Эвикс Инк. Система полноцветного светодиодного дисплея
JP2000330088A (ja) 1999-05-18 2000-11-30 Ricoh Co Ltd 液晶表示装置用駆動装置
JP2001051252A (ja) 1999-08-06 2001-02-23 Matsushita Electric Ind Co Ltd 液晶表示装置の駆動方法
JP3805150B2 (ja) 1999-11-12 2006-08-02 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 液晶表示装置
ATE266295T1 (de) 2000-01-28 2004-05-15 Fujitsu General Ltd Scanning-umsetzschaltung
US6727872B2 (en) 2001-01-22 2004-04-27 Brillian Corporation Image quality improvement for liquid crystal display
JP3745259B2 (ja) 2001-09-13 2006-02-15 株式会社日立製作所 液晶表示装置およびその駆動方法
JP4190862B2 (ja) * 2001-12-18 2008-12-03 シャープ株式会社 表示装置およびその駆動方法
JP4144665B2 (ja) 2002-08-30 2008-09-03 株式会社日立プラズマパテントライセンシング プラズマディスプレイパネルの駆動方法
US7280705B1 (en) 2003-08-04 2007-10-09 Pixim, Inc. Tone correction method using a blending mask
JP2005156661A (ja) * 2003-11-21 2005-06-16 Sharp Corp 液晶表示装置ならびにその駆動回路および駆動方法
JP4184334B2 (ja) * 2003-12-17 2008-11-19 シャープ株式会社 表示装置の駆動方法、表示装置、およびプログラム
US7023451B2 (en) 2004-06-14 2006-04-04 Sharp Laboratories Of America, Inc. System for reducing crosstalk
KR100688498B1 (ko) * 2004-07-01 2007-03-02 삼성전자주식회사 게이트 드라이버가 내장된 액정 패널 및 이의 구동 방법
JP4015157B2 (ja) 2004-07-20 2007-11-28 シャープ株式会社 液晶表示装置の駆動装置、プログラムおよび記録媒体、並びに、液晶表示装置
KR20060010223A (ko) 2004-07-27 2006-02-02 삼성전자주식회사 어레이 기판과, 이를 갖는 표시 장치와, 이의 구동 장치및 구동 방법
JP2006065287A (ja) 2004-07-30 2006-03-09 Seiko Epson Corp 電気光学装置用駆動回路及び電気光学装置、並びに電子機器
US8305316B2 (en) 2005-10-31 2012-11-06 Sharp Kabushiki Kaisha Color liquid crystal display device and gamma correction method for the same
WO2007120956A2 (en) 2006-01-26 2007-10-25 Contextweb, Inc. Method for operating a marketplace for internet ad media
US20090012903A1 (en) 2006-01-26 2009-01-08 Contextweb, Inc. Online exchange for internet ad media
JP2007218986A (ja) 2006-02-14 2007-08-30 Canon Inc 液晶表示装置
US20080018630A1 (en) * 2006-07-18 2008-01-24 Yusuke Fujino Liquid crystal display device, liquid crystal display and method of driving liquid crystal display device
WO2010011752A2 (en) 2008-07-22 2010-01-28 Contextweb, Inc. New open insertion order system to interface with an exchange for internet ad media

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11352938A (ja) * 1998-06-09 1999-12-24 Sharp Corp 液晶表示装置及びその駆動方法並びに走査線駆動回路
JP2002108312A (ja) 2000-07-24 2002-04-10 Sharp Corp 液晶表示装置の駆動回路及びそれを用いた液晶表示装置並びにその液晶表示装置を用いた電子機器
JP2006023710A (ja) * 2004-05-13 2006-01-26 Sharp Corp クロストーク解消回路、液晶表示装置、及び表示制御方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2323125A4

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012090952A1 (ja) * 2010-12-28 2012-07-05 シャープ株式会社 表示装置、テレビジョン受像機、表示装置の制御方法

Also Published As

Publication number Publication date
US20110261266A1 (en) 2011-10-27
JPWO2010021183A1 (ja) 2012-01-26
US8692942B2 (en) 2014-04-08
CN102124510A (zh) 2011-07-13
US20140132842A1 (en) 2014-05-15
BRPI0917829A2 (pt) 2015-11-24
RU2461077C1 (ru) 2012-09-10
EP2323125A1 (en) 2011-05-18
EP2323125A4 (en) 2012-02-22
JP5372936B2 (ja) 2013-12-18
CN102124510B (zh) 2014-06-18
US8982287B2 (en) 2015-03-17

Similar Documents

Publication Publication Date Title
JP5154651B2 (ja) データ処理装置、液晶表示装置、テレビジョン受像機、およびデータ処理方法
JP5208960B2 (ja) データ処理装置、液晶表示装置、テレビジョン受像機、およびデータ処理方法
JP5372936B2 (ja) データ処理装置、液晶表示装置、テレビジョン受像機、およびデータ処理方法
US8049698B2 (en) Liquid crystal display and driving method thereof
US8289310B2 (en) Horizontal electric field liquid crystal display
US20120086873A1 (en) Liquid crystal display device, driving method thereof, liquid crystal television having the liquid crystal display device and liquid crystal monitor having the liquid crystal display device
US20120299884A1 (en) Polarity reversal driving method for liquid crystal display panel, and apparatus thereof
KR101992855B1 (ko) 액정표시장치와 그 구동방법
KR101773611B1 (ko) 액정표시장치와 그 구동방법
JP2008176286A (ja) 液晶表示装置
US20070195045A1 (en) Liquid crystal display device
US8228283B2 (en) Liquid crystal panel driving apparatus, liquid crystal display apparatus, method for driving liquid crystal display apparatus, drive condition setting program, and television receiver
JPWO2017134967A1 (ja) 表示装置、電子機器および投射型表示装置
KR101926521B1 (ko) 액정 표시 장치
US20100118016A1 (en) Video voltage supplying circuit, electro-optical apparatus and electronic apparatus
KR101765863B1 (ko) 타이밍 컨트롤러 및 그 구동 방법과 이를 이용한 액정표시장치
KR20100030173A (ko) 액정표시장치
KR20150076442A (ko) 액정표시장치
KR101786882B1 (ko) 액정 표시장치
WO2007052421A1 (ja) 表示装置、データ信号線駆動回路、および表示装置の駆動方法
KR20160035142A (ko) 액정표시장치와 이의 구동방법
KR102106127B1 (ko) 액정표시장치와 이의 구동방법
KR20100063573A (ko) 액정표시장치와 그 구동방법
KR101212211B1 (ko) 액정표시장치 구동집적회로 및 구동방법
KR20170124870A (ko) 표시장치 및 이의 동작방법

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980131493.X

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09808119

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010525626

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 12737728

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

REEP Request for entry into the european phase

Ref document number: 2009808119

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2009808119

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1410/CHENP/2011

Country of ref document: IN

WWE Wipo information: entry into national phase

Ref document number: 2011107932

Country of ref document: RU

ENP Entry into the national phase

Ref document number: PI0917829

Country of ref document: BR

Kind code of ref document: A2

Effective date: 20110214