JP2005195703A - 表示駆動装置及びその駆動制御方法並びに該表示駆動装置を備えた表示装置 - Google Patents

Abstract

【課題】 ドライバのチップサイズを縮小し、消費電力を低減させるとともに、実装面積の縮小及び製造コストを低減させることができ、また、表示パネルと周辺回路との接続工程における工数の抑制や必要な接続精度を緩和することができる表示駆動装置及びその駆動制御方法、並びに、該表示駆動装置を備えた表示装置を提供する。
【解決手段】 液晶表示装置１００Ａは、複数の表示画素Ｐｘが２次元配列された液晶表示パネル１１０と、各走査ラインＳＬに所定のタイミングで走査信号を順次印加するゲートドライバ１２０と、表示データに基づくシリアルデータからなる表示信号電圧を、所定のタイミングで、各データラインＤＬに分配して印加するソースドライバ１３０と、垂直制御信号、水平制御信号及びデータ変換制御信号を生成して出力するＬＣＤコントローラ１５０と、を備えている。
【選択図】 図１

Description

本発明は、表示駆動装置及びその駆動制御方法並びに該表示駆動装置を備えた表示装置に関し、特に、アクティブマトリクス型の駆動方式に対応した表示パネルに適用して良好な表示駆動装置及びその駆動制御方法、並びに、該表示駆動装置を備えた表示装置に関する。

近年、普及が著しいデジタルビデオカメラやデジタルスチルカメラ等の撮像機器や、携帯電話や携帯情報端末（ＰＤＡ）等の携帯機器において、画像や文字情報等を表示するための表示装置（ディスプレイ）として、また、コンピュータ等の情報端末やテレビジョン等の映像機器のモニタやディスプレイとしても、薄型軽量で、低消費電力化が可能であり、表示画質にも優れた液晶表示装置（Liquid Crystal Display；ＬＣＤ）が多用されている。

以下、従来技術における液晶表示装置について、簡単に説明する。
図２０は、従来技術における薄膜トランジスタ（ＴＦＴ）型の表示画素を備えた液晶表示装置の概略構成を示すブロック図であり、図２１は、従来技術における液晶表示パネルの要部構成の一例を示す等価回路図である。
図２０、図２１に示すように、従来技術における液晶表示装置１００Ｐは、概略、表示画素Ｐｘが、２次元配列された液晶表示パネル（表示パネル）１１０Ｐと、該液晶表示パネル１１０Ｐの各行の表示画素Ｐｘ群を順次走査して選択状態に設定するゲートドライバ（走査ドライバ）１２０Ｐと、選択状態に設定された行の表示画素Ｐｘ群に、映像信号に基づく表示信号電圧を一括して出力するソースドライバ（データドライバ）１３０Ｐと、ゲートドライバ１２０Ｐ及びソースドライバ１３０Ｐにおける動作タイミングを制御するための制御信号（水平制御信号、垂直制御信号等）を生成、出力するＬＣＤコントローラ１５０Ｐと、映像信号から各種タイミング信号（水平同期信号、垂直同期信号、コンポジット同期信号等）を抽出してＬＣＤコントローラ１５０Ｐに出力するとともに、輝度信号からなる表示データを生成してソースドライバ１３０Ｐに出力する表示信号生成回路１６０Ｐと、ＬＣＤコントローラ１５０Ｐにより生成される極性反転信号ＦＲＰに基づいて、液晶表示パネル１１０Ｐの各表示画素Ｐｘに共通に設けられた共通電極（対向電極）に対して、所定の電圧極性を有するコモン信号電圧Ｖcomを印加するコモン信号駆動アンプ（駆動アンプ）１７０Ｐと、を備えた構成を有している。

ここで、液晶表示パネル１１０Ｐは、対向する透明基板間に、例えば、図２１に示すように、行列方向に互いに直交するように配設された複数の走査ラインＳＬ及び複数のデータラインＤＬと、該走査ラインＳＬ及びデータラインＤＬの各交点近傍に配置された複数の表示画素（液晶表示画素）Ｐｘと、を備えて構成されている。また、各表示画素Ｐｘは、画素電極とデータラインＤＬ間にソース−ドレイン（電流路）が接続され、走査ラインＳＬにゲート（制御端子）が接続された薄膜トランジスタからなる画素トランジスタＴＦＴと、画素電極に対向し、全表示画素Ｐｘに共通に設けられた共通電極と上記画素電極との間に充填、保持された液晶分子からなる画素容量（液晶容量）Ｃlcと、画素容量Ｃlcに並列に構成され、該画素容量Ｃlcに印加された信号電圧を保持するための補助容量（蓄積容量）Ｃｓと、を備えた構成を有している。

なお、液晶表示パネル１１０Ｐに配設された走査ラインＳＬ及びデータラインＤＬは、各々、接続端子ＴＭｇ、ＴＭｓを介して、液晶表示パネル１１０Ｐとは別個に設けられたゲートドライバ１２０Ｐ及びソースドライバ１３０Ｐに接続されるように構成されている。また、補助容量Ｃｓの他端側の電極（補助電極）は、共通の接続ラインＣＬを介して所定の電圧Ｖcs（例えば、コモン信号電圧Ｖcom）が印加されるように構成されている。

このような構成を有する液晶表示装置１００Ｐにおいて、表示信号生成回路１６０Ｐから供給される、液晶表示パネル１１０Ｐの１行分の表示画素に対応した表示データが、ＬＣＤコントローラ１５０Ｐから供給される水平制御信号に基づいて、ソースドライバ１３０Ｐにより順次取り込み保持される。一方、ＬＣＤコントローラ１５０Ｐから供給される垂直制御信号に基づいて、ゲートドライバ１２０Ｐにより液晶表示パネル１１０Ｐに配設された各走査ラインＳＬに走査信号が順次印加され、各行の表示画素Ｐｘ群の画素トランジスタＴＦＴがオン動作して、表示信号電圧を取り込み可能な選択状態に設定される。そして、この各行の表示画素Ｐｘ群の選択タイミングに同期して、ソースドライバ１３０Ｐにより、上記取り込み保持した表示データに基づく表示信号電圧を、各データラインＤＬを介して各表示画素Ｐｘに一斉に供給する。

これにより、選択状態に設定された各表示画素Ｐｘの画素トランジスタＴＦＴを介して、画素容量Ｃlcに充填された液晶分子が、該表示信号電圧に応じて配向状態を変化させて所定の階調表示動作が行われるとともに、該画素容量Ｃlcに並列に接続された補助容量Ｃｓに、該画素容量Ｃlcに印加された電圧が充電される。このような一連の動作を、１画面分の各行に対して繰り返し実行することにより、映像信号に基づく所望の画像情報が液晶表示パネル１１０Ｐに表示される。

なお、液晶表示装置の実装構造としては、図２０、図２１に示したように、液晶表示パネル１１０Ｐを構成する（画素アレイが形成される）ガラス基板等の絶縁性基板とは別個に、周辺回路であるゲートドライバ１２０Ｐ及びソースドライバ１３０Ｐを設け、接続端子ＴＭｇ、ＴＭｓを介して、液晶表示パネル１１０Ｐと周辺回路とを電気的に接続する構成のほか、上記絶縁性基板上に、例えば、ゲートドライバ１２０Ｐやソースドライバ１３０Ｐを、ポリシリコントランジスタを適用して、画素アレイ（表示画素Ｐｘ）と一体的に形成した構成も知られている。このような液晶表示装置の概略構成や実装構造等については、例えば、特許文献１等に記載されている。

特開２０００−２６７５９０号公報 （第３頁、図１）

しかしながら、上述したような液晶表示装置においては、以下に示すような問題を有していた。
すなわち、図２０、図２１に示したように、液晶表示パネル１１０Ｐに対して、ゲートドライバ１２０Ｐ及びソースドライバ１３０Ｐを周辺回路として別個に設けた構成においては、表示画質の向上のために液晶表示パネル１１０Ｐを高精細化した場合、データライン数の増加を招き、これにより、ゲートドライバ１２０Ｐやソースドライバ１３０Ｐの出力端子数が増加し、このため各ドライバ（ゲートドライバ１２０Ｐやソースドライバ１３０Ｐ）の回路規模が増大して、各ドライバを構成するチップサイズが大きくなり、各ドライバの実装面積が増大するとともに、各ドライバ回路のコストの上昇を招くという問題を有していた。また、回路規模の増大に伴い、各ドライバ回路の消費電力が増加するという問題を有していた。

更に、ゲートドライバ１２０Ｐやソースドライバ１３０Ｐの出力端子数が増加して、液晶表示パネル１１０Ｐと各ドライバとを接続するための接続端子数が増加するとともに、当該接続端子間のピッチが狭くなるため、接続工程における工数が増加するとともに、高い接続精度を必要とすることになり、製造コストの上昇を招くという問題を有していた。

このような液晶表示パネルと周辺回路との接続に係る工数や接続精度の問題を解決する技術としては、上述した特許文献１等にも示されているように、単一の絶縁性基板上に液晶表示パネルと、ゲートドライバやソースドライバを、ポリシリコントランジスタを適用して一体的に形成した構成が知られているが、ポリシリコントランジスタは、アモルファスシリコントランジスタのように、既に製造技術が確立され、良好な素子特性（動作特性）が得られているトランジスタ素子とは異なり、製造プロセスが煩雑で製造コストも高価であり、また、動作特性も不十分であるため、液晶表示装置の製品コストの上昇を招くとともに、安定した表示特性を得ることが難しいという問題を有していた。

そこで、本発明は、上述した課題に鑑み、ドライバのチップサイズを縮小し、消費電力を低減させるとともに、実装面積の縮小及び製造コストを低減させることができ、また、表示パネルと周辺回路との接続工程における工数の抑制や必要な接続精度を緩和することができる表示駆動装置及びその駆動制御方法、並びに、該表示駆動装置を備えた表示装置を提供することを目的とする。

請求項１記載の発明は、複数の表示画素が２次元配列された表示パネルに対して、表示データに基づく表示信号電圧を、前記表示画素の各々が接続された信号ラインを介して印加する表示駆動装置において、少なくとも、外部から供給される前記表示データを取り込み、並列的に保持するデータ保持部と、該記データ保持部に並列的に保持された前記表示データを、所定の数の前記表示データごとに時分割的に配列された画素データに変換する第１のデータ変換部と、前記所定の数の信号ラインごとに共通に設けられ、前記画素データに基づく前記表示信号電圧を、前記所定の数の信号ラインに接続された前記表示画素の選択期間中に、前記所定の数の信号ラインの各々に対して順次印加するように分配するとともに、前記表示信号電圧の印加順序を所定の周期で切り換える第２のデータ変換部と、を有することを特徴とする。

請求項２記載の発明は、請求項１記載の表示駆動装置において、前記第２のデータ変換部は、前記表示パネルの１画面分の表示動作を行う１フィールド期間ごとに、前記所定の数の信号ラインへの前記表示信号電圧の印加順序を反転させることを特徴とする。
請求項３記載の発明は、請求項１又は２記載の表示駆動装置において、前記第２のデータ変換部は、前記表示パネルの１行分の表示動作を行う１水平期間ごとに、前記所定の数の信号ラインへの前記表示信号電圧の印加順序を反転させることを特徴とする。

請求項４記載の発明は、請求項１乃至３のいずれかに記載の表示駆動装置において、前記第２のデータ変換部は、前記所定の数の信号ラインを介して印加される前記表示信号電圧に基づいて、前記表示画素に保持される画素電位が複数のフィールド期間を１周期として平均化されるように前記所定の数の信号ラインへの前記表示信号電圧の印加順序を反転させることを特徴とする。
請求項５記載の発明は、請求項４記載の表示駆動装置において、前記第２のデータ変換部は、前記所定の数の信号ラインへの前記表示信号電圧の印加順序を、４つのフィールド期間を１周期として、第１及び第４のフィールド期間で正順序に設定し、第２及び第３のフィールド期間で逆順序に設定することを特徴とする。

請求項６記載の発明は、複数の表示画素が２次元配列された表示パネルに対して、表示データに基づく表示信号電圧を、前記表示画素の各々が接続された信号ラインを介して印加する表示駆動装置において、少なくとも、外部から供給される前記表示データを取り込み、並列的に保持するデータ保持部と、該記データ保持部に並列的に保持された前記表示データを、所定の数の前記表示データごとに時分割的に配列された画素データに変換する第１のデータ変換部と、前記所定の数の信号ラインごとに共通に設けられ、前記画素データに基づく前記表示信号電圧を、前記所定の数の信号ラインの各々に対して、前記表示画素における前記表示信号電圧の書込速度に応じて書込時間を個別に設定して印加するように分配する第２のデータ変換部と、を有することを特徴とする。

請求項７記載の発明は、請求項６記載の表示駆動装置において、前記第２のデータ変換部は、前記所定の数の信号ラインに接続された前記表示画素の選択期間に設定される前記所定の数の書込時間のうち、少なくとも、最後の書込時間を、前記表示画素における前記表示信号電圧の書込が終了する時間に設定することを特徴とする。
請求項８記載の発明は、請求項６又は７記載の表示駆動装置において、前記第２のデータ変換部は、前記所定の数の信号ラインに接続された前記表示画素の選択期間中に、前記所定の数の信号ラインの各々に対して前記表示信号電圧を順次印加するとともに、前記表示信号電圧の印加順序を所定の周期で切り換えることを特徴とする。

請求項９記載の発明は、請求項１乃至８のいずれかに記載の表示駆動装置において、前記表示駆動装置は、所定のタイミング信号に基づいて、前記第２のデータ変換部における前記表示信号電圧の印加順序の切り換えを制御するための切換信号を生成するスイッチ駆動制御部を、さらに具備することを特徴とする。
請求項１０記載の発明は、請求項９記載の表示駆動装置において、前記表示駆動装置は、前記所定の数の信号ラインに接続された前記表示画素を選択状態に設定する走査信号を順次出力する走査駆動部を、さらに具備し、前記スイッチ駆動制御部は、前記走査駆動部と一体的に構成されていることを特徴とする。
請求項１１記載の発明は、請求項１乃至１０のいずれかに記載の表示駆動装置において、少なくとも、前記第２のデータ変換部は、表示パネルが形成された単一の絶縁性基板上に一体的に構成されていることを特徴とする。

請求項１２記載の発明は、複数の表示画素が２次元配列された表示パネルに対して、表示データに基づく表示信号電圧を、前記表示画素の各々が接続された信号ラインを介して印加する表示駆動装置の駆動制御方法において、少なくとも、前記表示データを取り込み、並列的に保持するステップと、該並列的に保持された前記表示データを、所定の数の前記表示データごとに時分割的に配列された画素データに変換するステップと、前記画素データに基づく前記表示信号電圧を、前記所定の数の信号ラインに接続された前記表示画素の選択期間中に、前記所定の数の信号ラインの各々に対して順次印加するように分配するステップと、少なくとも前記表示パネルの１画面分の表示動作を行う１フィールド期間ごとに、前記所定の数の信号ラインへの前記表示信号電圧の印加順序を切り換えるステップと、を含むことを特徴とする。

請求項１３記載の発明は、請求項１２記載の表示駆動装置の駆動制御方法において、前記所定の数の信号ラインへの前記表示信号電圧の印加順序を切り換えるステップは、前記１フィールド期間ごとに加え、前記表示パネルの１行分の表示動作を行う１水平期間ごとに切り換えることを特徴とする。
請求項１４記載の発明は、請求項１２又は１３記載の表示駆動装置の駆動制御方法において、前記所定の数の信号ラインへの前記表示信号電圧の印加順序を切り換えるステップは、前記所定の数の信号ラインを介して印加される前記表示信号電圧に基づいて、前記表示画素に保持される画素電位が複数のフィールド期間を１周期として平均化されるように切り換えることを特徴とする。

請求項１５記載の発明は、複数の表示画素が２次元配列された表示パネルに対して、表示データに基づく表示信号電圧を、前記表示画素の各々が接続された信号ラインを介して印加する表示駆動装置の駆動制御方法において、少なくとも、前記表示データを取り込み、並列的に保持するステップと、該並列的に保持された前記表示データを、所定の数の前記表示データごとに時分割的に配列された画素データに変換するステップと、前記画素データに基づく前記表示信号電圧を、前記所定の数の信号ラインの各々に対して、前記表示画素における前記表示信号電圧の書込速度に応じて書込時間を個別に設定して印加するように分配するステップと、を含むことを特徴とする。
請求項１６記載の発明は、請求項１５記載の表示駆動装置の駆動制御方法において、前記所定の数の信号ラインに接続された前記表示画素の選択期間中に、前記所定の数の信号ラインの各々に対して前記表示信号電圧を順次印加するステップと、前記表示信号電圧の印加順序を所定の周期で切り換えるステップと、をさらに含むことを特徴とする。

請求項１７記載の発明は、複数の信号ライン及び複数の走査ラインが相互に直交するように配設され、該信号ライン及び走査ラインの交点近傍に複数の表示画素が２次元配列された表示パネルに、表示データに基づく所望の画像情報を表示する表示装置において、少なくとも、各行の前記走査ラインに所定のタイミングで走査信号を順次印加して、該行の前記表示画素を選択状態に設定する走査駆動手段と、外部から供給される前記表示データを取り込み、並列的に保持するデータ保持部と、該記データ保持部に並列的に保持された前記表示データを、所定の数の前記表示データごとに時分割的に配列された画素データに変換する第１のデータ変換部と、前記所定の数の信号ラインごとに共通に設けられ、前記画素データに基づく前記表示信号電圧を、前記所定の数の信号ラインに接続された前記表示画素の選択期間中に、前記所定の数の信号ラインの各々に対して順次印加するように分配するとともに、前記表示信号電圧の印加順序を所定の周期で切り換える第２のデータ変換部と、を有する信号駆動手段と、を具備することを特徴とする。

請求項１８記載の発明は、請求項１７記載の表示装置において、前記第２のデータ変換部は、少なくとも、前記表示パネルの１画面分の表示動作を行う１フィールド期間ごとに、前記所定の数の信号ラインへの前記表示信号電圧の印加順序を反転させることを特徴とする。
請求項１９記載の発明は、請求項１７又は１８記載の表示装置において、前記第２のデータ変換部は、前記所定の数の信号ラインを介して印加される前記表示信号電圧に基づいて、前記表示画素に保持される画素電位が複数のフィールド期間を１周期として平均化されるように前記所定の数の信号ラインへの前記表示信号電圧の印加順序を反転させることを特徴とする。

請求項２０記載の発明は、複数の信号ライン及び複数の走査ラインが相互に直交するように配設され、該信号ライン及び走査ラインの交点近傍に複数の表示画素が２次元配列された表示パネルに、表示データに基づく所望の画像情報を表示する表示装置において、少なくとも、各行の前記走査ラインに所定のタイミングで走査信号を順次印加して、該行の前記表示画素を選択状態に設定する走査駆動手段と、外部から供給される前記表示データを取り込み、並列的に保持するデータ保持部と、該記データ保持部に並列的に保持された前記表示データを、所定の数の前記表示データごとに時分割的に配列された画素データに変換する第１のデータ変換部と、前記所定の数の信号ラインごとに共通に設けられ、前記画素データに基づく前記表示信号電圧を、前記所定の数の信号ラインの各々に対して、前記表示画素における前記表示信号電圧の書込速度に応じて書込時間を個別に設定して印加するように分配する第２のデータ変換部と、を有する信号駆動手段と、を具備することを特徴とする。

請求項２１記載の発明は、請求項２０記載の表示装置において、前記第２のデータ変換部は、前記所定の数の信号ラインに接続された前記表示画素の選択期間中に、前記所定の数の信号ラインの各々に対して前記表示信号電圧を順次印加するとともに、前記表示信号電圧の印加順序を所定の周期で切り換えることを特徴とする。
請求項２２記載の発明は、請求項１７乃至２１のいずれかに記載の表示装置において、前記第２のデータ変換部は、表示パネルが形成された単一の絶縁性基板上に一体的に構成されていることを特徴とする。
請求項２３記載の発明は、請求項１７乃至２２のいずれかに記載の表示装置において、前記表示装置は、所定のタイミング信号に基づいて、前記第２のデータ変換部における前記表示信号電圧の印加順序の切り換えを制御するための切換信号を生成するスイッチ駆動制御部を、さらに具備することを特徴とする。

請求項２４記載の発明は、請求項２３記載の表示駆動装置において、前記スイッチ駆動制御部は、前記走査駆動手段と一体的に構成されていることを特徴とする。
請求項２５記載の発明は、請求項１７乃至２４のいずれかに記載の表示装置において、前記複数の表示画素は、各々、前記走査ラインにゲート電極が接続され、前記信号ラインにドレイン電極が接続され、ソース電極が画素電極に接続された画素トランジスタと、前記画素電極及び該画素電極に対向して共通に設けられた共通電極間に液晶分子を充填してなる画素容量と、前記画素容量に並列に接続された補助容量と、を備えて構成され、前記表示データに応じた前記表示信号電圧を印加することにより、前記表示画素に充填された前記液晶分子の配向状態が制御されることを特徴とする。

すなわち、本発明に係る表示駆動装置及びその駆動制御方法、並びに、該表示駆動装置を備えた表示装置は、表示パネルに２次元配列された複数の表示画素（液晶画素等）に対して、表示データに基づく表示信号電圧を信号ラインを介して所定のタイミングで印加する表示駆動装置（信号駆動手段；データドライバ）を備えた表示装置において、第１のデータ変換部（マルチプレクサ）により、表示データを所定の数の表示データごとに時分割的に配列された画素データに変換し、次いで、当該表示データに対応する表示画素が選択状態に設定される期間中に、第２のデータ変換部（トランスファスイッチ部、分配マルチプレクサ）により、第１のデータ変換部から送出される画素データに基づく表示信号電圧を、上記所定の数の信号ラインに対して所定の印加順序で順次印加するように分配するとともに、スイッチ駆動制御部により生成、出力される切換信号に基づいて、分配された表示信号電圧の印加順序を所定の周期（１フィールド期間ごと、さらには、１水平期間ごと）で正順序又は逆順序に切り換えるように構成されている。

これにより、分配された表示信号電圧の各データライン（表示画素）への印加順序が、奇数フィールド期間と偶数フィールド期間で、さらには、１水平期間ごとに反転するように制御されるので、各表示画素の選択期間中にリークする電荷量が、画面単位、もしくは、走査ライン単位で略均一化されて、各表示画素に保持される書込電荷量が、時間平均的に均一化される。したがって、隣り合う信号ライン（データライン）ごとのリーク電流量の差が抑制されて、フリッカの発生を防止することができ、表示画質の改善を図ることができる。

また、本発明に係る表示駆動装置によれば、各表示画素に供給する表示信号電圧を、複数本（例えば、３本）の信号ラインを一組として、該一組の信号ラインに対応する表示データを時分割シリアルデータに変換して、該シリアルデータごとに単一の配線を介して送出することができるので、表示駆動装置（ソースドライバ）内に設けられるＤ／Ａコンバータや出力アンプ、また、これらの構成と第２のデータ変換部とを接続する配線の数を、数分の１（各組に含まれる信号ラインの本数分の１）に削減することができて、表示駆動装置（ソースドライバ）を構成する回路規模を削減してチップサイズを縮小することができ、製造コストの削減及び実装面積の縮小を図ることができるとともに、消費電力を削減することができる。

また、本発明に係る表示駆動装置においては、上記表示パネルが、液晶表示パネルである場合には、第２のデータ変換部により制御される表示信号電圧の印加順序を、各表示画素に保持される画素電位（画素電極電圧）とコモン電圧との関係に基づいて、コモン電圧の中心電圧からの偏りを解消するように、例えば、４つのフィールド期間を１周期として、第１及び第４のフィールド期間で正順序に設定し、第２及び第３のフィールド期間で逆順序に設定することができ、これにより、液晶に印加される直流成分が相殺され、液晶の焼き付きやフリッカの発生を防止することができる。

また、本発明に係る表示駆動装置においては、第２のデータ変換部により表示信号電圧の印加順序を制御する手法に代えて、表示画素における表示信号電圧の書込速度（画素トランジスタの駆動能力）に応じて、選択期間中に設定される書込時間を個別に設定する手法を適用することもできる。この場合、選択期間中に設定される所定の数の書込時間のうち、少なくとも、最後（末期）の書込時間を、表示画素における表示信号電圧の書込動作が完了する時間に設定し、他の書込時間をこの最後の書込時間よりも短く設定する。

これにより、書込期間後も選択期間が継続している表示画素においては、当該選択期間が終了するまでに表示信号電圧の書込動作を良好に完了させることができ、また、書込期間の終了と略同時に選択期間が終了する表示画素においては、表示信号電圧の書込動作が完了するまでの時間に書込期間が設定されているので、いずれの表示信号電圧も表示画素に良好に書き込むことができ（書込量を均一化することができ）、表示信号電圧に基づく正常な画像表示を行うことができる。

なお、上述したような第２のデータ変換部の動作状態を設定する切換信号を生成するスイッチ駆動制御部は、表示駆動装置（信号駆動手段）内に設けられるものであってもよいし、表示駆動装置の外部に独立して、あるいは、走査駆動手段（ゲートドライバ）内に設けられるものであってもよい。さらに、第２のデータ変換部についても、表示駆動装置（信号駆動手段）内に一体的に設けられるものであってもよいし、例えば、表示パネルが形成される絶縁性基板上に一体的に形成されているものであってもよい。

ここで、第２のデータ変換部が絶縁性基板上に形成された構成にあっては、絶縁性基板とは別個に設けられた表示駆動装置と第２のデータ変換部との間を、上記所定の数ごとに一組にされた信号ラインごとに単一の接続端子により接続することができるので、表示パネルと表示駆動装置の接続端子の数を、上記各組に含まれる信号ラインの本数分の１に削減して、当該接続工程における工数を削減することができるとともに、比較的低い接続精度であっても良好に接続することができ、製造コストの削減及び表示駆動装置の実装面積の縮小を図ることができる。

加えて、表示パネル（複数の表示画素）と第２のデータ変換部が、同一の絶縁性基板上に一体的に形成された構成を有していることにより、表示画素を構成する画素トランジスタや、第２のデータ変換部を構成する各機能素子を、例えば、アモルファスシリコンを適用して同一の製造プロセスで形成することができるので、すでに技術的に確立されたアモルファスシリコン製造プロセスを適用して、安価に表示駆動装置及び表示装置を製造することができるとともに、動作特性の安定した機能素子を実現することができるので、表示装置の表示特性を向上させることができる。

以下、本発明に係る表示駆動装置及びその駆動制御方法並びに該表示駆動装置を備えた表示装置について、実施形態の形態を示して詳しく説明する。ここでは、まず、本発明に係る表示駆動装置を備えた表示装置の全体構成を示し、次いで、表示駆動装置及びその駆動制御方法について具体的に説明する。なお、以下に示す実施形態においては、本発明に係る表示駆動装置及び表示装置を、アクティブマトリクス型の駆動方式を採用した液晶表示装置に適用した場合について説明する。

＜表示装置の第１の実施形態＞
図１は、本発明に係る表示装置を適用した液晶表示装置の第１の実施形態の全体構成を示す概略ブロック図である。ここで、上述した従来技術（図２０及び図２１）と同等の構成については、同等又は同一の符号を付して説明を簡略化する。

図１に示すように、本構成例に係る液晶表示装置１００Ａは、概略、上述した従来技術（図２０、図２１参照）と同様に、複数の走査ラインＳＬ及び複数のデータラインＤＬの交点近傍に複数の表示画素Ｐｘが２次元配列された液晶表示パネル１１０（表示パネル：又は、図示を省略した絶縁性基板上に設けられた画素アレイ）と、各走査ラインＳＬに所定のタイミングで走査信号を順次印加するゲートドライバ（走査駆動手段）１２０Ａと、表示データに基づくシリアルデータからなる表示信号電圧を、所定のタイミングで、各データラインＤＬに分配して印加するソースドライバ（信号駆動手段）１３０Ａと、少なくとも、ゲートドライバ１２０Ａ及びソースドライバ１３０Ａ、後述するトランスファスイッチ部１４０の動作状態を制御するための各種制御信号（後述する垂直制御信号、水平制御信号、データ変換制御信号）を生成して出力するＬＣＤコントローラ１５０と、映像信号に基づいてソースドライバ１３０Ａに供給する表示データを生成するとともに、ＬＣＤコントローラ１５０に供給するタイミング信号を生成する表示信号生成回路１６０と、全表示画素Ｐｘに共通に設けられた共通電極に対して、所定の電圧極性を有するコモン信号電圧を印加するコモン電圧駆動アンプ（駆動アンプ）１７０と、を備えた構成を有している。
ここで、本実施形態においては、例えば、液晶表示パネル１１０を構成する複数の表示画素Ｐｘが２次元配列される画素アレイが形成されたガラス基板等の絶縁性基板とは別個のドライバチップとして、ソースドライバ１３０Ａやゲートドライバ１２０Ａを構成することができる。

次いで、上述した液晶表示装置の各構成について具体的に説明する。なお、液晶表示パネル１１０（画素アレイ）は、従来技術に示した構成（図２１に示した液晶表示パネル１１０Ｐ）と同等の構成を有しているので、その詳細な説明を省略する。
図２は、本実施形態に係る液晶表示装置に適用されるゲートドライバの一具体例を示す概略構成図であり、図３は、本実施形態に係る液晶表示装置に適用されるソースドライバの一具体例を示す概略構成図である。ここでは、上述した図１に示した構成を適宜参照しながら説明する。

ゲートドライバ１２０Ａは、図２に示すように、ＬＣＤコントローラ１５０から垂直制御信号として供給されるゲートスタート信号ＧＳＲＴ及びゲートクロック信号ＧＰＣＫに基づいて、所定のタイミングでシフト信号を順次出力するシフトレジスタ１２１と、該シフトレジスタ１２１から出力されるシフト信号を一方の入力とし、ＬＣＤコントローラ１５０から垂直制御信号として供給されるゲートリセット信号ＧＲＥＳを他方の入力とする２入力論理積演算回路（以下、「ＡＮＤ回路」と略記する）１２２と、該ＡＮＤ回路１２２からの出力信号を所定の信号レベルに設定（昇圧）する複数段（２段）のレベルシフタ１２３、１２４及び出力アンプ（図中、「アンプ」と表記）１２５と、を備えた構成を有している。ここで、レベルシフタ１２３、１２４及び出力アンプ１２５は、主にシフトレジスタ１２１を低電圧で駆動させるためのものであり、走査ラインＳＬ（表示画素Ｐｘ）に印加する走査信号の信号レベルに応じて、ゲートドライバ１２０Ａの出力段に適宜設けられる。

このような構成を有するゲートドライバ１２０Ａにおいては、ＬＣＤコントローラ１５０から垂直制御信号としてゲートスタート信号ＧＳＲＴ、ゲートクロック信号ＧＰＣＫが供給されると、シフトレジスタ１２１により、ゲートクロック信号ＧＰＣＫに基づいてゲートスタート信号ＧＳＲＴを順次シフトしつつ、各走査ラインに対応して設けられた複数のＡＮＤ回路１２２の一方の入力接点に該シフト信号が入力される。

ここで、ゲートリセット信号ＧＲＥＳをハイレベル（“１”）に設定した状態（ゲートドライバの駆動状態）では、ＡＮＤ回路１２２の他方の入力接点に常時“１”レベルが入力されるので、上記ゲートスタート信号ＧＳＲＴ、ゲートクロック信号ＧＰＣＫに基づいて、シフトレジスタ１２１からシフト信号が出力されるタイミングで、ＡＮＤ回路１２２からハイレベル（“１”）の信号が出力され、レベルシフタ１２３、１２４及び出力アンプ１２５を介して、所定のハイレベルを有する走査信号Ｇ１、Ｇ２、Ｇ３、・・・が生成され、各走査ラインＳＬ１、ＳＬ２、ＳＬ３、・・・に順次印加される。これにより、走査信号Ｇ１、Ｇ２、Ｇ３、・・・が印加された走査ラインＳＬ１、ＳＬ２、ＳＬ３、・・・の各行ごとに接続された表示画素Ｐｘ群が一括して選択状態に設定される。

一方、ゲートリセット信号ＧＲＥＳをローレベル（“０”）に設定した状態（ゲートドライバ１２０Ａのリセット状態）では、ＡＮＤ回路１２２の他方の入力接点に常時“０”レベルが入力されるので、シフトレジスタ１２１からのシフト信号の出力の有無にかかわらず、ＡＮＤ１２２からローレベル（“０”）の信号が常時出力されることにより、所定のローレベルを有する走査信号Ｇ１、Ｇ２、Ｇ３、・・・が生成され、走査ラインＳＬ１、ＳＬ２、ＳＬ３、・・・の各行ごとに接続された表示画素Ｐｘ群が非選択状態に設定される。

ソースドライバ１３０Ａは、例えば、図３に示すように、水平シフトクロック信号ＳＣＫ、水平期間スタート信号ＳＴＨに基づいて、所定のタイミングでシフト信号を順次出力するシフトレジスタ１３１と、該シフトレジスタ１３１から出力されるシフト信号に応じて、表示信号生成回路１６０から並列的に供給される複数系統の表示データ、例えば、画像情報を構成する赤色成分（Ｒ）、緑色成分（Ｇ）、青色成分（Ｂ）からなる３系統の表示データＲdata、Ｇdata、Ｂdataを順次取り込むとともに、前の水平期間に取り込まれた表示データを制御信号ＳＴＢに応じて一斉に出力するラッチ回路（データ保持部）１３２と、マルチプレクサ制御信号ＣＮmx0、ＣＮmx1に基づいて、ラッチ回路１３２から一斉に出力された各表示データＲdata、Ｇdata、Ｂdata（すなわち、パラレルデータ）を、時分割的に配列された１系統の画素データ（Ｒ、Ｇ、Ｂ）（すなわち、シリアルデータ）に変換する３入力マルチプレクサ（第１のデータ変換部）１３３と、該３入力マルチプレクサ１３３から出力される画素データ（Ｒ、Ｇ、Ｂ）をデジタル−アナログ変換し、極性制御信号ＰＯＬに基づいて所定の信号極性を有するアナログ信号を生成するデジタル−アナログ変換器（以下、「Ｄ／Ａコンバータ」と略記する。図中、「Ｄ／Ａ」と表記））１３４と、出力イネーブル信号ＯＥに基づいて、アナログ変換された画素データ（Ｒ、Ｇ、Ｂ）を所定の信号レベルに増幅して、分配マルチプレクサ１３６に表示信号電圧Ｖrgbとして出力する出力アンプ（図中、「アンプ」と表記）１３５と、マルチプレクサ制御信号ＣＮmx2に基づいて、出力アンプ１３５から出力されたシリアルデータからなる１系統の画素データ（Ｒ、Ｇ、Ｂ）を、各表示データＲdata、Ｇdata、Ｂdataに対応した表示信号電圧Ｖｒ、Ｖｇ、Ｖｂ（すなわち、パラレルデータ）に時分割的に変換（分配）して、各データラインＤＬ１〜ＤＬ３、ＤＬ４〜ＤＬ６、・・・ごとに、任意のタイミング（所定の順序）で印加する分配マルチプレクサ（第２のデータ変換部）１３６と、を備えた構成を有している。なお、図３においては、複数の分配マルチプレクサ１３６からなる構成をトランスファスイッチ部と表記する。

ここで、上述した各構成に供給される水平シフトクロック信号ＳＣＫ、水平期間スタート信号ＳＴＨ、制御信号ＳＴＢ、マルチプレクサ制御信号ＣＮmx0、ＣＮmx1、極性制御信号ＰＯＬ、出力イネーブル信号ＯＥは、いずれもＬＣＤコントローラ１５０から供給される水平制御信号である。また、マルチプレクサ制御信号（切換信号）ＣＮmx2は、上述した各制御信号と同様に、ＬＣＤコントローラ１５０から供給される水平制御信号の一つであってもよいし、図３に示すように、ＬＣＤコントローラ１５０から水平制御信号（データ変換制御信号）として供給される、マルチプレクサ制御信号ＣＮmx0、ＣＮmx1及びスイッチリセット信号ＳＤＲＥＳに基づいて、スイッチ駆動部（スイッチ駆動制御部）１３７により生成、出力するものであってもよい。

なお、スイッチ駆動部１３７は、ソースドライバ１３０Ａの内部に設けられるものであってもよいし、ソースドライバ１３０Ａの外部に設けられるものであってもよい。また、スイッチ駆動部１３７の具体的な回路構成例については、特に限定するものではないが、後述するように、フィールド期間の切り替わりタイミングや走査ラインＳＬの選択期間ごとに、上記分配マルチプレクサ１３６の動作状態を切り換え制御する信号を生成、出力するものであればよく、例えば、後述する表示装置の第２の実施形態（図１８参照）に示すような構成を良好に適用することができる。

すなわち、このような構成を有するソースドライバ１３０Ａにおいては、表示信号生成回路１６０から１行分のＲＧＢの各色の表示画素Ｐｘに対応した表示データＲdata、Ｇdata、Ｂdataが並列的かつ順次供給され、ラッチ回路１３２により１組のＲＧＢ各色の表示画素に対応した表示データＲdata、Ｇdata、Ｂdataが順次取り込み保持された後、３入力マルチプレクサ１３３により時分割シリアルデータ（表示信号電圧Ｖrgb）に変換されて、Ｄ／Ａコンバータ１３４、出力アンプ１３５を介して分配マルチプレクサ１３６に出力される。

このとき、ソースドライバ１３０Ａ内に設けられたスイッチ駆動部１３７から、上記３入力マルチプレクサ１３３におけるシリアル変換処理を制御するマルチプレクサ制御信号ＣＮmx0、ＣＮmx1に基づいて生成されるマルチプレクサ制御信号ＣＮmx2を分配マルチプレクサ１３６に供給することにより、上記時分割シリアルデータからなる表示信号電圧Ｖrgbの時分割タイミングに同期して、各データラインＤＬ１〜ＤＬ３、ＤＬ４〜ＤＬ６、・・・ごとに設けられた分配マルチプレクサ１３６を所定の分配順序（具体的には、例えば、正順序又は逆順序）で動作させる。

これにより、時分割シリアルデータのうち、表示データの赤色成分Ｒdataに基づく表示信号電圧ＶｒがデータラインＤＬ１、ＤＬ４、ＤＬ７、・・・ＤＬ(k+1)に供給され、緑色成分Ｇdataに基づく表示信号電圧ＶｇがデータラインＤＬ２、ＤＬ５、ＤＬ８、・・・ＤＬ(k+2)に供給され、青色成分Ｂdataに基づく表示信号電圧ＶｂがデータラインＤＬ３、ＤＬ６、ＤＬ９、・・・ＤＬ(k+3)に供給されるとともに、各データラインＤＬ１〜ＤＬ３、ＤＬ４〜ＤＬ６、・・・への、これらの表示信号電圧Ｖｒ、Ｖｇ、Ｖｂの印加順序（すなわち、表示信号電圧Ｖｒ、Ｖｇ、Ｖｂの印加順序を、Ｖｒ→Ｖｇ→Ｖｂの正順序とするか、Ｖｂ→Ｖｇ→Ｖｒの逆順序とするか）が適宜設定される。ここで、データラインＤＬの列番号を表すｋは、ｋ＝０、１、２、３、・・・である。

表示信号生成回路１６０は、例えば、液晶表示装置１００Ａの外部から供給される映像信号（コンポジットビデオ信号等）から水平同期信号、垂直同期信号及びコンポジット同期信号を抽出し、タイミング信号としてＬＣＤコントローラ１５０に供給するとともに、所定の表示信号生成処理（ペデスタルクランプ、クロマ処理等）を実行して、映像信号に含まれるＲ、Ｇ、Ｂ各色の輝度信号（表示データ）を抽出し、アナログ信号又はデジタル信号としてソースドライバ１３０Ａに出力する。

ＬＣＤコントローラ１５０は、上記表示信号生成回路１６０から供給される水平同期信号、垂直同期信号及びシステムクロック等の各種タイミング信号に基づいて、水平制御信号及び垂直制御信号を生成して、各々、ゲートドライバ１２０Ａ及びソースドライバ１３０Ａに供給するとともに、本発明特有の機能として、上記３入力マルチプレクサ１３３Ａや分配マルチプレクサ１３６の動作状態を制御するデータ変換制御信号（マルチプレクサ制御信号ＣＮmx0、ＣＮmx1及びスイッチリセット信号ＳＤＲＥＳ）を生成して、ソースドライバ１３０Ａ（スイッチ駆動部１３７を含む）に供給し、概略、上述したように、表示信号生成回路１６０から供給される表示データＲdata、Ｇdata、Ｂdataを、３入力マルチプレクサ１３３により時分割シリアルデータからなる表示信号電圧Ｖrgbに変換し、その後、該表示信号電圧Ｖrgbの供給タイミングに同期して、分配マルチプレクサ１３６を所定の分配順序で動作させることにより、上記表示信号電圧Ｖrgbを各データライン（表示画素）に分配するように制御する。
なお、本実施形態において、上述したソースドライバ１３０Ａに設けられたスイッチ駆動部１３７やトランスファスイッチ部は、本発明に係る表示装置に適用可能な回路構成のごく一例を示したものにすぎず、本発明はこの構成に限定されるものではない。

（液晶表示装置の駆動制御方法）
次いで、本実施形態に係る液晶表示装置における駆動制御動作について、図面を参照して説明する。
（第１の駆動制御方法）
図４は、本実施形態に係る液晶表示装置の駆動制御動作の一例を示すタイミングチャートであり、図５は、本実施形態に係る液晶表示装置の第１の駆動制御方法の制御概念を示す要部タイミングチャートである。

上述したような構成を有する液晶表示装置における駆動制御動作は、図４のタイミングチャートに示すように、１水平期間（１Ｈ）を１サイクルとして、まず、ゲートドライバ１２０Ａからｎ行目の走査ラインＳＬｎに走査信号Ｇｉを印加して、当該行の表示画素Ｐｘ群を選択状態に設定する。この選択期間に、マルチプレクサ制御信号ＣＮmx0〜ＣＮmx2及びスイッチリセット信号ＳＤＲＥＳに基づく所定のタイミングで、ソースドライバ１３０Ａを介して、各々３本のデータラインＤＬ１〜ＤＬ３、ＤＬ４〜ＤＬ６、・・・を１組として、３入力マルチプレクサ１３３及び分配マルチプレクサ１３６における動作を同期して実行させ、各データラインＤＬ１〜ＤＬ３、ＤＬ４〜ＤＬ６、・・・に接続された表示画素Ｐｘに対応した表示データを、時分割されたシリアルデータからなる表示信号電圧Ｖrgbに変換してトランスファスイッチ部（分配マルチプレクサ１３６）に送出した後、図５のタイミングチャートに示すように、分配マルチプレクサ１３６により上記表示信号電圧Ｖrgbを、各組のデータラインＤＬ１〜ＤＬ３、ＤＬ４〜ＤＬ６、・・・の各々に対応する個別の表示信号電圧Ｖｒ、Ｖｇ、Ｖｂに分配して異なるタイミングで順次印加し、当該行の各表示画素Ｐｘに表示データを書き込む動作を実行する。

そして、このような書き込み動作を、１フィールド期間（１垂直期間；１Ｖ）に、液晶表示パネル１１０を構成する各走査ラインＳＬ１、ＳＬ２、・・・（本構成例では、液晶表示パネル１１０が３２０本の走査ラインＳＬを備えるものとする。）に対して、順次走査信号Ｇ１、Ｇ２、Ｇ３、・・・を印加することにより、液晶表示パネル１画面分の表示データを各表示画素Ｐｘに書き込む。

特に、第１の駆動制御方法においては、図５のタイミングチャートに示すように、マルチプレクサ制御信号ＣＮmx2がフィールド期間ごとに切り換え制御されることにより、例えば、奇数フィールド期間となる第ｑフィールド期間においては、ハイレベルのマルチプレクサ制御信号ＣＮmx2を印加することにより、各行の走査ラインに走査信号Ｇｍが印加されて当該行の表示画素Ｐｘ群が選択状態に設定された状態で、各組のデータラインＤＬ１〜ＤＬ３、ＤＬ４〜ＤＬ６、・・・の各々（すなわち、各表示画素Ｐｘ）に対応して分配された表示信号電圧Ｖｒ、Ｖｇ、Ｖｂが、相互に時間的に重ならないタイミングで、Ｖｒ→Ｖｇ→Ｖｂの順序（正順序）で順次印加される。

一方、偶数フィールド期間となる第ｑ＋１フィールド期間においては、ローレベルのマルチプレクサ制御信号ＣＮmx2を印加することにより、各行の表示画素Ｐｘ群が選択状態に設定された状態で、各組のデータラインＤＬ１〜ＤＬ３、ＤＬ４〜ＤＬ６、・・・の各々に対応して分配された表示信号電圧Ｖｒ、Ｖｇ、Ｖｂが、相互に時間的に重ならないタイミングで、Ｖｂ→Ｖｇ→Ｖｒの順序（逆順序）で順次印加される。
これにより、各表示画素Ｐｘが表示データに応じた階調状態に設定されるので、液晶表示パネル１１０に所望の画像情報が表示される。

ここで、第１の駆動制御方法における特徴的な作用効果について、比較例を示して具体的に説明する。
図６は、第１の駆動制御方法における作用効果を説明するための、比較対象となる他の駆動制御方法の例を示すタイミングチャートであり、図７は、当該比較対象となる他の駆動制御方法における表示画質の概念図である。なお、図６に示すタイミングチャートにおいては、略連続して印加される走査信号Ｇｍ、Ｇm+1により設定される各選択期間（１Ｈ）について示すが、説明の都合上、双方の選択期間を便宜的に離間させて表示する。

上述したように、本駆動制御方法においては、分配された表示信号電圧Ｖｒ、Ｖｇ、Ｖｂの各データライン（表示画素Ｐｘ）への印加（供給）順序を、奇数フィールド期間と偶数フィールド期間で反転するように制御したことを特徴としている。これに対して、図６に示す駆動制御方法（以下、便宜的に「比較対象例」とも記す）においては、分配された表示信号電圧Ｖｒ、Ｖｇ、Ｖｂの各データライン（表示画素Ｐｘ）への印加（供給）順序が、奇数フィールド期間であるか、偶数フィールド期間であるかに関わらず、常に固定されている。

図４に示したように、本駆動制御方法及び比較対象例に係る駆動制御方法においては、各データライン（表示画素Ｐｘ）への表示信号電圧の書込動作は、ゲートラインに走査信号Ｇｍが印加される選択期間中に実行されるので、該選択期間は各表示信号電圧の書込動作に要する期間（各書込期間）に比較して長くなるように設定されている（本実施形態においては、選択期間（１Ｈ）≧各書込期間の総和）。

そのため、分配された表示信号電圧Ｖｒ、Ｖｇ、Ｖｂの各データライン（表示画素Ｐｘ）への印加順序が固定されている比較対象例に係る駆動制御方法においては、図６に示すように、例えば、表示信号電圧Ｖｒの書込動作後、選択期間が終了するまでの間、当該行の表示画素Ｐｘには依然として走査信号Ｇｍが印加されているので、各表示画素Ｐｘの画素トランジスタＴＦＴ（図１参照）がオン状態を継続する。これにより、表示信号電圧Ｖｒ、Ｖｇ、Ｖｂに基づいて各表示画素Ｐｘに保持された電荷の一部がデータラインＤＬに設けられた静電気保護用の保護素子（例えば、ダイオード）を介してリークして、保持電荷量が減少する問題が生じる。

ここで、各表示画素Ｐｘからの電荷のリーク量は、表示画素Ｐｘ（データラインＤＬ）への表示信号電圧Ｖｒ、Ｖｇ、Ｖｂの印加順序（又は、書込動作後の選択期間の残り時間）に依存し、例えば、図６に示したように、表示信号電圧Ｖｒが印加されるデータラインＤＬｎでは書込動作後の選択期間の残り時間が長いため、電荷のリーク量が大きく（図中、点線で示したデータライン電圧ＶＤｎの変化参照）、表示信号電圧Ｖｂが印加されるデータラインＤＬn+2では書込動作後の選択期間の残り時間が殆ど無いため、電荷のリークは殆ど無く（図中、点線で示したデータライン電圧ＶＤn+2の変化参照）、表示信号電圧Ｖｇが印加されるデータラインＤＬn+1の電荷のリーク量はこれらの中間程度になり（図中、点線で示したデータライン電圧ＶＤn+1の変化参照）、これにより各表示画素Ｐｘに保持される書込電荷量にバラツキが生じる。なお、図５、図６において、ＶＤavは、データライン電圧ＶＤｎ〜ＶＤn+5の平均電圧である。

したがって、分配された表示信号電圧Ｖｒ、Ｖｇ、Ｖｂの各データライン（表示画素Ｐｘ）への印加順序が固定された駆動制御方法においては、隣り合うデータラインＤＬごと（列方向に配列された表示画素Ｐｘ群ごと）に常に同等のリーク電流量の差が生じてしまい、一様な輝度の表示画像（ラスター表示）を表示するように表示信号電圧を設定した場合であっても、図７に示すように、表示画像に縦スジ状の輝度の変化（明暗）が生じて、画質の劣化を招くという問題を有している。なお、図７においては、図示の都合上、ハッチングの濃さ（ドット密度）により表示輝度の明暗を示す。

そこで、本駆動制御方法においては、図５に示したように、分配された表示信号電圧Ｖｒ、Ｖｇ、Ｖｂの各データライン（表示画素Ｐｘ）への印加順序を、奇数フィールド期間と偶数フィールド期間で反転するように制御することにより、各表示画素Ｐｘからの電荷のリーク量は、一組の奇数フィールド期間（第ｑフィールド期間）と偶数フィールド期間（第ｑ＋１フィールド期間）に着目すると、表示信号電圧Ｖｒ、Ｖｇ、Ｖｂが印加される各データラインＤＬ間で略均一化されて、第ｑフィールド期間と第ｑ＋１フィールド期間における、データライン電圧ＶＤｎの総和と、データライン電圧ＶＤn+1の総和と、データライン電圧ＶＤn+2の総和が略均一化されることになる。すなわち、各表示画素Ｐｘに保持される書込電荷量が、時間平均的に均一化される。したがって、隣り合うデータラインＤＬごと（列方向に配列された表示画素Ｐｘ群ごと）のリーク電流量の差が抑制されて、スジ状の輝度の明暗の発生を防止することができ、表示画質の改善を図ることができる。

また、上述した構成を有する液晶表示装置によれば、液晶表示パネル１１０を構成する各データラインＤＬに接続された表示画素Ｐｘに供給する表示信号電圧を、ソースドライバ１３０Ａ内部で複数本のデータラインＤＬを一組として時分割シリアルデータに変換して、当該複数本のデータラインＤＬに対応した表示信号電圧を単一の信号配線を介して送出することができるので、ソースドライバ１３０Ａ内に設けられるＤ／Ａコンバータ１３４や出力アンプ１３５、また、これらの構成とトランスファスイッチ部（分配マルチプレクサ１３６）とを接続する信号配線の数を、数分の１（各組に含まれるデータラインの本数分の１）に削減することができる。これによりソースドライバを構成する回路規模を削減することができて、ソースドライバのチップサイズを縮小することができ、製造コストの削減及びソースドライバの実装面積の縮小を図ることができるとともに、上記Ｄ／Ａコンバータや出力アンプで消費される電力を削減して、ソースドライバの消費電力を低減させることができる。

なお、本実施形態においては、ｉ系統（ｊは任意の正の整数；上述したようにＲＧＢの各色成分に対応させた場合には、３系統（ｊ＝３））のパラレルデータとして供給された表示データを、マルチプレクサ（３入力マルチプレクサ１３３）によりシリアルデータに変換して、トランスファスイッチ部に送出し、分配マルチプレクサ１３６により、複数（ｊ本）のデータラインＤＬに分配する構成を有しているので、単に、表示データを取り込み保持して、表示信号電圧に変換して出力する従来（周知）のソースドライバに比較して、ソースドライバ１３０Ａは、ｊ倍の動作速度（ｊ倍のクロック周波数）で信号処理を行うように設定される。ここで、ソースドライバ１３０Ａ（マルチプレクサ１３３及び分配マルチプレクサ１３６）により処理される表示データは、上述した表示データの各色成分ＲＧＢに対応した３系統に限定されるものではなく、２系統や３系統以上のパラレルデータであってもよく、この場合には、該表示データの系統数に応じた入出力接点を備えたマルチプレクサが適用される。

（第２の駆動制御方法）
図８は、本実施形態に係る液晶表示装置の駆動制御動作の他の例を示すタイミングチャートであり、図９は、本実施形態に係る液晶表示装置の第２の駆動制御方法の制御概念を示す要部タイミングチャートである。また、図１０は、第２の駆動制御方法における表示画質の概念図である。ここでは、上述した液晶表示装置（図１〜図３参照）の構成を適宜参照しながら説明する。また、第１の駆動制御方法と同等の動作については、その説明を簡略化又は省略する。

上述した第１の駆動制御方法においては、ソースドライバ１３０Ａに設けられた分配マルチプレクサ１３６の動作状態（表示信号電圧Ｖｒ、Ｖｇ、Ｖｂの印加順序）を設定するマルチプレクサ制御信号ＣＮmx2をフィールド期間ごとに切り換える場合について説明したが、第２の駆動制御方法においては、マルチプレクサ制御信号ＣＮmx2をフィールド期間ごとに切り換えるとともに、さらに、１水平期間（選択期間）ごとに切り換えるように制御する。

すなわち、第１の駆動制御方法においては、図５に示したように、フィールド期間ごとに表示信号電圧Ｖｒ、Ｖｇ、Ｖｂの印加順序がＶｒ→Ｖｇ→Ｖｂの正順序、又は、Ｖｂ→Ｖｇ→Ｖｒの逆順序に切り替わるため、表示信号電圧Ｖｒ、Ｖｂが印加されるデータラインＤＬｎ、ＤＬn+2については、選択期間中のデータライン電圧ＶＤｎ、ＶＤn+2が大きく変化（低下）するフィールド期間と、ほとんど変化しないフィールド期間がフィールド期間ごとに繰り返されることになるが、表示信号電圧Ｖｇが印加されるデータラインＤＬn+1については、そのデータライン電圧ＶＤn+1の変化がフィールド期間に関わらず実質的に同一となる。これにより、データラインＤＬｎ、ＤＬn+2に対応する表示画像の輝度が、フィールド期間ごとに変化することになるため、ラスター表示等の特定の画像を表示する場合にフリッカが発生する可能性がある。

そこで、第２の駆動制御方法においては、上述した液晶表示装置と同等の構成において、図８に示すように、マルチプレクサ制御信号ＣＮmx2を１水平期間（選択期間）ごとに切り換えるとともに、さらに、フィールド期間ごとに切り換えるように設定することにより、ソースドライバ１３０Ａに設けられた分配マルチプレクサ１３６により各データラインＤＬに印加される表示信号電圧Ｖｒ、Ｖｇ、Ｖｂの順序を、上述した第１の駆動制御方法と同様に（図５参照）フィールド期間ごとに正順序又は逆順序に切り換え、かつ、図９に示すように、選択期間ごと（走査ラインＳＬごと）にも正順序又は逆順序に切り換える。

これにより、分配された表示信号電圧Ｖｒ、Ｖｇ、Ｖｂの各データライン（表示画素Ｐｘ）への印加順序が、少なくとも選択期間ごと（１水平期間ごと）に切り替わるので、上述した第１の駆動制御方法に比較して、データラインＤＬごと（列方向に配列された表示画素Ｐｘ群ごと）のリーク電流量の差に起因する表示画像の輝度の変化がより短い周期で生じて、図１０に示すように、ラスター表示等の特定の画像を表示する場合であってもフリッカが比較的視認されにくくなり、表示画質の改善を図ることができる。なお、図１０においても、図７と同様に、図示の都合上、ハッチングの濃さ（ドット密度）により表示輝度の明暗を示す。

（第３の駆動制御方法）
図１１は、第１の駆動制御方法におけるフィールドスルー電圧の影響を説明するためのタイミングチャートであり、図１２は、第１の駆動制御方法における表示信号電圧の印加タイミングと画素電極電圧との関係を示す図である。また、図１３は、本実施形態に係る液晶表示装置の第３の駆動制御方法の制御概念を示す要部タイミングチャートであり、図１４は、第３の駆動制御方法における表示信号電圧の印加タイミングと画素電極電圧との関係を示す図である。ここでは、上述した液晶表示装置（図１〜図３参照）の構成を適宜参照しながら説明する。また、第１及び第２の駆動制御方法と同等の動作については、その説明を簡略化又は省略する。

上述した第１及び第２の駆動制御方法においては、選択期間（１水平期間）内に各表示画素に書き込み、保持された電荷のリークに伴う画素電位の低下に起因する、輝度のバラツキ（画質の劣化）を抑制する手法について説明したが、第３の駆動制御方法においては、液晶表示パネルに特有のフィールドスルー電圧ΔＶに起因する画素電位の低下の影響をさらに加味して、液晶の焼き付きや表示画質の劣化を抑制する手法を有している。

すなわち、第１及び第２の駆動制御方法においては、図５に示したように、少なくともフィールド期間ごとに表示信号電圧Ｖｒ、Ｖｇ、Ｖｂの印加順序をＶｒ→Ｖｇ→Ｖｂの正順序、又は、Ｖｂ→Ｖｇ→Ｖｒの逆順序に切り換えるように分配マルチプレクサを切り換え制御しているため、特定の走査ラインＳＬｍ及びデータラインＤＬｎに着目した場合、図１１、図１２（ａ）に示すように、奇数フィールド期間となる第ｑフィールド期間、第ｑ＋２フィールド期間、・・・においては、走査信号Ｇｍにより設定される選択期間（１Ｈ）中の初期のタイミングＴ１で、ソースドライバ１３０Ａ（分配マルチプレクサ１３６）からデータラインＤＬｎに対して表示信号電圧Ｖｒが印加され、偶数フィールド期間となる第ｑ＋１フィールド期間、第ｑ＋３フィールド期間、・・・においては、選択期間（１Ｈ）中の末期のタイミングＴ２で、データラインＤＬｎに対して表示信号電圧Ｖｒが印加される。

ここで、液晶表示パネルにおいては、液晶への直流電圧の印加による焼き付きを防止するため、周知のように、フィールド反転駆動、さらには、ライン反転駆動方法が適用される。これにより、図１１に示すように、例えば、奇数フィールド期間においては、コモン電圧の中心電圧（Ｖcomセンター）よりも低電位側にコモン電圧Ｖcom（＝Ｌ）が設定されて、ソースドライバ１３０ＡからデータラインＤＬｎに印加される表示信号電圧Ｖｒ（データライン電圧ＶＤｎ）は、当該コモン電圧Ｖcomに対して高電位となるように設定され、一方、偶数フィールド期間においては、Ｖcomセンターよりも高電位側にコモン電圧Ｖcom（＝Ｈ）が設定されて、ソースドライバ１３０ＡからデータラインＤＬｎに印加される表示信号電圧Ｖｒ（データライン電圧ＶＤｎ）は、当該コモン電圧Ｖcomに対して低電位となるように設定される。

この場合、第１の駆動制御方法においても説明したように、書込動作終了後の選択期間中に、データラインＤＬｎに設けられた保護素子を介して、表示画素Ｐｘに保持された電荷がリークするとともに、当該選択期間の終了（走査信号Ｇｍの供給遮断；ローレベルの走査信号Ｇｍの印加）に伴って、周知のフィールドスルー電圧ΔＶ分の電圧降下が生じる。これにより、表示画素Ｐｘに保持される実質的な画素電位Ｖpixは、選択期間終了直前のデータライン電圧ＶＤｎからフィールドスルー電圧ΔＶ分降下した電圧（画素電極電圧）ＶＤnpxと、コモン電圧Ｖcomとの差分となる。

この画素電極電圧ＶＤnpxは、図１１に示すように、コモン電圧Ｖcomに対して高電位となる表示信号電圧Ｖｒ（データライン電圧ＶＤｎ）が印加される奇数フィールド期間においては、タイミングＴ１における書込動作後の電荷のリークにより低下したデータライン電圧ＶＤｎから、さらにフィールドスルー電圧ΔＶ分低下することにより、Ｖcomセンター（もしくは、コモン電圧Ｖcom）に近づく方向に変化するのに対して、コモン電圧Ｖcomに対して低電位となる表示信号電圧Ｖｒ（データライン電圧ＶＤｎ）が印加される偶数フィールド期間においては、タイミングＴ２における書込動作後の電荷のリークがほとんど生じないデータライン電圧ＶＤｎから、フィールドスルー電圧ΔＶ分低下することにより、Ｖcomセンター（もしくは、コモン電圧Ｖcom）から遠ざかる方向に変化するので、図１２（ｂ）に示すように、例えば、奇数フィールド期間における画素電極電圧ＶＤnpxのＶcomセンターからのずれを“±０”（基準）とした場合には、偶数フィールド期間における画素電極電圧ＶＤnpxのＶcomセンターからのずれは常に“−”（負）の状態となり、画素電位Ｖpixが負側に偏って液晶に直流成分が印加される頻度が高くなり、液晶の焼き付きや表示画像にフリッカが生じる可能性がある。

そこで、第３の駆動制御方法においては、上述した液晶表示装置と同等の構成において、特定の走査ラインＳＬｍ及びデータラインＤＬｎに着目した場合、図１３、１４（ａ）に示すように、連続する４つのフィールド期間を１周期として、奇数フィールド期間となる第ｑフィールド期間においては、走査信号Ｇｍにより設定される選択期間（１Ｈ）中の初期のタイミングＴ１で、ソースドライバ１３０Ａ（分配マルチプレクサ１３６）からデータラインＤＬｎに対して表示信号電圧Ｖｒが印加され、偶数フィールド期間となる第ｑ＋１フィールド期間においては、選択期間（１Ｈ）中の末期のタイミングＴ２で、データラインＤＬｎに対して表示信号電圧Ｖｒが印加され、奇数フィールド期間となる第ｑ＋２フィールド期間においては、選択期間（１Ｈ）中の末期のタイミングＴ３で、データラインＤＬｎに対して表示信号電圧Ｖｒが印加され、偶数フィールド期間となる第ｑ＋３フィールド期間においては、選択期間（１Ｈ）中の初期のタイミングＴ４で、データラインＤＬｎに対して表示信号電圧Ｖｒが印加される。

ここで、上述した場合と同様に、図１３に示すように、奇数フィールド期間においては、Ｖcomセンターよりも低電位側にコモン電圧Ｖcom（＝Ｌ）が設定されて、当該コモン電圧Ｖcomに対して高電位となる表示信号電圧Ｖｒ（データライン電圧ＶＤｎ）がデータラインＤＬｎに印加され、一方、偶数フィールド期間においては、Ｖcomセンターよりも高電位側にコモン電圧Ｖcom（＝Ｈ）が設定されて、当該コモン電圧Ｖcomに対して低電位となる表示信号電圧Ｖｒ（データライン電圧ＶＤｎ）がデータラインＤＬｎに印加される。

これにより、本駆動制御方法においては、書込動作終了後の選択期間中における電荷のリークと、当該選択期間の終了時のフィールドスルーによる電圧降下に基づいて規定される表示画素Ｐｘの画素電極電圧ＶＤnpxは、図１３に示すように、コモン電圧Ｖcomに対して高電位となる表示信号電圧Ｖｒ（データライン電圧ＶＤｎ）が印加される第ｑフィールド期間（奇数フィールド期間）、及び、コモン電圧Ｖcomに対して低電位となる表示信号電圧Ｖｒ（データライン電圧ＶＤｎ）が印加される第ｑ＋３フィールド期間（偶数フィールド期間）においては、タイミングＴ１又はＴ４における書込動作後の電荷のリークにより低下したデータライン電圧ＶＤｎから、さらにフィールドスルー電圧ΔＶ分低下することにより、Ｖcomセンター（もしくは、コモン電圧Ｖcom）に近づく方向に変化する。

また、コモン電圧Ｖcomに対して低電位となる表示信号電圧Ｖｒ（データライン電圧ＶＤｎ）が印加される第ｑ＋１フィールド期間（偶数フィールド期間）、及び、コモン電圧Ｖcomに対して高電位となる表示信号電圧Ｖｒ（データライン電圧ＶＤｎ）が印加される第ｑ＋２フィールド期間（奇数フィールド期間）においては、表示画素Ｐｘの画素電極電圧ＶＤnpxは、タイミングＴ２又はＴ３における書込動作後の電荷のリークがほとんど生じないデータライン電圧ＶＤｎから、フィールドスルー電圧ΔＶ分低下することにより、Ｖcomセンター（もしくは、コモン電圧Ｖcom）から遠ざかる方向、もしくは、依然としてＶcomセンターに対して充分な電圧差を有する電圧に変化する。

すなわち、図１４（ｂ）に示すように、例えば、タイミングＴ１、Ｔ４における画素電極電圧ＶＤnpxのＶcomセンターからのずれを“±０”（基準）とした場合、タイミングＴ２における画素電極電圧ＶＤnpxのＶcomセンターからのずれは“−”（負）の状態となり、タイミングＴ３における画素電極電圧ＶＤnpxのＶcomセンターからのずれは“＋”（正）の状態となるので、４つのフィールド期間分を１周期とした場合にあっては、画素電位Ｖpixの偏りが解消されて液晶に印加される直流成分が相殺され、液晶の焼き付きやフリッカの発生を防止することができる。

（第４の駆動制御方法）
図１５は、第１乃至第３の駆動制御方法における表示画素への書込速度の影響を説明するためのタイミングチャートであり、図１６は、本実施形態に係る液晶表示装置の第４の駆動制御方法の制御概念を示す要部タイミングチャートである。ここでは、上述した液晶表示装置（図１〜図３参照）の構成を適宜参照しながら説明する。また、第１及び第２の駆動制御方法と同等の動作については、その説明を簡略化又は省略する。

上述した第１乃至第３の駆動制御方法においては、ソースドライバ（分配マルチプレクサ）からゲートラインＤＬに印加される表示信号電圧の表示画素への書込動作が、一定の書込期間内に完了する場合（すなわち、表示画素に設けられた画素トランジスタのトランジスタサイズが、比較的大きい場合）について説明したが、第４の駆動制御方法においては、表示画素に設けられた画素トランジスタのトランジスタサイズ等により規定される、表示信号電圧の書込動作の所要時間に対応させて、各書込期間を異ならせるように設定する。

すなわち、例えば、高精細な液晶表示パネルや小型の液晶表示パネルにおいては、各表示画素の面積が小さくなるため、開口率を向上させるために画素トランジスタを小さく形成する場合がある。この場合、画素トランジスタの駆動能力が小さくなるので、ソースドライバからデータラインを介して印加される表示信号電圧を、画素容量に書き込むために要する時間が相対的に長くなる。

ここで、上述した第１乃至第３の駆動制御方法に示したように、選択期間内に設定される各書込期間Ｔｃを同一の時間に設定し、かつ、各表示画素への表示信号電圧の書込動作に要する時間が、当該書込期間Ｔｃよりも長い場合には、図１５に示すように、書込期間後も選択期間が継続して、画素トランジスタがオン動作している表示画素Ｐｘにおいては、当該選択期間が終了するまでに表示信号電圧の書込動作が完了して、表示信号電圧Ｖｒ、Ｖｇに基づく各データライン電圧ＶＤｎ、ＶＤn+1と画素電位Ｖpixとが同等になる（ＶＤｎ＝Ｖpix、ＶＤn+1＝Ｖpix）が、書込期間の終了と略同時に選択期間が終了する表示画素Ｐｘにおいては、表示信号電圧を充分に書き込むことができず、表示信号電圧Ｖｂに基づく各データライン電圧ＶＤn+2と画素電位Ｖpixとが異なり(ＶＤn+2≠Ｖpix)、正常な画像表示を行うことができなくなる可能性がある。

そこで、第４の駆動制御方法においては、上述した液晶表示装置と同等の構成において、図１６に示すように、少なくとも選択期間（１Ｈ）中の末期に設定される表示信号電圧Ｖｂの印加タイミングにおける書込期間Ｔｂが、表示画素Ｐｘに設けられた画素トランジスタＴＦＴのトランジスタサイズ等により規定される書込速度で、当該表示信号電圧Ｖｂの書込動作が完了するまでの時間に設定され、選択期間中の初期及び中期に設定される他の書込期間Ｔｒ、Ｔｇが、上記書込期間Ｔｂよりも短い時間に設定されるように、ソースドライバ（分配マルチプレクサ）における出力タイミングが制御される。

これによれば、書込期間Ｔｒ、Ｔｇ後も選択期間が継続して、画素トランジスタがオン動作している表示画素Ｐｘにおいては、当該選択期間が終了するまでに表示信号電圧Ｖｒ、Ｖｇの書込動作が完了し、また、書込期間Ｔｂの終了と略同時に選択期間が終了する表示画素Ｐｘにおいては、表示信号電圧Ｖｂの書込動作が完了するまでの時間に書込期間Ｔｂが設定されているので、いずれの表示信号電圧も良好に書き込むことができ（書込量を均一化することができ）、表示信号電圧Ｖｒ、Ｖｇ、Ｖｂに基づく各データライン電圧ＶＤｎ、ＶＤn+1、ＶＤn+2と画素電位Ｖpixとを一致させて正常な画像表示を行うことができる。

なお、図１６に示した本駆動制御方法においては、表示画素に保持された電荷のリークの影響については言及しなかったが、本実施形態についても書込期間Ｔｒ、Ｔｇ後の選択期間に、電荷のリークによりデータライン電圧が顕著に低下する場合には、上述した第１乃至第３の駆動制御方法に示したように、表示信号電圧の各データラインＤＬへの印加タイミングを、フィールド期間ごと、さらには、走査ラインごとに正順序又は逆順序に切り換え制御することにより、表示画質の改善や液晶の焼き付きを防止することができる。

＜表示装置の第２の実施形態＞
次いで、上述したような各駆動制御方法を適用可能な、本発明に係る表示装置の第２の実施形態について、図面を参照して簡単に説明する。
図１７は、本発明に係る表示装置を適用した液晶表示装置の第２の実施形態の全体構成を示す概略ブロック図であり、図１８は、本発明に係る表示装置を適用した液晶表示装置の要部構成例を示す概略構成図である。ここで、上述した第１の実施形態と同等の構成については、同等又は同一の符号を付してその説明を簡略化又は省略する。

図１７、図１８に示すように、本構成例に係る液晶表示装置１００Ｂは、概略、上述した第１の実施形態（図１参照）と同様に、液晶表示パネル１１０と、ゲートドライバ１２０Ｂと、ソースドライバ１３０Ｂと、ＬＣＤコントローラ１５０と、表示信号生成回路１６０と、コモン電圧駆動アンプ１７０と、を備え、さらに、本実施形態特有の構成として、液晶表示パネル１１０とソースドライバ１３０Ｂとの間に、ソースドライバ１３０Ｂから出力されるシリアルデータからなる表示信号電圧を、液晶表示パネル１１０に配設された各データラインＤＬに分配して印加するトランスファスイッチ部（データ分配手段）１４０と、ゲートドライバ１２０Ｂ内に一体的に形成され、トランスファスイッチ部１４０を駆動制御するためのマルチプレクサ制御信号を生成、出力するスイッチ駆動部（スイッチ駆動制御手段）ＳＷＤと、を設けた構成を有している。

ここで、本実施形態においては、図１８に示すように、少なくとも、液晶表示パネル１１０を構成する複数の表示画素Ｐｘが２次元配列される画素アレイＰＸＡと、ゲートドライバ１２０Ｂ及びトランスファスイッチ部１４０が、ガラス基板等の絶縁性基板ＳＵＢ上に一体的に形成された構成を適用することができる。また、ソースドライバ１３０Ｂは、該絶縁性基板ＳＵＢとは別個のドライバチップとして形成され、絶縁性基板ＳＵＢ上に形成された配線電極（接続接点）を介して電気的に接続されるとともに、絶縁性基板ＳＵＢ上に外付け（後付け）部品として搭載される構成を有している。

なお、この場合、表示画素Ｐｘを構成する画素トランジスタ（図２１に示した画素トランジスタＴＦＴに相当する）、及び、後述するゲートドライバ１２０Ｂ及びトランスファスイッチ部１４０（薄膜トランジスタ等）を、例えば、アモルファスシリコンを適用して同一の製造プロセスで形成することができる。これにより、すでに技術的に確立されたアモルファスシリコン製造プロセスを適用して、安価に液晶表示装置を製造することができるとともに、動作特性の安定した機能素子を実現することができるので、液晶表示装置の表示特性を向上させることができる。

図１９は、本実施形態に係る液晶表示装置に適用されるゲートドライバ及びスイッチ駆動部の一具体例を示す概略構成図である。ここでは、上述した図１７、図１８に示した構成を適宜参照しながら説明する。
ゲートドライバ１２０Ｂは、図１９に示すように、図２に示したゲートドライバ１２０Ａの構成に加え、トランスファスイッチ部１４０を駆動制御するためのスイッチ駆動部（スイッチ駆動制御手段）ＳＷＤが一体的に形成された構成を有している。ここで、スイッチ駆動部ＳＷＤは、図１９に示すように、ＬＣＤコントローラ１５０から供給されるトランスファスイッチ制御信号（マルチプレクサ制御信号ＣＮmx0、ＣＮmx1及びスイッチリセット信号ＳＤＲＥＳ）に基づいて、所定のタイミングでデコード信号を順次出力するデコーダ１２６と、ゲートドライバ１２０Ｂを構成するＡＮＤ回路１２２と同様に、デコーダ１２６から出力されるデコード信号を一方の入力とし、ＬＣＤコントローラ１５０から供給されるゲートリセット信号ＧＲＥＳを他方の入力とするＡＮＤ回路１２７と、該ＡＮＤ回路１２７からの出力信号を所定の信号レベルに設定する複数段のレベルシフタ（上述したゲートドライバ１２０Ｂに示したレベルシフタ１２３、１２４と同一の構成）及び出力アンプ１２８と、を備えた構成を有している。

このような構成を有するスイッチ駆動部ＳＷＤにおいては、ＬＣＤコントローラ１５０からトランスファスイッチ制御信号として供給されるマルチプレクサ制御信号ＣＮmx0、ＣＮmx1及びスイッチリセット信号ＳＤＲＥＳに基づいて、デコーダ１２６により生成されるデコード信号が、ＡＮＤ回路１２７の一方の入力接点に入力される。

ここで、スイッチ駆動部ＳＷＤにおいては、上述したゲートリセット信号ＧＲＥＳをハイレベルに設定した状態（ゲートドライバの駆動状態）において、ＬＣＤコントローラ１５０から供給されるマルチプレクサ制御信号ＣＮmx0、ＣＮmx1及びスイッチリセット信号ＳＤＲＥＳの各信号レベルに基づいて、トランスファスイッチ部１４０の分配マルチプレクサの動作状態をフィールド期間ごと、さらには、走査ラインごとに切り換え制御するマルチプレクサ制御信号ＣＮmx2が生成、出力される。

ソースドライバ１３０Ｂは、図３に示したソースドライバ１３０Ａにおいて、トランスファスイッチ部を除いた構成を有し、表示信号生成回路１６０から並列的に供給される複数系統の表示データを順次取り込み、３入力マルチプレクサ（データ変換部）１３３により時分割的に配列された１系統の画素データ（Ｒ、Ｇ、Ｂ）に変換し、Ｄ／Ａコンバータ１３４によりアナログ変換して、配線電極（接続接点）を介してトランスファスイッチ部１４０に表示信号電圧Ｖrgbとして出力する。

また、トランスファスイッチ部１４０は、概略、図３に示したトランスファスイッチ部と同等であって、上述したソースドライバ１３０Ｂから、時分割シリアルデータとして供給された表示信号電圧Ｖrgbを、各データラインに対応した個別の表示信号電圧に分配して、スイッチ駆動部ＳＷＤから出力されるマルチプレクサ制御信号ＣＮmx2に基づく所定の順序で、各データラインに順次印加する。

したがって、本実施形態に係る表示装置においても、上述した各駆動制御方法を適用することにより、表示画素に保持された電荷のリークに起因するフリッカの発生や画素電位の偏りに起因する液晶の焼き付き、表示画素（画素トランジスタ）の書込速度に起因する書込不良等を、良好に抑制して表示画質や製品寿命の改善を図ることができる。

また、本実施形態に係る表示装置においては、液晶表示パネル１１０（画素エリアＰＸＡ）に配設された各データラインＤＬに接続された表示画素Ｐｘに供給する表示信号電圧を、ソースドライバ１３０Ｂ内部で複数本のデータラインＤＬを一組として時分割シリアルデータに変換して、絶縁性基板ＳＵＢ上に画素エリアＰＸＡとともに一体的に形成されたトランスファスイッチ部１４０に出力し、該トランスファスイッチ部１４０により各組の時分割シリアルデータを時分割タイミングに応じて分配して、所定の順序で各組のデータラインＤＬに順次印加することができるので、絶縁性基板ＳＵＢに設けられたトランスファスイッチ部１４０と、該絶縁性基板ＳＵＢとは別個に設けられたソースドライバ１３０Ｂとの間を、上記データラインＤＬの組数分の接続端子により接続することができる。

これにより、液晶表示パネル１１０とソースドライバ１３０Ｂ間の接続端子の数を数分の１（各組に含まれるデータラインの本数分の１）に削減して、当該接続端子間のピッチを比較的広く設計することができるので、当該接続工程における工数を削減することができるとともに、比較的低い接続精度であっても良好に接続することができ、製造コストの削減を図ることができる。

なお、上述した各実施形態においては、本発明に係る表示装置を液晶表示装置に適用した場合について説明したが、本発明はこれに限定されるものではなく、例えば、液晶表示パネルに限らず、有機ＥＬパネル等の他の表示パネルに適用することができることはいうまでもない。さらに、アクティブマトリクス型の駆動方式に対応した表示パネルに適用する場合にあっては、ゲートドライバとスイッチ駆動部とを一体的に構成することができるので、回路構成及び駆動制御方法（制御信号の処理等）の両面において共通化を図ることができる。

本発明に係る表示装置を適用した液晶表示装置の第１の実施形態の全体構成を示す概略ブロック図である。 本実施形態に係る液晶表示装置に適用されるゲートドライバの一具体例を示す概略構成図である。 本実施形態に係る液晶表示装置に適用されるソースドライバの一具体例を示す概略構成図である。 本実施形態に係る液晶表示装置の駆動制御動作の一例を示すタイミングチャートである。 本実施形態に係る液晶表示装置の第１の駆動制御方法の制御概念を示す要部タイミングチャートである。 第１の駆動制御方法における作用効果を説明するための、比較対象となる他の駆動制御方法の例を示すタイミングチャートである。 当該比較対象となる他の駆動制御方法における表示画質の概念図である。 本実施形態に係る液晶表示装置の駆動制御動作の他の例を示すタイミングチャートである。 本実施形態に係る液晶表示装置の第２の駆動制御方法の制御概念を示す要部タイミングチャートである。 第２の駆動制御方法における表示画質の概念図である。 第１の駆動制御方法におけるフィールドスルー電圧の影響を説明するためのタイミングチャートである。 第１の駆動制御方法における表示信号電圧の印加タイミングと画素電極電圧との関係を示す図である。 本実施形態に係る液晶表示装置の第３の駆動制御方法の制御概念を示す要部タイミングチャートである。 第３の駆動制御方法における表示信号電圧の印加タイミングと画素電極電圧との関係を示す図である。 第１乃至第３の駆動制御方法における表示画素への書込速度の影響を説明するためのタイミングチャートである。 本実施形態に係る液晶表示装置の第４の駆動制御方法の制御概念を示す要部タイミングチャートである。 本発明に係る表示装置を適用した液晶表示装置の第２の実施形態の全体構成を示す概略ブロック図である。 本発明に係る表示装置を適用した液晶表示装置の要部構成例を示す概略構成図である。 本実施形態に係る液晶表示装置に適用されるゲートドライバ及びスイッチ駆動部の一具体例を示す概略構成図である。 従来技術における薄膜トランジスタ（ＴＦＴ）型の表示画素を備えた液晶表示装置の概略構成を示すブロック図である。 従来技術における液晶表示パネルの要部構成の一例を示す等価回路図である。

符号の説明

１００Ａ、１００Ｂ 液晶表示装置
１１０ 液晶表示パネル
１２０Ａ、１２０Ｂ ゲートドライバ
１３０Ａ、１３０Ｂ ソースドライバ
１４０ トランスファスイッチ部
１５０ ＬＣＤコントローラ
ＳＷＤ スイッチ駆動部

Claims (25)

1. 複数の表示画素が２次元配列された表示パネルに対して、表示データに基づく表示信号電圧を、前記表示画素の各々が接続された信号ラインを介して印加する表示駆動装置において、
   少なくとも、
   外部から供給される前記表示データを取り込み、並列的に保持するデータ保持部と、
   該記データ保持部に並列的に保持された前記表示データを、所定の数の前記表示データごとに時分割的に配列された画素データに変換する第１のデータ変換部と、
   前記所定の数の信号ラインごとに共通に設けられ、前記画素データに基づく前記表示信号電圧を、前記所定の数の信号ラインに接続された前記表示画素の選択期間中に、前記所定の数の信号ラインの各々に対して順次印加するように分配するとともに、前記表示信号電圧の印加順序を所定の周期で切り換える第２のデータ変換部と、
   を有することを特徴とする表示駆動装置。
2. 前記第２のデータ変換部は、前記表示パネルの１画面分の表示動作を行う１フィールド期間ごとに、前記所定の数の信号ラインへの前記表示信号電圧の印加順序を反転させることを特徴とする請求項１記載の表示駆動装置。
3. 前記第２のデータ変換部は、前記表示パネルの１行分の表示動作を行う１水平期間ごとに、前記所定の数の信号ラインへの前記表示信号電圧の印加順序を反転させることを特徴とする請求項１又は２記載の表示駆動装置。
4. 前記第２のデータ変換部は、前記所定の数の信号ラインを介して印加される前記表示信号電圧に基づいて、前記表示画素に保持される画素電位が複数のフィールド期間を１周期として平均化されるように前記所定の数の信号ラインへの前記表示信号電圧の印加順序を反転させることを特徴とする請求項１乃至３のいずれかに記載の表示駆動装置。
5. 前記第２のデータ変換部は、前記所定の数の信号ラインへの前記表示信号電圧の印加順序を、４つのフィールド期間を１周期として、第１及び第４のフィールド期間で正順序に設定し、第２及び第３のフィールド期間で逆順序に設定することを特徴とする請求項４記載の表示駆動装置。
6. 複数の表示画素が２次元配列された表示パネルに対して、表示データに基づく表示信号電圧を、前記表示画素の各々が接続された信号ラインを介して印加する表示駆動装置において、
   少なくとも、
   外部から供給される前記表示データを取り込み、並列的に保持するデータ保持部と、
   該記データ保持部に並列的に保持された前記表示データを、所定の数の前記表示データごとに時分割的に配列された画素データに変換する第１のデータ変換部と、
   前記所定の数の信号ラインごとに共通に設けられ、前記画素データに基づく前記表示信号電圧を、前記所定の数の信号ラインの各々に対して、前記表示画素における前記表示信号電圧の書込速度に応じて書込時間を個別に設定して印加するように分配する第２のデータ変換部と、
   を有することを特徴とする表示駆動装置。
7. 前記第２のデータ変換部は、前記所定の数の信号ラインに接続された前記表示画素の選択期間に設定される前記所定の数の書込時間のうち、少なくとも、最後の書込時間を、前記表示画素における前記表示信号電圧の書込が終了する時間に設定することを特徴とする請求項６記載の表示駆動装置。
8. 前記第２のデータ変換部は、前記所定の数の信号ラインに接続された前記表示画素の選択期間中に、前記所定の数の信号ラインの各々に対して前記表示信号電圧を順次印加するとともに、前記表示信号電圧の印加順序を所定の周期で切り換えることを特徴とする請求項６又は７記載の表示駆動装置。
9. 前記表示駆動装置は、所定のタイミング信号に基づいて、前記第２のデータ変換部における前記表示信号電圧の印加順序の切り換えを制御するための切換信号を生成するスイッチ駆動制御部を、さらに具備することを特徴とする請求項１乃至８のいずれかに記載の表示駆動装置。
10. 前記表示駆動装置は、前記所定の数の信号ラインに接続された前記表示画素を選択状態に設定する走査信号を順次出力する走査駆動部を、さらに具備し、
    前記スイッチ駆動制御部は、前記走査駆動部と一体的に構成されていることを特徴とする請求項９記載の表示駆動装置。
11. 少なくとも、前記第２のデータ変換部は、表示パネルが形成された単一の絶縁性基板上に一体的に構成されていることを特徴とする請求項１乃至１０のいずれかに記載の表示駆動装置。
12. 複数の表示画素が２次元配列された表示パネルに対して、表示データに基づく表示信号電圧を、前記表示画素の各々が接続された信号ラインを介して印加する表示駆動装置の駆動制御方法において、
    少なくとも、
    前記表示データを取り込み、並列的に保持するステップと、
    該並列的に保持された前記表示データを、所定の数の前記表示データごとに時分割的に配列された画素データに変換するステップと、
    前記画素データに基づく前記表示信号電圧を、前記所定の数の信号ラインに接続された前記表示画素の選択期間中に、前記所定の数の信号ラインの各々に対して順次印加するように分配するステップと、
    少なくとも前記表示パネルの１画面分の表示動作を行う１フィールド期間ごとに、前記所定の数の信号ラインへの前記表示信号電圧の印加順序を切り換えるステップと、
    を含むことを特徴とする表示駆動装置の駆動制御方法。
13. 前記所定の数の信号ラインへの前記表示信号電圧の印加順序を切り換えるステップは、前記１フィールド期間ごとに加え、前記表示パネルの１行分の表示動作を行う１水平期間ごとに切り換えることを特徴とする請求項１２記載の表示駆動装置の駆動制御方法。
14. 前記所定の数の信号ラインへの前記表示信号電圧の印加順序を切り換えるステップは、前記所定の数の信号ラインを介して印加される前記表示信号電圧に基づいて、前記表示画素に保持される画素電位が複数のフィールド期間を１周期として平均化されるように切り換えることを特徴とする請求項１２又は１３記載の表示駆動装置の駆動制御方法。
15. 複数の表示画素が２次元配列された表示パネルに対して、表示データに基づく表示信号電圧を、前記表示画素の各々が接続された信号ラインを介して印加する表示駆動装置の駆動制御方法において、
    少なくとも、
    前記表示データを取り込み、並列的に保持するステップと、
    該並列的に保持された前記表示データを、所定の数の前記表示データごとに時分割的に配列された画素データに変換するステップと、
    前記画素データに基づく前記表示信号電圧を、前記所定の数の信号ラインの各々に対して、前記表示画素における前記表示信号電圧の書込速度に応じて書込時間を個別に設定して印加するように分配するステップと、
    を含むことを特徴とする表示駆動装置の駆動制御方法。
16. 前記所定の数の信号ラインに接続された前記表示画素の選択期間中に、前記所定の数の信号ラインの各々に対して前記表示信号電圧を順次印加するステップと、
    前記表示信号電圧の印加順序を所定の周期で切り換えるステップと、
    をさらに含むことを特徴とする請求項１５記載の表示駆動装置の駆動制御方法。
17. 複数の信号ライン及び複数の走査ラインが相互に直交するように配設され、該信号ライン及び走査ラインの交点近傍に複数の表示画素が２次元配列された表示パネルに、表示データに基づく所望の画像情報を表示する表示装置において、
    少なくとも、
    各行の前記走査ラインに所定のタイミングで走査信号を順次印加して、該行の前記表示画素を選択状態に設定する走査駆動手段と、
    外部から供給される前記表示データを取り込み、並列的に保持するデータ保持部と、該記データ保持部に並列的に保持された前記表示データを、所定の数の前記表示データごとに時分割的に配列された画素データに変換する第１のデータ変換部と、前記所定の数の信号ラインごとに共通に設けられ、前記画素データに基づく前記表示信号電圧を、前記所定の数の信号ラインに接続された前記表示画素の選択期間中に、前記所定の数の信号ラインの各々に対して順次印加するように分配するとともに、前記表示信号電圧の印加順序を所定の周期で切り換える第２のデータ変換部と、を有する信号駆動手段と、
    を具備することを特徴とする表示装置。
18. 前記第２のデータ変換部は、少なくとも、前記表示パネルの１画面分の表示動作を行う１フィールド期間ごとに、前記所定の数の信号ラインへの前記表示信号電圧の印加順序を反転させることを特徴とする請求項１７記載の表示装置。
19. 前記第２のデータ変換部は、前記所定の数の信号ラインを介して印加される前記表示信号電圧に基づいて、前記表示画素に保持される画素電位が複数のフィールド期間を１周期として平均化されるように前記所定の数の信号ラインへの前記表示信号電圧の印加順序を反転させることを特徴とする請求項１７又は１８記載の表示装置。
20. 複数の信号ライン及び複数の走査ラインが相互に直交するように配設され、該信号ライン及び走査ラインの交点近傍に複数の表示画素が２次元配列された表示パネルに、表示データに基づく所望の画像情報を表示する表示装置において、
    少なくとも、
    各行の前記走査ラインに所定のタイミングで走査信号を順次印加して、該行の前記表示画素を選択状態に設定する走査駆動手段と、
    外部から供給される前記表示データを取り込み、並列的に保持するデータ保持部と、該記データ保持部に並列的に保持された前記表示データを、所定の数の前記表示データごとに時分割的に配列された画素データに変換する第１のデータ変換部と、前記所定の数の信号ラインごとに共通に設けられ、前記画素データに基づく前記表示信号電圧を、前記所定の数の信号ラインの各々に対して、前記表示画素における前記表示信号電圧の書込速度に応じて書込時間を個別に設定して印加するように分配する第２のデータ変換部と、を有する信号駆動手段と、
    を具備することを特徴とする表示装置。
21. 前記第２のデータ変換部は、前記所定の数の信号ラインに接続された前記表示画素の選択期間中に、前記所定の数の信号ラインの各々に対して前記表示信号電圧を順次印加するとともに、前記表示信号電圧の印加順序を所定の周期で切り換えることを特徴とする請求項２０記載の表示装置。
22. 前記第２のデータ変換部は、表示パネルが形成された単一の絶縁性基板上に一体的に構成されていることを特徴とする請求項１７乃至２１のいずれかに記載の表示装置。
23. 前記表示装置は、所定のタイミング信号に基づいて、前記第２のデータ変換部における前記表示信号電圧の印加順序の切り換えを制御するための切換信号を生成するスイッチ駆動制御部を、さらに具備することを特徴とする請求項１７乃至２２のいずれかに記載の表示装置。
24. 前記スイッチ駆動制御部は、前記走査駆動手段と一体的に構成されていることを特徴とする請求項２３記載の表示駆動装置。
25. 前記複数の表示画素は、各々、前記走査ラインにゲート電極が接続され、前記信号ラインにドレイン電極が接続され、ソース電極が画素電極に接続された画素トランジスタと、前記画素電極及び該画素電極に対向して共通に設けられた共通電極間に液晶分子を充填してなる画素容量と、前記画素容量に並列に接続された補助容量と、を備えて構成され、
    前記表示データに応じた前記表示信号電圧を印加することにより、前記表示画素に充填された前記液晶分子の配向状態が制御されることを特徴とする請求項１７乃至２４のいずれかに記載の表示装置。

Images