KR20070080719A

KR20070080719A - 액정 표시 장치 및 그 구동 방법

Info

Publication number: KR20070080719A
Application number: KR1020060012118A
Authority: KR
Inventors: 강병수
Original assignee: 삼성전자주식회사
Priority date: 2006-02-08
Filing date: 2006-02-08
Publication date: 2007-08-13

Abstract

조립 공정이 단순하여 제조 단가가 낮은 액정 표시 장치 및 그 구동 방법이 제공된다. 액정 표시 장치는, 제1 방향으로 연장된 다수의 게이트 라인 및 다수의 데이터 충전 라인과, 제2 방향으로 연장된 다수의 데이터 구동 라인이 형성된 액정 패널과, 액정 패널 상에 형성되고 다수의 게이트 라인에 연결된 쉬프트 레지스트로 이루어진 게이트 구동부와, 액정 패널 상에 형성되고 다수의 데이터 구동 라인에 연결된 쉬프트 레지스트로 이루어진 데이터 구동부와, 액정 패널에 연결되고, 다수의 데이터 충전 라인에 데이터 충전 신호을 제공하는 데이터 전압 제공부를 구비한 인쇄회로기판을 포함한다.

LCD, 구동 방법, 데이터 구동부

Description

액정 표시 장치 및 그 구동 방법{Liquid crystal display and method of driving the same}

도 1은 본 발명의 일 실시예에 따른 액정 표시 장치를 나타낸 블럭도이다.

도 2는 도 1의 액정 표시 장치의 단위 화소의 등가 회로도이다.

도 3은 도 1의 게이트 구동부의 블록도이다.

도 4는 도 1의 데이터 구동부의 블록도이다.

(도면의 주요부분에 대한 부호의 설명)

10: 타이밍 제어부 20: 클럭 발생부

30: 계조 전압 생성부 40: 데이터 전압 제공부

50: 데이터 구동부 60: 게이트 구동부

70: 액정 패널 100: 액정 표시 장치

본 발명은 디스플레이 장치 및 그 구동 방법에 관한 것으로, 보다 상세하게는 제조 공정이 단순화된 액정 표시 장치 및 그 구동 방법에 관한 것이다.

일반적으로 액정 표시 장치는 비정질 실리콘 액정 표시 장치와, 다결정 실리 콘 액정 표시 장치로 구분된다. 다결정 실리콘 액정 표시 장치는 소비전력이 작고, 가격이 저렴하지만 비정질 실리콘 액정 표시 장치와 비교하여 박막 트랜지스터 제조공정이 복잡한 단점이 있다. 그래서 다결정 실리콘 액정 표시 장치는 이동 전화기의 디스플레이와 같이 소형 디스플레이 장치에 주로 적용된다. 반면 비정질 실리콘 액정 표시 장치는 대면적이 용이하고 수율이 높아서 주로 노트북 컴퓨터, 모니터, 텔레비전 등의 대화면 디스플레이 장치에 적용된다.

종래 기술에 의한 비정질 실리콘 액정 표시 장치는, 박막 트랜지스터 어레이가 형성된 액정 패널과, 연성 인쇄회로기판 상에 COF(Chip On Flim) 방식으로 실장되어 액정 패널의 일측과 연결된 데이터 구동칩과, 연성 인쇄회로기판 상에 COF 방식으로 실장되어 액정 패널의 타측과 연결된 게이트 구동칩을 포함한다.

이와 같이 COF 방식으로 연성 인쇄회로기판 상에 게이트 구동칩 및 데이터 구동칩이 실장된 액정 표시 장치를 제조하는 경우 다수의 연성 인쇄회로기판을 유리 기판으로 이루어진 액정 패널에 조립하는 고정을 수행해야 하기 때문에 OLB(Outer Lead Bonding) 공정이 복잡하여 제조 원가가 비싸지게 된다.

이러한 문제를 해결하고자 비정질 실리콘 액정 표시 장치에서도 다결정 실리콘 액정 표시 장치와 마찬가지로 유리 기판 상에 데이터 구동 회로 및 게이트 구동 회로를 박막 트랜지스터 어레이와 동시에 형성함으로써 조립 공정의 수를 감소하고자 하는 노력이 계속되고 있다.

본 발명이 이루고자 하는 기술적 과제는, 조립 공정이 단순하여 제조 단가가 낮은 액정 표시 장치를 제공하고자 하는 것이다.

본 발명이 이루고자 하는 다른 기술적 과제는, 이러한 액정 표시 장치의 구동 방법을 제공하고자 하는 것이다.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치는, 제1 방향으로 연장된 다수의 게이트 라인 및 다수의 데이터 충전 라인과, 제2 방향으로 연장된 다수의 데이터 구동 라인이 형성된 액정 패널과, 상기 액정 패널 상에 형성되고 상기 다수의 게이트 라인에 연결된 쉬프트 레지스트로 이루어진 게이트 구동부와, 상기 액정 패널 상에 형성되고 상기 다수의 데이터 구동 라인에 연결된 쉬프트 레지스트로 이루어진 데이터 구동부와, 상기 액정 패널에 연결되고, 상기 다수의 데이터 충전 라인에 데이터 충전 신호을 제공하는 데이터 전압 제공부를 구비한 인쇄회로기판을 포함한다.

상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 액정 표시 장치는, 제1 방향으로 연장된 다수의 게이트 라인 및 다수의 데이터 충전 라인과, 제2 방향으로 연장된 다수의 데이터 구동 라인과, 상기 데이터 구동 라인과 상기 데이터 충전 라인에 연결된 제1 박막 트랜지스터와, 상기 제1 박막 트랜지스터와 상기 게이트 라인에 연결된 제2 박막 트랜지스터를 포함한다.

또한, 상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치의 구동 방법은, 상기 액정 표시 장치를 제공하는 단계와, 상기 다수의 게이트 라인에 상기 다수의 게이트 라인을 순차적으로 선택하는 게이트 구동 신호를 발생하는 단계와, 상기 다수의 데이터 라인에 상기 다수의 데이터 구동 라인을 순차적으로 선택하는 데이터 구동 신호를 발생하는 단계와, 상기 게이트 구동 신호와 상기 데이터 구동 신호에 의해 활성화된 소정의 화소에 연결된 상기 데이터 충전 라인에, 상기 화소의 액정 캐패시터를 충전시키는 데이터 충전 신호를 발생하는 단계를 포함한다.

상기 다른 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 액정 표시 장치의 구동 방법은, 상기 액정 표시 장치를 제공하는 단계와, 상기 게이트 라인에 상기 제2 박막 트랜지스터를 턴온하는 게이트 구동 신호를 발생하는 단계와, 상기 데이터 구동 라인에 상기 제1 박막 트랜지스터를 턴온하는 데이터 구동 신호를 발생하는 단계와, 상기 제1 및 제2 박막 트랜지스터를 경유하여 상기 제2 박막 트랜지스터에 연결된 액정 커패시터에 충전되는 데이터 충전 신호를 상기 데이터 충전 라인에 발생하는 단계를 포함한다.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태 로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

이하 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다.

도 1은 본 발명의 일 실시예에 따른 액정 표시 장치를 나타낸 블럭도이다. 도 2는 도 1의 액정 표시 장치의 단위 화소의 등가 회로도이다.

도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 액정 표시 장치(100)는 게이트 구동부(60)와 데이터 구동부(50)가 형성된 액정 패널(70)과, 액정 패널(70)에 데이터 전압을 전달하는 데이터 전압 제공부(40)와, 데이터 전압 제공부(40)에 연결된 계조 전압 생성부(30)와, 게이트 구동부(60)에 클럭 신호들을 제공하는 클럭 발생부(20)와, 이들을 제어하는 타이밍 제어부(10)를 포함한다.

타이밍 제어부(10)는 각종 타이밍 신호를 발생하여 게이트 구동부(60)와 데이터 구동부(50)를 제어한다. 즉 타이밍 제어부(10)는 외부로부터 제공되는 수평 동기 신호인 Hsync(Horizontal synchronizer) 신호에 동기되어 데이터 전압 제공부(40)에서 영상 데이터 신호(DATA)를 아날로그 값으로 변환하여 아날로그 값인 데이터 충전 신호를 데이터 충전 라인(DV1-DVl)에 인가할 것을 명령하는 수평 개시 신호인 STH(Start Horizontal) 신호를 데이터 전압 제공부(40) 및 데이터 구동부(50)로 출력한다.

또한 타이밍 제어부(10)는 수직 동기 신호인 Vsync(Vertical synchronizer) 신호에 동기되어 수직 개시 신호인 STV(Start vertical) 신호와, 게이트 구동 신호의 주기를 결정하는 게이트 클럭 신호인 CPV(Clock Pulse Vertical) 신호 및 게이트 구동 신호를 인에이블시키는 게이트 온 인에이블 신호인 OE(Output Enable) 신호를 클럭 발생부(20)로 출력한다.

한편 액정 패널(70)은 제1 방향으로 연장된 다수의 게이트 라인(G1 - Gn)과, 제1 방향으로 연장되어 게이트 라인(G1 - Gn) 사이마다 배치된 다수의 데이터 충전 라인(DV1-DVl)과, 제1 방향과 직교하는 제2 방향으로 연장된 다수의 데이터 구동 라인(D1 - Dm)과, 데이터 구동 라인(D1 - Dm)과 데이터 충전 라인(DV1-DVl)에 연결된 박막 트랜지스터(Q1)와, 박막 트랜지스터(Q1)와 게이트 라인(G1 - Gn)에 연결된 박막 트랜지스터(Q2)을 포함한다.

한편 도 2를 참조하여 박막 트랜지스터(Q1, Q2)에 대하여 자세히 살펴보면, 박막 트랜지스터(Q1)는 게이트 전극이 해당 데이터 구동 라인(Di)에 연결되고, 소스 전극이 해당 데이터 충전 라인(DVh)에 연결되고, 드레인 전극이 박막 트랜지스터(Q2)의 소스 전극에 연결되어 있다. 박막 트랜지스터(Q2)은 게이트 전극이 해당 게이트 라인(Gj)에 연결되고, 드레인 전극이 액정 커패시터(Clc)에 연결되어 있다. 나아가 박막 트랜지스터(Q2)의 드레인 전극은 유지 커패시터(Cst)에 연결될 수 있다.

또한 액정 패널(70)에는 게이트 라인(G1 - Gn)에 순차적으로 게이트 구동 신호를 인가하기 위한 게이트 구동부(60)와 데이터 구동 라인(D1 - Dm)에 데이터 구동 신호를 인가하기 위한 데이터 구동부(50)가 구비된다. 구체적으로, 액정 패널 (70)은 박막 트랜지스터 표시판(미도시)과, 공통 전극 표시판(미도시)과, 박막 트랜지스터 표시판과 공통 전극 표시판 사이에 형성된 액정층(미도시)으로 이루어지고, 게이트 라인(G1 - Gn), 데이터 충전 라인(DV1-DVl), 데이터 구동 라인(D1 - Dm), 박막 트랜지스터(Q2) 및 박막 트랜지스터(Q1)는 박막 트랜지스터 표시판 상에 형성된다.

그리고 타이밍 제어부(10), 클럭 발생부(20), 계조 전압 생성부(30) 및 데이터 전압 제공부(40)는 액정 패널(70)에 연결된 인쇄 회로 기판(미도시) 상에 형성된다.

데이터 전압 제공부(40)는 수평 개시 신호(STH) 및 영상 데이터 신호(DATA)에 응답하여 액정 패널(70)의 각 화소에 인가되는 데이터 충전 신호를 생성한다. 즉 데이터 전압 제공부(40)는 액정 패널(70)의 데이터 충전 라인(DV1-DVl)에 연결되어 계조 전압 생성부(30)로부터의 영상 데이터 신호(DATA)에 대응하는 계조 전압을 선택하여 데이터 충전 신호로서 데이터 충전 라인(DV1-DVl)에 인가한다. 여기서 데이터 충전 신호는 각 화소를 충전시키기 위한 충전 전압이다.

종래의 액정 표시 장치의 경우 하나의 게이트 라인에 연결된 일렬의 화소들에 대하여 동시에 데이터 충전 신호를 전달하는 라인 구동 방식을 택하였다. 하지만 본 실시예에 따른 액정 표시 장치(100)의 경우 하나의 화소에 두 개의 박막 트랜지스터를 형성하여 화소 단위로 데이터 충전 전압을 전달하는 화소 구동 방식을 택함으로써 데이터 전압 제공부(40)로부터 제1 방향으로 연장된 다수의 데이터 충전 라인(DV1-DVl)은 서로 전기적으로 연결되어 동일한 데이터 충전 전압이 전달될 수 있다. 다만 본 발명은 이에 한정되지 않으며, 다수의 데이터 충전 라인(DV1-DVl)은 서로 분리되고, 데이터 전압 제공부(40)는 데이터 충전 라인(DV1-DVl) 별로 이에 대응하는 데이터 충전 신호를 출력할 수 있다.

데이터 구동부(50)는 복수의 스테이지가 종속적으로 연결된 하나의 쉬프트 레지스터로 이루어지고, 각 데이터 구동 라인(Di)은 각 스테이지의 출력 단자와 결합된다. 따라서 각 스테이지가 순차적으로 구동되면서 데이터 구동 라인(D1 - Dm)에 순차적으로 데이터 구동 신호를 출력한다. 즉 수평 개시 신호(STH)에 응답하여 데이터 구동 라인(D1 - Dm)에 순차적으로 하이 레벨 구간을 갖는 데이터 구동 신호를 인가하여 데이터 충전 라인(DV1-DVl)으로부터의 데이터 충전 신호가 각 화소에 인가되는 것을 제어한다. 여기서 데이터 구동 신호는 데이터 구동 라인(D1 - Dm)에 연결되어 있는 박막 트랜지스터(Q1)를 구동(턴온)하기에 충분한 전압레벨을 갖는다. 박막 트랜지스터(Q1)가 데이터 구동 신호에 의해 구동되면, 데이터 충전 신호는 박막 트랜지스터(Q1)를 통해 화소 전극으로 인가되어 액정층을 충전시킨다.

게이트 구동부(60)는 복수의 스테이지가 종속적으로 연결된 하나의 쉬프트 레지스터로 이루어지고, 각 게이트 라인(Gj)은 각 스테이지의 출력 단자와 결합된다. 따라서 각 스테이지가 순차적으로 구동되면서 게이트 라인(G1 - Gn)에 순차적으로 게이트 구동 신호를 출력한다. 즉 수직 개시 신호(STV)에 응답하여 게이트 라인(G1 - Gn)에 순차적으로 하이 레벨 구간을 갖는 게이트 구동 신호를 인가하여 데이터 충전 신호가 각 화소에 인가되는 것을 제어한다. 여기서 게이트 구동 신호는 게이트 라인(G1 - Gn)에 연결되어 있는 박막 트랜지스터(Q2)를 구동(턴온)하기에 충분한 전압레벨을 갖는다. 박막 트랜지스터(Q2)가 게이트 구동 신호에 의해 구동되면, 데이터 충전 신호는 박막 트랜지스터(Q2)를 통해 화소 전극으로 인가되어 액정층을 충전시킨다.

클럭 발생부(20)는 타이밍 제어부(10)로부터 제공되는 게이트 클럭 신호(CPV) 및 게이트 온 인에이블 신호(OE)에 응답하여 서로 반전된 위상을 갖는 제1 클럭신호(CKV1) 및 제1 클럭반전신호(CKVB1)을 출력한다. 여기서 제1 클럭신호(CKV1)는 게이트 구동부(60)의 홀수번째 스테이지에 제공되고, 제1 클럭반전신호(CKVB1)는 게이트 구동부(60)의 짝수번째 스테이지에 제공된다.

도 2를 참조하여 박막 트랜지스터(Q1, Q2)의 동작을 자세히 살펴 본다.

우선 데이터 구동부(50)로부터 출력된 데이터 구동 신호에 의해 박막 트랜지스터(Q2)가 구동되면, 해당 데이터 충전 라인(DVh)으로부터 데이터 충전 신호가 박막 트랜지스터(Q1)를 통하여 박막 트랜지스터(Q2)의 소스 전극에 전달된다. 그리고 게이트 구동부(60)로부터 출력된 게이트 구동 신호에 의해 박막 트랜지스터(Q1)가 구동되면, 박막 트랜지스터(Q2)으로부터 전달된 데이터 충전 신호가 박막 트랜지스터(Q1)를 통해 액정 커패시터(Clc) 및 유지 커패시터(Cst)에 전달된다. 액정 커패시터(Clc)에 충전된 데이터 충전 신호에 의해 액정층에 전계가 인가된다.

다시 도 1 및 도 2를 참조하면, 이와 같이 액정 패널(70) 상에는 쉬프트 레지스트로 이루어진 게이트 구동부(60)와 쉬프트 레지스트로 이루어진 데이터 구동부(50)를 박막 트랜지스터 어레이와 동시에 형성함으로써, 액정 표시 장치의 조립 공정의 수가 현저히 감소될 수 있다. 또한 하나의 화소 내에 두 개의 박막 트랜지 스터(Q1, Q2)를 형성함으로써, 화소 단위로 데이터 충전 전압을 전달하는 화소 구동 방식이 적용될 수 있다.

이하 도 3을 참조하여 도 1의 게이트 구동부에 대하여 자세히 설명한다. 도 3은 도 1의 게이트 구동부의 블록도이다.

도 3을 참조하면, 게이트 구동부(60)는 서로 종속적으로 연결된 다수의 스테이지들(SRC1 - SRCn+1)로 이루어진 하나의 쉬프트 레지스터를 포함한다. 즉 게이트 구동부(60)는 n개의 게이트 라인(G1 - Gn)에 게이트 구동 신호(또는 주사 신호)를 출력하는 제1 내지 제n 스테이지(SRC1 - SRCn) 및 컨트롤 신호를 이전 스테이지에 제공하는 더미 스테이지(SRCn+1)를 구비한다.

각 스테이지(SRC1 - SRCn+1)는 제1 클럭단자(CK1), 제2 클럭단자(CK2), 제1 입력단자(IN1), 제2 입력단자(IN2), 출력단자(OUT) 및 접지전압단자(VSS)를 포함한다.

다수의 스테이지들 중 홀수번째 스테이지(SRC1, SRC3, …, SRCn+1)의 경우, 제1 클럭단자(CK1)에는 제1 클럭신호(CKV1)가 제공되고, 제2 클럭단자(CK2)에는 상기 제1 클럭신호(CKV1)와 반전된 위상을 갖는 제1 클럭반전신호(CKVB1)가 제공된다. 그리고 짝수번째 스테이지(SRC2, …, SRCn)의 경우, 제1 클럭단자(CK1)에는 제1 클럭반전신호(CKVB1)가 제공되고, 제2 클럭단자(CK2)에는 제1 클럭신호(CKV1)가 제공된다.

홀수번째 스테이지(SRC1, SRC3, …, SRCn+1)의 출력단자(OUT)는 제1 클럭신호(CKV1)를 출력하고, 짝수번째 스테이지(SRC2, …, SRCn)의 출력단자(OUT)는 제1 클럭반전신호(CKVB1)를 출력한다. n개의 스테이지들(SRC1 - SRCn)의 출력단자(OUT)는 액정 패널(70)의 표시영역에 구비된 n개의 게이트 라인(G1 - Gn) 중 대응하는 게이트 라인에 전기적으로 연결된다. 따라서 쉬프트 레지스터는 n개의 게이트 라인(G1 - Gn)을 순차적으로 구동한다.

제1 입력단자(IN1)에는 이전 스테이지의 출력단자(OUT)로부터 출력된 신호가 인가되고, 제2 입력단자(IN2)에는 다음 스테이지의 출력단자(OUT)로부터 출력된 신호가 인가된다.

여기서 제1 스테이지(SRC1)의 제1 입력단자(IN1)에는 이전 스테이지의 출력신호가 아닌 수직 개시 신호(STV)가 제공된다. 또한 제n 스테이지(SRCn)의 제2 입력단자(IN2)에 출력신호를 제공하기 위하여 마련된 제n+1 스테이지(SRCn+1)의 제2 입력단자(IN2)에는 다음 스테이지의 출력신호 대신에 수직 개시 신호(STV)가 제공된다.

이하 각 스테이지(SRC1 - SRCn+1)의 구조 및 그 동작을 설명한다.

앞서 설명한 바와 같이 각 스테이지(SRC1 - SRCn+1)는 제1 클럭단자(CK1), 제2 클럭단자(CK2), 제1 입력단자(IN1), 제2 입력단자(IN2), 출력단자(OUT) 및 접지전압단자(VSS)를 포함한다. 여기서 제1 입력단자(IN1)는 이전 스테이지의 출력단자(OUT)와 연결되고, 제2 입력단자(IN2)는 다음 스테이지의 출력단자(OUT)와 연결되고, 출력단자(OUT)는 각 스테이지(SRC1 - SRCn+1)에 대응하는 각 게이트 라인(G1 - Gn)에 연결되고, 접지전압단자(VSS)에는 접지전압(VSS)이 입력된다.

구체적으로 살펴보면, 제1 스테이지(SRC1)는 제1 및 제2 클럭단자(CK1, CK2) 를 통하여 외부로부터 제공되는 제1 클럭신호(CKV1) 및 제1 클럭반전신호(CKVB1)를, 제1 입력단자(IN1)를 통하여 수직 개시 신호(STV)를, 그리고 제2 입력단자(IN2)를 통하여 제2 스테이지(SRC2)로부터 제공되는 제2 게이트 신호(GOUT2)를 각각 입력 받아서, 제1 게이트 라인(G1)을 선택하는 제1 게이트 신호(GOUT1)를 출력단자(OUT)를 통하여 출력한다. 또한 제1 게이트 신호(GOUT1)는 제2 스테이지(SRC2)의 제1 입력단자(IN1)로 출력된다.

제2 스테이지(SRC2)는 제1 및 제2 클럭단자(CK1, CK2)를 통하여 외부로부터 제공되는 제1 클럭반전신호(CKVB1) 및 제1 클럭신호(CKV1)를, 제1 입력단자(IN1)를 통하여 제1 스테이지(SRC1)로부터 제공되는 제1 게이트 신호(GOUT1)를, 그리고 제2 입력단자(IN2)를 통하여 제3 스테이지(SRC3)로부터 제공되는 제3 게이트 신호(GOUT3)를 각각 입력 받아서, 제2 게이트 라인(G2)을 선택하는 제2 게이트 신호(GOUT2)를 출력단자(OUT)를 통하여 출력한다. 또한 제2 게이트 신호(GOUT2)는 제3 스테이지(SRC3)의 제1 입력단자(IN1)로 출력된다.

같은 방식으로 제n 스테이지(SRCn)는 제1 및 제2 클럭단자(CK1, CK2)를 통하여 외부로부터 제공되는 제1 클럭반전신호(CKVB1) 및 제1 클럭신호(CKV1)를, 제1 입력단자(IN1)를 통하여 제n-1 스테이지(SRCn-1)로부터 제공되는 제n-1 게이트 신호(GOUTn-1)를, 그리고 제2 입력단자(IN2)를 통하여 더미 스테이지(SRCn+1)로부터 제공되는 제n+1 게이트 신호(GOUTn+1)를 각각 입력 받아서, 제n 게이트 라인(Gn)을 선택하는 제n 게이트 신호(GOUTn)를 출력단자(OUT)를 통하여 출력한다. 또한 제n 게이트 신호(GOUTn)는 더미 스테이지(SRCn+1)의 제1 입력단자(IN1)로 출력된다.

이하 도 4를 참조하여 도 1의 데이터 구동부에 대하여 자세히 설명한다. 도 4는 도 1의 데이터 구동부의 블록도이다.

도 4를 참조하면, 데이터 구동부(50)는 서로 종속적으로 연결된 다수의 스테이지들(SRC1' - SRCm+1')로 이루어진 하나의 쉬프트 레지스터를 포함한다. 즉 데이터 구동부(50)는 m개의 데이터 구동 라인(D1 - Dm)에 데이터 구동 신호(또는 데이터 턴온 신호)를 출력하는 제1 내지 제m' 스테이지(SRC1' - SRCm') 및 컨트롤 신호를 이전 스테이지에 제공하는 더미 스테이지(SRCm+1')를 구비한다.

각 스테이지(SRC1' - SRCm+1')는 제1 클럭단자(CK1), 제2 클럭단자(CK2), 제1 입력단자(IN1), 제2 입력단자(IN2), 출력단자(OUT) 및 접지전압단자(VSS)를 포함한다.

다수의 스테이지들 중 홀수번째 스테이지(SRC1', SRC3', …, SRCm+1')의 경우, 제1 클럭단자(CK1)에는 제2 클럭신호(CKV2)가 제공되고, 제2 클럭단자(CK2)에는 상기 제2 클럭신호(CKV2)와 반전된 위상을 갖는 제2 클럭반전신호(CKVB2)가 제공된다. 그리고 짝수번째 스테이지(SRC2, …, SRCm')의 경우, 제1 클럭단자(CK1)에는 제2 클럭반전신호(CKVB2)가 제공되고, 제2 클럭단자(CK2)에는 제2 클럭신호(CKV2)가 제공된다.

홀수번째 스테이지(SRC1', SRC3', …, SRCm+1')의 출력단자(OUT)는 제2 클럭신호(CKV2)를 출력하고, 짝수번째 스테이지(SRC2', …, SRCm')의 출력단자(OUT)는 제2 클럭반전신호(CKVB2)를 출력한다. m개의 스테이지들(SRC1' - SRCm')의 출력단자(OUT)는 액정 패널(70)의 표시영역에 구비된 m개의 데이터 구동 라인(D1 - Dm) 중 대응하는 데이터 구동 라인에 전기적으로 연결된다. 따라서 쉬프트 레지스터는 m개의 데이터 구동 라인(D1 - Dm)을 순차적으로 구동한다.

여기서 제1' 스테이지(SRC1')의 제1 입력단자(IN1)에는 이전 스테이지의 출력신호가 아닌 수평 개시 신호(STH)가 제공된다. 또한 제m' 스테이지(SRCm')의 제2 입력단자(IN2)에 출력신호를 제공하기 위하여 마련된 제m+1' 스테이지(SRCm+1')의 제2 입력단자(IN2)에는 다음 스테이지의 출력신호 대신에 수평 개시 신호(STH)가 제공된다.

이하 각 스테이지(SRC1' - SRCm+1')의 구조 및 그 동작을 설명한다.

앞서 설명한 바와 같이 각 스테이지(SRC1' - SRCm+1')는 제1 클럭단자(CK1), 제2 클럭단자(CK2), 제1 입력단자(IN1), 제2 입력단자(IN2), 출력단자(OUT) 및 접지전압단자(VSS)를 포함한다. 여기서 제1 입력단자(IN1)는 이전 스테이지의 출력단자(OUT)와 연결되고, 제2 입력단자(IN2)는 다음 스테이지의 출력단자(OUT)와 연결되고, 출력단자(OUT)는 각 스테이지(SRC1' - SRCm+1')에 대응하는 각 데이터 구동 라인(D1 - Dm)에 연결되고, 접지전압단자(VSS)에는 접지전압(VSS)이 입력된다.

구체적으로 살펴보면, 제1' 스테이지(SRC1')는 제1 및 제2 클럭단자(CK1, CK2)를 통하여 외부로부터 제공되는 제2 클럭신호(CKV2) 및 제2 클럭반전신호(CKVB2)를, 제1 입력단자(IN1)를 통하여 수평 개시 신호(STH)를, 그리고 제2 입력 단자(IN2)를 통하여 제2' 스테이지(SRC2')로부터 제공되는 제2 데이터 구동 신호(DOUT2)를 각각 입력 받아서, 제1 데이터 구동 라인(D1)을 선택하는 제1 데이터 구동 신호(DOUT1)를 출력단자(OUT)를 통하여 출력한다. 또한 제1 데이터 구동 신호(DOUT1)는 제2' 스테이지(SRC2')의 제1 입력단자(IN1)로 출력된다.

제2' 스테이지(SRC2')는 제1 및 제2 클럭단자(CK1, CK2)를 통하여 외부로부터 제공되는 제2 클럭반전신호(CKVB2) 및 제2 클럭신호(CKV2)를, 제1 입력단자(IN1)를 통하여 제1' 스테이지(SRC1')로부터 제공되는 제1 데이터 구동 신호(DOUT1)를, 그리고 제2 입력단자(IN2)를 통하여 제3' 스테이지(SRC3')로부터 제공되는 제3 데이터 구동 신호(DOUT3)를 각각 입력 받아서, 제2 데이터 구동 라인(D2)을 선택하는 제2 데이터 구동 신호(DOUT2)를 출력단자(OUT)를 통하여 출력한다. 또한 제2 데이터 구동 신호(DOUT2)는 제3' 스테이지(SRC3')의 제1 입력단자(IN1)로 출력된다.

같은 방식으로 제m' 스테이지(SRCm')는 제1 및 제2 클럭단자(CK1, CK2)를 통하여 외부로부터 제공되는 제2 클럭반전신호(CKVB2) 및 제2 클럭신호(CKV2)를, 제1 입력단자(IN1)를 통하여 제m-1' 스테이지(SRCm-1)로부터 제공되는 제m-1 데이터 구동 신호(DOUTm-1)를, 그리고 제2 입력단자(IN2)를 통하여 더미 스테이지(SRCm+1')로부터 제공되는 제m+1 데이터 구동 신호(DOUTm+1)를 각각 입력 받아서, 제m 데이터 구동 라인(Dm)을 선택하는 제m 데이터 구동 신호(DOUTm)를 출력단자(OUT)를 통하여 출력한다. 또한 제m 데이터 구동 신호(DOUTm)는 더미 스테이지(SRCm+1')의 제1 입력단자(IN1)로 출력된다.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

상술한 바와 같이 본 발명에 따른 액정 표시 장치 및 그 구동 방법에 의하면, 액정 패널 상에 쉬프트 레지스트로 이루어진 게이트 구동부와 쉬프트 레지스트로 이루어진 데이터 구동부를 박막 트랜지스터 어레이와 동시에 형성함으로써, 액정 표시 장치의 조립 공정의 수가 현저히 감소될 수 있다. 또한 하나의 화소 내에 두 개의 박막 트랜지스터를 형성함으로써, 화소 단위로 데이터 충전 전압을 전달하는 화소 구동 방식이 적용될 수 있다.

Claims

제1 방향으로 연장된 다수의 게이트 라인 및 다수의 데이터 충전 라인과, 제2 방향으로 연장된 다수의 데이터 구동 라인이 형성된 액정 패널;

상기 액정 패널 상에 형성되고 상기 다수의 게이트 라인에 연결된 쉬프트 레지스트로 이루어진 게이트 구동부;

상기 액정 패널 상에 형성되고 상기 다수의 데이터 구동 라인에 연결된 쉬프트 레지스트로 이루어진 데이터 구동부; 및

상기 액정 패널에 연결되고, 상기 다수의 데이터 충전 라인에 데이터 충전 신호을 제공하는 데이터 전압 제공부를 구비한 인쇄회로기판을 포함하는 액정 표시 장치.
제1 항에 있어서, 상기 액정 패널은,

상기 데이터 구동 라인에 연결된 게이트 전극과, 상기 데이터 충전 라인에 연결된 소스 전극을 구비한 제1 박막 트랜지스터; 및

상기 제1 박막 트랜지스터의 드레인 전극와 연결된 소스 전극과, 상기 게이트 라인에 연결된 게이트 전극과, 액정 커패시터에 연결된 드레인 전극을 구비한 상기 제2 박막 트랜지스터를 더 포함하는 액정 표시 장치.
제2 항에 있어서,

상기 게이트 구동부는 상기 제2 박막 트랜지스터를 턴온하는 게이트 구동 신호를 상기 게이트 라인에 제공하는 액정 표시 장치.
제2 항에 있어서,

상기 데이터 구동부는 상기 제1 박막 트랜지스터를 턴온하는 데이터 구동 신호를 상기 데이터 구동 라인에 제공하는 액정 표시 장치.
제2 항에 있어서,

상기 데이터 전압 제공부는 상기 액정 커패시터에 충전되는 데이터 충전 신호를 상기 데이터 충전 라인에 제공하는 액정 표시 장치.
제1 항에 있어서,

상기 게이트 구동부는 상기 다수의 게이트 라인을 순차적으로 선택하는 게이트 구동 신호를 제공하는 다수의 스테이지를 포함하는 액정 표시 장치.
제6 항에 있어서,

상기 각 스테이지는 제1 클럭신호(CKV1)가 제공되는 제1 클럭단자와, 상기 제1 클럭신호(CKV1)와 반전된 위상을 갖는 제1 클럭반전신호(CKVB1)가 제공되는 제2 클럭단자와, 이전 스테이지의 출력신호가 제공되는 제1 입력단자와, 다음 스테이지의 출력신호가 제공되는 제2 입력단자와, 접지전압이 제공되는 접지전압단자와, 상기 게이트 라인에 연결된 출력단자를 포함하는 액정 표시 장치.
제1 항에 있어서,

상기 데이터 구동부는 상기 다수의 데이터 구동 라인을 순차적으로 선택하는 데이터 구동 신호를 제공하는 다수의 스테이지를 포함하는 액정 표시 장치.
제8 항에 있어서,

상기 각 스테이지는 제2 클럭신호(CKV2)가 제공되는 제1 클럭단자와, 상기 제2 클럭신호(CKV2)와 반전된 위상을 갖는 제2 클럭반전신호(CKVB2)가 제공되는 제2 클럭단자와, 이전 스테이지의 출력신호가 제공되는 제1 입력단자와, 다음 스테이지의 출력신호가 제공되는 제2 입력단자와, 접지전압이 제공되는 접지전압단자와, 상기 게이트 라인에 연결된 출력단자를 포함하는 액정 표시 장치.
제1 항에 있어서,

상기 인쇄회로기판은 상기 게이트 구동부, 상기 데이터 구동부 및 상기 데이터 전압 제공부를 제어하는 타이밍 제어부를 더 포함하는 액정 표시 장치.
제1 항에 있어서,

상기 다수의 데이터 충전 라인은 서로 전기적으로 연결된 액정 표시 장치.
제1 방향으로 연장된 다수의 게이트 라인 및 다수의 데이터 충전 라인;

제2 방향으로 연장된 다수의 데이터 구동 라인;

상기 데이터 구동 라인과 상기 데이터 충전 라인에 연결된 제1 박막 트랜지스터; 및

상기 제1 박막 트랜지스터와 상기 게이트 라인에 연결된 제2 박막 트랜지스터를 포함하는 액정 표시 장치.
제12 항에 있어서, 상기 제1 박막 트랜지스터는,

상기 데이터 구동 라인에 연결된 게이트 전극과, 상기 데이터 충전 라인에 연결된 소스 전극을 포함하는 액정 표시 장치.
제12 항에 있어서, 상기 제2 박막 트랜지스터는,

상기 제1 박막 트랜지스터의 드레인 전극와 연결된 소스 전극과, 상기 게이트 라인에 연결된 게이트 전극과, 액정 커패시터에 연결된 드레인 전극을 포함하는 액정 표시 장치.
제12 항에 있어서,

상기 게이트 라인은 상기 제2 박막 트랜지스터를 턴온하는 게이트 구동 신호를 전달하는 액정 표시 장치.
제12 항에 있어서,

상기 데이터 구동 라인은 상기 제1 박막 트랜지스터를 턴온하는 데이터 구동 신호를 전달하는 액정 표시 장치.
제12 항에 있어서,

상기 데이터 충전 라인은 상기 액정 커패시터에 충전되는 데이터 충전 신호를 제공하는 액정 표시 장치.
제1 항의 상기 액정 표시 장치를 제공하는 단계;

상기 다수의 게이트 라인에 상기 다수의 게이트 라인을 순차적으로 선택하는 게이트 구동 신호를 발생하는 단계;

상기 다수의 데이터 라인에 상기 다수의 데이터 구동 라인을 순차적으로 선택하는 데이터 구동 신호를 발생하는 단계; 및

상기 게이트 구동 신호와 상기 데이터 구동 신호에 의해 활성화된 소정의 화소에 연결된 상기 데이터 충전 라인에, 상기 화소의 액정 캐패시터를 충전시키는 데이터 충전 신호를 발생하는 단계를 포함하는 액정 표시 장치의 구동 방법.
제18 항에 있어서, 상기 액정 패널은,

상기 데이터 구동 라인에 연결된 게이트 전극과, 상기 데이터 충전 라인에 연결된 소스 전극을 구비한 제1 박막 트랜지스터; 및

상기 제1 박막 트랜지스터의 드레인 전극와 연결된 소스 전극과, 상기 게이트 라인에 연결된 게이트 전극과, 액정 커패시터에 연결된 드레인 전극을 구비한 상기 제2 박막 트랜지스터를 더 포함하는 액정 표시 장치의 구동 방법.
제19 항에 있어서,

상기 게이트 구동 신호는 상기 제2 박막 트랜지스터를 턴온하는 액정 표시 장치의 구동 방법.
제19 항에 있어서,

상기 데이터 구동 신호는 상기 제1 박막 트랜지스터를 턴온하는 액정 표시 장치의 구동 방법.
제12 항의 상기 액정 표시 장치를 제공하는 단계;

상기 게이트 라인에 상기 제2 박막 트랜지스터를 턴온하는 게이트 구동 신호를 발생하는 단계;

상기 데이터 구동 라인에 상기 제1 박막 트랜지스터를 턴온하는 데이터 구동 신호를 발생하는 단계; 및

상기 제1 및 제2 박막 트랜지스터를 경유하여 상기 제2 박막 트랜지스터에 연결된 액정 커패시터에 충전되는 데이터 충전 신호를 상기 데이터 충전 라인에 발생하는 단계를 포함하는 액정 표시 장치의 구동 방법.
제22 항에 있어서, 상기 제1 박막 트랜지스터는,

상기 데이터 구동 라인에 연결된 게이트 전극과, 상기 데이터 충전 라인에 연결된 소스 전극을 포함하는 액정 표시 장치의 구동 방법.
제22 항에 있어서, 상기 제2 박막 트랜지스터는,

상기 제1 박막 트랜지스터의 드레인 전극와 연결된 소스 전극과, 상기 게이트 라인에 연결된 게이트 전극과, 액정 커패시터에 연결된 드레인 전극을 포함하는 액정 표시 장치의 구동 방법.