KR101394925B1 - 액정 표시장치 및 그의 구동방법 - Google Patents

액정 표시장치 및 그의 구동방법 Download PDF

Info

Publication number
KR101394925B1
KR101394925B1 KR1020070057128A KR20070057128A KR101394925B1 KR 101394925 B1 KR101394925 B1 KR 101394925B1 KR 1020070057128 A KR1020070057128 A KR 1020070057128A KR 20070057128 A KR20070057128 A KR 20070057128A KR 101394925 B1 KR101394925 B1 KR 101394925B1
Authority
KR
South Korea
Prior art keywords
gate
data
signal
liquid crystal
voltage
Prior art date
Application number
KR1020070057128A
Other languages
English (en)
Other versions
KR20080109159A (ko
Inventor
박창근
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070057128A priority Critical patent/KR101394925B1/ko
Publication of KR20080109159A publication Critical patent/KR20080109159A/ko
Application granted granted Critical
Publication of KR101394925B1 publication Critical patent/KR101394925B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 데이터의 충전특성을 향상시킬 수 있도록 한 액정 표시장치 및 그의 구동방법에 관한 것이다.
본 발명의 실시 예에 따른 액정 표시장치는 1 수평구간을 서로 다른 단색 화상을 표시하는 제 1 내지 3 서브구간으로 나누어 컬러 화상을 표시하도록 n개의 게이트 라인과 m개의 데이터 라인에 의해 정의되는 영역마다 화소셀이 형성된 표시부와, 표시부의 상부 및 하부 각각에 형성된 상부 및 하부 더미 게이트 라인들을 가지는 액정패널; 상기 액정패널에 형성되어 상기 각 게이트 라인을 구동하는 게이트 구동회로; 및 상기 게이트 구동회로를 제어하며 상기 각 데이터 라인을 통해 상기 각 화소셀에 화상신호를 공급함과 아울러 상기 상부 및 하부 더미 게이트 라인 각각의 구동시 더미전압을 상기 각 데이터 라인에 공급하는 구동 집적회로를 포함하여 구성되는 것을 특징으로 한다.
집적회로, 화소셀, 충전, 화소전극, 화상신호, 극성

Description

액정 표시장치 및 그의 구동방법{LIQUID CRYSTAL DISPLAY DEVICE AND DRIVING METHOD THEREOF}
도 1은 본 발명의 제 1 실시 예에 따른 액정 표시장치를 나타내는 도면.
도 2는 도 1에 도시된 구동 집적회로를 나타내는 도면.
도 3은 도 1에 도시된 게이트 구동회로를 구동하기 위한 게이트 구동신호를 나타내는 파형도.
도 4는 도 1에 도시된 게이트 구동회로를 나타내는 도면.
도 5는 본 발명의 제 1 실시 예에 따른 액정 표시장치의 구동방법을 나타내는 파형도.
도 6 및 도 7은 본 발명의 실시 예에 따른 액정 표시장치의 액정패널에 표시되는 화상신호의 극성패턴을 나타내는 도면.
도 8은 본 발명의 제 2 실시 예에 따른 액정 표시장치를 나타내는 도면.
도 9는 도 8에 도시된 제 1 및 제 2 게이트 구동회로를 나타내는 도면.
< 도면의 주요 부분에 대한 부호설명 >
100 : 액정패널 102 : 하부기판
104 : 상부기판 110 : 화소셀
112 : 박막 트랜지스터 114 : 화소전극
120 : 게이트 구동회로 130 : 구동 집적회로
200 : 가요성 인쇄회로
본 발명은 액정 표시장치에 관한 것으로, 특히 데이터의 충전특성을 향상시킬 수 있도록 한 액정 표시장치 및 그의 구동방법에 관한 것이다.
일반적으로 액정 표시장치는 전계를 이용하여 액정의 광 투과율을 조절함으로써 화상을 표시하게 된다.
이를 위해, 액정 표시장치는 두 장의 유리기판 사이에 액정이 형성되고 매트릭스 형태로 배열된 화소셀들과 화소셀들에 공급되는 신호를 절환하기 위한 스위치 소자들로 구성된 액정패널과, 액정패널을 구동하기 위한 구동 회로부와, 액정패널에 광을 조사하는 백 라이트 유닛(Back Light Unit)을 포함하여 구성된다.
최근 액정패널의 신호라인 수 또는 회로 부품의 수를 감소시켜 얇고 가벼움과 동시에 저렴한 액정 표시장치가 개발되고 있다. 이에 따라 대한민국 공개특허공보 2003-39972호에서는 표시 영역의 주변 영역에 액정패널을 구동하는 하나의 통합 구동 칩을 장착함으로써 칩을 장착하는데 소요되는 공정시간 및 불량율을 감소시킬 수 있고, 더불어 전체적인 사이즈를 줄일 수 있는 온 글라스 싱글칩 액정 표시장치가 제안되었다.
그러나, 온 글라스 싱글칩 액정 표시장치는 다음과 같은 문제점이 있다.
첫째, 단위 화소를 구성하는 서로 다른 컬러 픽셀들이 액정패널의 수평방향(게이트 라인 방향)으로 배치되는 수직 스트라이프 구조를 가짐으로써 액정패널에 화상신호를 공급하는 데이터 라인의 수가 많은 단점이 있다.
둘째, 데이터 라인 수의 증가로 인하여 통합 구동 칩의 크기가 증가하게 되므로 소형(예를 들어 360×160의 해상도) 액정패널 이외에는 적용할 수 없다는 문제점이 있다.
셋째, 데이터 라인 수를 감소시키기 위하여 선택회로와 같은 추가적인 회로가 필요하다는 단점이 있다.
넷째, 게이트 라인의 액티브 구간 동안 선택회로를 이용하여 아날로그 픽셀 데이터를 시분할하여 복수의 데이터 라인에 공급함으로써 픽셀 데이터의 충전시간이 감소하며, 픽셀 데이터의 충전시간을 고려하여 액정패널의 해상도를 설계해야만 하는 문제점이 있다.
다섯째, 통합 구동 칩의 각 채널로부터 출력되는 아날로그 픽셀 데이터를 수평라인 단위로 반전시킴으로써 소비전력이 높다는 문제점이 있다.
따라서 상기와 같은 문제점을 해결하기 위하여, 본 발명은 데이터의 충전특성을 향상시킬 수 있도록 한 액정 표시장치 및 그의 구동방법을 제공하는데 있다.
또한, 본 발명은 구조를 간소화함과 아울러 소비전력을 감소시킬 수 있도록 한 액정 표시장치 및 그의 구동방법을 제공하는데 있다.
상기와 같은 기술적 과제를 달성하기 위한 본 발명의 실시 예에 따른 액정 표시장치는 1 수평구간을 서로 다른 단색 화상을 표시하는 제 1 내지 3 서브구간으로 나누어 컬러 화상을 표시하도록 n개의 게이트 라인과 m개의 데이터 라인에 의해 정의되는 영역마다 화소셀이 형성된 표시부와, 표시부의 상부 및 하부 각각에 형성된 상부 및 하부 더미 게이트 라인들을 가지는 액정패널; 상기 액정패널에 형성되어 상기 각 게이트 라인을 구동하는 게이트 구동회로; 및 상기 게이트 구동회로를 제어하며 상기 각 데이터 라인을 통해 상기 각 화소셀에 화상신호를 공급함과 아울러 상기 상부 및 하부 더미 게이트 라인 각각의 구동시 더미전압을 상기 각 데이터 라인에 공급하는 구동 집적회로를 포함하여 구성되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 액정 표시장치의 구동방법은 n개의 게이트 라인과 m개의 데이터 라인에 의해 정의되는 영역마다 화소셀이 형성된 표시부를 가지는 액정패널을 포함하는 액정 표시장치의 구동방법에 있어서, 상기 표시부의 상부 및 하부 각각에 형성된 상부 및 하부 더미 게이트 라인 각각에 게이트 온 전압을 공급하는 단계; 상기 상부 및 하부 더미 게이트 라인 각각에 공급되는 상기 게이트 온 전압에 따라 상기 각 데이터 라인을 더미전압으로 예비충전하는 단계; 1 수평구간을 서로 다른 단색 화상을 표시하는 제 1 내지 3 서브구간으로 나누고 각 서브구간에 대응되는 서브구간 데이터를 생성하는 단계; 상기 n개의 게이트 라인들에 게이트 온 전압을 순차적으로 공급하는 단계; 및 상기 서브구간 데이터를 화상신호로 변환하고 상기 n개의 게이트 라인 각각에 공급되는 상기 게이트 온 전압에 따라 상기 화상신호를 상기 각 데이터 라인을 통해 상기 각 화소셀에 공급하는 단계를 포함하 여 이루어진 것을 특징으로 한다.
이하, 첨부된 도면 및 실시 예를 통해 본 발명의 실시 예를 구체적으로 살펴보면 다음과 같다.
도 1은 본 발명의 제 1 실시 예에 따른 액정 표시장치를 나타내는 도면이다.
도 1을 참조하면, 본 발명의 제 1 실시 예에 따른 액정 표시장치는 1 수평구간을 서로 다른 단색 화상을 표시하는 제 1 내지 3 서브구간으로 나누어 컬러 화상을 표시하도록 n개의 게이트 라인(GL1 내지 GLn)과 m개의 데이터 라인(DL1 내지 DLm)에 의해 정의되는 영역마다 화소셀(110)이 형성된 표시부와, 표시부의 상부 및 하부 각각에 형성된 상부 및 하부 더미 게이트 라인들(GL0, GLn+1)을 가지는 액정패널(100)과, 액정패널(100)에 형성되어 각 게이트 라인(GL0 내지 GLn+1)을 구동하는 게이트 구동회로(120)와, 게이트 구동회로(120)를 제어하며 각 데이터 라인(DL1 내지 DLm)에 화상신호를 공급함과 아울러 상부 및 하부 더미 게이트 라인(GL0, GLn+1) 각각의 구동시 더미전압을 각 데이터 라인(DL1 내지 DLm)에 공급하는 구동 집적회로(130)와, 액정패널(100)에 부착되어 구동 집적회로(130)를 외부의 구동 시스템(미도시)에 연결하는 가요성 인쇄회로(200)를 포함하여 구성된다.
액정패널(100)은 서로 대향하도록 합착된 하부기판(102) 및 상부기판(104)과, 두 기판(102, 104) 사이의 셀갭을 일정하게 유지시키기 위한 스페이서(미도시)와, 스페이서에 의해 마련된 공간에 형성된 액정층(미도시)을 포함하여 구성된다.
하부기판(102)은 상부기판(104)에 대응되는 표시부와 표시부를 제외한 비표시부를 포함하여 구성된다.
하부기판(102)의 표시부에는 일정한 간격을 가지도록 제 1 방향(수직방향)으로 나란하게 형성된 m개의 데이터 라인(DL1 내지 DLm)과, 일정한 간격을 가지도록 제 1 방향과 교차되는 제 2 방향(수평방향)으로 나란하게 형성된 n개의 게이트 라인(GL1 내지 GLn)과, 복수의 데이터 라인들(DL1 내지 DLm) 및 게이트 라인들(GL1 내지 GLn)에 의해 정의되는 영역마다 형성된 화소셀(110)이 형성된다. 이때, 화상신호가 공급되는 데이터 라인들(DL1 내지 DLm)은 게이트 온 전압이 공급되는 게이트 라인들(GL)보다 적은 수를 갖는다.
화소셀(110) 각각은 게이트 라인(GL1 내지 GLn)과 데이터 라인(DL1 내지 DLm)에 접속되는 박막 트랜지스터(112)와, 박막 트랜지스터(112)에 접속된 화소전극(114)을 포함하여 구성된다.
박막 트랜지스터(112)는 게이트 라인(GL1 내지 GLn)에 접속된 게이트전극과, 데이터 라인(DL1 내지 DLm)에 접속된 소스전극과, 화소전극(114)에 접속된 드레인전극을 포함하여 구성된다. 이에 따라, 박막 트랜지스터(112) 각각은 게이트 라인(GL)에 공급되는 게이트 온 전압에 따라 스위칭되어 각 데이터 라인(DL1 내지 DLm)으로부터 공급되는 화상신호를 각 화소전극(114)에 공급한다.
화소전극(114)은 데이터 라인(DL1 내지 DLm)과 나란한 단변의 길이가 게이트 라인(GL1 내지 GLn)과 나란한 장변보다 상대적으로 짧게 형성된다. 이에 따라, 화소전극(114)은 수평 스트라이프 형태를 갖는다.
또한, 하부기판(102)에는 표시부의 상부에 형성되어 제 1 게이트 라인(GL1)의 구동 이전에 구동되는 상부 더미 게이트 라인(GL0)과, 상부 더미 게이트 라 인(GL0)과 데이터 라인들(DL1 내지 DLm)에 의해 정의되는 영역마다 형성된 상부 더미 화소셀(510a)과, 표시부의 하부에 형성되어 제 n 게이트 라인(GLn)의 구동 후에 구동되는 하부 더미 게이트 라인(GLn+1)과, 하부 더미 게이트 라인(GLn+1)과 데이터 라인들(DL1 내지 DLm)에 의해 정의되는 영역마다 형성된 하부 더미 화소셀(510b)이 더 형성된다. 이때, 상부 및 하부 더미 게이트 라인(GL0, GLn+1), 상부 및 하부 더미 화소셀(510a, 510b)은 액정패널(100)의 비표시부에 형성되거나 차광층(미도시)과 중첩되도록 형성될 수 있다.
상부 더미 화소셀(510a)은 상부 더미 게이트 라인(GL0)과 각 데이터 라인(DL1 내지 DLm)에 접속되는 상부 더미 박막 트랜지스터(512a)와, 각 상부 더미 박막 트랜지스터(512a)에 접속된 상부 더미 화소전극(514a)을 포함하여 구성된다. 이러한, 상부 더미 화소전극(514a)은 표시부에 형성된 화소셀(110)의 화소전극(114)과 동일한 크기를 가지거나 작은 크기를 갖는다.
마찬가지로, 하부 더미 화소셀(510b)은 하부 더미 게이트 라인(GLn+1)과 각 데이터 라인(DL1 내지 DLm)에 접속되는 하부 더미 박막 트랜지스터(512b)와, 각 하부 더미 박막 트랜지스터(512b)에 접속된 하부 더미 화소전극(514b)을 포함하여 구성된다. 이러한, 하부 더미 화소전극(514b)은 상부 더미 화소전극(514a)과 동일한 형태를 갖는다.
하부기판(102)의 비표시부에는 각 게이트 라인(GL0 내지 GLn+1) 각각에 접속되는 게이트 구동회로(120)가 형성됨과 아울러 구동 집적회로(130)가 실장된다.
상부기판(104)은 컬러필터, 공통전극, 차광층 등을 포함하여 구성된다. 여 기서, 공통전극은 액정층에 형성되는 액정에 따라 하부기판(102)에 형성될 수 있다.
컬러필터는 적색(R) 컬러필터, 녹색(G) 컬러필터 및 청색(B) 컬러필터가 데이터 라인(DL1 내지 DLm)의 방향으로 반복적으로 형성됨과 아울러 게이트 라인(GL1 내지 GLn)의 방향을 따라 동일한 색으로 형성된다.
공통전극은 액정층에 수직 전계를 형성하기 위해 화소전극(114)과 대향되도록 상부기판(104)의 전면에 형성되거나 라인 형태로 형성될 수 있다. 여기서, 공통전극은 액정층에 수평 전계를 형성하기 위해 화소전극(114)과 나란하도록 하부기판(102)에 형성될 수 있다.
차광층은 화소전극(114)에 중첩되는 개구영역을 제외한 나머지 영역에 중첩되도록 상부기판(104) 상에 형성된다.
이러한, 적색(R) 컬러필터, 녹색(G) 컬러필터 및 청색(B) 컬러필터 각각이 형성된 적색(R), 녹색(G) 및 청색(B)의 화소셀은 하나의 컬러 화상을 표시하기 위한 단위 화소를 구성한다.
가요성 인쇄회로(200)는 하부기판(102)의 비표시부에 마련된 패드부에 부착된다. 이러한, 가요성 인쇄회로(200)는 구동 시스템으로부터 공급되는 소스 데이터 신호(Data) 및 동기신호(DE, DCLK, Hsync, Vsync)를 구동 집적회로(130)에 전달한다.
구동 집적회로(130)는 복수의 입출력 패드를 가지도록 하부기판(102)의 비표시부에 형성된 집적회로 실장부에 실장된다. 이에 따라, 구동 집적회로(130)에 마 련된 각 입출력 범프들은 집적회로 실장부의 각 입출력 패드들에 전기적으로 접속되도록 실장된다.
구동 집적회로(130)는 가요성 인쇄회로(200)로부터 공급되는 동기신호(DE, DCLK, Hsync, Vsync) 중 적어도 하나를 이용하여 수평 동기신호(Hsync)의 한 주기에 대응되는 1 수평구간을 제 1 내지 제 3 서브구간으로 나누어 구동하기 위한 게이트 구동신호 및 데이터 제어신호를 생성한다.
또한, 구동 집적회로(130)는 소스 데이터 신호(Data)를 제 1 내지 제 3 서브구간 각각에 대응되는 적색 데이터(R), 녹색 데이터(G) 및 청색 데이터(B)로 정렬한 후, 아날로그 신호인 화상신호로 변환하여 데이터 라인들(DL)에 공급한다. 이때, 화상신호의 극성은 데이터 라인(DL) 단위로 반전됨과 아울러 적어도 1 프레임 단위로 반전된다.
그리고, 구동 집적회로(130)는 상부 및 하부 더미 게이트 라인들(GL0, GLn+1) 각각의 구동시 더미전압을 각 데이터 라인(DL1 내지 DLm)에 공급한다. 이때, 더미전압은 현재 프레임 동안 각 데이터 라인(DL1 내지 DLm)에 공급된 화상신호의 극성과 반전되는 극성을 갖는다. 이에 따라, 각 데이터 라인(DL1 내지 DLm)은 더미전압에 의해 예비충전됨으로써 화상신호의 극성 반전에 따른 표시부의 첫번째 및 마지막 라인에 접속된 각 화소셀(110)의 충전 특성이 향상된다.
도 2는 본 발명의 실시 예에 따른 구동 집적회로를 나타내는 블록도이다.
도 2를 도 1과 결부하면, 본 발명의 실시 예에 따른 구동 집적회로(130)는 신호 중계부(310), 제 1 전원 생성부(320), 클럭 생성부(322), 기준전압 설정 부(324), 제 2 전원 생성부(326), 신호 제어부(330), 제어신호 생성부(340), 승압회로(350), 계조전압 생성부(360), 공통전압 생성부(370) 및 데이터 변환부(380)를 포함하여 구성된다.
신호 중계부(310)는 가요성 인쇄회로(200)로부터 공급되는 소스 데이터 신호(Data) 및 동기신호(DE, DCLK, Hsync, Vsync)를 신호 제어부(330)로 중계한다.
클럭 생성부(322)는 제 1 및 제 2 전원 생성부(320, 326)를 구동시키기 위한 클럭을 생성한다.
제 1 전원 생성부(320)는 가요성 인쇄회로(200)로부터 공급되는 입력전원(Vin)을 이용하여 클럭 생성부(322)로부터 공급되는 클럭에 따라 제 1 전원, 즉 제 1 및 제 2 기준전압(VSP, VSN)을 생성한다. 이때, 가요성 인쇄회로(200)에 실장된 저항(210)과 커패시터(220) 및 인덕터(230) 등의 수동소자는 전원 신호라인(321a, 321b, 321c)을 통해 제 1 전원 생성부(320)에 접속되어 제 1 전원 생성부(320)에서 생성된 제 1 및 제 2 기준전압(VSP, VSN)을 바이어싱(Biasing)하거나 구동 집적회로(130)의 옵션기능을 설정하기 위하여 사용된다.
제 2 전원 생성부(326)는 제 1 전원 생성부(320)에서 생성된 제 1 및 제 2 기준전압(VSP, VSN)을 이용하여 액정패널(100)의 구동에 필요한 제 2 전원, 즉 제 1 및 제 2 구동전압(Vdd, Vss), 집적회로 구동전압(Vcc), 게이트 온 전압(Von) 및 게이트 오프 전압(Voff)을 생성한다.
기준전압 설정부(324)는 제 1 전원 생성부(320)로부터 계조전압 생성부(360)로 공급되는 제 1 및 제 2 기준전압(VSP, VSN)의 레벨을 설정한다.
신호 제어부(330)는 신호 중계부(310)의 구동을 제어하며, 구동 집적회로(130)의 내부 회로블록을 제어하는 역할을 한다.
또한, 신호 제어부(330)는 신호 중계부(310)로부터 공급되는 소스 데이터 신호(Data)를 액정패널(100)의 구동에 알맞도록 정렬하고, 정렬된 데이터(R, G, B)를 각 수평구간의 서브구간에 대응되도록 재정렬하여 데이터 변환부(380)에 공급한다.
구체적으로, 신호 제어부(330)는 신호 중계부(310)로부터 공급되는 소스 데이터 신호(Data)를 액정패널(100)의 해상도에 알맞도록 정렬한다. 그리고, 신호 제어부(330)는 정렬된 1 수평구간 단위의 소스 데이터 신호(Data)의 적색, 녹색 및 청색 데이터(R, G, B)를 1 수평구간의 제 1 내지 제 3 서브구간 각각에 대응되도록 재정렬하여 데이터 변환부(380)에 공급한다. 즉, 신호 제어부(330)는 소스 데이터 신호(Data) 중 적색 데이터(R)를 1 수평구간의 제 1 서브구간 데이터로 재정렬하고, 소스 데이터 신호(Data) 중 녹색 데이터(G)를 1 수평구간의 제 2 서브구간 데이터로 재정렬하고, 소스 데이터 신호(Data) 중 청색 데이터(B)를 1 수평구간의 제 3 서브구간 데이터로 재정렬한다.
또한, 신호 제어부(330)는 신호 중계부(310)로부터 공급되는 동기신호(DE, DCLK, Hsync, Vsync)를 제어신호 생성부(340)로 전달한다.
제어신호 생성부(340)는 신호 제어부(330)로부터 공급되는 동기신호(DE, DCLK, Hsync, Vsync) 중 적어도 하나를 이용하여 데이터 제어신호(DST, DSC, DOE, DPS) 및 게이트 구동신호(RVst1 내지 RVst4, RCLK1 내지 RCLK8)를 생성한다.
데이터 제어신호(DST, DSC, DOE, DPS)는 데이터 변환부(380)를 제어하기 위 한 데이터 스타트 신호(DST)와, 데이터 쉬프트 클럭(DSC)과, 데이터 출력신호(DOE) 및 데이터 극성신호(DPS)를 포함한다. 여기서, 제어신호 생성부(340)는 화상신호의 극성을 각 데이터 라인(DL)로 반전시킴과 아울러 적어도 1 프레임 단위로 반전시키기 위한 데이터 극성신호(DPS)를 생성한다.
게이트 구동신호(RVst1 내지 RVst4, RCLK1 내지 RCLK8)는, 도 3에 도시된 바와 같이, 게이트 구동회로(120)를 구동시키기 위한 제 1 내지 제 4 게이트 스타트 신호(RVst1 내지 RVst4)와 제 1 내지 제 8 게이트 클럭신호(RCLK1 내지 RCLK8)를 포함한다.
제 1 내지 제 4 게이트 스타트 신호(RVst1 내지 RVst4) 각각은 2 서브구간에 대응되는 펄스 폭(W1)을 가지며, 위상이 1 서브구간 단위로 순차 지연된다. 이때, 제 1 게이트 스타트 신호(RVst1)는 각 프레임의 제 1 수평구간(1H)의 이전 2 수평구간(T1)에서 라이징된다. 이러한, 제 1 내지 제 4 게이트 스타트 신호(RVst1 내지 RVst4)는 게이트 구동회로(120)의 구동을 개시시킨다.
제 1 내지 제 8 게이트 클럭신호(RCLK1 내지 RCLK8) 각각은 4 서브구간에 대응되는 펄스 폭(W2)을 가지며, 위상이 1 서브구간 단위로 순차 지연된다. 이때, 제 1 게이트 클럭신호(RCLK1)는 제 1 게이트 스타트 신호(Vst1)의 폴링시점에서 라이징된다. 여기서, 제 1 내지 제 8 게이트 클럭신호(RCLK1 내지 RCLK8) 각각의 라이징 시점은 게이트 펄스 폭 변조신호(미도시)에 의해 가변될 수 있다. 한편, 제 1 내지 제 4 게이트 스타트 신호(RVst1 내지 RVst4)와 제 1 내지 제 8 게이트 클럭신호(RCLK1 내지 RCLK8)는 블랭킹 구간의 리셋구간(RT)에서 리셋된다.
승압회로(350)는 제 2 전원 생성부(326)로부터 공급되는 게이트 온 전압(Von) 및 게이트 오프 전압(Voff)을 이용하여 제어신호 생성부(340)로부터 공급되는 제 1 내지 제 4 게이트 스타트 신호(RVst1 내지 RVst4)와 제 1 내지 제 8 게이트 클럭신호(RCLK1 내지 RCLK8)의 전압레벨을 승압한다. 여기서, 게이트 온 전압(Von)은 각 화소셀(110)의 박막 트랜지스터(112)를 턴-온시키기 위한 전압이고, 게이트 오프 전압(Voff)은 박막 트랜지스터(112)를 턴-오프시키기 위한 전압이다. 이러한, 승압회로(350)는 하부기판(102)의 비표시부에 형성된 게이트 구동신호 전송라인(140)을 통해 승압된 제 1 내지 제 4 게이트 스타트 신호(Vst1 내지 Vst4)와 제 1 내지 제 8 게이트 클럭신호(CLK1 내지 CLK8)를 게이트 구동회로(120)에 공급한다.
공통전압 생성부(370)는 제 2 전원 생성부(326)로부터 가요성 인쇄회로(200)의 수동소자를 통해 공급되는 제 1 및 제 2 구동전압(Vdd, Vss)과 제어신호 생성부(340)로부터 공급되는 데이터 극성신호(DPS)를 이용하여 액정패널(100)의 공통전극에 공급될 공통전압(Vcom)을 생성한다.
계조전압 생성부(360)는 제 1 전원 생성부(320)로부터 공급되는 제 1 및 제 2 기준전압(VSP, VSN)을 복수의 계조전압으로 세분화하여 데이터 변환부(380)에 공급한다. 여기서, 계조전압 생성부(360)는 소스 데이터 신호(Data)가 N비트일 경우, 2N개의 정극성(+) 계조전압과 부극성(-) 계조전압을 생성한다.
데이터 변환부(380)는 쉬프트 레지스터(381), 래치부(383), 디지털-아날로그 변환부(385), 버퍼부(387) 및 선택부(389)를 포함하여 구성된다.
쉬프트 레지스터(381)는 제어신호 생성부(340)로부터 공급되는 데이터 쉬프트 클럭(DSC)에 따라 데이터 스타트 신호(DST)를 순차적으로 쉬프트시켜 쉬프트 신호(SS)를 생성한다. 이때, 쉬프트 레지스터(381)는 신호 제어부(330)로부터 공급되는 방향신호에 따라 양방향으로 구동되는 양방향 쉬프트 레지스터가 될 수 있다.
래치부(383)는 쉬프트 레지스터(381)로부터 공급되는 쉬프트 신호(SS)에 따라 신호 제어부(330)로부터 공급되는 1 수평 라인분의 서브구간 데이터(R, G, B)를 순차적으로 래치한다. 그리고, 래치부(383)는 제어신호 생성부(340)로부터 공급되는 데이터 출력신호(DOE)에 따라 래치된 1 수평 라인분의 서브구간 데이터(Rdata)를 디지털-아날로그 변환부(385)에 공급한다.
디지털-아날로그 변환부(385)는 계조전압 생성부(360)로부터 공급되는 복수의 정극성 계조전압들과 부극성 계조전압들을 이용하여 래치부(383)로부터 공급되는 래치된 데이터(Rdata)를 아날로그 신호인 정극성 및 부극성 화상신호(PVS, NVS)로 변환한다. 이때, 디지털-아날로그 변환부(385)는 복수의 정극성 계조전압들 중 래치된 데이터(Rdata)의 계조값에 대응되는 하나의 계조전압을 정극성 화상신호(PVS)로 선택함과 동시에 복수의 부극성 계조전압들 중 래치된 데이터(Rdata)의 계조값에 대응되는 하나의 계조전압을 부극성 화상신호(NVS)로 선택한다.
버퍼부(387)는 제 1 전원 생성부(320)로부터 가요성 인쇄회로(200)의 수동소자를 통해 공급되는 제 1 및 제 2 구동전압(Vdd, Vss)을 이용하여 정극성 및 부극성 화상신호(PVS, NVS) 각각을 버퍼링한다. 이때, 버퍼부(387)는 데이터 라인(DL) 의 부하를 감안하여 정극성 및 부극성 화상신호(PVS, NVS) 각각을 증폭하여 출력한다.
선택부(389)는 제어신호 생성부(340)로부터 공급되는 데이터 극성신호(DPS)에 따라 버퍼부(387)로부터 공급되는 정극성 또는 부극성 화상신호(PVS, NVS)를 선택하여 데이터 라인들(DL1 내지 DLm)에 공급한다. 이때, 선택부(389)에서 출력되는 화상신호의 극성은 데이터 극성신호(DPS)에 따라 각 데이터 라인(DL) 단위로 반전됨과 아울러 적어도 1 프레임 단위로 반전된다. 이에 따라, 액정패널(100)에 공급되는 화상신호는 각 데이터 라인(DL) 단위로 반전되는 컬럼 인버젼 방식의 극성패턴을 갖는다.
도 1에서, 게이트 구동회로(120)는 박막 트랜지스터(112)의 형성 공정과 함께 각 게이트 라인들(GL0 내지 GLn+1) 각각에 접속되도록 하부기판(102)의 비표시부에 형성된다. 이러한, 게이트 구동회로(120)는 복수의 게이트 구동신호 전송라인(140)을 통해 구동 집적회로(130)로부터 공급되는 승압된 제 1 내지 제 4 게이트 스타트 신호(Vst1 내지 Vst4)에 의해 구동 개시되어 제 1 내지 제 8 게이트 클럭신호(CLK1 내지 CLK8)에 대응되는 게이트 온 전압을 게이트 라인들(GL0 내지 GLn+1)에 순차적으로 공급한다.
이를 위해, 게이트 구동회로(120)는, 도 4에 도시된 바와 같이, 상부 더미 스테이지(624m1), n개의 스테이지(6241 내지 624n) 및 하부 더미 스테이지(624m2)를 포함하여 구성된다. 여기서, n은 더미 게이트 라인들(GL0, GLn+1)을 제외한 게이트 라인의 총 개수를 의미한다.
상부 더미 스테이지(624m1)는 제 1 게이트 스타트 신호(Vst1)에 의해 구동되어 제 1 게이트 클럭신호(CLK1)에 대응되는 게이트 온 전압을 상부 더미 게이트 라인(GL0) 및 제 4 스테이지(6244)에 공급한다.
n개의 스테이지(6241 내지 624n) 중 4i-3(단, i는 제 1 내지 n/4인 자연수)번째 스테이지(6241, 6245...)는 제 2 게이트 스타트 신호(Vst2)에 의해 구동되어 제 2 및 제 6 게이트 클럭신호(CLK2, CLK6)에 따라 클럭신호(CLK2, CLK6)에 대응되는 게이트 온 전압을 4i-3번째 게이트 라인(GL1, GL5...)에 순차적으로 공급한다. 이때, 4i-3번째 스테이지(6241, 6245...) 중 첫번째 스테이지인 제 1 스테이지(6241)는 제 2 게이트 스타트 신호(Vst2)에 의해 구동되어 제 2 게이트 클럭신호(CLK2)를 제 1 게이트 라인(GL1) 및 제 5 스테이지(6245)에 공급한다. 그리고, 4i-3번째 스테이지(6241, 6245...) 중 첫번째 스테이지(6241)를 제외한 나머지 4i+1번째 스테이지(6245...) 각각은 4i-3번째 스테이지(6241, 6245...)로부터의 출력신호에 의해 구동되어 해당 게이트 라인(GL5, GL9, GL13...)에 게이트 온 전압을 순차적으로 공급한다.
n개의 스테이지(6241 내지 624n) 중 4i-2번째 스테이지(6242...)는 제 3 게이트 스타트 신호(Vst3)에 의해 구동되어 제 3 및 제 7 게이트 클럭신호(CLK3, CLK7)에 따라 클럭신호(CLK3, CLK7)에 대응되는 게이트 온 전압을 4i-2번째 게이트 라인(GL2, GL6...)에 순차적으로 공급한다. 이때, 4i-2번째 스테이지(6242...) 중 첫번째 스테이지인 제 2 스테이지(6242)는 제 3 게이트 스타트 신호(Vst3)에 의해 구동되어 제 3 게이트 클럭신호(CLK3)를 제 2 게이트 라인(GL2) 및 제 6 스테이지 (미도시)에 공급한다. 그리고, 4i-2번째 스테이지(6242...) 중 첫번째 스테이지(6242)를 제외한 나머지 4i+2번째 스테이지(미도시) 각각은 4i-2번째 스테이지(6242...)로부터의 출력신호에 의해 구동되어 해당 게이트 라인(GL6, GL10, GL14...)에 게이트 온 전압을 순차적으로 공급한다.
n개의 스테이지(6241 내지 624n) 중 4i-1번째 스테이지(6243...)는 제 4 게이트 스타트 신호(Vst4)에 의해 구동되어 제 4 및 제 8 게이트 클럭신호(CLK4, CLK8)에 따라 클럭신호(CLK4, CLK8)에 대응되는 게이트 온 전압을 4i-1번째 게이트 라인(GL3, GL7...)에 순차적으로 공급한다. 이때, 4i-1번째 스테이지(6243...) 중 첫번째 스테이지인 제 3 스테이지(6243)는 제 4 게이트 스타트 신호(Vst4)에 의해 구동되어 제 4 게이트 클럭신호(CLK4)를 제 3 게이트 라인(GL3) 및 제 7 스테이지(미도시)에 공급한다. 그리고, 4i-1번째 스테이지(6243...) 중 첫번째 스테이지(6243)를 제외한 나머지 4i+3번째 스테이지(미도시) 각각은 4i-1번째 스테이지(6243...)로부터의 출력신호에 의해 구동되어 해당 게이트 라인(GL7, GL11, GL15...)에 게이트 온 전압을 순차적으로 공급한다.
n개의 스테이지(6241 내지 624n) 중 4i번째 스테이지(6244...)는 상부 더미 스테이지(624m1)의 출력신호에 의해 구동되어 제 5 및 제 1 게이트 클럭신호(CLK5, CLK1)에 따라 클럭신호(CLK5, CLK1)에 대응되는 게이트 온 전압을 4i번째 게이트 라인(GL4, GL8...)에 순차적으로 공급한다. 이때, 4i번째 스테이지(6244...) 중 첫번째 스테이지인 제 4 스테이지(6244)는 상부 더미 스테이지(624m1)의 출력신호에 의해 구동되어 제 5 게이트 클럭신호(CLK5)를 제 4 게이트 라인(GL4) 및 제 8 스테이지(미도시)에 공급한다. 그리고, 4i번째 스테이지(6244...) 중 첫번째 스테이지(6244)를 제외한 나머지 4i+4번째 스테이지(미도시) 각각은 4i번째 스테이지(6244...)로부터의 출력신호에 의해 구동되어 해당 게이트 라인(GL8, GL12, GL16...)에 게이트 온 전압을 순차적으로 공급한다.
하부 더미 스테이지(624m2)는 제 n-3 스테이지(624n-3)의 출력신호에 의해 구동되어 제 2 게이트 클럭신호(CLK2)에 대응되는 게이트 온 전압을 하부 더미 게이트 라인(GLn+1)에 공급한다.
도 5는 본 발명의 실시 예에 따른 액정 표시장치의 구동방법을 나타내는 파형도이다.
도 5를 도 1과 결부하여 본 발명의 실시 예에 따른 액정 표시장치의 구동방법을 설명하면 다음과 같다.
먼저, 게이트 구동회로(120)는 구동 집적회로(130)로부터 공급되는 제 1 내지 제 4 게이트 스타트 신호(Vst1 내지 Vst4)와 4 서브구간의 펄스 폭을 가지는 제 1 내지 제 8 게이트 클럭신호(CLK1 내지 CLK8)에 따라 제 1 수평구간(1H)의 시작구간(T2)의 이전 4 서브구간(T1)에서부터 1 수평구간 단위로 중첩되도록 1 서브구간 단위로 쉬프트되는 게이트 온 전압을 각 게이트 라인(GL0 내지 GLn+1)에 순차적으로 공급한다.
제 1 수평구간(1H)의 이전 1 서브구간에 있어서, 구동 집적회로(130)는 상부 더미 게이트 라인(GL0)에 공급되는 게이트 온 전압에 동기되도록 더미전압(DD)을 각 데이터 라인(DL)에 공급한다. 이에 따라, 상부 더미 게이트 라인(GL0)에 접속 된 각 상부 더미 화소셀(510a) 각각은 더미전압(DD)을 충전한다. 결과적으로, 제 1 수평구간(1H)의 이전 1 서브구간 동안, 각 데이터 라인(DL)은 이전 프레임 동안 각 화소셀(110)에 공급된 화상신호의 극성과 반전되는 극성을 가지는 더미전압(DD)으로 충전된다. 이와 동시에, 1 서브구간 단위로 위상 지연되는 게이트 온 전압에 의해 제 1 내지 제 3 게이트 라인(GL1, GL2, GL3) 각각에 접속된 각 화소셀(110)은 더미전압(DD)을 예비충전한다.
제 1 수평구간(1H)의 제 1 서브구간(1ST)에 있어서, 구동 집적회로(130)는 제 1 게이트 라인(GL1)에 공급되는 게이트 온 전압에 동기되도록 각 데이터 라인(DL) 단위로 극성이 반전되는 적색(R) 화상신호(Vdata)를 각 데이터 라인(DL)에 공급한다. 이에 따라, 제 1 게이트 라인(GL1)에 접속되어 더미전압(DD)으로 예비충전된 각 화소셀(110) 각각은 적색(R) 화상신호(Vdata)를 본충전하여 적색(R) 화상을 표시한다. 이와 동시에, 1 서브구간 단위로 위상 지연되는 게이트 온 전압에 의해 제 2 및 제 3 게이트 라인(GL2, GL3) 각각에 접속되어 더미전압(DD)으로 예비충전된 각 화소셀(110)은 적색(R) 화상신호(Vdata)를 재충전하고, 제 4 게이트 라인(GL4)에 접속된 각 화소셀(110)은 적색(R) 화상신호(Vdata)를 예비충전한다.
제 1 수평구간(1H)의 제 2 서브구간(2ST)에 있어서, 구동 집적회로(130)는 제 2 게이트 라인(GL2)에 공급되는 게이트 온 전압에 동기되도록 제 1 서브구간(1ST)과 동일한 극성을 가지는 녹색(G) 화상신호(Vdata)를 각 데이터 라인(DL)에 공급한다. 이에 따라, 제 2 게이트 라인(GL2)에 접속되어 적색(R) 화상신호(Vdata)로 예비충전된 각 화소셀(110) 각각은 녹색(G) 화상신호(Vdata)를 본충전 하여 녹색(G) 화상을 표시한다. 이와 동시에, 1 서브구간 단위로 위상 지연되는 게이트 온 전압에 의해 제 3 및 제 4 게이트 라인(GL3, GL4) 각각에 접속되어 적색(R) 화상신호(Vdata)로 예비충전된 각 화소셀(110)은 녹색(G) 화상신호(Vdata)를 재충전하고, 제 5 게이트 라인(GL5)에 접속된 각 화소셀(110)은 녹색(G) 화상신호(Vdata)를 예비충전한다.
제 1 수평구간(1H)의 제 3 서브구간(3ST)에 있어서, 구동 집적회로(130)는 제 3 게이트 라인(GL3)에 공급되는 게이트 온 전압에 동기되도록 제 2 서브구간(2ST)과 동일한 극성을 가지는 청색(B) 화상신호(Vdata)를 각 데이터 라인(DL)에 공급한다. 이에 따라, 제 3 게이트 라인(GL3)에 접속되어 녹색(G) 화상신호(Vdata)로 예비충전된 각 화소셀(110) 각각은 청색(B) 화상신호(Vdata)를 본충전하여 청색(B) 화상을 표시한다. 이와 동시에, 1 서브구간 단위로 위상 지연되는 게이트 온 전압에 의해 제 4 및 제 5 게이트 라인(GL4, GL5) 각각에 접속되어 녹색(G) 화상신호(Vdata)로 예비충전된 각 화소셀(110)은 청색(B) 화상신호(Vdata)를 재충전하고, 제 6 게이트 라인(GL6)에 접속된 각 화소셀(110)은 청색(B) 화상신호(Vdata)를 예비충전한다.
이와 같은, 제 1 수평구간(1H)에서는 제 1 내지 제 3 서브구간(1ST, 2ST, 3ST) 각각에서 표시되는 적색(R) 화상, 녹색(G) 화상 및 청색(B) 화상이 혼합되어 컬러 화상이 표시된다.
마찬가지로, 제 2 수평구간(2H) 내지 마지막 수평구간 각각은 상술한 제 1 수평구간(1H)과 동일한 방식으로 구동된다.
그리고, 마지막 수평구간의 이후 1 서브구간에 있어서, 구동 집적회로(130)는 하부 더미 게이트 라인(GLn+1)에 공급되는 게이트 온 전압에 동기되도록 더미전압(DD)을 각 데이터 라인(DL)에 공급한다. 이에 따라, 하부 더미 게이트 라인(GLn+1)에 접속된 각 하부 더미 화소셀(510b) 각각은 더미전압(DD)을 충전한다. 결과적으로, 마지막 수평구간의 이후 1 서브구간 동안 각 데이터 라인(DL)은 현재 프레임 동안 각 화소셀(110)에 공급된 화상신호의 극성과 반전되는 극성을 가지는 더미전압(DD)으로 충전된다.
이와 같은, 본 발명의 제 1 실시 예에 따른 액정 표시장치 및 그의 구동방법은, 도 6 및 도 7에 도시된 바와 같이, 표시부에 표시되는 화상신호의 극성을 각 데이터 라인(DL) 단위로 반전시킴과 아울러 적어도 1 프레임 단위로 화상신호의 극성을 반전시킴으로써 소비전력을 감소시킬 수 있다.
또한, 본 발명의 제 1 실시 예에 따른 액정 표시장치 및 그의 구동방법은 표시부의 상부 및 하부 각각에 형성된 더미 게이트 라인들(GL0, GLn+1) 각각을 이용하여 각 데이터 라인(DL)을 예비 충전함으로써 화상신호의 극성반전에 따른 첫번째 및 마지막 수평라인에 접속된 각 화소셀의 충전 특성을 향상시킬 수 있다.
더욱이, 본 발명의 제 1 실시 예에 따른 액정 표시장치 및 그의 구동방법은 각 게이트 라인(GL)에 공급되는 게이트 온 전압을 적어도 2 서브구간 단위로 중첩시켜 적어도 2 서브구간 동안 동일한 극성의 화상신호로 각 화소셀을 예비충전시킴으로써 고해상도 모델에서의 충전시간을 충분히 확보하여 충전불량으로 인한 화질저하를 방지할 수 있다.
도 8은 본 발명의 제 2 실시 예에 따른 액정 표시장치를 나타내는 도면이고, 도 9는 본 발명의 제 2 실시 예에 따른 게이트 구동회로를 나타내는 도면이다.
도 8 및 도 9를 참조하면, 본 발명의 제 2 실시 예에 따른 액정 표시장치는 게이트 구동회로(920a, 920b)가 액정패널(900)의 양측에 형성되는 것을 제외하고는 도 1에 도시된 본 발명의 제 1 실시 예와 동일한 구성을 갖는다. 이에 따라, 게이트 구동회로(920a, 920b)를 제외한 다른 구성에 대한 설명은 상술한 본 발명의 제 1 실시 예에 대한 설명으로 대신하기로 한다.
게이트 구동회로(920a, 920b)는 액정패널(900)의 일측에 형성되어 상부 더미 게이트 라인(GL0) 및 우수번째 게이트 라인(GL2, GL4, GL6...)을 구동하는 제 1 게이트 구동회로(920a)와, 액정패널(900)의 타측에 형성되어 기수번째 게이트 라인(GL1, GL3, GL5...) 및 하부 더미 게이트 라인(GLn+1)을 구동하는 제 2 게이트 구동회로(920b)로 나누어진다.
제 1 게이트 구동회로(920a)는 복수의 제 1 게이트 구동신호 전송라인(940a)을 통해 구동 집적회로(130)로부터 공급되는 승압된 제 1 및 제 3 게이트 스타트 신호(Vst1, Vst3)에 의해 구동 개시되어 제 1, 3, 5 및 제 7 게이트 클럭신호(CLK1, CLK3, CLK5, CLK7)에 대응되는 게이트 온 전압을 상부 더미 게이트 라인(GL0) 및 우수번째 게이트 라인들(GL2, GL4, GL6...)에 순차적으로 공급한다.
이를 위해, 제 1 게이트 구동회로(920a)는 더미 스테이지(922m)와 제 1 내지 제 j(단, j는 n/2인 자연수) 스테이지(9221 내지 922j)를 포함하여 구성된다.
더미 스테이지(922m)는 제 1 게이트 스타트 신호(Vst1)에 의해 구동되어 제 1 게이트 클럭신호(CLK1)에 대응되는 게이트 온 전압을 상부 더미 게이트 라인(GL0) 및 제 2 스테이지(9222)에 공급한다.
j개의 스테이지(9221 내지 922j) 중 2k-1(단, k는 제 1 내지 j/2인 자연수)번째 스테이지(9221, 9223...)는 제 3 게이트 스타트 신호(Vst3)에 의해 구동되어 제 3 및 제 7 게이트 클럭신호(CLK3, CLK7)에 따라 클럭신호(CLK3, CLK7)에 대응되는 게이트 온 전압을 4i-2(단, i는 제 1 내지 n/4인 자연수)번째 게이트 라인(GL2, GL6...)에 순차적으로 공급한다. 이때, 2k-1번째 스테이지(9221, 9223...) 중 첫번째 스테이지인 제 1 스테이지(9221)는 제 3 게이트 스타트 신호(Vst3)에 의해 구동되어 제 3 게이트 클럭신호(CLK3)를 제 2 게이트 라인(GL2) 및 2k+1번째 스테이지(9223...)에 공급한다. 그리고, 2k-1번째 스테이지(9221, 9223...) 중 첫번째 스테이지(9221)를 제외한 나머지 2k+1번째 스테이지(9223...) 각각은 2k-1번째 스테이지(9221, 9223...)로부터의 출력신호에 의해 구동되어 해당 게이트 라인(GL6, GL10, GL14...)에 게이트 온 전압을 순차적으로 공급한다.
j개의 스테이지(9221 내지 922j) 중 2k번째 스테이지(9222...)는 더미 스테이지(922m)의 출력신호에 의해 구동되어 제 5 및 제 1 게이트 클럭신호(CLK5, CLK1)에 따라 클럭신호(CLK5, CLK1)에 대응되는 게이트 온 전압을 4i번째 게이트 라인(GL4, GL8, GL10...)에 순차적으로 공급한다. 이때, 2k번째 스테이지(9222...) 중 첫번째 스테이지인 제 2 스테이지(9222)는 더미 스테이지(922m)의 출력신호에 의해 구동되어 제 5 게이트 클럭신호(CLK5)를 제 4 게이트 라인(GL4) 및 2k+2번째 스테이지(미도시)에 공급한다. 그리고, 2k번째 스테이지(9222...) 중 첫번째 스테이지(9222)를 제외한 나머지 2k+2번째 스테이지(미도시) 각각은 2k번째 스테이지(9222...)로부터의 출력신호에 의해 구동되어 해당 게이트 라인(GL8, GL12, GL16...)에 게이트 온 전압을 순차적으로 공급한다.
제 2 게이트 구동회로(920b)는 복수의 제 2 게이트 구동신호 전송라인(940b)을 통해 구동 집적회로(130)로부터 공급되는 승압된 제 2 및 제 4 게이트 스타트 신호(Vst2, Vst4)에 의해 구동 개시되어 제 2, 4, 6 및 제 8 게이트 클럭신호(CLK2, CLK4, CLK6, CLK8)에 대응되는 게이트 온 전압을 기수번째 게이트 라인들(GL1, GL3, GL7...) 및 하부 더미 게이트 라인(GLn+1)에 순차적으로 공급한다.
이를 위해, 제 2 게이트 구동회로(920b)는 제 1 내지 제 j(단, j는 n/2인 자연수) 스테이지(9241 내지 924j)와 더미 스테이지(924m)를 포함하여 구성된다.
j개의 스테이지(9241 내지 924j) 중 2k-1(단, k는 제 1 내지 j/2인 자연수)번째 스테이지(9241, 9243...)는 제 2 게이트 스타트 신호(Vst2)에 의해 구동되어 제 2 및 제 6 게이트 클럭신호(CLK2, CLK6)에 따라 클럭신호(CLK2, CLK6)에 대응되는 게이트 온 전압을 4i-3(단, i는 제 1 내지 n/4인 자연수)번째 게이트 라인(GL1, GL5...)에 순차적으로 공급한다. 이때, 2k-1번째 스테이지(9241, 9243...) 중 첫번째 스테이지인 제 1 스테이지(9241)는 제 2 게이트 스타트 신호(Vst2)에 의해 구동되어 제 2 게이트 클럭신호(CLK2)를 제 1 게이트 라인(GL1) 및 2k+1번째 스테이지(9243...)에 공급한다. 그리고, 2k-1번째 스테이지(9241, 9243...) 중 첫번째 스테이지(9241)를 제외한 나머지 2k+1번째 스테이지(9243...) 각각은 2k-1번째 스테이지(9241, 9243...)로부터의 출력신호에 의해 구동되어 해당 게이트 라인(GL5, GL9, GL13...)에 게이트 온 전압을 순차적으로 공급한다.
j개의 스테이지(9241 내지 924j) 중 2k번째 스테이지(9242, 9244...)는 제 4 게이트 스타트 신호(Vst4)에 의해 구동되어 제 4 및 제 8 게이트 클럭신호(CLK4, CLK8)에 따라 클럭신호(CLK4, CLK8)에 대응되는 게이트 온 전압을 4i-1번째 게이트 라인(GL3, GL7, GL11...)에 순차적으로 공급한다. 이때, 2k번째 스테이지(9242, 9244...) 중 첫번째 스테이지인 제 2 스테이지(9242)는 제 4 게이트 스타트 신호(Vst4)에 의해 구동되어 제 4 게이트 클럭신호(CLK4)를 제 3 게이트 라인(GL3) 및 2k+2번째 스테이지(9244...)에 공급한다. 그리고, 2k번째 스테이지(9242, 9244...) 중 첫번째 스테이지(9242)를 제외한 나머지 2k+2번째 스테이지(9244...) 각각은 2k번째 스테이지(9242, 9244...)로부터의 출력신호에 의해 구동되어 해당 게이트 라인(GL7, GL11, GL15...)에 게이트 온 전압을 순차적으로 공급한다.
더미 스테이지(924m)는 제 j-1 스테이지(924j-1)의 출력신호에 의해 구동되어 제 2 게이트 클럭신호(CLK2)에 대응되는 게이트 온 전압을 하부 더미 게이트 라인(GLn+1)에 공급한다.
이와 같은, 본 발명의 제 2 실시 예에 따른 액정 표시장치는 본 발명의 제 1 실시 예와 동일한 효과를 제공할 수 있으며, 게이트 구동회로(920a, 920b)를 액정패널(900)의 양측에 형성하여 기판의 공간 활용 및 게이트 구동회로의 형성을 용이하게 할 수 있다.
한편, 이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같은 본 발명의 실시 예에 따른 액정 표시장치 및 그의 구동방법은 아래와 같은 효과를 제공한다.
첫째, 하나의 구동 집적회로로 액정패널을 구동함과 아울러 구동 집적회로를 액정패널에 내장함으로써 단가를 저감할 수 있으며 액정 표시장치의 두께를 최소화할 수 있다.
둘째, 각 화소셀이 수평 방향으로 배치됨으로써 데이터 라인들의 수를 1/3로 저감함으로써 소형뿐만 아니라 중형 액정 표시장치에도 적용될 수 있다.
셋째, 상부 및 하부 더미 게이트 라인을 이용하여 첫번째 수평구간 이전 및 마지막 수평구간 이후에 각 데이터 라인을 더미전압으로 예비충전함으로써 화상신호의 극성반전에 따른 첫번째 또는/및 수평라인에 접속된 각 화소셀의 충전 특성을 향상시킬 수 있다.
넷째, 각 게이트 라인에 공급되는 게이트 온 전압을 적어도 2 서브구간 단위로 중첩시켜 적어도 2 서브구간 동안 동일한 극성의 화상신호로 각 화소셀을 예비충전시킴으로써 고해상도 모델에서의 충전시간을 충분히 확보하여 충전불량으로 인한 화질저하를 방지할 수 있다.
다섯째, 게이트 구동회로를 액정패널의 양측에 형성하여 기판의 공간 활용 및 게이트 구동회로의 형성을 용이하게 할 수 있다.

Claims (12)

1 수평구간을 서로 다른 단색 화상을 표시하는 제 1 내지 3 서브구간으로 나누어 컬러 화상을 표시하도록 n개의 게이트 라인과 m개의 데이터 라인에 의해 정의되는 영역마다 화소셀이 형성된 표시부와, 표시부의 상부 및 하부 각각에 형성된 상부 및 하부 더미 게이트 라인들을 가지는 액정패널;
상기 액정패널에 형성되어 상기 각 게이트 라인을 구동하는 게이트 구동회로; 및
상기 게이트 구동회로를 제어하며 상기 각 데이터 라인을 통해 상기 각 화소셀에 화상신호를 공급함과 아울러 상기 상부 및 하부 더미 게이트 라인 각각의 구동시 더미전압을 상기 각 데이터 라인에 공급하는 구동 집적회로를 포함하여 구성되는 것을 특징으로 하는 액정 표시장치.
제 1 항에 있어서,
상기 액정패널에는 상기 데이터 라인의 방향을 따라 서로 다른 3색의 화소셀이 반복적으로 배치되고, 상기 데이터 라인에 교차하는 상기 게이트 라인의 방향을 따라 동일한 색의 화소셀이 배치되는 것을 특징으로 하는 액정 표시장치.
제 1 항에 있어서,
상기 화상신호의 극성은 상기 각 데이터 라인 단위로 반전되는 것을 특징으 로 하는 액정 표시장치.
제 3 항에 있어서,
상기 더미전압의 극성은 상기 각 화소셀에 공급된 상기 화상신호의 극성과 다른 것을 특징으로 하는 액정 표시장치.
제 4 항에 있어서,
상기 구동 집적회로는,
입력되는 소스 데이터 신호 및 동기신호를 중계하는 신호 중계부와,
제 1 전원을 생성하는 제 1 전원 생성부와,
상기 제 1 전원을 이용하여 제 2 전원을 생성하는 제 2 전원 생성부와,
상기 제 2 전원을 이용하여 상기 액정패널의 공통전극에 공급될 공통전압을 생성하는 공통전압 생성부와,
상기 신호 중계부로부터 공급되는 소스 데이터 신호를 색별로 정렬하여 제 1 내지 제 3 서브구간 데이터를 생성함과 아울러 상기 구동 집적회로의 내부를 제어하는 신호 제어부와,
상기 신호 제어부를 통해 공급되는 동기신호를 이용하여 데이터 제어신호와 상기 게이트 구동회로를 구동시키기 위한 게이트 구동신호를 생성하는 제어신호 생성부와,
상기 제 2 전원을 이용하여 상기 게이트 구동신호의 전압레벨을 승압하여 상 기 게이트 구동회로에 공급하는 승압회로와,
상기 제 1 전원을 이용하여 복수의 계조전압을 생성하는 계조전압 생성부와,
상기 복수의 계조전압을 이용하여 상기 데이터 제어신호에 따라 상기 서브구간 데이터를 상기 각 데이터 라인 단위로 반전되는 상기 화상신호로 변환하여 상기 각 데이터 라인에 공급하는 데이터 변환부를 포함하여 구성되는 것을 특징으로 하는 액정 표시장치.
제 5 항에 있어서,
상기 데이터 변환부는,
쉬프트 신호를 생성하는 쉬프트 레지스터와,
상기 쉬프트 신호에 따라 상기 서브구간 데이터를 래치하는 래치부와,
상기 복수의 계조전압을 이용하여 상기 래치된 서브구간 데이터를 정극성 및 부극성 화상신호로 변환하는 디지털-아날로그 변환부와,
상기 데이터 제어신호 중 데이터 극성신호에 따라 상기 정극성 또는 부극성 화상신호를 선택하여 상기 각 데이터 라인들에 공급하는 선택부를 포함하여 구성되는 것을 특징으로 하는 액정 표시장치.
제 1 항에 있어서,
상기 게이트 구동회로는 상기 액정패널에 형성되어 적어도 2 서브구간 단위로 중첩되도록 1 서브구간 단위로 쉬프트되는 게이트 온 전압을 상기 게이트 라인 들에 순차적으로 공급하는 것을 특징으로 하는 액정 표시장치.
제 7 항에 있어서,
상기 게이트 구동회로는,
상기 액정패널의 일측에 형성되어 상기 상부 더미 게이트 라인과 우수번째 게이트 라인들에 상기 게이트 온 전압을 순차적으로 공급하는 제 1 게이트 구동회로와,
상기 액정패널의 타측에 형성되어 기수번째 게이트 라인들과 상기 하부 더미 게이트 라인에 상기 게이트 온 전압을 공급하는 순차적으로 제 2 게이트 구동회로를 포함하여 구성되는 것을 특징으로 하는 액정 표시장치.
n개의 게이트 라인과 m개의 데이터 라인에 의해 정의되는 영역마다 화소셀이 형성된 표시부를 가지는 액정패널을 포함하는 액정 표시장치의 구동방법에 있어서,
상기 표시부의 상부 및 하부 각각에 형성된 상부 및 하부 더미 게이트 라인 각각에 게이트 온 전압을 공급하는 단계;
상기 상부 및 하부 더미 게이트 라인 각각에 공급되는 상기 게이트 온 전압에 따라 상기 각 데이터 라인을 더미전압으로 예비충전하는 단계;
1 수평구간을 서로 다른 단색 화상을 표시하는 제 1 내지 3 서브구간으로 나누고 각 서브구간에 대응되는 서브구간 데이터를 생성하는 단계;
상기 n개의 게이트 라인들에 게이트 온 전압을 순차적으로 공급하는 단계; 및
상기 서브구간 데이터를 화상신호로 변환하고 상기 n개의 게이트 라인 각각에 공급되는 상기 게이트 온 전압에 따라 상기 화상신호를 상기 각 데이터 라인을 통해 상기 각 화소셀에 공급하는 단계를 포함하여 이루어진 것을 특징으로 하는 액정 표시장치의 구동방법.
제 9 항에 있어서,
상기 화상신호의 극성은 상기 각 데이터 라인 단위로 반전되는 것을 특징으로 하는 액정 표시장치의 구동방법.
제 10 항에 있어서,
상기 더미전압의 극성은 상기 각 데이터 라인을 통해 상기 각 화소셀에 공급된 상기 화상신호의 극성과 다른 것을 특징으로 하는 액정 표시장치의 구동방법.
제 9 항에 있어서,
상기 인접한 2개의 게이트 라인에 공급되는 상기 게이트 온 전압은 적어도 2 서브구간 단위로 중첩되도록 1 서브구간 단위로 쉬프트되는 것을 특징으로 하는 액정 표시장치의 구동방법.
KR1020070057128A 2007-06-12 2007-06-12 액정 표시장치 및 그의 구동방법 KR101394925B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070057128A KR101394925B1 (ko) 2007-06-12 2007-06-12 액정 표시장치 및 그의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070057128A KR101394925B1 (ko) 2007-06-12 2007-06-12 액정 표시장치 및 그의 구동방법

Publications (2)

Publication Number Publication Date
KR20080109159A KR20080109159A (ko) 2008-12-17
KR101394925B1 true KR101394925B1 (ko) 2014-05-14

Family

ID=40368506

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070057128A KR101394925B1 (ko) 2007-06-12 2007-06-12 액정 표시장치 및 그의 구동방법

Country Status (1)

Country Link
KR (1) KR101394925B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220415232A1 (en) * 2020-06-30 2022-12-29 Hefei Boe Display Technology Co., Ltd. Driving method and driving circuit of display panel, and display apparatus

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102050511B1 (ko) 2012-07-24 2019-12-02 삼성디스플레이 주식회사 표시 장치
KR102027170B1 (ko) * 2012-12-18 2019-10-01 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR102168822B1 (ko) * 2014-11-20 2020-10-22 엘지디스플레이 주식회사 표시장치
CN104900180B (zh) * 2015-07-01 2018-02-13 京东方科技集团股份有限公司 一种源极驱动电路及其驱动方法、显示装置
KR20170007610A (ko) 2015-07-09 2017-01-19 삼성디스플레이 주식회사 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100228282B1 (ko) 1996-09-17 1999-11-01 윤종용 액정 표시 장치
KR100268557B1 (ko) 1997-02-13 2000-10-16 아베 아키라 표시장치의 구동방법
JP2002189203A (ja) 2000-09-18 2002-07-05 Lg Philips Lcd Co Ltd 液晶表示装置の駆動方法及び駆動回路
KR20060053343A (ko) * 2004-11-15 2006-05-22 삼성에스디아이 주식회사 액정 표시 장치의 구동방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100228282B1 (ko) 1996-09-17 1999-11-01 윤종용 액정 표시 장치
KR100268557B1 (ko) 1997-02-13 2000-10-16 아베 아키라 표시장치의 구동방법
JP2002189203A (ja) 2000-09-18 2002-07-05 Lg Philips Lcd Co Ltd 液晶表示装置の駆動方法及び駆動回路
KR20060053343A (ko) * 2004-11-15 2006-05-22 삼성에스디아이 주식회사 액정 표시 장치의 구동방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220415232A1 (en) * 2020-06-30 2022-12-29 Hefei Boe Display Technology Co., Ltd. Driving method and driving circuit of display panel, and display apparatus

Also Published As

Publication number Publication date
KR20080109159A (ko) 2008-12-17

Similar Documents

Publication Publication Date Title
US8400390B2 (en) Gate driving device and liquid crystal display having the same
KR101264719B1 (ko) 액정 표시장치
KR101493276B1 (ko) 타이밍 컨트롤러, 액정 표시 장치 및 액정 표시 장치의구동 방법
US8344991B2 (en) Display device and driving method thereof
JP4168339B2 (ja) 表示駆動装置及びその駆動制御方法並びに表示装置
US7283603B1 (en) Shift register with four phase clocks
JP5289761B2 (ja) 液晶表示装置
KR20070119346A (ko) 액정표시장치의 게이트구동회로 및 그 구동방법
KR20140035756A (ko) 검사회로를 포함하는 액정표시장치 및 이의 검사방법
KR101394925B1 (ko) 액정 표시장치 및 그의 구동방법
KR20150005259A (ko) 표시 패널 및 이를 포함하는 표시 장치
KR101374103B1 (ko) 액정 표시장치 및 그의 구동방법
KR101351379B1 (ko) 액정 표시장치
TW202215398A (zh) 移位暫存器及顯示裝置
KR101157941B1 (ko) 액정 표시장치의 구동장치 및 구동방법
KR101407297B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR20080086617A (ko) 액정표시장치 및 이의 구동방법
KR101493219B1 (ko) 액정 표시장치 및 그의 구동방법
JP5035165B2 (ja) 表示駆動装置及び表示装置
JPWO2013018595A1 (ja) 表示装置およびその駆動方法
KR20060030697A (ko) 오버랩 구동을 위한 액정표시장치용 쉬프트레지스터 및 그스테이지 회로
KR101419240B1 (ko) 액정표시장치 및 이의 구동방법
KR101340997B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR20070074176A (ko) 액정표시장치
KR101475074B1 (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 6