KR101407297B1 - 액정 표시장치의 구동장치와 그 구동방법 - Google Patents

액정 표시장치의 구동장치와 그 구동방법 Download PDF

Info

Publication number
KR101407297B1
KR101407297B1 KR1020070113648A KR20070113648A KR101407297B1 KR 101407297 B1 KR101407297 B1 KR 101407297B1 KR 1020070113648 A KR1020070113648 A KR 1020070113648A KR 20070113648 A KR20070113648 A KR 20070113648A KR 101407297 B1 KR101407297 B1 KR 101407297B1
Authority
KR
South Korea
Prior art keywords
gate
liquid crystal
data
signal
driving
Prior art date
Application number
KR1020070113648A
Other languages
English (en)
Other versions
KR20090047691A (ko
Inventor
박창근
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070113648A priority Critical patent/KR101407297B1/ko
Publication of KR20090047691A publication Critical patent/KR20090047691A/ko
Application granted granted Critical
Publication of KR101407297B1 publication Critical patent/KR101407297B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/77—Coupling devices for flexible printed circuits, flat or ribbon cables or like structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components

Abstract

본 발명은 액정 표시장치의 크기를 줄이고 그 제조 단가 및 소비전력을 감소시키면서도 영상의 표시 효율을 향상시킬 수 있도록 한 액정 표시장치의 구동장치와 그 구동방법에 관한 것이다.
이를 위해, 본 발명의 액정 표시장치는 복수의 데이터 및 게이트 라인에 의해 정의되는 영역마다 형성되며 데이터 라인의 방향으로 3색이 반복적으로 배치됨과 아울러 게이트 라인의 방향으로 동일한 색이 배치되는 복수의 화소셀을 가지는 액정패널; 상기 액정패널에 실장되어 적어도 하나의 게이트 라인을 동시에 순차적으로 구동하는 게이트 내장회로; 게이트 제어신호를 생성하여 상기 게이트 내장회로를 구동시킴과 아울러 상기 데이터 라인 단위로 반전됨과 아울러 적어도 한 프레임 단위로 반전되는 영상신호를 상기 각 데이터 라인에 공급하도록 상기 액정패널에 실장된 구동 집적회로; 및 상기 액정패널에 부착되어 상기 액정패널을 외부의 구동 시스템에 연결하는 가요성 인쇄회로를 구비한 것을 특징으로 한다.
구동 집적회로, 스타트 신호, 더미 스타트 신호, 더미 스캔펄스,

Description

액정 표시장치의 구동장치와 그 구동방법{Driving apparatus for liquid crystal display device and method for driving the same}
본 발명은 액정 표시장치에 관한 것으로, 특히 액정 표시장치의 제조 단가 및 소비전력을 감소시키면서도 영상신호의 충전 특성을 개선하여 영상의 표시 효율을 향상시킬 수 있도록 한 액정 표시장치의 구동장치와 그 구동방법에 관한 것이다.
최근, 평판 표시장치(Flat Panel Display)로는 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시 패널(Plasma Display Panel) 및 발광 표시장치(Light Emitting Display) 등이 대두되고 있다.
이 중, 액정 표시장치는 전계를 이용하여 액정의 광 투과율을 조절함으로써 영상을 표시하게 된다. 이를 위하여, 액정 표시장치는 복수의 화소셀을 가지는 액정패널과, 액정패널에 광을 조사하는 백 라이트 유닛 및 화소셀을 구동하기 위한 구동회로를 구비한다.
액정패널은 복수의 데이터 라인 및 게이트 라인에 의해 정의되는 영역마다 형성된 복수의 화소셀을 구비한다. 여기서, 각 화소셀은 게이트 라인의 방향으로 적색, 녹색 및 청색의 화소셀이 반복적으로 배치되는 수직 스트라이프 형태의 화소 구조를 가질 수 있다. 또한, 각 화소셀은 데이터 라인 방향으로 적색, 녹색 및 청색의 화소셀이 반복적으로 배치되는 수평 스트라이프 형태의 화소 구조를 갖기도 한다. 이러한, 적색, 녹색 및 청색의 화소셀은 하나의 컬러 영상을 표시하기 위한 단위 화소로 구성된다.
그러나, 각 화소셀이 수직 스트라이프 형태의 화소 구조를 갖는 경우, 각각의 단위 화소를 구동하기 위해서는 3개의 데이터 라인이 필요하게 되므로 영상신호를 공급하는 출력 채널 수가 증가하고, 이에 따른 제조 단가도 증가하게 된다.
도 1은 수평 스트라이프 형태의 화소 구조를 갖는 종래의 액정패널을 나타낸 구성도이다.
도 1에 도시된 종래의 액정패널은 복수의 데이터 라인(DL1 내지 Dlm) 및 게이트 라인(GL1 내지 GLn)에 의해 정의되는 영역마다 형성된 복수의 화소셀(PXL)을 갖는다. 이러한, 복수의 화소셀(PXL)은 데이터 라인의 방향(수직 방향)으로 3색이 반복적으로 배치되고 게이트 라인(수평 방향)의 방향으로 동일한 색이 배치되는 수평 스트라이프 형태를 갖는다.
화소셀(PXL) 각각은 게이트 라인(GL1 내지 GLn)과 데이터 라인(DL1 내지 Dlm)에 접속되는 박막 트랜지스터(Thin Film Transistor, 미도시)와 박막 트랜지스터에 접속된 화소 전극(미도시)을 구비한다. 그리고, 박막 트랜지스터는 각 게이트 라인(GL1 내지 GLn)에 접속된 게이트 전극, 각 데이터 라인(DL1 내지 DLm)에 접 속된 소스 전극 및 화소 전극에 접속된 드레인 전극을 구비한다. 이러한, 박막 트랜지스터는 각 게이트 라인(GL1 내지 GLn)으로부터의 스캔펄스에 응답하여 각 데이터 라인(DL1 내지 DLm)으로부터의 영상신호를 화소 전극에 공급한다.
이러한, 액정패널을 구동하기 위해 구동회로는 도 2에 도시된 바와 같이, 각 게이트 라인(GL1 내지 GLn)에 적어도 한 프레임 단위로 스캔펄스(GVout1 내지 GVoutn)를 순차적으로 공급하게 된다. 구체적으로, 상기 구동회로 중 게이트 구동부는 매 프레임 단위로 게이트 온 전압 예를 들어, 스캔펄스(GVout1 내지 GVoutn)를 순차적으로 발생하여 각 게이트 라인(GL1 내지 GLn)에 공급한다. 그리고, 데이터 구동부는 외부로부터의 영상 데이터를 아날로그 영상신호로 변환하여 각 데이터 라인(DL1 내지 Dlm)에 공급함으로써 각각의 화소셀(PXL)들이 영상을 표시하도록 한다.
하지만, 상술한 바와 같이 각 화소셀(PXL)이 수평 스트라이프 형태의 화소 구조를 갖고 영상을 표시하는 경우에는 적색, 녹색 및 청색의 시인성 차이로 인해 화질이 저하되는 문제점이 있다. 또한, 도 1과 같이, 각 데이터 라인(DL1 내지 Dlm)에 공급되는 영상신호의 극성을 인버젼시켜서 구동하는 경우, 영상신호의 미충전 구간이 발생하여 화질이 저하되거나 시인성이 높은 녹색 화소셀 라인이 인식되는 등의 문제점이 발생한다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 액정 표시장치의 제조 단가 및 소비전력을 감소시키면서도 영상신호의 충전 특성을 개선하여 영상의 표시 효율을 향상시킬 수 있도록 한 액정 표시장치의 구동장치와 그 구동방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 액정 표시장치의 구동장치는 복수의 데이터 및 게이트 라인에 의해 정의되는 영역마다 형성되며 데이터 라인의 방향으로 3색이 반복적으로 배치됨과 아울러 게이트 라인의 방향으로 동일한 색이 배치되는 복수의 화소셀을 가지는 액정패널; 상기 액정패널에 실장되어 적어도 하나의 게이트 라인을 동시에 순차적으로 구동하는 게이트 내장회로; 게이트 제어신호를 생성하여 상기 게이트 내장회로를 구동시킴과 아울러 상기 데이터 라인 단위로 반전됨과 아울러 적어도 한 프레임 단위로 반전되는 영상신호를 상기 각 데이터 라인에 공급하도록 상기 액정패널에 실장된 구동 집적회로; 및 상기 액정패널에 부착되어 상기 액정패널을 외부의 구동 시스템에 연결하는 가요성 인쇄회로를 구비한 것을 특징으로 한다.
상기 구동 집적회로는 1 수평 구간을 복수의 구간으로 나누어 각 서브 구간에 대응되는 색의 영상신호를 상기 데이터 라인들에 공급한 것을 특징으로 한다.
상기 복수의 화소셀은 상기 각 게이트 라인에 나란한 장변이 상기 데이터 라 인에 나란한 단변보다 긴 스트라이프 구조를 가지며, 상기 데이터 라인의 방향을 따라 인접한 데이터 라인들에 적어도 1개씩 엇갈리게 접속되는 것을 특징으로 한다.
상기 게이트 제어신호는 영상의 비표시 기간에 상기 더미 스캔펄스를 순차적으로 발생시키기 위한 더미 스타트 신호, 영상의 표시 기간에 상기 스캔펄스를 순차적으로 발생시키기 위한 스타트 신호, 및 서로 한 위상차씩 지연됨과 아울러 2 수평기간이 한 주기가 되도록 반복 발생된 제 1 내지 제 4 클럭펄스를 포함한 것을 특징으로 한다.
상기 게이트 내장회로는 상기 게이트 제어신호에 따라 적어도 한 프레임 단위로 상기 각 서브 구간마다 스캔펄스와 더미 스캔펄스를 동시에 출력하여 상기 적어도 하나의 게이트 라인들을 동시에 순차적으로 구동한 것을 특징으로 한다.
상기 각 화소셀들은 동일한 극성 및 색을 표시하는 이전단의 화소셀에 공급되는 영상신호에 따라 프리차징되고, 이전단에 동일 극성 및 동일 색의 화소셀이 없는 화소셀들은 더미 스캔펄스가 공급되는 타이밍에 상기 구동집적회로로부터 입력되는 차지 쉐어(Charge Share) 전압에 따라 프리차징된 것을 특징으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 액정 표시장치의 구동방법은 복수의 데이터 및 게이트 라인에 의해 정의되는 영역마다 형성되며 데이터 라인의 방향으로 3색이 반복적으로 배치됨과 아울러 게이트 라인의 방향으로 동일한 색이 배치되는 복수의 화소셀을 가지는 액정패널 및 상기 액정패널에 부착되어 상기 액정패널을 외부의 구동 시스템에 연결하는 가요성 인쇄회로를 구비한 액정 표시장치의 구동방법에 있어서, 게이트 제어신호를 생성하여 적어도 하나의 게이트 라인을 동시에 순차적으로 구동하는 단계; 및 상기 데이터 라인 단위로 반전됨과 아울러 적어도 한 프레임 단위로 반전되는 영상신호를 상기 각 데이터 라인에 공급하는 단계를 포함한 것을 특징으로 한다.
상기 각 데이터 라인의 구동방법은 1 수평 구간을 복수의 구간으로 나누어 각 서브 구간에 대응되는 색의 영상신호를 상기 데이터 라인들에 공급하는 단계를 더 포함한 것을 특징으로 한다.
상기 게이트 제어신호는 영상의 비표시 기간에 상기 더미 스캔펄스를 순차적으로 발생시키기 위한 더미 스타트 신호, 영상의 표시 기간에 상기 스캔펄스를 순차적으로 발생시키기 위한 스타트 신호, 및 서로 한 위상차씩 지연됨과 아울러 2 수평기간이 한 주기가 되도록 반복 발생된 제 1 내지 제 4 클럭펄스를 포함한 것을 특징으로 한다.
상기 각 게이트 라인의 구동단계는 상기 게이트 제어신호에 따라 적어도 한 프레임 단위로 상기 각 서브 구간마다 스캔펄스와 더미 스캔펄스를 동시에 출력하여 상기 적어도 하나의 게이트 라인들을 동시에 순차적으로 구동하는 단계를 더 포함한 것을 특징으로 한다.
상기 각 화소셀들은 동일한 극성 및 색을 표시하는 이전단의 화소셀에 공급되는 영상신호에 따라 프리차징되고, 이전단에 동일 극성 및 동일 색의 화소셀이 없는 화소셀들은 더미 스캔펄스가 공급되는 타이밍에 차지 쉐어(Charge Share) 전압에 따라 프리차징된 것을 특징으로 한다.
상기와 같은 본 발명의 실시 예에 따른 액정 표시장치는 다음과 같은 효과를 제공한다.
첫째, 하나의 구동 집적회로로 액정패널을 구동함과 아울러 구동 집적회로를 액정패널에 내장함으로써 단가를 저감할 수 있으며 액정 표시장치의 크기를 감소시킬 수 있다.
둘째, 동일한 극성 및 색을 표시하는 이전단의 화소셀에 공급되는 영상신호를 이용하여 인접한 화소셀들을 프리차징 시킬 수 있으므로, 영상신호의 충전 특성을 개선하여 영상의 표시 효율을 향상시킬 수 있다.
셋째, 영상신호의 극성을 데이터 라인 단위로 반전시킴과 아울러 프레임 단위로 반전시킴으로써 소비전력을 감소시킬 수 있다.
넷째, 각 화소셀이 수평 스트라이프 구조로 배치됨으로써 데이터 라인들의 수를 1/3로 저감할 수 있다.
이하, 상기와 같은 특징을 갖는 본 발명의 실시 예에 따른 액정 표시장치의 구동장치와 그 구동방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
도 3은 본 발명의 실시 예에 따른 액정 표시장치를 나타낸 구성도이다.
도 3에 도시된 액정 표시장치는 복수의 데이터 라인(DL) 및 게이트 라인(GL)에 의해 정의되는 영역마다 형성되며 데이터 라인의 방향(수직 방향)으로 3색이 반 복적으로 배치됨과 아울러 게이트 라인(수평 방향)의 방향으로 동일한 색이 배치되는 복수의 화소셀(11)을 가지는 액정패널(10), 상기 액정패널(10)에 실장되어 적어도 하나의 게이트 라인(GL)을 동시에 순차적으로 구동하는 게이트 내장회로(12), 게이트 제어신호를 생성하여 상기 게이트 내장회로(12)를 구동시킴과 아울러 상기 데이터 라인 단위로 반전됨과 아울러 적어도 한 프레임 단위로 반전되는 영상신호를 상기 각 데이터 라인에 공급하도록 상기 액정패널에 실장된 구동 집적회로(13) 및 액정패널(10)에 부착되어 액정패널(10)을 외부의 구동 시스템(미도시)에 연결하는 가요성 인쇄회로(20)를 구비한다.
액정패널(10)은 서로 대향하여 합착된 하부기판(14) 및 상부기판(15), 두 기판(14,15) 사이의 셀갭을 일정하게 유지시키기 위한 스페이서(미도시) 및 스페이서에 의해 마련된 액정공간에 채워진 액정층(미도시)을 구비한다.
하부기판(14)은 상부기판(15)에 대응되는 표시영역과 표시영역을 제외한 비표시영역을 구비한다.
하부기판(14)의 표시영역에는 일정한 간격을 가지도록 제 1 방향으로 나란하게 형성된 복수의 데이터 라인(DL), 일정한 간격을 가지도록 제 1 방향과 교차되는 제 2 방향으로 나란하게 형성된 복수의 게이트 라인(GL), 복수의 데이터 라인들(DL) 및 게이트 라인들(GL)에 의해 정의되는 영역마다 형성된 화소셀(11)을 포함하여 구성된다. 이때, 영상신호가 공급되는 데이터 라인들(DL)은 게이트 온 전압 예를 들어, 스캔펄스가 공급되는 게이트 라인들(GL)보다 적은 수를 가지도록 형성된다.
화소셀(11) 각각은 게이트 라인(GL)과 데이터 라인(DL)에 접속되는 박막 트랜지스터(16) 및 박막 트랜지스터(16)에 접속된 화소 전극(17)을 구비한다.
박막 트랜지스터(16)는 게이트 라인(GL)에 접속된 게이트 전극, 데이터 라인(DL)에 접속된 소스 전극 및 화소 전극(17)에 접속된 드레인 전극을 구비한다. 이때, 박막 트랜지스터(16) 각각은 데이터 라인(DL)을 따라 엇갈리는 형태로 배치된다. 즉, 데이터 라인(DL)을 따라 상하로 인접한 2개의 화소셀(11) 각각의 박막 트랜지스터(16)는 서로 다른 데이터 라인(DL)에 접속된다. 이에 따라, 홀수번째 게이트 라인(GL2n-1)에 접속된 박막 트랜지스터(16) 각각은 제 1 내지 제 m 데이터 라인(DL1 내지 DLm)으로부터의 영상신호를 각 화소 전극(17)에 공급하고, 짝수번째 게이트 라인(GL2n)에 접속된 박막 트랜지스터(16) 각각은 제 2 내지 제 m+1 데이터 라인(DL2 내지 DLm+1)으로부터의 영상신호를 각 화소 전극(17)에 공급한다.
화소 전극(17)은 데이터 라인(DL)과 나란한 단변의 길이가 게이트 라인(GL)과 나란한 장변보다 상대적으로 짧게 형성된다. 이에 따라, 화소 전극(17)은 수평 스트라이프 형태를 갖는다.
하부기판(14)의 비표시영역에는 복수의 게이트 라인(GL) 각각에 접속되는 게이트 내장회로(12)가 형성됨과 아울러 구동 집적회로(13)가 실장된다.
상부기판(15)은 컬러필터, 공통전극, 차광층 등을 포함하여 구성된다. 여기서, 공통전극은 액정층에 형성되는 액정에 따라 하부기판(14)에 형성될 수 있다.
컬러필터는 적색(R) 컬러필터, 녹색(G) 컬러필터 및 청색(B) 컬러필터가 데이터 라인(DL)의 방향으로 반복적으로 형성됨과 아울러 게이트 라인(GL)의 방향을 따라 동일한 색으로 형성된다.
공통전극은 액정층에 수직 전계를 형성하기 위해 화소 전극(17)과 대향되도록 상부기판(15)의 전면에 형성되거나 라인 형태로 형성될 수 있다. 여기서, 공통전극은 액정층에 수평 전계를 형성하기 위해 화소전극(17)과 나란하도록 하부기판(14)에 형성될 수 있다.
차광층은 화소전극(17)에 중첩되는 개구영역을 제외한 나머지 영역에 중첩되도록 상부기판(15) 상에 형성된다.
이러한, 적색(R) 컬러필터, 녹색(G) 컬러필터 및 청색(B) 컬러필터 각각이 형성된 적색(R), 녹색(G) 및 청색(B)의 화소셀(11)은 하나의 컬러 영상을 표시하기 위한 단위 화소를 구성한다.
가요성 인쇄회로(20)는 하부기판(14)의 비표시영역에 마련되어 패드부에 부착된다. 이러한, 가요성 인쇄회로(20)는 구동 시스템으로부터 공급되는 소스 데이터신호(Data) 및 동기신호(DE, DCLK, Hsync, Vsync)를 구동 집적회로(13)에 전달한다.
구동 집적회로(13)는 하부기판(14)의 비표시영역에 복수의 입출력 패드가 형성된 집적회로 실장부에 실장된다. 이에 따라, 구동 집적회로(13)에 마련된 복수의 입출력 범프(Bump)이 집적회로 실장부의 입출력 패드들 각각에 전기적으로 접속되도록 실장된다.
구동 집적회로(13)는 가요성 인쇄회로(20)를 통해 공급되는 동기신호(DE, DCLK, Hsync, Vsync) 중 적어도 하나의 신호를 이용하여 수평 동기신호(Hsync)의 한 주기에 대응되는 1 수평구간을 제 1 내지 제 3 서브구간으로 나누어 구동하기 위한 게이트 제어신호 및 데이터 제어신호를 생성한다.
구체적으로, 구동 집적회로(13)는 영상 데이터(Data)를 각각의 서브구간에 대응되는 적색 데이터(R), 녹색 데이터(G) 및 청색 데이터(B)로 정렬한 후 아날로그 신호인 영상신호로 변환하여 데이터 라인들(DL)에 공급한다. 그리고, 게이트 내장회로(12)가 각 서브 구간마다 스캔펄스와 더미 스캔펄스를 동시에 발생하여 적어도 하나의 게이트 라인들(GL)에 순차적으로 동시 공급할 수 있도록 게이트 제어신호를 생성한다. 다시 말하여, 구동 집적회로(13)는 게이트 내장회로(12)가 매 프레임 단위로 각 서브 구간마다 스캔펄스와 더미 스캔펄스를 동시에 출력하여 적어도 하나의 게이트 라인들(GL)을 동시에 순차적으로 구동하도록 한다. 이러한, 게이트 내장회로(12)의 구동방법에 대해서는 이후에 보다 구체적으로 설명하기로 한다.
도 4는 도 3에 도시된 구동 집적회로를 구체적으로 나타낸 구성도이다.
도 4에 도시된 구동 집적회로(13)는 신호 중계부(310), 제 1 전원 생성부(320), 클럭 생성부(322), 기준전압 설정부(324), 제 2 전원 생성부(326), 신호 제어부(330), 제어신호 생성부(340), 승압회로(350), 계조전압 생성부(360) 및 데이터 변환부(380)를 구비한다.
신호 중계부(310)는 가요성 인쇄회로(20)로부터 공급되는 영상 데이터(Data) 및 동기신호(DE, DCLK, Hsync, Vsync)를 신호 제어부(330)로 중계한다.
클럭 생성부(322)는 제 1 및 제 2 전원 생성부(320,326)를 구동시키기 위한 클럭을 생성한다.
제 1 전원 생성부(320)는 가요성 인쇄회로(20)로부터 공급되는 입력전원(Vin)을 이용하여 클럭 생성부(322)로부터 공급되는 클럭에 따라 제 1 전원, 즉 제 1 및 제 2 기준전압(VSP,VSN)을 생성한다. 이때, 가요성 인쇄회로(20)에 실장된 저항(21)과 커패시터(22) 및 인덕터(23) 등의 수동소자는 전원 신호라인(321a,321b,321c)을 통해 제 1 전원 생성부(320)에 접속되어 제 1 전원 생성부(320)에서 생성된 제 1 및 제 2 기준전압(VSP,VSN)을 바이어싱(Biasing)하거나 구동 집적회로(13)의 옵션기능을 설정하기 위해 사용된다.
제 2 전원 생성부(326)는 제 1 전원 생성부(320)에서 생성된 제 1 및 제 2 기준전압(VSP,VSN)을 이용하여 액정패널(10)의 구동에 필요한 제 2 전원 즉, 제 1 및 제 2 구동전압(Vdd,Vss), 집적회로 구동전압(Vcc), 게이트 온 전압(Von) 및 게이트 오프 전압(Voff)을 생성한다.
기준전압 설정부(324)는 제 1 전원 생성부(320)로부터 계조전압 생성부(360)로 공급되는 제 1 및 제 2 기준전압(VSP,VSN)의 레벨을 설정한다.
공통전압 생성부(328)는 제 2 전원 생성부(326)로부터 가요성 인쇄회로(20)의 수동소자를 통해 공급되는 제 1 및 제 2 구동전압(Vdd,Vss)을 이용하여 액정패널(10)의 공통전극에 공급될 공통전압을 생성한다. 이때, 가요성 인쇄회로(20)에는 도시하지 않은 저항과 커패시터 중 적어도 하나를 이용하여 공통전압 생성부(328)에서 생성되는 공통전압(Vcom)을 가변하기 위한 공통전압 가변부(미도시)가 구비될 수 있다.
신호 제어부(330)는 신호 중계부(310)의 구동을 제어하며, 구동 집적회로(13)의 내부 회로블록을 제어하는 역할을 한다.
또한, 신호 제어부(330)는 도 5에 도시된 바와 같이 신호 중계부(310)로부터 공급되는 영상 데이터(Data)를 액정패널(10)의 구동에 알맞도록 정렬하고, 정렬된 영상 데이터(RGB)를 데이터 변환부(380)에 공급한다.
구체적으로, 신호 제어부(330)는 신호 중계부(310)로부터 공급되는 1 수평 구간의 영상 데이터(Data)를 제 1 내지 제 3 서브구간 각각에 대응되도록 적색 데이터(R), 녹색 데이터(G) 및 청색 데이터(B)로 정렬한다.
그리고, 신호 제어부(330)는 정렬된 적색 데이터(R)를 1 수평구간의 제 1 서브구간(1ST) 동안 제 1 내지 제 m 데이터 라인(DL1 내지 DLm) 중 홀수번째 데이터 라인(DL1, DL3 내지 DLm-1)에 공급될 홀수번째 적색 데이터(RO1 내지 ROm/2)와 짝수번째 데이터 라인(DL2, DL4 내지 DLm)에 공급될 짝수번째 적색 데이터(RE1 내지 REm/2)로 재정렬한다.
이어, 신호 제어부(330)는 정렬된 녹색 데이터(G)를 1 수평구간의 제 2 서브구간(2ST) 동안 제 2 내지 제 m+1 데이터 라인(DL2 내지 DLm+1) 중 짝수번째 데이터 라인(DL2, DL4 내지 DLm)에 공급될 홀수번째 녹색 데이터(GO1 내지 GOm/2)와 홀수번째 데이터 라인(DL3, DL5 내지 DLm+1)에 공급될 짝수번째 녹색 데이터(GE1 내지 GEm/2)로 재정렬한다.
마찬가지로, 신호 제어부(330)는 정렬된 청색 데이터(B)를 1 수평구간의 제 3 서브구간(3ST) 동안 제 1 내지 제 m 데이터 라인(DL1 내지 DLm) 중 홀수번째 데 이터 라인(DL1, DL3 내지 DLm-1)에 공급될 홀수번째 청색 데이터(BO1 내지 BOm/2)와 짝수번째 데이터 라인(DL2, DL4 내지 DLm)에 공급될 짝수번째 청색 데이터(BE1 내지 BEm/2)로 재정렬한다.
또한, 신호 제어부(330)는 신호 중계부(310)로부터 공급되는 동기신호(DE, DCLK, Hsync, Vsync)를 제어신호 생성부(340)에 공급한다.
제어신호 생성부(340)는 신호 제어부(330)로부터 공급되는 동기신호(DE, DCLK, Hsync, Vsync) 중 적어도 하나의 신호를 이용하여 데이터 제어신호(DST, DSC, DOE, DPS) 및 게이트 구동신호(Vst, CLK1 내지 CLKi)를 생성한다.
데이터 제어신호(DST, DSC, DOE, DPS)는 데이터 변환부(380)를 제어하기 위한 데이터 스타트 신호(DST), 데이터 쉬프트 클럭(DSC), 데이터 출력신호(DOE) 및 데이터 극성신호(DPS)를 포함한다. 여기서, 제어신호 생성부(340)는 인접한 데이터 라인들(DL)에 서로 다른 극성의 영상신호를 공급함과 아울러 각 데이터 라인들(DL)에 공급되는 영상신호의 극성을 프레임 단위로 반전시키기 위한 데이터 극성신호(DPS)를 생성한다. 즉, 제어신호 생성부(340)는 영상신호의 극성을 데이터 라인 단위로 반전시킴과 아울러 프레임 단위로 반전시키는 컬럼 인버젼 방식의 데이터 극성신호(DSP)를 생성한다.
게이트 제어신호(RVst, RCLK1 내지 RCLKi)는 게이트 내장회로(12)를 구동시키기 위한 게이트 스타트 신호(RVst)와 제 1 내지 제 i 클럭신호(RCLK1 내지 RCLKi)를 포함한다. 여기서, 게이트 스타트 신호(RVst)와 제 1 내지 제 i 클럭신호(RCLK1 내지 RCLKi)는 게이트 내장회로(12)가 적어도 하나의 게이트 라인(GL)을 동시에 순차적으로 구동시키도록 발생된 더블 구동신호이다. 다시 말하여, 게이트 스타트 신호(RVst)는 적어도 하나의 게이트 라인들(GL)을 동시에 구동시키기 위한 더미 스타트 신호와 스타트 신호를 포함한다. 그리고, 제 1 내지 제 i 클럭신호(RCLK1 내지 RCLKi) 각각은 각 서브구간에 박막 트랜지스터들(16)을 동시에 턴-온시키기 위한 펄스 폭을 가지도록 위상이 순차적으로 지연된다. 여기서, 제 1 내지 제 i 클럭신호(RCLK1 내지 RCLKi)는 게이트 내장회로(12)에 따라 2상, 4상, 6상, 8상 및 10상 중 어느 하나가 될 수 있다. 이하에서는, 설명의 편의상 4상의 클럭신호(RCLK1 내지 RCLK4)를 이용한 것으로 설명하기로 한다.
승압회로(350)는 제 2 전원 생성부(326)로부터 공급되는 게이트 온 전압(Von) 및 게이트 오프 전압(Voff)을 이용하여 제어신호 생성부(340)로부터 공급되는 게이트 제어신호(RVst, RCLK1 내지 RCLKi)의 전압레벨을 승압한다. 여기서, 게이트 온 전압(Von)은 각 화소셀(11)의 박막 트랜지스터(16)를 턴-온시키기 위한 전압 예를 들어, 스캔펄스로 이용되는 전압이고, 게이트 오프 전압(Voff)은 박막 트랜지스터(16)를 턴-오프시키기 위한 전압이다. 이러한, 승압회로(350)는 하부기판(14)의 비표시영역에 형성된 게이트 구동신호 전송라인(18)을 통해 승압된 게이트 제어신호(Vst, CLK1 내지 CLKi)를 게이트 내장회로(12)에 공급한다.
계조전압 생성부(360)는 제 1 전원 생성부(320)로부터 공급되는 제 1 및 제 2 기준전압(VSP,VSN)을 세분화하여 복수의 계조전압을 생성하고, 생성된 복수의 계조전압을 데이터 변환부(380)에 공급한다. 여기서, 복수의 계조전압은 소스 데이 터신호(Data)가 N비트일 경우 2N개의 정극성(+)의 계조전압과 부극성(-)의 계조전압을 생성한다.
데이터 변환부(380)는 쉬프트 레지스터(381), 래치부(383), 디지털-아날로그 변환부(385), 버퍼부(387) 및 선택부(389)를 구비한다.
쉬프트 레지스터(381)는 제어신호 생성부(340)로부터 공급되는 데이터 쉬프트 클럭(DSC)에 따라 데이터 스타트 신호(DST)를 순차적으로 쉬프트시켜 쉬프트 신호(SS)를 생성한다. 이때, 쉬프트 레지스터(381)는 신호 제어부(330)로부터 공급되는 방향신호에 따라 양방향으로 구동되는 양방향 쉬프트 레지스터가 될 수 있다.
래치부(383)는 쉬프트 레지스터(381)로부터 공급되는 쉬프트 신호(SS)에 따라 신호 제어부(330)로부터 공급되는 1 수평 라인분의 데이터(RGB)를 순차적으로 래치한다. 그리고, 래치부(383)는 제어신호 생성부(340)로부터 공급되는 데이터 출력신호(DOE)에 따라 래치된 1 수평 라인분의 데이터(RData)를 디지털-아날로그 변환부(385)에 공급한다.
디지털-아날로그 변환부(385)는 계조전압 생성부(360)로부터 공급되는 복수의 정극성 계조전압들과 부극성 계조전압들을 이용하여 래치부(383)로부터 공급되는 래치된 데이터(RData)를 아날로그 신호인 정극성 및 부극성 영상신호(PVS, NVS)로 변환한다. 이때, 디지털-아날로그 변환부(385)는 복수의 정극성 계조전압들에서 래치된 데이터(RData)에 계조값에 대응되는 하나의 계조 전압을 정극성 영상신호(PVS)로 선택함과 동시에 복수의 부극성 계조전압들에서 래치된 데이터(RData)에 계조값에 대응되는 하나의 계조 전압을 부극성 영상신호(NVS)로 선택한다.
버퍼부(387)는 제 1 전원 생성부(320)로부터 가요성 인쇄회로(20)의 수동소자를 통해 공급되는 제 1 및 제 2 구동전압(Vdd,Vss)을 이용하여 정극성 및 부극성 영상신호(PVS,NVS) 각각을 버퍼링한다. 이때, 버퍼부(387)는 데이터 라인(DL)의 부하를 감안하여 정극성 및 부극성 영상신호(PVS,NVS) 각각을 증폭하여 출력한다.
선택부(389)는 제어신호 생성부(340)로부터 공급되는 데이터 극성신호(DPS)에 따라 버퍼부(387)로부터 공급되는 정극성 또는 부극성 영상신호(PVS,NVS)를 선택하여 제 1 내지 제 m+1 출력채널을 통해 데이터 라인들(DL)에 공급한다. 이때, 선택부(389)에 의해 선택되어 출력되는 영상신호의 극성은 데이터 극성신호(DPS)에 따라 출력채널 단위로 반전됨과 아울러 프레임 단위로 반전될 수 있다.
도 3에서, 게이트 내장회로(12)는 박막 트랜지스터(16)의 형성 공정과 함께 복수의 게이트 라인(GL) 각각에 접속되도록 하부기판(14)의 비표시영역에 형성된다. 이러한, 게이트 내장회로(12)는 구동 집적회로(13)로부터 공급되는 승압된 게이트 제어신호(Vst, CLK1 내지 CLKi)에 따라 각 서브 구간마다 게이트 온 전압 즉, 스캔펄스를 적어도 하나 이상 동시에 발생하여 적어도 하나의 게이트 라인(GL)에 순차적으로 동시 공급한다. 이때, 구동 집적회로(13)는 하부기판(14)의 비표시영역에 형성된 복수의 게이트 구동신호 전송라인(18)을 통해 승압된 게이트 제어신호(Vst, CLK1 내지 CLKi)를 게이트 내장회로(12)에 공급한다.
도 6은 도 3에 도시된 게이트 내장회로의 입/출력 파형도이다. 그리고, 도 7은 제 7 및 제 8 게이트 라인에 연결된 화소셀의 충전률 변화를 나타낸 도면이다.
도 6에 도시된 바와 같이, 영상이 표시되기 이전의 비표시 기간 즉, 블랭크 기간(Blank)에는 제 1 클럭펄스(CLK1) 보다 1 수평기간 먼저 더미 스타트 펄스(Dst)가 발생되어 2 수평기간 동안 게이트 내장회로(12)에 공급된다. 그리고, 제 1 내지 제 4 클럭펄스(CLK1) 각각은 서로 한 위상차씩 지연되도록 발생됨과 아울러, 2 수평기간이 한 주기가 되도록 반복 발생되어 게이트 내장회로(12)에 공급된다. 이에 따라, 제 1 클럭펄스(CLK1)는 제 2 및 제 4 클럭펄스(CLK2,CLK4)와 서로 반대되는 위상을 가지며, 제 3 클럭펄스(CLK3)의 위상과는 동기될 수 있다. 그리고, 제 2 클럭펄스(CLK2)는 제 1 및 제 3 클럭펄스(CLK1,CLK3)와 서로 반대되는 위상을 가질 수 있으며, 제 4 클럭펄스(CLK4)의 위상과는 동기될 수 있다.
이와 같이, 블랭크 기간(Blank)에 더미 스타트 신호(Dst)가 게이트 내장회로(12)에 입력되면 게이트 내장회로(12)는 제 1 클럭펄스(CLK1)에 응답하여 제 1 게이트 라인(GL1)에 제 1 더미 스캔펄스(DVout1)를 출력한다. 이어, 게이트 내장회로(12)는 제 2 내지 제 4 클럭펄스(CLK2 내지 CLK4)에 순차적으로 응답하여 제 2 내지 제 4 게이트 라인(GL2 내지 GL4)에 순차적으로 제 2 내지 제 4 더미 스캔펄스(DVout2 내지 DVout4)를 출력하게 된다. 이 후, 게이트 내장회로(12)는 다시 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)에 반복적으로 순차 응답하여 제 5 내지 제 n 게이트 라인(GL5 내지 GLn)에 제 5 내지 제 n 스캔펄스(DVout5 내지 DVoutn)를 순차적으로 출력하게 된다.
한편, 영상이 표시되는 기간 즉, 매 프레임 기간(nFrame)에는 제 1 클럭펄스(CLK1) 보다 1 수평기간 먼저 스타트 신호(Vst)가 발생되어 2 수평기간 동안 게 이트 내장회로(12)에 공급된다. 다시 말하여, 매 프레임(nFrame)의 시작 기간을 설정하는 스타트 신호(Vst)는 더미 스타트 신호(Dst) 보다 적어도 6 수평기간 지연되도록 발생되어 게이트 내장회로(12)에 공급될 수 있다.
이와 같이, 프레임 기간(nFrame)에 스타트 신호(Vst)가 게이트 내장회로(12)에 입력되면 게이트 내장회로(12)는 제 1 클럭펄스(CLK1)에 응답하여 제 1 게이트 라인(GL1)에 제 1 스캔펄스(Vout1)를 출력한다(T1). 이어, 게이트 내장회로(12)는 제 2 내지 제 4 클럭펄스(CLK2 내지 CLK4)에 순차적으로 응답하여 제 2 내지 제 4 게이트 라인(GL2 내지 GL4)에 제 2 내지 제 4 스캔펄스(Vout2 내지 Vout4)를 순차적으로 출력하게 된다. 다음으로, 게이트 내장회로(12)는 다시 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)에 반복적으로 순차 응답하여 제 5 내지 제 n 게이트 라인에 제 5 내지 제 n 스캔펄스(Vout5 내지 Voutn)를 순차적으로 출력하게 된다.
이 경우, 프레임 기간(nFrame) 중 제 1 게이트 라인(GL1)에 제 1 스캔펄스(Vout1)가 공급되는 시점에 제 7 게이트 라인(GL7)에도 제 7 더미 스캔펄스(DVout7)가 공급된다(T1). 다시 말하여, 게이트 내장회로(12)에 스타트 신호(Vst)가 공급된 후, 제 1 게이트 라인(GL1)에 제 1 스캔펄스(Vout1)가 공급되는 시점(T1)에 동기되도록 제 7 게이트 라인(GL7)에는 제 7 더미 스캔펄스(DVout7)가 공급된다. 이에 따라, 제 1 게이트 라인(GL1)에 연결된 화소셀(11)들은 홀수번째 데이터 라인(DL1, DL3 내지 DLm-1)으로부터의 영상신호에 따라 영상을 표시하게 됨과 아울러, 제 7 게이트 라인(GL7)에 연결된 화소셀(11)들 또한 홀수번째 데이터 라인(DL1, DL3 내지 DLm-1)으로부터의 영상신호에 따라 프리차징 된다. 즉, 도 7 에 도시된 바와 같이, 제 7 게이트 라인(GL7)에 연결된 화소셀들은 T1 구간에 홀수번째 데이터 라인(DL1, DL3 내지 DLm-1)으로부터의 영상신호에 따라 프리차징 된다(Vpxl7). 그리고, 프리차징된 상태를 다음 영상신호가 공급되는 시점 즉, 6 수평기간 후 제 7 게이트 라인에 제 7 스캔펄스(Vout7)가 공급되는 시점까지 유지한 다음, 홀수번째 데이터 라인(DL1, DL3 내지 DLm-1)으로부터 공급되는 영상신호에 따라 영상을 표시하게 된다(7H구간).
이 후, 제 2 게이트 라인(GL2)에 제 2 스캔펄스(Vout2)가 공급되는 시점(T2)에 동기되도록 제 8 게이트 라인(GL8)에는 제 8 더미 스캔펄스(DVout8)가 공급된다(T2). 이에 따라, 제 2 게이트 라인(GL2)에 연결된 화소셀들은 짝수번째 데이터 라인(DL2, DL4 내지 DLm)으로부터의 영상신호에 따라 영상을 표시하게 됨과 아울러, 제 8 게이트 라인(GL8)에 연결된 화소셀들 또한 짝수번째 데이터 라인(DL2, DL4 내지 DLm)으로부터의 영상신호에 따라 프리차징 된다. 즉, 도 7에 도시된 바와 같이, 제 8 게이트 라인(GL8)에 연결된 화소셀들은 T2 구간에 짝수번째 데이터 라인(DL2, DL4 내지 DLm)으로부터의 영상신호에 따라 프리차징 된다(Vpxl8). 그리고, 프리차징된 상태를 다음 영상 신호가 공급되는 시점 즉, 6 수평기간 후 제 8 게이트 라인에 제 8 스캔펄스(Vout8)가 공급되는 시점까지 유지한 다음, 짝수번째 데이터 라인(DL2, DL4 내지 DLm)으로부터 공급되는 영상신호에 따라 영상을 표시하게 된다.
마찬가지로, 제 3 내지 제 n 게이트 라인(GL3 내지 GLn)에 제 3 내지 제 n 스캔펄스(Vout3 내지 Voutn)가 순차적으로 공급되는 시점에 각각 동기되도록 제 9 내지 제 n 게이트 라인(GL9 내지 GLn)에는 제 9 내지 제 n 더미 스캔펄스(DVout9 내지 DVoutn)가 순차적으로 공급된다. 이에 따라, 제 3 내지 제 n 게이트 라인(GL3 내지 GLn)에 연결된 화소셀들은 홀수 또는 짝수번째 데이터 라인(DL1 내지 DLm)으로부터의 영상신호에 따라 영상을 순차적으로 표시하게 됨과 아울러, 제 9 내지 제 n 게이트 라인(GL9 내지 GLn)에 연결된 화소셀들 또한 홀수 또는 짝수번째 데이터 라인(DL1 내지 DLm)으로부터의 영상신호에 따라 프리차징 된다.
이상 상술한 바와 같이, 본 발명에 따른 액정 표시장치는 영상신호의 극성을 데이터 라인(DL) 단위로 반전시킴과 아울러 프레임 단위(Frame)로 반전시킨다. 그리고, 동일 극성 및 동일 색을 표시하는 인접한 화소셀들에 영상신호가 동시에 공급되도록 적어도 하나의 게이트 라인들을 동시에 구동하게 된다. 이에 따라, 각 게이트 라인(GL)에 연결된 화소셀들은 동일 극성 및 색을 표시하는 이전단의 화소셀들에 공급되는 영상신호에 따라 프리차징 된다.
한편, 제 1 내지 제 6 게이트 라인(GL1 내지 GL6)에 연결된 화소셀들은 이전단에 동일 극성 및 동일 색의 화소셀이 없기 때문에 제 1 내지 제 6 게이트 라인(GL1 내지 GL6)에 제 1 내지 제 6 더미 스캔펄스(DVout1 내지 DVout6)가 공급되는 타이밍에 동기되도록 차지 쉐어(Charge Share) 전압을 공급할 수도 있다. 여기서, 차지 쉐어 전압은 액정패널(10)에 인가되는 공통전압의 레벨과 비슷하거나 동일할 수 있으며, 각 데이터 라인(DL)에 인가되는 영상신호의 평균전압일 수도 있다.
상술한 본 발명의 실시 예에 따른 액정 표시장치는 동일한 극성 및 색을 표 시하는 이전단의 화소셀에 공급되는 영상신호를 이용하여 각 화소셀들을 프리차징 시킬 수 있으므로, 영상신호의 충전 특성을 개선하여 영상의 표시 효율을 향상시킬 수 있다. 그리고, 영상신호의 극성을 데이터 라인 단위로 반전시킴과 아울러 프레임 단위로 반전시킴으로써 소비전력을 감소시킬 수 있으며, 각 화소셀이 수평 스트라이프 구조로 배치됨으로써 데이터 라인들(DL1 내지 DLm)의 수를 1/3로 저감할 수 있다. 또한, 본 발명에 따른 액정 표시장치는 하나의 구동 집적회로(13)로 액정패널(10)을 구동함과 아울러, 구동 집적회로(13)를 액정패널(10)에 내장함으로써 단가를 저감할 수 있으며 액정 표시장치의 크기를 줄일 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
도 1은 수평 스트라이프 형태의 화소 구조를 갖는 종래의 액정패널을 나타낸 구성도.
도 2는 도 1의 액정 패널을 구동하기 위한 구동 파형도.
도 3은 본 발명의 실시 예에 따른 액정 표시장치를 나타낸 구성도.
도 4는 도 3에 도시된 구동 집적회로를 나타낸 구성도.
도 5은 도 4에 도시된 신호 제어부에 의해 정렬되는 데이터 신호를 나타내는 도면.
도 6은 도 3에 도시된 게이트 내장회로의 입/출력 파형도.
도 7은 제 7 및 제 8 게이트 라인에 연결된 화소셀의 충전률 변화를 나타낸 도면.
＊ 도면의 주요 부분에 대한 부호설명 ＊
10 : 액정패널 11 : 화소셀
12 : 게이트 내장회로 13 : 구동 집적회로
14 : 하부기판 15 : 상부기판
16 : 박막 트랜지스터 17 : 화소 전극
20 : 가요성 인쇄회로 Dst : 더미 스타트 신호
Vst : 스타트 신호 DVout : 더미 스캔펄스
Vout : 스캔펄스 Vpxl : 화소셀 충전전압

Claims (12)

  1. 복수의 데이터 및 게이트 라인에 의해 정의되는 영역마다 형성되며 데이터 라인의 방향으로 3색이 반복적으로 배치됨과 아울러 게이트 라인의 방향으로 동일한 색이 배치되는 복수의 화소셀을 가지는 액정패널;
    상기 액정패널에 실장되어 적어도 하나의 게이트 라인을 동시에 순차적으로 구동하는 게이트 내장회로;
    게이트 제어신호를 생성하여 상기 게이트 내장회로를 구동시킴과 아울러 상기 데이터 라인 단위로 극성이 반전되면서도 적어도 한 프레임 단위로 극성이 반전되는 아날로그의 영상신호를 상기 각 데이터 라인에 공급하도록 상기 액정패널에 실장된 구동 집적회로; 및
    상기 액정패널에 부착되어 상기 액정패널을 외부의 구동 시스템에 연결하는 가요성 인쇄회로를 구비한 것을 특징으로 하는 액정 표시장치의 구동장치.
  2. 제 1 항에 있어서,
    상기 구동 집적회로는
    1 수평 구간을 복수의 구간으로 나누어 각 서브 구간에 대응되는 색의 영상신호를 상기 데이터 라인들에 공급한 것을 특징으로 하는 액정 표시장치의 구동장치.
  3. 제 2 항에 있어서,
    상기 복수의 화소셀은
    상기 각 게이트 라인에 나란한 장변이 상기 데이터 라인에 나란한 단변보다 긴 스트라이프 구조를 가지며, 상기 데이터 라인의 방향을 따라 인접한 데이터 라인들에 적어도 1개씩 엇갈리게 접속된 것을 특징으로 하는 액정 표시장치의 구동장치.
  4. 제 3 항에 있어서,
    상기 게이트 제어신호는
    영상의 비표시 기간에 더미 스캔펄스를 순차적으로 발생시키기 위한 더미 스타트 신호,
    영상의 표시 기간에 스캔펄스를 순차적으로 발생시키기 위한 스타트 신호, 및
    서로 한 위상차씩 지연됨과 아울러 2 수평기간이 한 주기가 되도록 반복 발생된 제 1 내지 제 4 클럭펄스를 포함한 것을 특징으로 하는 액정 표시장치의 구동장치.
  5. 제 3 항에 있어서,
    상기 게이트 내장회로는
    상기 게이트 제어신호에 따라 적어도 한 프레임 단위로 상기 각 서브 구간마 다 스캔펄스와 더미 스캔펄스를 동시에 출력하여 상기 적어도 하나의 게이트 라인들을 동시에 순차적으로 구동한 것을 특징으로 하는 액정 표시장치의 구동장치.
  6. 제 5 항에 있어서,
    상기 각 화소셀들은
    동일한 극성 및 색을 표시하는 이전단의 화소셀에 공급되는 영상신호에 따라 프리차징되고,
    이전단에 동일 극성 및 동일 색의 화소셀이 없는 화소셀들은 더미 스캔펄스가 공급되는 타이밍에 상기 구동집적회로로부터 입력되는 차지 쉐어(Charge Share) 전압에 따라 프리차징된 것을 특징으로 하는 액정 표시장치의 구동장치.
  7. 제 2 항에 있어서,
    상기 구동 집적회로는,
    상기 가요성 인쇄회로를 통해 구동 시스템으로부터의 영상 데이터 및 동기신호를 중계하는 신호 중계부,
    제 1 전원을 생성하는 제 1 전원 생성부,
    상기 제 1 전원을 이용하여 제 2 전원을 생성하는 제 2 전원 생성부,
    상기 제 2 전원을 이용하여 상기 액정패널에 공통전압을 공급하는 공통전압 생성부,
    상기 신호 중계부로부터 공급되는 영상 데이터를 상기 액정패널의 구동에 알 맞도록 정렬함과 아울러 상기 구동 집적회로의 내부를 제어하는 신호 제어부,
    상기 신호 제어부를 통해 공급되는 동기신호를 이용하여 상기 게이트 내장회로를 구동시키기 위한 게이트 구동신호 및 데이터 제어신호를 생성하는 제어신호 생성부,
    상기 제 2 전원을 이용하여 상기 게이트 구동신호의 전압레벨을 승압하여 상기 게이트 내장회로에 공급하는 승압회로,
    상기 제 1 전원을 이용하여 복수의 계조전압을 생성하는 계조전압 생성부, 및
    상기 신호 제어부로부터 공급되는 정렬된 데이터신호를 상기 데이터 제어신호에 따라 상기 복수의 계조전압을 이용하여 상기 영상신호로 변환하는 데이터 변환부를 포함하여 구성되는 것을 특징으로 하는 액정 표시장치의 구동장치.
  8. 복수의 데이터 및 게이트 라인에 의해 정의되는 영역마다 형성되며 데이터 라인의 방향으로 3색이 반복적으로 배치됨과 아울러 게이트 라인의 방향으로 동일한 색이 배치되는 복수의 화소셀을 가지는 액정패널 및 상기 액정패널에 부착되어 상기 액정패널을 외부의 구동 시스템에 연결하는 가요성 인쇄회로를 구비한 액정 표시장치의 구동방법에 있어서,
    게이트 제어신호를 생성하여 적어도 하나의 게이트 라인을 동시에 순차적으로 구동시킴과 아울러 상기 데이터 라인 단위로 극성이 반전되면서도 적어도 한 프레임 단위로 극성이 반전되는 아날로그의 영상신호를 상기 각 데이터 라인에 공급하는 단계를 포함한 것을 특징으로 하는 액정 표시장치의 구동방법.
  9. 제 8 항에 있어서,
    상기 각 데이터 라인의 구동방법은
    1 수평 구간을 복수의 구간으로 나누어 각 서브 구간에 대응되는 색의 영상신호를 상기 데이터 라인들에 공급하는 단계를 더 포함한 것을 특징으로 하는 액정 표시장치의 구동방법.
  10. 제 9 항에 있어서,
    상기 게이트 제어신호는
    영상의 비표시 기간에 더미 스캔펄스를 순차적으로 발생시키기 위한 더미 스타트 신호,
    영상의 표시 기간에 스캔펄스를 순차적으로 발생시키기 위한 스타트 신호, 및
    서로 한 위상차씩 지연됨과 아울러 2 수평기간이 한 주기가 되도록 반복 발생된 제 1 내지 제 4 클럭펄스를 포함한 것을 특징으로 하는 액정 표시장치의 구동방법.
  11. 제 10 항에 있어서,
    상기 각 게이트 라인의 구동단계는
    상기 게이트 제어신호에 따라 적어도 한 프레임 단위로 상기 각 서브 구간마다 스캔펄스와 더미 스캔펄스를 동시에 출력하여 상기 적어도 하나의 게이트 라인들을 동시에 순차적으로 구동하는 단계를 더 포함한 것을 특징으로 하는 액정 표시장치의 구동방법.
  12. 제 11 항에 있어서,
    상기 각 화소셀들은
    동일한 극성 및 색을 표시하는 이전단의 화소셀에 공급되는 영상신호에 따라 프리차징되고,
    이전단에 동일 극성 및 동일 색의 화소셀이 없는 화소셀들은 더미 스캔펄스가 공급되는 타이밍에 차지 쉐어 전압에 따라 프리차징된 것을 특징으로 하는 액정 표시장치의 구동방법.
KR1020070113648A 2007-11-08 2007-11-08 액정 표시장치의 구동장치와 그 구동방법 KR101407297B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070113648A KR101407297B1 (ko) 2007-11-08 2007-11-08 액정 표시장치의 구동장치와 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070113648A KR101407297B1 (ko) 2007-11-08 2007-11-08 액정 표시장치의 구동장치와 그 구동방법

Publications (2)

Publication Number Publication Date
KR20090047691A KR20090047691A (ko) 2009-05-13
KR101407297B1 true KR101407297B1 (ko) 2014-06-13

Family

ID=40857011

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070113648A KR101407297B1 (ko) 2007-11-08 2007-11-08 액정 표시장치의 구동장치와 그 구동방법

Country Status (1)

Country Link
KR (1) KR101407297B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102336702B1 (ko) 2015-06-12 2021-12-08 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102485561B1 (ko) * 2015-11-20 2023-01-09 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN106444194B (zh) * 2016-11-22 2019-07-12 昆山龙腾光电有限公司 像素阵列结构及其制作方法和显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001051252A (ja) 1999-08-06 2001-02-23 Matsushita Electric Ind Co Ltd 液晶表示装置の駆動方法
JP2003186045A (ja) 2001-11-15 2003-07-03 Samsung Electronics Co Ltd オンガラスシングルチップ液晶表示装置
KR20060054811A (ko) * 2004-11-16 2006-05-23 삼성전자주식회사 표시장치용 구동칩과, 이를 갖는 표시장치
KR20070043314A (ko) * 2005-10-21 2007-04-25 삼성전자주식회사 액정 디스플레이 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001051252A (ja) 1999-08-06 2001-02-23 Matsushita Electric Ind Co Ltd 液晶表示装置の駆動方法
JP2003186045A (ja) 2001-11-15 2003-07-03 Samsung Electronics Co Ltd オンガラスシングルチップ液晶表示装置
KR20060054811A (ko) * 2004-11-16 2006-05-23 삼성전자주식회사 표시장치용 구동칩과, 이를 갖는 표시장치
KR20070043314A (ko) * 2005-10-21 2007-04-25 삼성전자주식회사 액정 디스플레이 장치

Also Published As

Publication number Publication date
KR20090047691A (ko) 2009-05-13

Similar Documents

Publication Publication Date Title
KR101264719B1 (ko) 액정 표시장치
US8400390B2 (en) Gate driving device and liquid crystal display having the same
JP4244227B2 (ja) 液晶表示装置の駆動装置及び駆動方法
KR101493276B1 (ko) 타이밍 컨트롤러, 액정 표시 장치 및 액정 표시 장치의구동 방법
JP5289761B2 (ja) 液晶表示装置
JP5483517B2 (ja) 液晶表示装置
CN103680434A (zh) 包括检查电路的液晶显示装置及其检查方法
US20080180462A1 (en) Liquid crystal display device and method of driving liquid crystal display device
US20150009109A1 (en) Display panel and display apparatus having the same
KR20120075166A (ko) 액정표시장치 및 그의 구동 방법
KR101394925B1 (ko) 액정 표시장치 및 그의 구동방법
KR20080044397A (ko) 액정표시장치
KR101429909B1 (ko) 액정 표시 장치
KR101407297B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR101351379B1 (ko) 액정 표시장치
KR101374103B1 (ko) 액정 표시장치 및 그의 구동방법
KR101157941B1 (ko) 액정 표시장치의 구동장치 및 구동방법
KR101493219B1 (ko) 액정 표시장치 및 그의 구동방법
KR20060096859A (ko) 액정 표시 장치 및 그 구동 방법
KR101340997B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR101419240B1 (ko) 액정표시장치 및 이의 구동방법
KR101318248B1 (ko) 액정 표시장치 및 그의 구동방법
KR20150030831A (ko) 액정 디스플레이 장치
KR20070074176A (ko) 액정표시장치
KR101441389B1 (ko) 액정표시장치 및 이의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 6