KR20050035385A

KR20050035385A - 표시장치 및 이의 구동방법

Info

Publication number: KR20050035385A
Application number: KR1020030071041A
Authority: KR
Inventors: 주승용; 맹호석
Original assignee: 삼성전자주식회사
Priority date: 2003-10-13
Filing date: 2003-10-13
Publication date: 2005-04-18
Also published as: US20050078075A1; TW200532633A; EP1524647A3; EP1524647A2; JP2005122172A

Abstract

표시장치 및 이의 구동방법에서, 게이트 구동부는 액티브 구간동안 게이트 신호를 출력하고, 데이터 구동부는 액티브 구간동안 m/i(m 은 1 이상의 자연수, i는 m을 제외한 m의 약수) 개의 데이터 신호를 i번 출력하고, 액티브 구간 단위로 데이터 신호의 극성을 쉬프트시켜 출력한다. 표시패널은 게이트 신호를 순차적으로 수신하는 n(1 이상의 자연수) 개의 게이트 라인 및 m/i 개의 데이터 라인으로 이루어진 i 개의 블록으로 분리되는 m 개의 데이터 라인을 구비한다. 라인 선택부는 데이터 구동부와 상기 m 개의 데이터 라인과의 사이에 구비되고, 게이트 라인 단위로 각 블록이 선택되는 시간을 다르게 하여 각 블록에 m/i 개의 데이터 신호를 인가한다. 따라서, 표시장치의 표시특성을 향상시킬 수 있다.

Description

표시장치 및 이의 구동방법{DISPLAY APPARATUS AND METHOD OF DRIVING THE SAME}

본 발명은 표시장치 및 이의 구동방법에 관한 것으로, 더욱 상세하게는 표시특성을 향상시킬 수 있는 표시장치 및 이의 구동방법에 관한 것이다.

일반적으로, 액정표시장치는 다수의 게이트 라인과 다수의 데이터 라인이 구비된 액정표시패널, 다수의 게이트 라인에 게이트 구동신호를 출력하는 게이트 구동회로 및 다수의 데이터 라인에 영상신호를 출력하는 데이터 구동회로로 이루어진다. 여기서, 게이트 구동회로 및 데이터 구동회로는 칩 형태로 액정표시패널에 실장된다.

최근에는 액정표시장치의 전체적인 사이즈를 감소시키면서 생산성을 증대시키기 위하여 게이트 구동회로가 액정표시패널에 직접적으로 형성된다. 게이트 구동회로는 서로 종속적으로 연결된 다수의 스테이지로 이루어진 쉬프트 레지스터로 구성된다. 다수의 스테이지는 다수의 게이트 라인에 일대일 대응하고, 각 스테이지의 출력은 대응하는 게이트 라인에 인가된다.

게이트 구동회로는 액정표시패널의 제조 과정에서 함께 형성되므로, 액정표시패널의 해상도가 증가하더라도 스테이지의 개수를 조절하여 해상도에 적절하게 대응할 수 있다. 그러나, 데이터 구동회로는 칩 형태로 이미 제조된 상태에서 액정표시패널에 실장되기 때문에 액정표시패널의 해상도의 변화에 적절하게 대응할 수 없다.

이러한 문제를 해결하기 위하여 최근에는 액정표시패널의 해상도가 증가함에 따라서 데이터 구동회로로부터 출력된 데이터 신호를 멀티 플렉싱하기 위한 선택부가 액정표시패널에 직접적으로 구비된다. 선택부는 소정의 블록으로 분할된 다수의 데이터 라인에 시간차를 두고서 데이터 신호를 출력한다.

이처럼 액정표시장치가 선택부를 채용하게 되면 각 블록의 경계에서 휘선이 발생하여 액정표시장치의 표시 품질을 저하시킨다.

따라서, 본 발명의 목적은 표시특성을 향상시키기 위한 표시장치를 제공하는 것이다.

또한, 본 발명의 다른 목적은 상기한 표시장치를 구동하는 방법을 제공하는 것이다.

본 발명의 일 특징에 따른 표시장치는 게이트 구동부, 데이터 구동부, 표시패널 및 라인 선택부를 포함한다.

상기 게이트 구동부는 액티브 구간동안 게이트 신호를 출력하고, 상기 데이터 구동부는 상기 액티브 구간동안 m/i(m 은 1 이상의 자연수, i는 m을 제외한 m의 약수) 개의 데이터 신호를 i번 출력하고, 상기 액티브 구간 단위로 데이터 신호의 극성을 쉬프트시켜 출력한다.

상기 표시패널은 상기 게이트 신호를 순차적으로 수신하는 n(1 이상의 자연수) 개의 게이트 라인 및 m/i 개의 데이터 라인으로 이루어진 i 개의 블록으로 분리되는 m 개의 데이터 라인을 구비한다.

상기 라인 선택부는 상기 데이터 구동부와 상기 m 개의 데이터 라인과의 사이에 구비되고, 상기 게이트 라인 단위로 각 블록이 선택되는 시간을 다르게 하여 상기 각 블록에 m/i 개의 데이터 신호를 인가한다.

본 발명의 다른 특징에 따른 n(1 이상의 자연수) 개의 게이트 라인 및 m/i (m 은 1 이상의 자연수, i는 1과 m을 제외한 m의 약수)개의 데이터 라인으로 이루어진 i 개의 블록으로 분할되는 m 개의 데이터 라인이 구비된 표시패널을 갖는 표시장치를 구동하는 방법에서, 액티브 구간동안 게이트 신호를 출력하여 상기 n 개의 게이트 라인에 순차적으로 인가한 다음, 상기 액티브 구간동안 m/i 개의 데이터 신호를 출력하고, 상기 액티브 구간 단위로 데이터 신호의 극성을 쉬프트시킨다. 이후, 상기 게이트 라인 단위로 각 블록이 선택되는 시간을 다르게 하여, m/i 개의 데이터 신호를 상기 각 블록에 선택적으로 인가한다.

이러한 표시장치 및 이의 구동방법에 따르면, 데이터 구동부는 액티브 구간동안 m/i 개의 데이터 신호를 i번 출력하되 액티브 구간 단위로 데이터 신호의 극성을 쉬프트시켜 출력한다. 라인 선택부는 각 블록에 m/i 개의 데이터 신호를 인가하고 게이트 라인 단위로 각 블록이 선택되는 시간을 다르게 한다. 이로써, 표시장치의 화면은 전체적으로 균일한 휘도를 가짐으로써 표시장치의 표시 특성을 향상시킬 수 있다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 일 실시예에 따른 액정표시장치를 나타낸 블록도이다.

도 1을 참조하면, 본 발명의 일 실시예에 따른 액정표시장치(600)는 게이트 구동부(200), 데이터 구동부(300) 및 라인 선택부(400)에 의해서 구동되어 영상을 표시하는 액정표시패널(100)을 포함한다.

컨트롤러(500)는 외부로부터 제공되는 각종 신호들에 응답하여, 상기 게이트 구동부(200)의 구동을 제어하는 수평제어신호(HCS), 상기 데이터 구동부(300)의 구동을 제어하는 수직제어신호(VCS) 및 상기 라인 선택부(400)의 동작을 제어하는 선택제어신호(TG)를 출력한다.

상기 액정표시패널(100)은 제1 기판, 상기 제1 기판과 마주하는 제2 기판 및 상기 제1 기판과 제2 기판과의 사이에 개재된 액정층(미도시)으로 이루어지고, 영상을 표시하는 표시영역(DA), 상기 표시영역(DA)에 인접한 제1 및 제2 주변영역(SA1, SA2)으로 구분된다.

상기 표시영역(DA)에는 제1 방향(D1)으로 연장된 제1 내지 제n 게이트 라인들로 이루어진 게이트 라인군(GL1 ~ GLn) 및 상기 제1 방향(D1)과 직교하는 제2 방향(D2)으로 연장된 제1 내지 제2m 데이터 라인으로 이루어진 데이터 라인군(DL1 ~ DL2m)이 구비된다. 여기서, m과 n은 1이상의 자연수이다. 상기 게이트 라인군(GL1 ~ GLn)과 데이터 라인군(DL1 ~ DLm)에 의해서 구획된 2m×n 개의 화소영역에는 TFT(110) 및 화소전극(120)이 구비된다.

도 1에 도시된 바와 같이, 상기 TFT(110)의 게이트 전극은 상기 제1 게이트 라인(GL1)에 연결되고, 소오스 전극은 상기 제1 데이터 라인(DL1)에 연결되며 드레인 전극은 상기 화소전극(120)과 결합한다.

상기 제1 주변영역(SA1)은 상기 게이트 라인군(GL1 ~ GLn)의 일단부와 인접하는 영역이고, 사기 제1 주변영역(SA1)에는 상기 게이트 구동부(200)가 상기 표시영역(DA)에 형성되는 상기 TFT(110)와 동일한 공정을 통해 형성된다. 상기 게이트 구동부(200)는 상기 제1 게이트 라인(GL1)으로부터 순차적으로 증가하여 상기 제n 게이트 라인(GLn)까지 게이트 신호를 출력한다.

상기 제2 주변영역(SA2)은 상기 데이터 라인군(DL1 ~ DL2m)의 일단부와 인접하는 영역이고, 상기 제2 주변영역(SA2)에는 상기 데이터 구동부(300)와 라인 선택부(400)가 구비된다. 상기 데이터 구동부(300)는 칩 형태로 상기 제2 주변영역(SA2)에 실장되고, 상기 라인 선택부(300)는 상기 표시영역(DA)에 형성되는 상기 TFT(110)와 동일한 공정을 통해 형성된다.

도 2는 도 1에 도시된 라인 선택부를 구체적으로 나타낸 도면이다.

도 2를 참조하면, 표시영역(DA)에 구비된 데이터 라인군(DL1 ~ DL2m)은 2m 개의 데이터 라인들 중 일부인 m 개의 데이터 라인들(DL1 ~ DL2m-1)로 이루어진 제1 라인 블록(LB1)과 나머지 일부인 m 개의 데이터 라인들(DL2 ~ DL2m)로 이루어진 제2 라인 블록(LB2)으로 구분된다. 여기서, 상기 제1 라인 블록(LB1)은 홀수번째 데이터 라인들로 이루어지고, 상기 제2 라인 블록(LB2)은 짝수번째 데이터 라인들로 이루어진다.

상기 데이터 구동부(300)는 m 개의 채널단자(CH1 ~ CHm)를 통해 블록 단위로 데이터 신호를 출력한다. 상기 라인 선택부(400)는 상기 제1 라인 블록(LB1)에 연결된 제1 선택 블록(SB1) 및 상기 제2 라인 블록(LB2)에 연결된 제2 선택 블록(SB2)으로 이루어져, 상기 데이터 구동부(300)로부터 블록 단위로 출력된 데이터 신호를 제1 및 제2 라인 블록(LB1, LB2)에 시간차를 두고서 인가한다.

상기 제1 선택 블록(SB1)은 채널 단자들(CH1 ~ CHm)과 상기 제1 라인 블록(LB1)과의 사이에 구비되고, 상기 데이터 구동부(300)로부터 제공되는 제1 선택신호(TG1)에 응답하여 상기 제1 라인 블록(LB1)에 상기 데이터 신호를 출력한다. 또한, 상기 제2 선택 블록(SB2)은 상기 채널 단자들(CH1 ~ CHm)과 상기 제2 라인 블록(LB2)과의 사이에 구비되고, 상기 데이터 구동부(300)로부터 제공되는 제2 선택신호(TG2)에 응답하여 상기 제2 라인 블록(LB2)에 상기 데이터 신호를 출력한다.

여기서, 상기 제1 및 제2 선택신호(TG1, TG2)는 서로 반전된 위상을 가짐으로써, 상기 제1 및 제2 선택 블록(SB1, SB2)은 서로 교번적으로 턴-온된다. 이로써, 상기 라인 선택부(400)는 상기 데이터 신호를 상기 제1 라인 블록(LB1)과 제2 라인 블록(LB2)에 교번적으로 인가할 수 있다.

상기 제1 선택 블록(SB1)은 다수의 제1 선택 트랜지스터(SW1)를 포함하고, 상기 제2 선택 블록(SB2)은 다수의 제2 선택 트랜지스터(SW2)를 포함한다. 도 2에 도시된 바와 같이, 상기 각 제1 선택 트랜지스터(SW1)의 게이트 전극은 상기 데이터 구동부(300)로부터 제1 선택신호(TG1)를 수신하고, 상기 소오스 전극은 상기 데이터 구동부(300)로부터 데이터 신호를 수신하며, 드레인 전극은 상기 제1 라인 블록(LB1)에 속하는 홀수번째 데이터 라인(DL1 ~ DL2m-1)에 상기 데이터 신호를 출력한다.

상기 각 제2 선택 트랜지스터(SW2)의 게이트 전극은 상기 데이터 구동부(300)로부터 제2 선택신호(TG2)를 수신하고, 상기 소오스 전극은 상기 데이터 구동부(300)로부터 데이터 신호를 수신하며, 상기 드레인 전극은 상기 제2 라인 블록(LB2)에 속하는 짝수번째 데이터 라인(DL2 ~ DL2m)에 상기 데이터 신호를 출력한다.

단, 도 2에서는 상기 데이터 라인군(DL1 ~ DL2m)이 상기 데이터 구동부(300)의 m 개의 채널 단자(CH1 ~ CHm)보다 2배 많은 2m 개의 데이터 라인으로 이루어진 실시예를 도시하였다. 그러나, 상기 데이터 라인군은 상기 m 개의 채널 단자보다 3, 4, .. 배 많은 3m, 4m, .. 개의 데이터 라인으로 이루어질 수 있다. 이때, 상기 라인 선택부(300)는 3, 4, ..개의 블록으로 분리된 상기 데이터 라인군에 블록 단위로 상기 데이터 신호를 인가한다.

도 3 및 도 4는 도 1에 도시된 게이트 구동부의 출력에 따른 제1 및 제2 선택 신호의 위상을 나타낸 파형도이다. 단, 도 3에서는 n 개의 게이트 라인 중에서 제1 및 제3 게이트 라인의 출력 파형을 도시하고, 도 4에서는 n 개의 게이트 라인 중 제2 및 제4 게이트 라인의 출력 파형을 도시한다.

도 3을 참조하면, 제1 게이트 라인(GL1)에 게이트 신호가 인가되면 제1 및 제2 선택신호(TG1, TG2)는 교호적으로 하이 레벨로 발생한다. 상기 제1 게이트 라인(GL1)에 게이트 신호가 인가되는 제1 액티브 구간(T1)은 상기 제1 선택신호(TG1)가 하이 레벨로 발생하는 제1 선택구간(t1) 및 상기 제2 선택신호(TG2)가 하이 레벨로 발생하는 제2 선택구간(t2)으로 이루어진다. 여기서, 상기 제1 및 제2 선택구간(t1, t2)은 상기 제1 액티브 구간(T1)의 1/2이다.

또한, 제3 게이트 라인(GL3)에 게이트 신호가 인가되는 제3 액티브 구간(T3)은 상기 제1 선택신호(TG1)가 하이 레벨로 발생하는 제5 선택구간(t5)과 상기 제2 선택신호(TG2)가 하이 레벨로 발생하는 제6 선택구간(t6)으로 이루어진다.

한편 도 4에 도시된 바와 같이, 제2 게이트 라인(GL2)에 게이트 신호가 인가되는 제2 액티브 구간(T2)은 상기 제2 선택신호(TG2)가 하이 레벨로 발생하는 제3 선택구간(t3)과 상기 제1 선택신호(TG1)가 하이 레벨로 발생하는 제4 선택구간(t4)으로 이루어진다.

또한, 제4 게이트 라인(GL4)에 게이트 신호가 인가되는 제4 액티브 구간(T4)은 상기 제2 선택신호(TG2)가 하이 레벨로 발생하는 제7 선택구간(t7)과 상기 제1 선택신호(TG1)가 하이 레벨로 발생하는 제8 선택구간(t8)으로 이루어진다.

이처럼, 홀수번째 게이트 라인(GL1, GL3)의 액티브 구간(T1, T3)에서는 상기 제1 선택신호(TG1)에 응답하여 상기 제1 선택블록(SB1)이 먼저 턴-온되고 이후에, 상기 제2 선택신호(TG2)에 응답하여 상기 제2 선택블록(SB2)이 턴-온된다. 그러나, 짝수번째 게이트 라인(GL2, GL4)의 액티브 구간(T2, T4)에서는 상기 제2 선택신호(TG2)에 응답하여 상기 제2 선택블록(SB2)이 먼저 턴-온된 이후에, 상기 제1 선택신호(TG1)에 응답하여 상기 제1 선택블록(SB1)이 턴-온된다.

따라서, 상기 제1 내지 제4 액티브 구간(T1 ~ T4)에서 상기 제1 및 제2 라인 블록(LB1, LB2)에 시간차를 두고 데이터 신호를 각각 인가할 수 있고, 상기 제1 및 제2 라인 블록(LB1, LB2)이 선택되는 순서는 게이트 라인 단위로 달라진다.

도 5는 홀수 프레임에서 시간 흐름에 따른 라인 선택부의 출력 파형도이고, 도 6은 화소영역별 데이터 신호의 극성을 나타낸 도면이다. 여기서, 프레임은 1부터 n까지의 게이트 라인에 게이트 구동신호가 인가되는 시간으로 정의된다. 일반적으로, 프레임은 1초에 64번 바뀌게 되는데, 홀수 프레임은 64번 중 홀수번째 프레임이다.

단, 도 5 및 도 6에서는 n 개의 게이트 라인 중에서 제1 내지 제4 게이트 라인(GL1 ~ GL4)을 도시하고, 2m 개의 데이터 라인 중에서 제1 내지 제10 데이터 라인(DL1 ~ DL10)만을 도시한다.

또한, 도 5에서 실선은 제1 블록의 데이터 라인에 인가되는 제1 데이터 신호를 나타내고, 점선은 제2 블록의 데이터 라인에 인가되는 제2 데이터 신호를 나타낸다.

도 5 및 도 6을 참조하면, 제1 게이트 라인(GL1)에는 제1 액티브 구간(T1, 도 3에 도시됨)동안 게이트 신호가 출력된다. 이때, 상기 제1 액티브 구간(T1)의 일부인 제1 선택구간(t1)에서 제1 라인 블록(LB1, 도 2에 도시됨)에 제1 데이터 신호가 인가되고, 상기 제1 액티브 구간(T1)의 나머지 일부인 제2 선택구간(t2)에서 제2 라인 블록(LB2, 도 2에 도시됨)에 상기 제2 데이터 신호가 인가된다.

상기 제1 선택구간(t1)에서 하이 레벨로 발생하는 제1 선택신호(TG1, 도 3에 도시됨)에 응답하여 상기 제1 라인 블록(LB1)에 상기 제1 데이터 신호가 출력되고, 상기 제2 선택구간(t2)에서 하이 레벨로 발생하는 제2 선택신호(TG2, 도 3에 도시됨)에 응답하여 상기 제2 라인 블록(LB2)에 상기 제2 데이터 신호가 출력된다.

상기 제1 및 제2 데이터 신호는 공통전압(Vcom)보다 높은 전위를 갖는 정극성(+)과 상기 공통전압(Vcom)보다 낮은 전위를 갖는 부극성(-)을 포함한다. 상기 제1 선택구간(t1)동안 제1, 제5 및 제9 데이터 라인(DL1, DL5, DL9)에는 정극성(+)의 제1 데이터 신호가 인가되고, 제3 및 제7 데이터 라인(DL3, DL7)에는 부극성(-)의 제1 데이터 신호가 인가된다. 또한, 상기 제2 선택구간동안 제2, 제6 및 제10 데이터 라인(DL2, DL6, DL10)에는 정극성(+)의 제2 데이터 신호가 인가되고, 제4 및 제8 데이터 라인(DL4, DL8)에는 부극성(-)의 제2 데이터 신호가 인가된다.

상기 제1 액티브 구간(T1) 내에서 상기 제1 라인 블록(LB1)에 인가되는 상기 제1 데이터 신호는 상기 제2 라인 블록(LB2)에 인가되는 상기 제2 데이터 신호와 동일한 극성을 가진다.

이후, 제2 게이트 라인(GL2)에는 제2 액티브 구간(T2, 도 3에 도시됨)동안 상기 게이트 신호가 인가되고, 상기 제2 액티브 구간(T2)의 일부인 제3 선택구간(t3)에는 상기 제2 라인 블록(LB2)에 상기 제2 데이터 신호가 인가된다. 또한, 상기 제2 액티브 구간(T2)의 나머지 일부인 제4 선택구간(t4)에서 상기 제1 라인 블록(LB2)에 상기 제1 데이터 신호가 인가된다.

상기 제3 선택구간(t3)동안 상기 제2, 제6 및 제10 데이터 라인(DL2, DL6, DL10)에는 부극성(-)의 제2 데이터 신호가 인가되고, 상기 제3 및 제7 데이터 라인(DL4, DL8)에는 정극성(+)의 제2 데이터 신호가 인가된다. 또한, 상기 제4 선택구간(t4)동안 상기 제1, 제5 및 제9 데이터 라인(DL1, DL5, DL9)에는 정극성(+)의 제1 데이터 신호가 인가되고, 상기 제4 및 제8 데이터 라인(DL4, DL8)에는 부극성(-)의 제1 데이터 신호가 인가된다.

상기 제2 액티브 구간(T2)에서 상기 제1 및 제2 데이터 신호의 극성은 상기 제1 액티브 구간(T1)에서 출력된 상기 제1 및 제2 데이터 신호의 극성이 제3 방향(D3)으로 1개의 화소영역만큼 쉬프트된 것과 동일하다. 즉, 상기 제1 액티브 구간(T1)에서 상기 제2 라인블록(LB2)에 인가된 제2 데이터 신호가 상기 제2 액티브 구간(T2)에서 제1 데이터 신호로써 상기 제1 블록(LB1)에 인가되는 것이다. 따라서, 상기 제2 액티브 구간(T2) 내에서 상기 제1 라인 블록(LB1)에 인가되는 상기 제1 데이터 신호는 상기 제2 라인 블록(LB2)에 인가되는 상기 제2 데이터 신호와 서로 다른 극성을 가진다.

이후, 제3 게이트 라인(GL3)에 제3 액티브 구간(T3, 도 3에 도시됨)동안 상기 게이트 신호가 인가되고, 상기 제3 액티브 구간(T3)의 일부인 제5 선택구간(t5)에서는 제1 라인 블록(LB1)에 제1 데이터 신호가 인가된다. 또한, 상기 제3 액티브 구간(T3)의 나머지 일부인 제6 선택구간(t6)에서는 제2 라인 블록(LB2)에 상기 제2 데이터 신호가 인가된다.

상기 제5 선택구간(t5)동안 상기 제1, 제5 및 제9 데이터 라인(DL1, DL5, DL9)에는 부극성(-)의 제1 데이터 신호가 인가되고, 상기 제3 및 제7 데이터 라인(DL3, DL7)에는 정극성(+)의 제1 데이터 신호가 인가된다. 또한, 상기 제6 선택구간(t6)동안 상기 제2, 제6 및 제10 데이터 라인(DL2, DL6, DL10)에는 부극성(-)의 제2 데이터 신호가 인가되고, 상기 제4 및 제8 데이터 라인(DL4, DL8)에는 정극성(+)의 제2 데이터 신호가 인가된다.

상기 제3 액티브 구간(T3)에서 상기 제1 및 제2 데이터 신호의 극성은 상기 제2 액티브 구간(T2)에서 출력된 상기 제1 및 제2 데이터 신호의 극성이 상기 제3 방향(D3)으로 1개의 화소영역만큼 쉬프트된 것과 동일하다. 따라서, 상기 제3 액티브 구간(T3) 내에서 상기 제1 라인 블록(LB1)에 인가되는 상기 제1 데이터 신호는 상기 제2 라인 블록(LB2)에 인가되는 상기 제2 데이터 신호와 동일한 극성을 가진다.

제4 액티브 구간(T4)동안 제4 게이트 라인(GL4)에 상기 게이트 신호가 인가되고, 상기 제4 액티브 구간(T4)의 일부인 제7 선택구간(t7)에는 제2 라인 블록(LB2)에 제2 데이터 신호가 인가된다. 또한, 상기 제4 액티브 구간(T4)의 나머지 일부인 제8 선택구간(t8)에는 제1 라인 블록(LB1)에 상기 제1 데이터 신호가 인가된다.

상기 제7 선택구간(t7)동안 상기 제2, 제6 및 제10 데이터 라인(DL2, DL6, DL10)에는 정극성(+)의 제2 데이터 신호가 인가되고, 상기 제4 및 제8 데이터 라인(DL4, DL8)에는 부극성(-)의 제2 데이터 신호가 인가된다. 또한, 상기 제8 선택구간(t8)동안 상기 제1, 제5 및 제9 데이터 라인(DL1, DL5, DL9)에는 부극성(-)의 제1 데이터 신호가 인가되고, 상기 제3 및 제7 데이터 라인(DL3, DL7)에는 정극성(+)의 제1 데이터 신호가 인가된다.

상기 제4 액티브 구간(T4)에서 상기 제1 및 제2 데이터 신호의 극성은 상기 제3 액티브 구간(T3)에서 출력된 상기 제1 및 제2 데이터 신호의 극성이 제3 방향(D3)으로 1개의 화소영역만큼 쉬프트된 것과 동일하다. 따라서, 상기 제4 액티브 구간(T4) 내에서 상기 제1 라인 블록(LB1)에 인가되는 상기 제1 데이터 신호는 상기 제2 라인 블록(LB2)에 인가되는 상기 제2 데이터 신호와 서로 다른 극성을 가진다.

도 5 및 도 6에 도시된 바와 같이 액정표시장치에 신호를 인가함으로써, 액정표시장치의 화면 상에 상대적으로 밝은 화소영역과 어두운 화소영역이 교호적으로 나타나게 된다. 이로써, 밝은 화소영역과 어두운 화소영역들끼리의 상쇄 작용을 통해 상기 액정표시장치의 화면의 전체적인 휘도는 동일해진다. 여기서, 상대적으로 밝은 화소영역은 빗금친 부분이다.

도 7은 짝수 프레임에서 시간 흐름에 따른 라인 선택부의 출력 파형도이고, 도 8은 화소영역별 데이터 신호의 극성을 나타낸 도면이다. 여기서, 짝수 프레임은 64번 중 짝수번째 프레임들로 정의된다. 또한, 도 7에서 실선은 제1 블록의 데이터 라인에 인가되는 제1 데이터 신호를 나타내고, 점선은 제2 블록의 데이터 라인에 인가되는 제2 데이터 신호를 나타낸다.

도 7 및 도 8을 참조하면, 제1 게이트 라인(GL1)에 게이트 신호가 인가되는 제1 액티브 구간(T1)중 제1 선택구간(t1)동안 제1, 제5 및 제9 데이터 라인(DL1, DL5, DL9)에는 부극성(-)의 제1 데이터 신호가 인가되고, 제3 및 제7 데이터 라인(DL3, DL7)에는 정극성(+)의 제1 데이터 신호가 인가된다. 이후에, 제2 선택구간(t2)동안 제2, 제6 및 제10 데이터 라인(DL2, DL6, DL10)에는 부극성(-)의 제2 데이터 신호가 인가되고, 제4 및 제8 데이터 라인(DL4, DL8)에는 정극성(+)의 제2 데이터 신호가 인가된다.

제2 게이트 라인(GL2)에 게이트 신호가 인가되는 제2 액티브 구간(T2) 중 제3 선택구간(t3)동안 상기 제2, 제6 및 제10 데이터 라인(DL2, DL6, DL10)에는 정극성(+)의 제1 데이터 신호가 인가되고, 상기 제4 및 제8 데이터 라인(DL4, DL8)에는 부극성(-)의 제1 데이터 신호가 인가된다. 이후에, 제4 선택구간(t4)동안 상기 제1, 제5 및 제9 데이터 라인(DL1, DL5, DL9)에는 부극성(-)의 제2 데이터 신호가 인가되고, 상기 제4 및 제7 데이터 라인(DL4, DL7)에는 정극성(+)의 제2 데이터 신호가 인가된다.

제3 게이트 라인(GL3)에 게이트 신호가 인가되는 제3 액티브 구간(T3) 중 제5 선택구간(t5)동안 상기 제1, 제5 및 제9 데이터 라인(DL1, DL5, DL9)에는 정극성(+)의 제1 데이터 신호가 인가되고, 상기 제3 및 제7 데이터 라인(DL3, DL7)에는 부극성(-)의 제1 데이터 신호가 인가된다. 이후에, 제6 선택구간(t6)동안 상기 제2, 제6 및 제10 데이터 라인(DL2, DL6, DL10)에는 정극성(+)의 제2 데이터 신호가 인가되고, 상기 제4 및 제8 데이터 라인(DL4, DL8)에는 부극성(-)의 제2 데이터 신호가 인가된다.

제4 게이트 라인(GL4)에 게이트 신호가 인가되는 제4 액티브 구간(T4) 중 제7 선택구간(t7)동안 상기 제2, 제6 및 제10 데이터 라인(DL2, DL6, DL10)에는 정극성(+)의 제1 데이터 신호가 인가되고, 상기 제4 및 제8 데이터 라인(DL3, DL7)에는 부극성(-)의 제1 데이터 신호가 인가된다. 이후에, 제8 선택구간(t8)동안 상기 제1, 제5 및 제9 데이터 라인(DL1, DL5, DL9)에는 부극성(-)의 제2 데이터 신호가 인가되고, 상기 제3 및 제7 데이터 라인(DL3, DL7)에는 정극성(+)의 제2 데이터 신호가 인가된다.

이처럼, 액정표시장치의 화면 상에 상대적으로 밝은 화소영역과 어두운 화소영역이 교호적으로 나타남으로써, 밝은 화소영역과 어두운 화소영역들끼리의 상쇄 작용을 통해 상기 화면의 전체적인 휘도는 동일해진다. 도 7에서 상대적으로 밝은 화소영역은 빗금친 부분이다.

도 5 및 도 7에 도시된 바와 같이, 홀수 프레임에서 화소영역에 인가되는 데이터 신호의 극성과 짝수 프레임에서 화소영역에 인가되는 데이터 신호의 극성은 서로 다르다. 그러나, 홀수 프레임에서 상대적으로 밝게 나타나는 화소영역이 짝수 프레임에서도 상대적으로 밝게 나타남으로써, 프레임이 바뀌더라도 액정표시장치의 화면은 전체적으로 균일한 휘도를 가질 수 있다.

도 2 내지 도 8에서는 액정표시패널에 구비되는 데이터 라인의 개수가 데이터 구동부의 출력 단자의 2배로써, 데이터 라인이 2 개의 블록으로 분할되는 경우를 도시하였다. 그러나, 액정표시패널의 해상도의 증가로 인해서 상기 데이터 라인은 상기 출력단자의 3배, 4배 또는 그 이상으로 구성될 수 있다.

이와 같은 표시장치 및 이의 구동방법에 따르면, 데이터 구동부는 액티브 구간동안 m/i 개의 데이터 신호를 i번 출력하되 액티브 구간 단위로 데이터 신호의 극성을 쉬프트시켜 출력한다. 라인 선택부는 각 블록에 m/i 개의 데이터 신호를 인가하고 게이트 라인 단위로 각 블록이 선택되는 시간을 다르게 한다.

따라서, 액정표시장치의 화면 상에 상대적으로 밝은 화소영역과 어두운 화소영역이 교호적으로 나타남으로써, 밝은 화소영역과 어두운 화소영역들끼리의 상쇄 작용을 통해 화면의 전체적인 휘도는 동일해진다. 이로써, 액정표시장치의 표시특성을 향상시킬 수 있다.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

도 3 및 도 4는 도 1에 도시된 게이트 구동부의 출력에 따른 제1 및 제2 선택 신호의 위상을 나타낸 파형도이다.

도 5는 홀수 프레임에서 시간 흐름에 따른 라인 선택부의 출력 파형도이다.

도 6은 화소영역별 데이터 신호의 극성을 나타낸 도면이다.

도 7은 짝수 프레임에서 시간 흐름에 따른 라인 선택부의 출력 파형도이다.

도 8은 화소영역별 데이터 신호의 극성을 나타낸 도면이다.

<도면의 주요 부분에 대한 부호의 설명>

100 : 액정표시패널 200 : 게이트 구동부

300 : 데이터 구동부 400 : 라인 선택부

500 : 컨트롤러 600 : 액정표시장치

Claims

액티브 구간동안 게이트 신호를 출력하는 게이트 구동부;

상기 액티브 구간동안 m/i(m 은 1 이상의 자연수, i는 1과 m을 제외한 m의 약수) 개의 데이터 신호를 i번 출력하고, 상기 액티브 구간 단위로 데이터 신호의 극성을 쉬프트시켜 출력하는 데이터 구동부;

상기 게이트 신호를 순차적으로 수신하는 n(1 이상의 자연수) 개의 게이트 라인 및 m/i 개의 데이터 라인으로 이루어진 i 개의 블록으로 분리되는 m 개의 데이터 라인을 구비하는 표시패널; 및

상기 데이터 구동부와 상기 m 개의 데이터 라인과의 사이에 구비되고, 상기 게이트 라인 단위로 각 블록이 선택되는 시간을 다르게 하여 상기 각 블록에 m/i 개의 데이터 신호를 인가하는 라인 선택부를 포함하는 것을 특징으로 하는 표시장치.
제1항에 있어서, 상기 i는 2이고,

상기 m 개의 데이터 라인은 m/2개의 데이터 라인으로 이루어진 제1 블록 및 나머지 m/2개의 데이터 라인으로 이루어진 제2 블록으로 이루어진 것을 특징으로 하는 표시장치.
제2항에 있어서, 상기 제1 블록은 홀수번째 데이터 라인들로 이루어지고, 상기 제2 블록은 짝수번째 데이터 라인들로 이루어진 것을 특징으로 하는 표시장치.
제3항에 있어서, 상기 라인 선택부는,

제1 선택신호에 응답하여 상기 제1 블록에 상기 데이터 신호를 제공하는 제1 선택부; 및

제2 선택신호에 응답하여 상기 제2 블록에 상기 데이터 신호를 제공하는 제2 선택부를 포함하는 것을 특징으로 하는 표시장치.
제4항에 있어서, 상기 제1 및 제2 선택신호는 서로 반전된 위상을 가지는 것을 특징으로 하는 표시장치.
제5항에 있어서, 상기 라인 선택부는 홀수번째 게이트 라인의 액티브 구간 동안에는 상기 제1 블록에 상기 데이터 신호를 출력한 이후에 상기 제2 블록에 상기 데이터 신호를 출력하는 것을 특징으로 하는 표시장치.
제6항에 있어서, 상기 라인 선택부는 짝수번째 게이트 라인의 액티브 구간동안에는 상기 제2 블록에 상기 데이터 신호를 출력한 이후에 상기 제1 블록에 상기 데이터 신호를 출력하는 것을 특징으로 하는 표시장치.
제7항에 있어서, 상기 데이터 신호의 극성은 기준전압보다 높은 제1 극성과 상기 기준전압보다 낮은 제2 극성으로 이루어지는 것을 특징으로 하는 표시장치.
제8항에 있어서, 홀수번째 게이트 라인의 액티브 구간동안 상기 제1 및 제2 블록에 각각 인가되는 m/i 개의 데이터 신호는 서로 동일한 극성을 갖고, 짝수번째 게이트 라인의 액티브 구간동안 상기 제1 및 제2 블록에 각각 인가되는 m/i 개의 데이터 신호는 서로 다른 극성을 갖는 것을 특징으로 하는 표시장치.
제9항에 있어서, 이전 게이트 라인의 액티브 구간동안 상기 제2 블록에 인가되는 m/i 개의 데이터 신호의 극성은 현재 게이트 라인의 액티브 구간동안 상기 제1 블록에 m/i 개의 데이터 신호의 극성과 동일한 것을 특징으로 하는 표시장치.
제8항에 있어서, 상기 게이트 구동부가 상기 n개의 게이트 라인에 상기 게이트 신호를 순차적으로 출력하는 구간은 프레임으로 정의될 때,

상기 데이터 구동부는 현재 프레임에서 각 데이터 라인에 상기 제1 극성의 데이터 신호를 인가하면, 다음 프레임에서 상기 각 데이터 라인에 상기 제2 극성의 데이터 신호가 인가되는 것을 특징으로 하는 표시장치.
n(1 이상의 자연수) 개의 게이트 라인 및 m/i (m 은 1 이상의 자연수, i는 1과 m을 제외한 m의 약수)개의 데이터 라인으로 이루어진 i 개의 블록으로 분할되는 m 개의 데이터 라인이 구비된 표시패널을 갖는 표시장치를 구동하는 방법에서,

액티브 구간동안 게이트 신호를 출력하여 상기 n 개의 게이트 라인에 순차적으로 인가하는 단계;

상기 액티브 구간동안 m/i 개의 데이터 신호를 출력하고, 상기 액티브 구간 단위로 데이터 신호의 극성을 쉬프트시키는 단계; 및

상기 게이트 라인 단위로 각 블록이 선택되는 시간을 다르게 하여, m/i 개의 데이터 신호를 상기 각 블록에 선택적으로 인가하는 단계를 포함하는 것을 특징으로 하는 표시장치 구동방법.
제12항에 있어서, 상기 i는 2이고,

상기 m 개의 데이터 라인은 m/2개의 데이터 라인으로 이루어진 제1 블록 및 나머지 m/2개의 데이터 라인으로 이루어진 제2 블록으로 이루어진 것을 특징으로 하는 표시장치 구동방법.
제13항에 있어서, 홀수번째 게이트 라인의 액티브 구간 동안에는 상기 제1 블록에 상기 데이터 신호를 출력한 후 상기 제2 블록에 상기 데이터 신호를 출력하는 것을 특징으로 하는 표시장치 구동방법.
제14항에 있어서, 짝수번째 게이트 라인의 액티브 구간동안에는 상기 제2 블록에 상기 데이터 신호를 출력한 후 상기 제1 블록에 상기 데이터 신호를 출력하는 것을 특징으로 하는 표시장치 구동방법.
제13항에 있어서, 이전 게이트 라인의 액티브 구간동안 상기 제2 블록에 인가되는 m/i 개의 데이터 신호의 극성은 현재 게이트 라인의 액티브 구간동안 상기 제1 블록에 m/i 개의 데이터 신호의 극성과 동일한 것을 특징으로 하는 표시장치 구동방법.