JP4230752B2 - 液晶表示装置の駆動方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、アナログ映像信号を１水平走査期間の前半と後半でそれぞれ異なる信号線群に振り分けて駆動する液晶表示装置に関する。
【０００２】
【従来の技術】
液晶表示装置に代表される表示装置は、薄型、軽量かつ低消費電力であることから、各種機器のディスプレイとして用いられている。中でも、画素毎にトランジスタを配置したアクティブマトリクス型液晶表示装置は、ノート型パソコンや携帯型情報端末のディスプレイとして普及しつつある。
【０００３】
近年、従来の液晶表示装置に用いられていたアモルファスシリコンＴＦＴに比べて電子移動度が高いポリシリコンＴＦＴを比較的低温のプロセスで形成する技術が確立され、液晶表示装置に用いるトランジスタの小型化が可能となった。これにより、複数の走査線と複数の信号線との各交差部に配置した画素トランジスタを有する画素部と、各画素トランジスタを駆動する駆動回路とを同一の製造プロセスによって電極基板上に一体的に形成することができるようになった。
【０００４】
従来技術として、ゲート線駆動回路をアレイ基板上に形成し、信号線駆動回路をアレイ基板上に形成した選択回路とＴＣＰ上に実装した信号線駆動用ＩＣとで構成した表示装置がある。この表示装置では、信号線駆動用ＩＣの各出力端子をアナログスイッチを介して隣接する複数の信号線にそれぞれ割り当て、１水平走査期間内に複数回の書き込み時間を設けて、各書き込み時間毎にアナログスイッチを切り替えて映像信号を隣接する複数の信号線に順次振り分けて書き込むようにしたものである（例えば、特許文献１参照）。
【０００５】
【特許文献１】
特開２００１−１０９４３５号公報
【０００６】
【発明が解決しようとする課題】
近年、液晶表示装置の低消費電力化を目的として、１水平走査期間の長さを従来と同等のまま、クロック周波数を遅して、水平ブランキング期間を短くする要求が高まってきている。
【０００７】
しかしながら、水平ブランキング期間を短くして、前半のブランキング期間と後半のブランキング期間を同じとすると、前半の映像信号出力期間と後半の映像信号出力期間は同じとなるが、画素トランジスタをオン／オフする走査信号のなまり（立ち上がり／立ち上がり時間）の関係で後半書き込み時間が前半書き込み時間よりも短くなる。これによって、各信号線への映像信号の書き込み特性が前半と後半で大きく異なり、フリッカ等の表示ムラを生じることがある。
【０００８】
また、前半書き込み時間を後半書き込み時間に合わせて短くした場合、映像信号の書き込み特性は前半と後半で同じとなるが、前半・後半書き込み時間そのものが短くなるため、コントラスト不足等を生じることがある。
【０００９】
本発明の目的は、水平ブランキング期間を短くした場合でも、フリッカやコントラスト不足等の表示不良を生じることがなく、表示画質に優れた液晶表示装置の駆動方法を提供することにある。
【００１０】
【課題を解決するための手段】
上記課題を解決するため、請求項１の発明は、主面上に、互いに直交して配線された複数の信号線及び複数の走査線、前記信号線と走査線との各交差部に配置された複数の画素トランジスタ、前記各画素トランジスタに接続された複数の画素電極を備えたアレイ基板と、前記走査線を駆動するための走査信号を供給する走査線駆動回路と、入力されるデジタル信号をアナログ信号に変換すると共に、前記信号線を２つの信号線群に区分し、前記各信号線群に対応するアナログ信号をシリアルに出力する信号線駆動用ＩＣ、前記信号線駆動用ＩＣから出力されたアナログ信号を１水平走査期間の前半、後半で前記各信号線群の対応する信号線に順次振り分けて出力する選択回路を備えた信号線駆動回路と、前記選択回路によるアナログ信号の前記対応する信号線への振り分け順序を制御する制御信号を出力する制御回路とを備えた液晶表示装置の駆動方法において、前記制御信号は、１水平走査期間の前半に書き込まれるアナログ信号を１つの前記信号線群の対応する信号線に振り分ける第１制御信号と、１水平走査期間の後半に書き込まれるアナログ信号を他の１つの前記信号線群の対応する信号線に振り分ける第２制御信号とからなり、前記第１制御信号と前記１水平走査期間の前半に書き込まれるアナログ信号は異なるタイミングで駆動され、前記第２制御信号と前記１水平走査期間の後半に書き込まれるアナログ信号は同じタイミングで駆動されることを特徴とする。
【００１１】
請求項２の発明は、請求項１において、前記第１制御信号が前記１水平走査期間の前半に書き込まれるアナログ信号よりも遅いタイミングで駆動されることを特徴とする。
【００１２】
請求項３の発明は、請求項１又は２において、前記１水平走査期間の前半に書き込まれるアナログ信号の書き込み時間と、前記１水平走査期間の後半に書き込まれるアナログ信号の書き込み時間とが略等しいことを特徴とする。
【００１３】
請求項４の発明は、請求項１，２又は３のいずれかにおいて、前記アナログ信号が１水平走査期間毎に２つの信号線群に対応した２つのアナログ映像信号を含み、１つのアナログ信号と他の１つのアナログ信号が互いに逆極性であることを特徴とする。
【００１４】
【発明の実施の形態】
以下、本発明に係わる液晶表示装置の実施の形態について図面を参照しながら説明する。
【００１５】
図２は、本実施の形態に係わる液晶表示装置の回路構成図である。図２に示すように、この液晶表示装置１は、アレイ基板１００と、このアレイ基板１００に対して所定の間隔をおいて対向配置され対向電極２１０を備えた対向基板２００と、これらアレイ基板１００と対向基板２００との間に挟持され、配向膜（図示せず）を介して配置される液晶層３００とを備えている。アレイ基板１００と対向基板２００とは、その周辺に配置されるシール材４００によって貼り合わせられている。
【００１６】
アレイ基板１００は、複数の走査線Ｙ及びこれと直交する複数の信号線Ｘ（信号線Ｘ１、Ｘ２…の総称）とがマトリクス状に配置されており、このマトリクスの各格子毎にスイッチング素子としての画素トランジスタすなわち画素ＴＦＴ１１０と画素電極１２０とが設けられている。
【００１７】
画素ＴＦＴ１１０は、多結晶シリコン膜を半導体層とする多結晶シリコンＴＦＴである。画素ＴＦＴ１１０のゲート電極は走査線Ｙに接続され、ソース電極は信号線Ｘに接続されている。また、画素ＴＦＴ１１０のドレイン電極は画素電極１２０及びこの画素電極１２０と並列に接続された補助容量素子１３０を構成する一方の電極に接続されている。画素ＴＦＴ１１０は、走査線Ｙから供給される走査信号によりオンし、ソース／ドレイン電極間が導通することにより、信号線Ｘに書き込まれた映像信号がソース電極からドレイン電極を通じて画素電極１２０へ印加される。
【００１８】
走査線Ｙを駆動するための走査信号を出力する走査線駆動回路１５０は、画素ＴＦＴ１１０と同一プロセスでアレイ基板１００上に一体的に形成されている。本実施の形態では、走査線駆動回路１５０を走査線Ｙの両端に設けている。
【００１９】
信号線Ｘに映像信号を書き込む信号線駆動回路部１６０は、フレキシブル配線基板上に信号線駆動用ＩＣ５１１が実装され、かつアレイ基板１００と電気的に接続されるＴＣＰ５００−１、５００−２、５００−３、５００−４と、アレイ基板１００上に画素ＴＦＴ１１０と同一プロセスで形成された選択回路１７０とで構成されている。
【００２０】
ＴＣＰ５００−１〜４（以下、総称−Ｎ）は、長手方向の一辺がアレイ基板１００側に接続され、他辺が外部回路基板としてのＰＣＢ基板６００側に接続されている。このＰＣＢ基板６００上には、外部から入力されるデジタル映像信号を並び替えて出力するほか、これと同期して入力されるクロック信号に基づいて各種制御信号を出力する制御ＩＣ６１０、及び図示しない電源回路などが実装されている。
【００２１】
ＴＣＰ５００−Ｎは、図３に示すように、ＰＣＢ基板６００側に形成された接続配線上の図示しない接続端子に接続されるＰＣＢ側パッド５１３、アレイ基板１００側に形成された接続配線上の図示しない接続端子に接続されるアレイ側パッド５１５を備えており、これらのＰＣＢ側パッド５１３及びアレイ側パッド５１５は、異方性導電フィルム（ＡＣＦ）を介してそれぞれＰＣＢ基板６００及びアレイ基板１００に電気的に接続されている。また、これらのパッド間を接続する各種配線として、ＰＣＢ基板６００からの入力信号に対応して設けられたデジタル映像信号用配線群５３１、信号線駆動用ＩＣ５１１からの出力信号に対応して設けられたアナログ映像信号用配線群５３３、液晶表示装置用の電源配線、選択回路１７０のスイッチＳＷ用の電源配線及びスイッチ信号（ＡＳＷ）用配線、走査線駆動回路１５０用の電源配線及び制御信号用配線などの各種配線群５３５及び５３７を備えている。
【００２２】
信号線駆動用ＩＣ５１１は、図４に示すように、シフトレジスタ５２１、サンプリングラッチ５２２、ロードラッチ５２３、Ｄ／Ａコンバータ５２５などから構成されている。シフトレジスタ５２１には、制御ＩＣ６１０からクロック信号及びレジスタ制御信号が入力される。サンプリングラッチ５２２には、クロック信号に同期して制御ＩＣ６１０からデジタル映像信号が入力される。サンプリングラッチに蓄えられたデジタル映像信号は、制御ＩＣ６１０で生成されるロード信号に同期して読み出され、同一タイミングでロードラッチ５２３から出力される。Ｄ／Ａコンバータ５２５には、制御ＩＣ６１０から図示しない基準電圧が入力され、ロードラッチ５２３から出力されたデジタル映像信号がアナログ映像信号に変換される。
【００２３】
ＴＣＰ−Ｎの信号線駆動用ＩＣ５１１から出力されるアナログ映像信号は、１水平走査期間毎に２つの信号線に対応したアナログ映像信号を含み、これをシリアルに出力し、これがアレイ基板１００上に形成された信号線駆動回路部１６０の選択回路１７０に入力される。
【００２４】
選択回路１７０は、スイッチＳＷ１、ＳＷ２…を備えている。これらスイッチＳＷ１、ＳＷ２…は、信号線駆動用ＩＣ５１１からの配線に接続され、信号線駆動用ＩＣ５１１からの各アナログ映像信号が出力される出力端子ＯＵＴ１、ＯＵＴ２…と、信号線Ｘ１、Ｘ２…の一端に設けられた入力端子１Ａ及び１Ｂ、２Ａ及び２Ｂ…とを選択的に接続しており、これにより各水平走査期間で信号線駆動用ＩＣ５１１からの２つの隣接する信号線に対応するシリアルな各アナログ映像信号を、隣接する２つの信号線に順次振り分けている。出力端子ＯＵＴの数は、信号線Ｘの数の半分であり、１出力端子から隣接する２本の信号線に対して順次アナログ映像信号を出力している。
【００２５】
そして、例えば、スイッチＳＷ１、ＳＷ３、ＳＷ５…は、制御ＩＣ６１０で生成されるスイッチ信号ＡＳＷ１により同時にオンして、１水平走査期間の前半に、出力端子ＯＵＴ１、ＯＵＴ２、ＯＵＴ３…と、信号線Ｘ１、Ｘ３、Ｘ５…の入力端子１Ａ、２Ａ、３Ａ…とをそれぞれ同一のタイミングで接続する。一方、スイッチＳＷ２、ＳＷ４、ＳＷ６…も同様に、制御ＩＣ６１０で生成されるスイッチ信号ＡＳＷ２により同時にオンして、１水平走査期間の後半に、出力端子ＯＵＴ１、ＯＵＴ２、ＯＵＴ３…と、信号線Ｘ２、Ｘ４、Ｘ６…の入力端子１Ｂ、２Ｂ、３Ｂ…とをそれぞれ同一のタイミングで接続する。
【００２６】
なお、信号線Ｘ１、Ｘ３、Ｘ５…は、信号線Ｘ１、Ｘ２…を２つの信号線群に区分したときの１つの信号線群に相当し、信号線Ｘ２、Ｘ４、Ｘ６…は他の１つの信号線群に相当する。
【００２７】
また、スイッチ信号ＡＳＷ１は本実施の形態における第１制御信号に相当し、スイッチ信号ＡＳＷ２は本実施の形態における第２制御信号に相当する。
【００２８】
次に、上記のように構成された液晶表示装置１の駆動方法として、各信号線駆動用ＩＣから各画素へアナログ映像信号を書き込む動作について説明する。
【００２９】
まず、本発明に係わる駆動方法を説明する前に、従来例の駆動方法を図５〜図７を参照しながら説明する。
【００３０】
第１の従来例として、一般的なＣＲＴと同じクロック周波数で駆動した場合を例として説明する。図５は、通常のクロック周波数で駆動した場合の信号波形の一例を示すタイミングチャートである。
【００３１】
制御ＩＣ６１０には、パソコン等のプロセッサ（以下、セットという）から１水平走査期間において、信号線Ｘ１、Ｘ２、Ｘ３…に対応したデジタル映像信号のデータがクロック信号に同期して順次入力される（図中、枠内のＸ１、Ｘ２、Ｘ３…は、それぞれの信号線に入力されるデジタル映像信号を示している）。
【００３２】
通常、セットからの出力には、各水平期間ごとに、映像信号が出力されない水平ブランキング期間が設けられている。なお、水平ブランキング時間は構造上、ブラウン管で必要とされる。液晶表示装置ではＣＲＴほどの水平ブランキング時間は必要とされないが、現在までは、ＣＲＴと液晶表示装置は、同一のタイミングで駆動されていた。なお、図中においては“水平ブランク”、“前半ブランク”と略す。
【００３３】
制御ＩＣ６１０では、セットから入力されたデジタル映像信号についてデータの並び替えが行われる。すなわち、信号線Ｘ１、Ｘ２、Ｘ３…の順番で制御ＩＣ６１０に入力されたデジタル映像信号は、Ｘ１，Ｘ３，Ｘ５…（前半奇数）、Ｘ２，Ｘ４，Ｘ６…（後半偶数）の順番でクロック信号に同期して信号線駆動用ＩＣ５１１に入力される。
【００３４】
信号線駆動用ＩＣ５１１のサンプリングラッチ５２２は、シフトレジスタ５２１の対応する出力端子からシフトパルスが出力された時点で、制御ＩＣ６１０から送られてきたデジタル映像信号をラッチする。ロードラッチ５２３は、すべてのサンプリングラッチ５２２が前半信号線（Ｘ１，Ｘ３，Ｘ５…）のラッチを行った時点で、すべてのサンプリングラッチ５２２からの出力を同時にラッチする。この際、データを安定してラッチするために、数クロックのデータブランキングが必要となる。また、ロードラッチ５２３が前半のデジタル映像信号をラッチしている間に、サンプリングラッチ５２２は、後半のデジタル映像信号をラッチする。ロードラッチ５２３でラッチされたデジタルの映像信号は、Ｄ／Ａコンバータ５２５にてアナログ映像信号に変換される。Ｄ／Ａコンバータ５２５から出力されたアナログ映像信号は、ＴＣＰ５００−Ｎを介して、アレイ基板１００に送られる。
【００３５】
前半書き込み時間において、選択回路１７０では、前半のアナログ映像信号に同期したスイッチ信号ＡＳＷ１によりスイッチＳＷ１、ＳＷ３、ＳＷ５…が同時にオンして、出力端子ＯＵＴ１、ＯＵＴ２、ＯＵＴ３…と、信号線Ｘ１、Ｘ３、Ｘ５…の入力端子１Ａ、２Ａ、３Ａ…とをそれぞれ同一のタイミングで接続する。これにより、出力端子ＯＵＴ１、ＯＵＴ２、ＯＵＴ３…に出力された前半のアナログ映像信号が信号線Ｘ１、Ｘ３、Ｘ５…にそれぞれ書き込まれる。また、これと同期してｎ行の走査線Ｙが走査信号によりオンすると、ｎ行の走査線Ｙに接続する画素ＴＦＴ１１０が導通して、信号線Ｘ１、Ｘ３、Ｘ５…に書き込まれた前半のアナログ映像信号が対応する画素電極１２０へ印加される。
【００３６】
後半書き込み時間では、後半のアナログ映像信号に同期したスイッチ信号ＡＳＷ２によりスイッチＳＷ２、ＳＷ４、ＳＷ６…が同時にオンして、出力端子ＯＵＴ１、ＯＵＴ２、ＯＵＴ３…と、信号線Ｘ２、Ｘ４、Ｘ６…の入力端子１Ｂ、２Ｂ、３Ｂ…とをそれぞれ同一のタイミングで接続する。これにより、出力端子ＯＵＴ１、ＯＵＴ２、ＯＵＴ３…に出力された後半のアナログ映像信号が信号線Ｘ２、Ｘ４、Ｘ６…にそれぞれ書き込まれる。また、ｎ行の走査線Ｙは走査信号によりオンしているため、信号線Ｘ２、Ｘ４、Ｘ６…に書き込まれた後半のアナログ映像信号は対応する画素電極１２０へ書き込まれる。
【００３７】
以上の動作により、セットから入力されたデジタル映像信号は、１水平走査期間の前半と後半でそれぞれ対応する信号線Ｘにアナログ映像信号として書き込まれたことになる。
【００３８】
図５のタイミングチャートにおいて、前半のアナログ映像信号の出力期間と後半のアナログ映像信号の出力期間は、水平ブランキング期間を前半ブランキング時間と、後半ブランキング時間に振り分けることにより、可変させることが出来る。
【００３９】
従来型の液晶表示装置においては、図５に示すように、後半のアナログ映像信号の出力期間（ｎ行後半出力期間）を、前半のアナログ映像信号の出力期間（ｎ行前半出力期間）より長く取ることにより、スイッチ信号ＡＳＷ２がオフした後、走査線Ｙを駆動する走査信号の立ち上がり／立ち下がり期間ｔ１〜ｔ２を確保することができ（走査信号は、パネル内部の負荷により、走査線端では入力より大きく波形がなまる）、かつスイッチ信号ＡＳＷ１とＡＳＷ２のオン時間（オンレベルが維持されている期間）を同じにすることが可能となり、信号線Ｘへのアナログ映像信号の書き込み特性を１水平走査期間の前半と後半とで同レベルにすることができる。
【００４０】
先に述べたように、近年では液晶表示装置の低消費電力化を目的として、１水平時間の長さを従来と同等のまま、クロック周波数を遅くして、水平ブランキング期間を短くする要求が高まってきている。
【００４１】
次に第２の従来例として、クロック周波数を遅くして、水平ブランキング期間を少なくした場合の例について説明する。
【００４２】
図６は、水平ブランキング期間を前半と後半のアナログ映像信号の読み出しに必要な最小限の期間となるように制御した場合の信号波形を示すタイミングチャートである。
【００４３】
この例では、前半の水平ブランキング期間と後半の水平ブランキング期間の長さは必然的に同じになり、前半に書き込まれるアナログ映像信号と後半に書き込まれるアナログ映像信号のそれぞれの出力期間の長さも同じになる。従来のタイミングの考え方では、前半のアナログ映像信号の立ち上がりとスイッチ信号ＡＳＷ１のオンするタイミング、及び後半のアナログ映像信号の立ち上がりとスイッチ信号ＡＳＷ２のオンするタイミングは同じである。すると、図６に示すように、走査線Ｙのなまり分、後半書き込み時間が、前半書き込み時間よりも短くなる（アナログ映像信号の出力はサンプリングラッチとロード信号のタイミングに同期しているため、アナログ映像信号の出力タイミングのみを変更することはできない）。このため、信号線Ｘへのアナログ映像信号の書き込み特性が１水平走査期間の前半と後半とで大きく異なり、フリッカ等の表示ムラが生じる場合がある。
【００４４】
さらに、第３の従来例として、前半書き込み時間を、後半書き込み時間に合わせて短くした場合の例について説明する。
【００４５】
図７は、アナログ映像信号の前半書き込み時間を後半書き込み時間に合わせて短くなるように制御した場合の信号波形を示すタイミングチャートである。クロック周波数は図６と同じである。
【００４６】
この例では、前半書き込み時間と後半書き込み時間が同じとなるため、アナログ映像信号の書き込み特性は前半と後半とでほぼ等しくなり、フリッカ等の表示ムラを生じることはない。しかしながら、この場合は前半／後半書き込み時間そのものが短くなるため、コントラスト不足等を生じることがあり、表示特性の改善には至っていない。
【００４７】
次に、本実施の形態に係わる駆動方法について説明する。図１は、本実施の形態に係わる駆動方法によって書き込みを行う場合の信号波形を示すタイミングチャートである。ただし、クロック周波数は第２及び第３の従来例と同じ周波数に設定されている。
【００４８】
本実施の形態では、スイッチ信号ＡＳＷ１が、１水平走査期間の前半に書き込まれるアナログ映像信号よりも遅いタイミングでオンするように設定され、スイッチ信号ＡＳＷ２は、１水平走査期間の後半に書き込まれるアナログ映像信号と同じタイミングでオンするように設定されている。
【００４９】
また、スイッチ信号ＡＳＷ１とＡＳＷ２のそれぞれのオン時間を図５（第１の従来例）と同一に設定することにより、１水平走査期間の前半におけるアナログ映像信号の書き込み時間と、１水平走査期間の後半におけるアナログ映像信号の書き込み時間とが等しくなるようにしている。
【００５０】
なお、走査線Ｙを駆動する走査信号は、スイッチ信号ＡＳＷ１がオンするタイミングと合うように、図５及び図６のときよりも遅れて立ち上がるように設定されている。すなわち、走査信号とスイッチ信号ＡＳＷ１の立ち上がりの関係は従来例と同じであり、スイッチ信号ＡＳＷ１の立ち上がりが遅くなるのに合わせて走査信号の立ち上がりのタイミングも遅くなっている。
【００５１】
上記のようなタイミング設定において、ｎ行への書き込みについて見てみると、ｎ行目の走査線Ｙを駆動する走査信号の立ち上がり期間ｔ１〜ｔ２の間に、信号線駆動用ＩＣは、その１水平走査期間の前半に書き込まれるアナログ映像信号を出力しはじめる。この期間ｔ１〜ｔ２では、スイッチ信号ＡＳＷ１はオフしているため、信号線Ｘ１、Ｘ３、Ｘ５…に書き込まれる前半のアナログ映像信号は、信号線駆動用ＩＣ５１１の各出力端と選択回路１７０の出力端子ＯＵＴ１、ＯＵＴ２、ＯＵＴ３…との間の短い区間に充電される。その後、スイッチ信号ＡＳＷ１がオンすると、出力端子ＯＵＴ１、ＯＵＴ２、ＯＵＴ３…に出力された前半のアナログ映像信号は、スイッチＳＷ１、ＳＷ３、ＳＷ５…を通じて信号線Ｘ１、Ｘ３、Ｘ５…にそれぞれ書き込まれる。
【００５２】
なお、図１に示すように、スイッチ信号ＡＳＷ１がオンした時に、信号線駆動用ＩＣ５１１の各出力端と選択回路１７０の出力端子ＯＵＴ１、ＯＵＴ２、ＯＵＴ３…との間に充電された信号電位は瞬間的にローレベルまで下がるが、その後は書き込まれたアナログ映像信号の電位レベルに達するため、書き込み特性に影響を与えることはない。
【００５３】
続く後半書き込み時間において、信号線駆動用ＩＣは、その１水平走査期間の後半に書き込まれるアナログ映像信号を出力し、同時にスイッチ信号ＡＳＷ２はオンするため、出力端子ＯＵＴ１、ＯＵＴ２、ＯＵＴ３…に出力された後半のアナログ映像信号は、スイッチＳＷ２、ＳＷ４、ＳＷ６…を通じて信号線Ｘ２、Ｘ４、Ｘ６…にそれぞれ書き込まれる。
【００５４】
本実施の形態に係わる駆動方法によれば、スイッチ信号ＡＳＷ１とＡＳＷ２のそれぞれのオン時間を同じとし、１水平走査期間におけるアナログ信号の前半書き込み時間と後半書き込み時間が同じとなるようにしたので、アナログ映像信号の書き込み特性が１水平走査期間の前半と後半とで同レベルとなり、フリッカ等の表示ムラを生じることがない。
【００５５】
また、１水平走査期間の前半／後半書き込み時間は、例えば図５の従来例と同じく十分な書き込み時間を確保することができるため、コントラスト不足等を生じることがない。
【００５６】
なお、ｎ行目の走査線Ｙを駆動する走査信号の立ち下がり期間ｔ１〜ｔ２の間に、次のｎ＋１行目の前半に書き込まれるアナログ映像信号が出力されるが、この間はスイッチ信号ＡＳＷ１がオフしているため、ｎ行目の走査線Ｙが完全にオフレベルとなるまでの間、信号線Ｘ１、Ｘ３、Ｘ５…では、先に書き込まれたアナログ映像信号が保持される。したがって、期間ｔ１〜ｔ２の間に次行のアナログ映像信号が出力されることによる表示ムラを生じることはない。
【００５７】
したがって、本実施の形態に係わる駆動方法によれば、水平ブランキング期間を短くした場合においても、フリッカやコントラスト不足等の表示不良を生じることがなく、表示画質に優れた液晶表示装置を得ることができる。
【００５８】
さらに、本実施の形態に係わる駆動方法によれば、クロック周波数を遅して、水平ブランキング期間を短くしたタイミングにおいても、表示不良を生じることのない液晶表示装置を提供することができることから、液晶表示装置自体の消費電力を低減することができる。
【００５９】
なお、本実施の形態では、１水平走査期間の前半に正極性のアナログ映像信号を書き込み、後半に負極性のアナログ映像信号を書き込む例について示したが、１水平走査期間の前半を負極性とし、後半を正極性としてもよい。また、アナログ映像信号の極性は１垂直走査期間毎又は１水平走査期間毎に切り替えるようにしてもよい。
【００６０】
【発明の効果】
以上説明したように、本発明によれば、水平ブランキング期間を短くした場合でも、アナログ映像信号の書き込み特性を１水平走査期間の前半と後半とで同レベルとし、また１水平走査期間の前半／後半書き込み時間として十分な書き込み時間を確保することができるため、フリッカやコントラスト不足等の表示不良を生じることがなく、表示画質に優れた液晶表示装置を得ることができる。
【図面の簡単な説明】
【図１】実施の形態に係わる駆動方法によって書き込みを行う場合の信号波形を示すタイミングチャート。
【図２】実施の形態に係わる液晶表示装置の回路構成図。
【図３】ＴＣＰの構成を概略的に示す説明図。
【図４】信号線駆動回路部の構成を概略的に示す説明図。
【図５】通常のクロック周波数で駆動した場合の信号波形の一例を示すタイミングチャート。
【図６】水平ブランキング期間を前半と後半のアナログ映像信号の読み出しに必要な最小限の期間となるように制御した場合の信号波形を示すタイミングチャート。
【図７】アナログ映像信号の前半書き込み時間を後半書き込み時間に合わせて短くなるように制御した場合の信号波形を示すタイミングチャート。
【符号の説明】
１ 液晶表示装置
１００ アレイ基板
１１０ 画素ＴＦＴ
１２０ 画素電極
１５０ 走査線駆動回路
１６０ 信号線駆動回路部
１７０ 選択回路
２００ 対向基板
３００ 液晶層
５００−Ｎ ＴＣＰ
５１１ 信号線駆動用ＩＣ
５１３ ＰＣＢ側パッド
５１５ アレイ側パッド
５２１ シフトレジスタ
５２２ サンプリングラッチ
５２３ ロードラッチ
５２５ Ｄ／Ａコンバータ
５３１ デジタル映像信号用配線群
５３３ アナログ映像信号用配線群
５３５，５３７ 各種配線群
５１１ 信号線駆動用ＩＣ
６００ ＰＣＢ基板
６１０ 制御ＩＣ

Claims (4)

1. 主面上に、互いに直交して配線された複数の信号線及び複数の走査線、前記信号線と走査線との各交差部に配置された複数の画素トランジスタ、前記各画素トランジスタに接続された複数の画素電極を備えたアレイ基板と、前記走査線を駆動するための走査信号を供給する走査線駆動回路と、入力されるデジタル信号をアナログ信号に変換すると共に、前記信号線を２つの信号線群に区分し、前記各信号線群に対応するアナログ信号をシリアルに出力する信号線駆動用ＩＣ、前記信号線駆動用ＩＣから出力されたアナログ信号を１水平走査期間の前半、後半で前記各信号線群の対応する信号線に順次振り分けて出力する選択回路を備えた信号線駆動回路と、前記選択回路によるアナログ信号の前記対応する信号線への振り分け順序を制御する制御信号を出力する制御回路とを備えた液晶表示装置の駆動方法において、
   前記制御信号は、１水平走査期間の前半に書き込まれるアナログ信号を１つの前記信号線群の対応する信号線に振り分ける第１制御信号と、１水平走査期間の後半に書き込まれるアナログ信号を他の１つの前記信号線群の対応する信号線に振り分ける第２制御信号とからなり、
   前記第１制御信号と前記１水平走査期間の前半に書き込まれるアナログ信号は異なるタイミングで駆動され、前記第２制御信号と前記１水平走査期間の後半に書き込まれるアナログ信号は同じタイミングで駆動されることを特徴とする液晶表示装置の駆動方法。
2. 前記第１制御信号は、前記１水平走査期間の前半に書き込まれるアナログ信号よりも遅れたタイミングで駆動されることを特徴とする請求項１に記載の液晶表示装置の駆動方法。
3. 前記１水平走査期間の前半に書き込まれるアナログ信号の書き込み時間と、前記１水平走査期間の後半に書き込まれるアナログ信号の書き込み時間とが略等しいことを特徴とする請求項１又は２に記載の液晶表示装置の駆動方法。
4. 前記アナログ信号は、１水平走査期間毎に２つの信号線群に対応した２つのアナログ映像信号を含み、１つのアナログ信号と他の１つのアナログ信号は互いに逆極性であることを特徴とする請求項１，２又は３のいずれかに記載の液晶表示装置の駆動方法。

Images