JP2011033655A - 電気光学装置及び電子機器 - Google Patents
電気光学装置及び電子機器 Download PDFInfo
- Publication number
- JP2011033655A JP2011033655A JP2009176810A JP2009176810A JP2011033655A JP 2011033655 A JP2011033655 A JP 2011033655A JP 2009176810 A JP2009176810 A JP 2009176810A JP 2009176810 A JP2009176810 A JP 2009176810A JP 2011033655 A JP2011033655 A JP 2011033655A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- period
- scanning
- enable signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】映像書込と黒挿入とに伴う走査線の選択を1つのシフトレジスタを用いて行う。
【解決手段】Yドライバ130は、スタートパルスDYをクロック信号CLYの1周期にしたがって順次シフトして出力するシフトレジスタ131と、4つのグループGP1〜GP4に分割される24個の単位回路Uaを備える。マスク信号MASK1〜4はグループを指定する。単位回路Uaは映像書込の期間を指定する第1イネーブル信号EN1と黒挿入書込の期間を指定する第2イネーブル信号EN2とをマスク信号に従って選択し、選択した信号とシフト信号の論理積を演算して走査信号を生成する。
【選択図】図3
【解決手段】Yドライバ130は、スタートパルスDYをクロック信号CLYの1周期にしたがって順次シフトして出力するシフトレジスタ131と、4つのグループGP1〜GP4に分割される24個の単位回路Uaを備える。マスク信号MASK1〜4はグループを指定する。単位回路Uaは映像書込の期間を指定する第1イネーブル信号EN1と黒挿入書込の期間を指定する第2イネーブル信号EN2とをマスク信号に従って選択し、選択した信号とシフト信号の論理積を演算して走査信号を生成する。
【選択図】図3
Description
本発明は、いわゆる動画ぼやけ感を抑えた電気光学装置に関する。
アクティブマトリクス型の液晶装置などの電気光学装置は、フレームの期間(16.7 ミリ秒)にわたって映像が保持されるホールド型である。このため、次のフレーム期間に移行したとき、前のフレーム期間の映像を視覚したときの記憶が残存するために、表示される映像に動きがあれば、その動き領域が、ぎくしやくしたり、輪郭がぼやけたりして知覚される(動画ぼやけ感の発生)。一方、CRTのように画像が瞬間的に表示されるインパルス型の表示装置では、前フレーム期間で表示させた画像の記憶が、次フレーム期間に移行したときには、もはや残存していないので、動画ぼやけ感は発生しない。
そこで、ホールド型の電気光学装置においては、インパルス型の表示態様に似せるべく 、映像書込用の垂直シフトレジスタによって走査線を走査して、表示画像を書き込んだ後 、黒書込用のシフトレジスタによって走査線を走査して、黒画像(黒挿入)を書き込みする技術が提案されている(特許文献1参照)。
そこで、ホールド型の電気光学装置においては、インパルス型の表示態様に似せるべく 、映像書込用の垂直シフトレジスタによって走査線を走査して、表示画像を書き込んだ後 、黒書込用のシフトレジスタによって走査線を走査して、黒画像(黒挿入)を書き込みする技術が提案されている(特許文献1参照)。
しかしながら、上記技術では、シフトレジスタを2個必要とするため、回路面積が大きくなって、周辺回路内蔵型の場合では、いわゆる額縁領域を広くなってしまう、という問題がある。
本発明は、このような事情に鑑みてなされたもので、その目的の1つは、映像書込と黒挿入とを1つの垂直シフトレジスタによって済ませて、回路面積の肥大化を抑えた技術を 提供することにある。
本発明は、このような事情に鑑みてなされたもので、その目的の1つは、映像書込と黒挿入とを1つの垂直シフトレジスタによって済ませて、回路面積の肥大化を抑えた技術を 提供することにある。
この課題を解決するために、本発明に係る電気光学装置は、複数の走査線と複数のデータ線との交差に対応してそれぞれ設けられ、前記走査線が選択されたときに、前記データ線に供給されたデータ信号に応じた明るさとなる画素と、 映像書込に割り当てられた第1期間と黒挿入書込に割り当てられた第2期間とを含む水平走査期間において、前記複数の走査線を選択する走査線駆動回路と、前記走査線が映像書込のために選択されたときには、前記画素の明るさに応じたデータ信号を前記データ線に供給し、前記走査線が黒挿入書込のために選択されたときには、前記画素を黒色にさせるデータ信号を前記データ線に供給するデータ線駆動回路と、を具備し、前記走査線駆動回路は、前記複数の走査線に応じた段数を有し、各段は、予め定められた幅を有するスタートパルスをクロック信号の周期にしたがって順次シフトしてシフト信号を出力するシフトレジスタと、前記複数の走査線の各々に対応して設けられ、隣接する走査線同士を所定数まとめてグループ化したときにグループ毎に有効となる期間が異なるように供給されたマスク信号、前記第1期間で有効となる第1イネーブル信号、前記第2期間で有効となる第2イネーブル信号、及び前記シフト信号に基づいて、対応する走査線に走査信号を供給する単位回路とを備え、前記単位回路は、前記マスク信号の論理レベルが第1レベルである場合、前記第1イネーブル信号が有効となり且つ前記シフト信号が有効となる期間において有効となる走査信号を生成し、前記マスク信号の論理レベルが第2レベルである場合、前記第2イネーブル信号が有効となり且つ前記シフト信号が有効となる期間において有効となる走査信号を生成する、ことを特徴とする。
この発明によれば、シフトレジスタを1つで済ませることができるので、走査線駆動回路の面積の肥大化を抑えることが可能となる。さらに、第1イネーブル信号及び第2イネーブル信号の単位回路への伝送において、これらの信号を駆動する回路にバラツキがあっても、第1イネーブル信号の遅延時間と第2イネーブル信号との遅延時間の差は、一定であるので、遅延時間の差は全てのグループに一様に発生する。したがって、グループごとに輝度差が生じることはない。
なお、マスク信号の論理レベルが遷移するタイミングを、第1イネーブル信号の論理レベルが有効から無効に遷移するタイミングから、第2イネーブル信号の論理レベルが無効から有効に遷移するタイミングまでの間に設定することが好ましい。この場合には、マスク信号に遅延時間の差が発生しても、マージンの範囲内であれば、各グループでの映像書込の期間に差が生じることはない。
なお、マスク信号の論理レベルが遷移するタイミングを、第1イネーブル信号の論理レベルが有効から無効に遷移するタイミングから、第2イネーブル信号の論理レベルが無効から有効に遷移するタイミングまでの間に設定することが好ましい。この場合には、マスク信号に遅延時間の差が発生しても、マージンの範囲内であれば、各グループでの映像書込の期間に差が生じることはない。
上述した電気光学装置において、前記単位回路は、前記マスク信号の論理レベルが第1レベルである場合に前記第1イネーブル信号を選択し、前記マスク信号の論理レベルが第2レベルである場合に前記第2イネーブル信号を選択して選択イネーブル信号を出力する第1論理回路と、前記シフト信号と前記選択イネーブル信号とに基づいて、当該シフト信号と当該選択イネーブル信号とが共に有効となる期間において、当該走査線の選択を示す走査信号を出力する第2論理回路とを有することを特徴とする。
この場合には、マスク信号を用いて、第1イネーブル信号と第2イネーブル信号とを選択し、シフト信号を用いて選択された選択イネーブル信号にゲートを掛けるので、シフト信号を映像書込と黒挿入書込との両方に使用することができる。この結果、構成を簡素化することができる。
この場合には、マスク信号を用いて、第1イネーブル信号と第2イネーブル信号とを選択し、シフト信号を用いて選択された選択イネーブル信号にゲートを掛けるので、シフト信号を映像書込と黒挿入書込との両方に使用することができる。この結果、構成を簡素化することができる。
上述した電気光学装置において、前記複数の走査線の各々に対応して設けられた単位回路の全てに前記第1イネーブル信号を供給する第1供給線と、前記複数の走査線の各々に対応して設けられた単位回路の全てに前記第2イネーブル信号を供給する第2供給線とを備え、前記単位回路は、前記シフト信号が有効となる期間にのみ、前記第1供給線から前記第1イネーブル信号を取り込むと共に前記第2供給線から前記第2イネーブル信号を取り込む取込回路と、前記取込回路によって取り込まれた第1イネーブル信号と前記取込回路によって取り込まれた第2イネーブル信号とのうち一方を、前記マスク信号の論理レベルに応じて選択して、当該走査線の選択を示す走査信号を出力する選択回路とを、有する、ことを特徴とする。
この発明によれば、各単位回路は、対応するシフト信号が有効な期間にのみ第1供給線及び第2供給線に電気的に接続されるから、第1供給線及び第2供給線に付随する単位回路の入力容量が大幅低減する。これに伴って、第1供給線及び第2供給線の等価的な時定数が低減する。このため、第1イネーブル信号及び第2イネーブル信号の遅延時間及び波形の鈍りが減少するので、グループの違いによる映像書込の期間の差が殆ど無くすことができる。この結果、グループ間で輝度ムラを大幅に抑制できる。さらに、第1供給線及び第2供給線の容量性負荷を低減できるので、第1イネーブル信号及び第2イネーブル信号を第1供給線及び第2供給線に供給する回路の消費電力を低減とともに、小さな駆動能力の回路を用いることが可能となる。
ここで、前記選択回路は、前記マスク信号の論理レベルが第1レベルでオン状態となり、前記マスク信号の論理レベルが第2レベルでオフ状態となり、前記第1イネーブル信号が入力端子に供給される第1トランスファーゲートと、前記マスク信号の論理レベルが第2レベルでオン状態となり、前記マスク信号の論理レベルが第1レベルでオフ状態となり、前記第2イネーブル信号が入力端子に供給される第2トランスファーゲートとを備え、前記第1トランスファーゲートの出力端子と前記第2トランスファーゲートの出力端子との接続点が当該選択回路の出力端子と電気的に接続され、前記走査信号が無効を示す電位を供給する電位線と前記選択回路の出力端子との間に設けられ、前記シフト信号が有効となる期間にオフ状態となり、前記シフト信号が無効となる期間にオン状態となるスイッチング素子を備える、ことが好ましい。この発明によれば、スイッチング素子を備えるので選択回路の出力端子がフローティング状態となることを回避して走査信号の電位を安定させることができる。この結果、走査線の選択の誤動作を防止することができる。
上述した電気光学装置において、前記データ線駆動回路は、前記データ線を共通にする一列の画素でみたときに、前記データ信号の電圧を、所定の電位を基準として正極性および負極性に水平走査期間毎に切り替えて供給することを特徴とする。この発明によれば、フリッカを抑圧することができ、ちらつきのない高品質な画像を表示することができる。
上述した電気光学装置において、フレーム期間を前記クロック信号の周期の奇数倍に設定するとともに、水平走査期間を前記クロック信号の周期に設定したことを特徴とする。本発明によれば、フレーム期間が水平走査期間の奇数倍となるので、行反転方式または画素反転方式としたときに、隣接する行同士で同極性となってしまう部分の発生を回避することができる。
さらに、前記データ線駆動回路は、映像書込におけるデータ信号を、当該映像書込の前の黒挿入書込におけるデータ信号と同極性とすることを特徴とする。この発明によれば、データ線の電位を大振幅で駆動する必要がないので、消費電力を削減することができる。
次に、本発明に係る電子機器は、上述した電気光学装置を備えたことを特徴とする。このような電子機器としては、モニタ、パーソナルコンピュータ、携帯電話機、電子カメラなどが該当する。
<第1実施形態>
まず、本発明の第1実施形態に係る電気光学装置について説明する。図1は、第1実施形態に係る電気光学装置の構成を示すブロック図である。
電気光学装置1は、表示制御回路10、データ信号変換回路20及び表示パネル100を備える。表示制御回路10は、上位装置(図示省略)から供給される同期信号Syncに基づいて各部を制御する。同期信号Syncは映像信号Vidに同期している。
データ信号変換回路20は、上位装置から供給されるデジタルの映像信号Vidを、表示制御回路10による制御にしたがってアナログ信号のデータ信号S1〜S8に変換する。データ信号S1〜S8は、後述するデマルチプレクサの分配動作に同期している。
上記上位装置から供給される映像信号Vidは、表示パネル100の各画素につきR(赤)、G(緑)、B(青)の各色成分の明るさ(階調)を指定するデジタルデータであり、同期信号Syncに含まれる垂直走査信号、水平走査信号およびドットクロック信号(いずれも図示省略)にしたがって走査される画素の順で供給される。
まず、本発明の第1実施形態に係る電気光学装置について説明する。図1は、第1実施形態に係る電気光学装置の構成を示すブロック図である。
電気光学装置1は、表示制御回路10、データ信号変換回路20及び表示パネル100を備える。表示制御回路10は、上位装置(図示省略)から供給される同期信号Syncに基づいて各部を制御する。同期信号Syncは映像信号Vidに同期している。
データ信号変換回路20は、上位装置から供給されるデジタルの映像信号Vidを、表示制御回路10による制御にしたがってアナログ信号のデータ信号S1〜S8に変換する。データ信号S1〜S8は、後述するデマルチプレクサの分配動作に同期している。
上記上位装置から供給される映像信号Vidは、表示パネル100の各画素につきR(赤)、G(緑)、B(青)の各色成分の明るさ(階調)を指定するデジタルデータであり、同期信号Syncに含まれる垂直走査信号、水平走査信号およびドットクロック信号(いずれも図示省略)にしたがって走査される画素の順で供給される。
表示パネル100では、表示領域100aの周辺にYドライバ130およびデマルチプレクサ140が設けられている。このうち、表示領域100aでは、例えば24行の走査線112が図において横方向に延在し、また、48列のデータ線114が図において縦方向に延在する。
そして、これらの走査線112とデータ線114との交差のそれぞれに対応して、画素110がそれぞれ配設されている。これらの画素110は、1列毎にR、G、Bの順で繰り返すストライプ配列となっており、横方向にわたって互いに隣接するRGBの3つの画素110で1ドットのカラーを表示する。したがって、本実施形態において、画素110は、表示領域100aにおいて縦24行×横48列のマトリクス状に配列して、縦24行×横16列ドットのカラー表示を行うことになる。ただし、この配列はあくまでも説明の便宜上のものであり、本発明は、この配列に限定されない。
なお、走査線112を区別するために、以下の説明では図において上から順に1、2、3、…24行目という呼び方をする場合がある。同様に、データ線114を区別するために、図において左から順に1、2、3、…48列目という呼び方をする場合がある。
そして、これらの走査線112とデータ線114との交差のそれぞれに対応して、画素110がそれぞれ配設されている。これらの画素110は、1列毎にR、G、Bの順で繰り返すストライプ配列となっており、横方向にわたって互いに隣接するRGBの3つの画素110で1ドットのカラーを表示する。したがって、本実施形態において、画素110は、表示領域100aにおいて縦24行×横48列のマトリクス状に配列して、縦24行×横16列ドットのカラー表示を行うことになる。ただし、この配列はあくまでも説明の便宜上のものであり、本発明は、この配列に限定されない。
なお、走査線112を区別するために、以下の説明では図において上から順に1、2、3、…24行目という呼び方をする場合がある。同様に、データ線114を区別するために、図において左から順に1、2、3、…48列目という呼び方をする場合がある。
また、1〜48列目のデータ線114は、1〜6、7〜12、13〜18、…43〜48列目というように、本実施形態では互い隣接する6列毎にブロック化されている。ブロックを一般化して説明するために、1以上8以下の整数「j」を用いると、図1において左から数えてj番目のブロックには、(6j−5)列目から(6j)列目までの6列のデータ線114が対応することになる。
1番目から8番目までのブロックには、順番にデータ信号S1〜S8が供給されるが、これのデータ信号をブロックに属する6列のデータ線に分配したときに区別するために、k番目のブロックにおいて1列目のデータ線114に供給されるデータ信号をR(2k−1)と表記し、2、3、4、5、6列目のデータ線114に供給されるデータ信号をそれぞれG(2k−1)、B(2k−1)、R(2k)、G(2k)、B(2k)と表記している。
1番目から8番目までのブロックには、順番にデータ信号S1〜S8が供給されるが、これのデータ信号をブロックに属する6列のデータ線に分配したときに区別するために、k番目のブロックにおいて1列目のデータ線114に供給されるデータ信号をR(2k−1)と表記し、2、3、4、5、6列目のデータ線114に供給されるデータ信号をそれぞれG(2k−1)、B(2k−1)、R(2k)、G(2k)、B(2k)と表記している。
デマルチプレクサ(データ線駆動回路)140は、データ線114の1列毎に設けられたnチャネル型の薄膜トランジスタ(thin film transistor:以下単に「TFT」と略称する)144の集合体である。このTFT144のドレイン電極はデータ線114の一端 に接続され、各ブロックに属するデータ線114に対応した6個のTFT144のソース電極が共通接続されている。 一方、TFT144のゲート電極には、それぞれ次のような制御信号が表示制御回路10から供給される。すなわち、各ブロックにおいて1列目のデータ線114に対応するTFT144のゲート電極にはイネーブル信号Rl−Enbが供給され、各ブロックにおいて2、3、4、5、6列目のデータ線114に対応するTFT144のゲート電極には、それぞれイネーブル信号Gl−Enb、Bl−Enb、R2−Enb、G2−Enb、B2−Enbが供給される。
次に、画素110の構成について説明する。図2は、画素110の電気的な構成を示す図であり、任意の1行におけるRGBの3つの画素110を示している。
この図に示されるように、3つの画素110は電気的には互いに同一構成であり、それ
ぞれ、TFT116と液晶容量120とを有する。このうち、TFT116のゲート電極は走査線112に接続される一方、そのソース電極はデータ線114に接続され、そのドレイン電極は画素電極118に接続されている。
画素電極118は、画素毎に設けられるのに対して、対向電極108は、画素電極118のすべてに対向するように全画素に対して共通に設けられるとともに、一定の電圧LCcomが印加されている。そして、対向電極108と画素電極118との間に液晶105が扶持され、これにより、液晶容量120が構成されている。
この図に示されるように、3つの画素110は電気的には互いに同一構成であり、それ
ぞれ、TFT116と液晶容量120とを有する。このうち、TFT116のゲート電極は走査線112に接続される一方、そのソース電極はデータ線114に接続され、そのドレイン電極は画素電極118に接続されている。
画素電極118は、画素毎に設けられるのに対して、対向電極108は、画素電極118のすべてに対向するように全画素に対して共通に設けられるとともに、一定の電圧LCcomが印加されている。そして、対向電極108と画素電極118との間に液晶105が扶持され、これにより、液晶容量120が構成されている。
本実施形態において、液晶105は、OCB(Optical Compensated Birefringence)モードとしている。このため、液晶分子は、初期状態で2枚の基板間でスプレイ状に開いた状態(スプレイ配向)であり、表示動作時では弓なりに曲がった状態(ベンド配向)になって、ベンド配向の曲がりの度合いに応じて透過率(または反射率)が変化する。本実施形態では、液晶容量120において保持される電圧実効値がゼロに近ければ、光の透過率が最大となる一方、電圧実効値が大きくなるにつれて透過する光量が減少するノーマリーホワイトモードとしている。また、液晶容量120の透過光を着色するカラーフィルタ(図示省略)が画素110毎に設けられる。このため、バックライトユニット(図示省略)よって照射された光は、画素毎に、液晶容量120に保持された電圧の実効値に応じた比率でカラーフィルタにより着色して出射する。
周知のように、OCBモードでは、液晶容量120において保持される電圧実効値が臨 界値を下回るとスプレイ配向に戻って、実効値に応じて透過率を制御することができなくなるので、表示すべき画像の階調に応じた電圧を書き込む前に、臨界値以上の電圧を印加 して、ベンド配向に転移させておく必要がある。
本実施形態では、あるフレーム期間において液晶容量120(画素110)に対し表示画像の階調に応じた電圧を書き込んだ後に、次のフレーム期間において透過率に応じた電圧を書き込む事前準備として、臨界値以上の電圧を書き込むことによって、スプレイ配向に戻ってしまうことを防いでいる。
このときにスプレイ配向に戻らないように書き込む臨界値以上の電圧として、画素110の透過率を最小とさせる電圧としている。すなわち、本実施形態では、スプレイ配向に戻らないようにベンド配向を維持するための臨界値以上の電圧印加は、同時に、動画ぼや け感を低減するための黒挿入を意味しているのである。
なお、フレーム期間とは、表示パネル100を駆動することによって、カラー画像の1コマ分を表示させるために要する期間である。
このときにスプレイ配向に戻らないように書き込む臨界値以上の電圧として、画素110の透過率を最小とさせる電圧としている。すなわち、本実施形態では、スプレイ配向に戻らないようにベンド配向を維持するための臨界値以上の電圧印加は、同時に、動画ぼや け感を低減するための黒挿入を意味しているのである。
なお、フレーム期間とは、表示パネル100を駆動することによって、カラー画像の1コマ分を表示させるために要する期間である。
図3にYドライバのブロック図を示す。Yドライバ130は、シフトレジスタ131と、走査線112の本数である24本と等しい数の単位回路Ua1〜Ua24、供給線L1〜L6、及びバッファBUF1〜BUF6を備える。
単位回路Ua1〜Ua24は、4つのグループに分けられる。第1グループGP1は、第1列から第6列までの走査線112に走査信号Y1〜Y6を出力する。第2グループGP2は、第7列から第12列までの走査線112に走査信号Y7〜Y12を出力する。第3グループGP3は、第13列から第18列までの走査線112に走査信号Y13〜Y18を出力する。第4グループGP4は、第19列から第24列までの走査線112に走査信号Y19〜Y24を出力する。
単位回路Ua1〜Ua24は、4つのグループに分けられる。第1グループGP1は、第1列から第6列までの走査線112に走査信号Y1〜Y6を出力する。第2グループGP2は、第7列から第12列までの走査線112に走査信号Y7〜Y12を出力する。第3グループGP3は、第13列から第18列までの走査線112に走査信号Y13〜Y18を出力する。第4グループGP4は、第19列から第24列までの走査線112に走査信号Y19〜Y24を出力する。
シフトレジスタ131は、クロック信号CLY及びCLYinvに従って、スタートパルスDYを順次シフトして、各走査線112を選択するためのシフト信号SR1、SR2、…SR24を生成する。シフト信号SR1、SR2、…SR24は、水平走査期間ごとに排他的に有効となる。クロック信号CLY、CLYinvは、論理レベルが互いに反転の関係にあるデューティ比が50%のパルス信号であって、その周期が、上位装置から供給される水平同期信号で規定される水平走査期間の周期と同じである。
ここで、水平走査期間は、1行分の画素を1列目か48列目まで水平走査する水平有効走査期間と、48列目から次行の1列目まで戻す水平帰線期間とに分かれる。本実施形態では、便宜的に水平帰線期間を先とし、水平有効走査期間を後としている。
ここで、水平走査期間は、1行分の画素を1列目か48列目まで水平走査する水平有効走査期間と、48列目から次行の1列目まで戻す水平帰線期間とに分かれる。本実施形態では、便宜的に水平帰線期間を先とし、水平有効走査期間を後としている。
図4において、シフトレジスタ131は、走査線112の行数である「24」の2倍よりも2段多い「50」段のシフト回路132を、ある段のシフト回路132から出力される信号を次段の単位回路の入力信号とするように縦続接続した構成としたものである。ただし、初段である1段目のシフト回路132には、入力信号としてスタートパルスDYが供給される。
シフトレジスタ131のうち、奇数(1、3、5、…49)段目のシフト回路132は、クロック信号CLYがハイレベル(クロック信号CLYinvがローレベル)であるときに入力信号を取り込んで出力し、クロック信号CLYがローレベル(クロック信号CLYinvがハイレベル)に変化したときには、変化直前状態(クロック信号CLYがハイレベルであったとき)に取り込んだ入力信号を保持・出力するものである。
一方、偶数(2、4、6、…50)段目のシフト回路132は、クロック信号CLYがローレベルであるときに入力信号を取り込んで出力し、クロック信号CLYがハイレベルに変化したときには、変化直前状態に取り込んだ入力信号を保持・出力するものである。
シフトレジスタ131のうち、奇数(1、3、5、…49)段目のシフト回路132は、クロック信号CLYがハイレベル(クロック信号CLYinvがローレベル)であるときに入力信号を取り込んで出力し、クロック信号CLYがローレベル(クロック信号CLYinvがハイレベル)に変化したときには、変化直前状態(クロック信号CLYがハイレベルであったとき)に取り込んだ入力信号を保持・出力するものである。
一方、偶数(2、4、6、…50)段目のシフト回路132は、クロック信号CLYがローレベルであるときに入力信号を取り込んで出力し、クロック信号CLYがハイレベルに変化したときには、変化直前状態に取り込んだ入力信号を保持・出力するものである。
このような奇数段目および偶数段目のシフト回路132は、例えば図5に示されるように、クロックドインバータ1321、1322およびインバータ1323を含む構成が考えられる。奇数段目のクロックドインバータ1321および偶数段目のクロックドインバータ1322は、クロック信号CLYがハイレベルのときにインバータとして機能し、クロック信号CLYがローレベルのときに、その出力が不定(ハイ・インピーダンス)となるものであり、奇数段目のクロックドインバータ1322および偶数段目のクロックドインバータ1321は、クロック信号CLYinvがハイレベルのときにインバータとして機能し、クロック信号CLYinvがローレベルのときに、その出力が不定となるものである。
ここで、1〜50段目のシフト回路132からは、スタートパルスDYをクロック信号CLYがハイレベルのときに取り込んだ状態から、クロック信号CLYの半周期だけ順次遅延させた信号が出力されることになる。この例では、偶数段目のシフト回路132から、シフト信号SR1、SR2、…SR24を取り出す。したがって、あるシフト信号と次のシフト信号は、クロック信号CLYの1周期だけ位相がずれることになる。
上述したようにクロック信号CLYの周期は水平走査期間の周期と同じである。よって、シフト信号SR1、SR2、…SR24は水平走査期間ごとに順次排他的に有効となる信号である。
上述したようにクロック信号CLYの周期は水平走査期間の周期と同じである。よって、シフト信号SR1、SR2、…SR24は水平走査期間ごとに順次排他的に有効となる信号である。
説明を図3に戻す。表示制御回路10からYドライバ130へは、クロック信号CLY及びCLYinv、スタートパルスDYの他、マスク信号MASK1〜MASK4、第1イネーブル信号EN1、及び第2イネーブル信号EN2が供給される。
本実施形態において、水平走査期間は、映像書込に割り当てられた第1期間T1と黒挿入書込に割り当てられた第2期間T2とを含む。すなわち、時分割で映像書込と黒挿入書込を行う。第1イネーブル信号EN1は、第1期間T1において有効となり、それ以外の期間では無効となる。一方、第2イネーブル信号EN2は第2期間T2において有効となり、それ以外の期間で無効となる。第1期間T1と第2期間T2とは必ずしも連続している必要はなく、それらの期間にマージンとなる期間が設けられてもよい。
マスク信号MASK1〜MASK4は、隣接する走査線同士を所定数(この例では、6本)まとめてグループ化したときにグループ毎に有効となる期間が異なるように設定された信号である。マスク信号MASK1は第1グループGP1の走査線112が選択される期間で有効となり、マスク信号MASK2は第2グループGP2の走査線112が選択される期間で有効となり、マスク信号MASK3は第3グループGP3の走査線112が選択される期間で有効となり、マスク信号MASK4は第4グループGP4の走査線112が選択される期間で有効となる。
マスク信号MASK1〜MASK4、並びに第1イネーブル信号EN1及び第2イネーブル信号EN2は、バッファBUF1〜BUF6を介して供給線L1〜L6に供給される。供給線L1〜L6は、表示領域100aの縦方向に延在するため、それには寄生容量が付随する。このため、供給線L1〜L6は容量性の負荷である。バッファBUF1〜BUF6は、小振幅の信号を大振幅に変換すると共に、容量性の負荷を駆動する機能を有する。
各単位回路Uaには、マスク信号MASK1〜MASK4のいずれかと、対応するシフト信号SRと、第1イネーブル信号EN1と、第2イネーブル信号EN2とが供給される。単位回路Uaは、供給されるマスク信号の論理レベルが第1レベル(この例では、ハイレベル)である場合、第1イネーブル信号EN1が有効となり、且つシフト信号SRが有効となる期間において、有効となる走査信号Yを生成する。一方、供給されるマスク信号の論理レベルが第2レベル(この例では、ローレベル)である場合、第2イネーブル信号EN2が有効となり且つシフト信号SRが有効となる期間において、有効となる走査信号Yを生成する。
図6に、単位回路Uaの回路図を示す。単位回路Uaは、第1論理回路150、第2論理回路160、及びバッファ170を備える。なお、jは1から4までの自然数であり、iは自然数であって、j=1のとき1≦i≦6、j=2のとき2≦i≦12、j=3のとき13≦i≦18、j=4のとき19≦i≦24を満たす。
第1論理回路150は、マスク信号MASKjの論理レベルがハイレベルである場合に第1イネーブル信号EN1を選択し、マスク信号MASKjの論理レベルがローレベルである場合に第2イネーブル信号EN2を選択して選択イネーブル信号ENSを出力する。なお、マスク信号MASKjの論理レベルがローレベルである場合に第1イネーブル信号EN1を選択し、マスク信号MASKjの論理レベルがハイレベルである場合に第2イネーブル信号EN2を選択して選択イネーブル信号ENSを出力するように構成してもよい。要は、マスク信号MASKjが有効な場合に第1イネーブル信号EN1を選択し、マスク信号MASKjが無効な場合に第2イネーブル信号EN2を選択すればよい。
第1論理回路150は、具体的には、インバータINVと、トランスファーゲートTGa及びTGbとを備える。トランスファーゲートTGa及びTGbは、各々PチャネルのトランジスタとNチャネルのトランジスタとを並列接続して構成される。トランスファーゲートTGaの入力端子には第1イネーブル信号EN1が供給され、トランスファーゲートTGbの入力端子には第2イネーブル信号EN2が供給される。トランスファーゲートTGbの制御入力端子には、トランスファーゲートTGaの制御入力端子に供給されるマスク信号MASKjが反転して供給される。したがって、トランスファーゲートTGaがオン状態のときトランスファーゲートTGbがオフ状態となり、逆にトランスファーゲートTGaがオフ状態のときトランスファーゲートTGbがオン状態となる。さらに、トランスファーゲートTGa及びTGbの出力端子は電気的に接続されており、そこから選択イネーブル信号ENSが出力される。
次に、第2論理回路160は、シフト信号SRiと選択イネーブル信号ENSとに基づいて、当該シフト信号SRiと選択イネーブル信号ENSとが共に有効となる期間において、当該走査線112の選択を示す走査信号Yを出力する。第2論理回路160は、例えば、論理積を算出するアンド回路で構成される。走査信号Yはバッファ170を介して走査線112に出力される。
図7及び図8にYドライバの動作を示すタイミングチャートを示す。図5に示すように、1フレーム期間では、マスク信号MASK1〜MASK4が排他的にハイレベル(有効)となる。この例では、マスク信号MASK4がハイレベルからローレベルに変化した後、1フレーム期間が終了するまでは、ブランキング期間TBである。この例のブランキング期間は3水平走査期間からなる。この結果、1フレーム期間は水平走査期間の奇数倍で構成される。
また、選択イネーブル信号ENS1はマスク信号MASK1が供給される第1グループGP1の単位回路Uaにおける選択イネーブル信号ENSであり、選択イネーブル信号ENS2はマスク信号MASK2が供給される第2グループGP2の単位回路Uaにおける選択イネーブル信号ENSであり、選択イネーブル信号ENS3はマスク信号MASK3が供給される第3グループGP3の単位回路Uaにおける選択イネーブル信号ENSであり、選択イネーブル信号ENS4はマスク信号MASK4が供給される第4グループGP4の単位回路Uaにおける選択イネーブル信号ENSである。
図8に示すように、1水平走査期間Hのうち映像書込に割り当てられた第1期間T1と黒挿入書込に割り当てられた第2期間T2とは重複しない。このため、第1イネーブル信号EN1がハイレベルとなる期間と、第2イネーブル信号EN2がハイレベルとなる期間とは重複しない。
マスク信号MASK1がハイレベルである期間は、トランスファーゲートTGaがオン状態となり、トランスファーゲートTGbがオフ状態となるので、当該期間では、トランスファーゲートTGaの入力端子に供給される第1イネーブル信号EN1が選択イネーブル信号ENSとして取り出される。一方、マスク信号MASK2がローレベルである期間は、トランスファーゲートTGbがオン状態となり、トランスファーゲートTGaがオフ状態となるので、当該期間では、トランスファーゲートTGbの入力端子に供給される第2イネーブル信号EN2が選択イネーブル信号ENSとして取り出される。
そして、選択イネーブル信号ENSとシフト信号SR1の論理積によって走査信号Y1が生成され、選択イネーブル信号ENSとシフト信号SR2の論理積によって走査信号Y2が生成される。
マスク信号MASK1がハイレベルである期間は、トランスファーゲートTGaがオン状態となり、トランスファーゲートTGbがオフ状態となるので、当該期間では、トランスファーゲートTGaの入力端子に供給される第1イネーブル信号EN1が選択イネーブル信号ENSとして取り出される。一方、マスク信号MASK2がローレベルである期間は、トランスファーゲートTGbがオン状態となり、トランスファーゲートTGaがオフ状態となるので、当該期間では、トランスファーゲートTGbの入力端子に供給される第2イネーブル信号EN2が選択イネーブル信号ENSとして取り出される。
そして、選択イネーブル信号ENSとシフト信号SR1の論理積によって走査信号Y1が生成され、選択イネーブル信号ENSとシフト信号SR2の論理積によって走査信号Y2が生成される。
このようなYドライバ130を採用すると、図3に示すバッファBUF1〜BUF6を構成するTFTの特性ばらつきによる信号遅延の影響を低減できるといった利点がある。バッファBUF1〜BUF6は、インバータを複数段直列に接続して構成する。この場合、バッファBUF1〜BUF6の遅延時間は、インバータを構成するTFTのしきい値に大きく依存し、さらにインバータを複数段直列に接続することで遅延時間のばらつきが大きくなる。
例えば、図7に示す選択イネーブル信号ENS1〜ENS4をマスク信号MASK1〜MASK4の替わりに供給し、図6に示す第1論理回路150を省略して、選択イネーブル信号ENS1〜ENS4を第2論理回路160に直接供給して、シフト信号SRiとの論理積を算出することによって走査信号Yを生成する場合を想定する。この場合、バッファBUF1〜BUF4の遅延時間にバラツキがあると、各グループでの映像書込の期間に差が生じ、グループごとに輝度差が生じることによりブロックムラが生じることがある。
これに対して、本実施形態によれば、第1イネーブル信号EN1を取り込むバッファBUF5と第2イネーブル信号EN2を取り込むバッファBUF6との遅延時間にバラツキが発生したとしても、この遅延時間の差は、すべてのグループに一様に発生する。したがって、グループごとに輝度差が生じることはない。
これに対して、本実施形態によれば、第1イネーブル信号EN1を取り込むバッファBUF5と第2イネーブル信号EN2を取り込むバッファBUF6との遅延時間にバラツキが発生したとしても、この遅延時間の差は、すべてのグループに一様に発生する。したがって、グループごとに輝度差が生じることはない。
さらに、図9に示すように、マスク信号MASK1〜MASK4の切り替わりタイミングが、第1イネーブル信号EN1と第2イネーブル信号EN2とが共にローレベルの状態、すなわち、第1イネーブル信号EN1の立ち下がりから第2イネーブル信号EN2の立ち上がりまでの間になるように設定すればよい。この場合には、バッファBUF1〜BUF4の遅延時間のバラツキによってマスク信号MASK1〜MASK4に遅延得時間の差が発生したとしても、マージンの範囲内であれば、各グループでの映像書込の期間に差が生じることはない。
次に、水平走査期間における動作について図10を参照して説明する。図10は、水平走査期間において、k番目のブロックに対応して供給されるデータ信号Sk等の供給タイミングを示す図である。
データ信号変換回路20は、水平走査期間の時間的に先の水平帰線期間において、映像信号Vidにかかわらず、画素110を最低階調、すなわち、透過率を最小とさせる電圧(
Black)のデータ信号Skを供給する。一方、表示制御回路10は、水平帰線期間において、第2イネーブル信号EN2をハイレベルにするとともに、デマルチプレクサ140に供給するイネーブル信号Rl−Enb、Gl−Enb、Bl−Enb、R2−Enb、G2−Enb、B2−Enbをすべてハイレベルとする。
データ信号変換回路20は、水平走査期間の時間的に先の水平帰線期間において、映像信号Vidにかかわらず、画素110を最低階調、すなわち、透過率を最小とさせる電圧(
Black)のデータ信号Skを供給する。一方、表示制御回路10は、水平帰線期間において、第2イネーブル信号EN2をハイレベルにするとともに、デマルチプレクサ140に供給するイネーブル信号Rl−Enb、Gl−Enb、Bl−Enb、R2−Enb、G2−Enb、B2−Enbをすべてハイレベルとする。
これにより、水平帰線期間では、すべてのTFT144がオンするので、透過率を最小とさせる電圧(Black)のデータ信号が全データ線114に供給される。第2イネーブル信号EN2がハイレベルとなっているので、仮に11行目に黒挿入書込が指定されていれば、走査信号Y11は、幅の短いハイレベルのパルスとなる。走査信号Y11がハイレベルになると、11行目のTFT116がすべてオンするので、透過率を最小とさせる電圧が、データ線114およびTFT116を介して画素電極118に印加される。したがって、11行目の画素は、それまでの階調に応じた電圧から透過率を最小とさせる電圧に書き換えられて、黒色表示となる。
次に、データ信号変換回路20は、水平走査期間の時間的に後の水平有効走査期間にお いて、映像書込に係る行であって、各ブロックにおけるデータ線との交差に対応する6個の画素110に、階調に応じた電圧のデータ信号を、表示制御回路10の制御にしたがって順番に供給する。詳細には、データ信号変換回路20は、映像書込に係る走査線がi行
目であるとき、j番目のブロックに対応するデータ信号Sjを、順番に、i行(2j−1)列目のドットにおけるR画素、i行(2j−1)列目のドットにおけるG画素、i行(2j−1)列目のドットにおけるB画素、i行(2j)列目のドットにおけるR画素、i行(2j)列目のドットにおけるG画素、i行(2j)列目のドットにおけるB画素、の階調に応じた電圧とする。ここでは、j番目のブロックで代表して説明しているが、このような動作は、1〜8番目のブロックのすべてにおいて同時並行的に実行される。
目であるとき、j番目のブロックに対応するデータ信号Sjを、順番に、i行(2j−1)列目のドットにおけるR画素、i行(2j−1)列目のドットにおけるG画素、i行(2j−1)列目のドットにおけるB画素、i行(2j)列目のドットにおけるR画素、i行(2j)列目のドットにおけるG画素、i行(2j)列目のドットにおけるB画素、の階調に応じた電圧とする。ここでは、j番目のブロックで代表して説明しているが、このような動作は、1〜8番目のブロックのすべてにおいて同時並行的に実行される。
一方、表示制御回路10は、水平有効期間において、第1イネーブル信号EN1をハイレベルにするとともに、データ信号変換回路20によるデータ信号の供給に合わせて、イネーブル信号Rl−Enb、Gl−Enb、Bl−Enb、R2−Enb、G2−Enb、B2−Enbを順番に排他的にハイレベルとする。これにより、j番目のブロックでは、6列のデータ線には、RGBRGBの画素の階調に応じた電圧のデータ信号がそれぞれ供給される。
第1イネーブル信号EN1がハイレベルとなっているので、仮に1行目に映像書込が指定されていれば、走査信号Y1は、幅の長いハイレベルのパルスとなる。走査信号Y1がハイレベルになると、1行目のTFT116がすべてオンするので、階調に応じた電圧が、データ線114およびTFT116を介して画素電極118に印加される。したがって、1行目の画素は、それまでの黒色状態から、階調に応じた透過率となって視認されることになる。
第1イネーブル信号EN1がハイレベルとなっているので、仮に1行目に映像書込が指定されていれば、走査信号Y1は、幅の長いハイレベルのパルスとなる。走査信号Y1がハイレベルになると、1行目のTFT116がすべてオンするので、階調に応じた電圧が、データ線114およびTFT116を介して画素電極118に印加される。したがって、1行目の画素は、それまでの黒色状態から、階調に応じた透過率となって視認されることになる。
このように、映像書込と黒挿入書込とは同一走査線でみれば交互に実行され、また、映像書込および黒挿入書込のいずれも、1行目から24行目まで、順番に実行される。このため、映像書込により階調に応じた電圧が書き込まれる行に対して、黒挿入書込により黒色とさせる電圧が書き込まれる行は、一定行数離間して上から下方向に推移する。
したがって、映像書込により階調に応じた透過率となった画素110は、黒挿入書込により、最小階調となるので、画素における表示がホールド型から擬似インパルス的となり、動画のぼやけ感も低減されるだけでなく、ベンド配向が維持されるので、スプレイ配向への転移による表示乱れも防止することができる。
このように本実施形態によれば、画素に、表示画像の階調に応じた電圧を書き込む映像書込と、黒色とさせる電圧を書き込む黒挿入書込とを行うためのYドライバ130は、シ
フトレジスタ131が1つで済むので、回路面積の肥大化を抑えることが可能となる。
したがって、映像書込により階調に応じた透過率となった画素110は、黒挿入書込により、最小階調となるので、画素における表示がホールド型から擬似インパルス的となり、動画のぼやけ感も低減されるだけでなく、ベンド配向が維持されるので、スプレイ配向への転移による表示乱れも防止することができる。
このように本実施形態によれば、画素に、表示画像の階調に応じた電圧を書き込む映像書込と、黒色とさせる電圧を書き込む黒挿入書込とを行うためのYドライバ130は、シ
フトレジスタ131が1つで済むので、回路面積の肥大化を抑えることが可能となる。
ところで、液晶容量120は、液晶の劣化を防止するために交流駆動が原則である。各液晶容量120について、フレーム期間にわたって、書込極性をどのように設定するかについては、全画素を同極性とする面(フレーム)反転方式、走査線毎に書込極性を反転させる行(ライン)反転方式、データ線毎に書込極性を反転させる列反転方式、行および列方向にわたって1画素毎に反転させる画素反転方式などがあり、いずれも、所定周期(通常フレーム期間)で書込極性を反転させる。
ここで、書込極性とは、液晶容量120において、画素電極118の電位を対向電極108よりも高位とする場合を正極性といい、画素電極118の電位を対向電極108より も低位とする場合を負極性と呼ぶ。なお、書込極性の基準については、対向電極108の電位ではなく、いわゆるビデオ振幅中心とする場合もある。
ここで、書込極性とは、液晶容量120において、画素電極118の電位を対向電極108よりも高位とする場合を正極性といい、画素電極118の電位を対向電極108より も低位とする場合を負極性と呼ぶ。なお、書込極性の基準については、対向電極108の電位ではなく、いわゆるビデオ振幅中心とする場合もある。
フリッカを目立たなくする、という観点からいえば、面反転を除く3方式が有利であり、このうち、画素反転方式が最も優れ、次いで行反転方式と列反転方式とがほぼ同程度で優れている、とされる。
ここで、行反転方式を適用したとき、奇数行では正極性(+)としたとき、偶数行で負極性(−)となり、次のフレーム期間では反転して、奇数行では負極性(−)としたとき、偶数行で正極性(+)とする必要がある。
このとき、同一水平走査期間において映像書込および黒挿入書込で選択される2行につ いて、書込極性を異極性にすると、データ線に供給されるデータ信号の極性が短期間のうちに反転してしまうので、データ線に寄生する容量成分が大きい場合に、データ線に正しい電圧を供給することができなくなる。このため、同一水平走査期間において映像書込及び黒挿入書込で選択される2行の書込極性は互いに同極性となるように設定される。
ここで、行反転方式を適用したとき、奇数行では正極性(+)としたとき、偶数行で負極性(−)となり、次のフレーム期間では反転して、奇数行では負極性(−)としたとき、偶数行で正極性(+)とする必要がある。
このとき、同一水平走査期間において映像書込および黒挿入書込で選択される2行につ いて、書込極性を異極性にすると、データ線に供給されるデータ信号の極性が短期間のうちに反転してしまうので、データ線に寄生する容量成分が大きい場合に、データ線に正しい電圧を供給することができなくなる。このため、同一水平走査期間において映像書込及び黒挿入書込で選択される2行の書込極性は互いに同極性となるように設定される。
しかしながら、このように設定すると、次のような問題が生じる。すなわち、あるフレーム期間において水平走査期間毎に書込極性を1行毎に反転させたときに、次のフレーム期間では書込極性を反転させる必要があるが、このとき、フレーム期間が水平走査期間の偶数倍であると、隣接する水平走査期間同士で同極性となってしまう部分が出現してしまう。
隣接する行同士において、黒挿入書込の書込極性が同極性であると、映像書込は異極性になることから、同じ透過率に制御すべき場合であっても、書き込み量が異なってしまうことになる。このため、隣接する2行のうち、一方において書込不足が発生して、表示において境界となって視認されるという不都合が発生する可能性がある。
なお、ここでは行反転方式を例に挙げて説明したが、画素反転方式においても、奇数行奇数列および偶数行偶数列の画素を正極性としたときに、奇数行偶数列および偶数行奇数列の画素を負極性となるので、同様な不都合が発生する。
本実施形態においては、図5に示すように、1フレームが、24本の走査線112を走査する24個の水平走査期間に加え、3個の水平走査期間からなるブランキング期間TBから構成されるので、1フレームを水平走査期間の奇数倍に設定している。よって、映像書込を良好に行うことができる。
隣接する行同士において、黒挿入書込の書込極性が同極性であると、映像書込は異極性になることから、同じ透過率に制御すべき場合であっても、書き込み量が異なってしまうことになる。このため、隣接する2行のうち、一方において書込不足が発生して、表示において境界となって視認されるという不都合が発生する可能性がある。
なお、ここでは行反転方式を例に挙げて説明したが、画素反転方式においても、奇数行奇数列および偶数行偶数列の画素を正極性としたときに、奇数行偶数列および偶数行奇数列の画素を負極性となるので、同様な不都合が発生する。
本実施形態においては、図5に示すように、1フレームが、24本の走査線112を走査する24個の水平走査期間に加え、3個の水平走査期間からなるブランキング期間TBから構成されるので、1フレームを水平走査期間の奇数倍に設定している。よって、映像書込を良好に行うことができる。
なお、本実施形態においては、シフトレジスタ131において、シフト回路132を走査線122の本数の2倍に2を加えた数だけ用いた。そして、シフトレジスタ131において、入力信号の遅延量は、クロック信号CLYの半周期の倍である1周期分となるので、自段と次段との重複部分を求める必要がなくなるほか、水平走査期間がクロック信号CLYの1周期分となる。このため、フレーム期間をクロック信号CLYの奇数倍に設定することが可能である。
<第2実施形態>
次に、第2実施形態に係る電気光学装置について説明する。第2実施形態に係る電気光学装置は、単位回路Uaの替わりに単位回路Ubを用いる点、シフトレジスタ131が、シフト信号SRiとこれを反転した反転シフト信号/SRiを用いる点を除いて、第1実施形態の電気光学装置と同様に構成されている。
次に、第2実施形態に係る電気光学装置について説明する。第2実施形態に係る電気光学装置は、単位回路Uaの替わりに単位回路Ubを用いる点、シフトレジスタ131が、シフト信号SRiとこれを反転した反転シフト信号/SRiを用いる点を除いて、第1実施形態の電気光学装置と同様に構成されている。
図11に、単位回路Ubの回路図を示す。この単位回路Ubは、取込回路180、選択回路190、TFT200及びバッファ170を備える。
取込回路180は、シフト信号SRiが有効となる期間にのみ、供給線L5から第1イネーブル信号EN1を取り込むと共に供給線L2から第2イネーブル信号EN2を取り込む。選択回路190は、取込回路180によって取り込まれた第1イネーブル信号EN1と取込回路180によって取り込まれた第2イネーブル信号EN2とのうち一方を、マスク信号MASKjの論理レベルに応じて選択して、走査信号Yを生成する。
取込回路180は、シフト信号SRiが有効となる期間にのみ、供給線L5から第1イネーブル信号EN1を取り込むと共に供給線L2から第2イネーブル信号EN2を取り込む。選択回路190は、取込回路180によって取り込まれた第1イネーブル信号EN1と取込回路180によって取り込まれた第2イネーブル信号EN2とのうち一方を、マスク信号MASKjの論理レベルに応じて選択して、走査信号Yを生成する。
取込回路180は、トランスファーゲートTG1及びTG2を備える。トランスファーゲートTG1の入力端子には第1イネーブル信号EN1が供給され、トランスファーゲートTG2の入力端子には第2イネーブル信号EN2が供給される。トランスファーゲートTG1及びTG2は、シフト信号SRiがハイレベルになるとオン状態となり、シフト信号SRiがローレベルになるとオフ状態となる。したがって、シフト信号SRiがハイレベルとなり有効となる期間に限って、第1イネーブル信号EN1及び第2イネーブル信号EN2を取り込む。そして、シフト信号SRiがローレベルとなり無効となる期間は、単位回路Ubが供給線L5及びL6から分離される。
選択回路190は、第1実施形態で説明した第1論理回路160と同様に構成されている。したがって、マスク信号MASKiがハイレベルで有効になると第1イネーブル信号EN1が選択され、マスク信号MASKiがローレベルで無効になると第2イネーブル信号EN2を選択される。しかしながら、シフト信号SRiがローレベルとなる無効な期間では、トランスファーゲートTGa及びTGbの入力端子がフローティング状態となり、選択回路190の出力端子の電位が安定しない。このため、TFT190を用いて選択回路190の出力端子の電位を安定させている。
TFT190は、選択回路190の出力端子と走査信号Yが無効を示す電位Vssを供給する電位線(図示せず)の間に設けられ、シフト信号SRiが無効となる期間にオン状態となり、選択回路190の出力端子の電位を電位Vssに固定する。
図12に単位回路Ubを用いたYドライバのタイミングチャートを示す。この図に示すようにシフト信号SRiがハイレベルとなり有効になると、ノードN1には第1イネーブル信号EN1の一部が取り込まれ、ノードN2には第2イネーブル信号EN2の一部が取り込まれる。そして、マスク信号MASKjがハイレベルであればノードN1の第1イネーブル信号EN1が選択され、マスク信号MASKjがローレベルであればノードN2の第2イネーブル信号EN2が選択される。
単位回路Ubを用いたYドライバは、シフト信号SRiがハイレベルとなり有効となる期間に限って供給線L5及びL6と当該単位回路Ubとを電気的に接続することができる。これにより、第1イネーブル信号EN1及び第2イネーブル信号EN2の入力容量を大幅に低減し、結果的に各グループGP1〜GP4を走査している期間における時定数差をほぼ無くすることができるといった利点がある。
第1イネーブル信号EN1及び第2イネーブル信号EN2の供給線L5及びL6の等価回路を図13に示す。図11(A)は単位回路Uaを用いた場合の等価回路であり、(B)は、単位回路Ubを用いシフト信号SRiがハイレベルである場合の等価回路である。なお、C1〜C24は単位回路の入力容量であり、Rは分布抵抗である。
単位回路Uaを用いる場合には、常時、24個の入力容量C1〜C24が供給線に付随しているので、バッファBUFから近い場所に位置する単位回路UaとバッファBUFから近い場所に位置する単位回路Ubとでは、第1イネーブル信号EN1及び第2イネーブル信号EN2の遅延時間や波形の鈍りの程度が異なる。このため、走査線のグループGP1〜GP4で映像書込の期間が相違する可能性があり、輝度ムラの原因になりかねない。さらに、供給線L5及びL6は容量性の負荷として作用するため、バッファBUF5及びBUF6に大きな駆動能力が求められ、消費電力も大きい。
これに対して、単位回路Ubを用いる場合には、入力容量を1/24に低減できる。このため、第1イネーブル信号EN1及び第2イネーブル信号EN2の遅延時間や波形の鈍りが問題とならず、輝度ムラが生じることもない。しかも、バッファBUF5及びBUF6の駆動能力は小さくてよく、消費電力も大幅に低減できる。
これに対して、単位回路Ubを用いる場合には、入力容量を1/24に低減できる。このため、第1イネーブル信号EN1及び第2イネーブル信号EN2の遅延時間や波形の鈍りが問題とならず、輝度ムラが生じることもない。しかも、バッファBUF5及びBUF6の駆動能力は小さくてよく、消費電力も大幅に低減できる。
例えば、図7に示す選択イネーブル信号ENS1〜ENS4をマスク信号MASK1〜MASK4の替わりに供給し、図6に示す第1論理回路150を省略して、選択イネーブル信号ENS1〜ENS4を第2論理回路160に直接供給して、シフト信号SRiとの論理積を算出することによって走査信号Yを生成する場合を想定する。
ここで、第2論理回路160の入力容量をc、供給線の配線抵抗をrとすると、供給線の等価回路は、図14に示すものとなる。各グループGP1〜GP4における入力容量の総和は「6c」、選択イネーブル信号ENS1の入力端から第2論理回路160までの平均配線抵抗はr/8、選択イネーブル信号ENS2の入力端から第2論理回路160までの平均配線抵抗は3r/8、選択イネーブル信号ENS3の入力端から第2論理回路160までの平均配線抵抗は5r/8、選択イネーブル信号ENS4の入力端から第2論理回路160までの平均配線抵抗は7r/8、選択イネーブル信号ENS4の入力端から第2論理回路160までの平均配線抵抗は7r/8となる。このため、選択イネーブル信号ENS1に与えられる供給線の時定数は6cr/8、選択イネーブル信号ENS2に与えられる供給線の時定数は18cr/8、選択イネーブル信号ENS3に与えられる供給線の時定数は30cr/8、選択イネーブル信号ENS4に与えられる供給線の時定数は42cr/8となる。このように供給線の時定数が異なることで遅延時間や信号の立ち上がり期間・立ち下がり期間に差が生じる。このため、走査線のグループGP1〜GP4の各々について映像の書込期間に差が生じ、結果的にグループGP1〜GP4間に輝度差が生じる。
本実施形態によれば、上述したように入力容量を大幅に低減できるので、このような構成と比較しても、輝度ムラを低減できるといった効果を奏する。
ここで、第2論理回路160の入力容量をc、供給線の配線抵抗をrとすると、供給線の等価回路は、図14に示すものとなる。各グループGP1〜GP4における入力容量の総和は「6c」、選択イネーブル信号ENS1の入力端から第2論理回路160までの平均配線抵抗はr/8、選択イネーブル信号ENS2の入力端から第2論理回路160までの平均配線抵抗は3r/8、選択イネーブル信号ENS3の入力端から第2論理回路160までの平均配線抵抗は5r/8、選択イネーブル信号ENS4の入力端から第2論理回路160までの平均配線抵抗は7r/8、選択イネーブル信号ENS4の入力端から第2論理回路160までの平均配線抵抗は7r/8となる。このため、選択イネーブル信号ENS1に与えられる供給線の時定数は6cr/8、選択イネーブル信号ENS2に与えられる供給線の時定数は18cr/8、選択イネーブル信号ENS3に与えられる供給線の時定数は30cr/8、選択イネーブル信号ENS4に与えられる供給線の時定数は42cr/8となる。このように供給線の時定数が異なることで遅延時間や信号の立ち上がり期間・立ち下がり期間に差が生じる。このため、走査線のグループGP1〜GP4の各々について映像の書込期間に差が生じ、結果的にグループGP1〜GP4間に輝度差が生じる。
本実施形態によれば、上述したように入力容量を大幅に低減できるので、このような構成と比較しても、輝度ムラを低減できるといった効果を奏する。
<応用・変形例>
なお、上述した実施形態では、黒挿入書込において画素を黒色とさせるデータ信号を、映像書込における表示用のデータ信号と同じ経路で、すなわち、デマルチプレクサ140(TFT144)を経由してデータ線114に供給する構成としたが、図15に示すように各データ線114の他端側にTFT154を別途設け、黒挿入書込において画素を黒色とさせるデータ信号を、TFT154を経由してデータ線114に供給しても良い。この場合、TFT154は、例えばnチャネル型であり、そのドレイン電極はデータ線114の他端に接続され、ソース電極が共通接続されている。同様にTFTのゲート電極も共通接続されている。
なお、上述した実施形態では、黒挿入書込において画素を黒色とさせるデータ信号を、映像書込における表示用のデータ信号と同じ経路で、すなわち、デマルチプレクサ140(TFT144)を経由してデータ線114に供給する構成としたが、図15に示すように各データ線114の他端側にTFT154を別途設け、黒挿入書込において画素を黒色とさせるデータ信号を、TFT154を経由してデータ線114に供給しても良い。この場合、TFT154は、例えばnチャネル型であり、そのドレイン電極はデータ線114の他端に接続され、ソース電極が共通接続されている。同様にTFTのゲート電極も共通接続されている。
TFT154のソース電極の共通部分には、データ信号変換回路20から、画素を黒色とさせるデータ信号BIDが供給され、TFT154のゲート電極の共通部分には、表示制御回路10から、制御信号BIGが供給される。
ここで、制御信号BIGは、図16に示されるように、水平帰線期間において第2イネーブル信号EN2がハイレベルとなるときに、ハイレベルとなる。 制御信号BIGがハイレベルになると、すべてのTFT154がオンするので、透過率を最小とさせる電圧(Black)のデータ信号が全データ線114に供給される。仮にi行目に黒挿入書込が指定されるのであれば、i行目の画素は、黒挿入書込によって、それまでの階調に応じた電圧から透過率を最小とさせる電圧に書き換えられるため、黒色表示となる。
また、実施形態では、実施形態では、用いる原色をR・G・Bの3色として、カラー表示としたが、4色以上としても良いし、モノクロ表示であれば、3色以上に分けなくても良い。
画素110については透過型に限られず、反射型であっても良いし、両者を兼ね備えた半透過半反射型であっても良い。
ここで、制御信号BIGは、図16に示されるように、水平帰線期間において第2イネーブル信号EN2がハイレベルとなるときに、ハイレベルとなる。 制御信号BIGがハイレベルになると、すべてのTFT154がオンするので、透過率を最小とさせる電圧(Black)のデータ信号が全データ線114に供給される。仮にi行目に黒挿入書込が指定されるのであれば、i行目の画素は、黒挿入書込によって、それまでの階調に応じた電圧から透過率を最小とさせる電圧に書き換えられるため、黒色表示となる。
また、実施形態では、実施形態では、用いる原色をR・G・Bの3色として、カラー表示としたが、4色以上としても良いし、モノクロ表示であれば、3色以上に分けなくても良い。
画素110については透過型に限られず、反射型であっても良いし、両者を兼ね備えた半透過半反射型であっても良い。
<電子機器の例>
次に、上述した実施形態に係る電気光学装置を適用した電子機器について説明する。
図17は、電気光学装置1を表示部として採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ2000は、電気光学装置1と本体部2010とを備える。本体部2010には、電源スイッチ2001およびキーボード2002が設けられている。
次に、上述した実施形態に係る電気光学装置を適用した電子機器について説明する。
図17は、電気光学装置1を表示部として採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ2000は、電気光学装置1と本体部2010とを備える。本体部2010には、電源スイッチ2001およびキーボード2002が設けられている。
図18に、電気光学装置1を適用した携帯電話機の構成を示す。携帯電話機3000は、複数の操作ボタン3001およびスクロールボタン3002、ならびに電気光学装置1を備える。スクロールボタン3002を操作することによって、電気光学装置1に表示される画像をスクロール可能である。
図19に、電気光学装置1を適用した携帯情報端末(PDA:Personal Digital Assistants)の構成を示す。携帯情報端末4000は、複数の操作ボタン4001および電源スイッチ4002、ならびに電気光学装置1を備える。なお、本発明に係る電気光学装置が適用される電子機器は、図17から図19に示したものに限られない。
1……電気光学装置、130……Yドライバ、Ua,Ub……単位回路、150……第1論理回路、160……第2論理回路、SRi……シフト信号、EN1……第1イネーブル信号、EN2……第2イネーブル信号、MASKi……マスク信号。
Claims (8)
- 複数の走査線と複数のデータ線との交差に対応してそれぞれ設けられ、前記走査線が選 択されたときに、前記データ線に供給されたデータ信号に応じた明るさとなる画素と、
映像書込に割り当てられた第1期間と黒挿入書込に割り当てられた第2期間とを含む水平走査期間において、前記複数の走査線を選択する走査線駆動回路と、
前記走査線が映像書込のために選択されたときには、前記画素の明るさに応じたデータ信号を前記データ線に供給し、前記走査線が黒挿入書込のために選択されたときには、前記画素を黒色にさせるデータ信号を前記データ線に供給するデータ線駆動回路と、を具備し、
前記走査線駆動回路は、
前記複数の走査線に応じた段数を有し、各段は、予め定められた幅を有するスタートパルスをクロック信号の周期にしたがって順次シフトしてシフト信号を出力するシフトレジスタと、
前記複数の走査線の各々に対応して設けられ、隣接する走査線同士を所定数まとめてグループ化したときにグループ毎に有効となる期間が異なるように供給されたマスク信号、前記第1期間で有効となる第1イネーブル信号、前記第2期間で有効となる第2イネーブル信号、及び前記シフト信号に基づいて、対応する走査線に走査信号を供給する単位回路とを備え、
前記単位回路は、前記マスク信号の論理レベルが第1レベルである場合、前記第1イネーブル信号が有効となり且つ前記シフト信号が有効となる期間において有効となる走査信号を生成し、前記マスク信号の論理レベルが第2レベルである場合、前記第2イネーブル信号が有効となり且つ前記シフト信号が有効となる期間において有効となる走査信号を生成する、
ことを特徴とする電気光学装置。 - 前記単位回路は、
前記マスク信号の論理レベルが第1レベルである場合に前記第1イネーブル信号を選択し、前記マスク信号の論理レベルが第2レベルである場合に前記第2イネーブル信号を選択して選択イネーブル信号を出力する第1論理回路と、
前記シフト信号と前記選択イネーブル信号とに基づいて、当該シフト信号と当該選択イネーブル信号とが共に有効となる期間において、当該走査線の選択を示す走査信号を出力する第2論理回路とを、有する、
ことを特徴とする請求項1に記載の電気光学装置。 - 前記複数の走査線の各々に対応して設けられた単位回路の全てに前記第1イネーブル信号を供給する第1供給線と、
前記複数の走査線の各々に対応して設けられた単位回路の全てに前記第2イネーブル信号を供給する第2供給線とを備え、
前記単位回路は、
前記シフト信号が有効となる期間にのみ、前記第1供給線から前記第1イネーブル信号を取り込むと共に前記第2供給線から前記第2イネーブル信号を取り込み、前記シフト信号が無効となる期間では、当該単位回路を前記第1供給線及び前記第2供給線から電気的に分離する取込回路と、
前記取込回路によって取り込まれた第1イネーブル信号と前記取込回路によって取り込まれた第2イネーブル信号とのうち一方を、前記マスク信号の論理レベルに応じて選択して、当該走査線の選択を示す走査信号を出力する選択回路とを、有する、
ことを特徴とする請求項1に記載の電気光学装置。 - 前記選択回路は、
前記マスク信号の論理レベルが第1レベルでオン状態となり、前記マスク信号の論理レベルが第2レベルでオフ状態となり、前記第1イネーブル信号が入力端子に供給される第1トランスファーゲートと、
前記マスク信号の論理レベルが第2レベルでオン状態となり、前記マスク信号の論理レベルが第1レベルでオフ状態となり、前記第2イネーブル信号が入力端子に供給される第2トランスファーゲートとを備え、
前記第1トランスファーゲートの出力端子と前記第2トランスファーゲートの出力端子との接続点が当該選択回路の出力端子と電気的に接続され、
前記走査信号が無効を示す電位を供給する電位線と前記選択回路の出力端子との間に設けられ、前記シフト信号が有効となる期間にオフ状態となり、前記シフト信号が無効となる期間にオン状態となるスイッチング素子を備える、
ことを特徴とする請求項3に記載の電気光学装置。 - 前記データ線駆動回路は、前記データ線を共通にする一列の画素でみたときに、前記データ信号の電圧を、所定の電位を基準として正極性および負極性に水平走査期間毎に切り替えて供給することを特徴とする請求項1乃至4のうちいずれか1項に記載の電気光学装置。
- フレーム期間を前記クロック信号の周期の奇数倍に設定するとともに、水平走査期間を前記クロック信号の周期に設定したことを特徴とする請求項1乃至5のうちいずれか1項に記載の電気光学装置。
- 前記データ線駆動回路は、映像書込におけるデータ信号を、当該映像書込の前の黒挿入 書込におけるデータ信号と同極性とすることを特徴とする請求項1乃至6のうちいずれか1項に記載の電気光学装置。
- 請求項1乃至7のうちいずれか1項に記載した電気光学装置を備えたことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009176810A JP2011033655A (ja) | 2009-07-29 | 2009-07-29 | 電気光学装置及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009176810A JP2011033655A (ja) | 2009-07-29 | 2009-07-29 | 電気光学装置及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011033655A true JP2011033655A (ja) | 2011-02-17 |
Family
ID=43762829
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009176810A Withdrawn JP2011033655A (ja) | 2009-07-29 | 2009-07-29 | 電気光学装置及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011033655A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000122596A (ja) * | 1998-10-15 | 2000-04-28 | Internatl Business Mach Corp <Ibm> | 表示装置 |
JP2003131265A (ja) * | 2001-10-23 | 2003-05-08 | Matsushita Electric Ind Co Ltd | 液晶表示装置の駆動方法 |
JP2003280617A (ja) * | 2002-01-21 | 2003-10-02 | Matsushita Electric Ind Co Ltd | 表示装置及び表示装置の駆動方法 |
JP2006047847A (ja) * | 2004-08-06 | 2006-02-16 | Toshiba Matsushita Display Technology Co Ltd | ゲート線駆動回路 |
JP2006072078A (ja) * | 2004-09-03 | 2006-03-16 | Mitsubishi Electric Corp | 液晶表示装置及びその駆動方法 |
-
2009
- 2009-07-29 JP JP2009176810A patent/JP2011033655A/ja not_active Withdrawn
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000122596A (ja) * | 1998-10-15 | 2000-04-28 | Internatl Business Mach Corp <Ibm> | 表示装置 |
JP2003131265A (ja) * | 2001-10-23 | 2003-05-08 | Matsushita Electric Ind Co Ltd | 液晶表示装置の駆動方法 |
JP2003280617A (ja) * | 2002-01-21 | 2003-10-02 | Matsushita Electric Ind Co Ltd | 表示装置及び表示装置の駆動方法 |
JP2006047847A (ja) * | 2004-08-06 | 2006-02-16 | Toshiba Matsushita Display Technology Co Ltd | ゲート線駆動回路 |
JP2006072078A (ja) * | 2004-09-03 | 2006-03-16 | Mitsubishi Electric Corp | 液晶表示装置及びその駆動方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100965571B1 (ko) | 액정표시장치와 그 구동방법 | |
JP5332485B2 (ja) | 電気光学装置 | |
US8581823B2 (en) | Liquid crystal display device and driving method thereof | |
KR100765676B1 (ko) | 표시 장치용 구동 장치 및 표시 장치용 구동 방법 | |
US9171517B2 (en) | Display device, driving device, and driving method | |
KR101258900B1 (ko) | 액정표시장치 및 데이터 구동회로 | |
US20120327137A1 (en) | Display device and display driving method | |
US20080186267A1 (en) | Display device | |
JP2006018299A (ja) | ゲートドライバが内蔵された液晶パネル及びその駆動方法 | |
JP4631917B2 (ja) | 電気光学装置、駆動方法および電子機器 | |
TW201324472A (zh) | 液晶顯示驅動裝置 | |
JP2008116918A (ja) | 電源回路、駆動回路、電気光学装置、電子機器及び対向電極駆動方法 | |
JP5446205B2 (ja) | 電気光学装置および駆動回路 | |
JP2017181810A (ja) | 表示装置、制御方法及び半導体装置 | |
JP5191509B2 (ja) | 表示装置およびその駆動方法、並びに電子機器 | |
US20070080915A1 (en) | Display driver, electro-optical device, electronic instrument, and drive method | |
JP2008151986A (ja) | 電気光学装置、走査線駆動回路および電子機器 | |
JPH11337975A (ja) | 液晶表示装置およびアクティブマトリクス型液晶表示装置およびその駆動方法 | |
JP2008216425A (ja) | 電気光学装置、駆動方法および電子機器 | |
JP2010091968A (ja) | 走査線駆動回路および電気光学装置 | |
JP2008145556A (ja) | 電気光学装置、駆動方法および電子機器 | |
JP2004046236A (ja) | 液晶表示装置の駆動方法 | |
CN113628588B (zh) | 显示驱动模组、显示装置及显示方法 | |
JP2011033655A (ja) | 電気光学装置及び電子機器 | |
JP3773206B2 (ja) | 液晶表示装置及びその駆動方法並びに走査線駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20120608 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20121101 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121113 |
|
A761 | Written withdrawal of application |
Effective date: 20121130 Free format text: JAPANESE INTERMEDIATE CODE: A761 |