CN110867153B - 源极驱动电路及其移位寄存器 - Google Patents

源极驱动电路及其移位寄存器 Download PDF

Info

Publication number
CN110867153B
CN110867153B CN201910772726.XA CN201910772726A CN110867153B CN 110867153 B CN110867153 B CN 110867153B CN 201910772726 A CN201910772726 A CN 201910772726A CN 110867153 B CN110867153 B CN 110867153B
Authority
CN
China
Prior art keywords
signal
shift register
latch
register unit
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910772726.XA
Other languages
English (en)
Other versions
CN110867153A (zh
Inventor
郭家铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raydium Semiconductor Corp
Original Assignee
Raydium Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raydium Semiconductor Corp filed Critical Raydium Semiconductor Corp
Publication of CN110867153A publication Critical patent/CN110867153A/zh
Application granted granted Critical
Publication of CN110867153B publication Critical patent/CN110867153B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)

Abstract

一种源极驱动电路及其移位寄存器，该移位寄存器包含多个移位寄存单元。每一移位寄存单元包含数据输入端、时钟输入端、模式选择输入端、数据输出端、第一闩锁输出端及第二闩锁输出端。时钟输入端接收时钟信号。模式选择输入端接收第一模式选择信号。数据输出端输出数据信号。第一及第二闩锁输出端分别输出第一及第二闩锁信号。当第一模式选择信号具有第一电位时，第一及第二闩锁输出端运作于第一输出模式下并根据时钟信号依序输出第一及第二闩锁信号；当第一模式选择信号具有第二电位时，第一及第二闩锁输出端运作于第二输出模式下并同步输出第一及第二闩锁信号。

Description

源极驱动电路及其移位寄存器
技术领域
本发明与显示装置有关，尤其是关于一种源极驱动电路(Source driver)及其移位寄存器(Shift register)。
背景技术
传统上，当低电压差动信号传输(LVDS)源极驱动电路在单连接端口的设计上要加入双连接端口的应用时，虽然在双栅极(Dual gate)的应用下没有问题，数据存取正确，如图1A所示；但在单栅极(Single gate)的应用下，六条数据总线(Data bus)所传递的数据D1～D6需分别输入至通道CH1～CH6。
然而，此时源极驱动电路的多个移位寄存器SR[1]～SR[4]开启的顺序会使得其闩锁输出端太晚打开而造成数据存取错误，如图1B所示。因此，现有技术的上述缺点亟待进一步加以克服。
发明内容
有鉴于此，本发明提出一种源极驱动电路及其移位寄存器，以有效解决现有技术所遭遇到的上述问题。
根据本发明的一具体实施例为一种移位寄存器。于此实施例中，移位寄存器包含至少一移位寄存电路组。移位寄存电路组包含多个移位寄存单元。每一移位寄存单元包含一数据输入端、一时钟输入端、一模式选择输入端、一数据输出端、一第一闩锁输出端及一第二闩锁输出端。时钟输入端用以接收一时钟信号。模式选择输入端用以接收一第一模式选择信号。数据输出端用以输出一数据信号。第一闩锁输出端用以输出一第一闩锁信号。第二闩锁输出端用以输出一第二闩锁信号。当第一模式选择信号具有一第一电位时，第一闩锁输出端及第二闩锁输出端运作于一第一输出模式(SINGLE＝0)下并根据时钟信号依序输出第一闩锁信号及第二闩锁信号。当第一模式选择信号具有一第二电位时，第一闩锁输出端及第二闩锁输出端运作于第二输出模式(SINGLE＝1)下并同步输出第一闩锁信号及第二闩锁信号。
于一实施例中，每一该移位寄存电路组包含三个移位寄存单元，分别为一第一级移位寄存单元、一第二级移位寄存单元及一第三级移位寄存单元；第一级移位寄存单元的数据输入端接收一起始信号，第一级移位寄存单元的数据输出端耦接第二级移位寄存单元的数据输入端且第二级移位寄存单元的数据输出端耦接第三级移位寄存单元的数据输入端。
于一实施例中，每一移位寄存电路组包含三个移位寄存单元，分别为一第一级移位寄存单元、一第二级移位寄存单元及一第三级移位寄存单元。第一级移位寄存单元的数据输入端接收一起始信号，第一级移位寄存单元的数据输出端耦接第二级移位寄存单元的数据输入端。移位寄存器还包含一第一复用器、一第二复用器及一第三复用器。第一复用器分别耦接第一级移位寄存单元的数据输出端、第二级移位寄存单元的数据输出端及第三级移位寄存单元的数据输入端。当第一模式选择信号具有第一电位时，第一复用器接收第二级移位寄存单元所输出的数据信号并输出至第三级移位寄存单元的数据输入端、第二复用器接收第二级移位寄存单元的第一闩锁信号并输出一第三闩锁信号、第三复用器接收第二级移位寄存单元的第二闩锁信号并输出一第四闩锁信号。当第一模式选择信号具有第二电位时，第一复用器接收第一级移位寄存单元所输出的数据信号并输出至第三级移位寄存单元的数据输入端、第二复用器接收第一级移位寄存单元的第一闩锁信号或第二闩锁信号并输出第三闩锁信号、第三复用器接收第三级移位寄存单元的第一闩锁信号或第二闩锁信号并输出第四闩锁信号。
于一实施例中，每一移位寄存电路组包含三个移位寄存单元，分别为一第一级移位寄存单元、一第二级移位寄存单元及一第三级移位寄存单元。第一级移位寄存单元的数据输入端接收一起始信号。第一级移位寄存单元的数据输出端耦接第二级移位寄存单元的数据输入端。移位寄存器还包含一第四复用器、一第一或门、一第五复用器、一第六复用器、一第七复用器、一第八复用器及一第二或门。第四复用器分别耦接第一级移位寄存单元的数据输出端、第二级移位寄存单元的数据输出端及第三级移位寄存单元的数据输入端。第一或门耦接第四复用器，用以输出第一模式选择信号或第二模式选择信号至第四复用器。当第二模式选择信号具有第一电位时，第四复用器接收第二级移位寄存单元所输出的数据信号并输出至第三级移位寄存单元的数据输入端。第二或门分别耦接第七复用器及第八复用器，用以输出第一模式选择信号或第二模式选择信号至第七复用器及第八复用器。当第二模式选择信号具有第一电位时，第五复用器接收第一级移位寄存单元的第二闩锁信号并输出第五闩锁信号、第六复用器接收第三级移位寄存单元的第一闩锁信号并输出第六闩锁信号、第七复用器接收第二级移位寄存单元的第一闩锁信号并输出第七闩锁信号、第八复用器接收第二级移位寄存单元的第二闩锁信号并输出第八闩锁信号。当第二模式选择信号具有第二电位时，第四复用器接收第一级移位寄存单元所输出的数据信号并输出至第三级移位寄存单元的数据输入端、第五复用器接收第一级移位寄存单元的第一闩锁信号并输出第五闩锁信号、第六复用器接收第三级移位寄存单元的第二闩锁信号并输出第六闩锁信号、第七复用器接收第一级移位寄存单元的第二闩锁信号并输出第七闩锁信号、第八复用器接收第三级移位寄存单元的第一闩锁信号并输出第八闩锁信号。
于一实施例中，当第一模式选择信号具有第一电位时，时钟信号具有第一频率；当第一模式选择信号具有第二电位时，时钟信号具有第二频率；第二频率为第一频率的两倍。
于一实施例中，每一移位寄存单元还包含一第一非门、一第二非门、一第三非门、一第四非门、一第五非门、一第六非门、一第七非门、一第一开关、一第二开关、一第三开关、一第四开关、一第一数据接点、一第二数据接点、一第三数据接点、一第九复用器、一第一与门、一第十复用器及一第二与门。第一非门、第二非门、第四非门、第六非门及第七非门彼此依序串接。第三非门与第二非门并联且方向相反。第五非门与第四非门并联且方向相反。第一开关耦接于第一非门与第二非门之间。第二开关耦接于第一开关、第二非门及第三非门之间。第三开关耦接于第二非门与第四非门之间。第四开关耦接于第三开关、第四非门及第五非门之间。第一开关与第四开关于时钟信号具有高电位时导通。第二开关与第三开关于时钟信号具有低电位时导通。第一数据接点位于第二非门、第三非门及第三开关之间，用以输出一第一数据信号。第二数据接点位于第六非门与第七非门之间，用以输出一第二数据信号。第三数据接点位于第七非门的输出端，用以输出一第三数据信号。第九复用器耦接第二数据接点，用以根据第一模式选择信号输出第二数据信号或高电位信号。当第一模式选择信号具有第一电位时，第九复用器输出第二数据信号。当第一模式选择信号具有第二电位时，第九复用器输出高电位信号。第一与门分别耦接第一数据接点及第九复用器的输出端，用以分别接收第一数据接点所输出的第一数据信号及第九复用器所输出的第二数据信号或高电位信号并输出第二闩锁信号。第十复用器耦接第三数据接点，用以根据第一模式选择信号输出第三数据信号或高电位信号。当第一模式选择信号具有第一电位时，第十复用器输出第三数据信号。当第一模式选择信号具有第二电位时，第十复用器输出高电位信号。第二与门分别耦接第一数据接点及第十复用器的输出端，用以分别接收第一数据接点所输出的第一数据信号及第十复用器所输出的第三数据信号或高电位信号并输出第一闩锁信号。
于一实施例中，移位寄存器耦接一数据寄存器，且数据寄存器用以接收双像素信号。
根据本发明的另一具体实施例为一种源极驱动电路。于此实施例中，源极驱动电路耦接多条数据线。源极驱动电路包含一移位寄存器及一数据寄存器。移位寄存器包含至少一移位寄存电路组。移位寄存电路组包含多个移位寄存单元。每一移位寄存单元包含一数据输入端、一时钟输入端、一模式选择输入端、一数据输出端、一第一闩锁输出端及一第二闩锁输出端。时钟输入端用以接收一时钟信号。模式选择输入端用以接收一第一模式选择信号。数据输出端用以输出一数据信号。第一闩锁输出端用以输出一第一闩锁信号。第二闩锁输出端用以输出一第二闩锁信号。数据寄存器包含多个通道。每一通道包含至少一第一闩锁。第一闩锁对应至该些数据线中的一数据线，且每一通道耦接至该些移位寄存单元中的一移位寄存单元的第一闩锁输出端或第二闩锁输出端。当第一模式选择信号具有一第一电位时，第一闩锁输出端及第二闩锁输出端运作于一第一输出模式(SINGLE＝0)下并根据时钟信号依序输出第一闩锁信号及第二闩锁信号。当第一模式选择信号具有一第二电位时，第一闩锁输出端及第二闩锁输出端运作于第二输出模式(SINGLE＝1)下并同步输出第一闩锁信号及第二闩锁信号。
于一实施例中，每一该移位寄存电路组包含三个移位寄存单元，分别为一第一级移位寄存单元、一第二级移位寄存单元及一第三级移位寄存单元；该第一级移位寄存单元的该数据输入端接收一起始信号，该第一级移位寄存单元的该数据输出端耦接该第二级移位寄存单元的该数据输入端且该第二级移位寄存单元的该数据输出端耦接该第三级移位寄存单元的该数据输入端；当每一通道包含两个该第一闩锁时，该第一模式选择信号具有该第一电位；当每一通道包含一个该第一闩锁时，该第一模式选择信号具有该第二电位；每一移位寄存单元的该第一闩锁输出端及该第二闩锁输出端分别耦接三个该通道。
于一实施例中，每一该移位寄存电路组包含三个移位寄存单元，分别为一第一级移位寄存单元、一第二级移位寄存单元及一第三级移位寄存单元；该第一级移位寄存单元的该数据输入端接收一起始信号，该第一级移位寄存单元的该数据输出端耦接该第二级移位寄存单元的该数据输入端；该移位寄存器还包含：一第一复用器，分别耦接该第一级移位寄存单元的该数据输出端、该第二级移位寄存单元的该数据输出端及该第三级移位寄存单元的该数据输入端，当该第一模式选择信号具有该第一电位时，该第一复用器接收该第二级移位寄存单元所输出的该数据信号并输出至该第三级移位寄存单元的该数据输入端；当该第一模式选择信号具有该第二电位时，该第一复用器接收该第一级移位寄存单元所输出的该数据信号并输出至该第三级移位寄存单元的该数据输入端；一第二复用器，当该第一模式选择信号具有该第一电位时，该第二复用器接收该第二级移位寄存单元的该第一闩锁信号并输出一第三闩锁信号；当该第一模式选择信号具有该第二电位时，该第二复用器接收该第一级移位寄存单元的该第一闩锁信号或该第二闩锁信号并输出该第三闩锁信号；以及一第三复用器，当该第一模式选择信号具有该第一电位时，该第三复用器接收该第二级移位寄存单元的该第二闩锁信号并输出一第四闩锁信号；当该第一模式选择信号具有该第二电位时，该第二复用器接收该第三级移位寄存单元的该第一闩锁信号或该第二闩锁信号并输出该第四闩锁信号；当每一通道包含三个该第一闩锁时，该第一模式选择信号具有该第一电位；当每一通道包含一个该第一闩锁时，该第一模式选择信号具有该第二电位；该第一级移位寄存单元的该第一闩锁输出端及该第二闩锁输出端分别耦接二个该通道，该第二复用器的输出端耦接二个该通道，该第三复用器的输出端耦接二个该通道，该第三级移位寄存单元的该第一闩锁输出端及该第二闩锁输出端分别耦接二个该通道。
于一实施例中，每一该移位寄存电路组包含三个移位寄存单元，分别为一第一级移位寄存单元、一第二级移位寄存单元及一第三级移位寄存单元；该第一级移位寄存单元的该数据输入端接收一起始信号，该第一级移位寄存单元的该数据输出端耦接该第二级移位寄存单元的该数据输入端；该移位寄存器还包含：一第四复用器，分别耦接该第一级移位寄存单元的该数据输出端、该第二级移位寄存单元的该数据输出端及该第三级移位寄存单元的该数据输入端；一第一或门，耦接该第四复用器，用以输出该第一模式选择信号或一第二模式选择信号至该第四复用器，当该第二模式选择信号具有该第一电位时，该第四复用器接收该第二级移位寄存单元所输出的该数据信号并输出至该第三级移位寄存单元的该数据输入端；当该第二模式选择信号具有该第二电位时，该第四复用器接收该第一级移位寄存单元所输出的该数据信号并输出至该第三级移位寄存单元的该数据输入端；一第五复用器，当该第二模式选择信号具有该第一电位时，该第五复用器接收该第一级移位寄存单元的该第二闩锁信号并输出一第五闩锁信号；当该第二模式选择信号具有该第二电位时，该第五复用器接收该第一级移位寄存单元的该第一闩锁信号并输出该第五闩锁信号；一第六复用器，当该第二模式选择信号具有该第一电位时，该第六复用器接收该第三级移位寄存单元的该第一闩锁信号并输出一第六闩锁信号；当该第二模式选择信号具有该第二电位时，该第六复用器接收该第三级移位寄存单元的该第二闩锁信号并输出该第六闩锁信号；一第七复用器，当该第二模式选择信号具有该第一电位时，该第七复用器接收该第二级移位寄存单元的该第一闩锁信号并输出一第七闩锁信号；当该第二模式选择信号具有该第二电位时，该第七复用器接收该第一级移位寄存单元的该第二闩锁信号并输出该第七闩锁信号；一第八复用器，当该第二模式选择信号具有该第一电位时，该第八复用器接收该第二级移位寄存单元的该第二闩锁信号并输出一第八闩锁信号；当该第二模式选择信号具有该第二电位时，该第八复用器接收该第三级移位寄存单元的该第一闩锁信号并输出该第八闩锁信号；以及一第二或门，分别耦接该第七复用器及该第八复用器，用以输出该第一模式选择信号或该第二模式选择信号至该第七复用器及该第八复用器；其中当每一该通道包含三个该第一闩锁时，该第一模式选择信号及该第二模式选择信号均具有该第一电位；当每一该通道包含二个该第一闩锁时，该第一模式选择信号具有该第一电位且该第二模式选择信号具有该第二电位；当每一该通道包含一个该第一闩锁时，该第一模式选择信号具有该第二电位且该第二模式选择信号具有该第一电位；在该移位寄存电路组中，该第一级移位寄存单元的该第一闩锁输出端耦接二个该通道且该第二闩锁输出端耦接一个该通道、该第五复用器的输出端耦接一个该通道、该第七复用器的输出端耦接二个该通道、该第八复用器的输出端耦接二个该通道、该第三级移位寄存单元的该第一闩锁输出端耦接一个该通道且该第二闩锁输出端耦接二个该通道、该第六复用器的输出端耦接一个该通道。
于一实施例中，源极驱动电路还包含：一时序控制电路，用以提供该时钟信号；其中，当该第一模式选择信号具有该第一电位时，该时钟信号具有一第一频率；当该第二模式选择信号具有该第二电位时，该时钟信号具有一第二频率；该第二频率为该第一频率的两倍。
于一实施例中，每一该移位寄存单元还包含：一第一非门、一第二非门、一第三非门、一第四非门、一第五非门、一第六非门及一第七非门，其中该第一非门、该第二非门、该第四非门、该第六非门及该第七非门彼此依序串接，该第三非门与该第二非门并联且方向相反，该第五非门与该第四非门并联且方向相反；一第一开关，耦接于该第一非门与该第二非门之间；一第二开关，耦接于该第一开关、该第二非门及该第三非门之间；一第三开关，耦接于该第二非门与该第四非门之间；一第四开关，耦接于该第三开关、该第四非门及该第五非门之间，其中该第一开关与该第四开关于该时钟信号具有高电位时导通，该第二开关与该第三开关于该时钟信号具有低电位时导通；一第一数据接点，位于该第二非门、该第三非门及该第三开关之间，用以输出一第一数据信号；一第二数据接点，位于该第六非门与该第七非门之间，用以输出一第二数据信号；一第三数据接点，位于该第七非门的输出端，用以输出一第三数据信号；一第九复用器，耦接该第二数据接点，用以根据该第一模式选择信号输出该第二数据信号或一高电位信号，当该第一模式选择信号具有该第一电位时，该第九复用器输出该第二数据信号；当该第一模式选择信号具有该第二电位时，该第九复用器输出该高电位信号；一第一与门，分别耦接该第一数据接点及该第九复用器的输出端，用以分别接收该第一数据接点所输出的该第一数据信号及该第九复用器所输出的该第二数据信号或该高电位信号并输出该第二闩锁信号；一第十复用器，耦接该第三数据接点，用以根据该第一模式选择信号输出该第三数据信号或该高电位信号，当该第一模式选择信号具有该第一电位时，该第十复用器输出该第三数据信号；当该第一模式选择信号具有该第二电位时，该第十复用器输出该高电位信号；以及一第二与门，分别耦接该第一数据接点及该第十复用器的输出端，用以分别接收该第一数据接点所输出的该第一数据信号及该第十复用器所输出的该第三数据信号或该高电位信号并输出该第一闩锁信号。
于一实施例中，该数据寄存器用于接收一双像素信号，该双像素信号包含两个像素信号，且每个该像素信号包含三个子像素信号。
相较于现有技术，根据本发明的源极驱动电路及其移位寄存器将时钟信号的频率调整为可在数据传输率与二分之一数据传输率之间进行切换，并运用逻辑运算使得多个移位寄存器输出信号可同时输出，由以调整输出数据与不同通道之间的对应关系，故可同时支援各种不同组合的显示模式，例如单端口(1port)/双端口(2port)、单栅极(Singlegate)/双栅极(Dual gate)/三栅极(Triple gate)、一对一(1:1)/一对二(1:2)/一对三(1:3)/一对六(1:6)的复用切换，使得本发明的源极驱动电路在上述不同显示模式之间进行切换时不会发生如同现有技术的数据存取错误的情事。
关于本发明的优点与精神可以通过以下的发明详述及所附附图得到进一步的了解。
附图说明
本发明所附附图说明如下：
图1A及图1B分别为当低电压差动信号传输源极驱动电路在单连接端口的设计上要加入双连接端口的应用时，在双栅极的应用下的数据存取正确，但在单栅极的应用下会由于源极驱动电路的移位寄存器开启的顺序使得其闩锁输出端太晚打开而造成数据存取错误的时序图。
图2为根据本发明的一实施例中的移位寄存器的移位寄存单元的示意图。
图3为根据本发明的另一实施例中的移位寄存器的移位寄存电路组包含三个移位寄存单元的示意图。
图4为根据本发明的另一实施例中的移位寄存器除了包含移位寄存电路组之外还包含三个复用器的示意图。
图5为根据本发明的另一实施例中的移位寄存器除了包含移位寄存电路组之外还包含五个复用器及两个或门的示意图。
图6为移位寄存单元的电路架构的一实施例。
图7为在第一输出模式(SINGLE＝0)下根据时钟信号依序输出各闩锁信号的时序图。
图8为在第二输出模式(SINGLE＝1)下根据时钟信号同步输出两闩锁信号的时序图。
图9为在第二输出模式(SINGLE＝1)下根据时钟信号同步输出三闩锁信号的时序图。
图10为在第二输出模式(SINGLE＝1)下根据时钟信号同步输出六闩锁信号的时序图。
图11为在第二输出模式(SINGLE＝1)下根据时钟信号同步于三个通道输出闩锁信号的时序图。
主要元件符号说明：
SRS1～SRS3：移位寄存电路组
SRU、SRU1～SRU3：移位寄存单元
IN：数据输入端
CLK：时钟输入端
SINGLE：模式选择输入端
Q：数据输出端
SR1：第一闩锁输出端
SR2：第二闩锁输出端
STH1：起始信号
SCLK：时钟信号
D1～D6：数据
CH1～CH12：通道
SR[1]～SR[4]：移位寄存器
M1：第一模式选择信号
M2：第二模式选择信号
DAT、DAT1、DAT2、DAT3：数据信号
LA1、LA11、LA21、LA31：第一闩锁信号
LA2、LA12、LA22、LA32：第二闩锁信号
LA3：第三闩锁信号
LA4：第四闩锁信号
LA5：第五闩锁信号
LA6：第六闩锁信号
LA7：第七闩锁信号
LA8：第八闩锁信号
MUX1～MUX10：第一复用器～第十复用器
OR1～OR2：第一或门～第二或门
DN1～DN3：第一数据接点～第三数据接点
NOT1～NOT7：第一非门～第七非门
SW1～SW4：第一开关～第四开关
AND1～AND2：第一与门～第二与门
DVDD：高电位信号
CLK：时钟信号
T0～T3：时间
具体实施方式
根据本发明的一具体实施例为一种移位寄存器。于此实施例中，移位寄存器应用于显示装置的源极驱动电路中，用于接收双像素信号。双像素信号包含两个像素信号，且每个像素信号包含三个子像素信号，但不以此为限。
请参照图2，图2为此实施例中的移位寄存器的移位寄存单元的示意图。如图2所示，移位寄存器的移位寄存单元SRU可包含数据输入端IN、时钟输入端CLK、模式选择输入端SINGLE、数据输出端Q、第一闩锁输出端SR1及第二闩锁输出端SR2。
于此实施例中，数据输入端IN用以接收起始信号STH1。时钟输入端CLK用以接收时钟信号SCLK。模式选择输入端SINGLE用以接收第一模式选择信号M1。数据输出端Q用以输出数据信号DAT。第一闩锁输出端SR1用以输出第一闩锁信号LA1。第二闩锁输出端SR2用以输出第二闩锁信号LA2。
需说明的是，在不同的输出模式下，第一闩锁输出端SR1与第二闩锁输出端SR2会以不同时序分别输出第一闩锁信号LA1及第二闩锁信号LA2。当第一模式选择信号M1具有第一电位(例如低电位)时，时钟信号CLK具有第一频率；当第一模式选择信号M1具有第二电位(例如高电位)时，时钟信号CLK具有第二频率。于实际应用中，第二频率可以是第一频率的两倍，但不以此为限。
举例而言，当第一模式选择信号M1具有第一电位(例如低电位)时，第一闩锁输出端SR1及第二闩锁输出端SR2运作于第一输出模式下，此时第一闩锁输出端SR1及第二闩锁输出端SR2会与传统运作方式一样根据时钟信号SCLK依序输出第一闩锁信号LA1及第二闩锁信号LA2。当第一模式选择信号M1具有第二电位(例如高电位)时，第一闩锁输出端SR1及第二闩锁输出端SR2运作于第二输出模式下，此时第一闩锁输出端SR1及第二闩锁输出端SR2会同步输出第一闩锁信号LA1及第二闩锁信号LA2。
请参照图3，图3为移位寄存器的移位寄存电路组SRS1包含三个移位寄存单元SRU1～SRU3的示意图。如图3所示，移位寄存器的移位寄存电路组SRS1包含三个移位寄存单元SRU1～SRU3，分别是第一级移位寄存单元SRU1、第二级移位寄存单元SRU2及第三级移位寄存单元SRU3，且第一级移位寄存单元SRU1、第二级移位寄存单元SRU2及第三级移位寄存单元SRU3彼此串联。
于此实施例中，第一级移位寄存单元SRU1包含三输入端及三输出端，其中三输入端分别是数据输入端IN、时钟输入端CLK及模式选择输入端SINGLE且三输出端分别是数据输出端Q、第一闩锁输出端SR1及第二闩锁输出端SR2。数据输入端IN用以接收起始信号STH1；时钟输入端CLK用以接收时钟信号SCLK；模式选择输入端SINGLE用以接收第一模式选择信号M1；数据输出端Q用以输出第一数据信号DAT1；第一闩锁输出端SR1用以输出第一闩锁信号LA11；第二闩锁输出端SR2用以输出第二闩锁信号LA12。
同样地，第二级移位寄存单元SRU2亦包含三输入端及三输出端，其中三输入端分别是数据输入端IN、时钟输入端CLK及模式选择输入端SINGLE且三输出端分别是数据输出端Q、第一闩锁输出端SR1及第二闩锁输出端SR2。数据输入端IN耦接至第一级移位寄存单元SRU1的数据输出端Q，用以接收数据输出端Q所输出的第一数据信号DAT1；时钟输入端CLK用以接收时钟信号SCLK；模式选择输入端SINGLE用以接收第一模式选择信号M1；数据输出端Q用以输出第二数据信号DAT2；第一闩锁输出端SR1用以输出第一闩锁信号LA21；第二闩锁输出端SR2用以输出第二闩锁信号LA22。
同样地，第三级移位寄存单元SRU3亦包含三输入端及三输出端，其中三输入端分别是数据输入端IN、时钟输入端CLK及模式选择输入端SINGLE且三输出端分别是数据输出端Q、第一闩锁输出端SR1及第二闩锁输出端SR2。数据输入端IN耦接至第二级移位寄存单元SRU2的数据输出端Q，用以接收数据输出端Q所输出的第二数据信号DAT2；时钟输入端CLK用以接收时钟信号SCLK；模式选择输入端SINGLE用以接收第一模式选择信号M1；数据输出端Q用以输出第三数据信号DAT3；第一闩锁输出端SR1用以输出第一闩锁信号LA31；第二闩锁输出端SR2用以输出第二闩锁信号LA32。
需说明的是，移位寄存器的移位寄存电路组SRS1所包含的移位寄存单元的数量并不以上述实施例的三个为限，可视实际需求而定。
请参照图4，图4为移位寄存器除了包含移位寄存电路组SRS2之外还包含三个复用器MUX1～MUX3的示意图。如图4所示，移位寄存器的移位寄存电路组SRS2包含三个移位寄存单元SRU1～SRU3，分别是第一级移位寄存单元SRU1、第二级移位寄存单元SRU2及第三级移位寄存单元SRU3，且第一级移位寄存单元SRU1、第二级移位寄存单元SRU2及第三级移位寄存单元SRU3彼此串联。
与图3不同的是，图4的移位寄存器还包含第一复用器MUX1、第二复用器MUX2及第三复用器MUX3。其中，第一复用器MUX1分别耦接第一级移位寄存单元SRU1的数据输出端Q、第二级移位寄存单元SRU2的数据输出端Q及第三级移位寄存单元SRU3的数据输入端IN；第二复用器MUX2分别耦接第一级移位寄存单元SRU1的第一闩锁输出端SR1及第二级移位寄存单元SRU2的第一闩锁输出端SR1；第三复用器MUX3分别耦接第二级移位寄存单元SRU2的第二闩锁输出端SR2及第三级移位寄存单元SRU3的第一闩锁输出端SR1。
于此实施例中，第一复用器MUX1、第二复用器MUX2及第三复用器MUX3均根据第一模式选择信号M1决定其接收及传送的信号。
就第一复用器MUX1而言，当第一模式选择信号M1具有第一电位(例如低电位)时，第一复用器MUX1接收第二级移位寄存单元SRU2所输出的第二数据信号DAT2并将第二数据信号DAT2输出至第三级移位寄存单元SRU3的数据输入端IN；当第一模式选择信号M1具有第二电位(例如高电位)时，第一复用器MUX1接收第一级移位寄存单元SRU1所输出的第一数据信号DAT1并将第一数据信号DAT1输出至第三级移位寄存单元SRU3的数据输入端IN。
就第二复用器MUX2而言，当第一模式选择信号M1具有第一电位(例如低电位)时，第二复用器MUX2接收第二级移位寄存单元SRU2的第一闩锁信号LA21并输出第三闩锁信号LA3；当第一模式选择信号M1具有第二电位(例如高电位)时，第二复用器MUX2接收第一级移位寄存单元SRU1的第一闩锁信号LA11(或第二闩锁信号LA12)并输出第三闩锁信号LA3。
就第三复用器MUX3而言，当第一模式选择信号M1具有第一电位(例如低电位)时，第三复用器MUX3接收第二级移位寄存单元SRU2的第二闩锁信号LA22并输出第四闩锁信号LA4；当第一模式选择信号M1具有第二电位(例如高电位)时，第三复用器MUX3接收第三级移位寄存单元SRU3的第一闩锁信号LA31(或第二闩锁信号LA32)并输出第四闩锁信号LA4。
请参照图5，图5为根据本发明的另一实施例中的移位寄存器除了包含移位寄存电路组SRS3之外还包含五个复用器MUX4～MUX8及两个或门OR1～OR2的示意图。如图5所示，移位寄存器的移位寄存电路组SRS3包含三个移位寄存单元SRU1～SRU3，分别是第一级移位寄存单元SRU1、第二级移位寄存单元SRU2及第三级移位寄存单元SRU3，且第一级移位寄存单元SRU1、第二级移位寄存单元SRU2及第三级移位寄存单元SRU3彼此串联。
与图3不同的是，图5的移位寄存器还包含第四复用器MUX4、第五复用器MUX5、第六复用器MUX6、第七复用器MUX7、第八复用器MUX8、第一或门OR1及第二或门OR2。其中，第四复用器MUX4分别耦接第一级移位寄存单元SRU1的数据输出端Q、第二级移位寄存单元SRU2的数据输出端Q及第三级移位寄存单元SRU3的数据输入端IN；第五复用器MUX5分别耦接第一级移位寄存单元SRU1的第二闩锁输出端SR2及第一闩锁输出端SR1；第六复用器MUX6分别耦接第三级移位寄存单元SRU3的第一闩锁输出端SR1及第二闩锁输出端SR2；第七复用器MUX7分别耦接第二级移位寄存单元SRU2的第一闩锁输出端SR1及第一级移位寄存单元SRU1的第二闩锁输出端SR2；第八复用器MUX8分别耦接第二级移位寄存单元SRU2的第二闩锁输出端SR2及第三级移位寄存单元SRU3的第一闩锁输出端SR1；第一或门OR1耦接第四复用器MUX4；第二或门OR2分别耦接第七复用器MUX7及第八复用器MUX8。
第一或门OR1用以输出第一模式选择信号M1或第二模式选择信号M2至第四复用器MUX4。第二或门OR2用以输出第一模式选择信号M1或第二模式选择信号M2至第七复用器MUX7及第八复用器MUX8。
当第二模式选择信号M2具有第一电位(例如低电位)时，第四复用器MUX4接收第二级移位寄存单元SRU2的数据输出端Q所输出的第二数据信号DAT2并将第二数据信号DAT2输出至第三级移位寄存单元SRU3的数据输入端IN。第五复用器MUX5接收第一级移位寄存单元SRU1的第二闩锁信号LA12并输出第五闩锁信号LA5、第六复用器MUX6接收第三级移位寄存单元SRU3的第一闩锁信号LA31并输出第六闩锁信号LA6、第七复用器MUX7接收第二级移位寄存单元SRU2的第一闩锁信号LA21并输出第七闩锁信号LA7、第八复用器MUX8接收第二级移位寄存单元SRU2的第二闩锁信号LA22并输出第八闩锁信号LA8。
当第二模式选择信号M2具有第二电位(例如高电位)时，第四复用器MUX4接收第一级移位寄存单元SRU1所输出的第一数据信号DAT1并输出至第三级移位寄存单元SRU3的数据输入端IN、第五复用器MUX5接收第一级移位寄存单元SRU1的第一闩锁信号LA11并输出第五闩锁信号LA5、第六复用器MUX6接收第三级移位寄存单元SRU3的第二闩锁信号LA32并输出第六闩锁信号LA6、第七复用器MUX7接收第一级移位寄存单元SRU1的第二闩锁信号LA12并输出第七闩锁信号LA7、第八复用器MUX8接收第三级移位寄存单元SRU3的第一闩锁信号LA31并输出第八闩锁信号LA8。
需说明的是，当每一通道包含三个第一闩锁时，第一模式选择信号M1及第二模式选择信号M2均具有第一电位(例如低电位)；当每一通道包含二个第一闩锁时，第一模式选择信号M1具有第一电位(例如低电位)且第二模式选择信号M2具有第二电位(例如高电位)；当每一通道包含一个第一闩锁时，第一模式选择信号M1具有第二电位(例如高电位)且第二模式选择信号M2具有第一电位(例如低电位)。
在移位寄存电路组的一实施例中，第一级移位寄存单元SRU1的第一闩锁输出端SR1可耦接二个通道且第二闩锁输出端SR2可耦接一个通道、第五复用器MUX5的输出端可耦接一个通道、第七复用器MUX7的输出端可耦接二个通道、第八复用器MUX8的输出端可耦接二个通道、第三级移位寄存单元SRU3的第一闩锁输出端SR1可耦接一个通道且第二闩锁输出端SR2可耦接二个通道、第六复用器MUX6的输出端可耦接一个通道，但不以此为限。
请参照图6，图6为移位寄存单元的电路架构的一实施例。如图6所示，移位寄存器的每一移位寄存单元还包含第一非门NOT1、第二非门NOT2、第三非门NOT3、第四非门NOT4、第五非门NOT5、第六非门NOT6、第七非门NOT7、第一开关SW1、第二开关SW2、第三开关SW3、第四开关SW4、第一数据接点DN1、第二数据接点DN2、第三数据接点DN3、第九复用器MUX9、第一与门AND1、第十复用器MUX10及第二与门AND2。
于此实施例中，第一非门NOT1、第二非门NOT2、第四非门NOT4、第六非门NOT6及第七非门NOT7彼此依序串接。第三非门NOT3与第二非门NOT2并联且方向相反。第五非门NOT5与第四非门NOT4并联且方向相反。第一开关SW1耦接于第一非门NOT1与第二非门NOT2之间。第二开关SW2耦接于第一开关SW1、第二非门NOT2及第三非门NOT3之间。第三开关SW3耦接于第二非门NOT2与第四非门NOT4之间。第四开关SW4耦接于第三开关SW3、第四非门NOT4及第五非门NOT5之间。
第一开关SW1与第四开关SW4于时钟信号CLK具有高电位时导通。第二开关SW2与第三开关SW3于时钟信号CLK具有低电位时导通。第一数据接点DN1位于第二非门NOT2、第三非门NOT3及第三开关SW3之间，用以输出第一数据信号DAT1。第二数据接点DN2位于第六非门NOT6与第七非门NOT7之间，用以输出第二数据信号DAT2。第三数据接点DN3位于第七非门NOT7的输出端，用以输出第三数据信号DAT3。
第九复用器MUX9耦接第二数据接点DN2，用以根据第一模式选择信号M1输出第二数据信号DAT2或高电位信号DVDD。当第一模式选择信号M1具有第一电位(例如低电位)时，第九复用器MUX9输出第二数据信号DAT2。当第一模式选择信号M1具有第二电位(例如高电位)时，第九复用器MUX9输出高电位信号。第一与门AND1分别耦接第一数据接点DN1及第九复用器MUX9的输出端，用以分别接收第一数据接点DN1所输出的第一数据信号DAT1及第九复用器MUX9所输出的第二数据信号DAT2或高电位信号DVDD并输出第二闩锁信号LA2。
第十复用器MUX10耦接第三数据接点DN3，用以根据第一模式选择信号M1输出第三数据信号DAT3或高电位信号DVDD。当第一模式选择信号M1具有第一电位(例如低电位)时，第十复用器MUX10输出第三数据信号DAT3。当第一模式选择信号M1具有第二电位(例如高电位)时，第十复用器MUX10输出高电位信号DVDD。第二与门AND2分别耦接第一数据接点DN1及第十复用器MUX10的输出端，用以分别接收第一数据接点DN1所输出的第一数据信号DAT1及第十复用器MUX10所输出的第三数据信号DAT3或高电位信号DVDD并输出第一闩锁信号LA1。
接下来，将分别针对第一输出模式(SINGLE＝0)及第二输出模式(SINGLE＝1)下的各闩锁信号的输出时序进行说明。
请参照图7，图7为在第一输出模式(SINGLE＝0)下根据时钟信号CLK依序输出各闩锁信号LA11～LA32的时序图。如图7所示，在时间T0时，第一级移位寄存单元SRU1的数据输入端IN所接收的起始信号STH1从低电位变为高电位。
在时间T1时，时钟信号CLK从低电位变为高电位。此时，第一级移位寄存单元SRU1的第一闩锁输出端SR1所输出的第一闩锁信号LA11亦从低电位变为高电位，但其余的闩锁信号(包含第一级移位寄存单元SRU1的第二闩锁输出端SR2所输出的第二闩锁信号LA12、第二级移位寄存单元SRU2的第一闩锁输出端SR1及第二闩锁输出端SR2所分别输出的第一闩锁信号LA21及第二闩锁信号LA22、第三级移位寄存单元SRU3的第一闩锁输出端SR1及第二闩锁输出端SR2所分别输出的第一闩锁信号LA31及第二闩锁信号LA32)均维持于低电位。
在时间T1至T2的期间，第一闩锁信号LA11维持于高电位且其余的闩锁信号(包含第一级移位寄存单元SRU1的第二闩锁输出端SR2所输出的第二闩锁信号LA12、第二级移位寄存单元SRU2的第一闩锁输出端SR1及第二闩锁输出端SR2所分别输出的第一闩锁信号LA21及第二闩锁信号LA22、第三级移位寄存单元SRU3的第一闩锁输出端SR1及第二闩锁输出端SR2所分别输出的第一闩锁信号LA31及第二闩锁信号LA32)均维持于低电位。换言之，在时间T1至T2的期间，仅由第一级移位寄存单元SRU1的第一闩锁输出端SR1输出第一闩锁信号LA11。
在时间T2时，时钟信号CLK从高电位变为低电位。此时，第一级移位寄存单元SRU1的第一闩锁输出端SR1所输出的第一闩锁信号LA11亦从高电位变为低电位，而第一级移位寄存单元SRU1的第二闩锁输出端SR2所输出的第二闩锁信号LA12则从低电位变为高电位。至于其余的闩锁信号(包含第二级移位寄存单元SRU2的第一闩锁输出端SR1及第二闩锁输出端SR2所分别输出的第一闩锁信号LA21及第二闩锁信号LA22、第三级移位寄存单元SRU3的第一闩锁输出端SR1及第二闩锁输出端SR2所分别输出的第一闩锁信号LA31及第二闩锁信号LA32)均维持于低电位。
在时间T2至T3的期间，第二闩锁信号LA12维持于高电位且其余的闩锁信号(包含第一级移位寄存单元SRU1的第一闩锁输出端SR1所输出的第一闩锁信号LA11、第二级移位寄存单元SRU2的第一闩锁输出端SR1及第二闩锁输出端SR2所分别输出的第一闩锁信号LA21及第二闩锁信号LA22、第三级移位寄存单元SRU3的第一闩锁输出端SR1及第二闩锁输出端SR2所分别输出的第一闩锁信号LA31及第二闩锁信号LA32)均维持于低电位。换言之，在时间T2至T3的期间，仅由第一级移位寄存单元SRU1的第二闩锁输出端SR2输出第二闩锁信号LA12。
在时间T3时，时钟信号CLK又从低电位变为高电位。此时，第二级移位寄存单元SRU2的第一闩锁输出端SR1所输出的第一闩锁信号LA21亦从低电位变为高电位，而第一级移位寄存单元SRU1的第二闩锁输出端SR2所输出的第二闩锁信号LA12则从高电位变为低电位。至于其余的闩锁信号(包含第一级移位寄存单元SRU1的第一闩锁输出端SR1及第二闩锁输出端SR2所分别输出的第一闩锁信号LA11及第二闩锁信号LA12、第二级移位寄存单元SRU2的第二闩锁输出端SR2所输出的第二闩锁信号LA22、第三级移位寄存单元SRU3的第一闩锁输出端SR1及第二闩锁输出端SR2所分别输出的第一闩锁信号LA31及第二闩锁信号LA32)均维持于低电位。
承上，依此类推可知：在第一输出模式(SINGLE＝0)下，移位寄存器根据时钟信号CLK依序输出第一闩锁信号LA11、第二闩锁信号LA12、第一闩锁信号LA21、第二闩锁信号LA22、第一闩锁信号LA31及第二闩锁信号LA32，亦即在第一输出模式(SINGLE＝0)下的各闩锁信号的输出时序均不会彼此重叠，但不以此为限。
至于在第二输出模式(SINGLE＝1)下，则会有至少部分的闩锁信号的输出时序彼此重叠，如下列各种不同的实施例所示。
请参照图8，图8为在第二输出模式(SINGLE＝1)下根据时钟信号同步输出两闩锁信号的时序图。如图8所示，在时间T0时，第一级移位寄存单元SRU1的数据输入端IN所接收的起始信号STH1从低电位变为高电位。
在时间T1时，时钟信号CLK从低电位变为高电位。此时，第一级移位寄存单元SRU1的第一闩锁输出端SR1及第二闩锁输出端SR2所分别输出的第一闩锁信号LA11及第二闩锁信号LA12亦从低电位变为高电位，但其余的闩锁信号(包含第二级移位寄存单元SRU2的第一闩锁输出端SR1及第二闩锁输出端SR2所分别输出的第一闩锁信号LA21及第二闩锁信号LA22、第三级移位寄存单元SRU3的第一闩锁输出端SR1及第二闩锁输出端SR2所分别输出的第一闩锁信号LA31及第二闩锁信号LA32)均维持于低电位。
在时间T1至T2的期间，时钟信号CLK维持高电位后变为低电位并维持于低电位。第一闩锁信号LA11及第二闩锁信号LA12维持于高电位且其余的闩锁信号(包含第二级移位寄存单元SRU2的第一闩锁输出端SR1及第二闩锁输出端SR2所分别输出的第一闩锁信号LA21及第二闩锁信号LA22、第三级移位寄存单元SRU3的第一闩锁输出端SR1及第二闩锁输出端SR2所分别输出的第一闩锁信号LA31及第二闩锁信号LA32)均维持于低电位。换言之，在时间T1至T2的期间，仅由第一级移位寄存单元SRU1的第一闩锁输出端SR1及第二闩锁输出端SR2分别输出第一闩锁信号LA11及第二闩锁信号LA12。
在时间T2时，时钟信号CLK又从低电位变为高电位。此时，第一级移位寄存单元SRU1的第一闩锁输出端SR1及第二闩锁输出端SR2分别输出的第一闩锁信号LA11及第二闩锁信号LA12亦从高电位变为低电位，而第二级移位寄存单元SRU2的第一闩锁输出端SR1及第二闩锁输出端SR2分别输出的第一闩锁信号LA21及第二闩锁信号LA22则从低电位变为高电位。至于其余的闩锁信号(第三级移位寄存单元SRU3的第一闩锁输出端SR1及第二闩锁输出端SR2所分别输出的第一闩锁信号LA31及第二闩锁信号LA32)均维持于低电位。
承上，依此类推可知：在第二输出模式(SINGLE＝1)下，移位寄存器可根据时钟信号CLK依序同步输出第一闩锁信号LA11及第二闩锁信号LA12、同步输出第一闩锁信号LA21及第二闩锁信号LA22、同步输出第一闩锁信号LA31及第二闩锁信号LA32，亦即在第二输出模式(SINGLE＝1)下的各闩锁信号的输出时序两两重叠，但不以此为限。
请参照图9，图9为在第二输出模式(SINGLE＝1)下根据时钟信号同步输出三闩锁信号的时序图。如图9所示，在时间T0时，第一级移位寄存单元SRU1的数据输入端IN所接收的起始信号STH1从低电位变为高电位。
在时间T1时，时钟信号CLK从低电位变为高电位。此时，第一级移位寄存单元SRU1的第一闩锁输出端SR1及第二闩锁输出端SR2所分别输出的第一闩锁信号LA11及第二闩锁信号LA12、第二级移位寄存单元SRU2的第一闩锁输出端SR1所输出的第一闩锁信号LA21亦从低电位变为高电位，但其余的闩锁信号(包含第二级移位寄存单元SRU2的第二闩锁输出端SR2所输出的第二闩锁信号LA22、第三级移位寄存单元SRU3的第一闩锁输出端SR1及第二闩锁输出端SR2所分别输出的第一闩锁信号LA31及第二闩锁信号LA32)均维持于低电位。
在时间T1至T2的期间，时钟信号CLK维持高电位后变为低电位并维持于低电位。第一级移位寄存单元SRU1的第一闩锁输出端SR1及第二闩锁输出端SR2所分别输出的第一闩锁信号LA11及第二闩锁信号LA12、第二级移位寄存单元SRU2的第一闩锁输出端SR1所输出的第一闩锁信号LA21均维持于高电位且其余的闩锁信号(包含第二级移位寄存单元SRU2的第二闩锁输出端SR2所输出的第二闩锁信号LA22、第三级移位寄存单元SRU3的第一闩锁输出端SR1及第二闩锁输出端SR2所分别输出的第一闩锁信号LA31及第二闩锁信号LA32)均维持于低电位。换言之，在时间T1至T2的期间，由第一级移位寄存单元SRU1的第一闩锁输出端SR1及第二闩锁输出端SR2分别输出第一闩锁信号LA11及第二闩锁信号LA12、第二级移位寄存单元SRU2的第一闩锁输出端SR1输出第一闩锁信号LA21。
在时间T2时，时钟信号CLK又从低电位变为高电位。此时，第一级移位寄存单元SRU1的第一闩锁输出端SR1及第二闩锁输出端SR2所分别输出的第一闩锁信号LA11及第二闩锁信号LA12、第二级移位寄存单元SRU2的第一闩锁输出端SR1所输出的第一闩锁信号LA21均从高电位变为低电位，而其余的闩锁信号(包含第二级移位寄存单元SRU2的第二闩锁输出端SR2所输出的第二闩锁信号LA22、第三级移位寄存单元SRU3的第一闩锁输出端SR1及第二闩锁输出端SR2所分别输出的第一闩锁信号LA31及第二闩锁信号LA32)均从低电位变为高电位。
承上，依此类推可知：在第二输出模式(SINGLE＝1)下，移位寄存器可根据时钟信号CLK依序同步输出第一闩锁信号LA11、第二闩锁信号LA12及第一闩锁信号LA21、同步输出第二闩锁信号LA22、第一闩锁信号LA31及第二闩锁信号LA32，亦即在第二输出模式(SINGLE＝1)下的各闩锁信号的输出时序依序三三重叠，但不以此为限。
请参照图10，图10为在第二输出模式(SINGLE＝1)下根据时钟信号同步输出六闩锁信号的时序图。如图10所示，在时间T0时，第一级移位寄存单元SRU1的数据输入端IN所接收的起始信号STH1从低电位变为高电位。
在时间T1时，时钟信号CLK从低电位变为高电位。此时，所有的闩锁信号(包含第一级移位寄存单元SRU1的第一闩锁输出端SR1及第二闩锁输出端SR2所分别输出的第一闩锁信号LA11及第二闩锁信号LA12、第二级移位寄存单元SRU2的第一闩锁输出端SR1及第二闩锁输出端SR2所分别输出的第一闩锁信号LA21及第二闩锁信号LA22、第三级移位寄存单元SRU3的第一闩锁输出端SR1及第二闩锁输出端SR2所分别输出的第一闩锁信号LA31及第二闩锁信号LA32)均从低电位变为高电位。
在时间T1至T2的期间，时钟信号CLK维持高电位后变为低电位并维持于低电位。所有的闩锁信号(包含第一级移位寄存单元SRU1的第一闩锁输出端SR1及第二闩锁输出端SR2所分别输出的第一闩锁信号LA11及第二闩锁信号LA12、第二级移位寄存单元SRU2的第一闩锁输出端SR1及第二闩锁输出端SR2所分别输出的第一闩锁信号LA21及第二闩锁信号LA22、第三级移位寄存单元SRU3的第一闩锁输出端SR1及第二闩锁输出端SR2所分别输出的第一闩锁信号LA31及第二闩锁信号LA32)均维持于高电位。换言之，在时间T1至T2的期间，第一级移位寄存单元SRU1至第三级移位寄存单元SRU3的所有闩锁输出端均输出闩锁信号。
在时间T2时，时钟信号CLK又从低电位变为高电位。此时，所有的闩锁信号(包含第一级移位寄存单元SRU1的第一闩锁输出端SR1及第二闩锁输出端SR2所分别输出的第一闩锁信号LA11及第二闩锁信号LA12、第二级移位寄存单元SRU2的第一闩锁输出端SR1及第二闩锁输出端SR2所分别输出的第一闩锁信号LA21及第二闩锁信号LA22、第三级移位寄存单元SRU3的第一闩锁输出端SR1及第二闩锁输出端SR2所分别输出的第一闩锁信号LA31及第二闩锁信号LA32)均从高电位变为低电位。
承上，依此类推可知：在第二输出模式(SINGLE＝1)下，移位寄存器可根据时钟信号CLK同步输出所有的闩锁信号(包含第一级移位寄存单元SRU1的第一闩锁输出端SR1及第二闩锁输出端SR2所分别输出的第一闩锁信号LA11及第二闩锁信号LA12、第二级移位寄存单元SRU2的第一闩锁输出端SR1及第二闩锁输出端SR2所分别输出的第一闩锁信号LA21及第二闩锁信号LA22、第三级移位寄存单元SRU3的第一闩锁输出端SR1及第二闩锁输出端SR2所分别输出的第一闩锁信号LA31及第二闩锁信号LA32)，但不以此为限。
一般而言，每一闩锁信号对应于两个通道，故也可将部分的闩锁信号一分为二，使其分别对应于单一个通道。
举例而言，请参照图11，图11为在第二输出模式(SINGLE＝1)下根据时钟信号同步于三个通道输出闩锁信号的时序图。如图11所示，第一级移位寄存单元SRU1的第一闩锁输出端SR1所输出的第一闩锁信号LA11对应于两个通道CH1～CH2，而第一级移位寄存单元SRU1的第二闩锁输出端SR2所输出的第二闩锁信号LA12可一分为二，变为对应于单一通道CH3的LA12A及对应于单一通道CH4的LA12B。
同理，第二级移位寄存单元SRU2的第一闩锁输出端SR1所输出的第一闩锁信号LA21对应于两个通道CH5～CH6；第二级移位寄存单元SRU2的第二闩锁输出端SR2所输出的第二闩锁信号LA22对应于两个通道CH7～CH8。第三级移位寄存单元SRU3的第一闩锁输出端SR1所输出的第一闩锁信号LA31可一分为二，变为对应于单一通道CH9的LA31A及对应于单一通道CH10的LA31B。第三级移位寄存单元SRU3的第二闩锁输出端SR2所输出的第二闩锁信号LA32对应于两个通道CH11～CH12。
在时间T0时，第一级移位寄存单元SRU1的数据输入端IN所接收的起始信号STH1从低电位变为高电位。
在时间T1时，时钟信号CLK从低电位变为高电位。此时，对应于通道CH1～CH2的第一闩锁信号LA11以及对应于通道CH3的部分第二闩锁信号LA12A均从低电位变为高电位，至于其余闩锁信号则均维持于低电位。
在时间T1至T2的期间，时钟信号CLK维持于高电位。对应于通道CH1～CH2的第一闩锁信号LA11以及对应于通道CH3的部分第二闩锁信号LA12A均维持于高电位，其余闩锁信号则均维持于低电位。换言之，在时间T1至T2的期间，分别于通道CH1～CH3输出闩锁信号LA11及LA12A。
在时间T2时，时钟信号CLK从高电位变为低电位。此时，对应于通道CH1～CH2的第一闩锁信号LA11以及对应于通道CH3的部分第二闩锁信号LA12A均从高电位变为低电位，而对应于通道CH4的部分第二闩锁信号LA12B以及对应于通道CH5～CH6的第一闩锁信号LA21则从低电位变为高电位，至于其余闩锁信号则均维持于低电位。
承上，依此类推可知：在第二输出模式(SINGLE＝1)下，原本对应于两个通道的闩锁信号可一分为二而分别对应于单一个通道，移位寄存器可根据时钟信号CLK选择部分的通道同步输出闩锁信号，但不以此为限。
根据本发明的另一具体实施例为一种源极驱动电路。于此实施例中，源极驱动电路耦接多条数据线。源极驱动电路包含一移位寄存器及一数据寄存器。移位寄存器包含至少一移位寄存电路组。移位寄存电路组包含多个移位寄存单元。
每一移位寄存单元包含一数据输入端、一时钟输入端、一模式选择输入端、一数据输出端、一第一闩锁输出端及一第二闩锁输出端。时钟输入端用以接收一时钟信号。模式选择输入端用以接收一第一模式选择信号。数据输出端用以输出一数据信号。第一闩锁输出端用以输出一第一闩锁信号。第二闩锁输出端用以输出一第二闩锁信号。
数据寄存器包含多个通道。每一通道包含至少一第一闩锁。第一闩锁对应至该些数据线中的一数据线，且每一通道耦接至该些移位寄存单元中的一移位寄存单元的第一闩锁输出端或第二闩锁输出端。
当第一模式选择信号具有一第一电位时，第一闩锁输出端及第二闩锁输出端运作于一第一输出模式下并根据时钟信号依序输出第一闩锁信号及第二闩锁信号。当第一模式选择信号具有一第二电位时，第一闩锁输出端及第二闩锁输出端运作于第二输出模式下并同步输出第一闩锁信号及第二闩锁信号。
相较于现有技术，根据本发明的源极驱动电路及其移位寄存器将时钟信号的频率调整为可在数据传输率与二分之一数据传输率之间进行切换，并运用逻辑运算使得多个移位寄存器输出信号可同时输出，由以调整输出数据与不同通道之间的对应关系，故可同时支援各种不同组合的显示模式，例如单端口(1port)/双端口(2port)、单栅极(Singlegate)/双栅极(Dual gate)/三栅极(Triple gate)、一对一(1:1)/一对二(1:2)/一对三(1:3)/一对六(1:6)的复用切换，使得本发明的源极驱动电路在上述不同显示模式之间进行切换时不会发生如同现有技术的数据存取错误的情事。
通过以上较佳具体实施例的详述，希望能更加清楚描述本发明的特征与精神，而并非以上述所公开的较佳具体实施例来对本发明的范畴加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的专利范围的范畴内。

Claims (14)

1.一种移位寄存器，其特征在于，包含：
至少一移位寄存电路组，该移位寄存电路组包含：
多个移位寄存单元，每一移位寄存单元包含：
一数据输入端(IN)；
一时钟输入端(CLK)，用以接收一时钟信号；
一模式选择输入端(SINGLE)，用以接收一第一模式选择信号；
一数据输出端(Q)，用以输出一数据信号；
一第一闩锁输出端(SR1)，用以输出一第一闩锁信号；以及
一第二闩锁输出端(SR2)，用以输出一第二闩锁信号；
其中，当该第一模式选择信号具有一第一电位时，该第一闩锁输出端及该第二闩锁输出端运作于一第一输出模式下并根据该时钟信号依序输出该第一闩锁信号及该第二闩锁信号；当该第一模式选择信号具有一第二电位时，该第一闩锁输出端及该第二闩锁输出端运作于一第二输出模式下并同步输出该第一闩锁信号及该第二闩锁信号。
2.根据权利要求1所述的移位寄存器，其特征在于，每一该移位寄存电路组包含三个移位寄存单元，分别为一第一级移位寄存单元、一第二级移位寄存单元及一第三级移位寄存单元；该第一级移位寄存单元的该数据输入端接收一起始信号(STH1)，该第一级移位寄存单元的该数据输出端耦接该第二级移位寄存单元的该数据输入端且该第二级移位寄存单元的该数据输出端耦接该第三级移位寄存单元的该数据输入端。
3.根据权利要求1所述的移位寄存器，其特征在于，每一该移位寄存电路组包含三个移位寄存单元，分别为一第一级移位寄存单元、一第二级移位寄存单元及一第三级移位寄存单元；该第一级移位寄存单元的该数据输入端接收一起始信号，该第一级移位寄存单元的该数据输出端耦接该第二级移位寄存单元的该数据输入端；该移位寄存器还包含：
一第一复用器，分别耦接该第一级移位寄存单元的该数据输出端、该第二级移位寄存单元的该数据输出端及该第三级移位寄存单元的该数据输入端，当该第一模式选择信号具有该第一电位时，该第一复用器接收该第二级移位寄存单元所输出的该数据信号并输出至该第三级移位寄存单元的该数据输入端；当该第一模式选择信号具有该第二电位时，该第一复用器接收该第一级移位寄存单元所输出的该数据信号并输出至该第三级移位寄存单元的该数据输入端；
一第二复用器，当该第一模式选择信号具有该第一电位时，该第二复用器接收该第二级移位寄存单元的该第一闩锁信号并输出一第三闩锁信号；当该第一模式选择信号具有该第二电位时，该第二复用器接收该第一级移位寄存单元的该第一闩锁信号或该第二闩锁信号并输出该第三闩锁信号；以及
一第三复用器，当该第一模式选择信号具有该第一电位时，该第三复用器接收该第二级移位寄存单元的该第二闩锁信号并输出一第四闩锁信号；当该第一模式选择信号具有该第二电位时，该第三复用器接收该第三级移位寄存单元的该第一闩锁信号或该第二闩锁信号并输出该第四闩锁信号。
4.根据权利要求1所述的移位寄存器，其特征在于，每一该移位寄存电路组包含三个移位寄存单元，分别为一第一级移位寄存单元、一第二级移位寄存单元及一第三级移位寄存单元；该第一级移位寄存单元的该数据输入端接收一起始信号，该第一级移位寄存单元的该数据输出端耦接该第二级移位寄存单元的该数据输入端；该移位寄存器还包含：
一第四复用器，分别耦接该第一级移位寄存单元的该数据输出端、该第二级移位寄存单元的该数据输出端及该第三级移位寄存单元的该数据输入端；
一第一或门，耦接该第四复用器，用以输出该第一模式选择信号或一第二模式选择信号至该第四复用器，当该第二模式选择信号具有该第一电位时，该第四复用器接收该第二级移位寄存单元所输出的该数据信号并输出至该第三级移位寄存单元的该数据输入端；当该第二模式选择信号具有该第二电位时，该第四复用器接收该第一级移位寄存单元所输出的该数据信号并输出至该第三级移位寄存单元的该数据输入端；
一第五复用器，当该第二模式选择信号具有该第一电位时，该第五复用器接收该第一级移位寄存单元的该第二闩锁信号并输出一第五闩锁信号；当该第二模式选择信号具有该第二电位时，该第五复用器接收该第一级移位寄存单元的该第一闩锁信号并输出该第五闩锁信号；
一第六复用器，当该第二模式选择信号具有该第一电位时，该第六复用器接收该第三级移位寄存单元的该第一闩锁信号并输出一第六闩锁信号；当该第二模式选择信号具有该第二电位时，该第六复用器接收该第三级移位寄存单元的该第二闩锁信号并输出该第六闩锁信号；
一第七复用器，当该第二模式选择信号具有该第一电位时，该第七复用器接收该第二级移位寄存单元的该第一闩锁信号并输出一第七闩锁信号；当该第二模式选择信号具有该第二电位时，该第七复用器接收该第一级移位寄存单元的该第二闩锁信号并输出该第七闩锁信号；
一第八复用器，当该第二模式选择信号具有该第一电位时，该第八复用器接收该第二级移位寄存单元的该第二闩锁信号并输出一第八闩锁信号；当该第二模式选择信号具有该第二电位时，该第八复用器接收该第三级移位寄存单元的该第一闩锁信号并输出该第八闩锁信号；以及
一第二或门，分别耦接该第七复用器及该第八复用器，用以输出该第一模式选择信号或该第二模式选择信号至该第七复用器及该第八复用器。
5.根据权利要求1所述的移位寄存器，其特征在于，当该第一模式选择信号具有该第一电位时，该时钟信号具有一第一频率；当该第一模式选择信号具有该第二电位时，该时钟信号具有一第二频率；该第二频率为该第一频率的两倍。
6.根据权利要求1所述的移位寄存器，其特征在于，每一该移位寄存单元还包含：
一第一非门、一第二非门、一第三非门、一第四非门、一第五非门、一第六非门及一第七非门，其中该第一非门、该第二非门、该第四非门、该第六非门及该第七非门彼此依序串接，该第三非门与该第二非门并联且方向相反，该第五非门与该第四非门并联且方向相反；
一第一开关，耦接于该第一非门与该第二非门之间；
一第二开关，耦接于该第一开关、该第二非门及该第三非门之间；
一第三开关，耦接于该第二非门与该第四非门之间；
一第四开关，耦接于该第三开关、该第四非门及该第五非门之间，其中该第一开关与该第四开关于该时钟信号具有高电位时导通，该第二开关与该第三开关于该时钟信号具有低电位时导通；
一第一数据接点，位于该第二非门、该第三非门及该第三开关之间，用以输出一第一数据信号；
一第二数据接点，位于该第六非门与该第七非门之间，用以输出一第二数据信号；
一第三数据接点，位于该第七非门的输出端，用以输出一第三数据信号；
一第九复用器，耦接该第二数据接点，用以根据该第一模式选择信号输出该第二数据信号或一高电位信号，当该第一模式选择信号具有该第一电位时，该第九复用器输出该第二数据信号；当该第一模式选择信号具有该第二电位时，该第九复用器输出该高电位信号；
一第一与门，分别耦接该第一数据接点及该第九复用器的输出端，用以分别接收该第一数据接点所输出的该第一数据信号及该第九复用器所输出的该第二数据信号或该高电位信号并输出该第二闩锁信号；
一第十复用器，耦接该第三数据接点，用以根据该第一模式选择信号输出该第三数据信号或该高电位信号，当该第一模式选择信号具有该第一电位时，该第十复用器输出该第三数据信号；当该第一模式选择信号具有该第二电位时，该第十复用器输出该高电位信号；以及
一第二与门，分别耦接该第一数据接点及该第十复用器的输出端，用以分别接收该第一数据接点所输出的该第一数据信号及该第十复用器所输出的该第三数据信号或该高电位信号并输出该第一闩锁信号。
7.根据权利要求1所述的移位寄存器，其特征在于，该移位寄存器耦接一数据寄存器，且该数据寄存器用以接收一双像素信号。
8.一种源极驱动电路，其特征在于，耦接多条数据线，包含：
一移位寄存器，包含：
至少一移位寄存电路组，该移位寄存电路组包含：
多个移位寄存单元，每一移位寄存单元包含：
一数据输入端(IN)；
一时钟输入端(CLK)，用以接收一时钟信号；
一模式选择输入端(SINGLE)，用以接收一第一模式选择信号；
一数据输出端(Q)，用以输出一数据信号；
一第一闩锁输出端(SR1)，用以输出一第一闩锁信号；以及
一第二闩锁输出端(SR2)，用以输出一第二闩锁信号；以及一数据寄存器，包含多个通道，每一通道包含至少一第一闩锁，该第一闩锁对应至该些数据线中的一数据线，且每一通道耦接至该些移位寄存单元中的一移位寄存单元的该第一闩锁输出端或该第二闩锁输出端；
其中，当该第一模式选择信号具有一第一电位时，该第一闩锁输出端及该第二闩锁输出端运作于一第一输出模式下并根据该时钟信号依序输出该第一闩锁信号及该第二闩锁信号；当该第一模式选择信号具有一第二电位时，该第一闩锁输出端及该第二闩锁输出端运作于一第二输出模式下并同步输出该第一闩锁信号及该第二闩锁信号。
9.根据权利要求8所述的源极驱动电路，其特征在于，每一该移位寄存电路组包含三个移位寄存单元，分别为一第一级移位寄存单元、一第二级移位寄存单元及一第三级移位寄存单元；该第一级移位寄存单元的该数据输入端接收一起始信号(STH1)，该第一级移位寄存单元的该数据输出端耦接该第二级移位寄存单元的该数据输入端且该第二级移位寄存单元的该数据输出端耦接该第三级移位寄存单元的该数据输入端；当每一通道包含两个该第一闩锁时，该第一模式选择信号具有该第一电位；当每一通道包含一个该第一闩锁时，该第一模式选择信号具有该第二电位；每一移位寄存单元的该第一闩锁输出端及该第二闩锁输出端分别耦接三个该通道。
10.根据权利要求8所述的源极驱动电路，其特征在于，每一该移位寄存电路组包含三个移位寄存单元，分别为一第一级移位寄存单元、一第二级移位寄存单元及一第三级移位寄存单元；该第一级移位寄存单元的该数据输入端接收一起始信号，该第一级移位寄存单元的该数据输出端耦接该第二级移位寄存单元的该数据输入端；该移位寄存器还包含：
一第一复用器，分别耦接该第一级移位寄存单元的该数据输出端、该第二级移位寄存单元的该数据输出端及该第三级移位寄存单元的该数据输入端，当该第一模式选择信号具有该第一电位时，该第一复用器接收该第二级移位寄存单元所输出的该数据信号并输出至该第三级移位寄存单元的该数据输入端；当该第一模式选择信号具有该第二电位时，该第一复用器接收该第一级移位寄存单元所输出的该数据信号并输出至该第三级移位寄存单元的该数据输入端；
一第二复用器，当该第一模式选择信号具有该第一电位时，该第二复用器接收该第二级移位寄存单元的该第一闩锁信号并输出一第三闩锁信号；当该第一模式选择信号具有该第二电位时，该第二复用器接收该第一级移位寄存单元的该第一闩锁信号或该第二闩锁信号并输出该第三闩锁信号；以及
一第三复用器，当该第一模式选择信号具有该第一电位时，该第三复用器接收该第二级移位寄存单元的该第二闩锁信号并输出一第四闩锁信号；当该第一模式选择信号具有该第二电位时，该第二复用器接收该第三级移位寄存单元的该第一闩锁信号或该第二闩锁信号并输出该第四闩锁信号；当每一通道包含三个该第一闩锁时，该第一模式选择信号具有该第一电位；当每一通道包含一个该第一闩锁时，该第一模式选择信号具有该第二电位；该第一级移位寄存单元的该第一闩锁输出端及该第二闩锁输出端分别耦接二个该通道，该第二复用器的输出端耦接二个该通道，该第三复用器的输出端耦接二个该通道，该第三级移位寄存单元的该第一闩锁输出端及该第二闩锁输出端分别耦接二个该通道。
11.根据权利要求8所述的源极驱动电路，其特征在于，每一该移位寄存电路组包含三个移位寄存单元，分别为一第一级移位寄存单元、一第二级移位寄存单元及一第三级移位寄存单元；该第一级移位寄存单元的该数据输入端接收一起始信号，该第一级移位寄存单元的该数据输出端耦接该第二级移位寄存单元的该数据输入端；该移位寄存器还包含：
一第四复用器，分别耦接该第一级移位寄存单元的该数据输出端、该第二级移位寄存单元的该数据输出端及该第三级移位寄存单元的该数据输入端；
一第一或门，耦接该第四复用器，用以输出该第一模式选择信号或一第二模式选择信号至该第四复用器，当该第二模式选择信号具有该第一电位时，该第四复用器接收该第二级移位寄存单元所输出的该数据信号并输出至该第三级移位寄存单元的该数据输入端；当该第二模式选择信号具有该第二电位时，该第四复用器接收该第一级移位寄存单元所输出的该数据信号并输出至该第三级移位寄存单元的该数据输入端；
一第五复用器，当该第二模式选择信号具有该第一电位时，该第五复用器接收该第一级移位寄存单元的该第二闩锁信号并输出一第五闩锁信号；当该第二模式选择信号具有该第二电位时，该第五复用器接收该第一级移位寄存单元的该第一闩锁信号并输出该第五闩锁信号；
一第六复用器，当该第二模式选择信号具有该第一电位时，该第六复用器接收该第三级移位寄存单元的该第一闩锁信号并输出一第六闩锁信号；当该第二模式选择信号具有该第二电位时，该第六复用器接收该第三级移位寄存单元的该第二闩锁信号并输出该第六闩锁信号；
一第七复用器，当该第二模式选择信号具有该第一电位时，该第七复用器接收该第二级移位寄存单元的该第一闩锁信号并输出一第七闩锁信号；当该第二模式选择信号具有该第二电位时，该第七复用器接收该第一级移位寄存单元的该第二闩锁信号并输出该第七闩锁信号；
一第八复用器，当该第二模式选择信号具有该第一电位时，该第八复用器接收该第二级移位寄存单元的该第二闩锁信号并输出一第八闩锁信号；当该第二模式选择信号具有该第二电位时，该第八复用器接收该第三级移位寄存单元的该第一闩锁信号并输出该第八闩锁信号；以及
一第二或门，分别耦接该第七复用器及该第八复用器，用以输出该第一模式选择信号或该第二模式选择信号至该第七复用器及该第八复用器；
其中当每一该通道包含三个该第一闩锁时，该第一模式选择信号及该第二模式选择信号均具有该第一电位；当每一该通道包含二个该第一闩锁时，该第一模式选择信号具有该第一电位且该第二模式选择信号具有该第二电位；当每一该通道包含一个该第一闩锁时，该第一模式选择信号具有该第二电位且该第二模式选择信号具有该第一电位；在该移位寄存电路组中，该第一级移位寄存单元的该第一闩锁输出端耦接二个该通道且该第二闩锁输出端耦接一个该通道、该第五复用器的输出端耦接一个该通道、该第七复用器的输出端耦接二个该通道、该第八复用器的输出端耦接二个该通道、该第三级移位寄存单元的该第一闩锁输出端耦接一个该通道且该第二闩锁输出端耦接二个该通道、该第六复用器的输出端耦接一个该通道。
12.根据权利要求11所述的源极驱动电路，其特征在于，还包含：
一时序控制电路，用以提供该时钟信号；
其中，当该第一模式选择信号具有该第一电位时，该时钟信号具有一第一频率；当该第二模式选择信号具有该第二电位时，该时钟信号具有一第二频率；该第二频率为该第一频率的两倍。
13.根据权利要求8所述的源极驱动电路，其特征在于，每一该移位寄存单元还包含：
一第一非门、一第二非门、一第三非门、一第四非门、一第五非门、一第六非门及一第七非门，其中该第一非门、该第二非门、该第四非门、该第六非门及该第七非门彼此依序串接，该第三非门与该第二非门并联且方向相反，该第五非门与该第四非门并联且方向相反；
一第一开关，耦接于该第一非门与该第二非门之间；
一第二开关，耦接于该第一开关、该第二非门及该第三非门之间；
一第三开关，耦接于该第二非门与该第四非门之间；
一第四开关，耦接于该第三开关、该第四非门及该第五非门之间，其中该第一开关与该第四开关于该时钟信号具有高电位时导通，该第二开关与该第三开关于该时钟信号具有低电位时导通；
一第一数据接点，位于该第二非门、该第三非门及该第三开关之间，用以输出一第一数据信号；
一第二数据接点，位于该第六非门与该第七非门之间，用以输出一第二数据信号；
一第三数据接点，位于该第七非门的输出端，用以输出一第三数据信号；
一第九复用器，耦接该第二数据接点，用以根据该第一模式选择信号输出该第二数据信号或一高电位信号，当该第一模式选择信号具有该第一电位时，该第九复用器输出该第二数据信号；当该第一模式选择信号具有该第二电位时，该第九复用器输出该高电位信号；
一第一与门，分别耦接该第一数据接点及该第九复用器的输出端，用以分别接收该第一数据接点所输出的该第一数据信号及该第九复用器所输出的该第二数据信号或该高电位信号并输出该第二闩锁信号；
一第十复用器，耦接该第三数据接点，用以根据该第一模式选择信号输出该第三数据信号或该高电位信号，当该第一模式选择信号具有该第一电位时，该第十复用器输出该第三数据信号；当该第一模式选择信号具有该第二电位时，该第十复用器输出该高电位信号；以及
一第二与门，分别耦接该第一数据接点及该第十复用器的输出端，用以分别接收该第一数据接点所输出的该第一数据信号及该第十复用器所输出的该第三数据信号或该高电位信号并输出该第一闩锁信号。
14.根据权利要求8所述的源极驱动电路，其特征在于，该数据寄存器用于接收一双像素信号，该双像素信号包含两个像素信号，且每个该像素信号包含三个子像素信号。
CN201910772726.XA 2018-08-28 2019-08-21 源极驱动电路及其移位寄存器 Active CN110867153B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862723518P 2018-08-28 2018-08-28
US62/723,518 2018-08-28

Publications (2)

Publication Number Publication Date
CN110867153A CN110867153A (zh) 2020-03-06
CN110867153B true CN110867153B (zh) 2023-03-14

Family

ID=69651969

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910772726.XA Active CN110867153B (zh) 2018-08-28 2019-08-21 源极驱动电路及其移位寄存器

Country Status (2)

Country Link
CN (1) CN110867153B (zh)
TW (1) TWI713013B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101022006A (zh) * 2007-02-16 2007-08-22 友达光电股份有限公司 源极驱动电路及配置有该电路的显示面板
TW200842808A (en) * 2007-04-16 2008-11-01 Novatek Microelectronics Corp Panel display apparatus and source driver thereof
JP2011059501A (ja) * 2009-09-11 2011-03-24 Renesas Electronics Corp 表示装置用信号線駆動回路と表示装置並びに信号線駆動方法
CN102123538A (zh) * 2010-01-12 2011-07-13 明阳半导体股份有限公司 发光二极管的驱动装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3744819B2 (ja) * 2001-05-24 2006-02-15 セイコーエプソン株式会社 信号駆動回路、表示装置、電気光学装置及び信号駆動方法
JP3744818B2 (ja) * 2001-05-24 2006-02-15 セイコーエプソン株式会社 信号駆動回路、表示装置、及び電気光学装置
JP3765273B2 (ja) * 2002-02-06 2006-04-12 日本電気株式会社 シフトレジスタ
JP5019427B2 (ja) * 2006-12-07 2012-09-05 ルネサスエレクトロニクス株式会社 駆動ドライバ、シフトレジスタ及び表示装置
CN101609719B (zh) * 2009-07-22 2011-12-28 友达光电股份有限公司 显示装置的移位寄存器
DE102011004310B3 (de) * 2011-02-17 2012-04-26 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Schieberegister und Einer-Aus-Vielen-Schieberegister

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101022006A (zh) * 2007-02-16 2007-08-22 友达光电股份有限公司 源极驱动电路及配置有该电路的显示面板
TW200842808A (en) * 2007-04-16 2008-11-01 Novatek Microelectronics Corp Panel display apparatus and source driver thereof
JP2011059501A (ja) * 2009-09-11 2011-03-24 Renesas Electronics Corp 表示装置用信号線駆動回路と表示装置並びに信号線駆動方法
CN102123538A (zh) * 2010-01-12 2011-07-13 明阳半导体股份有限公司 发光二极管的驱动装置

Also Published As

Publication number Publication date
CN110867153A (zh) 2020-03-06
TWI713013B (zh) 2020-12-11
TW202009918A (zh) 2020-03-01

Similar Documents

Publication Publication Date Title
US20090219240A1 (en) Liquid crystal display driver device and liquid crystal display system
KR100239413B1 (ko) 액정표시소자의 구동장치
CN100474386C (zh) 控制驱动器及显示装置
CN103258494B (zh) 一种移位寄存器、栅极驱动装置和液晶显示装置
CN111091783B (zh) 有机发光显示面板和显示装置
JP2017076115A (ja) 表示パネル
US20020036609A1 (en) Liquid crystal driver and liquid crystal display incorporating the same
CN110491328B (zh) 一种显示面板、显示装置和驱动方法
US10522065B2 (en) Transmitting electrode scan driving unit, driving circuit, driving method and array substrate
CN112740311A (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN110867153B (zh) 源极驱动电路及其移位寄存器
KR20090093440A (ko) 디지털-아날로그 변환기, 소스 드라이버 및 액정디스플레이 장치
US6765980B2 (en) Shift register
US20060284863A1 (en) Display driving circuit
KR100498489B1 (ko) 면적을 감소시키는 구조를 가지는 ｌｃｄ의 소스 구동 회로
CN104952408A (zh) 源极驱动模块以及液晶面板
US8248351B2 (en) Display apparatus and driver
CN113470559A (zh) 驱动电路、驱动方法、显示面板及装置
CN112927642A (zh) 显示装置、定时控制器和源极驱动器
KR20190085209A (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
CN110111719B (zh) 一种串行数据传输电路
CN113450861A (zh) 移位寄存单元、电路及驱动方法、显示面板和显示装置
CN113658535B (zh) 扫描控制驱动器与显示装置
CN100498912C (zh) 液晶显示器闸极驱动器电路装置
CN100521547C (zh) 数字模拟转换器与数字模拟转换方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant