CN113470559A - 驱动电路、驱动方法、显示面板及装置 - Google Patents

Abstract

本申请实施例提供了驱动电路、驱动方法、显示面板及装置，驱动电路包括：栅极驱动电路；多个多路分配器电路，每个多路分配器电路的每条支路均包括开关单元，同一个多路分配器电路中的不同开关单元，其控制端分别连接不同的时钟信号线，其第一端与栅极驱动电路的同一输出端电连接，其第二端分别与的不同行子像素的栅线电连接；每个时钟信号线同时连接每个多路分配器电路中的任意一个开关单元的控制端；多个时钟信号线分时输出第一电平，在每个时钟信号线输出第一电平的过程中，多个时钟信号线中的其他时钟信号线均输出第二电平，且栅极驱动电路向多个扫描分区依次输出扫描信号。本申请实施例能够降低多路分配器电路及显示面板的功耗。

Description

驱动电路、驱动方法、显示面板及装置

技术领域

本申请属于显示技术领域，尤其涉及一种驱动电路、驱动方法、显示面板及装置。

背景技术

显示面板的非显示区设置有驱动电路，驱动电路可以包括栅极驱动电路，栅极驱动电路用于向扫描线提供扫描信号，以控制与扫描线电连接的子像素中的薄膜晶体管导通或截止。当与扫描线电连接的子像素中的薄膜晶体管导通时，数据信号通过导通的薄膜晶体管传输至子像素，从而完成充电过程。

为了减少栅极驱动电路中的移位寄存器的数量，降低生产成本，可以在栅极驱动电路的输出端与扫描线之间设置多路分配器，这样，一个移位寄存器便可以为多条扫描线提供扫描信号，从而减少栅极驱动电路中的移位寄存器的数量，降低生产成本。

然而，经本申请的发明人发现，对于采取上述多路分配器电路的显示面板而言，在点亮显示面板的过程中，多路分配器电路的功耗较大，进而导致显示面板的功耗高。

发明内容

本申请实施例提供一种驱动电路、驱动方法、显示面板及装置，能够降低多路分配器电路的功耗，进而降低显示面板的功耗。

第一方面，本申请实施例提供了一种驱动电路，驱动电路应用于显示面板，显示面板包括像素阵列，像素阵列包括沿第一方向依次排列的多个扫描分区，每个扫描分区均包括多行子像素，驱动电路包括：

栅极驱动电路；

多个多路分配器电路，每个扫描分区对应至少一个多路分配器电路，每个多路分配器电路的每条支路均包括开关单元，同一个多路分配器电路的不同开关单元的控制端分别连接不同的时钟信号线，同一个多路分配器电路的不同开关单元的第一端与栅极驱动电路的同一输出端电连接，同一个多路分配器电路的不同开关单元的第二端分别与扫描分区中的不同行子像素的栅线电连接；

每个时钟信号线同时连接每个多路分配器电路中的任意一个开关单元的控制端；

多个时钟信号线分时输出第一电平，在每个时钟信号线输出第一电平的过程中，多个时钟信号线中的除该输出第一电平的时钟信号线之外的其他时钟信号线均输出第二电平，且栅极驱动电路通过多个多路分配器电路向多个扫描分区依次输出扫描信号；第一电平为使得开关单元导通的电平，第二电平为使得开关单元截止的电平。

第二方面，本申请实施例提供了一种驱动方法，应用于如第一方面提供的驱动电路，驱动方法包括：

显示阶段，多个时钟信号线分时输出第一电平，其中，在每个时钟信号线输出第一电平的过程中，多个时钟信号线中的除该输出第一电平的时钟信号线之外的其他时钟信号线均输出第二电平，栅极驱动电路通过多个多路分配器电路向多个扫描分区依次输出扫描信号，第一电平为使得开关单元导通的电平，第二电平为使得开关单元截止的电平。

第三方面，本申请实施例提供了一种显示面板，显示面板包括：

像素阵列；以及

如第一方面提供的驱动电路。

第四方面，本申请实施例提供了一种显示装置，显示装置包括如第三方面提供的显示面板。

本申请实施例的驱动电路、驱动方法、显示面板及装置，驱动电路应用于显示面板，显示面板包括像素阵列，像素阵列包括沿第一方向依次排列的多个扫描分区，每个扫描分区均包括多行子像素，驱动电路包括：栅极驱动电路；多个多路分配器电路，每个扫描分区对应至少一个多路分配器电路，每个多路分配器电路的每条支路均包括开关单元，同一个多路分配器电路的不同开关单元的控制端分别连接不同的时钟信号线，同一个多路分配器电路的不同开关单元的第一端与栅极驱动电路的同一输出端电连接，同一个多路分配器电路的不同开关单元的第二端分别与扫描分区中的不同行子像素的栅线电连接；每个时钟信号线同时连接每个多路分配器电路中的任意一个开关单元的控制端；多个时钟信号线分时输出第一电平，在每个时钟信号线输出第一电平的过程中，多个时钟信号线中的除该输出第一电平的时钟信号线之外的其他时钟信号线均输出第二电平，且栅极驱动电路通过多个多路分配器电路向多个扫描分区依次输出扫描信号；第一电平为使得开关单元导通的电平，第二电平为使得开关单元截止的电平。在显示面板点亮的过程中，对于每个时钟信号线而言，当该时钟信号线输出第一电平时，该时钟信号线连接的多个开关单元便会导通，栅极驱动电路依次输出扫描多个扫描分区的扫描信号，从而使得与该时钟信号线对应的多行子像素完成充电，当多个时钟信号线均输出第一电平之后，所有子像素便会全部点亮，所以整个点亮过程中每条时钟信号线输出的时钟信号的电平翻转次数总共只需翻转一次，从而减少了时钟信号线输出的时钟信号的电平翻转次数，降低了多路分配器电路的功耗，进而降低了显示面板的功耗。

此外，由于本申请实施例减少了时钟信号线输出的时钟信号的电平翻转次数，所以也相应的减少了多个时钟信号线输出的时钟信号之间的时间间隔的数量，这样，通过减少时间间隔节省出的时间就可以为子像素充电，从而增加每行子像素的充电时间，保证每行子像素能够顺利的完成充电，进而保证显示面板能够达到预期显示效果。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单的介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为设置有多路分配器电路的显示面板的电路示意图；

图2为图1所示电路的驱动时序图；

图3为本申请一实施例提供的一种驱动电路的电路示意图；

图4为图3所示的驱动电路的驱动时序图；

图5为本申请一实施例中的一个扫描分区的子像素排布示意图；

图6为本申请另一实施例提供的一种驱动电路的电路示意图；

图7为本申请再一实施例提供的一种驱动电路的电路示意图；

图8为本申请再一实施例提供的一种驱动电路的电路示意图；

图9为本申请再一实施例提供的一种驱动电路的电路示意图；

图10为本申请再一实施例提供的一种驱动电路的电路示意图；

图11为本申请再一实施例提供的一种驱动电路的电路示意图；

图12为本申请再一实施例提供的一种驱动电路的电路示意图；

图13为本申请再一实施例提供的一种驱动电路的电路示意图；

图14为本申请实施例提供的一种驱动方法的流程示意图；

图15为本申请实施例提供的一种显示面板的结构示意图；

图16为本申请实施例提供的一种显示装置的结构示意图。

具体实施方式

下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅意在解释本申请，而不是限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

应当理解，在描述部件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指的是直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将部件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。

如前所述，为了减少栅极驱动电路中的移位寄存器的数量，降低生产成本，可以在栅极驱动电路的输出端与扫描线之间设置多路分配器，这样，一个移位寄存器便可以为多条扫描线提供扫描信号，从而减少栅极驱动电路中的移位寄存器的数量，降低生产成本。

经本申请的发明人研究发现，对于采取上述多路分配器电路的显示面板而言，在点亮显示面板的过程中，多路分配器电路的功耗较大，进而导致显示面板的功耗高。经发明人经过大量研究后发现，导致多路分配器电路的功耗较大问题的一个比较重要的原因是：多路分配器电路中每条支路导通/关断通常是由时钟信号控制的，而在点亮显示面板的过程中，由于控制多路分配器电路中每条支路导通/关断的时钟信号的电平翻转次数较多(电平翻转次数与功耗呈正比)，所以导致多路分配器电路的功耗较大，进而导致显示面板的功耗高。此外，由于时钟信号线输出的时钟信号的电平翻转次数较多，还会导致每行子像素充电不足的问题，进而会使得子像素无法达到预期亮度，显示面板无法达到预期显示效果。

为了便于理解，下面结合图1和图2对导致多路分配器电路的功耗较大问题的原因进行说明。

如图1和图2所示，栅极驱动电路包括多个输出端CKV1～CKVn，每个输出端CKV_i通过多路分配器电路101’与栅线(扫描线)连接。其中，CKV_i为CKV1～CKVn中的任意一个。每个多路分配器电路101’包括多条支路，每条支路中设置有一个晶体管T。多条时钟信号线CKH1、CKH2和CKH3分别连接每个多路分配器电路101’中的不同支路上的晶体管T，用于控制晶体管T的导通或关断。

在点亮显示面板的过程中，相关技术所采取的一种驱动方式是：在输出端CKV1输出扫描信号时，时钟信号线CKH1、CKH2和CKH3依次输出第一电平(每个时钟信号线输出的时钟信号的电平第一次翻转)，从而依次打开与输出端CKV1连接的多路分配器电路101’中的各行晶体管T。之后，在输出端CKV2输出扫描信号时，时钟信号线CKH1、CKH2和CKH3再依次输出第一电平(每个时钟信号线输出的时钟信号的电平第二次翻转)，从而依次打开与输出端CKV2连接的多路分配器电路101’中的各行晶体管T。……。在输出端CKVn输出扫描信号时，时钟信号线CKH1、CKH2和CKH3再依次输出第一电平(每个时钟信号线输出的时钟信号的电平第n次翻转)，从而依次打开与输出端CKVn连接的多路分配器电路101’中的各行晶体管T。即，对于多条时钟信号线CKH1、CKH2和CKH3中的任意一条时钟信号线而言，当每个输出端CKV_i输出扫描信号时，该条时钟信号线输出的时钟信号的电平均需要翻转一次。而栅极驱动电路的输出端的数量较多(如几百个或几千个)，所以时钟信号线CKH1、CKH2和CKH3输出的时钟信号的电平需要翻转较多次，每一次电平翻转均需要耗费一定的能量，因而导致多路分配器电路的功耗较大，进而导致显示面板的功耗高。

此外，由于时钟信号线CKHi所起的作用是控制每条支路上的晶体管T的导通或关断(即控制每行子像素是否可以充电)，所以为了避免不同行子像素之间出现数据信号错充的问题，如图2所示，CKH1～CKHn输出的时钟信号彼此之间需要一定的时间间隔t，例如不同信号线输出的时钟信号之间的时间间隔t需满足≥200ns。如图2所示的相关技术中，由于时钟信号线输出的时钟信号的电平翻转次数较多，所以导致CKH1～CKHn输出的时钟信号之间的时间间隔t的数量较多。而由于点亮一帧画面的时长是一定的，所以在CKH1～CKHn输出的时钟信号之间的时间间隔t的数量较多的情况下，每行子像素的充电时间会很少(每行子像素的充电时间被数量较多的时间间隔t挤占严重)，进而会导致子像素充电不足，使得子像素无法达到预期亮度，进而使得显示面板无法达到预期显示效果。

为了解决现有技术问题，本申请实施例提供了一种驱动电路、驱动方法、显示面板及装置。

本申请实施例的技术构思在于：在显示面板点亮的过程中，对于每个时钟信号线而言，当该时钟信号线输出第一电平时，该时钟信号线连接的多个开关单元便会导通，栅极驱动电路依次输出扫描多个扫描分区的扫描信号，从而使得与该时钟信号线对应的多行子像素完成充电，当多个时钟信号线均输出第一电平之后，所有子像素便会全部点亮，所以整个点亮过程中每条时钟信号线输出的时钟信号的电平翻转次数只需翻转一次，从而减少了时钟信号线输出的时钟信号的电平翻转次数，降低了多路分配器电路的功耗，进而降低了显示面板的功耗。

下面首先对本申请实施例所提供的驱动电路进行介绍。容易理解的是，本申请实施例所提供的驱动电路可以应用于显示面板之中。

如图3所示，显示面板10包括像素阵列100和驱动电路200，像素阵列100包括沿第一方向y依次排列的多个扫描分区S’，每个扫描分区S’均包括多行子像素101。其中，第一方向y可以是列方向，如图3中标示的y箭头所指方向。

驱动电路200包括栅极驱动电路201和多个多路分配器电路202。其中，每个扫描分区S’对应至少一个多路分配器电路202，每个多路分配器电路202具有多条支路，每条支路均包括开关单元202a。同一个多路分配器电路202的不同开关单元202a的控制端分别连接不同的时钟信号线CKHi，时钟信号线CKHi可以理解为多条时钟信号线CKH1～CKHn中的一条时钟信号线，同一个多路分配器电路202的不同开关单元202a的第一端与栅极驱动电路201的同一输出端CKVi电连接，输出端CKVi为栅极驱动电路201的多个输出端CKV1～CKVn中的一个输出端，同一个多路分配器电路202的不同开关单元202a的第二端分别与扫描分区S’中的不同行子像素101的栅线S电连接。

继续参见图3，每个时钟信号线CKHi同时连接每个多路分配器电路202中的任意一个开关单元202a的控制端。在本申请实施例中，多个时钟信号线CKH1～CKHn分时输出第一电平，并且在每个时钟信号线CKHi输出第一电平的过程中，多个时钟信号线CKH1～CKHn中的除该输出第一电平的时钟信号线CKHi之外的其他时钟信号线均输出第二电平，且栅极驱动电路201通过多个多路分配器电路202向多个扫描分区S’依次输出扫描信号。其中，第一电平可以理解为使得开关单元202a导通的电平，第二电平可以理解为使得开关单元202a截止的电平。

下面结合图4对上述过程进行详细描述。图4为图3所示的显示面板的驱动时序图。结合图3和图4所示，多个时钟信号线CKH1～CKHn分时输出第一电平。具体地，在时钟信号线CKH1输出第一电平的过程中，除时钟信号线CKH1之外的其他时钟信号线CKH2～CKHn均输出第二电平，与此同时，栅极驱动电路201的多个输出端CKV1～CKVn依次输出扫描信号。这时由于与时钟信号线CKH1连接的多个开关单元202a导通，所以扫描信号可以通过与时钟信号线CKH1连接的多个开关单元202a依次输入至对应行的栅线(扫描线)，进而控制与时钟信号线CKH1对应的多行子像素中的晶体管TFT打开，数据信号线Di输出的数据信号通过导通的晶体管TFT传输至子像素，从而与时钟信号线CKH1对应的多行子像素完成充电。数据信号线Di可以理解为多条数据信号线D1～Dn中的一条时钟信号线。

类似地，在时钟信号线CKH2输出第一电平的过程中，除时钟信号线CKH2之外的其他时钟信号线CKH1、CKH3～CKHn均输出第二电平，与此同时，栅极驱动电路201的多个输出端CKV1～CKVn依次输出扫描信号。这时由于与时钟信号线CKH2连接的多个开关单元202a导通，所以扫描信号可以通过与时钟信号线CKH2连接的多个开关单元202a依次输入至对应行的栅线(扫描线)，进而控制与时钟信号线CKH2对应的多行子像素中的晶体管TFT打开，数据信号线Di输出的数据信号通过导通的晶体管TFT传输至子像素，从而与时钟信号线CKH2对应的多行子像素完成充电。之后的过程与CKH1或CKH2输出第一电平的过程类似，即在每个时钟信号线CKHi输出第一电平的过程中，除该输出第一电平的时钟信号线CKHi之外的其他时钟信号线均输出第二电平，栅极驱动电路201向多个扫描分区S’依次输出扫描信号，直至与时钟信号线CKHn对应的多行子像素完成充电，即整个显示面板10中的全部行的子像素完成充电。

通过以上内容可以看出，在显示面板10点亮的过程中，对于每个时钟信号线CKHi而言，当该时钟信号线CKHi输出第一电平时，该时钟信号线CKHi连接的多个开关单元202a便会导通，栅极驱动电路201依次输出扫描多个扫描分区S’的扫描信号，从而使得与该时钟信号线CKHi对应的多行子像素101完成充电。当多个时钟信号线CKH1～CKHn均输出第一电平之后，所有子像素便会全部点亮，所以整个点亮过程中每条时钟信号线CKHi输出的时钟信号的电平翻转次数只需翻转一次，从而减少了时钟信号线CKHi输出的时钟信号的电平翻转次数，降低了多路分配器电路202的功耗，进而降低了显示面板10的功耗。

此外，如图4所示，由于本申请实施例减少了时钟信号线输出的时钟信号的电平翻转次数，所以也相应的减少了CKH1～CKHn输出的时钟信号之间的时间间隔的数量，这样，通过减少时间间隔节省出的时间就可以为子像素的充电，从而增加每行子像素的充电时间，保证每行子像素能够顺利的完成充电，进而保证显示面板能够达到预期显示效果。

另外，考虑到栅极驱动电路中的多个移位寄存器之间是级联的，即每级移位寄存器的输出端与下一级移位寄存器的输入端连接，用于为下一级移位寄存器提供触发信号，所以为了避免移位寄存器之间的连接线过长，在一些实施例中，栅极驱动电路输出扫描信号的顺序可以是变化的。

具体地，在一些实施例中，在第i个时钟信号线输出第一电平时，栅极驱动电路201可以按照第一顺序依次输出扫描各个扫描分区S’的扫描信号，i为正整数；在第i+1个时钟信号线输出第一电平时，栅极驱动电路201按照与第一顺序相反的第二顺序依次输出扫描各个扫描分区S’的扫描信号。

其中，第一顺序包括从第一个扫描分区S’至最后一个扫描分区S’的顺序或者从最后一个扫描分区S’至第一个扫描分区S’的顺序。容易理解的是，当第一顺序为从第一个扫描分区S’至最后一个扫描分区S’的顺序时，第二顺序为从最后一个扫描分区S’至第一个扫描分区S’的顺序；相反，当第一顺序为从最后一个扫描分区S’至第一个扫描分区S’的顺序时，第二顺序为从第一个扫描分区S’至最后一个扫描分区S’的顺序。

举例而言，例如在时钟信号线CKH1输出第一电平时，栅极驱动电路201按照从第一个扫描分区S’至最后一个扫描分区S’的顺序依次输出扫描各个扫描分区S’的扫描信号；在时钟信号线CKH2输出第一电平时，栅极驱动电路201按照从最后一个扫描分区S’至第一个扫描分区S’的顺序依次输出扫描各个扫描分区S’的扫描信号；在时钟信号线CKH3输出第一电平时，栅极驱动电路201再次按照从第一个扫描分区S’至最后一个扫描分区S’的顺序依次输出扫描各个扫描分区S’的扫描信号，这样按照第一顺序和第二顺序依次交替扫描，直至整个显示面板10中的全部行的子像素完成充电。

这样，通过采取上述交替扫描的方式，最后一级移位寄存器是为倒数第二级移位寄存器提供触发信号，而不再是为第一级移位寄存器提供触发信号，所以可以避免最后一级移位寄存器与第一级移位寄存器连接，即避免移位寄存器之间的连接线过长的问题。

如图5所示，在一些实施例中，每个扫描分区S’可以包括多个颜色的子像素，每行子像素中的多个子像素的颜色可以相同。例如，沿显示面板的列方向，子像素可以按照RRGGBB排列，R表示红色，G表示绿色，B表示蓝色。这种RRGGBB的排列方式例如可以应用于3D显示面板。

如图6所示，在一些实施例中，每条时钟信号线CKHi可以对应一种颜色的子像素。具体地，同一个时钟信号线CKHi所连接的M个开关单元202a的第二端，与像素阵列100中同一颜色的M行子像素的栅线S一一对应电连接，M为正整数。例如，时钟信号线CKH1连接了100个开关单元202a，这100个开关单元202a的第二端与100行子像素的栅线S一一对应电连接，这100行子像素可以为同一颜色，如均为红色，或均为绿色，或均为蓝色。当然，也可以是其他颜色，如白色。

由于不同颜色的子像素所需要的充电电压的差异较大，所以当为不同颜色的子像素充电时，数据信号线Di输出的数据信号的电压值需要改变较大的幅度。在相关技术中，由于驱动方式是依次打开不同颜色行的子像素，所以即便是显示纯色画面(如纯红画面)也需要在不同颜色行的子像素之间反复切换，致使数据信号线Di输出的数据信号的电压值需要发生多次较大幅度的变换，进而进一步导致显示面板的功耗增大。相比之下，由于本申请实施例中每条时钟信号线CKHi对应的M行子像素均为同一种颜色，而同一种颜色子像素彼此之间对应的数据信号的电压值往往差异很小，所以当为每条时钟信号线CKHi对应的M行子像素充电时，数据信号线Di输出的数据信号的电压值的变化量(变换幅度)较小，从而进一步降低显示面板的功耗。此外，对于纯色画面而言，由于同一种颜色子像素对应的数据信号的电压值相同，所以对于每条时钟信号线CKHi而言，当为该时钟信号线CKHi对应的M行子像素(同一种颜色子像素)充电时，数据信号线Di输出的数据信号的电压值可以保持不变，从而减少了数据信号的电压值的变换次数，进一步降低显示面板的功耗。

如图7所示，在一些具体的实施例中，每个扫描分区S’可以包括6行子像素，这6行子像素在列方向上按照RRGGBB排列。每个扫描分区S’可以对应两个多路分配器电路202，每个多路分配器电路202可以包括3个开关单元202a，分别为第一开关单元2021、第二开关单元2022和第三开关单元2023。相应地，多个时钟信号线可以包括第一时钟信号线CKH1、第二时钟信号线CKH2和第三时钟信号线CKH3。第一时钟信号线CKH1可以与第一开关单元2021的控制端电连接，第二时钟信号线CKH2可以与第二开关单元2022的控制端电连接，第三时钟信号线CKH3可以与第三开关单元2023的控制端电连接。

对应图6所示的实施方式，每个第一开关单元2021的第二端可以与第一颜色的一行子像素101的栅线S电连接；每个第二开关单元2022的第二端可以与第二颜色的一行子像素101的栅线S电连接；每个第三开关单元2023的第二端可以与第三颜色的一行子像素101的栅线S电连接。容易理解的是，第一颜色、第二颜色和第三颜色为不同的颜色，如第一颜色、第二颜色和第三颜色可以依次为红色、绿色和蓝色，也可以是红色、蓝色和绿色，也可以是绿色、红色和蓝色等在内的这三种颜色的任意排列组合。

例如，第一时钟信号线CKH1可以对应红色子像素，即每个第一开关单元2021的第二端可以与红色的一行子像素101的栅线S一一对应电连接。第二时钟信号线CKH2可以对应绿色子像素，即每个第二开关单元2022的第二端可以与绿色的一行子像素101的栅线S一一对应电连接。第三时钟信号线CKH3可以对应蓝色子像素，即每个第三开关单元2023的第二端可以与蓝色的一行子像素101的栅线S一一对应电连接。

这样，由于每条时钟信号线CKHi对应的多行子像素均为同一种颜色，而同一种颜色子像素彼此之间对应的数据信号的电压值往往差异很小，所以当为每条时钟信号线CKHi对应的多行子像素充电时，数据信号线Di输出的数据信号的电压值的变化量(变换幅度)较小，从而进一步降低显示面板的功耗。

如图8所示，在另一些实施例中，每条时钟信号线CKHi也可以对应两种颜色的子像素。具体地，在同一个时钟信号线CKHi所连接的M个开关单元202a中，其中的m个开关单元的第二端与像素阵列100中第一种颜色的m行子像素101的栅线S一一对应电连接，其中的n个开关单元的第二端与像素阵列100中第二种颜色的n行子像素101的栅线S一一对应电连接，M＝m+n，M、n和m均为正整数。

继续参见图8，在一些具体的实施例中，每个扫描分区S’可以包括6行子像素，这6行子像素在列方向上按照RRGGBB排列。每个扫描分区S’可以对应两个多路分配器电路202，每个多路分配器电路202可以包括3个开关单元202a，分别为第一开关单元2021、第二开关单元2022和第三开关单元2023。相应地，多个时钟信号线可以包括第一时钟信号线CKH1、第二时钟信号线CKH2和第三时钟信号线CKH3。第一时钟信号线CKH1可以与第一开关单元2021的控制端电连接，第二时钟信号线CKH2可以与第二开关单元2022的控制端电连接，第三时钟信号线CKH3可以与第三开关单元2023的控制端电连接。

在多个多路分配器电路202中的M个第一开关单元2021中，其中的m个第一开关单元2021的第二端与第一颜色的m行子像素101的栅线S一一对应电连接，其中的n个第一开关单元2021的第二端与第二颜色的n行子像素101的栅线S一一对应电连接。

在多个多路分配器电路202中的M个第二开关单元2022中，其中的m个第二开关单元2022的第二端与第一颜色的m行子像素101的栅线S一一对应电连接，其中的n个第二开关单元2022的第二端与第三颜色的n行子像素101的栅线S一一对应电连接。

在多个多路分配器电路202中的M个第三开关单元2023中，其中的m个第三开关单元2023的第二端与第二颜色的m行子像素101的栅线S一一对应电连接，其中的n个第三开关单元2023的第二端与第三颜色的n行子像素101的栅线S一一对应电连接。

对于每个时钟信号线CKHi而言，当该时钟信号线输出第一电平时，栅极驱动电路依次输出扫描多个扫描分区的扫描信号，数据信号线Di输出的数据信号的电压值在两种颜色子像素对应的电压值之间进行切换，从而使得与该时钟信号线对应的多行子像素完成充电。这样，整个点亮过程中每条时钟信号线输出的时钟信号的电平翻转次数仍然只需翻转一次，从而可以减少时钟信号线输出的时钟信号的电平翻转次数，降低多路分配器电路的功耗，进而降低显示面板的功耗。同时，如上所述，还可以增加每行子像素的充电时间，保证每行子像素能够顺利的完成充电，进而保证显示面板能够达到预期显示效果。

如图9所示，在一些具体的实施例中，第一开关单元2021可以包括第一晶体管T1，第二开关单元2022可以包括第二晶体管T2，第三开关单元2023可以包括第三晶体管T3；第一晶体管T1的控制极与第一时钟信号线CKH1电连接，第一晶体管T1的第二极与一行子像素101的栅线S电连接。第二晶体管T2的控制极与第二时钟信号线CKH2电连接，第二晶体管T2的第二极与一行子像素101的栅线S电连接。第三晶体管T3的控制极与第三时钟信号线CKH3电连接，第三晶体管T3的第二极与一行子像素101的栅线S电连接。第一晶体管T1的第一极、第二晶体管T2的第一极和第三晶体管T3的第一极与栅极驱动电路201的同一输出端CKVi电连接。

对应图7所示的实施方式，每个第一晶体管T1的第二极可以与第一颜色的一行子像素101的栅线S电连接；每个第二晶体管T2的第二极可以与第二颜色的一行子像素101的栅线S电连接；每个第三晶体管T3的第二极可以与第三颜色的一行子像素101的栅线S电连接。

这样，由于每条时钟信号线CKHi对应的多行子像素均为同一种颜色，而同一种颜色子像素彼此之间对应的数据信号的电压值往往差异很小，所以当为每条时钟信号线CKHi对应的多行子像素充电时，数据信号线Di输出的数据信号的电压值的变化量(变换幅度)较小，从而进一步降低显示面板的功耗。此外，对于纯色画面而言，由于同一种颜色子像素对应的数据信号的电压值相同，所以对于每条时钟信号线CKHi而言，当为该时钟信号线CKHi对应的多行子像素(同一种颜色子像素)充电时，数据信号线Di输出的数据信号的电压值可以保持不变，从而减少了数据信号的电压值的变换次数，进一步降低显示面板的功耗。

如图10所示，在另一些实施例中，对应图8所示的实施方式，在多个多路分配器电路202中的M个第一晶体管T1中，其中的m个第一晶体管T1的第二极与第一颜色的m行子像素101的栅线S一一对应电连接，其中的n个第一晶体管T1的第二极与第二颜色的n行子像素101的栅线S一一对应电连接。在多个多路分配器电路202中的M个第二晶体管T2中，其中的m个第二晶体管T2的第二极与第一颜色的m行子像素101的栅线S一一对应电连接，其中的n个第二晶体管T2的第二极与第三颜色的n行子像素101的栅线S一一对应电连接。在多个多路分配器电路202中的M个第三晶体管T3中，其中的m个第三晶体管T3的第二极与第二颜色的m行子像素101的栅线S一一对应电连接，其中的n个第三晶体管T3的第二极与第三颜色的n行子像素101的栅线S一一对应电连接。

如图11所示，在一些实施例中，像素阵列100可以采取单边扫描的方式。

具体地，栅极驱动电路201可以包括第一栅极驱动电路2011，第一栅极驱动电路2011可以包括N个第一扫描移位寄存器2011a，在第一方向上，N个第一扫描移位寄存器2011a的输出端与多个多路分配器电路202的输入端一一对应连接，N为正整数。其中，第一方向可以为列方向，多路分配器电路202的输入端可以理解为多路分配器电路202中的多个开关单元202a的第一端。

在一些具体的实施例中，当子像素在列方向上按照RRGGBB排列时，在像素阵列100采取单边扫描的情况下，如图11所示，每条时钟信号线CKHi例如可以对应两种颜色的子像素。例如，CKH1可以对应红色子像素和绿色子像素，CKH2可以对应红色子像素和蓝色子像素，CKH3可以对应绿色子像素和蓝色子像素，具体连接关系与图8所示的示例相类似，为了描述简洁，在此不再赘述。

如图12所示，在另一些实施例中，像素阵列100还可以采取双边扫描的方式。

具体地，显示面板10还可以包括围绕像素阵列100的非显示区NA，在平行于第一方向的像素阵列100的两侧，非显示区NA可以包括第一子区域NA1和第二子区域NA2。栅极驱动电路201还可以包括第二栅极驱动电路2012，第二栅极驱动电路2012可以包括N个第二扫描移位寄存器2012a，在第一方向上，N个第二扫描移位寄存器2012a的输出端与多个多路分配器电路202的输入端一一对应连接；第一栅极驱动电路2011可以位于第一子区域NA1，第二栅极驱动电路2012可以位于第二子区域NA2。

如图13所示，在再一些实施例中，像素阵列100可以采取交叉扫描的方式。

具体地，显示面板10中的多个多路分配器电路202可以包括位于第一子区域NA1的N1个第一多路分配器电路202A和位于第二子区域NA2的N2个第二多路分配器电路202B，N1和N2均为正整数。第一多路分配器电路202A中的每个开关单元202a的第二端与扫描分区S’中的奇数行的子像素101的栅线S一一对应电连接，第二多路分配器电路202B中的每个开关单元202a的第二端与扫描分区S’中的偶数行的子像素101的栅线S一一对应电连接。例如，当子像素在列方向上按照RRGGBB排列时，每个第一多路分配器电路202A可以包括三个开关单元202a，第一多路分配器电路202A中的三个开关单元202a分别可以与对应的扫描分区S’中的第一行、第三行和第五行的子像素101的栅线S一一对应电连接。第二多路分配器电路202B也可以包括三个开关单元202a，第二多路分配器电路202B中的三个开关单元202a分别可以与对应的扫描分区S’中的第二行、第四行和第六行的子像素101的栅线S一一对应电连接。

第一栅极驱动电路2011可以包括N1个第一扫描移位寄存器2011a，在第一方向上，N1个第一扫描移位寄存器2011a的输出端可以与N1个第一多路分配器电路202A的输入端一一对应连接；第二栅极驱动电路2012可以包括N2个第二扫描移位寄存器2012a，在第一方向上，N2个第二扫描移位寄存器2012a的输出端与N2个第二多路分配器电路202B的输入端一一对应连接；第一栅极驱动电路2011可以位于第一子区域NA1，第二栅极驱动电路2012可以位于第二子区域NA2。

基于上述实施例提供的驱动电路，相应地，本申请还提供了驱动方法的具体实现方式。本申请实施例提供的驱动方法可以应用于上述实施例提供的驱动电路200。

如图14所示，本申请实施例提供的驱动方法包括以下步骤：

S101、显示阶段，多个时钟信号线分时输出第一电平，其中，在每个时钟信号线输出第一电平的过程中，多个时钟信号线中的除该输出第一电平的时钟信号线之外的其他时钟信号线均输出第二电平，栅极驱动电路通过多个多路分配器电路向多个扫描分区依次输出扫描信号，第一电平为使得开关单元导通的电平，第二电平为使得开关单元截止的电平。

在显示面板点亮的过程中，对于每个时钟信号线而言，当该时钟信号线输出第一电平时，该时钟信号线连接的多个开关单元便会导通，栅极驱动电路依次输出扫描多个扫描分区的扫描信号，从而使得与该时钟信号线对应的多行子像素完成充电，当多个时钟信号线均输出第一电平之后，所有子像素便会全部点亮，所以整个点亮过程中每条时钟信号线输出的时钟信号的电平翻转次数总共只需翻转一次，从而减少了时钟信号线输出的时钟信号的电平翻转次数，降低了多路分配器电路的功耗，进而降低了显示面板的功耗。

在一些实施例中，显示阶段具体可以包括：

在第i个时钟信号线输出第一电平时，栅极驱动电路按照第一顺序依次输出扫描各个扫描分区的扫描信号，i为正整数；

在第i+1个时钟信号线输出第一电平时，栅极驱动电路按照与第一顺序相反的第二顺序依次输出扫描各个扫描分区的扫描信号；

第一顺序包括从第一个扫描分区至最后一个扫描分区的顺序或者从最后一个扫描分区至第一个扫描分区的顺序。

这样，通过采取上述交替扫描的方式，最后一级移位寄存器是为倒数第二级移位寄存器提供触发信号，而不再是为第一级移位寄存器提供触发信号，所以可以避免最后一级移位寄存器与第一级移位寄存器连接，即避免移位寄存器之间的连接线过长的问题。

基于上述实施例提供的驱动电路，相应地，如图15所示，本申请还提供了一种显示面板10，显示面板10可以包括像素阵列100和上述实施例提供的驱动电路200。

基于上述实施例提供的驱动电路和显示面板，相应地，本申请还提供了一种显示装置，如图16所示，该显示装置1000可包括设备本体20以及上述实施例中的显示面板10，该显示面板10覆盖在设备本体20上。设备本体20中可设置有各类器件，如传感器件、处理器件等，在此并不限定。显示装置1000具体可以为手机、计算机、平板电脑、数码相机、电视机、电子纸等具有显示功能的装置，在此并不限定。

需要明确的是，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同或相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。对于显示面板实施例和显示装置实施例而言，相关之处可以参见像素驱动电路实施例和阵列基板实施例的说明部分。本申请并不局限于上文所描述并在图中示出的特定结构。本领域的技术人员可以在领会本申请的精神之后，作出各种改变、修改和添加。并且，为了简明起见，这里省略对已知技术的详细描述。

本领域技术人员应能理解，上述实施例均是示例性而非限制性的。在不同实施例中出现的不同技术特征可以进行组合，以取得有益效果。本领域技术人员在研究附图、说明书及权利要求书的基础上，应能理解并实现所揭示的实施例的其他变化的实施例。在权利要求书中，术语“包括”并不排除其他结构；数量涉及“一个”但不排除多个；术语“第一”、“第二”用于标示名称而非用于表示任何特定的顺序。权利要求中的任何附图标记均不应被理解为对保护范围的限制。某些技术特征出现在不同的从属权利要求中并不意味着不能将这些技术特征进行组合以取得有益效果。

Claims (15)

1.一种驱动电路，其特征在于，所述驱动电路应用于显示面板，所述显示面板包括像素阵列，所述像素阵列包括沿第一方向依次排列的多个扫描分区，每个所述扫描分区均包括多行子像素，所述驱动电路包括：

栅极驱动电路；

多个多路分配器电路，每个所述扫描分区对应至少一个所述多路分配器电路，每个所述多路分配器电路的每条支路均包括开关单元，同一个所述多路分配器电路的不同所述开关单元的控制端分别连接不同的时钟信号线，同一个所述多路分配器电路的不同所述开关单元的第一端与所述栅极驱动电路的同一输出端电连接，同一个所述多路分配器电路的不同所述开关单元的第二端分别与所述扫描分区中的不同行子像素的栅线电连接；

每个所述时钟信号线同时连接每个所述多路分配器电路中的任意一个所述开关单元的控制端；

多个所述时钟信号线分时输出第一电平，在每个所述时钟信号线输出第一电平的过程中，多个所述时钟信号线中的除该输出第一电平的时钟信号线之外的其他时钟信号线均输出第二电平，且所述栅极驱动电路通过所述多个多路分配器电路向所述多个扫描分区依次输出扫描信号；所述第一电平为使得所述开关单元导通的电平，所述第二电平为使得所述开关单元截止的电平。

2.根据权利要求1所述的驱动电路，其特征在于，

在第i个所述时钟信号线输出第一电平时，所述栅极驱动电路按照第一顺序依次输出扫描各个所述扫描分区的扫描信号，i为正整数；

在第i+1个所述时钟信号线输出第一电平时，所述栅极驱动电路按照与所述第一顺序相反的第二顺序依次输出扫描各个所述扫描分区的扫描信号；

所述第一顺序包括从第一个扫描分区至最后一个扫描分区的顺序或者从最后一个扫描分区至第一个扫描分区的顺序。

3.根据权利要求1所述的驱动电路，其特征在于，每个所述扫描分区包括多个颜色的子像素，每行子像素中的多个子像素的颜色相同。

4.根据权利要求3所述的驱动电路，其特征在于，

同一个所述时钟信号线所连接的M个所述开关单元的第二端，与所述像素阵列中同一颜色的M行所述子像素的栅线一一对应电连接，M为正整数。

5.根据权利要求3所述的驱动电路，其特征在于，

在同一个所述时钟信号线所连接的M个所述开关单元中，其中的m个所述开关单元的第二端与所述像素阵列中第一种颜色的m行所述子像素的栅线一一对应电连接，其中的n个所述开关单元的第二端与所述像素阵列中第二种颜色的n行所述子像素的栅线一一对应电连接，M＝m+n，M、n和m均为正整数。

6.根据权利要求4所述的驱动电路，其特征在于，每个所述多路分配器电路均包括第一开关单元、第二开关单元和第三开关单元，所述多个时钟信号线包括第一时钟信号线、第二时钟信号线和第三时钟信号线；

每个所述第一开关单元的第二端与第一颜色的一行所述子像素的栅线电连接；

每个所述第二开关单元的第二端与第二颜色的一行所述子像素的栅线电连接；

每个所述第三开关单元的第二端与第三颜色的一行所述子像素的栅线电连接；

所述第一时钟信号线与所述第一开关单元的控制端电连接，所述第二时钟信号线与所述第二开关单元的控制端电连接，所述第三时钟信号线与所述第三开关单元的控制端电连接。

7.根据权利要求5所述的驱动电路，其特征在于，每个所述多路分配器电路均包括第一开关单元、第二开关单元和第三开关单元，所述多个时钟信号线包括第一时钟信号线、第二时钟信号线和第三时钟信号线；

在所述多个多路分配器电路中的M个所述第一开关单元中，其中的m个所述第一开关单元的第二端与第一颜色的m行所述子像素的栅线一一对应电连接，其中的n个所述第一开关单元的第二端与第二颜色的n行所述子像素的栅线一一对应电连接；

在所述多个多路分配器电路中的M个所述第二开关单元中，其中的m个所述第二开关单元的第二端与所述第一颜色的m行所述子像素的栅线一一对应电连接，其中的n个所述第二开关单元的第二端与第三颜色的n行所述子像素的栅线一一对应电连接；

在所述多个多路分配器电路中的M个所述第三开关单元中，其中的m个所述第三开关单元的第二端与所述第二颜色的m行所述子像素的栅线一一对应电连接，其中的n个所述第三开关单元的第二端与所述第三颜色的n行所述子像素的栅线一一对应电连接；

所述第一时钟信号线与所述第一开关单元的控制端电连接，所述第二时钟信号线与所述第二开关单元的控制端电连接，所述第三时钟信号线与所述第三开关单元的控制端电连接。

8.根据权利要求1所述的驱动电路，其特征在于，每个所述多路分配器电路包括第一开关单元、第二开关单元和第三开关单元，所述第一开关单元包括第一晶体管，所述第二开关单元包括第二晶体管，所述第三开关单元包括第三晶体管；

所述第一晶体管的控制极与所述第一时钟信号线电连接，所述第一晶体管的第二极与一行所述子像素的栅线电连接；

所述第二晶体管的控制极与所述第二时钟信号线电连接，所述第二晶体管的第二极与一行所述子像素的栅线电连接；

所述第三晶体管的控制极与所述第三时钟信号线电连接，所述第三晶体管的第二极与一行所述子像素的栅线电连接；

所述第一晶体管的第一极、所述第二晶体管的第一极和所述第三晶体管的第一极与所述栅极驱动电路的同一输出端电连接。

9.根据权利要求1所述的驱动电路，其特征在于，

所述栅极驱动电路包括第一栅极驱动电路，所述第一栅极驱动电路包括N个第一扫描移位寄存器，在所述第一方向上，所述N个第一扫描移位寄存器的输出端与所述多个多路分配器电路的输入端一一对应连接。

10.根据权利要求9所述的驱动电路，其特征在于，所述显示面板还包括围绕所述像素阵列的非显示区，在平行于所述第一方向的所述像素阵列的两侧，所述非显示区包括第一子区域和第二子区域；

所述栅极驱动电路还包括第二栅极驱动电路，所述第二栅极驱动电路包括N个第二扫描移位寄存器，在所述第一方向上，所述N个第二扫描移位寄存器的输出端与所述多个多路分配器电路的输入端一一对应连接；

所述第一栅极驱动电路位于所述第一子区域，所述第二栅极驱动电路位于所述第二子区域。

11.根据权利要求1所述的驱动电路，其特征在于，所述显示面板还包括围绕所述像素阵列的非显示区，在平行于所述第一方向的所述像素阵列的两侧，所述非显示区包括第一子区域和第二子区域；

所述多个多路分配器电路包括位于所述第一子区域的N1个第一多路分配器电路和位于所述第二子区域的N2个第二多路分配器电路，N1和N2均为正整数；

所述第一多路分配器电路中的每个开关单元202a的第二端与对应扫描分区中的奇数行的子像素的栅线S一一对应电连接，所述第二多路分配器电路中的每个开关单元的第二端与对应扫描分区中的偶数行的子像素的栅线一一对应电连接；

所述栅极驱动电路包括第一栅极驱动电路，所述第一栅极驱动电路包括N1个第一扫描移位寄存器，在所述第一方向上，所述N1个第一扫描移位寄存器的输出端与所述N1个第一多路分配器电路的输入端一一对应连接；

所述栅极驱动电路还包括第二栅极驱动电路，所述第二栅极驱动电路包括N2个第二扫描移位寄存器，在所述第一方向上，所述N2个第二扫描移位寄存器的输出端与所述N2个第二多路分配器电路的输入端一一对应连接；

所述第一栅极驱动电路位于所述第一子区域，所述第二栅极驱动电路位于所述第二子区域。

12.一种驱动方法，其特征在于，所述驱动方法应用于权利要求1-11中任一项所述的驱动电路，所述驱动方法包括：

显示阶段，所述多个时钟信号线分时输出第一电平，其中，在每个所述时钟信号线输出第一电平的过程中，多个所述时钟信号线中的除该输出第一电平的时钟信号线之外的其他时钟信号线均输出第二电平，所述栅极驱动电路通过所述多个多路分配器电路向所述多个扫描分区依次输出扫描信号，所述第一电平为使得所述开关单元导通的电平，所述第二电平为使得所述开关单元截止的电平。

13.根据权利要求12所述的驱动方法，其特征在于，所述显示阶段具体包括：

在第i个所述时钟信号线输出第一电平时，所述栅极驱动电路按照第一顺序依次输出扫描各个所述扫描分区的扫描信号，i为正整数；

在第i+1个所述时钟信号线输出第一电平时，所述栅极驱动电路按照与所述第一顺序相反的第二顺序依次输出扫描各个所述扫描分区的扫描信号；

所述第一顺序包括从第一个扫描分区至最后一个扫描分区的顺序或者从最后一个扫描分区至第一个扫描分区的顺序。

14.一种显示面板，其特征在于，包括：

像素阵列；以及

权利要求1至11中任一项所述的驱动电路。

15.一种显示装置，其特征在于，包括权利要求14所述的显示面板。

Images