TWI713013B - 源極驅動電路及其移位暫存器 - Google Patents

源極驅動電路及其移位暫存器 Download PDF

Info

Publication number
TWI713013B
TWI713013B TW108129765A TW108129765A TWI713013B TW I713013 B TWI713013 B TW I713013B TW 108129765 A TW108129765 A TW 108129765A TW 108129765 A TW108129765 A TW 108129765A TW I713013 B TWI713013 B TW I713013B
Authority
TW
Taiwan
Prior art keywords
signal
shift register
latch
register unit
stage shift
Prior art date
Application number
TW108129765A
Other languages
English (en)
Other versions
TW202009918A (zh
Inventor
郭家銘
Original Assignee
瑞鼎科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞鼎科技股份有限公司 filed Critical 瑞鼎科技股份有限公司
Publication of TW202009918A publication Critical patent/TW202009918A/zh
Application granted granted Critical
Publication of TWI713013B publication Critical patent/TWI713013B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)

Abstract

一種移位暫存器，包含多個移位暫存單元。每一移位暫存單元包含資料輸入端、時脈輸入端、模式選擇輸入端、資料輸出端、第一閂鎖輸出端及第二閂鎖輸出端。時脈輸入端接收時脈訊號。模式選擇輸入端接收第一模式選擇訊號。資料輸出端輸出資料訊號。第一及第二閂鎖輸出端分別輸出第一及第二閂鎖訊號。當第一模式選擇訊號具有第一電位時，第一及第二閂鎖輸出端運作於第一輸出模式下並根據時脈訊號依序輸出第一及第二閂鎖訊號；當第一模式選擇訊號具有第二電位時，第一及第二閂鎖輸出端運作於第二輸出模式下並同步輸出第一及第二閂鎖訊號。

Description

源極驅動電路及其移位暫存器
本發明係與顯示裝置有關，尤其是關於一種源極驅動電路(Source driver)及其移位暫存器(Shift register)。
傳統上，當低​電壓​差動​訊號​傳輸(LVDS)源極驅動電路在單連接埠的設計上要加入雙連接埠之應用時，雖然在雙閘極(Dual gate)之應用下沒有問題，資料存取正確，如圖1A所示；但在單閘極(Single gate)之應用下，六條資料匯流排(Data bus)所傳遞的資料D1~D6需分別輸入至通道CH1~CH6。
然而，此時源極驅動電路的複數個移位暫存器SR[1]~SR[4]開啟的順序會使得其閂鎖輸出端太晚打開而造成資料存取錯誤，如圖1B所示。因此，先前技術之上述缺點亟待進一步加以克服。
有鑑於此，本發明提出一種源極驅動電路及其移位暫存器，以有效解決先前技術所遭遇到之上述問題。
根據本發明之一具體實施例為一種移位暫存器。於此實施例中，移位暫存器包含至少一移位暫存電路組。移位暫存電路組包含多個移位暫存單元。每一移位暫存單元包含一資料輸入端、一時脈輸入端、一模式選擇輸入端、一資料輸出端、一第一閂鎖輸出端及一第二閂鎖輸出端。時脈輸入端用以接收一時脈訊號。模式選擇輸入端用以接收一第一模式選擇訊號。資料輸出端用以輸出一資料訊號。第一閂鎖輸出端用以輸出一第一閂鎖訊號。第二閂鎖輸出端用以輸出一第二閂鎖訊號。當第一模式選擇訊號具有一第一電位時，第一閂鎖輸出端及第二閂鎖輸出端係運作於一第一輸出模式下並根據時脈訊號依序輸出第一閂鎖訊號及第二閂鎖訊號。當第一模式選擇訊號具有一第二電位時，第一閂鎖輸出端及第二閂鎖輸出端係運作於第二輸出模式下並同步輸出第一閂鎖訊號及第二閂鎖訊號。
於一實施例中，每一該移位暫存電路組包含三個移位暫存單元，分別為一第一級移位暫存單元、一第二級移位暫存單元及一第三級移位暫存單元；第一級移位暫存單元的資料輸入端接收一起始訊號，第一級移位暫存單元的資料輸出端耦接第二級移位暫存單元的資料輸入端且第二級移位暫存單元的資料輸出端耦接第三級移位暫存單元的資料輸入端。
於一實施例中，每一移位暫存電路組包含三個移位暫存單元，分別為一第一級移位暫存單元、一第二級移位暫存單元及一第三級移位暫存單元。第一級移位暫存單元的資料輸入端接收一起始訊號，第一級移位暫存單元的資料輸出端耦接第二級移位暫存單元的資料輸入端。移位暫存器還包含一第一多工器、一第二多工器及一第三多工器。第一多工器分別耦接第一級移位暫存單元的資料輸出端、第二級移位暫存單元的資料輸出端及第三級移位暫存單元的資料輸入端。當第一模式選擇訊號具有第一電位時，第一多工器接收第二級移位暫存單元所輸出的資料訊號並輸出至第三級移位暫存單元的資料輸入端、第二多工器接收第二級移位暫存單元的第一閂鎖訊號並輸出一第三閂鎖訊號、第三多工器接收第二級移位暫存單元的第二閂鎖訊號並輸出一第四閂鎖訊號。當第一模式選擇訊號具有第二電位時，第一多工器接收第一級移位暫存單元所輸出的資料訊號並輸出至第三級移位暫存單元的資料輸入端、第二多工器接收第一級移位暫存單元的第一閂鎖訊號或第二閂鎖訊號並輸出第三閂鎖訊號、第三多工器接收第三級移位暫存單元的第一閂鎖訊號或第二閂鎖訊號並輸出第四閂鎖訊號。
於一實施例中，每一移位暫存電路組包含三個移位暫存單元，分別為一第一級移位暫存單元、一第二級移位暫存單元及一第三級移位暫存單元。第一級移位暫存單元的資料輸入端接收一起始訊號。第一級移位暫存單元的資料輸出端耦接第二級移位暫存單元的資料輸入端。移位暫存器還包含一第四多工器、一第一或閘、一第五多工器、一第六多工器、一第七多工器、一第八多工器及一第二或閘。第四多工器分別耦接第一級移位暫存單元的資料輸出端、第二級移位暫存單元的資料輸出端及第三級移位暫存單元的資料輸入端。第一或閘耦接第四多工器，用以輸出第一模式選擇訊號或第二模式選擇訊號至第四多工器。當第二模式選擇訊號具有第一電位時，第四多工器接收第二級移位暫存單元所輸出的資料訊號並輸出至第三級移位暫存單元的資料輸入端。第二或閘分別耦接第七多工器及第八多工器，用以輸出第一模式選擇訊號或第二模式選擇訊號至第七多工器及第八多工器。當第二模式選擇訊號具有第一電位時，第五多工器接收第一級移位暫存單元的第二閂鎖訊號並輸出第五閂鎖訊號、第六多工器接收第三級移位暫存單元的第一閂鎖訊號並輸出第六閂鎖訊號、第七多工器接收第二級移位暫存單元的第一閂鎖訊號並輸出第七閂鎖訊號、第八多工器接收第二級移位暫存單元的第二閂鎖訊號並輸出第八閂鎖訊號。當第二模式選擇訊號具有第二電位時，第四多工器接收第一級移位暫存單元所輸出的資料訊號並輸出至第三級移位暫存單元的資料輸入端、第五多工器接收第一級移位暫存單元的第一閂鎖訊號並輸出第五閂鎖訊號、第六多工器接收第三級移位暫存單元的第二閂鎖訊號並輸出第六閂鎖訊號、第七多工器接收第一級移位暫存單元的第二閂鎖訊號並輸出第七閂鎖訊號、第八多工器接收第三級移位暫存單元的第一閂鎖訊號並輸出第八閂鎖訊號。
於一實施例中，當第一模式選擇訊號具有第一電位時，時脈訊號具有第一頻率；當第一模式選擇訊號具有第二電位時，時脈訊號具有第二頻率；第二頻率為第一頻率的兩倍。
於一實施例中，每一移位暫存單元還包含一第一反閘、一第二反閘、一第三反閘、一第四反閘、一第五反閘、一第六反閘、一第七反閘、一第一開關、一第二開關、一第三開關、一第四開關、一第一資料接點、一第二資料接點、一第三資料接點、一第九多工器、一第一及閘、一第十多工器及一第二及閘。第一反閘、第二反閘、第四反閘、第六反閘及第七反閘彼此依序串接。第三反閘與第二反閘並聯且方向相反。第五反閘與第四反閘並聯且方向相反。第一開關耦接於第一反閘與第二反閘之間。第二開關耦接於第一開關、第二反閘及第三反閘之間。第三開關耦接於第二反閘與第四反閘之間。第四開關耦接於第三開關、第四反閘及第五反閘之間。第一開關與第四開關係於時脈訊號具有高電位時導通。第二開關與第三開關係於時脈訊號具有低電位時導通。第一資料接點位於第二反閘、第三反閘及第三開關之間，用以輸出一第一資料訊號。第二資料接點位於第六反閘與第七反閘之間，用以輸出一第二資料訊號。第三資料接點位於第七反閘之輸出端，用以輸出一第三資料訊號。第九多工器耦接第二資料接點，用以根據第一模式選擇訊號輸出第二資料訊號或高電位訊號。當第一模式選擇訊號具有第一電位時，第九多工器輸出第二資料訊號。當第一模式選擇訊號具有第二電位時，第九多工器輸出高電位訊號。第一及閘分別耦接第一資料接點及第九多工器之輸出端，用以分別接收第一資料接點所輸出的第一資料訊號及第九多工器所輸出的第二資料訊號或高電位訊號並輸出第二閂鎖訊號。第十多工器耦接第三資料接點，用以根據第一模式選擇訊號輸出第三資料訊號或高電位訊號。當第一模式選擇訊號具有第一電位時，第十多工器輸出第三資料訊號。當第一模式選擇訊號具有第二電位時，第十多工器輸出高電位訊號。第二及閘分別耦接第一資料接點及第十多工器之輸出端，用以分別接收第一資料接點所輸出的第一資料訊號及第十多工器所輸出的第三資料訊號或高電位訊號並輸出第一閂鎖訊號。
於一實施例中，移位暫存器耦接一資料暫存器，且資料暫存器用以接收雙像素訊號。
根據本發明之另一具體實施例為一種源極驅動電路。於此實施例中，源極驅動電路耦接多條資料線。源極驅動電路包含一移位暫存器及一資料暫存器。移位暫存器包含至少一移位暫存電路組。移位暫存電路組包含多個移位暫存單元。每一移位暫存單元包含一資料輸入端、一時脈輸入端、一模式選擇輸入端、一資料輸出端、一第一閂鎖輸出端及一第二閂鎖輸出端。時脈輸入端用以接收一時脈訊號。模式選擇輸入端用以接收一第一模式選擇訊號。資料輸出端用以輸出一資料訊號。第一閂鎖輸出端用以輸出一第一閂鎖訊號。第二閂鎖輸出端用以輸出一第二閂鎖訊號。資料暫存器包含多個通道。每一通道包含至少一第一閂鎖。第一閂鎖對應至該些資料線中之一資料線，且每一通道耦接至該些移位暫存單元中之一移位暫存單元的第一閂鎖輸出端或第二閂鎖輸出端。當第一模式選擇訊號具有一第一電位時，第一閂鎖輸出端及第二閂鎖輸出端係運作於一第一輸出模式下並根據時脈訊號依序輸出第一閂鎖訊號及第二閂鎖訊號。當第一模式選擇訊號具有一第二電位時，第一閂鎖輸出端及第二閂鎖輸出端係運作於第二輸出模式下並同步輸出第一閂鎖訊號及第二閂鎖訊號。
相較於先前技術，根據本發明之源極驅動電路及其移位暫存器將時脈訊號之頻率調整為可在資料傳輸率與二分之一資料傳輸率之間進行切換，並運用邏輯運算使得多個移位暫存器輸出訊號可同時輸出，藉以調整輸出資料與不同通道之間的對應關係，故可同時支援各種不同組合的顯示模式，例如單埠(1 port)/雙埠(2 port)、單閘極(Single gate)/雙閘極(Dual gate)/三閘極(Triple gate)、一對一(1:1)/一對二(1:2)/一對三(1:3)/一對六(1:6)之多工切換，使得本發明之源極驅動電路在上述不同顯示模式之間進行切換時不會發生如同先前技術之資料存取錯誤之情事。
關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。
根據本發明之一具體實施例為一種移位暫存器。於此實施例中，移位暫存器係應用於顯示裝置之源極驅動電路中，用於接收雙像素訊號。雙像素訊號包含兩個像素訊號，且每個像素訊號包含三個子像素訊號，但不以此為限。
請參照圖2，圖2係繪示此實施例中之移位暫存器的移位暫存單元之示意圖。如圖2所示，移位暫存器的移位暫存單元SRU可包含資料輸入端IN、時脈輸入端CLK、模式選擇輸入端SINGLE、資料輸出端Q、第一閂鎖輸出端SR1及第二閂鎖輸出端SR2。
於此實施例中，資料輸入端IN係用以接收起始訊號STHI。時脈輸入端CLK係用以接收時脈訊號SCLK。模式選擇輸入端SINGLE係用以接收第一模式選擇訊號M1。資料輸出端Q係用以輸出資料訊號DAT。第一閂鎖輸出端SR1係用以輸出第一閂鎖訊號LA1。第二閂鎖輸出端SR2係用以輸出第二閂鎖訊號LA2。
需說明的是，在不同的輸出模式下，第一閂鎖輸出端SR1與第二閂鎖輸出端SR2會以不同時序分別輸出第一閂鎖訊號LA1及第二閂鎖訊號LA2。當第一模式選擇訊號M1具有第一電位(例如低電位)時，時脈訊號CLK具有第一頻率；當第一模式選擇訊號M1具有第二電位(例如高電位)時，時脈訊號CLK具有第二頻率。於實際應用中，第二頻率可以是第一頻率的兩倍，但不以此為限。
舉例而言，當第一模式選擇訊號M1具有第一電位(例如低電位)時，第一閂鎖輸出端SR1及第二閂鎖輸出端SR2係運作於第一輸出模式下，此時第一閂鎖輸出端SR1及第二閂鎖輸出端SR2會與傳統運作方式一樣根據時脈訊號SCLK依序輸出第一閂鎖訊號LA1及第二閂鎖訊號LA2。當第一模式選擇訊號M1具有第二電位(例如高電位)時，第一閂鎖輸出端SR1及第二閂鎖輸出端SR2係運作於第二輸出模式下，此時第一閂鎖輸出端SR1及第二閂鎖輸出端SR2會同步輸出第一閂鎖訊號LA1及第二閂鎖訊號LA2。
請參照圖3，圖3係繪示移位暫存器的移位暫存電路組SRS1包含三個移位暫存單元SRU1~SRU3的示意圖。如圖3所示，移位暫存器的移位暫存電路組SRS1包含三個移位暫存單元SRU1~SRU3，分別是第一級移位暫存單元SRU1、第二級移位暫存單元SRU2及第三級移位暫存單元SRU3，且第一級移位暫存單元SRU1、第二級移位暫存單元SRU2及第三級移位暫存單元SRU3彼此串聯。
於此實施例中，第一級移位暫存單元SRU1包含三輸入端及三輸出端，其中三輸入端分別是資料輸入端IN、時脈輸入端CLK及模式選擇輸入端SINGLE且三輸出端分別是資料輸出端Q、第一閂鎖輸出端SR1及第二閂鎖輸出端SR2。資料輸入端IN係用以接收起始訊號STHI；時脈輸入端CLK係用以接收時脈訊號SCLK；模式選擇輸入端SINGLE係用以接收第一模式選擇訊號M1；資料輸出端Q係用以輸出第一資料訊號DAT1；第一閂鎖輸出端SR1係用以輸出第一閂鎖訊號LA11；第二閂鎖輸出端SR2係用以輸出第二閂鎖訊號LA12。
同樣地，第二級移位暫存單元SRU2亦包含三輸入端及三輸出端，其中三輸入端分別是資料輸入端IN、時脈輸入端CLK及模式選擇輸入端SINGLE且三輸出端分別是資料輸出端Q、第一閂鎖輸出端SR1及第二閂鎖輸出端SR2。資料輸入端IN耦接至第一級移位暫存單元SRU1的資料輸出端Q，用以接收資料輸出端Q所輸出的第一資料訊號DAT1；時脈輸入端CLK係用以接收時脈訊號SCLK；模式選擇輸入端SINGLE係用以接收第一模式選擇訊號M1；資料輸出端Q係用以輸出第二資料訊號DAT2；第一閂鎖輸出端SR1係用以輸出第一閂鎖訊號LA21；第二閂鎖輸出端SR2係用以輸出第二閂鎖訊號LA22。
同樣地，第三級移位暫存單元SRU3亦包含三輸入端及三輸出端，其中三輸入端分別是資料輸入端IN、時脈輸入端CLK及模式選擇輸入端SINGLE且三輸出端分別是資料輸出端Q、第一閂鎖輸出端SR1及第二閂鎖輸出端SR2。資料輸入端IN耦接至第二級移位暫存單元SRU2的資料輸出端Q，用以接收資料輸出端Q所輸出的第二資料訊號DAT2；時脈輸入端CLK係用以接收時脈訊號SCLK；模式選擇輸入端SINGLE係用以接收第一模式選擇訊號M1；資料輸出端Q係用以輸出第三資料訊號DAT3；第一閂鎖輸出端SR1係用以輸出第一閂鎖訊號LA31；第二閂鎖輸出端SR2係用以輸出第二閂鎖訊號LA32。
需說明的是，移位暫存器的移位暫存電路組SRS1所包含的移位暫存單元之數量並不以上述實施例的三個為限，可視實際需求而定。
請參照圖4，圖4係繪示移位暫存器除了包含移位暫存電路組SRS2之外還包含三個多工器MUX1~MUX3的示意圖。如圖4所示，移位暫存器的移位暫存電路組SRS2包含三個移位暫存單元SRU1~SRU3，分別是第一級移位暫存單元SRU1、第二級移位暫存單元SRU2及第三級移位暫存單元SRU3，且第一級移位暫存單元SRU1、第二級移位暫存單元SRU2及第三級移位暫存單元SRU3彼此串聯。
與圖3不同的是，圖4的移位暫存器還包含第一多工器MUX1、第二多工器MUX2及第三多工器MUX3。其中，第一多工器MUX1分別耦接第一級移位暫存單元SRU1的資料輸出端Q、第二級移位暫存單元SRU2的資料輸出端Q及第三級移位暫存單元SRU3的資料輸入端IN；第二多工器MUX2分別耦接第一級移位暫存單元SRU1的第一閂鎖輸出端SR1及第二級移位暫存單元SRU2的第一閂鎖輸出端SR1；第三多工器MUX3分別耦接第二級移位暫存單元SRU2的第二閂鎖輸出端SR2及第三級移位暫存單元SRU3的第一閂鎖輸出端SR1。
於此實施例中，第一多工器MUX1、第二多工器MUX2及第三多工器MUX3均根據第一模式選擇訊號M1決定其接收及傳送的訊號。
就第一多工器MUX1而言，當第一模式選擇訊號M1具有第一電位(例如低電位)時，第一多工器MUX1接收第二級移位暫存單元SRU2所輸出的第二資料訊號DAT2並將第二資料訊號DAT2輸出至第三級移位暫存單元SRU3的資料輸入端IN；當第一模式選擇訊號M1具有第二電位(例如高電位)時，第一多工器MUX1接收第一級移位暫存單元SRU1所輸出的第一資料訊號DAT1並將第一資料訊號DAT1輸出至第三級移位暫存單元SRU3的 資料輸入端IN。
就第二多工器MUX2而言，當第一模式選擇訊號M1具有第一電位(例如低電位)時，第二多工器MUX2接收第二級移位暫存單元SRU2的第一閂鎖訊號LA21並輸出第三閂鎖訊號LA3；當第一模式選擇訊號M1具有第二電位(例如高電位)時，第二多工器MUX2接收第一級移位暫存單元SRU1的第一閂鎖訊號LA11(或第二閂鎖訊號LA12)並輸出第三閂鎖訊號LA3。
就第三多工器MUX3而言，當第一模式選擇訊號M1具有第一電位(例如低電位)時，第三多工器MUX3接收第二級移位暫存單元SRU2的第二閂鎖訊號LA22並輸出第四閂鎖訊號LA4；當第一模式選擇訊號M1具有第二電位(例如高電位)時，第三多工器MUX3接收第三級移位暫存單元SRU3的第一閂鎖訊號LA31(或第二閂鎖訊號LA32)並輸出第四閂鎖訊號LA4。
請參照圖5，圖5係繪示根據本發明之另一實施例中之移位暫存器除了包含移位暫存電路組SRS3之外還包含五個多工器MUX4~MUX8及兩個或閘OR1~OR2的示意圖。如圖5所示，移位暫存器的移位暫存電路組SRS3包含三個移位暫存單元SRU1~SRU3，分別是第一級移位暫存單元SRU1、第二級移位暫存單元SRU2及第三級移位暫存單元SRU3，且第一級移位暫存單元SRU1、第二級移位暫存單元SRU2及第三級移位暫存單元SRU3彼此串聯。
與圖3不同的是，圖5的移位暫存器還包含第四多工器MUX4、第五多工器MUX5、第六多工器MUX6、第七多工器MUX7、第八 多工器MUX8、第一或閘OR1及第二或閘OR2。其中，第四多工器MUX4分別耦接第一級移位暫存單元SRU1的資料輸出端Q、第二級移位暫存單元SRU2的資料輸出端Q及第三級移位暫存單元SRU3的資料輸入端IN；第五多工器MUX5分別耦接第一級移位暫存單元SRU1的第二閂鎖輸出端SR2及第一閂鎖輸出端SR1；第六多工器MUX6分別耦接第三級移位暫存單元SRU3的第一閂鎖輸出端SR1及第二閂鎖輸出端SR2；第七多工器MUX7分別耦接第二級移位暫存單元SRU2的第一閂鎖輸出端SR1及第一級移位暫存單元SRU1的第二閂鎖輸出端SR2；第八多工器MUX8分別耦接第二級移位暫存單元SRU2的第二閂鎖輸出端SR2及第三級移位暫存單元SRU3的第一閂鎖輸出端SR1；第一或閘OR1耦接第四多工器MUX4；第二或閘OR2分別耦接第七多工器MUX7及第八多工器MUX8。
第一或閘OR1用以輸出第一模式選擇訊號M1或第二模式選擇訊號M2至第四多工器MUX4。第二或閘OR2用以輸出第一模式選擇訊號M1或第二模式選擇訊號M2至第七多工器MUX7及第八多工器MUX8。
當第二模式選擇訊號M2具有第一電位(例如低電位)時，第四多工器MUX4接收第二級移位暫存單元SRU2的資料輸出端Q所輸出的第二資料訊號DAT2並將第二資料訊號DAT2輸出至第三級移位暫存單元SRU3的資料輸入端IN。第五多工器MUX5接收第一級移位暫存單元SRU1的第二閂鎖訊號LA12並輸出第五閂鎖訊號LA5、第六多工器MUX6接收第三級移位暫存單元SRU3的第一閂鎖訊號LA31並輸出第六閂鎖訊號LA6、第七多工器MUX7接收第二級移位暫存單元SRU2的第一閂鎖訊號LA21並輸出第七閂鎖訊號LA7、第八多工器MUX8接收第二級移位暫存單元SRU2 的第二閂鎖訊號LA22並輸出第八閂鎖訊號LA8。
當第二模式選擇訊號M2具有第二電位(例如高電位)時，第四多工器MUX4接收第一級移位暫存單元SRU1所輸出的第一資料訊號DAT1並輸出至第三級移位暫存單元SRU3的資料輸入端IN、第五多工器MUX5接收第一級移位暫存單元SRU1的第一閂鎖訊號LA11並輸出第五閂鎖訊號LA5、第六多工器MUX6接收第三級移位暫存單元SRU3的第二閂鎖訊號LA32並輸出第六閂鎖訊號LA6、第七多工器MUX7接收第一級移位暫存單元SRU1的第二閂鎖訊號LA12並輸出第七閂鎖訊號LA7、第八多工器MUX8接收第三級移位暫存單元SRU3的第一閂鎖訊號LA31並輸出第八閂鎖訊號LA8。
需說明的是，當每一通道包含三個第一閂鎖時，第一模式選擇訊號M1及第二模式選擇訊號M2均具有第一電位(例如低電位)；當每一通道包含二個第一閂鎖時，第一模式選擇訊號M1具有第一電位(例如低電位)且第二模式選擇訊號M2具有第二電位(例如高電位)；當每一通道包含一個第一閂鎖時，第一模式選擇訊號M1具有第二電位(例如高電位)且第二模式選擇訊號M2具有第一電位(例如低電位)。
在移位暫存電路組之一實施例中，第一級移位暫存單元SRU1的第一閂鎖輸出端SR1可耦接二個通道且第二閂鎖輸出端SR2可耦接一個通道、第五多工器MUX5的輸出端可耦接一個通道、第七多工器MUX7的輸出端可耦接二個通道、第八多工器MUX8的輸出端可耦接二個通道、第三級移位暫存單元SRU3的第一閂鎖輸出端SR1可耦接一個通道且第二閂鎖輸出端SR2可耦接二個通道、第六多工器MUX6的輸出端可耦接一個通道，但不以此為限。
請參照圖6，圖6係繪示移位暫存單元的電路架構之一實施例。如圖6所示，移位暫存器的每一移位暫存單元還包含第一反閘NOT1、第二反閘NOT2、第三反閘NOT3、第四反閘NOT4、第五反閘NOT5、第六反閘NOT6、第七反閘NOT7、第一開關SW1、第二開關SW2、第三開關SW3、第四開關SW4、第一資料接點DN1、第二資料接點DN2、第三資料接點DN3、第九多工器MUX9、第一及閘AND1、第十多工器MUX10及第二及閘AND2。
於此實施例中，第一反閘NOT1、第二反閘NOT2、第四反閘NOT4、第六反閘NOT6及第七反閘NOT7彼此依序串接。第三反閘NOT3與第二反閘NOT2並聯且方向相反。第五反閘NOT5與第四反閘NOT4並聯且方向相反。第一開關SW1耦接於第一反閘NOT1與第二反閘NOT2之間。第二開關SW2耦接於第一開關SW1、第二反閘NOT2及第三反閘NOT3之間。第三開關SW3耦接於第二反閘NOT2與第四反閘NOT4之間。第四開關SW4耦接於第三開關SW3、第四反閘NOT4及第五反閘NOT5之間。
第一開關SW1與第四開關SW4係於時脈訊號CLK具有高電位時導通。第二開關SW2與第三開關SW3係於時脈訊號CLK具有低電位時導通。第一資料接點DN1位於第二反閘NOT2、第三反閘NOT3及第三開關SW3之間，用以輸出第一資料訊號DAT1。第二資料接點DN2位於第六反閘NOT6與第七反閘NOT7之間，用以輸出第二資料訊號DAT2。第三資料接點DN3位於第七反閘NOT7之輸出端，用以輸出第三資料訊號DAT3。
第九多工器MUX9耦接第二資料接點DN2，用以根據第一模式選擇訊號M1輸出第二資料訊號DAT2或高電位訊號DVDD。當第一模式選擇訊號M1具有第一電位(例如低電位)時，第九多工器MUX9輸出第二資料訊號DAT2。當第一模式選擇訊號M1具有第二電位(例如高電位)時，第九多工器MUX9輸出高電位訊號。第一及閘AND1分別耦接第一資料接點DN1及第九多工器MUX9之輸出端，用以分別接收第一資料接點DN1所輸出的第一資料訊號DAT1及第九多工器MUX9所輸出的第二資料訊號DAT2或高電位訊號DVDD並輸出第二閂鎖訊號LA2。
第十多工器MUX10耦接第三資料接點DN3，用以根據第一模式選擇訊號M1輸出第三資料訊號DAT3或高電位訊號DVDD。當第一模式選擇訊號M1具有第一電位(例如低電位)時，第十多工器MUX10輸出第三資料訊號DAT3。當第一模式選擇訊號M1具有第二電位(例如高電位)時，第十多工器MUX10輸出高電位訊號DVDD。第二及閘AND2分別耦接第一資料接點DN1及第十多工器MUX10之輸出端，用以分別接收第一資料接點DN1所輸出的第一資料訊號DAT1及第十多工器MUX10所輸出的第三資料訊號DAT3或高電位訊號DVDD並輸出第一閂鎖訊號LA1。
接下來，將分別針對第一輸出模式(SINGLE=0)及第二輸出模式(SINGLE=1)下之各閂鎖訊號的輸出時序進行說明。
請參照圖7，圖7係繪示在第一輸出模式(SINGLE=0)下根據時脈訊號CLK依序輸出各閂鎖訊號LA11~LA32的時序圖。如圖7所示，在時間T0時，第一級移位暫存單元SRU1的資料輸入端IN所接收的起始訊號STHI從低電位變為高電位。
在時間T1時，時脈訊號CLK從低電位變為高電位。此時，第一級移位暫存單元SRU1的第一閂鎖輸出端SR1所輸出的第一閂鎖訊號LA11亦從低電位變為高電位，但其餘的閂鎖訊號(包含第一級移位暫存單元SRU1的第二閂鎖輸出端SR2所輸出的第二閂鎖訊號LA12、第二級移位暫存單元SRU2的第一閂鎖輸出端SR1及第二閂鎖輸出端SR2所分別輸出的第一閂鎖訊號LA21及第二閂鎖訊號LA22、第三級移位暫存單元SRU3的第一閂鎖輸出端SR1及第二閂鎖輸出端SR2所分別輸出的第一閂鎖訊號LA31及第二閂鎖訊號LA32)均維持於低電位。
在時間T1至T2的期間，第一閂鎖訊號LA11維持於高電位且其餘的閂鎖訊號(包含第一級移位暫存單元SRU1的第二閂鎖輸出端SR2所輸出的第二閂鎖訊號LA12、第二級移位暫存單元SRU2的第一閂鎖輸出端SR1及第二閂鎖輸出端SR2所分別輸出的第一閂鎖訊號LA21及第二閂鎖訊號LA22、第三級移位暫存單元SRU3的第一閂鎖輸出端SR1及第二閂鎖輸出端SR2所分別輸出的第一閂鎖訊號LA31及第二閂鎖訊號LA32)均維持於低電位。換言之，在時間T1至T2的期間，僅由第一級移位暫存單元SRU1的第一閂鎖輸出端SR1輸出第一閂鎖訊號LA11。
在時間T2時，時脈訊號CLK從高電位變為低電位。此時，第一級移位暫存單元SRU1的第一閂鎖輸出端SR1所輸出的第一閂鎖訊號LA11亦從高電位變為低電位，而第一級移位暫存單元SRU1的第二閂鎖輸出端SR2所輸出的第二閂鎖訊號LA12則從低電位變為高電位。至於其餘的閂鎖訊號(包含第二級移位暫存單元SRU2的第一閂鎖輸出端SR1及第二閂鎖輸出端SR2所分別輸出的第一閂鎖訊號LA21及第二閂鎖訊號LA22、第三級移位暫存單元SRU3的第一閂鎖輸出端SR1及第二閂鎖輸出端SR2所分別輸出的第一閂鎖訊號LA31及第二閂鎖訊號LA32)均維持於低電位。
在時間T2至T3的期間，第二閂鎖訊號LA12維持於高電位且其餘的閂鎖訊號(包含第一級移位暫存單元SRU1的第一閂鎖輸出端SR1所輸出的第一閂鎖訊號LA11、第二級移位暫存單元SRU2的第一閂鎖輸出端SR1及第二閂鎖輸出端SR2所分別輸出的第一閂鎖訊號LA21及第二閂鎖訊號LA22、第三級移位暫存單元SRU3的第一閂鎖輸出端SR1及第二閂鎖輸出端SR2所分別輸出的第一閂鎖訊號LA31及第二閂鎖訊號LA32)均維持於低電位。換言之，在時間T2至T3的期間，僅由第一級移位暫存單元SRU1的第二閂鎖輸出端SR2輸出第二閂鎖訊號LA12。
在時間T3時，時脈訊號CLK又從低電位變為高電位。此時，第二級移位暫存單元SRU2的第一閂鎖輸出端SR1所輸出的第一閂鎖訊號LA21亦從低電位變為高電位，而第一級移位暫存單元SRU1的第二閂鎖輸出端SR2所輸出的第二閂鎖訊號LA12則從高電位變為低電位。至於其餘的閂鎖訊號(包含第一級移位暫存單元SRU1的第一閂鎖輸出端SR1及第二閂鎖輸出端SR2所分別輸出的第一閂鎖訊號LA11及第二閂鎖訊號LA12、第二級移位暫存單元SRU2的第二閂鎖輸出端SR2所輸出的第二閂鎖訊號LA22、第三級移位暫存單元SRU3的第一閂鎖輸出端SR1及第二閂鎖輸出端SR2所分別輸出的第一閂鎖訊號LA31及第二閂鎖訊號LA32)均維持於低電位。
承上，依此類推可知：在第一輸出模式(SINGLE=0)下，移位暫存器根據時脈訊號CLK依序輸出第一閂鎖訊號LA11、第二閂鎖訊號LA12、第一閂鎖訊號LA21、第二閂鎖訊號LA22、第一閂鎖訊號LA31及第二閂鎖訊號LA32，亦即在第一輸出模式(SINGLE=0)下之各閂鎖訊號的輸出時序均不會彼此重疊，但不以此為限。
至於在第二輸出模式(SINGLE=1)下，則會有至少部分的閂鎖訊號的輸出時序彼此重疊，如下列各種不同的實施例所示。
請參照圖8，圖8係繪示在第二輸出模式(SINGLE=1)下根據時脈訊號同步輸出兩閂鎖訊號的時序圖。如圖8所示，在時間T0時，第一級移位暫存單元SRU1的資料輸入端IN所接收的起始訊號STHI從低電位變為高電位。
在時間T1時，時脈訊號CLK從低電位變為高電位。此時，第一級移位暫存單元SRU1的第一閂鎖輸出端SR1及第二閂鎖輸出端SR2所分別輸出的第一閂鎖訊號LA11及第二閂鎖訊號LA12亦從低電位變為高電位，但其餘的閂鎖訊號(包含第二級移位暫存單元SRU2的第一閂鎖輸出端SR1及第二閂鎖輸出端SR2所分別輸出的第一閂鎖訊號LA21及第二閂鎖訊號LA22、第三級移位暫存單元SRU3的第一閂鎖輸出端SR1及第二閂鎖輸出端SR2所分別輸出的第一閂鎖訊號LA31及第二閂鎖訊號LA32)均維持於低電位。
在時間T1至T2的期間，時脈訊號CLK維持高電位後變為低電位並維持於低電位。第一閂鎖訊號LA11及第二閂鎖訊號LA12維持於高電位且其餘的閂鎖訊號(包含第二級移位暫存單元SRU2的第一閂鎖輸出端SR1及第二閂鎖輸出端SR2所分別輸出的第一閂鎖訊號LA21及第二閂鎖訊號LA22、第三級移位暫存單元SRU3的第一閂鎖輸出端SR1及第二閂鎖輸出端SR2所分別輸出的第一閂鎖訊號LA31及第二閂鎖訊號LA32)均維持於低電 位。換言之，在時間T1至T2的期間，僅由第一級移位暫存單元SRU1的第一閂鎖輸出端SR1及第二閂鎖輸出端SR2分別輸出第一閂鎖訊號LA11及第二閂鎖訊號LA12。
在時間T2時，時脈訊號CLK又從低電位變為高電位。此時，第一級移位暫存單元SRU1的第一閂鎖輸出端SR1及第二閂鎖輸出端SR2分別輸出的第一閂鎖訊號LA11及第二閂鎖訊號LA12亦從高電位變為低電位，而第二級移位暫存單元SRU2的第一閂鎖輸出端SR1及第二閂鎖輸出端SR2分別輸出的第一閂鎖訊號LA21及第二閂鎖訊號LA22則從低電位變為高電位。至於其餘的閂鎖訊號(第三級移位暫存單元SRU3的第一閂鎖輸出端SR1及第二閂鎖輸出端SR2所分別輸出的第一閂鎖訊號LA31及第二閂鎖訊號LA32)均維持於低電位。
承上，依此類推可知：在第二輸出模式(SINGLE=1)下，移位暫存器可根據時脈訊號CLK依序同步輸出第一閂鎖訊號LA11及第二閂鎖訊號LA12、同步輸出第一閂鎖訊號LA21及第二閂鎖訊號LA22、同步輸出第一閂鎖訊號LA31及第二閂鎖訊號LA32，亦即在第二輸出模式(SINGLE=1)下之各閂鎖訊號的輸出時序係兩兩重疊，但不以此為限。
請參照圖9，圖9係繪示在第二輸出模式(SINGLE=1)下根據時脈訊號同步輸出三閂鎖訊號的時序圖。如圖9所示，在時間T0時，第一級移位暫存單元SRU1的資料輸入端IN所接收的起始訊號STHI從低電位變為高電位。
在時間T1時，時脈訊號CLK從低電位變為高電位。此時，第一級移位暫存單元SRU1的第一閂鎖輸出端SR1及第二閂鎖輸出端SR2所分 別輸出的第一閂鎖訊號LA11及第二閂鎖訊號LA12、第二級移位暫存單元SRU2的第一閂鎖輸出端SR1所輸出的第一閂鎖訊號LA21亦從低電位變為高電位，但其餘的閂鎖訊號(包含第二級移位暫存單元SRU2的第二閂鎖輸出端SR2所輸出的第二閂鎖訊號LA22、第三級移位暫存單元SRU3的第一閂鎖輸出端SR1及第二閂鎖輸出端SR2所分別輸出的第一閂鎖訊號LA31及第二閂鎖訊號LA32)均維持於低電位。
在時間T1至T2的期間，時脈訊號CLK維持高電位後變為低電位並維持於低電位。第一級移位暫存單元SRU1的第一閂鎖輸出端SR1及第二閂鎖輸出端SR2所分別輸出的第一閂鎖訊號LA11及第二閂鎖訊號LA12、第二級移位暫存單元SRU2的第一閂鎖輸出端SR1所輸出的第一閂鎖訊號LA21均維持於高電位且其餘的閂鎖訊號(包含第二級移位暫存單元SRU2的第二閂鎖輸出端SR2所輸出的第二閂鎖訊號LA22、第三級移位暫存單元SRU3的第一閂鎖輸出端SR1及第二閂鎖輸出端SR2所分別輸出的第一閂鎖訊號LA31及第二閂鎖訊號LA32)均維持於低電位。換言之，在時間T1至T2的期間，係由第一級移位暫存單元SRU1的第一閂鎖輸出端SR1及第二閂鎖輸出端SR2分別輸出第一閂鎖訊號LA11及第二閂鎖訊號LA12、第二級移位暫存單元SRU2的第一閂鎖輸出端SR1輸出第一閂鎖訊號LA21。
在時間T2時，時脈訊號CLK又從低電位變為高電位。此時，第一級移位暫存單元SRU1的第一閂鎖輸出端SR1及第二閂鎖輸出端SR2所分別輸出的第一閂鎖訊號LA11及第二閂鎖訊號LA12、第二級移位暫存單元SRU2的第一閂鎖輸出端SR1所輸出的第一閂鎖訊號LA21均從高電位變為低電位，而其餘的閂鎖訊號(包含第二級移位暫存單元SRU2的第二閂鎖輸 出端SR2所輸出的第二閂鎖訊號LA22、第三級移位暫存單元SRU3的第一閂鎖輸出端SR1及第二閂鎖輸出端SR2所分別輸出的第一閂鎖訊號LA31及第二閂鎖訊號LA32)均從低電位變為高電位。
承上，依此類推可知：在第二輸出模式(SINGLE=1)下，移位暫存器可根據時脈訊號CLK依序同步輸出第一閂鎖訊號LA11、第二閂鎖訊號LA12及第一閂鎖訊號LA21、同步輸出第二閂鎖訊號LA22、第一閂鎖訊號LA31及第二閂鎖訊號LA32，亦即在第二輸出模式(SINGLE=1)下之各閂鎖訊號的輸出時序係依序三三重疊，但不以此為限。
請參照圖10，圖10係繪示在第二輸出模式(SINGLE=1)下根據時脈訊號同步輸出六閂鎖訊號的時序圖。如圖10所示，在時間T0時，第一級移位暫存單元SRU1的資料輸入端IN所接收的起始訊號STHI從低電位變為高電位。
在時間T1時，時脈訊號CLK從低電位變為高電位。此時，所有的閂鎖訊號(包含第一級移位暫存單元SRU1的第一閂鎖輸出端SR1及第二閂鎖輸出端SR2所分別輸出的第一閂鎖訊號LA11及第二閂鎖訊號LA12、第二級移位暫存單元SRU2的第一閂鎖輸出端SR1及第二閂鎖輸出端SR2所分別輸出的第一閂鎖訊號LA21及第二閂鎖訊號LA22、第三級移位暫存單元SRU3的第一閂鎖輸出端SR1及第二閂鎖輸出端SR2所分別輸出的第一閂鎖訊號LA31及第二閂鎖訊號LA32)均從低電位變為高電位。
在時間T1至T2的期間，時脈訊號CLK維持高電位後變為低電位並維持於低電位。所有的閂鎖訊號(包含第一級移位暫存單元SRU1的第一閂鎖輸出端SR1及第二閂鎖輸出端SR2所分別輸出的第一閂鎖訊號LA11及第二閂鎖訊號LA12、第二級移位暫存單元SRU2的第一閂鎖輸出端SR1及第二閂鎖輸出端SR2所分別輸出的第一閂鎖訊號LA21及第二閂鎖訊號LA22、第三級移位暫存單元SRU3的第一閂鎖輸出端SR1及第二閂鎖輸出端SR2所分別輸出的第一閂鎖訊號LA31及第二閂鎖訊號LA32)均維持於高電位。換言之，在時間T1至T2的期間，第一級移位暫存單元SRU1至第三級移位暫存單元SRU3的所有閂鎖輸出端均輸出閂鎖訊號。
在時間T2時，時脈訊號CLK又從低電位變為高電位。此時，所有的閂鎖訊號(包含第一級移位暫存單元SRU1的第一閂鎖輸出端SR1及第二閂鎖輸出端SR2所分別輸出的第一閂鎖訊號LA11及第二閂鎖訊號LA12、第二級移位暫存單元SRU2的第一閂鎖輸出端SR1及第二閂鎖輸出端SR2所分別輸出的第一閂鎖訊號LA21及第二閂鎖訊號LA22、第三級移位暫存單元SRU3的第一閂鎖輸出端SR1及第二閂鎖輸出端SR2所分別輸出的第一閂鎖訊號LA31及第二閂鎖訊號LA32)均從高電位變為低電位。
承上，依此類推可知：在第二輸出模式(SINGLE=1)下，移位暫存器可根據時脈訊號CLK同步輸出所有的閂鎖訊號(包含第一級移位暫存單元SRU1的第一閂鎖輸出端SR1及第二閂鎖輸出端SR2所分別輸出的第一閂鎖訊號LA11及第二閂鎖訊號LA12、第二級移位暫存單元SRU2的第一閂鎖輸出端SR1及第二閂鎖輸出端SR2所分別輸出的第一閂鎖訊號LA21及第二閂鎖訊號LA22、第三級移位暫存單元SRU3的第一閂鎖輸出端SR1及第二閂鎖輸出端SR2所分別輸出的第一閂鎖訊號LA31及第二閂鎖訊號LA32)，但不以此為限。
一般而言，每一閂鎖訊號係對應於兩個通道，故亦可將部分的閂鎖訊號一分為二，使其分別對應於單一個通道。
舉例而言，請參照圖11，圖11係繪示在第二輸出模式(SINGLE=1)下根據時脈訊號同步於三個通道輸出閂鎖訊號的時序圖。如圖11所示，第一級移位暫存單元SRU1的第一閂鎖輸出端SR1所輸出的第一閂鎖訊號LA11係對應於兩個通道CH1~CH2，而第一級移位暫存單元SRU1的第二閂鎖輸出端SR2所輸出的第二閂鎖訊號LA12可一分為二，變為對應於單一通道CH3的LA12A及對應於單一通道CH4的LA12B。
同理，第二級移位暫存單元SRU2的第一閂鎖輸出端SR1所輸出的第一閂鎖訊號LA21係對應於兩個通道CH5~CH6；第二級移位暫存單元SRU2的第二閂鎖輸出端SR2所輸出的第二閂鎖訊號LA22係對應於兩個通道CH7~CH8。第三級移位暫存單元SRU3的第一閂鎖輸出端SR1所輸出的第一閂鎖訊號LA31可一分為二，變為對應於單一通道CH9的LA31A及對應於單一通道CH10的LA31B。第三級移位暫存單元SRU3的第二閂鎖輸出端SR2所輸出的第二閂鎖訊號LA32係對應於兩個通道CH11~CH12。
在時間T0時，第一級移位暫存單元SRU1的資料輸入端IN所接收的起始訊號STHI從低電位變為高電位。
在時間T1時，時脈訊號CLK從低電位變為高電位。此時，對應於通道CH1~CH2的第一閂鎖訊號LA11以及對應於通道CH3的部分第二閂鎖訊號LA12A均從低電位變為高電位，至於其餘閂鎖訊號則均維持於低電位。
在時間T1至T2的期間，時脈訊號CLK維持於高電位。對應於通道CH1~CH2的第一閂鎖訊號LA11以及對應於通道CH3的部分第二閂鎖訊號LA12A均維持於高電位，其餘閂鎖訊號則均維持於低電位。換言之，在時間T1至T2的期間，係分別於通道CH1~CH3輸出閂鎖訊號LA11及LA12A。
在時間T2時，時脈訊號CLK從高電位變為低電位。此時，對應於通道CH1~CH2的第一閂鎖訊號LA11以及對應於通道CH3的部分第二閂鎖訊號LA12A均從高電位變為低電位，而對應於通道CH4的部分第二閂鎖訊號LA12B以及對應於通道CH5~CH6的第一閂鎖訊號LA21則從低電位變為高電位，至於其餘閂鎖訊號則均維持於低電位。
承上，依此類推可知：在第二輸出模式(SINGLE=1)下，原本對應於兩個通道的閂鎖訊號可一分為二而分別對應於單一個通道，移位暫存器可根據時脈訊號CLK選擇部分的通道同步輸出閂鎖訊號，但不以此為限。
根據本發明之另一具體實施例為一種源極驅動電路。於此實施例中，源極驅動電路耦接多條資料線。源極驅動電路包含一移位暫存器及一資料暫存器。移位暫存器包含至少一移位暫存電路組。移位暫存電路組包含多個移位暫存單元。
每一移位暫存單元包含一資料輸入端、一時脈輸入端、一模式選擇輸入端、一資料輸出端、一第一閂鎖輸出端及一第二閂鎖輸出端。時脈輸入端用以接收一時脈訊號。模式選擇輸入端用以接收一第一模式選擇訊號。資料輸出端用以輸出一資料訊號。第一閂鎖輸出端用以輸出一第一閂鎖訊號。第二閂鎖輸出端用以輸出一第二閂鎖訊號。
資料暫存器包含多個通道。每一通道包含至少一第一閂鎖。第一閂鎖對應至該些資料線中之一資料線，且每一通道耦接至該些移位暫存單元中之一移位暫存單元的第一閂鎖輸出端或第二閂鎖輸出端。
當第一模式選擇訊號具有一第一電位時，第一閂鎖輸出端及第二閂鎖輸出端係運作於一第一輸出模式下並根據時脈訊號依序輸出第一閂鎖訊號及第二閂鎖訊號。當第一模式選擇訊號具有一第二電位時，第一閂鎖輸出端及第二閂鎖輸出端係運作於第二輸出模式下並同步輸出第一閂鎖訊號及第二閂鎖訊號。
相較於先前技術，根據本發明之源極驅動電路及其移位暫存器將時脈訊號之頻率調整為可在資料傳輸率與二分之一資料傳輸率之間進行切換，並運用邏輯運算使得多個移位暫存器輸出訊號可同時輸出，藉以調整輸出資料與不同通道之間的對應關係，故可同時支援各種不同組合的顯示模式，例如單埠(1 port)/雙埠(2 port)、單閘極(Single gate)/雙閘極(Dual gate)/三閘極(Triple gate)、一對一(1:1)/一對二(1:2)/ 一對三(1:3)/一對六(1:6)之多工切換，使得本發明之源極驅動電路在上述不同顯示模式之間進行切換時不會發生如同先前技術之資料存取錯誤之情事。
藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。
SRS1~SRS3‧‧‧移位暫存電路組 SRU、SRU1~SRU3‧‧‧移位暫存單元 IN‧‧‧資料輸入端 CLK‧‧‧時脈輸入端 SINGLE‧‧‧模式選擇輸入端 Q‧‧‧資料輸出端 SR1‧‧‧第一閂鎖輸出端 SR2‧‧‧第二閂鎖輸出端 STHI‧‧‧起始訊號 SCLK‧‧‧時脈訊號 D1~D6‧‧‧資料 CH1~CH12‧‧‧通道 SR[1]~SR[4]‧‧‧移位暫存器 M1‧‧‧第一模式選擇訊號 M2‧‧‧第二模式選擇訊號 DAT、DAT1、DAT2、DAT3‧‧‧資料訊號 LA1、LA11、LA21、LA31‧‧‧第一閂鎖訊號 LA2、LA12、LA22、LA32‧‧‧第二閂鎖訊號 LA3‧‧‧第三閂鎖訊號 LA4‧‧‧第四閂鎖訊號 LA5‧‧‧第五閂鎖訊號 LA6‧‧‧第六閂鎖訊號 LA7‧‧‧第七閂鎖訊號 LA8‧‧‧第八閂鎖訊號 MUX1~MUX10‧‧‧第一多工器~第十多工器 OR1~OR2‧‧‧第一或閘~第二或閘 DN1~DN3‧‧‧第一資料接點~第三資料接點 NOT1~NOT7‧‧‧第一反閘~第七反閘 SW1~SW4‧‧‧第一開關~第四開關 AND1~AND2‧‧‧第一及閘~第二及閘 DVDD‧‧‧高電位訊號 CLK‧‧‧時脈訊號 T0~T3‧‧‧時間
本發明所附圖式說明如下： 圖1A及圖1B係分別繪示當低​電壓​差動​訊號​傳輸源極驅動電路在單連接埠的設計上要加入雙連接埠之應用時，在雙閘極之應用下的資料存取正確，但在單閘極之應用下會由於源極驅動電路的移位暫存器開啟的順序使得其閂鎖輸出端太晚打開而造成資料存取錯誤的時序圖。 圖2係繪示根據本發明之一實施例中之移位暫存器的移位暫存單元之示意圖。 圖3係繪示根據本發明之另一實施例中之移位暫存器的移位暫存電路組包含三個移位暫存單元的示意圖。 圖4係繪示根據本發明之另一實施例中之移位暫存器除了包含移位暫存電路組之外還包含三個多工器的示意圖。 圖5係繪示根據本發明之另一實施例中之移位暫存器除了包含移位暫存電路組之外還包含五個多工器及兩個或閘的示意圖。 圖6係繪示移位暫存單元的電路架構之一實施例。 圖7係繪示在第一輸出模式(SINGLE=0)下根據時脈訊號依序輸出各閂鎖訊號的時序圖。 圖8係繪示在第二輸出模式(SINGLE=1)下根據時脈訊號同步輸出兩閂鎖訊號的時序圖。 圖9係繪示在第二輸出模式(SINGLE=1)下根據時脈訊號同步輸出三閂鎖訊號的時序圖。 圖10係繪示在第二輸出模式(SINGLE=1)下根據時脈訊號同步輸出六閂鎖訊號的時序圖。 圖11係繪示在第二輸出模式(SINGLE=1)下根據時脈訊號同步於三個通道輸出閂鎖訊號的時序圖。
SRU‧‧‧移位暫存單元
IN‧‧‧資料輸入端
CLK‧‧‧時脈輸入端
SINGLE‧‧‧模式選擇輸入端
Q‧‧‧資料輸出端
SR1‧‧‧第一閂鎖輸出端
SR2‧‧‧第二閂鎖輸出端
STHI‧‧‧起始訊號
SCLK‧‧‧時脈訊號
M1‧‧‧第一模式選擇訊號
DAT‧‧‧資料訊號
LA1‧‧‧第一閂鎖訊號
LA2‧‧‧第二閂鎖訊號

Claims (14)

  1. 一種移位暫存器，包含： 至少一移位暫存電路組，該移位暫存電路組包含： 多個移位暫存單元，每一移位暫存單元包含： 一資料輸入端； 一時脈輸入端，用以接收一時脈訊號； 一模式選擇輸入端，用以接收一第一模式選擇訊號； 一資料輸出端，用以輸出一資料訊號； 一第一閂鎖輸出端，用以輸出一第一閂鎖訊號；以及 一第二閂鎖輸出端，用以輸出一第二閂鎖訊號； 其中，當該第一模式選擇訊號具有一第一電位時，該第一閂鎖輸出端及該第二閂鎖輸出端係運作於一第一輸出模式下並根據該時脈訊號依序輸出該第一閂鎖訊號及該第二閂鎖訊號；當該第一模式選擇訊號具有一第二電位時，該第一閂鎖輸出端及該第二閂鎖輸出端係運作於一第二輸出模式下並同步輸出該第一閂鎖訊號及該第二閂鎖訊號。
  2. 如申請專利範圍第1項所述的移位暫存器，其中每一該移位暫存電路組包含三個移位暫存單元，分別為一第一級移位暫存單元、一第二級移位暫存單元及一第三級移位暫存單元；該第一級移位暫存單元的該資料輸入端接收一起始訊號，該第一級移位暫存單元的該資料輸出端耦接該第二級移位暫存單元的該資料輸入端且該第二級移位暫存單元的該資料輸出端耦接該第三級移位暫存單元的該資料輸入端。
  3. 如申請專利範圍第1項所述的移位暫存器，其中每一該移位暫存電路組包含三個移位暫存單元，分別為一第一級移位暫存單元、一第二級移位暫存單元及一第三級移位暫存單元；該第一級移位暫存單元的該資料輸入端接收一起始訊號，該第一級移位暫存單元的該資料輸出端耦接該第二級移位暫存單元的該資料輸入端；該移位暫存器還包含： 一第一多工器，分別耦接該第一級移位暫存單元的該資料輸出端、該第二級移位暫存單元的該資料輸出端及該第三級移位暫存單元的該資料輸入端，當該第一模式選擇訊號具有該第一電位時，該第一多工器接收該第二級移位暫存單元所輸出的該資料訊號並輸出至該第三級移位暫存單元的該資料輸入端；當該第一模式選擇訊號具有該第二電位時，該第一多工器接收該第一級移位暫存單元所輸出的該資料訊號並輸出至該第三級移位暫存單元的該資料輸入端； 一第二多工器，當該第一模式選擇訊號具有該第一電位時，該第二多工器接收該第二級移位暫存單元的該第一閂鎖訊號並輸出一第三閂鎖訊號；當該第一模式選擇訊號具有該第二電位時，該第二多工器接收該第一級移位暫存單元的該第一閂鎖訊號或該第二閂鎖訊號並輸出該第三閂鎖訊號；以及 一第三多工器，當該第一模式選擇訊號具有該第一電位時，該第三多工器接收該第二級移位暫存單元的該第二閂鎖訊號並輸出一第四閂鎖訊號；當該第一模式選擇訊號具有該第二電位時，該第三多工器接收該第三級移位暫存單元的該第一閂鎖訊號或該第二閂鎖訊號並輸出該第四閂鎖訊號。
  4. 如申請專利範圍第1項所述的移位暫存器，其中每一該移位暫存電路組包含三個移位暫存單元，分別為一第一級移位暫存單元、一第二級移位暫存單元及一第三級移位暫存單元；該第一級移位暫存單元的該資料輸入端接收一起始訊號，該第一級移位暫存單元的該資料輸出端耦接該第二級移位暫存單元的該資料輸入端；該移位暫存器還包含： 一第四多工器，分別耦接該第一級移位暫存單元的該資料輸出端、該第二級移位暫存單元的該資料輸出端及該第三級移位暫存單元的該資料輸入端； 一第一或閘，耦接該第四多工器，用以輸出該第一模式選擇訊號或一第二模式選擇訊號至該第四多工器，當該第二模式選擇訊號具有該第一電位時，該第四多工器接收該第二級移位暫存單元所輸出的該資料訊號並輸出至該第三級移位暫存單元的該資料輸入端；當該第二模式選擇訊號具有該第二電位時，該第四多工器接收該第一級移位暫存單元所輸出的該資料訊號並輸出至該第三級移位暫存單元的該資料輸入端； 一第五多工器，當該第二模式選擇訊號具有該第一電位時，該第五多工器接收該第一級移位暫存單元的該第二閂鎖訊號並輸出一第五閂鎖訊號；當該第二模式選擇訊號具有該第二電位時，該第五多工器接收該第一級移位暫存單元的該第一閂鎖訊號並輸出該第五閂鎖訊號； 一第六多工器，當該第二模式選擇訊號具有該第一電位時，該第六多工器接收該第三級移位暫存單元的該第一閂鎖訊號並輸出一第六閂鎖訊號；當該第二模式選擇訊號具有該第二電位時，該第六多工器接收該第三級移位暫存單元的該第二閂鎖訊號並輸出該第六閂鎖訊號； 一第七多工器，當該第二模式選擇訊號具有該第一電位時，該第七多工器接收該第二級移位暫存單元的該第一閂鎖訊號並輸出一第七閂鎖訊號；當該第二模式選擇訊號具有該第二電位時，該第七多工器接收該第一級移位暫存單元的該第二閂鎖訊號並輸出該第七閂鎖訊號； 一第八多工器，當該第二模式選擇訊號具有該第一電位時，該第八多工器接收該第二級移位暫存單元的該第二閂鎖訊號並輸出一第八閂鎖訊號；當該第二模式選擇訊號具有該第二電位時，該第八多工器接收該第三級移位暫存單元的該第一閂鎖訊號並輸出該第八閂鎖訊號；以及 一第二或閘，分別耦接該第七多工器及該第八多工器，用以輸出該第一模式選擇訊號或該第二模式選擇訊號至該第七多工器及該第八多工器。
  5. 如申請專利範圍第1項所述的移位暫存器，其中當該第一模式選擇訊號具有該第一電位時，該時脈訊號具有一第一頻率；當該第一模式選擇訊號具有該第二電位時，該時脈訊號具有一第二頻率；該第二頻率為該第一頻率的兩倍。
  6. 如申請專利範圍第1項所述的移位暫存器，其中每一該移位暫存單元還包含： 一第一反閘、一第二反閘、一第三反閘、一第四反閘、一第五反閘、一第六反閘及一第七反閘，其中該第一反閘、該第二反閘、該第四反閘、該第六反閘及該第七反閘彼此依序串接，該第三反閘與該第二反閘並聯且方向相反，該第五反閘與該第四反閘並聯且方向相反； 一第一開關，耦接於該第一反閘與該第二反閘之間； 一第二開關，耦接於該第一開關、該第二反閘及該第三反閘之間； 一第三開關，耦接於該第二反閘與該第四反閘之間； 一第四開關，耦接於該第三開關、該第四反閘及該第五反閘之間，其中該第一開關與該第四開關係於該時脈訊號具有高電位時導通，該第二開關與該第三開關係於該時脈訊號具有低電位時導通； 一第一資料接點，位於該第二反閘、該第三反閘及該第三開關之間，用以輸出一第一資料訊號； 一第二資料接點，位於該第六反閘與該第七反閘之間，用以輸出一第二資料訊號； 一第三資料接點，位於該第七反閘之輸出端，用以輸出一第三資料訊號； 一第九多工器，耦接該第二資料接點，用以根據該第一模式選擇訊號輸出該第二資料訊號或一高電位訊號，當該第一模式選擇訊號具有該第一電位時，該第九多工器輸出該第二資料訊號；當該第一模式選擇訊號具有該第二電位時，該第九多工器輸出該高電位訊號； 一第一及閘，分別耦接該第一資料接點及該第九多工器之輸出端，用以分別接收該第一資料接點所輸出的該第一資料訊號及該第九多工器所輸出的該第二資料訊號或該高電位訊號並輸出該第二閂鎖訊號； 一第十多工器，耦接該第三資料接點，用以根據該第一模式選擇訊號輸出該第三資料訊號或該高電位訊號，當該第一模式選擇訊號具有該第一電位時，該第十多工器輸出該第三資料訊號；當該第一模式選擇訊號具有該第二電位時，該第十多工器輸出該高電位訊號；以及 一第二及閘，分別耦接該第一資料接點及該第十多工器之輸出端，用以分別接收該第一資料接點所輸出的該第一資料訊號及該第十多工器所輸出的該第三資料訊號或該高電位訊號並輸出該第一閂鎖訊號。
  7. 如申請專利範圍第1項所述的移位暫存器，其中該移位暫存器耦接一資料暫存器，且該資料暫存器用以接收一雙像素訊號。
  8. 一種源極驅動電路，耦接多條資料線，包含： 一移位暫存器，包含： 至少一移位暫存電路組，該移位暫存電路組包含： 多個移位暫存單元，每一移位暫存單元包含： 一資料輸入端； 一時脈輸入端，用以接收一時脈訊號； 一模式選擇輸入端，用以接收一第一模式選擇訊號； 一資料輸出端，用以輸出一資料訊號； 一第一閂鎖輸出端，用以輸出一第一閂鎖訊號；以及 一第二閂鎖輸出端，用以輸出一第二閂鎖訊號；以及 一資料暫存器，包含多個通道，每一通道包含至少一第一閂鎖，該第一閂鎖對應至該些資料線中之一資料線，且每一通道耦接至該些移位暫存單元中之一移位暫存單元的該第一閂鎖輸出端或該第二閂鎖輸出端； 其中，當該第一模式選擇訊號具有一第一電位時，該第一閂鎖輸出端及該第二閂鎖輸出端係運作於一第一輸出模式下並根據該時脈訊號依序輸出該第一閂鎖訊號及該第二閂鎖訊號；當該第一模式選擇訊號具有一第二電位時，該第一閂鎖輸出端及該第二閂鎖輸出端係運作於一第二輸出模式下並同步輸出該第一閂鎖訊號及該第二閂鎖訊號。
  9. 如申請專利範圍第8項所述的源極驅動電路，其中每一該移位暫存電路組包含三個移位暫存單元，分別為一第一級移位暫存單元、一第二級移位暫存單元及一第三級移位暫存單元；該第一級移位暫存單元的該資料輸入端接收一起始訊號，該第一級移位暫存單元的該資料輸出端耦接該第二級移位暫存單元的該資料輸入端且該第二級移位暫存單元的該資料輸出端耦接該第三級移位暫存單元的該資料輸入端；當每一通道包含兩個該第一閂鎖時，該第一模式選擇訊號具有該第一電位；當每一通道包含一個該第一閂鎖時，該第一模式選擇訊號具有該第二電位；每一移位暫存單元的該第一閂鎖輸出端及該第二閂鎖輸出端分別耦接三個該通道。
  10. 如申請專利範圍第8項所述的源極驅動電路，其中每一該移位暫存電路組包含三個移位暫存單元，分別為一第一級移位暫存單元、一第二級移位暫存單元及一第三級移位暫存單元；該第一級移位暫存單元的該資料輸入端接收一起始訊號，該第一級移位暫存單元的該資料輸出端耦接該第二級移位暫存單元的該資料輸入端；該移位暫存器還包含： 一第一多工器，分別耦接該第一級移位暫存單元的該資料輸出端、該第二級移位暫存單元的該資料輸出端及該第三級移位暫存單元的該資料輸入端，當該第一模式選擇訊號具有該第一電位時，該第一多工器接收該第二級移位暫存單元所輸出的該資料訊號並輸出至該第三級移位暫存單元的該資料輸入端；當該第一模式選擇訊號具有該第二電位時，該第一多工器接收該第一級移位暫存單元所輸出的該資料訊號並輸出至該第三級移位暫存單元的該資料輸入端； 一第二多工器，當該第一模式選擇訊號具有該第一電位時，該第二多工器接收該第二級移位暫存單元的該第一閂鎖訊號並輸出一第三閂鎖訊號；當該第一模式選擇訊號具有該第二電位時，該第二多工器接收該第一級移位暫存單元的該第一閂鎖訊號或該第二閂鎖訊號並輸出該第三閂鎖訊號；以及 一第三多工器，當該第一模式選擇訊號具有該第一電位時，該第三多工器接收該第二級移位暫存單元的該第二閂鎖訊號並輸出一第四閂鎖訊號；當該第一模式選擇訊號具有該第二電位時，該第二多工器接收該第三級移位暫存單元的該第一閂鎖訊號或該第二閂鎖訊號並輸出該第四閂鎖訊號；當每一通道包含三個該第一閂鎖時，該第一模式選擇訊號具有該第一電位；當每一通道包含一個該第一閂鎖時，該第一模式選擇訊號具有該第二電位；該第一級移位暫存單元的該第一閂鎖輸出端及該第二閂鎖輸出端分別耦接二個該通道，該第二多工器的輸出端耦接二個該通道，該第三多工器的輸出端耦接二個該通道，該第三級移位暫存單元的該第一閂鎖輸出端及該第二閂鎖輸出端分別耦接二個該通道。
  11. 如申請專利範圍第8項所述的源極驅動電路，其中每一該移位暫存電路組包含三個移位暫存單元，分別為一第一級移位暫存單元、一第二級移位暫存單元及一第三級移位暫存單元；該第一級移位暫存單元的該資料輸入端接收一起始訊號，該第一級移位暫存單元的該資料輸出端耦接該第二級移位暫存單元的該資料輸入端；該移位暫存器還包含： 一第四多工器，分別耦接該第一級移位暫存單元的該資料輸出端、該第二級移位暫存單元的該資料輸出端及該第三級移位暫存單元的該資料輸入端； 一第一或閘，耦接該第四多工器，用以輸出該第一模式選擇訊號或一第二模式選擇訊號至該第四多工器，當該第二模式選擇訊號具有該第一電位時，該第四多工器接收該第二級移位暫存單元所輸出的該資料訊號並輸出至該第三級移位暫存單元的該資料輸入端；當該第二模式選擇訊號具有該第二電位時，該第四多工器接收該第一級移位暫存單元所輸出的該資料訊號並輸出至該第三級移位暫存單元的該資料輸入端； 一第五多工器，當該第二模式選擇訊號具有該第一電位時，該第五多工器接收該第一級移位暫存單元的該第二閂鎖訊號並輸出一第五閂鎖訊號；當該第二模式選擇訊號具有該第二電位時，該第五多工器接收該第一級移位暫存單元的該第一閂鎖訊號並輸出該第五閂鎖訊號； 一第六多工器，當該第二模式選擇訊號具有該第一電位時，該第六多工器接收該第三級移位暫存單元的該第一閂鎖訊號並輸出一第六閂鎖訊號；當該第二模式選擇訊號具有該第二電位時，該第六多工器接收該第三級移位暫存單元的該第二閂鎖訊號並輸出該第六閂鎖訊號； 一第七多工器，當該第二模式選擇訊號具有該第一電位時，該第七多工器接收該第二級移位暫存單元的該第一閂鎖訊號並輸出一第七閂鎖訊號；當該第二模式選擇訊號具有該第二電位時，該第七多工器接收該第一級移位暫存單元的該第二閂鎖訊號並輸出該第七閂鎖訊號； 一第八多工器，當該第二模式選擇訊號具有該第一電位時，該第八多工器接收該第二級移位暫存單元的該第二閂鎖訊號並輸出一第八閂鎖訊號；當該第二模式選擇訊號具有該第二電位時，該第八多工器接收該第三級移位暫存單元的該第一閂鎖訊號並輸出該第八閂鎖訊號；以及 一第二或閘，分別耦接該第七多工器及該第八多工器，用以輸出該第一模式選擇訊號或該第二模式選擇訊號至該第七多工器及該第八多工器； 其中當每一該通道包含三個該第一閂鎖時，該第一模式選擇訊號及該第二模式選擇訊號均具有該第一電位；當每一該通道包含二個該第一閂鎖時，該第一模式選擇訊號具有該第一電位且該第二模式選擇訊號具有該第二電位；當每一該通道包含一個該第一閂鎖時，該第一模式選擇訊號具有該第二電位且該第二模式選擇訊號具有該第一電位；在該移位暫存電路組中，該第一級移位暫存單元的該第一閂鎖輸出端耦接二個該通道且該第二閂鎖輸出端耦接一個該通道、該第五多工器的輸出端耦接一個該通道、該第七多工器的輸出端耦接二個該通道、該第八多工器的輸出端耦接二個該通道、該第三級移位暫存單元的該第一閂鎖輸出端耦接一個該通道且該第二閂鎖輸出端耦接二個該通道、該第六多工器的輸出端耦接一個該通道。
  12. 如申請專利範圍第8項所述的源極驅動電路，還包含： 一時序控制電路，用以提供該時脈訊號； 其中，當該第一模式選擇訊號具有該第一電位時，該時脈訊號具有一第一頻率；當該第二模式選擇訊號具有該第二電位時，該時脈訊號具有一第二頻率；該第二頻率為該第一頻率的兩倍。
  13. 如申請專利範圍第8項所述的源極驅動電路，其中每一該移位暫存單元還包含： 一第一反閘、一第二反閘、一第三反閘、一第四反閘、一第五反閘、一第六反閘及一第七反閘，其中該第一反閘、該第二反閘、該第四反閘、該第六反閘及該第七反閘彼此依序串接，該第三反閘與該第二反閘並聯且方向相反，該第五反閘與該第四反閘並聯且方向相反； 一第一開關，耦接於該第一反閘與該第二反閘之間； 一第二開關，耦接於該第一開關、該第二反閘及該第三反閘之間； 一第三開關，耦接於該第二反閘與該第四反閘之間； 一第四開關，耦接於該第三開關、該第四反閘及該第五反閘之間，其中該第一開關與該第四開關係於該時脈訊號具有高電位時導通，該第二開關與該第三開關係於該時脈訊號具有低電位時導通； 一第一資料接點，位於該第二反閘、該第三反閘及該第三開關之間，用以輸出一第一資料訊號； 一第二資料接點，位於該第六反閘與該第七反閘之間，用以輸出一第二資料訊號； 一第三資料接點，位於該第七反閘之輸出端，用以輸出一第三資料訊號； 一第九多工器，耦接該第二資料接點，用以根據該第一模式選擇訊號輸出該第二資料訊號或一高電位訊號，當該第一模式選擇訊號具有該第一電位時，該第九多工器輸出該第二資料訊號；當該第一模式選擇訊號具有該第二電位時，該第九多工器輸出該高電位訊號； 一第一及閘，分別耦接該第一資料接點及該第九多工器之輸出端，用以分別接收該第一資料接點所輸出的該第一資料訊號及該第九多工器所輸出的該第二資料訊號或該高電位訊號並輸出該第二閂鎖訊號； 一第十多工器，耦接該第三資料接點，用以根據該第一模式選擇訊號輸出該第三資料訊號或該高電位訊號，當該第一模式選擇訊號具有該第一電位時，該第十多工器輸出該第三資料訊號；當該第一模式選擇訊號具有該第二電位時，該第十多工器輸出該高電位訊號；以及 一第二及閘，分別耦接該第一資料接點及該第十多工器之輸出端，用以分別接收該第一資料接點所輸出的該第一資料訊號及該第十多工器所輸出的該第三資料訊號或該高電位訊號並輸出該第一閂鎖訊號。
  14. 如申請專利範圍第8項所述的源極驅動電路，其中該資料暫存器用於接收一雙像素訊號，該雙像素訊號包含兩個像素訊號，且每個該像素訊號包含三個子像素訊號。
TW108129765A 2018-08-28 2019-08-21 源極驅動電路及其移位暫存器 TWI713013B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862723518P 2018-08-28 2018-08-28
US62/723,518 2018-08-28

Publications (2)

Publication Number Publication Date
TW202009918A TW202009918A (zh) 2020-03-01
TWI713013B true TWI713013B (zh) 2020-12-11

Family

ID=69651969

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108129765A TWI713013B (zh) 2018-08-28 2019-08-21 源極驅動電路及其移位暫存器

Country Status (2)

Country Link
CN (1) CN110867153B (zh)
TW (1) TWI713013B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1388510A (zh) * 2001-05-24 2003-01-01 精工爱普生株式会社 信号驱动电路、显示装置、电光装置及信号驱动方法
CN1388512A (zh) * 2001-05-24 2003-01-01 精工爱普生株式会社 信号驱动电路、显示装置、电光装置及信号驱动方法
US20030147488A1 (en) * 2002-02-06 2003-08-07 Nec Corporation Shift register
CN101197103A (zh) * 2006-12-07 2008-06-11 恩益禧电子股份有限公司 数据驱动器以及使用它的显示装置
US20110216052A1 (en) * 2009-09-11 2011-09-08 Renesas Electronics Corporation Signal line driving method for display apparatus, display apparatus and signal line driving method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100530336C (zh) * 2007-02-16 2009-08-19 友达光电股份有限公司 源极驱动电路及配置有该电路的显示面板
TWI374427B (en) * 2007-04-16 2012-10-11 Novatek Microelectronics Corp Panel display apparatus and source driver thereof
CN101609719B (zh) * 2009-07-22 2011-12-28 友达光电股份有限公司 显示装置的移位寄存器
CN102123538B (zh) * 2010-01-12 2014-07-16 明阳半导体股份有限公司 发光二极管的驱动装置
DE102011004310B3 (de) * 2011-02-17 2012-04-26 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Schieberegister und Einer-Aus-Vielen-Schieberegister

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1388510A (zh) * 2001-05-24 2003-01-01 精工爱普生株式会社 信号驱动电路、显示装置、电光装置及信号驱动方法
CN1388512A (zh) * 2001-05-24 2003-01-01 精工爱普生株式会社 信号驱动电路、显示装置、电光装置及信号驱动方法
US20030147488A1 (en) * 2002-02-06 2003-08-07 Nec Corporation Shift register
CN101197103A (zh) * 2006-12-07 2008-06-11 恩益禧电子股份有限公司 数据驱动器以及使用它的显示装置
US20110216052A1 (en) * 2009-09-11 2011-09-08 Renesas Electronics Corporation Signal line driving method for display apparatus, display apparatus and signal line driving method

Also Published As

Publication number Publication date
CN110867153A (zh) 2020-03-06
CN110867153B (zh) 2023-03-14
TW202009918A (zh) 2020-03-01

Similar Documents

Publication Publication Date Title
JP2981883B2 (ja) 液晶表示装置の駆動装置
CN106601164B (zh) 显示面板
US20090219240A1 (en) Liquid crystal display driver device and liquid crystal display system
US7274361B2 (en) Display control device with multipurpose output driver
JP2004118177A (ja) パネル上に集積される駆動装置に用いるソースドライバ回路
US7656376B2 (en) Gamma voltage generation circuit
US20180151101A1 (en) Transmitting electrode scan driving unit, driving circuit, driving method and array substrate
US20070002895A1 (en) Programmable serializer for a video display
US8203545B2 (en) Display driving circuit
TWI713013B (zh) 源極驅動電路及其移位暫存器
EP0600499A1 (en) Circuit for driving liquid crystal device
WO2021093609A1 (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示设备
JPH0378718B2 (zh)
KR100498489B1 (ko) 면적을 감소시키는 구조를 가지는 ｌｃｄ의 소스 구동 회로
US20030071777A1 (en) Selector and multilayer interconnection with reduced occupied area on substrate
JPH10322178A (ja) 半導体装置
JPS6257190A (ja) デイジタル信号遅延用回路装置
JP2001313568A (ja) 内挿式ｄ−ａ変換器
JPH0247135B2 (zh)
KR100326766B1 (ko) 영상 신호 처리 및 구동 장치와 영상 신호 처리 및 구동방법
CN113658535B (zh) 扫描控制驱动器与显示装置
KR20050112263A (ko) 액정디스플레이 구동회로 및 구동 시스템
US5381378A (en) Semiconductor memory device
KR20000055940A (ko) 엘씨디 소스 드라이버
KR100396427B1 (ko) 기준 전위 버스 라인의 수를 감소시키는 엘씨디 소스드라이버