CN100530336C - 源极驱动电路及配置有该电路的显示面板 - Google Patents

Abstract

本发明提供一种源极驱动电路及配置有该电路的显示面板，该电路包括多个取样传输单元，各取样传输单元包括第一子闩锁单元、第二子闩锁单元与传输通道组。于第一期间内，第一子闩锁单元对第一像素数据进行取样。于第二期间内，第二子闩锁单元对第二像素数据进行取样。传输通道组用以将第一子闩锁单元与第二子闩锁单元耦接至对应的数字模拟转换单元。于第二期间内，第一子闩锁单元将第一像素数据通过传输通道组输出至对应的数字模拟转换单元。于第三期间内，第二子闩锁单元将第二像素数据通过传输通道组输出至对应的数字模拟转换单元。本发明的目的是避免传统的设计方法所造成电路布局面积的大量需求，适用于显示装置以有效地减少其面积。

Description

源极驱动电路及配置有该电路的显示面板

技术领域

本发明是有关于一种源极驱动电路及配置有该电路的显示面板，且特别是有关于一种利用时分多工的方式来进行数据的取样与闩锁的源极驱动电路及配置有所述的电路的显示面板。

背景技术

低温多晶硅(Low Temperature Poly-Silicon，LTPS)液晶显示器设计是目前消费性电子产品的开发主流，主要应用于高度整合与高画质特性的显示器。由于目前制造工艺稳定度与元件特性的提升，在显示器装置内部设计复杂电路的可行性已经大幅提升，适应未来在显示器装置内建电路的整合趋势，同时提高影像信号处理系统的高度整合与可靠度，对未来提供更富弹性的显示器装置设计与广泛的应用空间。

请参考图1，其为传统的源极驱动电路的内部方块图。传统的源极驱动电路100作为显示器装置的内建影像处理电路，主要包含水平移位暂存器108、逐级取样闩锁电路(Sampling Latch Circuit)110、线序列闩锁电路(LineSequencing Latch Circuit)120与数字模拟转换电路130。逐级取样闩锁电路110用以于水平移位暂存器108的控制之下，对由时序产生控制器106传送而来的像素数据进行取样，线序列闩锁电路120用以暂存被取样的像素数据，而数字模拟转换电路130用以将像素数据转换为适当电压准位的像素电压以输出至像素阵列(未绘示)。

请参考图2，该图为传统的逐级取样闩锁电路110与线序列闩锁电路120的内部方块图。逐级取样闩锁电路110包括第一子闩锁单元111、第二子闩锁单元112与第三子闩锁单元113。于一线时间(Line Time)内，各子闩锁单元分别对六位的像素数据进行取样，其中像素数据DR0～DR5各自代表一个位的红色像素数据，像素数据DG0～DG5各自代表一个位的绿色像素数据，像素数据DB0～DB5各自代表一个位的蓝色像素数据。接着，于取样完成后的一空白时间(Blanking Time)内，逐级取样闩锁电路110将取样完成的像素数据传递至线序列闩锁电路120，使得像素数据DR0～DR5暂存于第四子闩锁单元124，像素数据DG0～DG5暂存于第五子闩锁单元125，像素数据DB0～DB5暂存于第六子闩锁单元126。之后，第四至第六子闩锁单元124～126所暂存的像素数据分别通过传输通道组72、74及76同时输出至数字模拟转换电路130。

传统的源极驱动电路100所需的传输通道总数为像素数据的位数乘以数字信号的解析度。举例而言，于宽视角显示屏(Quad-VGA)的移动电话显示器设计上，需要240(解析度)*18(通道数)＝4320条传输通道，以便同时将像素数据传递送至数字模拟转换电路130。如此庞大的传输通道数量将需要相当大的电路布局面积，进而造成终端产品(QVGA移动电话)的体积庞大，且具有高功率损耗的缺点。

发明内容

有鉴于此，本发明的目的就是提供一种源极驱动电路及配置有所述的电路的显示面板，可以避免传统的设计方法所造成电路布局面积的大量需求，适用于显示装置以有效地减少其面积。

根据本发明的目的，提出一种源极驱动电路，适用于一显示面板，源极驱动电路包括多个数字模拟转换单元及多个取样传输单元。各取样传输单元包括一第一闩锁单元、一第二闩锁单元及一传输通道组。第一闩锁单元包括一第一子闩锁单元与一第二子闩锁单元。第一子闩锁单元接收一第一输入使能信号与一第一输出使能信号。第二子闩锁单元接收一第二输入使能信号与一第二输出使能信号。于一第一期间内，第一及第二输入使能信号被使能，而第一及第二输出使能信号被非使能，使得所述的第一子闩锁单元对一第一像素数据进行取样，所述的第二子闩锁单元对一第二像素数据进行取样。

第二闩锁单元包括一第三子闩锁单元与一第四子闩锁单元。第三子闩锁单元接收一第三输入使能信号与一第三输出使能信号，第四子闩锁单元接收一第四输入使能信号与一第四输出使能信号。于一第二期间内，第三及第四输入使能信号被使能，而第三及第四输出使能信号被非使能，使得所述的第三子闩锁单元对一第三像素数据进行取样，所述的第四子闩锁单元对一第四像素数据进行取样。而传输通道组则用以将第一闩锁单元与第二闩锁单元耦接至对应的数字模拟转换单元。

于第二期间内，第一及第二输出使能信号依序被使能，而第一及第二输入使能信号被非使能，使得第一子闩锁单元与第二子闩锁单元依序地将第一像素数据与第二像素数据通过传输通道组输出至对应的数字模拟转换单元。于一第三期间内，第三及第四输出使能信号依序被使能，而第三及第四输入使能信号被非使能，使得第三子闩锁单元与第四子闩锁单元依序地将第三像素数据与第四像素数据通过传输通道组输出至对应的数字模拟转换单元。

根据本发明的目的，再提出一种显示面板，包括一像素阵列、一时序产生器、一垂直驱动电路及一源极驱动电路。像素阵列包括多列像素。时序产生器用以产生时钟信号、一第一致动信号与一第二致动信号。垂直驱动电路耦接至像素阵列的一侧，用以依序提供一扫描电压至所述的这些列像素，以导通对应的像素。

源极驱动电路耦接至像素阵列的另一侧。源极驱动电路包括多个数字模拟转换单元及多个取样传输单元。各取样传输单元包括一第一闩锁单元、一第二闩锁单元及一传输通道组。第一闩锁单元包括一第一子闩锁单元与一第二子闩锁单元。第一子闩锁单元接收一第一输入使能信号与一第一输出使能信号，第二子闩锁单元接收一第二输入使能信号与一第二输出使能信号。于一第一期间内，第一及第二输入使能信号被使能，而第一及第二输出使能信号被非使能，使得所述的第一子闩锁单元对一第一像素数据进行取样，所述的第二子闩锁单元对一第二像素数据进行取样。

第二闩锁单元包括一第三子闩锁单元与一第四子闩锁单元。第三子闩锁单元接收一第三输入使能信号与一第三输出使能信号，第四闩锁单元接收一第四输入使能信号与一第四输出使能信号。于一第二期间内，第三及第四输入使能信号被使能，而第三及第四输出使能信号被非使能，使得所述的第三子闩锁单元对一第三像素数据进行取样，所述的第四子闩锁单元对一第四像素数据进行取样。传输通道组用以将第一闩锁单元与第二闩锁单元耦接至对应的数字模拟转换单元。

于第二期间内，第一及第二输出使能信号依序被使能，而第一及第二输出使能信号被非使能，使得第一子闩锁单元与第二子闩锁单元依序地将第一像素数据与第二像素数据通过传输通道组输出至对应的数字模拟转换单元。于一第三期间内，第三及第四输出使能信号依序被使能，而第三及第四输入使能信号被非使能，使得第三子闩锁单元与第四子闩锁单元依序被使能，以依序地将第三像素数据与第四像素数据通过传输通道组输出至对应的数字模拟转换单元。

根据本发明的目的，还提出一种源极驱动电路，适用于一显示面板。源极驱动电路包括多个数字模拟转换单元及多个取样传输单元。各取样传输单元包括一第一子闩锁单元、一第二子闩锁单元及一传输通道组。第一子闩锁单元接收一第一输入使能信号与一第一输出使能信号。于一第一期间内，第一输入使能信号被使能，而第一输出使能信号被非使能，使得第一子闩锁单元对一第一像素数据进行取样。第二子闩锁单元接收一第二输入使能信号与一第二输出使能信号。于一第二期间内，第二输入使能信号被使能，而第二输出使能信号被非使能，使得第二子闩锁单元对一第二像素数据进行取样。传输通道组用以将第一子闩锁单元与第二子闩锁单元耦接至对应的数字模拟转换单元。

于第二期间内，第一输出使能信号被使能，而第一输入使能信号被非使能，使得第一子闩锁单元将第一像素数据通过传输通道组输出至对应的数字模拟转换单元。于一第三期间内，第二输出使能信号被使能，而第二输入使能信号被非使能，使得第二子闩锁单元将第二像素数据通过传输通道组输出至对应的数字模拟转换单元。

附图说明

图1为传统的源极驱动电路的内部方块图。

图2为传统的逐级取样闩锁电路与线序列闩锁电路的内部方块图。

图3为本发明一较佳实施例的液晶显示面板的示意图。

图4为本发明较佳实施例的源极驱动电路的方块图。

图5A为本实施例的取样传输单元的实施方式的第一例的电路图。

图5B为图5A的取样传输单元于第一期间内的示意图。

图5C为图5A的取样传输单元于第二期间内的示意图。

图6为本实施例的取样传输单元的实施方式的第二例的电路图。

图7A为本发明较佳实施例的时钟信号、启动信号、移位暂存信号、第一使能信号、第二使能信号与输入使能信号的时序图的一例。

图7B为本发明较佳实施例的输出使能信号RAOE、RBOE、RAOE(R)、RAOE(G)、RAOE(B)、RBOE(R)、RBOE(G)及RBOE(B)的时序图的一例。

图8A为本发明较佳实施例的数据取样控制器的方块图。

图8B为图8A的逻辑电路的电路图的一例。

图8C为本发明较佳实施例的使用非或门的逻辑电路的电路图的另一例。

附图标号：

10(n)：第一闩锁单元

11(n)、12(n)、13(n)、14(n)、24(n)、25(n)、26(n)、27(n)：子闩锁单元

20(n)：第二闩锁单元

21(n)：第一逻辑单元

22(n)：第二逻辑单元

30(n)：传输通道组

40(n)：移位暂存单元

41(n)：逻辑电路

42(1)、42(2)、42(n)：数据取样控制器

44(1)、44(2)、44(n)：取样传输单元

46(1)、46(2)、46(n)：数字模拟转换单元

72、74、76：传输通道组

100、340：源极驱动电路

106：时序产生控制器

110：逐级取样闩锁电路

111：第一子闩锁单元

112：第二子闩锁单元

113：第三子闩锁单元

120：线序列闩锁电路

124：第四子闩锁单元

125：第五子闩锁单元

126：第六子闩锁单元

130、346：数字模拟转换电路

300：液晶显示面板

310：显示区

320：时序产生器

330：垂直驱动电路

342：数据取样控制电路

344：取样传输电路

346：数字模拟转换电路

具体实施方式

本发明实施例提供一种源极驱动电路及配置有所述的电路的显示面板，为让本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下：

请参考图3，该图为本发明一较佳实施例的液晶显示面板的示意图。液晶显示面板300包括具有多列多行像素的显示区310、时序产生器320、垂直驱动电路330与源极驱动电路340。时序产生器320用以产生时钟信号HCLK与HXCK、第一致动信号RASE与第二致动信号RBSE。垂直驱动电路330耦接至显示区310的一侧，用以依序提供扫描电压至此些列像素，以导通对应的像素。源极驱动电路340耦接至显示区310的另一侧，源极驱动电路340包括数据取样控制电路342、取样传输电路344与数字模拟转换电路346。

请参考图4，该图为本发明较佳实施例的源极驱动电路340的方块图。数据取样控制电路342包括N个数据取样控制器42(1)～42(n)，取样传输电路344包括N个取样传输单元44(1)～44(n)，数字模拟转换电路346包括N个数字模拟转换单元46(1)～46(n)。如图4所示，各数据取样控制器与对应的取样传输单元电性相接，而各取样传输单元与对应的数字模拟转换单元电性相接。

举例而言，数据取样控制器42(1)接收时钟信号HCLK与HXCK、启动信号HST、第一致动信号RASE与第二致动信号RBSE，并根据所述的这些信号产生移位暂存信号HSR(1)、输入使能信号RAIE(1)与RBIE(1)。数据取样控制器42(1)再将移位暂存信号HSR(1)输出至下一级数据取样控制器42(2)，以及将输入使能信号RAIE(1)与RBIE(1)输出至取样传输单元44(1)。以下将详细说明本发明的源极驱动电路340如何以时分多工的方式对像素数据进行处理。

请参照图5A，该图为本实施例的取样传输单元的实施方式的第一例的电路图。各取样传输单元包括一第一子闩锁单元、一第二子闩锁单元及一传输通道组。下面以取样传输单元44(n)为例进行说明。取样传输单元44(n)包括第一子闩锁单元14(n)、第二子闩锁单元27(n)及传输通道组。传输通道组包括传输通道B0(n)～B5(n)。第一子闩锁单元14(n)接收第一输入使能信号RAIE(n)与第一输出使能信号RAOE。第二子闩锁单元27(n)接收第二输入使能信号RBIE(n)与第二输出使能信号RBOE。传输通道组用以将第一子闩锁单元14(n)与第二子闩锁单元27(n)耦接至对应的数字模拟转换单元46(n)。

请参照图5B，该图为图5A的取样传输单元于第一期间内的示意图。于第一期间内，第一输入使能信号RAIE(n)被使能(Enable)，而第一输出使能信号RAOE被非使能(Disable)，使得第一子闩锁单元14(n)对第一像素数据D0(i)～D5(i)进行取样。于所述的第一期间内，第二输出使能信号RBOE被使能，而第二输入使能信号RBIE(n)被非使能，使得第二子闩锁单元将像素数据D0(i-1)～D5(i-1)通过传输通道B0(n)～B5(n)输出至对应的数字模拟转换单元46(n)。

请参照图5C，该图为图5A的取样传输单元于第二期间内的示意图。于第二期间内，第二输入使能信号RBIE被使能，而第二输出使能信号RBOE被非使能，使得第二子闩锁单元27(n)对第二像素数据D0(i+1)～D5(i+1)进行取样。于所述的第二期间内，第一输出使能信号RAOE被使能，而第一输入使能信号RAIE(n)被非使能，使得第一子闩锁单元14(n)将第一像素数据D0(i)～D5(i)通过传输通道B0(n)～B5(n)输出至对应的数字模拟转换单元46(n)。

请参照图6，该图为本实施例的取样传输单元的实施方式的第二例的电路图。于此例中，各取样传输单元包括了一第一闩锁单元及一第二闩锁单元。第一闩锁单元至少包括了两个子闩锁单元，而第二闩锁单元亦至少包括两个子闩锁单元。以下以数据取样控制器42(n)、取样传输单元44(n)与数字模拟转换单元46(n)为例，且以第一闩锁单元与第二闩锁单元分别包括了三个子闩锁单元为例进行说明。

取样传输单元44(n)包括第一闩锁单元10(n)、第二闩锁单元20(n)与传输通道组30(n)。其中，第一闩锁单元10(n)包括子闩锁单元11(n)、子闩锁单元12(n)与子闩锁单元13(n)，第二闩锁单元20(n)包括子闩锁单元24(n)、子闩锁单元25(n)与子闩锁单元26(n)。子闩锁单元11(n)接收输入使能信号RAIE(n)与输出使能信号RAOE(R)，子闩锁单元12(n)接收输入使能信号RAIE(n)与输出使能信号RAOE(G)，子闩锁单元13(n)接收输入使能信号RAIE(n)与输出使能信号RAOE(B)。子闩锁单元24(n)接收输入使能信号RBIE(n)与输出使能信号RBOE(R)，子闩锁单元25(n)接收输入使能信号RBIE(n)与输出信号RBOE(G)，子闩锁单元26(n)接收输入使能信号RBIE(n)与输出使能信号RBOE(B)。

各子闩锁单元11(n)～13(n)与24(n)～26(n)皆具有多个D型正反器(D-FlipFlop，DFF)，本例以六个正反器为例进行说明。各D型正反器用以接收对应的一位的像素数据。传输通道组30(n)用以将第一闩锁单元10(n)与第二闩锁单元20(n)耦接至数字模拟转换单元46(n)。传输通道组30(n)包括多个传输通道，本例以包括六个传输通道为例进行说明。六个传输通道对应地耦接至子闩锁单元11(n)、12(n)、13(n)、24(n)、25(n)、26(n)的六个D型正反器。所有子闩锁单元11(n)、12(n)、13(n)、24(n)、25(n)、26(n)的第一个DFF耦接至相同的传输通道，所有子闩锁单元11(n)、12(n)、13(n)、24(n)、25(n)、26(n)的第二个DFF耦接至相同的传输通道，所有子闩锁单元11(n)、12(n)、13(n)、24(n)、25(n)、26(n)的第三个至第六个DFF分别耦接至对应的传输通道。

子闩锁单元11(n)与24(n)的第一个DFF耦接至相同的数据传输线，例如为用以传送像素数据DR0的数据传输线。子闩锁单元11(n)与24(n)的第二个DFF耦接至相同的数据传输线，子闩锁单元11(n)与24(n)的第三个至第六个DFF分别耦接至相同的数据传输线。子闩锁单元12(n)与25(n)的六个DFF分别耦接至相同的数据传输线，而子闩锁单元13(n)与26(n)的六个DFF分别耦接至相同的数据传输线。

请参考图7A，该图为本发明较佳实施例的时钟信号HCLK与HXCK、启动信号HST、移位暂存信号HSR(1)～HSR(n)、第一使能信号RASE、第二使能信号RBSE、输入使能信号RAIE(1)～RAIE(n)与RBIE(1)～RBIE(n)的时序图的一例。请同时参考图7B，该图为本发明较佳实施例的输出使能信号RAOE、RBOE、RAOE(R)、RAOE(G)、RAOE(B)、RBOE(R)、RBOE(G)及RBOE(B)的时序图的一例。

于第一期间T1内，输入使能信号RAIE(1)～RAIE(n)依序地被使能，而输出使能信号RAOE(R)、RAOE(G)与RAOE(B)被非使能。其中，于子期间tn内，第一闩锁单元10(n)根据被使能的输入使能信号RAIE(n)与被非使能的输出使能信号RAOE(R)、RAOE(G)与RAOE(B)，使得子闩锁单元11(n)对六位的像素数据DR0～DR5进行取样，闩锁单元12(n)对六位的像素数据DG0～DG5进行取样，闩锁单元13对六位的像素数据DB0～DB5进行取样。

于第二期间T2内，输入使能信号RBIE(1)～RBIE(n)依序地被使能，而输出使能信号RBOE(R)、RBOE(G)与RBOE(B)被非使能。其中于子期间tn’内，第二闩锁单元20(n)根据被使能的输入使能信号RBIE(n)与被非使能的输出使能信号RBOE(R)、RBOE(G)与RBOE(B)，使得子闩锁单元24(n)对六位的像素数据DR0～DR5进行取样，闩锁单元25(n)对六位的像素数据DG0～DG5进行取样，闩锁单元26(n)对六位的像素数据DB0～DB5进行取样。

于第二期间T2内，输入使能信号RAIE(1)～RAIE(n)被非使能，而输出使能信号RAOE(R)先被使能，使得子闩锁单元11(n)将所储存的像素数据DR0～DR5通过传输通道组30(n)输出至数字模拟转换单元46(n)。传输通道组30包括六个传输通道C0～C5，各传输通道C0～C5对应地耦接至子闩锁单元11(n)的六个D型正反器，以分别传送像素数据DR0～DR5至数字模拟转换单元46(n)。

接着，输出使能信号RAOE(G)与RAOE(B)依序地被使能，且输入使能信号RAIE(1)～RAIE(n)被非使能，使得储存于子闩锁单元12(n)与13(n)中的像素数据DG0～DG5与DB0～DB5依序地通过传输通道组30(n)输出至数字模拟转换单元46(n)，详细的电路操作与子闩锁单元11(n)相同，在此不再赘述。

于第三期间T3内，输出使能信号RBOE(R)首先被使能，而输入使能信号RBIE(1)～RBIE(n)被非使能，使得子闩锁单元24(n)将所储存的像素数据DR0～DR5通过传输通道组30(n)输出至数字模拟转换单元46(n)。传输通道C0～C5对应地耦接至子闩锁单元24(n)的六个D型正反器，以传送像素数据DR0～DR5至数字模拟转换单元46(n)。

接着，输出使能信号RBOE(G)与RBOE(B)依序地被使能，且输入使能信号RBIE(1)～RBIE(n)被非使能，使得储存于子闩锁单元25(n)与26(n)中的像素数据DG0～DG5与DB0～DB5依序地通过传输通道组30(n)输出至数字模拟转换单元46(n)。

较佳地，第二期间T2邻接于第一期间T1之后，第三期间T3邻接于第二期间T2之后，且第一期间T1、第二期间T2与第三期间T3的长度实质上均等于一线时间(Line Time)。此外，较佳地，于第一期间T1内，子闩锁单元11(n)～13(n)同时分别对像素数据DR0～DR5、DG0～DG5与DB0～DB5进行取样。于第二期间T2内，子闩锁单元24(n)～26(n)同时分别对像素数据DR0～DR5、DG0～DG5与DB0～DB5进行取样。其中，像素数据DR0～DR5各自代表一个位的红色像素数据，像素数据DG0～DG5各自代表一个位的绿色像素数据，像素数据DB0～DB5各自代表一个位的蓝色像素数据。

请参考图8A，该图为本发明较佳实施例的数据取样控制器的方块图。兹以数据取样控制器42(n)为例，其包括移位暂存单元40(n)与逻辑电路41(n)。请同时参考图8B，其绘示图8A的逻辑电路41(n)的电路图的一例。于子期间tn’内，移位暂存单元40(n)接收时钟信号HCLK与HXCK以及前一级移位暂存信号HSR(n-1)，并据以产生所述的级移位暂存信号HSR(n)。逻辑电路41(n)包括第一逻辑单元21(n)与第二逻辑单元22(n)。第一逻辑单元21(n)用以接收第一致动信号RASE与所述的级移位暂存信号HSR(n)，并据以产生输入使能信号RAIE(n)。第二逻辑单元22(n)用以接收第二致动信号RBSE与所述的级移位暂存信号HSR(n)，并据以产生输入使能信号RBIE(n)。如图8B所示，第一逻辑单元21(n)与第二逻辑单元22(n)可分别以非与门(NAND)与反相器串联的方式来实现。

请同时参考图8A及图7A，于第一期间T1内，第一致动信号RASE为使能，且移位暂存信号HSR(1)～HSR(n)依序地使能，使得第一逻辑单元21(1)～21(n)所输出的输入使能信号RAIE(1)～RAIE(n)依序地被使能。于第二期间T2内，第二致动信号RBSE为使能，且移位暂存信号HSR(1)～HSR(n)依序地使能，使得第二逻辑单元22(1)～22(n)所输出的输入使能信号RBIE(1)～RBIE(n)依序地被使能。其中，第一逻辑单元21与第二逻辑单元22的非与门可以非或门(NOR)代替。请参考图8C，该图为本发明较佳实施例的使用非或门的逻辑电路41(n)的电路图的另一例。

使用图5A或图6的取样传输单元44(n)时，所需的传输通道的数量均比图2所示的传统作法所需的传输通道的数量减少许多，进而减少了电路布局的面积。以下以图6的取样传输单元44(n)为例进行说明。请参照同时图4及图6，当取样传输单元44(1)～44(n)的所有第二闩锁单元20(1)～20(n)依序地接收像素数据时，所有的第一闩锁单元10(1)～10(n)所接收的第一至第三输出使能信号RAOE(R)、RAOE(G)与RAOE(B)依序地被使能，使得所有的子闩锁单元11(1)～11(n)同时将六位的红色像素数据通过传输通道组30(1)～30(n)输出至数字模拟转换单元46(1)～46(n)。然后，所有的子闩锁单元12(1)～12(n)同时将六位的绿色像素数据通过传输通道组30(1)～30(n)输出至数字模拟转换单元，接着，所有的子闩锁单元13(1)～13(n)再同时将六位的蓝色像素数据通过传输通道组30(1)～30(n)输出至数字模拟转换单元46(1)～46(n)。如此一来，于宽视角显示屏的移动电话显示器设计上，若显示区310的解析度为240(亦即像素的行数为240*3行)时，仅需要240(解析度)*6(通道数)＝1440条传输通道，即可完成数据的传输，与传统作法的相同解析度的显示区而需要240*3*6＝4320条传输通道相较，本实施例大幅减少了传输通道的数量，因此电路布局的面积也可以有效的减少。

本发明上述实施例所揭露的液晶显示面板的优点在于：在本实施例的源极驱动电路中，由于采用时分多工的数据传送方式，因此，于每个取样传输单元中所有的像素数据可共享相同的传输通道(例如为6位传输通道)。相较于以往需要18位的传输通道，本实施例的源极驱动电路有效地减少传输通道的总数，进而节省布局面积。由于共享通道可以大幅地节省复杂的电路布局，进而提高电路的积密度。因此，本发明实施例的液晶显示面板可以应用于高解析度的显示器装置，更可提供较佳的统整合能力、低成本与高可靠度。

综上所述，虽然本发明已以较佳实施例揭露如上，然而其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作各种更动与润饰。因此，本发明的保护范围当视权利要求书所界定的范围为准。

Claims (22)

1.一种源极驱动电路，适用于一显示面板，其特征在于，所述的源极驱动电路包括：

复数个数字模拟转换单元；

以及复数个取样传输单元，各所述的这些取样传输单元包括：

一第一闩锁单元，包括一第一子闩锁单元与一第二子闩锁单元，所述的第一子闩锁单元接收一第一输入使能信号与一第一输出使能信号，所述的第二子闩锁单元接收一第二输入使能信号与一第二输出使能信号，于一第一期间内，所述的第一及所述的第二输入使能信号被使能，而所述的第一及所述的第二输出使能信号被非使能，使得所述的第一子闩锁单元对一第一像素数据进行取样，所述的第二子闩锁单元对一第二像素数据进行取样；

一第二闩锁单元，包括一第三子闩锁单元与一第四子闩锁单元，所述的第三子闩锁单元接收一第三输入使能信号与一第三输出使能信号，所述的第四子闩锁单元接收一第四输入使能信号与一第四输出使能信号，于一第二期间内，所述的第三及所述的第四输入使能信号被使能，而所述的第三及所述的第四输出使能信号被非使能，使得所述的第三子闩锁单元对一第三像素数据进行取样，所述的第四子闩锁单元对一第四像素数据进行取样；

以及一传输通道组，用以将所述的第一闩锁单元与所述的第二闩锁单元耦接至对应的所述的数字模拟转换单元；

其中，于所述的第二期间内，所述的第一及所述的第二输出使能信号依序被使能，而所述的第一及所述的第二输入使能信号被非使能，使得所述的第一子闩锁单元与所述的第二子闩锁单元依序地将所述的第一像素数据与所述的第二像素数据通过所述的传输通道组输出至对应的所述的数字模拟转换单元；

其中，于一第三期间内，所述的第三及所述的第四输出使能信号依序被使能，而所述的第三及所述的第四输入使能信号被非使能，使得所述的第三子闩锁单元与所述的第四子闩锁单元依序地将所述的第三像素数据与所述的第四像素数据通过所述的传输通道组输出至对应的所述的数字模拟转换单元。

2.如权利要求1所述的源极驱动电路，其特征在于，所述的第二期间邻接于所述的第一期间之后，所述的第三期间邻接于所述的第二期间之后，且所述的第一期间、所述的第二期间与所述的第三期间的长度实质上均等于一线时间。

3.如权利要求1所述的源极驱动电路，其特征在于，于所述的第三期间内，所述的第一及所述的第二输入使能信号被使能，而所述的第一及所述的第二输出使能信号被非使能，使得所述的第一子闩锁单元对一第七像素数据进行取样，所述的第二子闩锁单元对一第八像素数据进行取样。

4.如权利要求1所述的源极驱动电路，其特征在于，于所述的第一期间内，所述的第一及所述的第二输入使能信号同时被使能，以使所述的第一子闩锁单元对所述的第一像素数据进行取样，同时所述的第二子闩锁单元对所述的第二像素数据进行取样，于所述的第二期间内，所述的第三及所述的第四输入使能信号同时被使能，以使所述的第三子闩锁单元对所述的第三像素数据进行取样，同时所述的第四子闩锁单元对所述的第四像素数据进行取样。

5.如权利要求1所述的源极驱动电路，其特征在于，所述的第一闩锁单元还包括一第五子闩锁单元，用以接收一第五输入使能信号与一第五输出使能信号，于所述的第一期间内，所述的第五输入使能信号被使能，使得所述的第五子闩锁单元对一第五像素数据进行取样，所述的第二闩锁单元还包括一第六子闩锁单元，所述的第六子闩锁单元接收一第六输入使能信号与一第六输出使能信号，于所述的第二期间内，所述的第六输入使能信号被使能，使得所述的第六子闩锁单元对一第六像素数据进行取样；

其中，于所述的第二期间内，当所述的第一及所述的第二输出使能信号依序被使能之后，所述的第五输出使能信号被使能，而所述的第五输入使能信号被非使能，使得所述的第五子闩锁单元将所述的第五像素数据通过所述的传输通道组输出至对应的所述的数字模拟转换单元；

其中，于所述的第三期间内，当所述的第三及所述的第四输出使能信号依序被使能之后，所述的第六输出使能信号被使能，而所述的第六输入使能信号被非使能，以使所述的第六子闩锁单元将所述的第六像素数据通过所述的传输通道组输出至对应的所述的数字模拟转换单元；

其中，所述的第一像素数据与所述的第三像素数据为红色像素数据，所述的第二像素数据与所述的第四像素数据为绿色像素数据，而所述的第五像素数据与所述的第六像素数据为蓝色像素数据。

6.如权利要求1所述的源极驱动电路，其特征在于，于所述的第一期间内，所有的所述的这些取样传输单元所接收的所述的这些第一输入使能信号依序被使能，所述的这些第二输入使能信号与属于同一个取样传输单元中所对应的所述的第一输入使能信号同时被使能，于所述的第二期间内，所有的所述的这些取样传输单元的所接收的所述的这些第三输入使能信号依序被使能，所述的这些第四输入使能信号与属于同一个取样传输单元中所对应的所述的第三输入使能信号同时被使能。

7.如权利要求1所述的源极驱动电路，其特征在于，于所述的第二期间内，所有所述的这些取样传输单元的所述的这些第一输出使能信号同时被使能，使得所有的所述的这些第一像素数据输出，之后，所有所述的这些取样传输单元的所述的这些第二输出使能信号被使能，使得所有的所述的这些第二像素数据输出；于所述的第三期间内，所有所述的这些取样传输单元的所述的这些第三输出使能信号被使能，使得所有的所述的这些第三像素数据输出，之后，所有所述的这些取样传输单元的所述的这些第四输出使能信号被使能，使得所有的所述的这些第四像素数据输出。

8.如权利要求1所述的源极驱动电路，其特征在于，该电路还包括：

复数个数据取样控制器，各所述的这些数据取样控制器包括：

一移位暂存单元，用以接收时钟信号，并据以输出一移位暂存信号；

以及一逻辑电路，该逻辑电路包括：

一第一逻辑单元，用以接收一第一致动信号与所述的移位暂存信号，并据以产生所述的第一输入使能信号；

以及一第二逻辑单元，用以接收一第二致动信号与所述的移位暂存信号，并据以产生所述的第二输入使能信号；

其中，所述的这些移位暂存单元输出的所述的这些移位暂存信号依序被使能，于所述的第一期间内，所述的第一致动信号为使能，使所述的这些第一逻辑单元输出的所述的这些第一输入使能信号依序被使能，于所述的第二期间内，所述的第二致动信号为使能，使所述的这些第二逻辑单元输出的所述的这些第二输入使能信号依序被使能。

9.如权利要求1所述的源极驱动电路，其特征在于，所述的第一至所述的第四像素数据皆为一N位的像素数据，且所述的传输通道组包括N个传输通道，N为正整数。

10.一种显示面板，其特征在于，该面板包括：

一像素阵列，包括复数列像素；

一时序产生器，用以产生时钟信号、一第一致动信号与一第二致动信号；

一垂直驱动电路，耦接至所述的像素阵列的一侧，用以依序提供一扫描电压至所述的这些列像素，以导通对应的像素；

以及一源极驱动电路，耦接至所述的像素阵列的另一侧，所述的源极驱动电路包括：

复数个数字模拟转换单元；

以及复数个取样传输单元，各所述的这些取样传输单元包括：

一第一闩锁单元，包括一第一子闩锁单元与一第二子闩锁单元，所述的第一子闩锁单元接收一第一输入使能信号与一第一输出使能信号，所述的第二子闩锁单元接收一第二输入使能信号与一第二输出使能信号，于一第一期间内，所述的第一及所述的第二输入使能信号被使能，而所述的第一及所述的第二输出使能信号被非使能，使得所述的第一子闩锁单元对一第一像素数据进行取样，所述的第二子闩锁单元对一第二像素数据进行取样；

一第二闩锁单元，包括一第三子闩锁单元与一第四子闩锁单元，所述的第三子闩锁单元接收一第三输入使能信号与一第三输出使能信号，所述的第四闩锁单元接收一第四输入使能信号与一第四输出使能信号，于一第二期间内，所述的第三及所述的第四输入使能信号被使能，而所述的第三及所述的第四输出使能信号被非使能，使得所述的第三子闩锁单元对一第三像素数据进行取样，所述的第四子闩锁单元对一第四像素数据进行取样；

以及一传输通道组，用以将所述的第一闩锁单元与所述的第二闩锁单元耦接至对应的所述的数字模拟转换单元；

其中，于所述的第二期间内，所述的第一及所述的第二输出使能信号依序被使能，而所述的第一及所述的第二输入使能信号被非使能，使得所述的第一子闩锁单元与所述的第二子闩锁单元依序地将所述的第一像素数据与所述的第二像素数据通过所述的传输通道组输出至对应的所述的数字模拟转换单元；

其中，于一第三期间内，所述的第三及所述的第四输出使能信号依序被使能，而所述的第三及所述的第四输入使能信号被非使能，使得所述的第三子闩锁单元与所述的第四子闩锁单元依序被使能，以依序地将所述的第三像素数据与所述的第四像素数据通过所述的传输通道组输出至对应的所述的数字模拟转换单元。

11.如权利要求10所述的显示面板，其特征在于，所述的第二期间邻接于所述的第一期间之后，所述的第三期间邻接于所述的第二期间之后，且所述的第一期间、所述的第二期间与所述的第三期间的长度实质上均等于一线时间。

12.如权利要求10所述的显示面板，其特征在于，于所述的第三期间内，所述的第一及所述的第二输入使能信号被使能，而所述的第一及所述的第二输出使能信号被非使能，使得所述的第一子闩锁单元被使能以对一第七像素数据进行取样，所述的第二子闩锁单元被使能以对一第八像素数据进行取样。

13.如权利要求10所述的显示面板，其特征在于，于所述的第一期间内，所述的第一及所述的第二输入使能信号同时被使能，以使所述的第一子闩锁单元对所述的第一像素数据进行取样，同时所述的第二子闩锁单元对所述的第二像素数据进行取样，于所述的第二期间内，所述的第三及所述的第四输入使能信号同时被使能，以使所述的第三子闩锁单元对所述的第三像素数据进行取样，同时所述的第四子闩锁单元同时对所述的第四像素数据进行取样。

14.如权利要求10所述的显示面板，其特征在于，所述的第一闩锁单元还包括一第五子闩锁单元，用以接收一第五输入使能信号与一第五输出使能信号，于所述的第一期间内，所述的第五输入信号被使能，使得所述的第五子闩锁单元对一第五像素数据进行取样，所述的第二闩锁单元还包括一第六子闩锁单元，所述的第六闩锁单元用以接收一第六输入使能信号与一第六输出使能信号，于所述的第二期间内，所述的第六输入信号被使能，使得所述的第六子闩锁单元对一第六像素数据进行取样；

其中，于所述的第二期间内，当所述的第一及所述的第二输出使能信号依序被使能之后，所述的第五输出使能信号被使能，而所述的第五输入使能信号被非使能，使得所述的第五子闩锁单元将所述的第五像素数据通过所述的传输通道组输出至对应的所述的数字模拟转换单元；

其中，于所述的第三期间内，当所述的第三及所述的第四输出使能信号依序被使能之后，所述的第六输出信号被使能，而所述的第六输入信号被非使能，以使所述的第六子闩锁单元被使能以将所述的第六像素数据通过所述的传输通道组输出至对应的所述的数字模拟转换单元；

其中，所述的第一像素数据与所述的第三像素数据分别为一红色像素数据，所述的第二像素数据与所述的第四像素数据分别为一绿色像素数据，而所述的第五像素数据与所述的第六像素数据分别为一蓝色像素数据。

15.如权利要求10所述的显示面板，其特征在于，于所述的第一期间内，所有的所述的这些取样传输单元所接收的所述的这些第一输入使能信号依序被使能，所述的这些第二输入使能信号与属于同一个取样传输单元中所对应的所述的第一输入使能信号同时被使能，于所述的第二期间内，所有的所述的这些取样传输单元所接收的所述的这些第三输入使能信号依序被使能，所述的这些第四输入使能信号与属于同一个取样传输单元中所对应的所述的第三输入使能信号同时被使能。

16.如权利要求10所述的显示面板，其特征在于，于所述的第二期间内，所有所述的这些取样传输单元的所述的这些第一输出使能信号同时被使能，使得所有的所述的这些第一像素数据输出，之后，所有所述的这些取样传输单元的所述的这些第二输出使能信号被使能，使得所有的所述的这些第二像素数据输出，于所述的第三期间内，所有所述的这些取样传输单元的所述的这些第三输出使能信号被使能，使得所有的所述的这些第三像素数据输出，之后，所有所述的这些取样传输单元的所述的这些第四输出使能信号被使能，使得所有的所述的这些第四像素数据输出。

17.如权利要求10所述的显示面板，其特征在于，所述的源极驱动电路还包括：

复数个数据取样控制器，各所述的这些数据取样控制器包括：

一移位暂存单元，用以接收所述的时钟信号，并据以输出一移位暂存信号；

以及一逻辑电路，该电路包括：

一第一逻辑单元，用以接收所述的第一致动信号与所述的移位暂存信号，并据以产生所述的第一输入使能信号；

以及一第二逻辑单元，用以接收所述的第二致动信号与所述的移位暂存信号，并据以产生所述的第二输入使能信号；

其中，所述的这些移位暂存单元输出的所述的这些移位暂存信号依序被使能，于所述的第一期间内，所述的第一致动信号为使能，使所述的这些第一逻辑单元输出的所述的这些第一输入使能信号依序被使能，于所述的第二期间内，所述的第二致动信号为使能，使所述的这些第二逻辑单元输出的所述的这些第二输入使能信号依序被使能。

18.如权利要求10所述的显示面板，其特征在于，所述的一至所述的第四像素数据皆为一N位的像素数据，且所述的传输通道组包括N个传输通道，N为正整数。

19.一种源极驱动电路，适用于一显示面板，其特征在于，所述的源极驱动电路包括：

复数个数字模拟转换单元；

以及复数个取样传输单元，各所述的这些取样传输单元包括：

一第一子闩锁单元，接收一第一输入使能信号与一第一输出使能信号，于一第一期间内，所述的第一输入使能信号被使能，而所述的第一输出使能信号被非使能，使得所述的第一子闩锁单元对一第一像素数据进行取样；

一第二子闩锁单元，接收一第二输入使能信号与一第二输出使能信号，于一第二期间内，所述的第二输入使能信号被使能，而所述的第二输出使能信号被非使能，使得所述的第二子闩锁单元对一第二像素数据进行取样；

以及一传输通道组，用以将所述的第一子闩锁单元与所述的第二子闩锁单元耦接至对应的所述的数字模拟转换单元；

其中，于所述的第二期间内，所述的第一输出使能信号被使能，而所述的第一输入使能信号被非使能，使得所述的第一子闩锁单元将所述的第一像素数据通过所述的传输通道组输出至对应的所述的数字模拟转换单元；

其中，于一第三期间内，所述的第二输出使能信号被使能，而所述的第二输入使能信号被非使能，使得所述的第二子闩锁单元将所述的第二像素数据通过所述的传输通道组输出至对应的所述的数字模拟转换单元。

20.如权利要求19所述的源极驱动电路，其特征在于，所述的第二期间邻接于所述的第一期间之后，所述的第三期间邻接于所述的第二期间之后，且所述的第一期间、所述的第二期间与所述的第三期间的长度实质上均等于一线时间。

21.如权利要求19所述的源极驱动电路，其特征在于，所述的源极驱动电路还包括：

复数个数据取样控制器，各所述的这些数据取样控制器包括：

一移位暂存单元，用以接收时钟信号，并据以输出一移位暂存信号；

以及一逻辑电路，包括：

一第一逻辑单元，用以接收一第一致动信号与所述的移位暂存信号，并据以产生所述的第一输入使能信号；

以及一第二逻辑单元，用以接收一第二致动信号与所述的移位暂存信号，并据以产生所述的第二输入使能信号；

其中，所述的这些移位暂存单元输出的所述的这些移位暂存信号依序被使能，于所述的第一期间内，所述的第一致动信号为使能，使所述的这些第一逻辑单元输出的所述的这些第一输入使能信号依序被使能，于所述的第二期间内，所述的第二致动信号为使能，使所述的这些第二逻辑单元输出的所述的这些第二输入使能信号依序被使能。

22.如权利要求19所述的源极驱动电路，其特征在于，所述的第一至所述的第二像素数据皆为一N位的像素数据，且所述的传输通道组包括N个传输通道，N为正整数。

Images