KR20040002296A - 액정 표시 장치의 데이터 구동 장치 및 그 구동 방법 - Google Patents

액정 표시 장치의 데이터 구동 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR20040002296A
KR20040002296A KR1020020037748A KR20020037748A KR20040002296A KR 20040002296 A KR20040002296 A KR 20040002296A KR 1020020037748 A KR1020020037748 A KR 1020020037748A KR 20020037748 A KR20020037748 A KR 20020037748A KR 20040002296 A KR20040002296 A KR 20040002296A
Authority
KR
South Korea
Prior art keywords
data
pixel data
array
signal
pixel
Prior art date
Application number
KR1020020037748A
Other languages
English (en)
Other versions
KR100870489B1 (ko
Inventor
이석우
송진경
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020020037748A priority Critical patent/KR100870489B1/ko
Publication of KR20040002296A publication Critical patent/KR20040002296A/ko
Application granted granted Critical
Publication of KR100870489B1 publication Critical patent/KR100870489B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit

Landscapes

  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 칩 온 글래스형 데이터 드라이브 집적회로 채용시 라인 온 글래스형 신호 라인의 고임피던스에 의한 신호 왜곡을 보상할 수 있는 액정 표시 장치의 데이터 구동 장치 및 방법에 관한 것이다.
이를 위하여, 본 발명은 액정 패널의 데이터 라인들을 분할 구동하는 다수개의 데이터 집적 회로들을 구비하고, 데이터 집적 회로들 각각이, 입력된 화소 데이터의 전압 레벨을 레벨 쉬프팅하여 정형화하는 레벨 쉬프터 어레이와; 정형화된 화소 데이터들을 아날로그 화소 신호로 변환하여 데이터 라인들에 공급하는 디지탈-아날로그 변환기 어레이를 구비하는 것을 특징으로 한다.

Description

액정 표시 장치의 데이터 구동 장치 및 그 구동 방법{APPARATUS AND METHOD FOR DRIVING DATA OF LIQUID CRYSTAL DISPLAY APPARATUS}
본 발명은 액정 표시 장치에 관한 것으로, 특히 칩 온 글래스형 데이터 드라이브 집적회로 채용시 라인 온 글래스형 신호 라인의 고임피던스에 의한 신호 왜곡을 보상할 수 있는 액정 표시 장치의 데이터 구동 장치 및 방법에 관한 것이다.
액정 표시 장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시 장치는 액정셀들이 매트릭스형으로 배열되어 화상을 표시하는 액정 패널과, 액정 패널을 구동하기 위한 구동회로를 구비한다. 구동회로는 액정 패널의 게이트 라인들을 구동하기 위한 게이트 드라이버와, 데이터 라인들을 구동하기 위한 데이터 드라이버와, 게이트 드라이버 및 데이터 드라이버에 타이밍 제어신호와 화소 데이터를 공급하는 타이밍 제어부와, 전원 전압을 공급하는 전원부를 구비한다.
데이터 드라이버와 게이트 드라이버는 다수개의 집적회로(Integrated Circuit;이하, IC라 함)들로 분리되어 집적화되어 칩 형태로 제작된다. 집적화된 드라이브 IC 각각은 TCP(Tape Carrier Package) 상에 실장되어 TAB(Tape Automated Bonding) 방식으로 액정 패널과 전기적으로 접속된다. 이와 달리, 드라이브 IC는 COG(Chip On Glass) 방식으로 액정 패널 상에 직접 실장되기도 한다. 타이밍 제어부와 전원부는 칩 형태로 제작되어 PCB(Printed Circuit Board) 상에 실장된다.
여기서, COG 방식으로 액정 패널에 실장되는 드라이브 IC들은 FPC와 액정 패널에 실장되는 라인 온 글래스(Line On Glass; 이하 LOG라 함)형 신호 라인들을 통해 PCB 상에 실장된 타이밍 제어부로부터의 타이밍 제어신호들 및 화소 데이터와 전원부로부터의 전원 전압을 공급받게 된다. 이러한 액정 표시 장치에서 드라이브 IC에 공급되는 타이밍 신호, 화소 데이터 및 전원 전압은 LOG형 신호 라인의 고임피던스 영향을 받게 된다.
이러한 구성의 액정 표시 장치는 도 1에 도시된 바와 같이 액정셀들이 형성된 액정 패널(11)과, 액정 패널(11)의 데이터 라인들을 분할 구동하는 데이터 드라이브 IC들(8)과, 액정 패널(11)의 게이트 라인들을 분할 구동하는 게이트 드라이브 IC들(6)을 구비한다.
액정 패널(11)은 박막 트랜지스터 어레이가 형성된 박막 트랜지스터 어레이 기판(10)과 칼라 필터 어레이가 형성된 칼라 필터 어레이 기판(12)이 액정을 사이에 두고 접합되어 형성된다. 이러한 액정 패널(11)에는 게이트 라인들과 데이터 라인들의 교차로 정의되는 영역마다 액정셀이 형성된다.
데이터 드라이브 IC들(8)은 박막 트랜지스터 어레이 기판(10)의 상단 가장자리에 실장되고, 게이트 드라이브 IC들(6)은 박막 트랜지스터 어레이 기판(10)의 좌측 가장자리에 실장된다.
그리고, 액정 표시 장치는 데이터 드라이브 IC들(8)과 게이트 드라이브 IC들(6)에 화소 데이터, 타이밍 제어신호와 전원 전압을 공급하기 위한 PCB(2)와, 이 PCB(2)를 액정 패널(11)과 전기적으로 접속시키는 FPC(4)를 구비한다. PCB(2)에는 데이터 드라이브 IC들(8)과 게이트 드라이브 IC들(6)에 공급될 화소 데이터, 타이밍 제어신호를 발생하는 타이밍 제어부와, 전원 전압을 발생하는 전원부가 칩 형태로 집적화되어 실장된다.
또한, 액정 표시 장치는 PCB(2)로부터 FPC(4)를 통해 공급되는 화소 데이터, 타이밍 제어 신호와 전원 전압을 박막 트랜지스터 어레이 기판(10) 상에 실장된 데이터 드라이브 IC들(8)에 공급하기 위한 제1 LOG 신호 라인들(7, 9)과, 게이트 드라이브 IC들(6)에 공급하기 위한 제2 LOG형 신호 라인들(도시하지 않음)을 더 구비한다.
이러한 LOG형 신호 라인들은 박막 트랜지스터 어레이 기판(10)의 한정된 가장자리 영역에 미세 패턴으로 조밀하게 형성된다. 이에 따라, LOG형 신호 라인들은 상대적으로 큰 라인 저항과 기생 캐패시터를 포함하게 되어 높은 임피던스를 가지게 된다. 이 결과, LOG형 신호 라인들을 통해 전송되는 화소 데이터, 타이밍 제어신호와 전원 전압이 고임피던스 영향으로 왜곡되는 문제가 발생하게 된다.
특히, 도 2에 도시된 바와 같이 화소 데이터를 데이터 드라이브 IC들(8)에순차적으로 공급하는 LOG 신호라인들(9)의 라인 저항(LR)과 기생 캐패시터(C)에 의한 신호 왜곡은 두드러지게 나타난다. 이는 화소 데이터를 전송하는 LOG 신호라인들(9)은 3채널 또는 6채널씩의 화소 데이터를 전송해야 함에 따라 복잡한 구성을 가지게 되어 임피던스 성분이 상대적으로 높기 때문이다. 이 결과, 화소 데이터는 LOG 신호라인들(9)에 의한 신호 왜곡으로 오류 화소 데이터가 액정 패널(11)로 공급되는 문제가 발생하게 된다. 그리고, 화소 데이터를 전송하는 LOG형 신호라인들에 의한 신호 왜곡은 FPC(4)에서 멀어질 수록 더욱 심각해지게 된다.
따라서, 본 발명의 목적은 COG형 데이터 드라이브 IC를 채용하는 경우 LOG형 신호라인에 의한 신호 왜곡을 보상할 수 있는 액정 표시 장치와 그 구동 방법을 제공하는 것이다.
도 1은 칩 온 글래스형 액정 표시 장치를 개략적으로 도시한 도면.
도 2는 도 1에 도시된 데이터 드라이브 집적 회로에 공급되는 구동 신호의 감쇄 원인을 설명하기 위한 도면.
도 3은 본 발명의 실시 예에 따른 데이터 드라이브 집적 회로의 상세 구성을 도시한 도면.
도 4는 본 발명의 실시 예에 따른 액정 표시 장치에서 데이터 드라이브 집적 회로들 간의 화소 데이터 공급 순서와 정상 화소 데이터 입력 완료를 지시하는 캐리 신호의 공급 순서를 도시한 도면.
도 5는 본 발명의 다른 실시 예에 따른 데이터 드라이브 집적회로의 상세 구성을 도시한 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
2 : 데이터 PCB 4 : FPC
6 : 게이트 드라이브 IC 8, 30, 70 : 데이터 드라이브 IC
10 : 박막 트랜지스터 어레이 기판 12 : 칼라 필터 어레이 기판
11 : 액정 패널 44, 74 : 신호 제어부
46, 76 : 감마 전압부 48, 78 : 쉬프트 레지스터 어레이
50, 80 ; 래치 어레이 52, 82 : DAC 어레이
54, 84 ; P 디코더 어레이 56, 86 : N 디코더 어레이
58, 88 : MUX 어레이 60, 90 : 출력 버퍼 어레이
62, 92 : 레벨 쉬프터 어레이 64, 94 : 데이터 버퍼 어레이
91 : 레지스터 어레이 72 : 레지스터 블록
상기 목적을 달성하기 위하여, 본 발명에 따른 액정 표시 장치의 데이터 구동 장치는 액정 패널의 데이터 라인들을 분할 구동하는 다수개의 데이터 집적 회로들을 구비하고, 데이터 집적 회로들 각각은, 입력된 화소 데이터의 전압 레벨을 레벨 쉬프팅하여 정형화하는 레벨 쉬프터 어레이와; 정형화된 화소 데이터들을 아날로그 화소 신호로 변환하여 데이터 라인들에 공급하는 디지탈-아날로그 변환기 어레이를 구비하는 것을 특징으로 한다.
그리고, 순차적인 샘플링 신호를 발생하여 레벨 쉬프트 어레이가 그 샘플링 신호에 응답하여 화소 데이터를 샘플링하여 입력하게 하는 쉬프트 레지스터 어레이와; 정형화된 화소 데이터를 래치하여 디지탈-아날로그 변환기 어레이로 출력하는 래치 어레이와; 아날로그 화소 신호를 완충하여 출력하는 출력 버퍼 어레이를 추가로 구비하는 것을 특징으로 한다.
이와 달리, 데이터 드라이브 집적회로에 할당된 화소 데이터를 임시 저장하여 상기 레베 쉬프트 어레이로 공급하는 레지스터 어레이와; 순차적인 샘플링 신호를 발생하는 쉬프트 레지스터 어레이와; 샘플링 신호에 응답하여 정형화된 화소 데이터를 순차적으로 래치하여 디지탈-아날로그 변환기 어레이로 출력하는 래치 어레이와; 아날로그 화소 신호를 완충하여 출력하는 출력 버퍼 어레이를 추가로 구비하는 것을 특징으로 한다.
또한, 정형화된 화소 데이터를 순차적으로 입력하여 그 입력이 완료되면 캐리 신호를 발생하여 다음단 데이터 드라이브 집적회로에 공급하고 마지막단 데이터 드라이브 집적회로에서 캐리신호가 발생되면 정형화된 화소 데이터들을 동시에 상기 래치 어레이로 출력하는 데이터 버퍼 어레이를 추가로 구비하는 것을 특징으로 한다.
본 발명에 따른 액정 표시 장치의 데이터 구동 방법은 입력된 화소 데이터의 전압 레벨을 레벨 쉬프팅하여 정형화하는 단계와; 정형화된 화소 데이터들을 아날로그 화소 신호로 변환하여 데이터 라인들에 공급하는 단계를 포함하는 것을 특징으로 한다.
그리고, 순차적인 샘플링 신호를 발생하여 그 샘플링 신호에 따라 화소 데이터가 샘플링되어 입력되게 하는 단계와; 정형화된 화소 데이터를 래치하고 화소 신호로 변환되도록 출력하는 단계와; 화소 신호를 완충하여 출력하는 단계를 추가로 포함하는 것을 특징으로 한다.
이와 달리, 정형화 단계 이전에 하나의 데이터 드라이브 집적회로에 할당된 화소 데이터를 임시 저장하는 단계와; 순차적인 샘플링 신호를 발생하는 단계와; 샘플링 신호에 응답하여 정형화된 화소 데이터를 순차적으로 래치하고 화소 신호로 변환되도록 출력하는 단계와; 화소 신호를 완충하여 출력하는 단계를 추가로 구비하는 것을 특징으로 한다.
또한, 정형화된 화소 데이터를 순차적으로 입력하여 그 입력이 완료되면 캐리 신호를 발생하여 다음단 데이터 드라이브 집적회로에 공급하고 마지막단 데이터 드라이브 집적회로에서 캐리신호가 발생되면 정형화된 화소 데이터들이 래치되도록 동시에 출력하는 단계를 추가로 포함하는 것을 특징으로 한다.
상기 목적들 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면을 참조한 실시 예에 대한 상세한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시예들을 첨부한 도 3 내지 도 5를 참조하여 상세하게 설명하기로 한다.
도 3은 본 발명의 실시 예에 따른 액정 표시 장치의 데이터 드라이브 IC의 상세 구성을 도시한 것이다. 도 3에 도시된 데이터 드라이브 IC는 COG형으로 액정 패널 상에 실장되고, LOG 신호 라인들을 통해 화소 데이터들을 공급받게 된다.
도 3에 도시된 데이터 드라이브 IC(30)는 순차적인 샘플링 신호를 공급하는 쉬프트 레지스터 어레이(48)와, 샘플링 신호에 응답하여 화소 데이터를 샘플링하여 정형화하는 레벨 쉬프터 어레이(62)와, 레벨 쉬프터 어레이(62)로부터의 화소 데이터를 버퍼링하는 데이터 버퍼 어레이(64)와, 데이터 버퍼 어레이(64)로부터의 화소 데이터를 래치하여 출력하는 래치 어레이(50)와, 래치 어레이(50)로부터의 화소 데이터를 아날로그 화소 신호로 변환하는 DAC 어레이(52)와, DAC 어레이(52)로부터의 화소 신호를 완충하여 출력하는 출력 버퍼 어레이(60)를 구비한다. 또한, 데이터 드라이브 IC(30)는 입력 데이터 제어 신호들과 화소 데이터를 중계하는 신호 제어부(44)와, 기준 감마 전압을 세분화하여 DAC 어레이(52)로 공급하는 감마 전압부(46)를 추가로 구비한다.
신호 제어부(44)는 타이밍 제어부(도시하지 않음)가 실장된 PCB로부터 FPC와 액정 패널 상의 LOG 신호라인을 경유하여 입력된 각종 데이터 제어 신호들(SSP, SSC, SOE, REV, POL 등)과 화소 데이터들이 해당 구성요소들로 출력되게 제어한다. 특히, 신호 제어부(44)에는 데이터 드라이브 IC에 할당된 화소 데이터들을 임시 저정하여 레벨 쉬프터 어레이(62)로 출력하기 위한 레지스터 블럭(도시하지 않음)이 내장된다.
감마 전압부(46)는 입력 기준 감마 전압을 그레이별로 세분화하여 출력한다. 특히, 감마 전압부(46)는 공통 전압을 기준으로 정극성을 갖는 정극성 감마 전압 세트와, 부극성을 갖는 부극성 감마 전압 세트를 발생한다.
쉬프트 레지스터 어레이(48)에 포함되는 다수개의 쉬프트 레지스터들은 신호제어부(44)로부터의 소스 스타트 펄스(SSP)를 소스 샘플링 클럭 신호(SSC)에 따라 순차적으로 쉬프트시켜 샘플링 신호로 출력한다.
레벨 쉬프트 어레이(62)는 신호 제어부(44)로부터 입력된 화소 데이터들을 쉬프트 레지스터 어레이(48)로부터의 샘플링신호에 응답하여 샘플링한다. 이어서, 레벨 쉬프트 어레이(62)는 샘플링된 화소 데이터의 전압 레벨을 기준 전압 레벨과 비교하여 차이가 있는 경우 기준 전압 레벨로 레벨 쉬프팅하여 정형화된 화소 데이터를 출력하게 된다. 이 경우, 레벨 쉬프트 어레이(62)는 순차 샘플링된 화소 데이터를 순차적으로 레벨 쉬프팅하여 출력하게 된다. 이에 따라, 레벨 쉬프트 어레이(62)는 LOG 신호 라인의 라인 저항과 기생 캐패시터에 의해 왜곡된 화소 데이터 파형을 정상 화소 데이터 파형으로 보상하게 된다.
데이터 버퍼 어레이(64)는 레벨 쉬프트 어레이(62)에서 정형화된 화소 데이터를 순차적으로 입력하여 버퍼링하게 된다. 그리고, 데이터 버퍼 어레이(64)는 레벨 쉬프트 어레이(64)로부터의 정상 화소 데이터 입력이 완료되면 캐리 신호(CAR)를 발생하여 다음단 데이터 드라이브 IC에 정상 화소 데이터 입력 완료를 지시하게 된다. 이러한 레벨 쉬프트 어레이(64)에서 발생되는 캐리신호(CAR)는 상기 쉬프트 레지스터 어레이(48)에서 샘플링 신호를 발생하는 순서와는 반대 순서로 발생하게 된다.
예를 들면, 도 4에 도시된 바와 같이 화소 데이터는 쉬프트 레지스터 어레이(48)의 쉬프트 방향인 제1 데이터 드라이브 IC(A)에서 제8 데이터 드라이브 IC(H) 순서로 공급되어 그 내부의 레벨 쉬프트 어레이(42)에 의해 순차적으로 샘플링된다. 그리고, 레벨 쉬프트 어레이(42)에 의해 정형화된 화소 데이터들은 제8 데이터 드라이브 IC(H)에서 제1 데이터 드라이브 IC(A) 순서로 데이터 버퍼 어레이(64)에 입력되고, 그 정형화된 화소 데이터의 입력 완료를 캐리 신호(CAR)를 통해 지시하게 된다. 이렇게 제8 데이터 드라이브 IC(H)에서 제1 데이터 드라이브 IC(A)까지 데이터 버퍼 어레이(64)에 정형화된 화소 데이터의 입력이 완료되면 입력된 화소 데이터들을 래치 어레이(50)로 출력하게 된다.
래치 어레이(50)는 데이터 버퍼 어레이(64)로부터의 화소 데이터를 래치한 후 신호 제어부(44)로부터의 소스 출력 이네이블 신호(SOE)에 응답하여 동시에 출력한다. 이 경우, 래치 어레이(50)는 신호 제어부(44)로부터의 데이터 반전 선택 신호(REV)에 응답하여 트랜지션 비트 수가 줄어들게끔 변조된 화소 데이터들을 복원시켜 출력하게 된다. 이는 타이밍 제어부(도시하지 않음)에서 데이터 전송시 전자기적 간섭(EMI)을 최소화하기 위하여 트랜지션되는 비트 수가 기준치를 넘어서는 화소 데이터들은 트랜지션 비트수가 줄어들게끔 변조하여 공급하기 때문이다.
DAC 어레이(52)는 래치 어레이(50)로부터의 화소 데이터를 동시에 정극성 및 부극성 화소 신호로 변환하여 출력하게 된다. 이를 위하여, DAC 어레이(52)는 래치 어레이(50)에 공통 접속된 P(Positive) 디코더 어레이(54) 및 N(Negative) 디코더 어레이(56)와, P 디코더 어레이(54) 및 N 디코더 어레이(56)의 출력 신호를 선택하기 위한 MUX 어레이(58)를 구비한다.
P 디코더 어레이(54)에 포함되는 P 디코더들은 래치 어레이(50)로부터 동시에 입력되는 화소 데이터들을 감마 전압부(46)로부터의 정극성 감마 전압 세트를이용하여 정극성 화소 신호로 변환하게 된다.
N 디코더 어레이(56)에 포함되는 N 디코더들은 래치 어레이(50)로부터 동시에 입력되는 화소 데이터들을 감마 전압부(46)로부터의 부극성 감마 전압 세트를 이용하여 부극성 화소 신호로 변환하게 된다.
MUX 어레이(58)에 포함되는 MUX들은 신호 제어부(44)로부터의 극성 제어 신호(POL)에 응답하여 P 디코더로부터의 정극성 화소 신호 또는 N 디코더로부터의 부극성 화소 신호를 선택하여 출력하게 된다.
출력 버퍼 어레이(60)에 포함되는 출력 버퍼들은 데이터 라인들(DL1 내지 DLk)들에 직렬로 각각 접속되어진 전압 추종기(Voltage follower) 등으로 구성된다. 이러한 출력 버퍼들은 DAC 어레이(52)로부터의 화소 신호들을 신호 완충하여 데이터 라인들(DL1 내지 DLk)에 공급하게 된다.
이와 같이, 본 발명의 실시 예에 따른 액정 표시 장치의 데이터 드라이브 IC는 LOG형 신호 라인들에 의해 왜곡된 화소 데이터를 레벨 쉬프팅 동작으로 보상하여 정상 화소 데이터로 보상하게 된다.
도 5는 본 발명의 다른 실시 예에 따른 액정 표시 장치의 데이터 드라이브 IC의 상세 구성을 도시한 것이다. 도 5에 도시된 데이터 드라이브 IC는 COG형으로 액정 패널 상에 실장되고, LOG 신호 라인들을 통해 화소 데이터들을 공급받게 된다.
도 5에 도시된 데이터 드라이브 IC(70)는 순차적인 샘플링 신호를 공급하는 쉬프트 레지스터 어레이(78)와, 샘플링 신호에 응답하여 화소 데이터를 샘플링하여래치하는 래치 어레이(80)와, 래치 어레이(80)로부터의 화소 데이터를 아날로그 화소 신호로 변환하는 DAC 어레이(82)와, DAC 어레이(82)로부터의 화소 신호를 완충하여 출력하는 출력 버퍼 어레이(90)를 구비한다. 또한, 데이터 드라이브 IC(30)는 입력된 화소 데이터를 중계하여 래치 어레이(80)로 공급하는 레지스터 블럭(72)과, 입력 데이터 제어 신호들을 중계하여 각 구성들로 공급하는 신호 제어부(74)와, 기준 감마 전압을 세분화하여 DAC 어레이(82)로 공급하는 감마 전압부(76)를 추가로 구비한다.
레지스터 블럭(72)은 타이밍 제어부(도시하지 않음)가 실장된 PCB로부터 FPC와 액정 패널 상의 LOG 신호라인을 경유하여 입력된 화소 데이터들의 신호 왜곡을 보상하여 출력하게 된다.
이를 위하여, 레지스터 블럭(72)은 화소 데이터들을 입력하는 레지스터 어레이(91)와, 레지스터 어레이(91)로부터의 화소 데이터들을 정형화하는 레벨 쉬프터 어레이(92)와, 레벨 쉬프터 어레이(92)로부터의 화소 데이터를 버퍼링하는 데이터 버퍼 어레이(94)를 구비한다.
레지스터 어레이(91)는 데이터 드라이브 IC(70)에 할당되어 입력되는 k개의 화소 데이터들을 입력하여 일시 저장한다.
레벨 쉬프트 어레이(92) 레지스터 어레이(91)로부터 입력되는 화소 데이터의 전압 레벨을 기준 전압 레벨과 비교하여 차이가 있는 경우 기준 전압 레벨로 레벨 쉬프팅하여 정형화된 화소 데이터를 출력하게 된다. 이 경우, 레벨 쉬프트 어레이(92)는 화소 데이터를 순차적으로 레벨 쉬프팅하여 출력하게 된다. 이에 따라, 레벨 쉬프트 어레이(92)는 LOG 신호 라인의 라인 저항과 기생 캐패시터에 의해 왜곡된 화소 데이터 파형을 정상 화소 데이터 파형으로 보상하게 된다.
데이터 버퍼 어레이(94)는 레벨 쉬프트 어레이(92)에서 정형화된 화소 데이터를 순차적으로 입력하여 버퍼링하게 된다. 그리고, 데이터 버퍼 어레이(94)는 레벨 쉬프트 어레이(94)로부터의 정상 화소 데이터 입력이 완료되면 캐리 신호(CAR)를 발생하여 다음단 데이터 드라이브 IC(70)에 정상 화소 데이터 입력 완료를 지시하게 된다. 그리고, 데이터 드라이브 IC들(70)의 데이터 버퍼 어레이(94)에서 순차적으로 발생된 캐리 신호(CAR)가 마지막단의 데이터 드라이브 IC(70)에서 발생하여 정상 화소 데이터 입력이 완료되면 데이터 버퍼 어레이(94)는 정형화된 화소 데이터들을 래치 어레이(50)로 순차적으로 출력하게 된다.
신호 제어부(74)는 타이밍 제어부(도시하지 않음)가 실장된 PCB로부터 FPC와 액정 패널 상의 LOG 신호라인을 경유하여 입력된 각종 데이터 제어 신호들(SSP, SSC, SOE, REV, POL 등)을 해당 구성요소들로 출력되게 제어한다.
감마 전압부(76)는 입력 기준 감마 전압을 그레이별로 세분화하여 출력한다. 특히, 감마 전압부(76)는 공통 전압을 기준으로 정극성을 갖는 정극성 감마 전압 세트와, 부극성을 갖는 부극성 감마 전압 세트를 발생한다.
쉬프트 레지스터 어레이(78)에 포함되는 다수개의 쉬프트 레지스터들은 신호제어부(74)로부터의 소스 스타트 펄스(SSP)를 소스 샘플링 클럭 신호(SSC)에 따라 순차적으로 쉬프트시켜 샘플링 신호로 출력한다.
래치 어레이(80)는 샘플링 신호에 응답하여 레지스터 블록(72)으로부터의 화소 데이터를 일정 단위씩 순차적으로 샘플링한 후 신호 제어부(74)로부터의 소스 출력 이네이블 신호(SOE)에 응답하여 동시에 출력한다. 이 경우, 래치 어레이(80)는 신호 제어부(74)로부터의 데이터 반전 선택 신호(REV)에 응답하여 트랜지션 비트 수가 줄어들게끔 변조된 화소 데이터들을 복원시켜 출력하게 된다. 이는 타이밍 제어부(도시하지 않음)에서 데이터 전송시 전자기적 간섭(EMI)을 최소화하기 위하여 트랜지션되는 비트 수가 기준치를 넘어서는 화소 데이터들은 트랜지션 비트수가 줄어들게끔 변조하여 공급하기 때문이다.
DAC 어레이(82)는 래치 어레이(80)로부터의 화소 데이터를 동시에 정극성 및 부극성 화소 신호로 변환하여 출력하게 된다. 이를 위하여, DAC 어레이(82)는 래치 어레이(80)에 공통 접속된 P(Positive) 디코더 어레이(84) 및 N(Negative) 디코더 어레이(86)와, P 디코더 어레이(84) 및 N 디코더 어레이(86)의 출력 신호를 선택하기 위한 MUX 어레이(88)를 구비한다.
P 디코더 어레이(84)에 포함되는 P 디코더들은 래치 어레이(80)로부터 동시에 입력되는 화소 데이터들을 감마 전압부(76)로부터의 정극성 감마 전압 세트를 이용하여 정극성 화소 신호로 변환하게 된다.
N 디코더 어레이(86)에 포함되는 N 디코더들은 래치 어레이(80)로부터 동시에 입력되는 화소 데이터들을 감마 전압부(76)로부터의 부극성 감마 전압 세트를 이용하여 부극성 화소 신호로 변환하게 된다.
MUX 어레이(88)에 포함되는 MUX들은 신호 제어부(74)로부터의 극성 제어 신호(POL)에 응답하여 P 디코더로부터의 정극성 화소 신호 또는 N 디코더로부터의 부극성 화소 신호를 선택하여 출력하게 된다.
출력 버퍼 어레이(90)에 포함되는 출력 버퍼들은 데이터 라인들(DL1 내지 DLk)들에 직렬로 각각 접속되어진 전압 추종기(Voltage follower) 등으로 구성된다. 이러한 출력 버퍼들은 DAC 어레이(82)로부터의 화소 신호들을 신호 완충하여 데이터 라인들(DL1 내지 DLk)에 공급하게 된다.
이와 같이, 본 발명의 실시 예에 따른 액정 표시 장치의 데이터 드라이브 IC는 LOG형 신호 라인들에 의해 왜곡된 화소 데이터를 레벨 쉬프팅 동작으로 보상하여 정상 화소 데이터로 보상하게 된다.
상술한 바와 같이, 본 발명에 따른 액정 표시 장치의 데이터 구동 장치 및 그의 구동 방법은 COG형 데이터 드라이브 IC를 채용하는 경우 LOG형 신호 라인들의 고임피던스 영향으로 왜곡된 화소 데이터를 레벨 쉬프팅 동작으로 보상한 다음 아날로그 화소 신호로 변환하여 데이터 라인들에 공급하게 된다. 이에 따라, 본 발명에 다른 액정 표시 장치의 데이터 구동 장치 및 그의 구동 방법은 신호 왜곡에 따른 표시 오류를 방지할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (8)

  1. 액정 패널의 데이터 라인들을 분할 구동하는 다수개의 데이터 집적 회로들을 구비하고, 상기 데이터 집적 회로들 각각은,
    입력된 화소 데이터의 전압 레벨을 레벨 쉬프팅하여 정형화하는 레벨 쉬프터 어레이와;
    정형화된 화소 데이터들을 아날로그 화소 신호로 변환하여 데이터 라인들에 공급하는 디지탈-아날로그 변환기 어레이를 구비하는 것을 특징으로 하는 액정 표시 장치의 데이터 구동 장치.
  2. 제 1 항에 있어서,
    순차적인 샘플링 신호를 발생하여 상기 레벨 쉬프트 어레이가 그 샘플링 신호에 응답하여 상기 화소 데이터를 샘플링하여 입력하게 하는 쉬프트 레지스터 어레이와;
    상기 정형화된 화소 데이터를 래치하여 상기 디지탈-아날로그 변환기 어레이로 출력하는 래치 어레이와;
    상기 아날로그 화소 신호를 완충하여 출력하는 출력 버퍼 어레이를 추가로 구비하는 것을 특징으로 하는 액정 표시 장치의 데이터 구동 장치.
  3. 제 1 항에 있어서,
    상기 데이터 드라이브 집적회로에 할당된 화소 데이터를 임시 저장하여 상기 레베 쉬프트 어레이로 공급하는 레지스터 어레이와;
    순차적인 샘플링 신호를 발생하는 쉬프트 레지스터 어레이와;
    상기 샘플링 신호에 응답하여 상기 정형화된 화소 데이터를 순차적으로 래치하여 상기 디지탈-아날로그 변환기 어레이로 출력하는 래치 어레이와;
    상기 아날로그 화소 신호를 완충하여 출력하는 출력 버퍼 어레이를 추가로 구비하는 것을 특징으로 하는 액정 표시 장치의 데이터 구동 장치.
  4. 제 2 항 및 제 3 항 중 어느 한 항에 있어서,
    상기 정형화된 화소 데이터를 순차적으로 입력하여 그 입력이 완료되면 캐리 신호를 발생하여 다음단 데이터 드라이브 집적회로에 공급하고 마지막단 데이터 드라이브 집적회로에서 캐리신호가 발생되면 정형화된 화소 데이터들을 동시에 상기 래치 어레이로 출력하는 데이터 버퍼 어레이를 추가로 구비하는 것을 특징으로 하는 액정 표시 장치의 데이터 구동 장치.
  5. 입력된 화소 데이터의 전압 레벨을 레벨 쉬프팅하여 정형화하는 단계와;
    상기 정형화된 화소 데이터들을 아날로그 화소 신호로 변환하여 데이터 라인들에 공급하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 데이터 구동 방법.
  6. 제 5 항에 있어서,
    순차적인 샘플링 신호를 발생하여 그 샘플링 신호에 따라 상기 화소 데이터가 샘플링되어 입력되게 하는 단계와;
    상기 정형화된 화소 데이터를 래치하고 상기 화소 신호로 변환되도록 출력하는 단계와;
    상기 화소 신호를 완충하여 출력하는 단계를 추가로 포함하는 것을 특징으로 하는 액정 표시 장치의 데이터 구동 방법.
  7. 제 1 항에 있어서,
    상기 정형화 단계 이전에 하나의 데이터 드라이브 집적회로에 할당된 화소 데이터를 임시 저장하는 단계와;
    순차적인 샘플링 신호를 발생하는 단계와;
    상기 샘플링 신호에 응답하여 상기 정형화된 화소 데이터를 순차적으로 래치하고 상기 화소 신호로 변환되도록 출력하는 단계와;
    상기 화소 신호를 완충하여 출력하는 단계를 추가로 구비하는 것을 특징으로 하는 액정 표시 장치의 데이터 구동 방법.
  8. 제 6 항 및 제 7 항 중 어느 한 항에 있어서,
    상기 정형화된 화소 데이터를 순차적으로 입력하여 그 입력이 완료되면 캐리 신호를 발생하여 다음단 데이터 드라이브 집적회로에 공급하고 마지막단 데이터 드라이브 집적회로에서 캐리신호가 발생되면 정형화된 화소 데이터들이 래치되도록 동시에 출력하는 단계를 추가로 포함하는 것을 특징으로 하는 액정 표시 장치의 데이터 구동 방법.
KR1020020037748A 2002-06-29 2002-06-29 액정 표시 장치의 데이터 구동 장치 및 그 구동 방법 KR100870489B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020037748A KR100870489B1 (ko) 2002-06-29 2002-06-29 액정 표시 장치의 데이터 구동 장치 및 그 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020037748A KR100870489B1 (ko) 2002-06-29 2002-06-29 액정 표시 장치의 데이터 구동 장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20040002296A true KR20040002296A (ko) 2004-01-07
KR100870489B1 KR100870489B1 (ko) 2008-11-26

Family

ID=37313999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020037748A KR100870489B1 (ko) 2002-06-29 2002-06-29 액정 표시 장치의 데이터 구동 장치 및 그 구동 방법

Country Status (1)

Country Link
KR (1) KR100870489B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100666446B1 (ko) * 2003-03-31 2007-01-09 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 구동 장치
KR101313650B1 (ko) * 2006-11-06 2013-10-02 엘지디스플레이 주식회사 액정표시장치의 클럭신호 보정회로
KR101322221B1 (ko) * 2012-05-10 2013-10-28 주식회사 실리콘웍스 시오지 폼 소스 드라이버 집적회로의 오동작 방지 회로 및 그를 채용한 평판 디스플레이 제어 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11327518A (ja) * 1998-03-19 1999-11-26 Sony Corp 液晶表示装置
KR100599516B1 (ko) * 1999-07-07 2006-07-13 삼성전자주식회사 액정표시장치용 신호연결부재 및 이에 장착된 드라이브 아이씨
TWI267049B (en) * 2000-05-09 2006-11-21 Sharp Kk Image display device, and electronic apparatus using the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100666446B1 (ko) * 2003-03-31 2007-01-09 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 구동 장치
KR101313650B1 (ko) * 2006-11-06 2013-10-02 엘지디스플레이 주식회사 액정표시장치의 클럭신호 보정회로
KR101322221B1 (ko) * 2012-05-10 2013-10-28 주식회사 실리콘웍스 시오지 폼 소스 드라이버 집적회로의 오동작 방지 회로 및 그를 채용한 평판 디스플레이 제어 장치
US9355609B2 (en) 2012-05-10 2016-05-31 Silicon Works Co., Ltd. Malfunction prevention circuit for COG-form source driver integrated circuit and flat panel display controller employing the same

Also Published As

Publication number Publication date
KR100870489B1 (ko) 2008-11-26

Similar Documents

Publication Publication Date Title
US7382344B2 (en) Data driving apparatus and method for liquid crystal display
US7196685B2 (en) Data driving apparatus and method for liquid crystal display
US7916110B2 (en) Data driving apparatus and method for liquid crystal display
US8847946B2 (en) Liquid crystal display and method of driving the same
KR100598738B1 (ko) 액정표시장치와 그의 구동방법
KR101126487B1 (ko) 액정표시장치의 데이터 구동 장치 및 방법
KR101250787B1 (ko) 데이터 구동 ｉｃ 내에 레지스터 방식의 감마전압발생기를구비한 액정표시장치
US20070075958A1 (en) Liquid crystal display device and method for driving the same
KR101127847B1 (ko) 라인 온 글래스형 액정표시장치
US7167117B2 (en) Test circuit for digital to analog converter in liquid crystal display driver
KR100532412B1 (ko) 감마신호 제공 장치
KR20050097032A (ko) 액정표시장치의 구동장치 및 방법
KR100870489B1 (ko) 액정 표시 장치의 데이터 구동 장치 및 그 구동 방법
KR100849098B1 (ko) 액정표시장치
EP0544427B1 (en) Display module drive circuit having a digital source driver capable of generating multi-level drive voltages from a single external power source
KR100606972B1 (ko) 액정표시장치의 구동부
KR101622641B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
US8089448B2 (en) Time-division multiplexing source driver for use in a liquid crystal display device
KR100987677B1 (ko) 액정표시장치의 구동장치
KR20060135376A (ko) 액정표시장치의 데이터 구동장치
KR20050003752A (ko) 액정표시장치의 데이터 구동 장치 및 방법
KR20050065825A (ko) 액정 표시 장치의 구동 장치 및 그 구동 방법
KR20050031166A (ko) 액정표시장치 및 그 구동방법
KR20050060231A (ko) 액정표시장치의 구동장치
KR101192794B1 (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191015

Year of fee payment: 12