TW397966B

TW397966B - Driver circuits of LCD with low power consumption and accurate voltage output

Info

Publication number: TW397966B
Application number: TW087105672A
Authority: TW
Inventors: Hiroshi Tsuchi
Original assignee: Nippon Electric Co
Priority date: 1997-04-28
Filing date: 1998-04-14
Publication date: 2000-07-11
Also published as: KR100297140B1; US6232948B1; JP2993461B2; KR19980081772A; JPH10301539A

Description

經漓部中央標準局員工消費合作社印繁 A7 B7 五、發明説明（1 ) 本發明係有關於採用主動矩陣驅動方式之液晶顯示器的驅動電路。液晶顯示器因其體積小、重量輕、低耗功率等特性，已應用於諸如筆記型電腦等之可攜式裝置或終端機上。由於具有反應速度快、顯示精細、以及多階顯示等特性，故對採用主動矩陣驅動電路之液晶顯示器的需求不斷地增加。採用主動矩陣驅動電路之液晶顯示器一顯示單元通常包括：形成有透明像素電極及薄膜電晶體(TFT)之一半導體基板、以及形成一透明電極（共同電極）於其表面之一相對基板，此二基板互為相對得將液晶包覆於其間。，藉由控制薄膜電晶體的開關功能施加一等級化電壓（graduation voltage)於每一像素電極，以每一像素電極與相對基板上電極間之電壓差改變液晶的透射率，而將圖像顯示於螢幕上。資料線是用以傳送一階調電壓（gradation voltage ’亦即資料信號）寫入每一像素電極，而掃描線則用以傳送一開關控制信號（掃描信號）予半導體基板上之薄膜電晶體。一脈衝狀掃描信號自一閘驅動器送至每一掃描線處。當掃描線上的掃描信號為高準位時，連接至此掃描線的所有薄膜電晶體均導通，而送至資料線的階調電壓（資料信號）經此等薄膜電晶體寫入像素電極；當掃描線上的掃描信號為低準位時，則將薄膜電晶體關閉，此時已寫入像素電極之階調電壓與共同電極電壓之差便被保持，直至階調電壓再寫入像素電極止。而依序地送出具既定電壓之掃描信號至每一掃描線，寫入所有像素電極内，在一畫面（frame)期間内 (請先閱讀背面之注意事項再填寫本頁) -5 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公釐）經满部中央標準局貝工消費合作社印" A7 B7 五'發明说明（2) 以重寫方式顯示於螢幕上。利用此法於液晶顯示器中，係以寫入階調電壓經資料線至像素電極驅動液晶，故用以驅動資料線之一資料驅動器不僅必須驅動一像素處之液晶電容，尚亦驅動包括配線阻值與電容值所建構的龐大負載電容。為能獲致精細的顯示及階調多階等效果，必須能以高電壓精度快速地驅動此一大電容資料線負載，故需要高性能的資料驅動器。目前已有各式的資料驅動器被提出，其中，第丨囷所示之第一習知技術便是能提供高度精準的電壓輸出之一者。此習知技術中，由一.阻值串1A產生之一調階電壓經一選擇電路3 選擇，直接輸出至一資料線負載5，而根據包括阻值串1A 之阻值元件的阻值比提供電壓精度，將高度精準的電壓輸出。雖然第1圖僅示以一資料線的驅動電路，若為複數資料線的情況下，則以共用阻值串方式使輸出電壓很難會發生變動的現象。此外，為求顯示圖像更為精細，勢必要增加掃描線數與資料線數，為快速驅動資料線負載，故需縮短資料的輸出週期時間和對電流供應能力高度需求β示於第3圖之第二習知技術與示於第4圖之第三習知技術（日本專利申請號27623/96)便是可符合上述需求者。第二習知技術（第3 圓）係為一驅動電路，以一選擇器3選擇阻值串ία產生一階調電壓，經一運算放大器7放大後輸出至一資料線負載 5上。此驅動電壓係以運算放大器做阻抗轉換處理，具有高電流供應能力，藉以快速地驅動資料線負載。第三實施 5 ^紙張尺度適财關家縣（CNS ) ( 2IGx297公着) "~~〜

A7 B7 五、發明説明（3 ) ' 例（第4圊）是一多值電壓源電路，由一阻值元件群31所產生之一電壓經一半導體選擇器群SW,、SW2、…、swn+1 所選擇，對一 MOS電晶體Tr閘級提供予偏壓，再自源級處輸出閘級偏壓減去一臨限電壓的電壓值。此電路中， MOS電晶體做為一源級耦合器（source f〇u〇wer)，故可以一低阻抗輸出多值電壓，當此電路做為一資料驅動器之駆動電路時，便可以快速驅動資料線負載。再者，在阻值元件群31兩端可連接電壓控制電路32與電流控制電路 33 ’藉以產生高精度電壓，以校正MOS電晶體Tr臨限電壓之變動量》為能將液晶顯示器應用於可攜式裝置或可攜式終端設備，不僅需要高精度電壓輸出和快速驅動能力，也需要較少功率耗散。然而，第一習知技術（第丨圖）之階調電壓係由阻值串 1A内每一連接端子處所輸出，以至於輸出阻抗會隨著階調電壓而變動。此例中，當驅動速度受限於經由資料線負載阻抗與阻值串1A輸出阻抗延遲之一時間常數，未能將延遲時間常數減低’必須降低產生階調電壓之阻值串1A阻值，以快速驅動供仲裁階調之資料線。然而，在定供應電壓的情況下，當阻值$ 1A阻值降低時，會增加流經阻值串1A的電流，故會增加驅動電路的耗散功率。另外’第二習知技術（第3圖）中，除了流經阻值串ία 及對資料線充放電之電流之外，尚有運算放大器内部電流之功率耗散，故對於具有大量資料線資一超精細面板而本紙張尺度ii财國國家標隼（CNS )八4祕（210X297公着了 ii I I . I . (請先閲讀背面之注意事項再填寫本頁) 訂經满部中央標隼局員工消費合作社印裝經濟部中央梂準局貝工消費合作社印製 A7 __._^_B7__ 五、發明説明（4 ) 言，會有相當大的功率耗散。再者，由電晶體間特性之差異，肇致運算放大器存在有偏移（offset)，使得輸出電壓精度會有變動情形發生。第三習知技術（第4圖）中，雖然有流經阻值串1A及對資料線充放電電流之功率耗散，但是有MOS電晶體做為阻抗轉換之用，可抑制流經阻值元件群之電流，故其功率耗散相當小。然而，以電流控制電路和電壓控制電路連接於阻值元件群兩端，以避免MOS電晶體臨限電壓變動對輸出電壓造致變化，但是會增加驅動電路結構的複雜程度。由此可知，習知液晶顯示器驅動器内具有大量資料線的大型面板應用中，很難以就一簡單電路結構同時實現高精度電壓輸出、快速驅動、以及低功率耗散。因此，本發明之一目地，在於提供一種液晶顯示器驅動電路，以簡單的電路結構同時實現高精度電壓輸出、快速驅動、以及低功率耗散。根據本發明之一第一液晶顯示器驅動電路中，一輸出電路包括：一輸出電路輸入端，輸入一選擇電路所選擇之一電壓；一驅動電路輸出端；一第一電壓源；一第二電壓源；一第一開關，連接於輸出電路輸入端和驅動電路輸出端間；一電晶體，以一汲極連接第一電壓源、以一閘極連接輸出電路輸入端、以及以一源極連接驅動電路輸出端；以及一第二開關，連接於驅動電路輸出端和第二電壓源間。根據本發明之一第二液晶顯示器驅動電路中’ 一輸出 --：---------- • - 1 (請先閱讀背面之注意事項再填寫本頁)

、1T 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） A7 經濟部中央標準局貝工消費合作社印掣發明説明（電路包括：一輸出電路輸入端，輸入一選擇電路裝置所選擇之一電壓；.一驅動電路輸出端；一第一電壓源；一第二電壓源；一第一開關，連接於輸出電路輸入端和驅動電路輸出端間；一n型通道MOS電晶體，以一汲極連接第一電壓源、以一閘極連接輸出電路輸入端、以及以一源極連接驅動電路輸出端；以及一 ρ型通道MOS電晶體，以一汲極連接第二電壓源、以一閘極連接輸出電路輸入端、以及以一源極連接驅動電路輸出端。本發明之操作將如下述，必須注意此一說明是基於：多值電壓產生裝置包括具有串連之阻值元件之阻值串，並自每一連接端子處產生一電壓。此外，假設經選擇電路選擇且輸入至輸出電路之一任意階調電壓為vk，η型電晶體之臨限電壓為Vt ’ ρ型電晶體之臨限電壓為ντ，而以一資料線負載連接至驅動電路輸出端，並驅動此資料線負載。首先’就第一液晶顯示器與動電路做說明。輸出電路具有三個驅動期狀態。在一第一驅動期間，藉由控制第開關和該第二開關，以第二電壓源將驅動電路輸出端預充至一既定電壓。於一第二驅動期間，電晶體如同一源極隨耦器操作，以輸出一電壓予驅動電路輸出端。於一第三驅動期間，將輸出電路輸入端處之電壓，經由第一開關直接輸出至驅動電路輸出端。在第一驅動期間，開啟輸出電路之第一開關和第二開關’由於電晶體之閘極和源極同電位，故將電晶體關斷，請k, 閲讀背面之 ,»幸- 項· 再頁訂本紙張尺錢财國國家標準（CNS ) Α·^Τ2_10Χ297公4 ) 經濟部中央榡準局貝工消費合作社印掣 A7 - B7 五、發明説明（： ---*- 以第二電壓源將資料線負載預充電至既定電壓。接著，在第二驅動期間，第一開關和第二開關均關斷，由選擇電路所選擇之階調電M Vk偏壓至電晶體閘極，自源極經驅動電路輸出端輸出（Vk-VT)電壓至資料線負載。此時，電晶體如同一源極隨耦器般，經由阻抗轉換自第一電壓源提供電荷，而資料線負载可以快速地驅動上昇至近（Vk_VT)電壓。在第三驅動期間，當第一開關開啟、第二開關關斷，會關斷電晶體，則階調電壓Vk經由第一開關直接輸出至資料線負載。此時由阻值串產生之電壓直接輸出至資料線負載，致使第三驅動期的驅動速度與阻值_輸出阻抗相關。對於阻值串而言’輸出阻抗係與階調電壓變動，故第二駆動期之驅動速度相關於經由資料線負載阻抗及阻值串阻抗延遲之時間常數。然而，在第三驅動期間，僅須驅動約臨限電壓VT之電壓差，甚或有相當大的延遲時間常數，也可以在很短的時間獲致所需的精度。因此，以具有相當大阻值之阻值串抑制流經阻值_電流，故可降低驅動電路之功率耗散。據此，藉由提供三個驅動期獲致一輸出週期之驅動，對於全般輸出週期言可實現快速驅動操作，並藉由自多值電壓產生裝置輸出電壓的直接輸出，獲致高精度階調電屢此輸出至資料線負載。此外’此驅動電路可以簡單結構實現，以低耗散功率驅動之》再者，就第二液晶顯示器驅動電路做說明。其輸出電路褒置具有兩個驅動期狀態。於一第一联動期間，η型通道MOS電晶體或p型通道MOS電晶體如同本紙張尺度適用中國國家標準（CNS > Α4規格（210X297公釐） {請先閲讀背面之注意事項再填寫本頁)

A7 A7 經滴部中央橾準局貝工消費合作社印聚五、發明説明（7 ) ~~~' ---- 源極隨辆器操作’藉由控制開關輸出—電壓予驅動電路輪出端°於—第二驅動期間’將輸出電路輸人端處之電壓，經由開關直接輸出至驅動電路輸出端。對於第二液晶顯示器驅動電路之操作，其第一驅動期與第一驅動期係與第二液晶顯示器驅動電路之第二联動期 &第'^動_似’且無須預充操作。其理由在於：當-輸出電壓尚於先前輸出期之輸出電壓時，第—驅動期是以 11型電晶體操作，當-輸出電壓低於先前輸出期之輸出電壓時則疋以P型電晶體操作。因此，藉由提供三個驅動期獲致-輸出週期之驅動’對於全般輸出週期言可實現快迷驅動操作’並藉由自多值電壓產生裝置輸出電壓的直接輸出’獲致高精度階調電壓能輸出至資料線負載。此外，此驅動電路可以簡單結構實現，以低耗散功率驅動之。與第一習知技術相較，本發明甚至對流經阻值串之電机予以抑制’仍實現快速驅動之能力，而降低第一習知技術的功率耗散。若與第二習知技術相較，當運算放大器内部電流無功率損耗(powerl〇ss)，本發明亦實現較第二習知技術低的功率耗散。再者，本發明中以多值電壓產生裝置的輸出電壓直接輸出至資料線負載，因運算放大器偏移並不存在，故不會如第二習知技術般有輸出電壓變動的問題，因此在資料線負載處獲致高精度電壓。若與第三習知技術相較，本發明可移除用以校正電晶體臨限電壓變動之校正電路，致使電路結構更為簡單易於設計。為讓本發明之上述和其他目的、特徵、和優點能更 (請先閲讀背面之注意事項再填寫本頁)

*1T • —ϋ 10 五、發明説明（8 ) 顯易僅，下文特舉細說明如下：圖示之簡單說明： A7 B7 較佳實施例，並配合所附圖式，作詳 -1^1 1^1 —^1 · 第1圖係顯不第—習知技術的電路圖；第2圖係顯不第—習知技術的輸出波形圖；第3圖係顯示第二習知技術的電路圖；第4圖係顯示第四習知技術的電路圖；第5圖係顯不根據本發明第一實施例液晶顯示器電路的電路圖；第6圖所不為第5圖之驅動電路内第一媒動例的輸出 •^皮形圖；第7圖所不為第5圖之驅動電路内第二驅動例的輸出波形圖；第8圖係顯示根據本發明第二實施例液晶顧示器媒動電路的電路圖；第9圖所不為第8圖之驅動電路内-驅動例的輸出波形圖；經满部中央標準局貝工消費合作社印製 (請先閲讀背面之注^|^項再填寫本頁) -訂

V 第10圖係顯不根據本發明第三實施例液晶顯示器驅動電路的電路圖；第11圖所不為第10圖之驅動電路内一驅動例的輸出波形圖；第12圖係顯不根據本發明第四實施例液晶顯示器驅動電路的電路圖；第13圖所不為第12圖之驅動電路内一驅動例的輸出 11 本紙張尺度適用中國國家標準（CNS )“格（始濟部中央梯準局員工消費合作社印聚 A7 B7 五、發明说明（9 ) ' ' 波形圖；第14圖所示為用以模擬一驅動電路之一資料負載的等效電路圖； ' 第15圖所示為第一例的輸出波形圖；第16圖所示為第二例的輸出波形圖；以及第17圖所示為第三例的輸出波形圖。符號說明： 1少直電壓產生電路；2〜階調電壓線群；3〜選擇電路；4〜輸出電路；5〜一資料線負載；6〜開關群；8〜輸出電路輸入端；9〜驅動電路輸出端；1()〜資料線媒動電路； 11〜PMOS電晶體；12、13〜開關；14、15〜nm〇s電晶體；16〜PMOS電晶體；20〜一資料線負載；21〜資料線終端；以及，10Μ04〜開關。實施例：請參照第5圖，所示為根據本發明第一實施例液晶顯示器驅動電路，包括一多值電壓產生電路i、一選擇電路 3、以及一輸出電路4。多值電壓產生電路i係用以輸出複數電壓V1、V2、·.·、Vn，選擇電路3則自由多值電廢產生電路1所產生之電壓Vl_Vn中之一者進行選擇，做為驅動之用，輸出電路4則輸入經選擇器3所選擇之電壓，經由一驅動輸出端9輸出一所需電壓及於一資料線負載 5 ° 多值電壓產生電路1包括由若干阻值元件串接而成之一阻值串，阻值串内每一連接端Νι、沁、…、队，處輸 12 (請先閱讀背面之注意事項再填寫本頁)

本紙張尺度趟用中國國家揉準（CNS) 210>^^y A7 B7 經濟部中央摞準局貝工消費合作社印聚

五、發明説明（10 ) 出一階調電壓，此階調電壓輸出至-階調電壓線群2，做為驅動器的複數輸出。一仲裁階調係在選擇電路3處被選擇，自輸出電路4輸出階調電屋及於一資料線負載5，此電麼並經保持一段時間。必須注意的是第5圖僅示以驅動一資料線所需之選擇電路3與輸出電路4的部份。當多資料線係以電麼輸出時，對於每一資料線均需提供選擇電路3與輸出電路4。輸出電路4包括一輸出電路輸入端卜一驅動電路輸出端9、- P型则電晶體（下文以pM〇s 電晶體稱之）u、一開關12、以及一開關13。pM〇s電晶體η具有-接地的沒極、-連接至輸出電路輸人端8之閉極、以及-連接至驅動電路輸出端9之源極。開關12連接於輸出電路輪入端8和驅動電路輸出端9之間，開關。連接於驅動電路輸出端9和一電壓源VCC之間。第6圖所示為第5圖電路架構中第-驅動例在兩個輸出期間的輸出波形圖，表一為此例中每一開關的狀態。

根據此表將驅動方法簡略地描述。在下文的描述中係以VT代表PMOS電晶體11臨限電壓，電壓源vcc 13 本紙張尺度適财關家標準（CNS)从从（m><297公楚）誇先聞讀背之_ 注意事項- 再填 % 本頁訂

/•A A7 B7 經濟部中央標準局貝工消費合作社印聚五、發明説明（η ) "" --- 電麼值VCC較V】高。在Tl期間，開啟開關13，首先對一資料線負載5欲充電至電壓vcc，此時，開關12開啟關斷PMOS電晶體U，另外，選擇器3之開關s,_Sn均為關斷以避免電流自電愿VCC逆流至階調電麼線群2，此一時間在下文中稱為預充期。接著，在丁2期間内，選擇器3内唯有S丨開啟以選擇階調電壓V1，當pM〇s電晶體u閘極經偏壓至VI ’而開關12和13均關斷，然後pM〇s電晶體開啟導通，而聚集在—資料線負栽5之電荷放電至電晶趙 U之没極接地面，而—資料線負栽5電壓快速地自VCC 降低至(νι-ντ)電壓。此—期間内電晶體u如同一源極隨耦器（source followed，以驅動一資料線負載5，故下文以-電晶體驅動期稱之。接著，在L期間内，當開關12 開啟，然後會關斷PMOS電晶體^，則階調電壓％經由開關12直接輸出至資料線負載5，而終止一輸出期。此一期間選擇器3德輸出直接輸出至一資料線負載5，故下文以-直接驅動期稱之。同樣地，接下來的輸出期間H 係在T4預充期將-資料線負載5預充至ν(χ電壓，在T5 電晶艘驅_τ5將經選擇之階調電壓Vna(Vn_vT)輸出至資料線負載5上’在Τ6直接驅動期直接將階調電壓\ 輸出至資料線負載5。以如是之驅動方法，φ_ 無需仰賴電晶體驅動期内以電晶體i i做為源極_器之階調，便可以低阻抗獲 :快速：動’並在直接驅動期内可直接輸出方式將選擇器 3之-輸出以高度精準電壓輸出至1。尤其請先閲讀背 ίι 之注- 意事項- 再填頁訂广本紙張尺度適用中國 A7 經滴部中央榇率局員工消費合作社印製五、發明説明（12 在直接驅動期内，輸出阻抗係仰賴一階調電塵而變動，故媒動速度取決於經由資料線負載阻抗與抗遲的時間常數。然而，在直接驅動期僅需對臨限電壓二之電壓差進行驅動，縱使具有相當大的時間常數，也可以在很短的時間内獲致所需的輸出電壓精度。因此，甚或阻阻值相當大，仍可於一全般輸出期間内獲致快速驅動。特別是抑制了流經阻值串之電流，而減低本實施例全般驅動電路的功率耗散。應注意在電晶體驅動期内，當— 任意階_ Vk滿足(VCC_ Vk)<_ ντ者，電晶體!】保持於關斷，故在直接驅動期内所需驅動之電壓差係等於或小於臨限電壓VT，以至於僅在直接驅動期獲致快速驅動。再者’當本實施例應用於具多輸出之一資料驅動器積體電路時’資料線-輸出電壓取決於包括阻值奉之阻值元件比例’故雖然積體電路間或積體電路内PMOS電晶體臨限電壓發生變動，仍可無須仰賴臨限電壓的變動，提供一高度精準的電壓輸出。因此，本實施例以一簡單電路架構便可同時實現高精度電壓輸出、快速驅動、以及低功率耗散等等。雖然第6圖所示為電壓源vcc為定電壓的例子，但是 vcc電壓的準位亦可於每—輸出期做變化。第7圖所示為第7囷所示為電壓源VCC的電壓準位於每一輸出期做改變之一第二驅動例，當電壓源vcc電壓更動為vcci和 VCC2、開關控制如同第6圖所示時，第7圖所示即為輸出波形圖。此例中’電壓係設定為VCCi>Vl>VCC2>Vn。 15 本紙張尺^標準（CNS) 請先閲讀背 ιέ 之注 I· 奢訂 t 五 A7 ----——________ 發明説明（13 ) ~~~~---- 本實施财右PM〇s電晶體u臨限電麼ντ的絕對值越小則更為有效。當使用纟有臨限電壓絕對值小之電晶體時，便會降低直接驅動期所需驅動的電壓差，而使堪動速度更為快速’以抑制流經阻值串之電流，降低所需之驅動速度極限内之功率耗散。第8圖係顯示根據本發明第二實施例液晶顯示器驅動電路的電路圖。此第二實施例具有—M m〇s電晶體（下文以NMQS電晶體稱之）14取代第5圖所示驅動電路之 PMOS電晶體11，NM〇s電晶體14係以没極連接一電壓源 VDD 〇 (請先閲讀背面之注意事項再填寫本頁)

第9圖所不為帛8圖之驅動電路内一驅動例兩個輸出期之輸出波形圖。表二為此例中每一開關的狀態。 ---— T, τ2 Τ3 τ4 Ts Τα 選擇電路3 全關僅S i開全關僅s x 6 - 1開開關12 開關 f 關 ------ 開開關13 開關開關 L 訂 Γ 經濟部中央標率局員工消費合作社印聚表二本實施例的驅動方法與第6圖者相似β Tl和I為預充期’ Τι和Ts為電晶體驅動期，丁3和八為選擇器3輸出係直接輸出至資料線負載5之直接驅動期，因此，與第一實施例同，苦以一簡單電路架構便可同時實現高精度電麋輪出、快速驅動、以及低功率耗散等等。本紙張尺度適用中國國家橾準（CMS ) A4規格（210X297公釐> A7 — — - — 0 / 五、發明説明（14 ) " ~~~ ' 请參照帛10圖’所示為根據本發明第三實施例液晶顯示器驅動電路的電路圖，與第一和第二實施例不同之處僅在於輸出電路4。此輸出電路4包括—輸出電路輸入端8、 -媒動電路輸出端9、-開關12、— NM〇s電晶體15、以及一 PMOS電晶體16。如同第一和第二實施例，開關 12係連接於輸出電路輸入端8和驅動電路輸出端9之間。 NMOS電晶體15具有一連接至電壓源VDD之汲極、—連接至輸出電路輸入端8之閘極、一連接至驅動電路輸出端 9之源極，PMOS電晶體16具有—接地的汲極、一連接至輸出電路輸入端8之閘極、以及一連接至驅動電路輸出端 9之源極。第11圖所示為第10圖之驅動電路内一驅動例的輸出波形圖。表三為此例中每一開關的狀態。 Τ, Τ2 T, m 選擇電路3 僅S!開僅S,開開1 12 關開關表三經濟部中央標準局貝工消費合作社印製 (請先閲讀背面之注意ί項再填寫本頁} 訂 Γ 根據此表將驅動方法簡略地描述。在下文的描述中， NMOS電晶體15和PMOS電晶體16的臨限電壓分別以心和VT表之。乃是一電晶體驅動期，開關12是關斷的，選擇器3内唯有Si開啟以選擇階調電壓V1，NMOS電晶雜 15和PMOS電晶體16的閘極經偏壓至vi，此時，當前一 17

經濟部中央標準局員工消費合作社印製五、發明説明（15 ) 輸出期内-資料線負載上電壓得保持於較Vl為低的話，則開啟NMOS電晶體15、關斷pM〇s電晶體16。然後， —資料線負載5上的電塵電壓快速地降低至(vi_vt)電壓。 2疋直接驅動週期，開關12是開啟的，故關斷麵⑽電晶體ί 5和P Μ 〇 S電晶體！ 6，則階調電壓v}直接輸出至資料線負載5 ’而終止一輸出期。接下來的輸出期間，在電晶體驅動期T3,經由選擇器3選擇階調電塵％，關斷匪〇s 電晶體15、開啟PM0S電晶體16，一資料線負載5上電塗决速地及於（Vn-VT)。然後，在Τ4直接驅動期將開關12 開啟，故關斷雇OS電晶體15和PM〇s電晶體16，則階調電壓Vn直接輸出至—資料線負載5。以如是之驅動方法，無需仰賴電晶體驅動期内以 Ρ μ 0 S電晶體i i做為源極隨㈣之階調，便可以低阻抗獲致决速驅動，並在直接驅動期内可直接輸出方式將選擇器 3之-輸出以高度精準電壓輸出至一資料線負冑5。必環注意地’雖然當所需輸出之電壓與於前一輸出期所保持之電壓間之電位差係低於NMOS電晶體15或pM〇s電晶體 16臨限電壓的絕對值，在Τι和τ3電晶體驅動期内，可關斷NMOS電晶體15和！>助8電晶體16，故唯當直接驅動期所需驅動之電壓差等於或小於臨限電壓時，方可獲致足夠的快速驅動能力。再者，本實施例免去了第一實施例之預充操作，故與第一實施例相較，苦節省更多的功率與獲致較快的驅動能力。其原因在於:當輸出電壓高於前一輪出期之輸出電壓， (請先聞讀背面之注意事項再填寫本頁) J · 訂 -Γ 本紙張尺度制中兩？^準（CNS )八4祕（21GX297公釐） A7 A7 經满部中央榡準局貝工消費合作·社印製 B7 五、發明説明（Ιό ) "---- 則在電晶體驅動期内會操作NMOS電晶體15 ;當輸出電壓低於前輸出期之輸出電壓，則會操作PMOS電晶體 Μ。如同第-實施例所述，甚或阻值_具有—大的阻值，本實施例也可得以快速驅動，對全般電路的功率耗散亦< 予以降低。此外，當本實施例應用於具多輸出之一資料驅動器積體電路時，雖然積體電路間或積體電路内電晶體臨限電壓發生變動，仍可提供高度精準的電壓輸出。曰必須注意地，雖然NMOS電晶體15汲極或pM〇s電晶體16汲極是如第1〇圖所示般連接至定電壓源，就每一輸出期也可以連接至具變動電壓之一任意電壓源。因此，本實施例以一簡單電路架構便可同時實現高精度電壓輸出、快速驅動、以及低功率耗散等等。請參照第12圖，所示為根據本發明第四實施例液晶顯示器凝動電路的電路Η，本實施例係料5騎示驅動電路進行部份改良，選擇電路3與輸出電路4結構均與第5 圖者相同。請參照第12圖，下文僅就與第5圖處明。一多值電壓產生電路“括：具有串接阻值元阻值_、η個（η為自然數）階調電壓、以及η個任意電壓，任意電壓係自每一階調電壓偏移一既定電壓，自阻值串内 2η個連接端輸出。一任意階調電壓係以Vk表之以為等於或小於η之自然數），而自階調電壓Vk偏移一電壓v〇k之一輔助電壓係以（Vk+Vok)表之，用以輸出階調電壓Vk或輔助電壓（Vk+Vok)之一階調電壓線係以Lk表之(k為等於或小於η之自然數）。須注意第12圖之v〇k小於零。開關 (請先閲讀背面之注^MlK項再填寫本頁}

，1T .1Γ 19

本紙張尺度通用中國國家標準（CNS ) A4規格（210X297公釐 A7 B7 五、發明説明（17 ) ~ S Wk和Swok係連接於阻值串内用以產生階調電壓¥]<;及輔助電壓（Vk+Vok)與階調電壓線Lk之間，經控制階調電壓 Vk或輔助電壓（vk+v〇k)及於階調電壓線^，對於所有让值之2n個開關係為一開關群6 ^為方便說明驅動方法，用以控制一階調電壓V i、一輔助電壓（V丨+ v〇丨）、一階調電壓Vn、以及一辅助電壓（Vn+v〇n)的開關，在開關群6内分別以開關101、1 〇2、1 〇3、104表之。第13圖所示為第圖之驅動電路内一驅動例在兩個輸出期間的輸出波形圖。表四為此例中開關1〇1_1〇4的狀態。 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標率局貝工消費合作社印製 Τ, Τ2 τ3 τ4 τ5 τ6 選擇電全關僅 S!開全關僅ί L開路3 開關101 關開 1 開開關102 開關開關開關103 關開關開丨開關104 關開關開關12 開關開關開丨開關13 開關開 f 表四根據此表將驅動方法簡略地描述。Τι至Τό中對開關 12和開關13的控制方法與第一實施例者相同，乃和乙是預充期，Τ2和Τ'5是電晶體驅動期，τ3和丁6是選擇電路3 訂疒 20 A7 B7 經濟部中央梯準局貝工消費合作社印裝五、發明説明（18 ) -輸出直接輸出至資料線負載5一者之直接驅動期。本例中尚提供開關群6，以下將詳述開關群6之控制暨功效。經由控制開關群6，在預充期和電晶體驅動期内使輔助電壓(Vk+V〇k)輸出至階調電壓線群2，而在直接驅動期内將階調電壓Vk輸出至階調電壓線群2。特別是在凡和^中，用以控制階調電壓輸出之開關諸如開關1〇1和1〇3均關斷，而用以控制輔助電壓輸出之開關1〇2和1〇4均開啟導通，當選擇電路3内一開關S,在丁2開啟時，一輔助電壓 (Vk+Vok)施於PM0S電晶體u之開極’則資料線負載$ 一者的電壓自預充電壓vcc快速地降低至（νι+ν〇1_ντ)。當在I中，用以控制階調電壓輸出之開關諸如開關ι〇ι和 103均開啟導通，而用以控制輔助電壓輸出之開關丨似和 104均關斷，階調電壓線群2的電壓自辅助電壓切換至階調電壓，而由選擇電路3所選擇之階調電壓則直接輪出至資料線負載5之一者。同樣地，由A至丁6，在丁5將電壓 (Vn+V〇n-VT)輸出，在丁6將一階調電壓輸出至資料線負載 5之一者，此舉對輸出一任意階調電壓vk亦然。藉由此驅動方法，可獲致類似第一實施例者之功效，但與第一實施例相較，本實施例可實現更快速驅動、更低功率耗散等優點，其間原因如下文詳述。當PM0S電晶體u之一基板偏壓與一源極電壓相等時，則在本實施例PM〇s電晶體u 之臨限電壓VT為定值而無關於閘極偏壓若何，本例中，對於多值電壓產生電路1内阻值串的設計，對所有k值而言，電壓Vok可設定於定值。在電晶體驅動期資料線負載請先閲讀背孓. ί王項再填寫本頁訂 r 21

I

My 經满部中央標準局員工消費合作社印聚 A7 B7五、發明説明（19 ) 5之一者電壓為（Vk+Vok-VT)，若當Vok設計成約具有VT 之值時，或獲致接近於所欲階調電壓Vk之快速驅動效果。雖然在第一實施例直接驅動期必須驅動PMOS電晶體臨限電壓VT的電壓差，本實施例藉由設定Vok在直接驅動期所需驅動之微小電壓差無涉於臨限電壓，因此，雖然阻值串經設計為具有較第一實施例者高之阻值，仍可獲致夠快速的驅動能力，藉以可抑制流經阻值串的電流，與第一實施例相較，更能降低驅動電路的功率耗散。此外，本實施例也適用於包括使用NMOS電晶體輸出電路之第二實施例，而可獲致類似之功效。接著，對於第一至第四實施例之液晶顯示器驅動電路，則以模擬所獲得關於驅動速度和功率耗散等結果，證明本發明之功效。由於第二實施例（第8圖）僅以NMOS電晶體取代第一實施例（第5圖）之PMOS電晶體，故功效應該與第一實施例者相同，因此對於第二實施例（第8圖）以證明功效之模擬將予以省略。此番模擬係對應於對角尺寸9英吋VGA面板之一資料線負載連接至本發明驅動電路（如第5、10' 12圖所示），並在每一驅動電路資料線端之輸出電壓變動，對驅動速度和功率耗散進行估算。第14圖所示為用以模擬一驅動電路之一資料負載的等效電路圖，一驅動電路1〇代表具有第 5、10、12圖電路結構之一資料線驅動電路，而一資料線負載20代表包括一液晶電容、接線阻值R!、接線電容 Co、以及端子.電阻 R3c 假若 Ri=5K Ω、R2= 1 OK C2、R3= 1G 22 (請先閱讀背面之注意事項再填寫本頁) -11 V- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7 B7 五、發明説明（20 )

Ω、Co=10pF，模擬中，驅動電路10之一任意電壓源VCC 與一供應電壓VDD(VDD=5V)等同，再者，驅動電路10至資料線負載的輸出期為40 β s。由於驅動速度與直接驅動期一階調相關，為能估算驅動速度，故將輸出設定電壓設定具有三個準位，0.5V、2.5V、4.5V，而一個週期的輸出係自4.5V的初始狀態操作，在第一輸出期以2.5V操作，在第二輸出期以0.5V操作，在第三輸出期以2.5V操作，在第四輸出期以4.5V操作。為估算驅動速度，自每一輸出期起點至供輸出設定電壓到達40mV精度之時間，則以 VGA面板一階調電壓精度（40mV)進行估算，必須注意預充期也包含在這個時間内。此外，為估算耗散功率，則於一週期内驅動資料線負載20以供應電壓VDD進席功率耗散之估算，故耗散功率為流經阻值串電流、以及資料線負載充放電，並為每資料線之驅動耗散功率。在供輸出多資料線驅動電路之情況下，流經阻值串之電流係與資料線數成正比，而驅動耗散功率亦與資料線成正比。經漓部中央標準局貝工消費合作社印裂 (請先閱讀背面之注意事項再填寫本頁) ν' 此外，為能與本發明做一比較，也對第一習知技術（第 1圖）做相同之模擬。此與本發明之比較係以10 # A電流流經第一習知技術之阻值串，第2圖係對第一習知技術做模擬所獲致之輸出波形圖。 (第一例）第15圖所示為第一實施例（第5圖）一個週期（四個輸出期）一資料線端電壓（虛線）暨在VDD供應電壓下所耗散功率P(實線）的輸出波形圖，而流經電阻串的電流1=10 " A， 23 本紙張尺度適用中國國家標準（+CNS ) Α4規格（210Χ297公釐）輪出期之驅動 A7 B7 五、發明説明（21 ) PMOS電日日體π的臨限電壓ντ=·〇 5V 時序即如表五。電路圖 =*=«=--- 輸出波形圖預充期電晶體驅動期直接驅動第一例第5圖第15圖 5 jtz s 3 // 〇 ί§_ 第二例第10圖第16圖 3 /y 〇一32 A S 第三例第12圖第17圖 5 β s MS 3 // « 第一習知第1圖第2圖 MS '---〜--- 技術 4〇 // s 11-------κ Λ-- I* (請先閲讀背面之注意事項再填寫本頁} 表五一預充期為5//s、一電晶體驅動期為3以3、、 -直接驅動期是32 // s ’與第—習知技術者（第2圖）= 明顯可知，在電晶體驅動期内對資料線端電壓的改變較^ 快速，表六係顯示與第一習知技術就4〇mV精度到達為與耗散功率的比較表。 *^τ 經濟部中央標準局貝工消費合作社印繁 24 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）

A

7 B 五、發明説明（22) 經濟部中央標隼局員工消費合作社印製習知一第三例 1' 1 宣画 1 第12圖 ——J Η-* 画 U\ 涵電路圖 HH 11 〇 Ι=5μΑ VT=-0.5V Vok=-0.55V j Ι=8μΑ Vt=0.5V VT=-0.5V 1 Ι=8μΑ VT=-0.2V Ι=10μΑ VT=-0.5V 驅動狀況 21.2 oo 20.8 21.2 22.6 5V->2.5V 40MV精度到達時間（i 〇〇 bo 12.7 Η-» OJ bo 14.0 40.5V 21.2 OO ’私 21.0 21.2 22.6 —2.5V 00 <1 H-* OO 13.0 13.9 -^4.5V 51.8 33.6 48.1 47.4 57.2 功率耗散（pW) 25 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 、-t A7 B7 五、發明説明（23 ) 當由阻值串所產生的階調電壓直接輸出至資料線負載 20時，因為時間常數隨階調電壓變動一般，驅動速度係隨著階調電壓變動。如表六所示，當輸出電壓為決定驅動電路驅動速度之2.5V時，40mV精度的到達時間最長。當驅動狀況為1=10 β A與VT=_〇.5V時，就驅動速度及耗散功率二者言，示於第5圖之驅動電路較第—習知技術者為差，這是因為示於第5圖之驅動電路需要預充，故需要一預充期以及因預充所需之充電放電時間。然而，若 PMOS電晶體11之臨限電壓ντ自VT=-0.5V更改vT=_ 0.2V、以及流經阻值串之電流為I=8 a Α時，則示於第5 圖之堪動電路就凝動速度及耗散功率二者言便較第一習知技術者為優。因此，當採用臨限電壓之絕對值較小的電晶體時，直接驅動期所需驅動之電壓差較小，驅動速度較快，故可抑制流經阻值串的電流，因而在所需驅動速度範圍内降低功率耗散。據此，根據本發明驅動電路（第5圖）的功效即如所示。 (第二例）經滴部中央標率局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁} 訂第16圖所示為第三實施例（第1〇圖）一個週期（四個輸出期）一資料線端電壓（虛線）暨在VDD供應電壓下所耗散功率P(實線）的輸出波形圖’而流經電阻串的電流〆 A，NMOS電晶體15的臨限電壓VT=0.5V，PMOS電晶體16的臨限電壓VT=-0.5V，MOS電晶體15、16二者之基板電壓均與源極電壓同’而一輸出期之驅動時序即如表五。第10圖所示之驅動電路無須預充、電晶體驅動期為 26 A7 五、發明説明（24 ) 3//s、以及直接驅動期是37以8,與第一習知技術者（第 2圖）相較明顯可知，纟電晶體驅動期内對資料線端電壓的改變較為快速，表六係顯示與第一習知技術就1LSB精度到達時間與耗散功率的比較表經濟部中央標準局貝工消費合作社印製第ίο圖所示之驅動電路無須預充，故4〇mV精度到達時間較示於第5圖之驅動電路為短’而預充所需耗散的功率則無。因此，就驅動速度及耗散功率二者言，甚或流經阻值串之電流為8 // A，第1〇圖所示之驅動電路較第5 圖所示之第一實施例驅動電路好。因此，當類似第一實施例般採用臨限電壓之絕對值較小的電晶體時，可獲致較快媒動速度與較低的功率耗散。 (第三例）第17圖所示為第四實施例（第12圖）一個週期（四個輸出期）一資料線端電壓（虛線）暨在VDD供應電壓下所耗散功率P(亨線）的輸出波形圖，而流經電阻串的電流1=5 " A，P型M〇s電晶體n的臨限電壓ντ=_〇 5V與v〇k=_ 〇.55V(k為自然數，等於或小於n)，而一輸出期之驅動時序即如表五。其驅動時序與第一實施例類似，預充期5 “ s、電晶體驅動期為3 μ s、以及直接驅動期是32 " s , 與第一習知技術者（第2圖）相較明顯可知，在電晶體驅動期内對資料線端電壓的改變較為快速，表六係顯示與第一習知技術40mV精度到達時間與耗散功率的比較表。可以選擇性設定第12圖驅動電路内電壓v〇k，若直接驅動期所需驅動之電壓差夠小，則將無關於電晶體的臨 27 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐）請先閱讀背面王 t i 訂經濟部中央標準局貝工消費合作社印装 ,A7 . B7 五、發明説明（25) 限電壓，以至於40mV精度到達時間夠小，抑制流經阻值串的電流。當電晶體驅動期施於PMOS電晶體11閘極之輔助偏壓為（Vk+Vok)<0，則閘極偏壓被設定為0V。此例t，當輸出電壓為0.5V，雖然理想之閘極偏壓為-0.05V，但實際上是0V，因此，40mV精度到達時間長些，譬如12.7V。然而，與示於第5圖之第一實施例與第10圖之驅動電路相較，本實施例可實現較快驅動速度與較低的功率耗散。雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍内，當可作更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。 (請先閲讀背面"·注意事^再填寫本頁) 訂本紙張尺度逋用中國國家標準（CNS ) A4規格（210X297公釐）

Claims

鯉濟部中央標率局貝工消費合作杜印製 A8 €8 D8 六、申請專利範圍 I —種液晶顯示器驅動電路，包括：多值電壓產生裝置，產生複數電壓；選擇電路裝置，自該多值電壓產生裝置所產生之該等電壓選擇驅動所需之一電壓；以及輸出電路裝置，輸入該選擇電路裝置所選擇之該電壓、以及輸出一所需電壓至一驅動電路輸出端；其中’該輸出電路裝置包括：一輸出電路輸入端，輸入該該選擇電路裝置所選擇之該電壓；該驅動電路輸出端；一第一電壓源；一第二電壓源；一第一開關，連接於該輸出電路輸入端和該驅動電路輸出端間；一電晶體，以一汲極連接該第一電壓源、以—開極連接該輸出電路輸入端、以及以一源極連接該驅動電路輸出端；以及 —第二開關，連接於該驅動電路輸出端和該第二電壓源間。 2.如申請專利範圍第丨項所述之該液晶顯示器驅動電路’其中’該輸出電路裝置具有三個驅動期狀態；在一第一驅動期間’藉由控制該第一開關和該第二開關，以該第二電壓源將該驅動電路輸出端預充至一既定電壓；於—第二驅動期間，該電晶體如同一源極隨耦器操作，以輸出一 29 (請先閲讀背面之注f項再填寫本頁} 、11. 本紙張尺度用中國國家橾準丨eNS > > 經濟部中央揉率局貝工消費合作社印装 * A8 B8 ------___ D8 k 六、申請專利範 -—— 電壓予該驅動電路輸出端；於一第三聪動期間，將該輸出電路輸入端處之電壓，經由該第一開關直接輸出至該驅動電路輸出端。 3·如申請專利範圍第1項所述之該液晶顯示器驅動電路’其中’該多值電壓產生裝置是一分壓電路，該分壓電路包括一第三電壓源、一第四電壓源、以及連接於該第三電壓源和該第四電壓源間之一阻值元件群。 4_如申請專利範圍第1項所述之該液晶顯示器驅動電路’其中’該多值電壓產生裝置包括：用以產生η個電壓 Vk (k=l，2”._，n)與 η 個輔助電壓 Vk+Vok (k=l，2,…，η)之裝置、用以輸出該等η個電壓Vk與該等η個輔助電麼vk+Vok 之一多值電壓產生裝置輸出端、用以控制該等η個電壓vk 一輸出及於該多值電壓產生裝置輸出端之一第一開關群、以及用以控制該等辅助電壓Vk+Vok —輸出及於該多值電壓產生裝置輸出端之一第二開關群。 5·—種液晶顯示器驅動電路，包括：多值電壓產生裝置，產生複數電壓；選擇電路裝置’自該多值電壓產生裝置所產生之該等電壓選擇驅動所需之一電壓；以及輸出電路裝置，輸入該選擇電路裝置所選擇之該電壓、以及輸出一所需電壓至一驅動電路輸出端；其中，該輸出電路裝置包括：一輸出電路輸入端，輸入該該選擇電路裝置所選擇之該電壓； 30 本紙張尺J交適用中國國家標準（CNS ) A4規格（210X：297公釐） - (請先閲讀背面之注意事項再填寫本頁) 、^τ 經濟部中央摞準局貝工消费合作社印製 A8 B8 C8 D8 申請專利範圍該驅動電路輸出端；一第一電壓源；一第二電壓源；一第一開關，連接於該輸出電路輸入端和該驅動電路輸出端間；一 η型通道MOS電晶體，以一汲極連接該第一電壓源、以一閘極連接該輸出電路輸入端、以及以一源極連接該驅動電路輸出端；以及一 P型通道MOS電晶體，以一汲極連接該第二電壓源、.以一閘極連接該輸出電路輸入端、以及以一源極連接該驅動電路輸出端。 6. 如申請專利範圍第5項所述之該液晶顯示器驅動電路’其中’該輸出電路裝置具有兩個驅動期狀態；於一第一駆動期間，該n型通道M〇s電晶體或該p型通道M〇s 電晶體如同一源極隨耦器操作，藉由控制該開關輸出一電壓予該驅動電路輸出端；於一第二驅動期間，將該輸出電路輸入端處之電壓，經由該開關直接輸出至該驅動電路輸出端。 7. 如申請專利範圍第5項所述之該液晶顯示器驅動電路，其中，該多值電壓產生裝置是一分壓電路，該分壓電路包括一第二電壓源、一第四電壓源、以及連接於該第三電壓源和該第四電壓源間之一阻值元件群。 8·如申請專利範圍第5項所述之該液晶顯示器驅動電路其中，該多值電壓產生裝置包括：用以產生！!個電壓 31 本纸張尺度逋用中國國 (請先Μ讀背面之注意事項再填寫本頁)

申請專利範圍 Vk (k-l，2，...，n)與 n 個輔助電壓 Vk+v〇k (k=i，2 n)之裝置、用以輸出該等n個電壓Vk與該等n個輔助電壓^k+v〇k 之一多值電壓產生裝置輸出端、用以控制該等η個電壓vk 一輸出及於該多值電壓產生裝置輸出端之一第一開關群、以及用以控制該等輔助電壓Vk+v〇k 一輸出及於該多值電壓產生裝置輸出端之一第二開關群。 (請先閲讀背面之注意事項再填寫本頁) 訂經濟部中央標率局貝工消費合作社印裝 32 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）