JP3856048B2 - 同じ極性を有するmisトランジスタを用いるシフトレジスタの改良 - Google Patents

同じ極性を有するmisトランジスタを用いるシフトレジスタの改良 Download PDF

Info

Publication number
JP3856048B2
JP3856048B2 JP52492397A JP52492397A JP3856048B2 JP 3856048 B2 JP3856048 B2 JP 3856048B2 JP 52492397 A JP52492397 A JP 52492397A JP 52492397 A JP52492397 A JP 52492397A JP 3856048 B2 JP3856048 B2 JP 3856048B2
Authority
JP
Japan
Prior art keywords
output
stage
transistor
semiconductor device
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP52492397A
Other languages
English (en)
Other versions
JPH11502355A (ja
Inventor
モリス,フランソワ
ルブラン,ユゲ
サンソン,エリック
Original Assignee
タレス アヴィオニクス エルセデ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by タレス アヴィオニクス エルセデ filed Critical タレス アヴィオニクス エルセデ
Publication of JPH11502355A publication Critical patent/JPH11502355A/ja
Application granted granted Critical
Publication of JP3856048B2 publication Critical patent/JP3856048B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • G09G3/3677Details of drivers for scan electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • G09G3/3688Details of drivers for data electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0283Arrangement of drivers for different directions of scanning
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0286Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Shift Register Type Memory (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

本発明は、同じ極性のMIS(金属絶縁半導体の略称)トランジスタを用いるシフトレジスタに係る。本発明は、特に、制限された個数の同じ極性のMISトランジスタを使用し、フラットスクリーンの画素のラインを選択し得るシフトレジスタの改良に関する。
フラットスクリーン、特に、液晶フラットスクリーンは、行及び列に配置された多数の電気光学セルから作られ、各電気光学セルは、スイッチング装置によって制御され、、液晶の境界を画成する2個の電極を含み、液晶の光学特性は液晶を横切る電界の値の関数として変えられる。この組立体は、スイッチング装置、電極、液晶、及び、“画素”又は画像ポイントと称される反対電極により構成される。上記画素のアドレス指定は、スイッチング装置又は列のオン状態及びオフ状態を制御する選択ライン、或いは、スイッチング装置がオン状態のとき、表示されるべきデータ信号、即ち、グレイスケールに対応した電極の端子に印加される電圧を伝達するデータのラインを用いて行われる。
特に有利な実施例によれば、電極、スイッチング装置、行及び列は、スクリーンのアクティブマトリックスを形成するように同じ基板上で被覆、食刻される。この場合、周辺制御回路、即ち、表示されるべき水平ラインを選択する選択ラインスキャナ、並びに、列を制御する回路は、能動マトリックスを含む基板上に直接集積させてもよく、能動マトリックスと同時に製造することが可能である。従って、特に、画素数が非常に多いとき、高い製造効率を達成するため、できる限り小さくかつ単純なな制御回路を備えることが必要である。更に、ディスプレイの全体に亘り同じ導電性タイプを備えた画素スイッチング装置として、半導体装置を使用する点が有利である。
半導体装置の制御は、1個以上のシフトレジスタによってアドレス指定されたラインにより行われ得る。特に、上記の説明で示唆された単純さの要求条件に適合し得るシフトレジスタ構造は、出願人THOMSON−LCDによる国際特許出願WO 92/15992に記載されている。この場合、1段のシフトレジスタは、6個のトランジスタを含み、2個のクロック信号、2個の正電源及び1個の負電源が供給される。このレジスタの動作は、レジスタ段の出力を制御するトランジスタのゲートが浮動状態にされ、レジスタ段の電位は、容量性の効果を介してクロック及び出力の電位に追従する。この効果は、“ブートストラップ”効果と称される。これにより、所望の時点に、出力をクロックの最高電位まで完全に充電させることが可能になる。この出力トランジスタには、出力トランジスタを予め充電させるトランジスタ及び出力トランジスタを放電させるトランジスタが関連する。
一方、上記3個のトランジスタの動作は、“ブートストラップ”効果が出力の適切な充電を行えるとしても、3個の補助トランジスタを使用する必要を生じさせる漂遊効果が伴うような動作である。
他の欠点は、あるトランジスタが永久ゲートストレスを受けること、即ち、結果的にトランジスタの閾値電圧をドリフトさせ、やがて装置全体の機能不良を生じさせるゲート上の正電圧を受けることである。
上記の欠点を解決するため、出願人THOMSON−LCDにより1994年5月17日に出願された仏国特許出願第94 05987号は、耐用期間が延ばされた3乃至4個のトランジスタを備えた単純化された回路を提案する。
かくして、仏国特許出願第94 05987号の図2に対応した図1に示される如く、選択ラインを制御し得るシフトレジスタ段21は、3個のトランジスタT1、Tp及びTdにより構成される。この場合、トランジスタT1はラインJ上の出力のノードDを制御する。トランジスタT1は、トランジスタTpにより予め充電され、トランジスタTdにより放電させられる。より厳密に説明すると、段21は、トランジスタTpのドレインを介して、符号22で示される場所で前のラインJ−1に接続される。トランジスタTpのゲートはそのドレインに接続され、一方、トランジスタTpのソースは、トランジスタT1のゲートに接続されたポイントGに接続される。他方で、ポイントGは、放電トランジスタTdを介して負電圧V−に接続され、放電トランジスタTdは次の段の出力で接続されたラインJ+1の電位により制御される。更に、ノードDは、トランジスタT1のソースに接続され、キャパシタンスCbを介してノードGに接続され、接地32に接続されたキャパシタンスC1により充電過程が電気的に表わされた選択されるべきラインJに接続される。クロック信号φ1は出力トランジスタT1のドレインに印加される。出力トランジスタT1のドレインとゲートとの間には、上記国際特許出願WO 92/15992を引用して説明した“ブートストラップ”効果を担う漂遊キャパシタンスCpがある。更に、この配置において、クロックφ1に対し厳密に相補的であるクロックφ2は、漂遊キャパシタンスCpの値と同じ容量値のキャパシタンスC2を介してノードGに接続される。
かくして、漂遊効果、即ち、“ブートストラップ”効果の影響は、(クロックφ1に対し相補的な)クロックφ2を、漂遊キャパシタンスCpの値と同じ容量値CtのキャパシタンスC2を介してトランジスタTpのゲートと連結することによって相殺される。2個のクロックが厳密に相補的であるならば、それらはノードG、即ち、トランジスタT1のゲート上に漂遊電圧を生じさせない。等価回路は、ノードGと接地32との間に、キャパシタンスC1=2×Ctを含む。このような構造は“ブートストラップ”効果を低減するので、ゲートの電圧がソース電圧の変化の小部分に追従するように、ソースノードDとゲートノードGとの間に“ブートストラップ”キャパシタンスCbを加える必要がある。かくして、60%の“ブートストラップ”比を得るためには、キャパシタンスCbがキャパシタンスCtの3倍の値を有するだけで充分である。必要とされるトランジスタの個数が従来技術の半分にされると共に、回路の耐用期間、即ち、装置全体の耐用期間が長くなる。
次に、横軸に時間スケール、縦軸に電位が表わされた図2a乃至2fを参照して上記回路の動作を説明する。前のラインJ−1がライン22にパルスを送るとき(図2c)、予備充電トランジスタTPはオン状態であり、“ブートストラップ”キャパシタンスCbを充電する。ノードGの電位(図2d)は、前の段に対応したラインJ−1の電位からトランジスタTpの閾値電圧の値が差し引かれた値まで上昇する。トランジスタT1はオン状態になる。次いで、クロックφ1が上昇し(図2a)、出力Jは、“ブートストラップ”キャパシタンスによってトランジスタT1のゲートを伴って追従する。トランジスタT1は完全にオン状態になり、ノードD及びラインJは、クロックφ1の電位が降下するまでクロックファイ1の電位(図2a)に完全に追従する。この瞬間に、次のラインJ+1は上昇し(図2f)、トランジスタT1が次のクロックビートの間にオン状態ではなくなるように(図2d)、“ブートストラップ”キャパシタンスCbを放電させるトランジスタTdをターンオンする。
図1を参照して説明した上記回路は、仏国特許出願第94 05987号において、出力信号の振幅よりも5乃至10ボルト小さい振幅を有する制御信号で動作し得るトランジスタを付加することにより改良された。この解決法を図3に示す。図3には、図1を参照して説明した例のトランジスタT1、Tp及びTdと同じ3個のトランジスタMN1、MN2及びMN3が示され、2入力n−1及びn+1はJ−1及びJ+1と同じであり、2個のクロック信号φ1及びφ2は逆位相であり、段の出力nは出力Jと同じであり、キャパシタンスC1、C2及びC1は、夫々、キャパシタンスC2、Cb及びC1に対応する。この例の場合に、ノードDを負電圧Vgoffに接続するリセット・ツウ・ゼロ型トランジスタMN4が設けられる。トランジスタMN4のゲートはノードZに接続され、ノードZ自体は次の段n+1の出力、又は、ラインn+2、即ち、一つおいて次の段の出力ラインに接続される。上記仏国特許出願に記載されている如く、上記構造によれば、単純化された回路を用いてゼロにリセットすることが可能になる。更に、出力ラインnと電圧Vcompとの間に、補償容量Ccompが設けられている。
本発明の目的は上記回路に種々の改良を行うことである。
従って、本発明は、各段が第1のノードに出力を有し、前の段の出力、次の段の出力、並びに、第1及び第2のクロック信号を送出する手段に接続された複数の縦続された段を含み、
上記段は、上記第1のクロック信号の高い値と低い値との間で出力を切り替える第1の半導体出力装置を含み、
上記第1の半導体出力装置は第2のノードの電位により制御され、上記第2のノード自体は、
−上記前の段の出力によって制御された第2の半導体装置を介して上記前の段の出力に接続され、
−上記次の段の出力によって制御された第3の半導体装置を介して負電位に接続され、
−第1のキャパシタンスを介して上記第2のクロック信号を送出する手段に接続されたシフトレジスタであって、
上記第2のノードと上記次の段の出力との間に設けられたキャパシタンスを更に有することを特徴とするシフトレジスタである。
上記キャパシタンスは、出力トランジスタのゲートに印加された信号降下を遅延させることが可能である。更に、このキャパシタンスは、放電トランジスタの寸法及び特性の重要性を緩和させ得る。かくして、放電トランジスタは、出力トランジスタのゲートを非常に急速に放電させないように寸法を定めらるべきである。出力トランジスタのゲートがクロックパルスφ1が降下する前に放電されるならば、クロックφ2に連結されたキャパシタンスの放電時間は、無視し得ない態様で増加する。従って、補助的なキャパシタンスの利用は、出力トランジスタのゲートに印加された電圧の降下を遅延させることが可能である。
また、本発明は、各段が第1のノードに出力を有し、前の段の出力、次の段の出力、並びに、第1及び第2のクロック信号を送出する手段に接続された複数の縦続された段を含み、
上記段は、上記第1のクロック信号の高い値と低い値との間で出力を切り替える第1の半導体出力装置を含み、
上記第1の半導体出力装置は第2のノードの電位により制御され、上記第2のノード自体は、
−上記前の段の出力によって制御された第2の半導体装置を介して上記前の段の出力に接続され、
−上記次の段の出力によって制御された第3の半導体装置を介して負電位に接続され、
−第1のキャパシタンスを介して上記第2のクロック信号を送出する手段に接続されたシフトレジスタであって、
上記第2の半導体装置の制御電圧をゼロ以下の値にラッチする手段を更に有することを特徴とするシフトレジスタである。
本発明の好ましい実施例によれば、上記手段は、上記第2の半導体装置のゲートと上記前の段の出力との間に接続されたキャパシタンスと、上記第2の半導体装置のゲートと負電圧との間に接続され、上記負電圧により制御される第5の半導体装置とにより構成される。
上記第5の半導体装置を用いることにより、第2の予備充電半導体装置のゲートを、半導体出力装置のゲートのあらゆる電圧上昇を充分に防止し得る電圧に維持することが可能になる。
本発明は、更に、各段が第1のノードに出力を有し、前の段の出力、次の段の出力、並びに、第1及び第2のクロック信号を送出する手段に接続された複数の縦続された段を含み、
上記段は、上記第1のクロック信号の高い値と低い値との間で出力を切り替える第1の半導体出力装置を含み、
上記第1の半導体出力装置は第2のノードの電位により制御され、
上記第2のノード自体は、
−上記前の段の出力によって制御された第2の半導体装置を介して上記前の段の出力に接続され、
−上記次の段の出力によって制御された第3の半導体装置を介して負電位に接続され、
−第1のキャパシタンスを介して上記第2のクロック信号を送出する手段に接続されたシフトレジスタであって、
出力ラインを低いレベルに維持する手段を更に有することを特徴とするシフトレジスタである。
本発明の好ましい実施例によれば、上記手段は、上記出力ラインと負電圧Vgoffとの間に接続された第6の半導体装置により構成され、上記第6の半導体装置はリセット・ツウ・ゼロパルスにより制御される。
これにより、第1の半導体装置を流れるリーク電流を補償し得るようになる。
本発明は、更に、各段が第1のノードに出力を有し、前の段の出力、次の段の出力、並びに、第1及び第2のクロック信号を送出する手段に接続された複数の縦続された段を含み、
上記段は、上記第1のクロック信号の高い値と低い値との間で出力を切り替える第1の半導体出力装置を含み、
上記第1の半導体出力装置は第2のノードの電位により制御され、上記第2のノード自体は、第1のキャパシタンスを介して上記第2のクロック信号を送出する手段に接続されたシフトレジスタであって、
上記第2のノードは、
−上記前の段の出力によって制御された第2の半導体装置を介して第1の高電位若しくは低電位に接続され、
−上記次の段の出力によって制御された第3の半導体装置を介して第2の高電位若しくは低電位に接続されることを特徴とするシフトレジスタである。
かくして、双方向のライン制御回路が得られる。これにより、第1及び第2の電位の極性に依存して、段n−1から段n+1に、或いは、段n+1から段n−1に、情報を移動させることが可能になる。
本発明の他の特徴及び利点は、以下の添付図面を参照した種々の実施例の説明を読むことにより明らかになる。図面において、
図1は、上記の従来技術によるシフトレジスタの段21を表わす図であり、
図2a乃至2fは、図1の装置の種々の信号のタイミングチャートを表わす図であり、
図3は、上記の従来技術によるシフトレジスタ段の他の実施例を表わす図であり、
図4乃至8は、図3に示されたシフトレジスタ段に対し行われた種々の改良を表わす図である。
図4乃至8の記述を簡単化するため、上記の図3の素子と同じ素子には同じ参照符号が付けられる。
以下の説明において、半導体装置は、トランジスタ、より詳しくは、MOSトランジスタからなり、TFTにより構成してもよい。しかし、本発明は、このタイプのトランジスタに制限されることはない。
図4に示される如く、本発明によれば、図3のシフトレジスタ段の第1の改良は、キャパシタンスC3を次の段n+1への接続用のノードZとノードGとの間に設けることにより得られる。上記キャパシタンスは、出力トランジスタMN2のゲートに印加された電圧の降下を遅延させ得る。かかるキャパシタンスの使用により、放電トランジスタMN3の寸法決定に大きい余裕が得られ、ラインnの降下時間を最適化することが可能になる。かくして、クロックφ1が高レベルにあり、出力ラインが高レベルにあるとき、トランジスタMN2のゲートに印加された電圧は出力電圧に追従する傾向がある。上記ラインの選択が解除されるとき、クロックφ1はゼロに変化する。トランジスタMN2がオン状態であるならば、出力nを低い電圧まで降下させることが可能である。シフトレジスタの次の段n+1は、高レベルに変化する。この場合、トランジスタMN3及びMN4は活性状態である。トランジスタMN4は、ラインをゼロにさせる影響を有し、一方、トランジスタMN3は、トランジスタMN2のゲート電圧を降下させる影響を有する。キャパシタンスC3を用いることにより、充電トランジスタMN1がオン状態になるとき、ポイントGの電圧は増加する。従って、トランジスタMN4はオン状態になり、容量性結合を介して、トランジスタMN4はトランジスタMN2に印加された電圧に追従する傾向がある。これにより、トランジスタMN2のゲートの放電は遅延される。
図5に示されるような他の改良によれば、第2の半導体装置のゲート電圧をゼロ以下の値にラッチする手段が設けられている。半導体装置MN1は、通常、図3に示されるように、ゲートがドレインに接続されたダイオードマウント型MOSトランジスタにより構成される。図5に示された改良型の例によれば、キャパシタンスC5が第1のトランジスタMN1のゲートと、第1のトランジスタのドレイン、即ち、前の段n−1の出力との間に設けられる。ダイオードマウント型MOSトランジスタよりなる補助的な半導体装置MN5が更に設けられている。このトランジスタMN5の一方の電極は、キャパシタンスC5とトランジスタMN1のゲートとの間に接続され、他方の電極は、好ましくは、V1≦V−≦Vgoffであるように選択された電圧V1に接続される。また、トランジスタMN5のゲートがV1に接続される。カップリングキャパシタンスC5と、リークトランジスタとして動作するトランジスタMN5とを使用することにより、充電トランジスタMN1のゲート電圧がゼロ以下になるように、充電トランジスタMN1を正確にラッチすることが可能になる。かくして、出力ラインn−1とトランジスタMN1のゲートとの間の容量性カップリングにより、出力ラインn−1がゼロまで降下したとき、キャパシタンスC5はゼロ未満の電圧になる。従って、トランジスタMN1は適切にラッチされる。更に、トランジスタMN5は、トランジスタMN1のゲート電圧が非常に低く降下するのを防止するため、電圧V1の“クランプ”ダイオードとして作用する。
その上、図5に示された段の動作を最適化するため、図4を参照して説明したキャパシタンスC3を、ノードGとノードZとの間でこの段に付加してもよい。
以下、図6を参照して、図3に示されたシフトレジスタ段に対し行われた他の改良を説明する。この場合、出力ラインnを低レベルに維持する手段が設けられる。図6に示される如く、上記手段は、出力ラインnと負電圧Vgoffとの間に接続された第6の半導体装置MN7により構成される。第6の半導体装置はリセット・ツウ・ゼロパルスにより制御される。詳述すると、第6の半導体装置は、2個の電極が出力ラインnと負電圧Vgoffとの間に接続されたMOSトランジスタMN7からなり、MOSトランジスタのゲートは、リセット・ツウ・ゼロパルスResetを受ける。
MOSトランジスタMN7によれば、出力トランジスタMN2を流れるリークとは無関係に、ラインを低レベルに維持することが可能になる。実際上、トランジスタMN7は、半クロック期間毎にキャパシタンスC1を負電圧Vgoffにリセットする。
以下、図7を参照して、シフトレジスタ段を双方向形式で動作させ得る具体的な実施例を説明する。この段によれば、出力トランジスタMN2を充電及び放電させるため夫々使用されるMOSトランジスタMN1及びMN3の電極に印加された電圧Vh及びVbの極性に依存して、段n−1から段n+1に、若しくは、段n+1から段n−1に情報を移動させることが可能である。かくして、図7に明瞭に示される如く、予備充電トランジスタMN1は段n−1の出力に接続され、トランジスタMN1の一方の電極は、高レベル又は低レベルに選択可能な電圧Vbに接続される。その上、放電トランジスタMN3のゲートは、従来の方法で段n+1に接続され、トランジスタMN3の一方の電極は、電圧Vbに依存して低レベル又は高レベルに選択される電圧Vhに接続される。図7に示された実施例において、出力ラインnと出力電圧Vgoffとの間に接続された第6の半導体装置MN7が使用されるが、MOSトランジスタにより構成される第6の半導体装置は、段n−1から段nへのパス又はその逆のパス毎にキャパシタンスC1を電圧Vgoffにリセットすべく、前の段n−1に連結されたゲートを有する。
図7を参照して説明したシフトレジスタ段は、動作の方向に依存してトランジスタMN1又はMN3を通る電流リークに反応する欠点がある。従って、図3の実施例において、電圧V−は一般的に電圧Vgoffよりも小さく、その結果として、選択されていない段における出力トランジスタMN2は、クロックが正側に変化するとき、キャパシタンスC1を充電させないように充分に小さい出力電流を有する。典型的に、アモルファスシリコンベースのトランジスタの場合に、V−≦Vgoff−2ボルトである。
上記欠点を解決するため、図8に示された解決法が使用される。この場合、トランジスタMN1のゲートは、図5の実施例と同様に、カップリングキャパシタンスC5を介して前の段の出力ラインに接続され、ダイオードマウント型MOSトランジスタMN5は、キャパシタンスC及びトランジスタMN1の共通ポイントと、ポイントGとの間に接続される。同様に、放電トランジスタMN3は、カップリングキャパシタンスC6を介して次の段に接続され、トランジスタMN6からなる“クランプ”ダイオードが更に設けられている。図8の実施例において、ノードGは電圧V1に連結されている。実際上、図7及び8の実施例において、トランジスタMN1及びMN3は、段が双方向に動作し得るように対称的な役割を果たす。
上記の種々の改良は、請求の範囲に記載されるように互いに組み合わせても構わないことが当業者には明らかである。

Claims (10)

  1. 各段(n)が第1のノード(D)に出力を有し、前の段(n−1)の出力、次の段(n+1)の出力、並びに、第1及び第2のクロック信号(φ1,φ2)を送出する手段に接続されている複数の縦続された段(n−1,n,n+1)を含み、
    上記段は上記第1のクロック信号(φ1)の高い値と低い値との間で出力(n)を切り替える第1の半導体出力装置(MN2)を含み、
    上記第1の半導体出力装置は第2のノード(G)の電位により制御され、
    上記第2のノード自体は、
    −上記前の段(n−1)の出力によって制御される第2の半導体装置(MN1)を介して上記前の段(n−1)の出力に接続され、
    −上記次の段(n+1)の出力によって制御される第3の半導体装置(MN3)を介して負電位(V−)に接続され、
    −第1のキャパシタンス(C2)を介して上記第2のクロック信号(φ2)を送出する手段に接続されている、シフトレジスタであって、
    上記第2のノード(G)と上記次の段(n+1)の出力との間に設けられたキャパシタンス(C3)を更に有することを特徴とするレジスタ。
  2. 上記段の出力(n)は、上記次の段(n+1)の出力又は一つおいて次の段(n+2)の出力により制御される第4の半導体装置(MN4)を介して負電圧(Vgoff)に接続されていることを特徴とする請求項1記載のレジスタ。
  3. 上記第2の半導体装置(MN1)の制御電圧をゼロ以下の値にラッチする手段を更に有することを特徴とする請求項1又は2記載のレジスタ。
  4. 上記ラッチする手段は、上記第2の半導体装置(MN1)のゲートと、上記前の段(n−1)の出力との間に接続されたキャパシタンスと、
    上記第2の半導体装置(MN1)のゲートとある電圧(V1)との間に接続され、上記電圧(V1)により制御される第5の半導体装置(MN5)とにより構成されることを特徴とする請求項3記載のレジスタ。
  5. 上記電圧(V1)は、
    V1≦V−≦Vgoff
    となるように選択されることを特徴とする請求項4記載のレジスタ。
  6. 出力ライン(n)を低レベルに維持する手段を更に有することを特徴とする請求項1乃至5のうちいずれか1項記載のレジスタ。
  7. 上記出力ライン(n)を低レベルに維持する手段は、
    上記出力ラインと負電圧(Vgoff)との間に接続され、リセット・ツウ・ゼロパルスにより制御される第6の半導体装置により構成されることを特徴とする請求項6記載のレジスタ。
  8. 上記段の出力(n)は、上記次の段(n+1)の出力又は一つおいて次の段(n+2)の出力により制御される第4の半導体装置(MN4)を介して負電圧(Vgoff)に接続されていることを特徴とする請求項乃至のうちいずれか1項記載のレジスタ。
  9. 上記半導体装置は、MISトランジスタ、好ましくは、TFTトランジスタにより構成されることを特徴とする請求項1乃至のうちいずれか1項記載のレジスタ。
  10. 上記第1及び第2のクロック信号(φ1,φ2)は逆位相の同じクロック信号から得られることを特徴とする請求項1乃至のうちいずれか1項記載のレジスタ。
JP52492397A 1996-01-11 1997-01-09 同じ極性を有するmisトランジスタを用いるシフトレジスタの改良 Expired - Lifetime JP3856048B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
FR9600260A FR2743662B1 (fr) 1996-01-11 1996-01-11 Perfectionnement aux registres a decalage utilisant des transistors mis de meme polarite
FR96/00260 1996-01-11
PCT/FR1997/000038 WO1997025716A1 (fr) 1996-01-11 1997-01-09 Perfectionnement aux registres a decalage utilisant des transistors 'mis' de meme polarite
US08/926,536 US6064713A (en) 1996-01-11 1997-09-10 Shift register using "MIS" transistors of like polarity

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005341578A Division JP4035548B2 (ja) 1996-01-11 2005-11-28 同じ極性を有するmisトランジスタを用いるシフトレジスタの改良

Publications (2)

Publication Number Publication Date
JPH11502355A JPH11502355A (ja) 1999-02-23
JP3856048B2 true JP3856048B2 (ja) 2006-12-13

Family

ID=26232436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52492397A Expired - Lifetime JP3856048B2 (ja) 1996-01-11 1997-01-09 同じ極性を有するmisトランジスタを用いるシフトレジスタの改良

Country Status (5)

Country Link
US (1) US6064713A (ja)
EP (1) EP0815562B1 (ja)
JP (1) JP3856048B2 (ja)
FR (1) FR2743662B1 (ja)
WO (1) WO1997025716A1 (ja)

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2772501B1 (fr) * 1997-12-15 2000-01-21 Thomson Lcd Dispositif de commande matriciel
FR2776107A1 (fr) 1998-03-10 1999-09-17 Thomson Lcd Procede d'affichage de donnees sur un afficheur matriciel
JP3680601B2 (ja) 1998-05-14 2005-08-10 カシオ計算機株式会社 シフトレジスタ、表示装置、撮像素子駆動装置及び撮像装置
KR100281336B1 (ko) * 1998-10-21 2001-03-02 구본준 쉬프트 레지스터 회로
JP4181710B2 (ja) * 1998-10-21 2008-11-19 エルジー ディスプレイ カンパニー リミテッド シフトレジスタ
GB2343310A (en) * 1998-10-27 2000-05-03 Sharp Kk Clock pulse generator for LCD
GB2343309A (en) * 1998-10-27 2000-05-03 Sharp Kk Clock pulse generator for LCD
KR100430099B1 (ko) * 1999-03-02 2004-05-03 엘지.필립스 엘시디 주식회사 쉬프트 레지스터 회로
JP4570718B2 (ja) * 1999-12-28 2010-10-27 ティーピーオー ホンコン ホールディング リミテッド 液晶駆動回路装置
FR2805650B1 (fr) * 2000-02-25 2005-08-05 Thomson Lcd Procede de compensation d'un circuit capacitif perturbe et application aux ecrans de visualisation matriciels
TW546615B (en) 2000-11-22 2003-08-11 Hitachi Ltd Display device having an improved voltage level converter circuit
KR100752602B1 (ko) * 2001-02-13 2007-08-29 삼성전자주식회사 쉬프트 레지스터와, 이를 이용한 액정 표시 장치
JP4785271B2 (ja) 2001-04-27 2011-10-05 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
TW582005B (en) 2001-05-29 2004-04-01 Semiconductor Energy Lab Pulse output circuit, shift register, and display device
JP3774678B2 (ja) * 2002-05-10 2006-05-17 アルプス電気株式会社 シフトレジスタ装置および表示装置
JP2004173168A (ja) * 2002-11-22 2004-06-17 Fujitsu Ltd マルチプレクサ回路
JP4339103B2 (ja) 2002-12-25 2009-10-07 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP4425547B2 (ja) * 2003-01-17 2010-03-03 株式会社半導体エネルギー研究所 パルス出力回路、シフトレジスタ、および電子機器
JP4522057B2 (ja) * 2003-06-30 2010-08-11 三洋電機株式会社 表示装置
GB2431529B (en) * 2004-03-31 2007-08-22 Lg Philips Lcd Co Ltd Shift register and driving method thereof
US7289594B2 (en) * 2004-03-31 2007-10-30 Lg.Philips Lcd Co., Ltd. Shift registrer and driving method thereof
GB0417132D0 (en) * 2004-07-31 2004-09-01 Koninkl Philips Electronics Nv A shift register circuit
TW200703224A (en) * 2005-03-22 2007-01-16 Koninkl Philips Electronics Nv A shift register circuit
TW200703195A (en) 2005-03-22 2007-01-16 Koninkl Philips Electronics Nv A shift register circuit
DE602006009401D1 (de) * 2005-07-26 2009-11-05 Koninkl Philips Electronics Nv Multi-input-kreis
TWI316219B (en) * 2005-08-11 2009-10-21 Au Optronics Corp A three-level driving shift register
FR2889763B1 (fr) * 2005-08-12 2007-09-21 Thales Sa Afficheur matriciel a affichage sequentiel des couleurs et procede d'adressage
JP5100993B2 (ja) * 2005-09-09 2012-12-19 ティーピーオー、ホンコン、ホールディング、リミテッド 液晶駆動回路およびこれを有する液晶表示装置
US9922600B2 (en) 2005-12-02 2018-03-20 Semiconductor Energy Laboratory Co., Ltd. Display device
FR2894370B1 (fr) 2005-12-07 2008-06-06 Thales Sa Afficheur matriciel sequentiel couleur a cristaux liquides
FR2894369B1 (fr) * 2005-12-07 2008-07-18 Thales Sa Procede d'adressage ameliore pour un afficheur matriciel a cristaux liquides
JP4912000B2 (ja) * 2006-03-15 2012-04-04 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
JP5079350B2 (ja) 2006-04-25 2012-11-21 三菱電機株式会社 シフトレジスタ回路
TWI342544B (en) * 2006-06-30 2011-05-21 Wintek Corp Shift register
JP4956091B2 (ja) * 2006-08-25 2012-06-20 カシオ計算機株式会社 シフトレジスタ及び電子装置
JP2007048439A (ja) * 2006-08-25 2007-02-22 Casio Comput Co Ltd シフトレジスタ及び電子装置
TWI427602B (zh) * 2006-10-17 2014-02-21 Semiconductor Energy Lab 脈衝輸出電路、移位暫存器及顯示裝置
JP4970004B2 (ja) * 2006-11-20 2012-07-04 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置、並びに信号生成回路
TWI351006B (en) * 2007-02-02 2011-10-21 Ind Tech Res Inst Level shifter for gate driver
JP4912186B2 (ja) * 2007-03-05 2012-04-11 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
TWI373019B (en) * 2007-05-09 2012-09-21 Chunghwa Picture Tubes Ltd Shift register and shift register apparatus therein
FR2920907B1 (fr) 2007-09-07 2010-04-09 Thales Sa Circuit de commande des lignes d'un ecran plat a matrice active.
US7831010B2 (en) 2007-11-12 2010-11-09 Mitsubishi Electric Corporation Shift register circuit
JP4779165B2 (ja) * 2007-12-19 2011-09-28 奇美電子股▲ふん▼有限公司 ゲートドライバ
CN103036548B (zh) * 2007-12-28 2016-01-06 夏普株式会社 半导体装置和显示装置
RU2458460C2 (ru) * 2007-12-28 2012-08-10 Шарп Кабусики Кайся Полупроводниковое устройство и дисплейное устройство
WO2009084280A1 (ja) * 2007-12-28 2009-07-09 Sharp Kabushiki Kaisha 表示駆動回路、表示装置及び表示駆動方法
CN101965607B (zh) * 2007-12-28 2013-08-14 夏普株式会社 辅助电容配线驱动电路和显示装置
JP4835626B2 (ja) * 2008-04-03 2011-12-14 ソニー株式会社 シフトレジスタ回路、表示パネル及び電子機器
CN101556831B (zh) * 2008-04-10 2011-04-13 北京京东方光电科技有限公司 移位寄存器
CN101604551B (zh) * 2008-06-10 2012-05-30 北京京东方光电科技有限公司 移位寄存器及其栅线驱动装置
FR2934919B1 (fr) * 2008-08-08 2012-08-17 Thales Sa Registre a decalage a transistors a effet de champ.
FR2936087B1 (fr) * 2008-09-16 2012-03-23 Thales Sa Registre a decalage a transistors a effet de champ.
JP5665299B2 (ja) 2008-10-31 2015-02-04 三菱電機株式会社 シフトレジスタ回路
JP5188382B2 (ja) * 2008-12-25 2013-04-24 三菱電機株式会社 シフトレジスタ回路
US8330702B2 (en) 2009-02-12 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, display device, and electronic device
TWI421872B (zh) * 2009-03-24 2014-01-01 Au Optronics Corp 能降低耦合效應之移位暫存器
US8872751B2 (en) 2009-03-26 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having interconnected transistors and electronic device including the same
US8319528B2 (en) 2009-03-26 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having interconnected transistors and electronic device including semiconductor device
EP2234100B1 (en) * 2009-03-26 2016-11-02 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TWI465039B (zh) * 2009-10-15 2014-12-11 Au Optronics Corp 移位暫存器電路
TWI430282B (zh) * 2009-12-08 2014-03-11 Innolux Corp 移位暫存器、閘極驅動器以及電子系統
CN102110478B (zh) * 2009-12-28 2015-09-02 群创光电股份有限公司 具有移位寄存器的电子系统
CN102834871B (zh) * 2010-05-24 2015-06-10 夏普株式会社 移位寄存器
FR2975213B1 (fr) 2011-05-10 2013-05-10 Trixell Sas Dispositif d'adressage de lignes d'un circuit de commande pour matrice active de detection
KR101983976B1 (ko) * 2011-05-13 2019-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102411917A (zh) * 2011-12-21 2012-04-11 深圳市华星光电技术有限公司 液晶面板的驱动电路及液晶显示器
JP5496270B2 (ja) * 2012-06-29 2014-05-21 三菱電機株式会社 ゲート線駆動回路
US9171842B2 (en) 2012-07-30 2015-10-27 Semiconductor Energy Laboratory Co., Ltd. Sequential circuit and semiconductor device
KR20140020484A (ko) * 2012-08-08 2014-02-19 삼성디스플레이 주식회사 주사 구동 장치 및 그 구동 방법
US9412764B2 (en) 2012-11-28 2016-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
CN103226980B (zh) * 2013-03-29 2015-09-09 京东方科技集团股份有限公司 一种移位寄存单元、栅极驱动装置及显示装置
CN103258500B (zh) * 2013-04-24 2015-02-04 合肥京东方光电科技有限公司 一种移位寄存单元及显示装置
CN103514854B (zh) * 2013-10-28 2015-06-03 京东方科技集团股份有限公司 公共电极电压补偿控制电路及方法、阵列基板、显示装置
CN103745706B (zh) * 2013-12-31 2016-01-06 深圳市华星光电技术有限公司 三阶驱动的阵列基板行驱动电路
US9256088B2 (en) 2013-12-31 2016-02-09 Shenzhen China Star Optoelectronics Technology Co., Ltd. Three-level-driven array substrate row driving circuit
CN105047127B (zh) * 2015-09-21 2017-12-22 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、行扫描驱动电路、显示装置
CN105528986B (zh) * 2016-02-03 2018-06-01 京东方科技集团股份有限公司 去噪方法、去噪装置、栅极驱动电路和显示装置
CN106128353B (zh) * 2016-09-06 2019-07-12 中南大学 一种tft集成的行扫描驱动电路及其驱动方法
CN107591139B (zh) * 2017-09-22 2020-12-25 京东方科技集团股份有限公司 扫描触发单元、栅极驱动电路及其驱动方法和显示装置
US11296693B1 (en) * 2021-01-27 2022-04-05 Micron Technology, Inc. Apparatuses and methods for compensating for crosstalk noise at input receiver circuits

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE564880C (de) * 1930-08-19 1932-11-24 Ig Farbenindustrie Ag Verfahren zur Herstellung von Viskose
FR2720185B1 (fr) * 1994-05-17 1996-07-05 Thomson Lcd Registre à décalage utilisant des transistors M.I.S. de même polarité.
US5434899A (en) * 1994-08-12 1995-07-18 Thomson Consumer Electronics, S.A. Phase clocked shift register with cross connecting between stages

Also Published As

Publication number Publication date
FR2743662A1 (fr) 1997-07-18
FR2743662B1 (fr) 1998-02-13
EP0815562A1 (fr) 1998-01-07
US6064713A (en) 2000-05-16
WO1997025716A1 (fr) 1997-07-17
EP0815562B1 (fr) 2002-07-03
JPH11502355A (ja) 1999-02-23

Similar Documents

Publication Publication Date Title
JP3856048B2 (ja) 同じ極性を有するmisトランジスタを用いるシフトレジスタの改良
JP4035548B2 (ja) 同じ極性を有するmisトランジスタを用いるシフトレジスタの改良
US6052426A (en) Shift register using M.I.S. transistors of like polarity
JP4126613B2 (ja) 液晶表示装置のゲート駆動装置及び方法
US6426743B1 (en) Shift register
KR100297140B1 (ko) 저전력소비와 정밀한 전압출력을 갖는 액정 표시용 구동 회로
KR100516238B1 (ko) 표시 장치
US7586473B2 (en) Active matrix array device, electronic device and operating method for an active matrix array device
US6243066B1 (en) Drive circuit for liquid-crystal displays and liquid-crystal display including drive circuits
US6498596B1 (en) Driving circuit for display device and liquid crystal display device
EP1864297B1 (en) Shift register circuit using two bootstrap capacitors
TW575850B (en) Display device
US8896512B2 (en) Display device for active storage pixel inversion and method of driving the same
US7027551B2 (en) Shift register
JPH08263026A (ja) データ・ライン駆動回路
US6919874B1 (en) Shift register using M.I.S. transistors and supplementary column
KR20070073634A (ko) 시프트 레지스터 회로 및 그것을 구비한 화상표시장치
US5631940A (en) Thin film boot strap shift register
KR20080011896A (ko) 게이트 온 전압 발생회로와 게이트 오프 전압 발생회로 및이들을 갖는 액정표시장치
JPH08263024A (ja) ビデオ信号供給装置
JP2014524588A (ja) 活性蓄積画素反転に適した画素回路、表示回路および表示装置、ならびに、画素回路の駆動方法
JPH1185115A (ja) 液晶装置及びその駆動方法、並びにそれを用いた投写型表示装置及び電子機器
US6919752B2 (en) Level shifter and latch with the same built in
JP2000039870A (ja) 液晶表示装置
JPH05134628A (ja) 液晶表示体駆動装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060905

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130922

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term