CN103226980B - 一种移位寄存单元、栅极驱动装置及显示装置 - Google Patents

一种移位寄存单元、栅极驱动装置及显示装置 Download PDF

Info

Publication number
CN103226980B
CN103226980B CN201310108269.7A CN201310108269A CN103226980B CN 103226980 B CN103226980 B CN 103226980B CN 201310108269 A CN201310108269 A CN 201310108269A CN 103226980 B CN103226980 B CN 103226980B
Authority
CN
China
Prior art keywords
signal
transistor
shifting deposit
deposit unit
level signal
Prior art date
Application number
CN201310108269.7A
Other languages
English (en)
Other versions
CN103226980A (zh
Inventor
杨飞
Original Assignee
京东方科技集团股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司 filed Critical 京东方科技集团股份有限公司
Priority to CN201310108269.7A priority Critical patent/CN103226980B/zh
Publication of CN103226980A publication Critical patent/CN103226980A/zh
Application granted granted Critical
Publication of CN103226980B publication Critical patent/CN103226980B/zh

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • G09G3/3677Details of drivers for scan electrodes suitable for active matrices only
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift register stack stores, push-down stores
    • G11C19/28Digital stores in which the information is moved stepwise, e.g. shift register stack stores, push-down stores using semiconductor elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0286Details of a shift registers arranged for use in a driving circuit

Abstract

本发明实施例提供了一种移位寄存单元、栅极驱动装置及显示装置,用以解决现有技术无法实现双向扫描的功能的问题。该移位寄存单元包括:驱动模块,用于在正向扫描时,当正向选择信号为第一电平信号或由第一电平信号变为第二电平信号时,控制上拉结点的信号为第一电平信号;并在反向选择信号为第一电平信号时,控制上拉结点的信号为第二电平信号;以及在反向扫描时,当反向选择信号为第一电平信号或由第一电平信号变为第二电平信号且反向扫描信号为第一电平信号时,控制上拉结点的信号为第一电平信号;并在正向选择信号为第一电平信号时,控制上拉结点的信号为第二电平信号;输出模块,用于在上拉结点的信号的控制下将接收到的时钟信号从输出。

Description

一种移位寄存单元、栅极驱动装置及显示装置

技术领域

[0001] 本发明涉及显示技术领域,尤其涉及一种移位寄存单元、栅极驱动装置及显示装置。

背景技术

[0002]液晶显示器(liquid crystal display,IXD)或有机发光二极管(OrganicLight-Emitting D1de, 0LED)具有低福射、体积小及低耗能等优点,已逐渐取代传统的阴极射线管显示器(cathode ray tube display,CRT),因而被广泛地应用在笔记本电脑、个人数字助理(personal digital assistant,PDA)、平面电视,或移动电话等信息产品上。传统液晶显示器的方式是利用外部驱动芯片来驱动面板上的芯片以显示图像,但为了减少元件数目并降低制造成本,近年来逐渐发展成将驱动电路结构直接制作于显示面板上,例如采用将栅极驱动电路(gate driver)整合于液晶面板(gate on array, G0A)的技术。

[0003]目前,常用的移位寄存单元如图1所示,包括晶体管Tl、晶体管T2、晶体管T3,电容Cl和下拉电路11 ;假设图1所示的移位寄存单元为第N级移位寄存单元,则晶体管Tl的栅极接收第N-1级移位寄存单元的输出的信号,晶体管Tl的源极接收VDD信号,晶体管Tl的漏极连接晶体管Τ2的栅极,晶体管Τ2的源极接收时钟信号CLK,晶体管Τ2的漏极为第N级移位寄存单元的输出端,电容Cl的一端连接晶体管Τ2的栅极,电容Cl的另一端连接晶体管Τ2的漏极,晶体管Τ3的源极连接晶体管Τ2的栅极,晶体管Τ3的栅极接收第Ν+1级移位寄存单元的输出的信号,晶体管Τ3的漏极接收VSS信号,下拉电路分别连接晶体管Τ2的栅极和晶体管Τ2的漏极。

[0004] 在第N-1级移位寄存单元输出的信号使晶体管Tl开启时,晶体管Τ2的栅极接收到VDD信号,晶体管Τ2开启,第N级移位寄存单元输出CLK信号,此时,第Ν+1级移位寄存单元接收到第N级移位寄存单元输出地CLK信号并使晶体管Τ3开启,晶体管Τ2的栅极接收VSS信号,晶体管Τ2关闭,之后,下拉电路11用来使第N级移位寄存单元稳定输出电压。

[0005] 采用这种移位寄存单元的显示装置仅能以特定方向进行扫描,例如依次扫描第I条至第N条栅极线,但是,在一些特殊情况下,需要对显示装置显示的画面进行180°翻转,采用这种移位寄存单元的显示装置无法实现这一功能。

发明内容

[0006] 本发明实施例提供了一种移位寄存单元、栅极驱动装置及显示装置,用以解决现有的移位寄存单元无法实现双向扫描的功能的问题。

[0007] 基于上述问题,本发明实施例提供的一种移位寄存单元,包括驱动模块和输出模块;所述驱动模块和所述输出模块相连;其中,所述驱动模块和所述输出模块相连的连接点为上拉结点;

[0008] 所述驱动模块,用于在正向选择信号为第一电平信号且正向扫描信号为第一电平信号时,控制上拉结点的信号为第一电平信号,在正向选择信号由第一电平信号变为第二电平信号且正向扫描信号为第一电平信号时,控制上拉结点的信号为第一电平信号;并在正向扫描信号为第一电平信号且反向选择信号为第一电平信号时,控制上拉结点的信号为第二电平信号;以及在反向选择信号为第一电平信号且反向扫描信号为第一电平信号时,控制上拉结点的信号为第一电平信号,并在反向选择信号由第一电平信号变为第二电平信号且反向扫描信号为第一电平信号时,控制上拉结点的信号为第一电平信号;并在反向扫描信号为第一电平信号且正向选择信号为第一电平信号时,控制上拉结点的信号为第二电平信号;

[0009] 输出模块,用于在上拉结点的信号为第一电平信号时,将接收到的时钟信号从所述移位寄存单元的输出端输出,并在上拉结点的信号为第二电平信号时,控制所述移位寄存单元的输出端停止输出接收到的时钟信号;

[0010] 所述正向选择信号为所述移位寄存单元的前一级移位寄存单元的输出端输出的信号,所述反向选择信号为所述移位寄存单元的后一级移位寄存单元的输出端输出的信号。

[0011] 本发明实施例还提供一种栅极驱动装置,所述装置包括N+2级本发明实施例提供的移位寄存单元,第η级移位寄存单元将第mod(n/4)时钟信号作为接收到的时钟信号,其中,η = 1,…,N,η为正整数;除第零级移位寄存单元和第Ν+1级移位寄存单元之外,每一级移位寄存单元接收自身的前一级移位寄存单元输出的信号作为正向选择信号,并接收自身的后一级移位寄存单元输出的信号作为反向选择信号;第零级移位寄存单元接收初始触发信号作为正向选择信号,并接收第一级移位寄存单元输出的信号作为反向选择信号;第Ν+1级移位寄存单元接收初始触发信号作为反向选择信号,并接收第N级移位寄存单元输出的信号作为正向选择信号。

[0012] 本发明实施例还提供一种栅极驱动装置,所述装置包括Ν+2级本发明实施例提供的移位寄存单元,第η级移位寄存单元将第mod (n/4)时钟信号作为接收到的时钟信号,其中,η = 0,1,…,N,Ν+1,η为正整数;除第零级移位寄存单元、第一级移位寄存单元、第N级移位寄存单元和第Ν+1级移位寄存单元之外,每一级移位寄存单元接收自身的前一级移位寄存单元输出的信号作为正向选择信号和反向反馈信号,并接收自身的后一级移位寄存单元输出的信号作为反向选择信号和正向反馈信号;第一级移位寄存单元接收初始触发信号作为正向选择信号,并接收第零级移位寄存单元输出的信号作为反向反馈信号,并接收第二级移位寄存单元输出的信号作为反向选择信号和正向反馈信号;第N级移位寄存单元接收初始触发信号作为反向选择信号,并接收第Ν+1级移位寄存单元输出的信号作为正向反馈信号,并接收第N-1级移位寄存单元输出的信号作为正向选择信号和反向反馈信号;第零级移位寄存单元接收第一级移位寄存单元输出的信号作为反向选择信号,第Ν+1级移位寄存单元接收第N级移位寄存单元输出的信号作为正向选择信号。

[0013] 本发明实施例还提供一种显示装置,所述装置包括本发明实施例提供的栅极驱动装置。本发明实施例的有益效果包括:

[0014] 本发明实施例提供的一种移位寄存单元、栅极驱动装置和显示装置,在正向扫描时,即正向扫描信号为第一电平信号,反向扫描信号为第二电平信号,当上拉结点的信号为第一电平信号时,即正向选择信号为第一电平信号时或者正向选择信号由第一电平信号变为第二电平信号时,输出模块将接收到的时钟信号从该包含该输出模块的第M级移位寄存单元的输出端输出,即将接收到的时钟信号输出到与该移位寄存单元相连的栅极线上,从而选中该栅极线;并在上拉结点的信号为第二电平信号时,即反向选择信号为第一电平信号时,该移位寄存单元的输出端不再将接收到的时钟信号输出,即不再将接收到的时钟信号输出到与该移位寄存单元相连的栅极线上,即不再选中该栅极线;而第M级移位寄存单元的输出端输出的信号作为第M+1级移位寄存单元接收到的正向选择信号;第1+1级移位寄存单元在接收到的正向选择信号的控制下选中与第M+1级移位寄存单元相连的栅极线,在反向选择信号,即第M+2级移位寄存单元的输出端输出的信号的控制下不再选中与第M+1级移位寄存单元相连的栅极线,从而实现从与第一级移位寄存单元相连栅极线扫描至与最后一级移位寄存单元相连的栅极线,即实现正向扫描的功能。在反向扫描时,即反向扫描信号为第一电平信号,正向扫描信号为第二电平信号,当上拉结点的信号为第一电平信号时,即反向选择信号为第一电平信号时或者反向选择信号由第一电平信号变为第二电平信号时,输出模块将接收到的时钟信号从该包含该输出模块的第M级移位寄存单元的输出端输出,即将接收到的时钟信号输出到与该移位寄存单元相连的栅极线上,从而选中该栅极线;并在上拉结点的信号为第二电平信号时,即正向选择信号为第一电平信号时,该移位寄存单元的输出端不再将接收到的时钟信号输出,即不再将接收到的时钟信号输出到与该移位寄存单元相连的栅极线上,即不再选中该栅极线;而第M级移位寄存单元的输出端输出的信号作为第M-1级移位寄存单元接收到的反向选择信号;第11级移位寄存单元在接收到的反向选择信号的控制下选中与第M-1级移位寄存单元相连的栅极线,在正向选择信号,即第M-2级移位寄存单元的输出端输出的信号控制下不再选中与第M-1级移位寄存单元相连的栅极线,从而实现从与最后一级移位寄存单元相连栅极线扫描至与第一级移位寄存单元相连的栅极线,即实现反向扫描的功能,从而实现了双向扫描的功能。

附图说明

[0015] 图1为现有技术中的移位寄存单元的结构示意图;

[0016] 图2为本发明实施例提供的移位寄存单元的结构示意图之一;

[0017] 图3为本发明实施例提供的移位寄存单元的结构示意图之二 ;

[0018] 图4为本发明实施例提供的移位寄存单元的结构示意图之三;

[0019] 图5为本发明实施例提供的移位寄存单元的结构示意图之四;

[0020] 图6为本发明实施例提供的移位寄存单元的结构示意图之五;

[0021]图7为本发明实施例提供的移位寄存单元的结构示意图之六;

[0022] 图8为本发明实施例提供的移位寄存单元的结构示意图之七;

[0023] 图9为本发明实施例提供的移位寄存单元的结构示意图之八;

[0024] 图10为本发明实施例提供的移位寄存单元的结构示意图之九;

[0025] 图11为本发明实施例提供的移位寄存单元的结构示意图之十;

[0026] 图12为本发明实施例提供的移位寄存单元的结构示意图之十一;

[0027] 图13为本发明实施例提供的移位寄存单元的结构示意图之十二 ;

[0028] 图14为本发明实施例提供的移位寄存单元的结构示意图之十三;

[0029] 图15为本发明实施例提供的移位寄存单元的结构示意图之十四;

[0030] 图16为本发明实施例提供的移位寄存单元的结构示意图之十五;

[0031]图17为本发明实施例提供的移位寄存单元正向扫描时的时序图;

[0032]图18为本发明实施例提供的移位寄存单元反向扫描时的时序图;

[0033] 图19为本发明实施例提供的栅极驱动装置的结构示意图之一;

[0034] 图20为本发明实施例提供的栅极驱动装置的结构示意图之二 ;

[0035]图21为本发明实施例提供的栅极驱动装置正向扫描时的时序图;

[0036]图22为本发明实施例提供的栅极驱动装置反向扫描时的时序图。

具体实施方式

[0037] 本发明实施例提供的一种移位寄存单元、栅极驱动装置和显示驱动装置,通过移位寄存单元中的驱动模块接收到的正向扫描信号、正向选择信号、反向扫描信号和反向选择信号实现双向扫描的功能。

[0038] 下面结合说明书附图,对本发明实施例提供的一种移位寄存单元、栅极驱动装置装置及显示装置的具体实施方式进行说明。

[0039] 本发明实施例提供的一种移位寄存单元,如图2所示,包括驱动模块21和输出模块22 ;驱动模块21和输出模块22相连;其中,驱动模块21和输出模块22相连的连接点为上拉结点PU ;

[0040] 驱动模块21,用于在正向选择信号CHOF为第一电平信号且正向扫描信号VF为第一电平信号时,控制上拉结点PU的信号为第一电平信号,在正向选择信号CHOF由第一电平信号变为第二电平信号且正向扫描信号VF为第一电平信号时,控制上拉结点的信号为第一电平信号;并在反向选择信号CHOB为第一电平信号且正向扫描信号VF为第一电平信号时,控制上拉结点的信号为第二电平信号;以及在反向选择信号CHOB为第一电平信号且反向扫描信号VB为第一电平信号时,控制上拉结点的信号为第一电平信号,并在反向选择信号CHOB由第一电平信号变为第二电平信号且反向扫描信号VB为第一电平信号时,控制上拉结点的信号为第一电平信号;并在正向选择信号CHOF为第一电平信号且反向扫描信号VB为第一电平信号,控制上拉结点的信号为第二电平信号;

[0041] 输出模块,用于在上拉结点的信号为第一电平信号时,将接收到的时钟信号CLK从该移位寄存单元的输出端OUTPUT输出,并在上拉结点I3U的信号为第二电平信号时,控制该移位寄存单元的输出端OUTPUT停止输出接收到的时钟信号CLK ;

[0042] 其中,正向选择信号CHOF为该移位寄存单元的前一级移位寄存单元的输出端输出的信号,反向选择信号CHOB为该移位寄存单元的后一级移位寄存单元的输出端输出的信号。即,若该移位寄存单元为第K级移位寄存单元,则第K级移位寄存单元接收到的正向选择信号CHOF为第K-1级移位寄存单元的输出端输出的信号;第K级移位寄存单元接收到的反向选择信号CHOB为第K+1级移位寄存单元的输出端输出的信号。

[0043] 进一步地,本发明实施例提供的移位寄存单元中的驱动模块,如图3所示,包括第一晶体管Ml和第二晶体管M2 ;

[0044] 第一晶体管Ml的第一极接收正向扫描信号VF,第一晶体管Ml的栅极接收正向选择信号CH0F,第一晶体管Ml的第二极连接上拉结点;第二晶体管M2的第一极接收反向扫描信号VB,第二晶体管M2的栅极接收反向选择信号CH0B,第二晶体管M2的第二极连接上拉结点PU ;

[0045] 第一晶体管Ml用于在正向选择信号CHOF为第一电平信号时开启,使得上拉结点PU接收正向扫描信号VF ;并在正向选择信号CHOF为第二电平信号时关断,使得上拉结点PU不再接收正向扫描信号VF ;

[0046] 第二晶体管M2用于在反向选择信号CHOB为第一电平信号时开启,使得上拉结点PU接收反向扫描信号VB ;并在反向选择信号为第二电平信号CHOB时关断,使得上拉结点PU不再接收反向扫描信号VB。

[0047] 进一步地,本发明实施例提供的移位寄存单元中的输出模块,如图3所示,包括第三晶体管M3和第一电容Cl ;

[0048] 第三晶体管M3的第一极接收时钟信号CLK,第三晶体管M3的栅极连接上拉结点PU,第三晶体管M3的第二极连接该移位寄存单元的输出端OUTPUT ;第一电容Cl的一端连接上拉结点PU,第一电容Cl的另一端连接第三晶体管M3的第二极;

[0049] 第三晶体管M3用于,在上拉结点的信号为第一电平信号时开启,使得该移位寄存单元的输出端OUTPUT输出接收到的时钟信号CLK ;并在上拉结点I3U的信号为第二电平信号时关断,使得该移位寄存单元的输出端OUTPUT不再输出接收到的时钟信号CLK。

[0050] 在正向扫描时,正向扫描信号VF为第一电平信号,反向扫描信号VB为第二电平信号,当正向选择信号CHOF为第一电平信号时,上拉结点PU接收到正向扫描信号VF,此时,上拉结点PU的信号为第一电平信号,上拉结点的信号被第一电容Cl存储;当正向选择信号CHOF由第一电平信号变为第二电平信号时,上拉结点不再接收正向扫描信号VFdS是,由于第一电容Cl,上拉结点PU的信号保持第一电平信号。当反向选择信号CHOB为第一电平信号时,上拉结点PU接收反向扫描信号VB,由于此时反向扫描信号VB为第二电平信号,因此,上拉结点PU的信号由第一电平信号变为第二电平信号,当反向选择信号CHOB变为第二电平信号时,上拉结点PU不再接收反向扫描信号VB,但是,由于第一电容Cl,上拉结点PU的信号保持第二电平信号。

[0051] 较佳地,本发明实施例提供的移位寄存单元,如图4所示,还包括第一下拉模块23 ;第一下拉模块23分别连接上拉结点I3U和移位寄存单元的输出端OUTPUT,第一下拉模块23连接第二电平信号输入端24 ;第一下拉模块23用于,在接收到的下拉信号PDS为第一电平信号且上拉结点PU的信号为第二电平信号时,控制上拉结点和移位寄存单元的输出端OUTPUT均连接第二电平信号输入端24 ;并在上拉结点的信号为第一电平信号时,控制上拉结点PU和移位寄存单元的输出端OUTPUT均与第二电平信号输入端24断开。其中,下拉信号PDS为正向扫描信号VF和反向扫描信号VB中的第一电平信号,即正向扫描时下拉信号PDS为正向扫描信号VF,反向扫描时下拉信号PDS为反向扫描信号VB,或者下拉信号PDS为时钟信号CLK。

[0052] 由于第一下拉模块23在接收到的下拉信号PDS为第一电平信号且上拉结点I3U的信号为第二电平信号时,控制移位寄存单元的输出端OUTPUT连接第二电平信号输入端24 ;也就是说,在移位寄存单元的输出端OUTPUT不再将接收到的时钟信号CLK输出时,控制移位寄存单元的输出端OUTPUT连接第二电平信号输入端24,使得移位寄存单元的输出端输出稳定的信号,即第二电平信号,从而避免在与该移位寄存单元相连的栅极线未被选中的时间段,该移位寄存单元的输出端OUTPUT由于受到时钟信号的影响而产生较大的噪声。

[0053] 进一步地,如图5所示,本发明实施例提供的移位寄存单元中的第一下拉模块包括第一下拉驱动单元231和第一下拉单元232 ;第一下拉驱动单元231分别连接上拉结点PU、第二电平信号输入端24和第一下拉单元232,第一下拉单元232分别连接上拉结点移位寄存单元的输出端OUTTPUT和第二电平信号输入端24 ;第一下拉驱动单元用于,在接收到的下拉信号PDS为第一电平信号且上拉结点PU的信号为第二电平信号时,向第一下拉单元232输出第一电平信号;并在上拉结点的信号为第一电平信号时,向第一下拉单元232输出第二电平信号;第一下拉单元232用于,在接收到第一下拉驱动单元231输出的第一电平信号时,将上拉结点PU和移位寄存单元的输出端OUTPUT分别与第二电平信号输入端24接通;并在接收到第一下拉驱动单元231输出的第二电平信号时,将上拉结点PU和移位寄存单元的输出端OUTPUT分别与第二电平信号输入端24断开。

[0054] 进一步地,如图6所示,本发明实施例提供的移位寄存单元中的第一下拉单元包括第四晶体管M4和第五晶体管M5 ;第四晶体管M4的第一极连接上拉结点PU,第四晶体管M4的栅极接收第一下拉驱动单元输出的信号,第四晶体管M4的第二极连接第二电平信号输入端24 ;第五晶体管M5的第一极连接移位寄存单元的输出端OUTPUT,第五晶体管M5的栅极接收第一下拉驱动单元输出的信号,第五晶体管M5的第二极连接第二电平信号输入端24 ;第四晶体管M4用于,在接收到第一下拉驱动单元输出的第一电平信号时开启,从而将上拉结点PU与第二电平信号输入端24相连,并在接收到第一下拉驱动单元输出的第二电平信号时关断,使得上拉结点PU与第二电平信号输入端24断开;第五晶体管M5用于,在接收到第一下拉驱动单元输出的第一电平信号时开启,从而将移位寄存单元的输出端与第二电平信号输入端24相连,并在接收到第一下拉驱动单元输出的第二电平信号时关断,以使得移位寄存单元的输出端与第二电平信号输入端24断开。

[0055] 进一步地,如图6所示,当第一下拉驱动单元接收到的下拉信号PDS为正向扫描信号VF和反向扫描信号VB中的第一电平信号时,第一下拉驱动单元包括第六晶体管M6、第七晶体管M7和第八晶体管M8 ;第六晶体管M6的第一极接收正向扫描信号VF,第六晶体管M6的栅极接收正向扫描信号VF,第六晶体管M6的第二极向第一下拉单元输出信号,即向第四晶体管T4的栅极和第五晶体管T5的栅极输出信号;第七晶体管M7的第一极接收反向扫描信号VB,第七晶体管M7的栅极接收反向扫描信号VB,第七晶体管M7的第二极连接第六晶体管M6的第二极;第八晶体管M8的第一极连接第六晶体管M6的第二极,第八晶体管M8的栅极连接上拉结点PU,第八晶体管M8的第二极连接第二电平信号输入端24 ;第六晶体管M6用于,在正向扫描信号VF为第一电平信号时开启,并在正向扫描信号VF为第二电平信号时关断;第七晶体管M7用于,在反向扫描信号VB为第一电平信号时开启,并在反向扫描信号VB为第二电平信号时关断;第八晶体管M8用于,在上拉结点的信号为第一电平信号时开启,并在上拉结点的信号为第二电平信号时关断。

[0056]当移位寄存单元采用图3所示的结构时,在与该移位寄存单元相连的栅极线未被选中的时间段内,由于正向选择信号VF和反向选择信号VB均为第二电平信号,即第一晶体管Ml和第二晶体管M2均关断,上拉结点PU浮空,第一电容Cl上存储的第二电平信号可以控制第三晶体管M3关断,但在这一时间段内,时钟信号CLK的第一电平信号会耦合到移位寄存单元的输出端OUTPUT,从而在移位寄存单元的输出端OUTPUT产生噪声。而当移位寄存单元采用图6所示的结构时,在与该移位寄存单元相连的栅极线未被选中的时间段内,虽然,第一晶体管Ml和第二晶体管M2均关断,但是上拉结点PU可以通过第四晶体管M4连接第二电平信号输入端24,从而维持一个稳定的电压信号,并且移位寄存单元的输出端OUTPUT也可以通过第五晶体管M5连接第二电平信号输入端24,从而使时钟信号CLK的第一电平信号耦合到移位寄存单元的输出端OUTPUT的噪声释放到第二电平信号输入端24,避免这些噪声传递到与该移位寄存单元相连的栅极线上。

[0057] 进一步地,如图7所示,当第一下拉驱动单元接收到的下拉信号PDS为时钟信号CLK时,第一下拉驱动单元包括第九晶体管M9、第十晶体管MlO和第^^一晶体管Mll ;第九晶体管M9的第一极接收时钟信号CLK,第九晶体管M9的栅极接收时钟信号CLK,第九晶体管M9的第二极向第一下拉单元输出信号,即向第四晶体管M4的栅极和第五晶体管M5的栅极输出信号;第十晶体管MlO的第一极接收时钟信号CLK,第十晶体管MlO的栅极连接第九晶体管M9的第二极,第十晶体管MlO的第二极连接第九晶体管M9的第二极;第十一晶体管Mll的第一极连接第九晶体管M9的第二极,第^^一晶体管Mll的栅极连接上拉结点PU,第十一晶体管Mll的第二极连接第二电平信号输入端24;第十一晶体管Mll用于,在上拉结点PU的信号为第一电平信号时开启,使得第四晶体管M4的栅极和第五晶体管M5的栅极分别与第二电平信号输入端24连接,即使得第四晶体管M4和第五晶体管M5均关断;并在上拉结点PU的信号为第二电平信号时关断,以使得第四晶体管M4的栅极和第五晶体管M5的栅极均与第二电平信号输入端24断开,从而在时钟信号CLK为第一电平信号时,第四晶体管M4和第五晶体管M5均能够开启。

[0058]当移位寄存单元采用图6所示的结构时,在与该移位寄存单元相连的栅极线未被选中的时间段内,虽然第四晶体管M4和第五晶体管M5均可以开启,从而使上拉结点保持稳定的电压信号,并将时钟信号CLK耦合到移位寄存单元的输出端OUTPUT的噪声释放到第二电平信号输入端24,但是,由于在与该移位寄存单元相连的栅极线未被选中的时间段内,第四晶体管M4的栅极和第五晶体管M5的栅极一直接收第一电平信号,使得第四晶体管M4和第五晶体管M5 —直保持开启,这样会使得第四晶体管M4和第五晶体管M5的阈值电压发生偏移,从而影响该移位寄存单元的使用寿命。而当移位寄存单元采用图7所示的结构时,在与该移位寄存单元相连的栅极线未被选中的时间段内,只有时钟信号CLK为第一电平信号时,第四晶体管M4的栅极和第五晶体管M5的栅极才能够接收到第一电平信号,第四晶体管M4和第五晶体管M5才能够开启,此时,第四晶体管M4可以使上拉结点的信号保持第二电平信号,第五晶体管M5可以将时钟信号CLK的第一电平信号耦合到移位寄存单元的输出端OUTPUT的噪声释放到第二电平信号输入端;而在时钟信号CLK为第二电平信号时,第四晶体管M4的栅极和第五晶体管M5的栅极接收第二电平信号,第四晶体管M4和第五晶体管M5关断,此时,由于移位寄存单元的输出端输出的是第二电平信号,因此时钟信号CLK的第二电平信号不会影响移位寄存单元的输出端输出的信号。因此,移位寄存单元采用图7所示的结构时,第四晶体管M4和第五晶体管M5不会长时间保持开启,克服了长时间开启导致的晶体管的阈值电压偏移的问题,延长了移位寄存单元的使用寿命。

[0059] 进一步地,如图8所示,本发明实施例提供的移位寄存单元还包括第二下拉模块25,第二下拉模块25分别连接上拉结点F1U和第二电平信号输入端24 ;第二下拉模块25用于,在反向扫描信号VB为第二电平信号且正向反馈信号FBF为第一电平信号时,控制上拉结点PU连接第二电平信号输入端24 ;并在反向扫描信号VB为第一电平信号时,控制上拉结点PU不再与第二电平信号输入端24连接,以及在反向扫描信号VB为第二电平信号且正向反馈信号FBF为第二电平信号时,控制上拉结点不再与第二电平信号输入端24连接;其中,正向反馈信号FBF为该移位寄存单元的后一级移位寄存单元的输出端输出的信号,若该移位寄存单元为第M级移位寄存单元,该移位寄存单元接收到的正向反馈信号FBF为第M+1级移位寄存单元的输出端输出的信号。

[0060] 进一步地,图8所示,本发明实施里提供的移位寄存单元还包括第三下拉模块26 ;第三下拉模块26分别连接上拉结点F1U和第二电平信号输入端24 ;第三下拉模块26用于,在正向扫描信号VF为第二电平信号且反向反馈信号FBB为第一电平信号时,控制上拉结点PU连接第二电平信号输入端24;并在正向扫描信号VF为第一电平信号时,控制上拉结点PU不再与第二电平信号输入端24相连,以及在正向扫描信号VF为第二电平信号且反向反馈信号FBB为第二电平信号时,控制上拉结点不再与第二电平信号输入端24相连;其中,反向反馈信号为所述移位寄存单元的前一级移位寄存单元的输出端输出的信号,若该移位寄存单元为第M级移位寄存单元,该移位寄存单元接收到的反向反馈信号FBB为第M-1级移位寄存单元的输出端输出的信号。

[0061] 其中,本发明实施例提供的移位寄存单元可以仅包含第二下拉模块,也可以仅包含第三下拉模块,还可以既包含第二下拉模块又包含第三下拉模块。

[0062]当本发明实施例提供的移位寄存单元既包含第二下拉模块又包含第三下拉模块时,本发明实施例提供的移位寄存单元可以采用图9或者图10所示的结构。在图9或者图10中,第二下拉模块包括第十二晶体管M12、第十三晶体管M13、第十四晶体管M14和第十五晶体管M15 ;第十二晶体管M12的第一极接收正向反馈信号FBF,第十二晶体管M12的栅极接收正向反馈信号FBF,第十二晶体管M12的第二极连接第十四晶体管M14的第一极;第十三晶体管M13的第一极接收正向反馈信号FBF,第十三晶体管M13的栅极连接第十四晶体管M14的第一极,第十三晶体管M13的第二极连接第十四晶体管M14的第一极;第十四晶体管M14的栅极接收反向扫描信号VB,第十四晶体管M14的第二极连接第二电平信号输入端24 ;第十五晶体管M15的第一极连接上拉结点PU,第十五晶体管M15的栅极连接第十四晶体管M14的第一极,第十五晶体管M15的第二极连接第二电平信号输入端24 ;第十四晶体管M14用于,在接收到的反向扫描信号VB为第一电平信号时开启,以使得第十五晶体管M15关断,上拉结点不能通过第十五晶体管M15连接第二电平信号输入端24 ;并在接收到的反向扫描信号VB为第二电平信号时关断,以使得在正向反馈信号FBF为第一电平信号时,第十五晶体管M15开启,从而使上拉结点通过第十五晶体管M15连接第二电平信号输入端24 ;第十五晶体管M15用于,在第十四晶体管M14的第一极的信号为第二电平信号时关断,并在第十四晶体管M14的第一极的信号为第一电平信号时开启。

[0063] 在如图9或者图10所示的移位寄存单元中,第三下拉模块包括第十六晶体管M16、第十七晶体管M17、第十八晶体管M18和第十九晶体管M19 ;第十六晶体管M16的第一极接收反向反馈信号FBB,第十六晶体管M16的栅极接收反向反馈信号FBB,第十六晶体管M16的第二极连接第十八晶体管M18的第一极;第十七晶体管M17的第一极接收反向反馈信号FBB,第十七晶体管M17的栅极连接第十八晶体管M18的第一极,第十七晶体管M17的第二极连接第十八晶体管M18的第一极;第十八晶体管M18的栅极接收正向扫描信号VF,第十八晶体管M18的第二极连接第二电平信号输入端24 ;第十九晶体管M19的第一极连接上拉结点PU,第十九晶体管M19的栅极连接第十八晶体管M18的第一极,第十九晶体管M19的第二极连接第二电平信号输入端24 ;第十八晶体管M18用于,在接收到的正向扫描信号VF为第一电平信号时开启,以使得第十九晶体管M19关断,上拉结点不能通过第十九晶体管M19连接第二电平信号输入端;并在接收到的正向扫描信号VF为第二电平信号时关断,以使得在反向反馈信号FBB为第一电平信号时第十九晶体管M19开启,从而使上拉结点通过第十九晶体管M19连接第二电平信号输入端24 ;第十九晶体管M19用于,在第十八晶体管M18的第一极的信号为第二电平信号时关断,并在第十八晶体管M18的第一极的信号为第一电平信号时开启。

[0064] 进一步地,本发明实施例提供的移位寄存单元还包括复位模块。其中,本发明实施例提供的移位寄存单元可以包含下列三个模块中的至少一个模块:第二下拉模块、第三下拉模块、复位模块。图11所示的移位寄存单元中仅包含复位模块。图12所示的移位寄存单元中包含第二下拉模块、第三下拉模块和复位模块。图11或者图12中的复位模块27,分别连接移位寄存单元的输出端OUTPUT和第二电平信号输入端24 ;复位模块27用于,在接收到的复位信号RST为第一电平信号时将移位寄存单元的输出端OUTPUT与第二电平信号输入端24接通,并在接收到的复位信号RST为第二电平信号时,不再将移位寄存单元的输出端OUTPUT与第二电压信号输入端24接通。

[0065]当本发明实施例提供的移位寄存单元中仅包括复位模块时,本发明实施例提供的移位寄存单元可以采用图13或者图14所示的结构。当本发明实施例提供的移位寄存单元中包括第二下拉模块、第三下拉模块和复位模块时,本发明实施例提供的移位寄存单元可以采用图15或者图16所示的结构。

[0066] 在图13、图14、图15和图16任一图所示的移位寄存单元中,复位模块包括第二十晶体管M20 ;第二十晶体管M20的第一极连接移位寄存单元的输出端OUTPUT,第二十晶体管M20的栅极接收复位信号RST,第二十晶体管M20的第二极连接第二电平信号输入端24 ;第二十晶体管M20用于,在接收到的复位信号RST为第一电平信号时开启,以使得移位寄存单元的输出端OUTPUT与第二电平信号输入端24相连;并在接收到的复位信号RST为第二电平信号时关断,以使得移位寄存单元的输出端OUTPUT不再通过第二十晶体管M20与第二电平信号输入端24相连。

[0067] 对于液晶显示领域或者OLED领域的晶体管来说,漏极和源极没有明确的区别,因此本发明实施例中所提到的晶体管的第一极可以为晶体管的源极(或漏极),晶体管的第二极可以为晶体管的漏极(或源极)。如果晶体管的源极为第一极,那么该晶体管的漏极为第二极;如果晶体管的漏极为第一极,那么晶体管的源极为第二极。

[0068] 若本发明实施例中提到的晶体管为N型晶体管,那么第一电平信号为高电平信号,第二电平信号为低电平信号,第二电平信号输入端为低电平信号输入端;若本发明实施例中提到的晶体管为P型晶体管,那么第一电平信号为低电平信号,第二电平信号为高电平信号,第二电平信号输入端为高电平信号输入端。

[0069] 为了进一步说明本发明实施例提供的移位寄存单元,下面以本发明实施例中提到的晶体管为N型晶体管为例,并结合图17和图18所示的时序图说明本发明实施例提供的移位寄存单元的工作原理,其中,图17为正向扫描时移位寄存单元的工作时序图,图18为反向扫描时移位寄存单元的工作时序图。

[0070] 如图17所不,正向扫描时,正向扫描信号VF为高电平信号,反向扫描信号VB为低电平信号,以第k级移位寄存单元为例,假设第k级移位寄存单元将第一时钟信号CLKl作为接收到的时钟信号CLK,本发明实施例提供的移位寄存单元(图13、图14、图15和图16)的工作时序包含5个阶段。

[0071] 第I阶段,第k-Ι级移位寄存单元输出高电平信号,即正向选择信号CHOF为高电平信号,第一晶体管Ml开启,上拉结点接收到正向扫描信号VF,因此,上拉结点的信号为高电平信号,第三晶体管M3开启,第一时钟信号CLKl从移位寄存单元的输出端OUTPUT输出,此时,由于第一时钟信号CLKl为低电平信号,因此,第k级移位寄存单元输出的信号OUT (k)为低电平信号。

[0072] 第2阶段,第k-Ι级移位寄存单元输出低电平信号,即正向选择信号CHOF为低电平信号,第一晶体管Ml关断,上拉结点浮空,但是由于第一电容Cl的存储作用,因此,上拉结点PU的信号保持第一电平信号,第三晶体管M3保持开启,此时,由于第一时钟信号CLKl为高电平信号,因此,第k级移位寄存单元输出的信号OUT (k)为高电平信号,并且上拉结点PU的信号的电平再次升高,并且第k级移位寄存单元输出的信号OUT (k)作为第k+1级移位寄存单元的正向选择信号CH0F,因此,此时第k+Ι级移位寄存单元也会将接收到的第二时钟信号CLK2从第k+Ι级移位寄存单元的输出端输出。

[0073] 第3阶段,第k-Ι级移位寄存单元输出低电平信号,即正向选择信号CHOF为低电平信号,第一晶体管Ml关断,但是,此时,第二时钟信号CLK2为高电平信号,且第k+Ι级移位寄存单元会将接收到的第二时钟信号CLK2从第k+Ι级移位寄存单元的输出端输出,因此,反向选择信号CHOB为高电平信号,因此,第二晶体管M2开启,上拉结点I3U接收反向扫描信号VB,由于反向扫描信号VB为低电平信号,因此上拉结点的信号为低电平信号。并且在图15和图16所示的移位寄存单元中,由于反向扫描信号VB为低电平信号,因此,第十四晶体管M14关断,而由于正向反馈信号FBF(图17中未示出)为高电平信号,因此,第十四晶体管M14的第一极的信号为高电平信号,因此,第十五晶体管M15开启,上拉结点PU与第二电压信号输入端24,即低电平信号输入端相连,因此,上拉结点的信号为低电平信号。

[0074] 第4阶段,由于上拉结点为低电平信号,因此,图13和图15中所示的移位寄存单元中,第八晶体管M8关断,由于正向扫描信号VF为高电平信号,因此,第六晶体管M6开启,第八晶体管M8的第一极接收正向扫描信号VF,第八晶体管M8的第一极的信号为高电平信号,因此,第四晶体管M4和第五晶体管M5均开启,上拉结点和第k级移位寄存单元的输出端OUTPUT分别与第二电压信号输入端24,即低电平信号输入端相连。图14和图16中所示的移位寄存单元中,第十一晶体管Mll关断,第十一晶体管Mll的第一极接收第一时钟信号CLK1,当第一时钟信号CLKl为高电平信号时,第i^一晶体管Mll的第一极的信号为高电平信号,因此,第四晶体管M4和第五晶体管M5均开启,上拉结点和第k级移位寄存单元的输出端OUTPUT分别与第二电压信号输入端24,即低电平信号输入端相连。因此,在第4阶段,第k级移位寄存单元的输出端OUTPUT输出低电平信号。

[0075] 第5阶段,复位信号RST为高电平信号,因此,第二十晶体管M20开启,第k级移位寄存单元的输出端OUTPUT与第二电压信号输入端24,即低电平信号输入端相连,第k级移位寄存单元的输出端OUTPUT输出低电平信号。

[0076] 之后,当复位信号RST为高电平信号时,移位寄存单元保持在第5阶段,当复位信号RST为低电平信号时,移位寄存单元保持在第4阶段,直至本发明实施例提供的移位寄存单元接收到的正向选择信号CHOF为高电平信号时再重新执行第I阶段。

[0077] 如图18所示,反向扫描时,反向扫描信号VB为高电平信号,正向扫描信号VF为低电平信号,以第k级移位寄存单元为例,假设第k级移位寄存单元将第一时钟信号CLKl作为接收到的时钟信号CLK,本发明实施例提供的移位寄存单元(图13、图14、图15和图16)的工作时序包含5个阶段。

[0078] 第I阶段,第k+Ι级移位寄存单元输出高电平信号,即反向选择信号CHOB为高电平信号,第二晶体管M2开启,上拉结点接收到反向扫描信号VB,因此,上拉结点的信号为高电平信号,第三晶体管M3开启,第一时钟信号CLKl从移位寄存单元的输出端OUTPUT输出,此时,由于第一时钟信号CLKl为低电平信号,因此,第k级移位寄存单元输出的信号OUT (k)为低电平信号。

[0079] 第2阶段,第k+Ι级移位寄存单元输出低电平信号,即反向选择信号CHOB为低电平信号,第二晶体管M2关断,上拉结点PU浮空,但是由于第一电容Cl的存储作用,因此,上拉结点PU的信号保持高电平信号,第三晶体管M3保持开启,此时,由于第一时钟信号CLKl为高电平信号,因此,第k级移位寄存单元输出的信号OUT (k)为高电平信号,并且上拉结点PU的信号的电平再次升高,并且第k级移位寄存单元输出的信号OUT (k)作为第k-Ι级移位寄存单元的反向选择信号CH0B,因此,此时第k-Ι级移位寄存单元也会将接收到的第零时钟信号CLKO从第k-Ι级移位寄存单元的输出端输出。

[0080] 第3阶段,第k+Ι级移位寄存单元输出低电平信号,即反向选择信号CHOB为低电平信号,第二晶体管M2关断,但是,此时,第零时钟信号CLKO为高电平信号,且第k-Ι级移位寄存单元会将接收到的第零时钟信号CLKO从第k-Ι级移位寄存单元的输出端输出,因此,正向选择信号CHOF为高电平信号,因此,第一晶体管Ml开启,上拉结点PU接收正向扫描信号VF,由于正向扫描信号VF为低电平信号,因此上拉结点PU的信号为低电平信号。并且在图15和图16所示的移位寄存单元中,由于正向扫描信号VF为低电平信号,因此,第十八晶体管M18关断,而由于反向反馈信号FBB(图18中未示出)为高电平信号,因此,第十八晶体管M18的第一极的信号为高电平信号,因此,第十九晶体管M19开启,上拉结点与第二电压信号输入端24,即低电平信号输入端相连,因此,上拉结点的信号为低电平信号。

[0081] 第4阶段,由于上拉结点PU为低电平信号,因此,图13和图15中所示的移位寄存单元中,第八晶体管M8关断,由于反向扫描信号VB为高电平信号,因此,第七晶体管M7开启,第八晶体管M8的第一极接收反向扫描信号VB,第八晶体管M8的第一极的信号为高电平信号,因此,第四晶体管M4和第五晶体管M5均开启,上拉结点和第k级移位寄存单元的输出端OUTPUT分别与第二电压信号输入端24,即低电平信号输入端相连。图14和图16中所示的移位寄存单元中,第十一晶体管Mll关断,第十一晶体管Mll的第一极接收第一时钟信号CLK1,当第一时钟信号CLKl为高电平信号时,第i^一晶体管Mll的第一极的信号为高电平信号,因此,第四晶体管M4和第五晶体管M5均开启,上拉结点和第k级移位寄存单元的输出端OUTPUT分别与第二电压信号输入端24,即低电平信号输入端相连。因此,在第4阶段,第k级移位寄存单元的输出端OUTPUT输出低电平信号。

[0082] 第5阶段,复位信号RST为高电平信号,因此,第二十晶体管M20开启,第k级移位寄存单元的输出端OUTPUT与第二电压信号输入端24,即低电平信号输入端相连,第k级移位寄存单元的输出端OUTPUT输出低电平信号。

[0083] 之后,当复位信号RST为高电平信号时,移位寄存单元保持在第5阶段,当复位信号RST为低电平信号时,移位寄存单元保持在第4阶段,直至本发明实施例提供的移位寄存单元接收到的反向选择信号CHOB为高电平信号时再重新执行第I阶段。

[0084] P型晶体管与N型晶体管的区别仅在于:P型晶体管在栅极接收到的信号为低电平信号时开启,而在栅极接收到的信号为高电平信号时关断;N型晶体管在栅极接收到的信号为高电平信号时开启,而在栅极接收到的信号为低电平信号时关断。因此,包含的晶体管均为P型晶体管的移位寄存单元与包含的晶体管均为N型晶体管的移位寄存单元的工作原理类似,在此不再赘述。

[0085] 本发明实施例还提供一种栅极驱动装置,如图19所示,该装置包括N+2级本发明实施例提供的移位寄存单元,第η级移位寄存单元将第mod (n/4)时钟信号作为接收到的时钟信号CLK,其中,η = 0,1,...,Ν,Ν+1,η为正整数;由于mod (n/4)的值为0,1,2,3中的一个,因此,当η = I时,第一级移位寄存单元将第一时钟信号CLKl作为接收到的时钟信号CLK,当η = 2时,第二级移位寄存单元将第二时钟信号CLK2作为接收到的时钟信号CLK,当η = 3时,第三级移位寄存单元将第三时钟信号CLK3作为接收到的时钟信号CLK,当η = 4时,第四级移位寄存单元将第零时钟信号CLKO作为接收到的时钟信号CLK,以此类推,第η级移位寄存单元将第mod (n/4)时钟信号作为接收到的时钟信号CLK。除第零级移位寄存单元和第N+1级移位寄存单元之外,每一级移位寄存单元接收自身的前一级移位寄存单元输出的信号作为正向选择信号,并接收自身的后一级移位寄存单元输出的信号作为反向选择信号;即第η级移位寄存单元接收第η-1级移位寄存单元输出的信号OUT (η-1)作为正向选择信号CH0F,第η级移位寄存单元接收第n+1级移位寄存单元输出的信号OUT (n+1)作为反向选择信号CH0B。第零级移位寄存单元接收初始触发信号STV作为正向选择信号CH0F,并接收第一级移位寄存单元输出的信号OUT(I)作为反向选择信号CHOB ;第N+1级移位寄存单元接收初始触发信号STV作为反向选择信号CH0B,第N+1级移位寄存单元接收第N级移位寄存单元输出的信号OUT(N)作为正向选择信号CH0F。

[0086] 本发明实施例还提供一种栅极驱动装置,如图20所示,该装置包括N+2级本发明实施例提供的移位寄存单元,第η级移位寄存单元将第mod (n/4)时钟信号作为接收到的时钟信号,其中,η = 0,1,…,N,Ν+1,η为正整数;由于mod (n/4)的值为0,1,2,3中的一个,因此,当η = O时,第零级移位寄存单元将第零时钟信号CLKO作为接收到的时钟信号CLK,当η = I时,第一级移位寄存单元将第一时钟信号CLKl作为接收到的时钟信号CLK,当η = 2时,第二级移位寄存单元将第二时钟信号CLK2作为接收到的时钟信号CLK,当η = 3时,第三级移位寄存单元将第三时钟信号CLK3作为接收到的时钟信号CLK,当η = 4时,第四级移位寄存单元将第零时钟信号CLKO作为接收到的时钟信号CLK,以此类推,第η级移位寄存单元将第mod (n/4)时钟信号作为接收到的时钟信号CLK。除第零级移位寄存单元、第一级移位寄存单元、第N级移位寄存单元和第N+1级移位寄存单元之外,每一级移位寄存单元接收自身的前一级移位寄存单元输出的信号作为正向选择信号和反向反馈信号,并接收自身的后一级移位寄存单元输出的信号作为反向选择信号和正向反馈信号;即第η级移位寄存单元接收第η-1级移位寄存单元输出的信号OUT (η-1)作为正向选择信号CHOF和反向反馈信号FBB,第η级移位寄存单元接收第n+1级移位寄存单元输出的信号OUT (n+1)作为反向选择信号CHOB和正向反馈信号FBF。第一级移位寄存单元接收初始触发信号STV作为正向选择信号CH0F,并接收第零级移位寄存单元输出的信号OUT(O)作为反向反馈信号FBB,并接收第二级移位寄存单元输出的信号OUT(2)作为反向选择信号CHOB和正向反馈信号FBF ;第N级移位寄存单元接收初始触发信号STV作为反向选择信号CH0B,并接收第N+1级移位寄存单元输出的信号OUT (N+1)作为正向反馈信号FBF,并接收第N-1级移位寄存单元输出的信号OUT(N-1)作为正向选择信号CHOF和反向反馈信号FBB ;第零级移位寄存单元接收第一级移位寄存单元输出的信号OUT(I)作为反向选择信号CH0B,第N+1级移位寄存单元接收第N级移位寄存单元输出的信号OUT(N)作为正向选择信号CH0F。

[0087]图21为本发明实施例提供的栅极驱动装置正向扫描时的时序图。当采用图19所示的栅极驱动装置时,假设第η级移位寄存单元将第三时钟信号CLK3作为接收到的时钟信号。当栅极驱动装置正向扫描时,正向扫描信号VF为高电平信号,反向扫描信号VB为低电平信号,初始触发信号STV在每一帧开始时向第一级移位寄存单元提供正向选择信号CH0F,当第一时钟信号CLKl为高电平信号时,第一级移位寄存单元输出高电平信号,BPOUT(I)为高电平信号,OUT (I)同时作为第二级移位寄存单元的正向选择信号CH0F。第η_2级移位寄存单元输出的信号OUT(η-2)作为第η-1级移位寄存单元的正向选择信号CH0F,当OUT (η-2)为高电平信号时,第η-1级移位寄存单元将第二时钟信号CLK2输出,此时,第η_1级移位寄存单元输出的信号OUT (η-1)为第二时钟信号CLK2,由于第η_1级移位寄存单元输出的信号OUT (η-1)为第η级移位寄存单元的正向选择信号CH0F,即此时第η级移位寄存单元的正向选择信号CHOF为第二时钟信号CLK2,当第二时钟信号CLK2为高电平信号时,第η-2级移位寄存单元不再将接收到的第一时钟信号CLKl输出,第η级移位寄存单元将接收到的第三时钟信号CLK3输出,此时,OUT (η)为第三时钟信号CLK3,由于第η级移位寄存单元输出的信号OUT (η)为第n+1级移位寄存单元的正向选择信号CH0F,即此时第n+1级移位寄存单元的正向选择信号CHOF为第三时钟信号CLK3,当第三时钟信号CLK3为高电平信号时,第η-1级移位寄存单元不再将接收到的第二时钟信号CLK2输出,第n+1级移位寄存单元将接收到的第零时钟信号CLKO输出。当采用图20所示的栅极驱动装置时,假设第η级移位寄存单元将第三时钟信号CLK3作为接收到的时钟信号。当栅极驱动装置正向扫描时,正向扫描信号VF为高电平信号,反向扫描信号VB为低电平信号,初始触发信号STV在每一帧开始时向第一级移位寄存单元提供正向选择信号CH0F,当第一时钟信号CLKl为高电平信号时,第一级移位寄存单元输出高电平信号,即OUT(I)为高电平信号,OUT(I)同时作为第二级移位寄存单元的正向选择信号CH0F。第η-2级移位寄存单元输出的信号OUT(η-2)作为第η-1级移位寄存单元的正向选择信号CH0F,当OUT(η-2)为高电平信号时,第η_1级移位寄存单元将第二时钟信号CLK2输出,此时,第η-1级移位寄存单元输出的信号OUT (η-1)为第二时钟信号CLK2,由于第η-1级移位寄存单元输出的信号OUT(η-1)为第η级移位寄存单元的正向选择信号CHOF和第η-2级移位寄存单元的正向反馈信号FBF,即此时第η_2级移位寄存单元的正向反馈信号FBF和第η级移位寄存单元的正向选择信号CHOF为均第二时钟信号CLK2,当第二时钟信号CLK2为高电平信号时,第η-2级移位寄存单元不再将接收到的第一时钟信号CLKl输出,第η级移位寄存单元将接收到的第三时钟信号CLK3输出,此时,OUT (η)为第三时钟信号CLK3,由于第η级移位寄存单元输出的信号OUT (η)为第n+1级移位寄存单元的正向选择信号CHOF和第η-1级移位寄存单元的正向反馈信号FBF,即此时第n+1级移位寄存单元的正向选择信号CHOF和第η-1级移位寄存单元的正向反馈信号FBF均为第三时钟信号CLK3,当第三时钟信号CLK3为高电平信号时,第η_1级移位寄存单元不再将接收到的第二时钟信号CLK2输出,第n+1级移位寄存单元将接收到的第零时钟信号CLKO输出。

[0088]图22为本发明实施例提供的栅极驱动装置反向扫描时的时序图。当采用图19所示的栅极驱动装置时,假设第η级移位寄存单元将第三时钟信号CLK3作为接收到的时钟信号。当栅极驱动装置反向扫描时,正向扫描信号VF为低电平信号,反向扫描信号VB为高电平信号,初始触发信号STV在每一帧开始时向第N级移位寄存单元提供反向选择信号CH0B,当第mod(N/4)时钟信号为高电平信号时,第N级移位寄存单元输出高电平信号,即OUT(N)为高电平信号,OUT(N)同时作为第N-1级移位寄存单元的反向选择信号CH0B。第n+1级移位寄存单元输出的信号OUT (n+1)作为第η级移位寄存单元的反向选择信号CH0B,当OUT (n+1)为高电平信号时,第η级移位寄存单元将第三时钟信号CLK3输出,此时,第η级移位寄存单元输出的信号OUT (η)为第三时钟信号CLK3,由于第η级移位寄存单元输出的信号OUT (η)为第η-1级移位寄存单元的反向选择信号CH0B,即此时第η_1级移位寄存单元的反向选择信号CHOB为第三时钟信号CLK3,当第三时钟信号CLK3为高电平信号时,第n+1级移位寄存单元不再将接收到的第零时钟信号CLKO输出,第η-1级移位寄存单元将接收到的第二时钟信号CLK2输出,此时,OUT (η-1)为第二时钟信号CLK2,由于第η_1级移位寄存单元输出的信号OUT(η-1)为第η-2级移位寄存单元的反向选择信号CH0B,即此时第η-2级移位寄存单元的反向选择信号CHOB为第二时钟信号CLK2,当第二时钟信号CLK2为高电平信号时,第η级移位寄存单元不再将接收到的第三时钟信号CLK3输出,第η-2级移位寄存单元将接收到的第一时钟信号CLKl输出。当采用图20所示的栅极驱动装置时,假设第η级移位寄存单元将第三时钟信号CLK3作为接收到的时钟信号。当栅极驱动装置反向扫描时,正向扫描信号VF为低电平信号,反向扫描信号VB为高电平信号,初始触发信号STV在每一帧开始时向第N级移位寄存单元提供反向选择信号CH0B,当第mod(N/4)时钟信号为高电平信号时,第N级移位寄存单元输出高电平信号,即OUT(N)为高电平信号,OUT(N)同时作为第N-1级移位寄存单元的反向选择信号CH0B。第n+1级移位寄存单元输出的信号OUT (n+1)作为第η级移位寄存单元的反向选择信号CH0B,当OUT (n+1)为高电平信号时,第η级移位寄存单元将第三时钟信号CLK3输出,此时,第η级移位寄存单元输出的信号OUT (η)为第三时钟信号CLK3,由于第η级移位寄存单元输出的信号OUT (η)为第η_1级移位寄存单元的反向选择信号CHOB和第n+1级移位寄存单元的反向反馈信号FBB,即此时第η-1级移位寄存单元的反向选择信号CHOB和第n+1级移位寄存单元的反向反馈信号FBB均为第三时钟信号CLK3,当第三时钟信号CLK3为高电平信号时,第n+1级移位寄存单元不再将接收到的第零时钟信号CLKO输出,第η-1级移位寄存单元将接收到的第二时钟信号CLK2输出,此时,OUT (η-1)为第二时钟信号CLK2,由于第η_1级移位寄存单元输出的信号OUT (η-1)为第η-2级移位寄存单元的反向选择信号CHOB和第η级移位寄存单元的反向反馈信号FBB,即此时第η-2级移位寄存单元的反向选择信号CHOB和第η级移位寄存单元的反向反馈信号FBB均为第二时钟信号CLK2,当第二时钟信号CLK2为高电平信号时,第η级移位寄存单元不再将接收到的第三时钟信号CLK3输出,第η-2级移位寄存单元将接收到的第一时钟信号CLKl输出。

[0089] 本发明实施例还提供一种显示装置,包括本发明实施例提供的栅极驱动装置。

[0090] 上述本发明实施例序号仅仅为了描述,不代表实施例的优劣。

[0091] 显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (15)

1.一种移位寄存单元,其特征在于,包括驱动模块和输出模块;所述驱动模块和所述输出模块相连;其中,所述驱动模块和所述输出模块相连的连接点为上拉结点; 所述驱动模块,用于在正向选择信号为第一电平信号且正向扫描信号为第一电平信号时,控制上拉结点的信号为第一电平信号,在正向选择信号由第一电平信号变为第二电平信号且正向扫描信号为第一电平信号时,控制上拉结点的信号为第一电平信号;并在正向扫描信号为第一电平信号且反向选择信号为第一电平信号时,控制上拉结点的信号为第二电平信号;以及在反向选择信号为第一电平信号且反向扫描信号为第一电平信号时,控制上拉结点的信号为第一电平信号,并在反向选择信号由第一电平信号变为第二电平信号且反向扫描信号为第一电平信号时,控制上拉结点的信号为第一电平信号;并在反向扫描信号为第一电平信号且正向选择信号为第一电平信号时,控制上拉结点的信号为第二电平信号; 输出模块,用于在上拉结点的信号为第一电平信号时,将接收到的时钟信号从所述移位寄存单元的输出端输出,并在上拉结点的信号为第二电平信号时,控制所述移位寄存单元的输出端停止输出接收到的时钟信号; 所述正向选择信号为所述移位寄存单元的前一级移位寄存单元的输出端输出的信号,所述反向选择信号为所述移位寄存单元的后一级移位寄存单元的输出端输出的信号; 所述移位寄存单元还包括第一下拉模块;所述第一下拉模块分别连接上拉结点和所述移位寄存单元的输出端,所述第一下拉模块连接第二电平信号输入端;所述第一下拉模块用于,在接收到的下拉信号为第一电平信号且上拉结点的信号为第二电平信号时,控制上拉结点和所述移位寄存单元的输出端均连接第二电平信号输入端;并在上拉结点的信号为第一电平信号时,控制上拉结点和所述移位寄存单元的输出端均与第二电平信号输入端断开;其中,所述下拉信号为正向扫描信号和反向扫描信号中的第一电平信号,或者为时钟信号; 所述第一下拉模块包括第一下拉驱动单元和第一下拉单元;所述第一下拉驱动单元分别连接上拉结点、第二电平信号输入端和第一下拉单元,所述第一下拉单元分别连接上拉结点、所述移位寄存单元的输出端和第二电平信号输入端;所述第一下拉驱动单元用于,在接收到的下拉信号为第一电平信号且上拉结点的信号为第二电平信号时,向第一下拉单元输出第一电平信号;并在上拉结点的信号为第一电平信号时,向第一下拉单元输出第二电平信号;所述第一下拉单元用于,在接收到所述第一下拉驱动单元输出的第一电平信号时,将上拉结点和所述移位寄存单元的输出端分别与第二电平信号输入端接通;并在接收到所述第一下拉驱动单元输出的第二电平信号时,将上拉结点和所述移位寄存单元的输出端分别与第二电平信号输入端断开。
2.如权利要求1所述的移位寄存单元,其特征在于,所述驱动模块包括第一晶体管和第二晶体管; 第一晶体管的第一极接收正向扫描信号,第一晶体管的栅极接收正向选择信号,第一晶体管的第二极连接上拉结点;第二晶体管的第一极接收反向扫描信号,第二晶体管的栅极接收反向选择信号,第二晶体管的第二极连接上拉结点; 第一晶体管用于在正向选择信号为第一电平信号时开启,并在正向选择信号为第二电平信号时关断; 第二晶体管用于在反向选择信号为第一电平信号时开启,并在反向选择信号为第二电平信号时关断。
3.如权利要求1所述的移位寄存单元,其特征在于,所述输出模块包括第三晶体管和第一电容; 所述第三晶体管的第一极接收时钟信号,所述第三晶体管的栅极连接上拉结点,所述第三晶体管的第二极连接所述移位寄存单元的输出端;所述第一电容的一端连接上拉结点,所述第一电容的另一端连接所述第三晶体管M3的第二极; 第三晶体管用于,在上拉结点的信号为第一电平信号时开启,并在上拉结点的信号为第二电平信号时关断。
4.如权利要求1所述的移位寄存单元,其特征在于,所述第一下拉单元包括第四晶体管和第五晶体管; 第四晶体管的第一极连接上拉结点,第四晶体管的栅极接收第一下拉驱动单元输出的信号,第四晶体管的第二极连接第二电平信号输入端;第五晶体管的第一极连接所述移位寄存单元的输出端,第五晶体管的栅极接收第一下拉驱动单元输出的信号,第五晶体管的第二极连接第二电平信号输入端; 第四晶体管用于,在接收到第一下拉驱动单元输出的第一电平信号时开启,并在接收到第一下拉驱动单元输出的第二电平信号时关断; 第五晶体管用于,在接收到第一下拉驱动单元输出的第一电平信号时开启,并在接收到第一下拉驱动单元输出的第二电平信号时关断。
5.如权利要求1所述的移位寄存单元,其特征在于,所述第一下拉驱动单元接收到的下拉信号为正向扫描信号和反向扫描信号中的第一电平信号,所述第一下拉驱动单元包括第六晶体管、第七晶体管和第八晶体管; 第六晶体管的第一极接收正向扫描信号,第六晶体管的栅极接收正向扫描信号,第六晶体管的第二极向第一下拉单元输出信号;第七晶体管的第一极接收反向扫描信号,第七晶体管的栅极接收反向扫描信号,第七晶体管的第二极连接第六晶体管的第二极;第八晶体管的第一极连接第六晶体管的第二极,第八晶体管的栅极连接上拉结点,第八晶体管的第二极连接第二电平信号输入端; 第六晶体管用于,在正向扫描信号为第一电平信号时开启,并在正向扫描信号为第二电平信号时关断; 第七晶体管用于,在反向扫描信号为第一电平信号时开启,并在反向扫描信号为第二电平信号时关断; 第八晶体管用于,在上拉结点的信号为第一电平信号时开启,并在上拉结点的信号为第二电平信号时关断。
6.如权利要求1所述的移位寄存单元,其特征在于,所述第一下拉驱动单元接收到的下拉信号为时钟信号,所述第一下拉驱动单元包括第九晶体管、第十晶体管和第十一晶体管; 第九晶体管的第一极接收时钟信号,第九晶体管的栅极接收时钟信号,第九晶体管的第二极向第一下拉单元输出信号;第十晶体管的第一极接收时钟信号,第十晶体管的栅极连接第九晶体管的第二极,第十晶体管的第二极连接第九晶体管的第二极;第十一晶体管的第一极连接第九晶体管的第二极,第十一晶体管的栅极连接上拉结点,第十一晶体管的第二极连接第二电平信号输入端; 第十一晶体管用于,在上拉结点的信号为第一电平信号时开启,并在上拉结点的信号为第二电平信号时关断。
7.如权利要求1所述的移位寄存单元,其特征在于,所述移位寄存单元还包括第二下拉模块; 所述第二下拉模块分别连接上拉结点和第二电平信号输入端; 所述第二下拉模块用于,在反向扫描信号为第二电平信号且正向反馈信号为第一电平信号时,控制上拉结点连接第二电平信号输入端;并在反向扫描信号为第一电平信号时,或者在反向扫描信号为第二电平信号且正向反馈信号为第二电平信号时,控制上拉结点不再与第二电平信号输入端连接;所述正向反馈信号为所述移位寄存单元的后一级移位寄存单元的输出端输出的信号。
8.如权利要求7所述的移位寄存单元,其特征在于,所述第二下拉模块包括第十二晶体管、第十三晶体管、第十四晶体管和第十五晶体管; 第十二晶体管的第一极接收正向反馈信号,第十二晶体管的栅极接收正向反馈信号,第十二晶体管的第二极连接第十四晶体管的第一极;第十三晶体管的第一极接收正向反馈信号,第十三晶体管的栅极连接第十四晶体管的第一极,第十三晶体管的第二极连接第十四晶体管的第一极;第十四晶体管的栅极接收反向扫描信号,第十四晶体管的第二极连接第二电平信号输入端;第十五晶体管的第一极连接上拉结点,第十五晶体管的栅极连接第十四晶体管的第一极,第十五晶体管的第二极连接第二电平信号输入端; 第十四晶体管用于,在接收到的反向扫描信号为第一电平信号时开启,并在接收到的反向扫描信号为第二电平信号时关断; 第十五晶体管用于,在第十四晶体管的第一极的信号为第二电平信号时关断,并在第十四晶体管的第一极的信号为第一电平信号时开启。
9.如权利要求1所述的移位寄存单元,其特征在于,所述移位寄存单元还包括第三下拉模块; 所述第三下拉模块分别连接上拉结点和第二电平信号输入端; 所述第三下拉模块用于,在正向扫描信号为第二电平信号且反向反馈信号为第一电平信号时,控制上拉结点连接第二电平信号输入端;并在正向扫描信号为第一电平信号时,或者在正向扫描信号为第二电平信号且反向反馈信号为第二电平信号时,控制上拉结点不再与第二电平信号输入端相连;所述反向反馈信号为所述移位寄存单元的前一级移位寄存单元的输出端输出的信号。
10.如权利要求9所述的移位寄存单元,其特征在于,所述第三下拉模块包括第十六晶体管、第十七晶体管、第十八晶体管和第十九晶体管; 第十六晶体管的第一极接收反向反馈信号,第十六晶体管的栅极接收反向反馈信号,第十六晶体管的第二极连接第十八晶体管的第一极;第十七晶体管的第一极接收反向反馈信号,第十七晶体管的栅极连接第十八晶体管的第一极,第十七晶体管的第二极连接第十八晶体管的第一极;第十八晶体管的栅极接收正向扫描信号,第十八晶体管的第二极连接第二电平信号输入端;第十九晶体管的第一极连接上拉结点,第十九晶体管的栅极连接第十八晶体管的第一极,第十九晶体管的第二极连接第二电平信号输入端; 第十八晶体管用于,在接收到的正向扫描信号为第一电平信号时开启,并在接收到的正向扫描信号为第二电平信号时关断; 第十九晶体管用于,在第十八晶体管的第一极的信号为第二电平信号时关断,并在第十八晶体管的第一极的信号为第一电平信号时开启。
11.如权利要求1-10任一所述的移位寄存单元,其特征在于,所述移位寄存单元还包括复位模块; 所述复位模块分别连接所述移位寄存单元的输出端和第二电平信号输入端; 所述复位模块用于,在接收到的复位信号为第一电平信号时将所述移位寄存单元的输出端与第二电平信号输入端接通,并在接收到的复位信号为第二电平信号时,不再将所述移位寄存单元的输出端与第二电压信号输入端接通。
12.如权利要求11所述的移位寄存单元,其特征在于,所述复位模块包括第二十晶体管; 第二十晶体管的第一极连接所述移位寄存单元的输出端,第二十晶体管的栅极接收复位信号,第二十晶体管的第二极连接第二电平信号输入端; 第二十晶体管用于,在接收到的复位信号为第一电平信号时开启,并在接收到的复位信号为第二电平信号时关断。
13.一种栅极驱动装置,其特征在于,所述装置包括N+2级如权利要求1-6和权利要求11任一所述的移位寄存单元,第η级移位寄存单元将第mod(n/4)时钟信号作为接收到的时钟信号,其中,η = 0,1,…,N,Ν+1,η为正整数;除第零级移位寄存单元和第Ν+1级移位寄存单元之外,每一级移位寄存单元接收自身的前一级移位寄存单元输出的信号作为正向选择信号,并接收自身的后一级移位寄存单元输出的信号作为反向选择信号;第零级移位寄存单元接收初始触发信号作为正向选择信号,并接收第一级移位寄存单元输出的信号作为反向选择信号;第奸1级移位寄存单元接收初始触发信号作为反向选择信号,并接收第N级移位寄存单元输出的信号作为正向选择信号。
14.一种栅极驱动装置,其特征在于,所述装置包括Ν+2级如权利要求7-11任一所述的移位寄存单元,第η级移位寄存单元将第mod(η/4)时钟信号作为接收到的时钟信号,其中,η = 0,1,…,N,Ν+1,η为正整数;除第零级移位寄存单元、第一级移位寄存单元、第N级移位寄存单元和第Ν+1级移位寄存单元之外,每一级移位寄存单元接收自身的前一级移位寄存单元输出的信号作为正向选择信号和反向反馈信号,并接收自身的后一级移位寄存单元输出的信号作为反向选择信号和正向反馈信号;第一级移位寄存单元接收初始触发信号作为正向选择信号,并接收第零级移位寄存单元输出的信号作为反向反馈信号,并接收第二级移位寄存单元输出的信号作为反向选择信号和正向反馈信号;第N级移位寄存单元接收初始触发信号作为反向选择信号,并接收第Ν+1级移位寄存单元输出的信号作为正向反馈信号,并接收第N-1级移位寄存单元输出的信号作为正向选择信号和反向反馈信号;第零级移位寄存单元接收第一级移位寄存单元输出的信号作为反向选择信号,第Ν+1级移位寄存单元接收第N级移位寄存单元输出的信号作为正向选择信号。
15.一种显示装置,其特征在于,所述装置包括如权利要求13或14所述的栅极驱动装置。
CN201310108269.7A 2013-03-29 2013-03-29 一种移位寄存单元、栅极驱动装置及显示装置 CN103226980B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310108269.7A CN103226980B (zh) 2013-03-29 2013-03-29 一种移位寄存单元、栅极驱动装置及显示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201310108269.7A CN103226980B (zh) 2013-03-29 2013-03-29 一种移位寄存单元、栅极驱动装置及显示装置
PCT/CN2013/075595 WO2014153814A1 (zh) 2013-03-29 2013-05-14 移位寄存单元、栅极驱动装置及显示装置
US14/361,476 US9495920B2 (en) 2013-03-29 2013-05-14 Shift register unit, gate driving apparatus and display device

Publications (2)

Publication Number Publication Date
CN103226980A CN103226980A (zh) 2013-07-31
CN103226980B true CN103226980B (zh) 2015-09-09

Family

ID=48837393

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310108269.7A CN103226980B (zh) 2013-03-29 2013-03-29 一种移位寄存单元、栅极驱动装置及显示装置

Country Status (3)

Country Link
US (1) US9495920B2 (zh)
CN (1) CN103226980B (zh)
WO (1) WO2014153814A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102120070B1 (ko) * 2013-12-31 2020-06-08 엘지디스플레이 주식회사 표시장치 및 그 구동방법
CN105118462B (zh) * 2015-09-21 2018-09-18 深圳市华星光电技术有限公司 扫描驱动电路及具有该电路的液晶显示装置
CN105206238B (zh) * 2015-10-15 2017-12-15 武汉华星光电技术有限公司 栅极驱动电路及应用该电路的显示装置
CN106157867B (zh) * 2016-06-24 2019-04-02 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN108053789A (zh) * 2018-02-12 2018-05-18 合肥鑫晟光电科技有限公司 显示装置、栅极驱动器及其控制方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629444A (zh) * 2011-08-22 2012-08-08 北京京东方光电科技有限公司 栅极集成驱动电路、移位寄存器及显示屏
CN102831867A (zh) * 2012-07-26 2012-12-19 北京大学深圳研究生院 栅极驱动单元电路及其栅极驱动电路和一种显示器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2743662B1 (fr) * 1996-01-11 1998-02-13 Thomson Lcd Perfectionnement aux registres a decalage utilisant des transistors mis de meme polarite
WO2003104879A2 (en) * 2002-06-01 2003-12-18 Samsung Electronics Co., Ltd. Shift register, liquid crystal display device having the shift register and method of driving scan lines using the same
KR101107703B1 (ko) * 2005-05-26 2012-01-25 엘지디스플레이 주식회사 쉬프트 레지스터
JP4912000B2 (ja) * 2006-03-15 2012-04-04 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
JP4912023B2 (ja) * 2006-04-25 2012-04-04 三菱電機株式会社 シフトレジスタ回路
JP2007317288A (ja) * 2006-05-25 2007-12-06 Mitsubishi Electric Corp シフトレジスタ回路およびそれを備える画像表示装置
JP4912186B2 (ja) * 2007-03-05 2012-04-11 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
US8344989B2 (en) * 2007-12-31 2013-01-01 Lg Display Co., Ltd. Shift register
JP5473686B2 (ja) * 2010-03-11 2014-04-16 三菱電機株式会社 走査線駆動回路
KR101340197B1 (ko) * 2011-09-23 2013-12-10 하이디스 테크놀로지 주식회사 쉬프트 레지스터 및 이를 이용한 게이트 구동회로
CN102682727B (zh) * 2012-03-09 2014-09-03 北京京东方光电科技有限公司 移位寄存器单元、移位寄存器电路、阵列基板及显示器件
CN102867477B (zh) * 2012-09-27 2015-11-11 昆山工研院新型平板显示技术中心有限公司 可实现双向驱动的栅极扫描移位寄存器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629444A (zh) * 2011-08-22 2012-08-08 北京京东方光电科技有限公司 栅极集成驱动电路、移位寄存器及显示屏
CN102831867A (zh) * 2012-07-26 2012-12-19 北京大学深圳研究生院 栅极驱动单元电路及其栅极驱动电路和一种显示器

Also Published As

Publication number Publication date
WO2014153814A1 (zh) 2014-10-02
CN103226980A (zh) 2013-07-31
US20150317936A1 (en) 2015-11-05
US9495920B2 (en) 2016-11-15

Similar Documents

Publication Publication Date Title
CN203773916U (zh) 移位寄存器单元、移位寄存器和显示装置
CN108648716B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN104091573B (zh) 一种移位寄存单元、栅极驱动装置、显示面板和显示装置
CN102708779B (zh) 移位寄存器及其驱动方法、栅极驱动装置与显示装置
WO2017020472A1 (zh) 移位寄存器的输出控制单元、移位寄存器及其驱动方法以及栅极驱动装置
JP6114378B2 (ja) シフトレジスタ素子及びその駆動方法、並びにシフトレジスタを備えた表示装置
US8218713B2 (en) Bi-directional shift register
CN104332181B (zh) 一种移位寄存器及栅极驱动装置
CN202443728U (zh) 移位寄存器、栅极驱动器及显示装置
US7492853B2 (en) Shift register and image display apparatus containing the same
KR101143531B1 (ko) 액정 디스플레이 게이트 구동 장치
CN102479477B (zh) 移位寄存器单元、栅极驱动电路和显示装置
KR20190033612A (ko) Goa 회로
CN101221818B (zh) 多级移位寄存器电路以及包括该电路的图像显示装置
DE102014104631B4 (de) Schieberegistereinheit, anzeigepanel und anzeigevorrichtung
CN104992663B (zh) 一种移位寄存器单元及栅极驱动电路、显示面板
CN103050106B (zh) 栅极驱动电路、显示模组和显示器
CN103927960B (zh) 一种栅极驱动装置和显示装置
CN103280200B (zh) 移位寄存器单元、栅极驱动电路与显示器件
CN102945650B (zh) 一种移位寄存器及阵列基板栅极驱动装置
JP5128102B2 (ja) シフトレジスタ回路およびそれを備える画像表示装置
CN101645308B (zh) 包括多个级电路单元的移位寄存器
KR100857479B1 (ko) 시프트 레지스터 회로 및 그것을 구비하는 화상표시장치
US10803823B2 (en) Shift register unit, gate driving circuit, and driving method
KR101920752B1 (ko) 게이트 구동회로

Legal Events

Date Code Title Description
PB01 Publication
C06 Publication
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
GR01 Patent grant
C14 Grant of patent or utility model