TWI465039B - 移位暫存器電路 - Google Patents

移位暫存器電路 Download PDF

Info

Publication number
TWI465039B
TWI465039B TW098134945A TW98134945A TWI465039B TW I465039 B TWI465039 B TW I465039B TW 098134945 A TW098134945 A TW 098134945A TW 98134945 A TW98134945 A TW 98134945A TW I465039 B TWI465039 B TW I465039B
Authority
TW
Taiwan
Prior art keywords
transistor
shift register
electrically connected
unit
pull
Prior art date
Application number
TW098134945A
Other languages
English (en)
Other versions
TW201114181A (en
Inventor
Chin Wei Liu
Wei Hsien Wu
Jing Ru Chen
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW098134945A priority Critical patent/TWI465039B/zh
Priority to US12/753,097 priority patent/US20110091006A1/en
Publication of TW201114181A publication Critical patent/TW201114181A/zh
Application granted granted Critical
Publication of TWI465039B publication Critical patent/TWI465039B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

移位暫存器電路
本發明係有關於一種移位暫存器電路，尤指一種可降低漏電流與減輕電壓應力之移位暫存器電路。
液晶顯示裝置(Liquid Crystal Display；LCD)是目前廣泛使用的一種平面顯示器，其具有外型輕薄、省電以及無輻射等優點。液晶顯示裝置的工作原理係利用改變液晶層兩端的電壓差來改變液晶層內之液晶分子的排列狀態，用以改變液晶層的透光性，再配合背光模組所提供的光源以顯示影像。一般而言，液晶顯示裝置包含有複數畫素單元、移位暫存器電路以及源極驅動器。源極驅動器係用來提供複數資料訊號至複數畫素單元。移位暫存器電路包含複數級移位暫存器，係用來產生複數閘極訊號饋入複數畫素單元以控制複數資料訊號的寫入運作。因此，移位暫存器電路即為控制資料訊號寫入操作的關鍵性元件。
第1圖為習知移位暫存器電路的示意圖。如第1圖所示，移位暫存器電路100包含複數級移位暫存器，為方便說明，只顯示第(N-1)級移位暫存器111、第N級移位暫存器112以及第(N+1)級移位暫存器113。每一級移位暫存器係用來根據第一時脈CK1與反相於第一時脈CK1之第二時脈CK2以產生對應閘極訊號饋入至對應閘極線，譬如第(N-1)級移位暫存器111係用來產生閘極訊號SGn-1饋入至閘極線GLn-1，第N級移位暫存器112係用來產生閘極訊號SGn饋入至閘極線GLn，第(N+1)級移位暫存器113係用來產生閘極訊號SGn+1饋入至閘極線GLn+1。第N級移位暫存器112包含上拉單元120、輸入單元130、儲能單元125、放電單元140、下拉單元150、以及控制單元160。上拉單元120係用來根據驅動控制電壓VQn以上拉閘極訊號SGn。放電單元140與下拉單元150係用來根據控制單元160所產生之下拉控制電壓Vdn以分別下拉驅動控制電壓VQn與閘極訊號SGn。
第2圖為第1圖所示之移位暫存器電路100的工作相關訊號波形圖，其中橫軸為時間軸。在第2圖中，由上往下的訊號分別為第一時脈CK1、第二時脈CK2、閘極訊號SGn-1、閘極訊號SGn、閘極訊號SGn+1、驅動控制電壓VQn、以及下拉控制電壓Vdn。如第2圖所示，當驅動控制電壓VQn沒有被上拉至第一高電壓Vh1或第二高電壓Vh2時，第一時脈CK1之昇緣與降緣可經由上拉單元120之元件電容耦合作用而導致驅動控制電壓VQn之漣波，另由於此漣波係為基於低電源電壓Vss而週期性擺動於峰值電壓Vrc1與谷值電壓Vrt1之間的交流訊號，所以峰值電壓Vrc1可能因元件老化、溫度變化或其他操作因素而昇高至接近零電壓，如此會導致上拉單元120的漏電流，進而使閘極訊號SGn之電壓準位發生顯著漂移現象而降低影像顯示品質。就另一方面而言，當驅動控制電壓VQn沒有被上拉至第一高電壓Vh1或第二高電壓Vh2時，下拉控制電壓Vdn係大約保持在高電源電壓Vdd，用來持續導通放電單元140與下拉單元150之電晶體，據以持續下拉驅動控制電壓VQn與閘極訊號SGn，亦即放電單元140與下拉單元150之電晶體係長時間承受高電壓應力，所以容易導致臨界電壓漂移，進而降低移位暫存器電路100的可靠度及使用壽命。
依據本發明之實施例，其揭露一種移位暫存器電路，用以提供複數個閘極訊號至複數條閘極線。此種移位暫存器電路包含複數級移位暫存器，第N級移位暫存器包含上拉單元、輸入單元、儲能單元、放電單元、耦合單元、第一下拉單元、第二下拉單元、以及控制單元。
上拉單元電連接於第N閘極線，用來根據驅動控制電壓與第一時脈以上拉第N閘極訊號。輸入單元電連接於第(N-1)級移位暫存器與上拉單元，用來接收第一輸入訊號。儲能單元電連接於上拉單元與輸入單元，用來根據第一輸入訊號執行充電程序。第一輸入訊號係為第(N-1)級移位暫存器所產生之第(N-1)閘極訊號或第(N-1)啟始脈波訊號。放電單元電連接於儲能單元與第(N+1)級移位暫存器，用來根據第(N+1)閘極訊號執行放電程序，據以下拉驅動控制電壓。耦合單元電連接於儲能單元與第(N+1)級移位暫存器，用來根據第(N+1)閘極訊號之降緣以下拉驅動控制電壓。第一下拉單元電連接於第N閘極線與第(N+1)級移位暫存器，用來根據第(N+1)閘極訊號以下拉第N閘極訊號。第二下拉單元電連接於第N閘極線，用來根據下拉控制電壓以下拉第N閘極訊號。控制單元電連接於第二下拉單元，用來根據第二輸入訊號以產生下拉控制電壓。第二輸入訊號係為直流電壓或反相於第一時脈之第二時脈。
下文依本發明移位暫存器電路，特舉實施例配合所附圖式作詳細說明，但所提供之實施例並非用以限制本發明所涵蓋的範圍。
第3圖為本發明第一實施例之移位暫存器電路的示意圖。如第3圖所示，移位暫存器電路300包含複數級移位暫存器，為方便說明，移位暫存器電路300只顯示第(N-1)級移位暫存器311、第N級移位暫存器312以及第(N+1)級移位暫存器313，其中只有第N級移位暫存器312顯示內部功能單元架構，其餘級移位暫存器係類同於第N級移位暫存器312，所以不另贅述。在移位暫存器電路300的運作中，第(N-1)級移位暫存器311係用以提供閘極訊號SGn-1饋入至閘極線GLn-1，第N級移位暫存器312係用以提供閘極訊號SGn饋入至閘極線GLn，第(N+1)級移位暫存器313係用以提供閘極訊號SGn+1饋入至閘極線GLn+1。
第N級移位暫存器312包含上拉單元320、輸入單元330、儲能單元325、放電單元340、耦合單元345、第一下拉單元350、第二下拉單元355、以及控制單元360。上拉單元320電連接於閘極線GLn，用來根據驅動控制電壓VQn及第一時脈CK1以上拉閘極線GLn之閘極訊號SGn。輸入單元330電連接於第(N-1)級移位暫存器311，用來將閘極訊號SGn-1輸入為驅動控制電壓VQn，所以第N級移位暫存器312係以閘極訊號SGn-1作為致能所需之啟始脈波訊號。儲能單元325電連接於上拉單元320與輸入單元330，用來根據閘極訊號SGn-1執行充電程序。放電單元340電連接於儲能單元325與第(N+1)級移位暫存器313，用來根據閘極訊號SGn+1執行放電程序以下拉驅動控制電壓VQn。耦合單元345電連接於儲能單元325與第(N+1)級移位暫存器313，用來根據閘極訊號SGn+1之降緣以下拉驅動控制電壓VQn。第一下拉單元350電連接於閘極線GLn與第(N+1)級移位暫存器313，用來根據閘極訊號SGn+1以下拉閘極訊號SGn。第二下拉單元355電連接於閘極線GLn，用來根據下拉控制電壓Vcn以下拉閘極訊號SGn。控制單元360電連接於第二下拉單元355與閘極線GLn，用來根據閘極訊號SGn與反相於第一時脈CK1之第二時脈CK2以產生下拉控制電壓Vcn。
在第3圖的實施例中，上拉單元320包含第一電晶體321，儲存單元325包含第一電容326，輸入單元330包含第二電晶體331，放電單元340包含第三電晶體341，耦合單元345包含第二電容346，第一下拉單元350包含第四電晶體351，第二下拉單元355包含第五電晶體356，控制單元360包含第六電晶體361、第七電晶體362與第八電晶體363。第一電晶體321至第八電晶體363係為薄膜電晶體(Thin Film Transistor)、金氧半場效電晶體(Metal Oxide Semiconductor Field Effect Transistor)、或接面場效電晶體(Junction Field Effect Transistor)。
第二電晶體331包含第一端、第二端與閘極端，其中第一端電連接於第(N-1)級移位暫存器311以接收閘極訊號SGn-1，閘極端電連接於第一端，第二端電連接於儲能單元325與上拉單元320。第一電晶體321包含第一端、第二端與閘極端，其中第一端用以接收第一時脈CK1，閘極端電連接於第二電晶體331之第二端，第二端電連接於閘極線GLn。第一電容326電連接於第一電晶體321的閘極端與第二端之間。第三電晶體341包含第一端、第二端與閘極端，其中第一端電連接於第二電晶體331之第二端，閘極端電連接於第(N+1)級移位暫存器313以接收閘極訊號SGn+1，第二端用以接收低電源電壓Vss。第四電晶體351包含第一端、第二端與閘極端，其中第一端電連接於閘極線GLn，閘極端電連接於第(N+1)級移位暫存器313以接收閘極訊號SGn+1，第二端用以接收低電源電壓Vss。第二電容346電連接於第三電晶體341的第一端與閘極端之間。第五電晶體356包含第一端、第二端與閘極端，其中第一端電連接於閘極線GLn，閘極端電連接於控制單元360以接收下拉控制電壓Vcn，第二端用以接收低電源電壓Vss。
第六電晶體361包含第一端、第二端與閘極端，其中第一端電連接於第五電晶體356之閘極端，閘極端電連接於閘極線GLn以接收閘極訊號SGn，第二端用以接收低電源電壓Vss。第七電晶體362包含第一端、第二端與閘極端，其中第一端用以接收第二時脈CK2，閘極端電連接於第一端。在另一實施例中，第七電晶體362之第一端係用來接收可導通第七電晶體362與第八電晶體363之直流電壓，譬如高電源電壓Vdd。第八電晶體363包含第一端、第二端與閘極端，其中第一端電連接於第七電晶體362之第二端，閘極端電連接於第一端，第二端電連接於第六電晶體361之第一端。第二電晶體331、第七電晶體362與第八電晶體363的電路功能類同於二極體，其第一端與第二端實質上等效於二極體之陽極(Anode)與陰極(Cathode)。
如第3圖所示，第七電晶體362之第一端與第二端間具有第一汲源極壓降Vds1，而第八電晶體363之第一端與第二端間具有第二汲源極壓降Vds2。在一實施例中，第八電晶體363的寬長比係小於第六電晶體361的寬長比，用來提供較大的第二汲源極壓降Vds2以顯著降低下拉控制電壓Vcn之高準位電壓。在另一實施例中，第七電晶體362與第八電晶體363的寬長比均小於第六電晶體361的寬長比，用來提供較大的第一汲源極壓降Vds1與第二汲源極壓降Vds2以顯著降低下拉控制電壓Vcn之高準位電壓。在另一實施例中，尤其是當第五電晶體356為金氧半場效電晶體時，第八電晶體363係可省略，而第七電晶體362之第二端則直接連接至第六電晶體361之第一端，且第七電晶體362的寬長比係小於第六電晶體361的寬長比，用來提供較大的第一汲源極壓降Vds1以顯著降低下拉控制電壓Vcn之高準位電壓。
第4圖為第3圖之移位暫存器電路300的工作相關訊號波形示意圖，其中橫軸為時間軸。在第4圖中，由上往下的訊號分別為第一時脈CK1、第二時脈CK2、閘極訊號SGn-1、閘極訊號SGn、閘極訊號SGn+1、驅動控制電壓VQn、以及下拉控制電壓Vcn。
如第4圖所示，於時段T1內，閘極訊號SGn-1由低準位電壓上昇至高準位電壓，第二電晶體331切換為導通狀態，使驅動控制電壓VQn也跟著從低準位電壓上昇至第一高電壓Vh1。於時段T2內，因閘極訊號SGn-1由高準位電壓降至低準位電壓，第二電晶體331切換為截止狀態，使驅動控制電壓VQn因而成為浮接電壓，又因第一時脈CK1切換至高準位電壓，所以可藉由第一電晶體321之元件電容耦合作用，將驅動控制電壓VQn由第一高電壓Vh1上拉至第二高電壓Vh2，並據以導通第一電晶體321，將閘極訊號SGn由低準位電壓上拉至高準位電壓。此時，具高準位電壓之閘極訊號SGn可導通第六電晶體361，用來將下拉控制電壓Vcn下拉至低電源電壓Vss，進而截止第五電晶體356。
於時段T3內，第一時脈CK1切換至低準位電壓，所以閘極訊號SGn也跟著降為低準位電壓，因而使第六電晶體361截止，此時下拉控制電壓Vcn係為第二時脈CK2之高準位電壓減去第一汲源極壓降Vds1與第二汲源極壓降Vds2之電壓Vx1，電壓Vx1可導通第五電晶體356以下拉閘極訊號SGn至低電源電壓Vss。此外，因第(N+1)級移位暫存器313利用閘極訊號SGn作為致能所需之啟始脈波訊號而於時段T3內產生高準位電壓之閘極訊號SGn+1，所以第三電晶體341與第四電晶體351均於時段T3內導通，據以下拉驅動控制電壓VQn與閘極訊號SGn至低電源電壓Vss。於時段T4內，第二時脈CK2由高準位電壓切換至低準位電壓，所以第七電晶體362與第八電晶體363截止，而藉由第七電晶體362與第八電晶體363的元件電容耦合作用，下拉控制電壓Vcn會下降至電壓Vx2，電壓Vx2仍可導通第五電晶體356以下拉閘極訊號SGn至低電源電壓Vss。此時，雖然第一時脈CK1由低準位電壓切換至高準位電壓，並藉由第一電晶體321之元件電容耦合作用以上拉驅動控制電壓VQn，但同時閘極訊號SGn+1係由高準位電壓切換至低準位電壓，而閘極訊號SGn+1之降緣可經由第二電容346的耦合作用以下拉驅動控制電壓VQn，所以驅動控制電壓VQn之漣波的峰值電壓Vrc2可顯著小於第2圖所示對應於習知移位暫存器電路100運作之峰值電壓Vrc1。於時段T5內，第二時脈CK2由低準位電壓切換至高準位電壓，所以第七電晶體362與第八電晶體363導通，而下拉控制電壓Vcn又被上拉至電壓Vx1。同時，第一時脈CK1由高準位電壓切換至低準位電壓，所以可藉由第一電晶體321之元件電容耦合作用，將驅動控制電壓VQn從峰值電壓Vrc2下拉至谷值電壓Vrt2，很顯然地，谷值電壓Vrt2亦顯著小於第2圖所示對應於習知移位暫存器電路100運作之谷值電壓Vrt1。
其後，在閘極訊號SGn持續低準位電壓的狀態下，第N級移位暫存器312係週期性地執行上述於時段T4及T5內之電路運作，所以驅動控制電壓VQn係週期性地擺動於峰值電壓Vrc2與谷值電壓Vrt2之間，而下拉控制電壓Vcn係週期性地擺動於電壓Vx1與電壓Vx2之間。由上述可知，藉由第二電容346之耦合作用，可使驅動控制電壓VQn之漣波的峰值電壓Vrc2顯著低於零電壓，據以降低第一電晶體321之漏電流，而閘極訊號SGn之電壓準位也就不會顯著漂移以確保高顯示品質，並可節省電路操作之功率消耗。此外，藉由第七電晶體362與第八電晶體363的汲源極壓降，下拉控制電壓Vcn的高準位電壓可顯著降低，因此可顯著減輕第五電晶體356之電壓應力以避免臨界電壓漂移，進而提高其可靠度與使用壽命。
第5圖為本發明第二實施例之移位暫存器電路的示意圖。如第5圖所示，移位暫存器電路500包含複數級移位暫存器。為方便說明，移位暫存器電路500仍只顯示第(N-1)級移位暫存器511、第N級移位暫存器512以及第(N+1)級移位暫存器513，其中只有第N級移位暫存器512顯示內部功能單元架構。相較於第3圖所示之移位暫存器電路300，第(N-1)級移位暫存器511另用以提供啟始脈波訊號STn-1，第N級移位暫存器512另用以提供啟始脈波訊號STn，第(N+1)級移位暫存器513另用以提供啟始脈波訊號STn+1。在移位暫存器電路500的運作中，啟始脈波訊號STn-1之波形實質上係同於閘極訊號SGn-1之波形，啟始脈波訊號STn之波形實質上係同於閘極訊號SGn之波形，啟始脈波訊號STn+1之波形實質上係同於閘極訊號SGn+1之波形。
第N級移位暫存器512之電路架構係類似於第3圖所示之第N級移位暫存器312的電路架構，主要差異在於另包含進位單元580與第三下拉單元585，而輸入單元330則置換為輸入單元530。進位單元580電連接於第(N+1)級移位暫存器513，用來根據驅動控制電壓VQn及第一時脈CK1以產生啟始脈波訊號STn饋入至第(N+1)級移位暫存器513。第三下拉單元585電連接於進位單元580與第(N+1)級移位暫存器513，用來根據閘極訊號SGn+1以下拉啟始脈波訊號STn。輸入單元530電連接於第(N-1)級移位暫存器511，用來將啟始脈波訊號STn-1輸入為驅動控制電壓VQn。
在第5圖的實施例中，輸入單元530包含第二電晶體531，進位單元580包含第九電晶體581，第三下拉單元585包含第十電晶體586。第二電晶體531、第九電晶體581與第十電晶體586係為薄膜電晶體、金氧半場效電晶體、或接面場效電晶體。第二電晶體531包含第一端、第二端與閘極端，其中第一端電連接於第(N-1)級移位暫存器511之進位單元以接收啟始脈波訊號STn-1，閘極端電連接於第一端，第二端電連接於儲能單元325、上拉單元320與進位單元580。第九電晶體581包含第一端、第二端與閘極端，其中第一端用以接收第一時脈CK1，閘極端電連接於第二電晶體531之第二端，第二端電連接於第(N+1)級移位暫存器513之輸入單元。第十電晶體586包含第一端、第二端與閘極端，其中第一端電連接於第九電晶體581之第二端，閘極端電連接於第(N+1)級移位暫存器513以接收閘極訊號SGn+1，第二端用以接收低電源電壓Vss。移位暫存器電路500的工作相關訊號波形係同於第4圖所示之訊號波形，所以不再贅述。
第6圖為本發明第三實施例之移位暫存器電路的示意圖。如第6圖所示，移位暫存器電路600包含複數級移位暫存器。為方便說明，移位暫存器電路600仍只顯示第(N-1)級移位暫存器611、第N級移位暫存器612以及第(N+1)級移位暫存器613，其中只有第N級移位暫存器612顯示內部功能單元架構。第N級移位暫存器612之電路架構係類似於第3圖所示之第N級移位暫存器312之電路架構，主要差異在於將控制單元360置換為控制單元660。控制單元660電連接於第二下拉單元355與儲能單元325，用來根據第二時脈CK2與驅動控制電壓VQn以產生下拉控制電壓Vcn。
在第6圖的實施例中，控制單元660包含第六電晶體661、第七電晶體662與第八電晶體663。第六電晶體661包含第一端、第二端與閘極端，其中第一端電連接於第五電晶體356之閘極端，閘極端電連接於儲能單元325以接收驅動控制電壓VQn，第二端用以接收低電源電壓Vss。第七電晶體662包含第一端、第二端與閘極端，其中第一端用以接收第二時脈CK2，閘極端電連接於第一端。在另一實施例中，第七電晶體662之第一端係用來接收可導通第七電晶體662與第八電晶體663之直流電壓，譬如高電源電壓Vdd。第八電晶體663包含第一端、第二端與閘極端，其中第一端電連接於第七電晶體662之第二端，閘極端電連接於第一端，第二端電連接於第六電晶體661之第一端。第六電晶體661、第七電晶體662與第八電晶體663係為薄膜電晶體、金氧半場效電晶體、或接面場效電晶體。
在一實施例中，第八電晶體663的寬長比係小於第六電晶體661的寬長比，用來提供較大的第二汲源極壓降Vds2以顯著降低下拉控制電壓Vcn之高準位電壓。在另一實施例中，第七電晶體662與第八電晶體663的寬長比均小於第六電晶體661的寬長比，用來提供較大的第一汲源極壓降Vds1與第二汲源極壓降Vds2以顯著降低下拉控制電壓Vcn之高準位電壓。在另一實施例中，尤其是當第五電晶體356為金氧半場效電晶體時，第八電晶體663係可省略，而第七電晶體662之第二端直接連接至第六電晶體661之第一端，且第七電晶體662的寬長比係小於第六電晶體661的寬長比，用來提供較大的第一汲源極壓降Vds1以顯著降低下拉控制電壓Vcn之高準位電壓。
第7圖為第6圖之移位暫存器電路600的工作相關訊號波形示意圖，其中橫軸為時間軸。在第7圖中，由上往下的訊號分別為第一時脈CK1、第二時脈CK2、閘極訊號SGn-1、閘極訊號SGn、閘極訊號SGn+1、驅動控制電壓VQn、以及下拉控制電壓Vcn。第7圖所示之訊號波形係類似於第4圖所示之訊號波形，主要差異在於下拉控制電壓Vcn於時段T1內係為低準位電壓，此乃因第六電晶體661之閘極端係用來接收驅動控制電壓VQn，而驅動控制電壓VQn於時段T1內係為第一高電壓Vh1，所以可導通第六電晶體661，進而將下拉控制電壓Vcn下拉至低電源電壓Vss。除了下拉控制電壓Vcn於時段T1內之波形，第7圖之其餘時段的訊號波形係同於第4圖之訊號波形，所以不再贅述。
綜上所述，本發明移位暫存器電路係利用耦合單元以顯著降低驅動控制電壓之漣波的峰值電壓，所以可降低驅動控制電壓所驅動之電晶體的漏電流，而閘極訊號之電壓準位也就不會顯著漂移以確保高顯示品質，並可節省電路操作之功率消耗。此外，本發明移位暫存器電路利用控制單元之至少一電晶體的汲源極壓降以顯著降低下拉控制電壓的高準位電壓，據以減輕被下拉控制電壓所控制之電晶體的電壓應力，所以可避免臨界電壓漂移，進而提高其可靠度與使用壽命。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何具有本發明所屬技術領域之通常知識者，在不脫離本發明之精神和範圍內，當可作各種更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、300、500、600．．．移位暫存器電路
111、311、511、611．．．第(N-1)級移位暫存器
112、312、512、612．．．第N級移位暫存器
113、313、513、613．．．第(N+1)級移位暫存器
120、320．．．上拉單元
125、325．．．儲能單元
130、330、530．．．輸入單元
140、340．．．放電單元
150．．．下拉單元
160、360、660．．．控制單元
321．．．第一電晶體
326．．．第一電容
331、531．．．第二電晶體
341．．．第三電晶體
345．．．耦合單元
346．．．第二電容
350．．．第一下拉單元
351．．．第四電晶體
355．．．第二下拉單元
356．．．第五電晶體
361、661．．．第六電晶體
362、662．．．第七電晶體
363、663．．．第八電晶體
580．．．進位單元
581．．．第九電晶體
585．．．第三下拉單元
586．．．第十電晶體
CK1．．．第一時脈
CK2‧‧‧第二時脈
GLn-1、GLn、GLn+1‧‧‧閘極線
SGn-2、SGn-1、SGn、SGn+1、SGn+2‧‧‧閘極訊號
STn-2、STn-1、STn、STn+1‧‧‧啟始脈波訊號
T1、T2、T3、T4、T5‧‧‧時段
Vcn、Vdn‧‧‧下拉控制電壓
Vdd‧‧‧高電源電壓
Vds1‧‧‧第一汲源極壓降
Vds2‧‧‧第二汲源極壓降
Vh1‧‧‧第一高電壓
Vh2‧‧‧第二高電壓
VQn‧‧‧驅動控制電壓
Vrc1、Vrc2‧‧‧峰值電壓
Vrt1、Vrt2‧‧‧谷值電壓
Vss‧‧‧低電源電壓
第1圖為習知移位暫存器電路的示意圖。
第2圖為第1圖所示之移位暫存器電路的工作相關訊號波形圖，其中橫軸為時間軸。
第3圖為本發明第一實施例之移位暫存器電路的示意圖。
第4圖為第3圖之移位暫存器電路的工作相關訊號波形示意圖，其中橫軸為時間軸。
第5圖為本發明第二實施例之移位暫存器電路的示意圖。
第6圖為本發明第三實施例之移位暫存器電路的示意圖。
第7圖為第6圖之移位暫存器電路的工作相關訊號波形示意圖，其中橫軸為時間軸。
300‧‧‧移位暫存器電路
311‧‧‧第(N-1)級移位暫存器
312‧‧‧第N級移位暫存器
313‧‧‧第(N+1)級移位暫存器
320‧‧‧上拉單元
321‧‧‧第一電晶體
325‧‧‧儲能單元
326‧‧‧第一電容
330‧‧‧輸入單元
331‧‧‧第二電晶體
340‧‧‧放電單元
341‧‧‧第三電晶體
345‧‧‧耦合單元
346‧‧‧第二電容
350‧‧‧第一下拉單元
351‧‧‧第四電晶體
355‧‧‧第二下拉單元
356‧‧‧第五電晶體
360‧‧‧控制單元
361‧‧‧第六電晶體
362‧‧‧第七電晶體
363‧‧‧第八電晶體
CK1‧‧‧第一時脈
CK2‧‧‧第二時脈
GLn-1、GLn、GLn+1‧‧‧閘極線
SGn-2、SGn-1、SGn、SGn+1、SGn+2‧‧‧閘極訊號
Vcn‧‧‧下拉控制電壓
Vds1‧‧‧第一汲源極壓降
Vds2‧‧‧第二汲源極壓降
VQn‧‧‧驅動控制電壓
Vss‧‧‧低電源電壓

Claims (17)

  1. 一種移位暫存器電路，用以提供複數閘極訊號至複數閘極線，該移位暫存器電路包含複數級移位暫存器，該複數級移位暫存器之一第N級移位暫存器包含：一上拉單元，電連接於該些閘極線之一第N閘極線，用來根據一驅動控制電壓與一第一時脈以上拉該些閘極訊號之一第N閘極訊號；一輸入單元，電連接於該上拉單元與該複數級移位暫存器之一第(N-1)級移位暫存器，用來將一第一輸入訊號輸入為該驅動控制電壓；一儲能單元，電連接於該上拉單元與該輸入單元，用來根據該第一輸入訊號執行一充電程序；一放電單元，電連接於該儲能單元與該複數級移位暫存器之一第(N+1)級移位暫存器，用來根據該些閘極訊號之一第(N+1)閘極訊號執行一放電程序，據以下拉該驅動控制電壓；一耦合單元，電連接於該儲能單元與該第(N+1)級移位暫存器，用來根據該第(N+1)閘極訊號之降緣以下拉該驅動控制電壓；一第一下拉單元，電連接於該第N閘極線與該第(N+1)級移位暫存器，用來根據該第(N+1)閘極訊號以下拉該第N閘極訊號；一第二下拉單元，電連接於該第N閘極線，用來根據一下拉控制電壓以下拉該第N閘極訊號；以及 一控制單元，電連接於該第二下拉單元，用來根據一第二輸入訊號以產生該下拉控制電壓，包含：一第一電晶體，包含：一第一端，電連接於該第二下拉單元，用來輸出該下拉控制電壓；一閘極端，電連接於該第N閘極線以接收該第N閘極訊號，或電連接於該輸入單元以接收該驅動控制電壓；以及一第二端，用來接收一低電源電壓；以及一第二電晶體，包含：一第一端，用來接收該第二輸入訊號；一閘極端，電連接於該第二電晶體之第一端；以及一第二端，電連接於該第一電晶體之第一端；其中該第二電晶體之寬長比係小於該第一電晶體之寬長比。
  2. 如請求項1所述之移位暫存器電路，其中該儲能單元包含一電容。
  3. 如請求項1所述之移位暫存器電路，其中該耦合單元包含一電容。
  4. 如請求項1所述之移位暫存器電路，其中該上拉單元包含一電晶體，該電晶體包含：一第一端，用以接收該第一時脈； 一閘極端，電連接於該輸入單元以接收該驅動控制電壓；以及一第二端，電連接於該第N閘極線。
  5. 如請求項1所述之移位暫存器電路，其中該輸入單元包含一電晶體，該電晶體包含：一第一端，電連接於該第(N-1)級移位暫存器以接收一第(N-1)閘極訊號；一閘極端，電連接於該第一端；以及一第二端，電連接於該儲能單元與該上拉單元；其中該第一輸入訊號係為該第(N-1)閘極訊號。
  6. 如請求項1所述之移位暫存器電路，其中該放電單元包含一電晶體，該電晶體包含：一第一端，電連接於該儲能單元；一閘極端，電連接於該第(N+1)級移位暫存器以接收該第(N+1)閘極訊號；以及一第二端，用來接收一低電源電壓。
  7. 如請求項1所述之移位暫存器電路，其中該第一下拉單元包含一電晶體，該電晶體包含：一第一端，電連接於該第N閘極線；一閘極端，電連接於該第(N+1)級移位暫存器以接收該第(N+1)閘極訊號；以及 一第二端，用來接收一低電源電壓。
  8. 如請求項1所述之移位暫存器電路，其中該第二下拉單元包含一電晶體，該電晶體包含：一第一端，電連接於該第N閘極線；一閘極端，電連接於該控制單元以接收該下拉控制電壓；以及一第二端，用來接收一低電源電壓。
  9. 如請求項1所述之移位暫存器電路，其中該第二輸入訊號係為一直流電壓或反相於該第一時脈之一第二時脈。
  10. 如請求項1所述之移位暫存器電路，其中該第一電晶體與該第二電晶體係為薄膜電晶體(Thin Film Transistor)或場效電晶體(Field Effect Transistor)。
  11. 如請求項1所述之移位暫存器電路，其中該控制單元另包含一第三電晶體，該第三電晶體包含：一第一端，電連接於該第二電晶體之第二端；一閘極端，電連接於該第三電晶體之第一端；以及一第二端，電連接於該第一電晶體之第一端。
  12. 如請求項11所述之移位暫存器電路，其中該第一電晶體、該第二電晶體與該第三電晶體係為薄膜電晶體或場效電晶體。
  13. 如請求項12所述之移位暫存器電路，其中該第三電晶體之寬長比係小於該第一電晶體之寬長比。
  14. 如請求項1所述之移位暫存器電路，其中該第N級移位暫存器另包含：一進位單元，電連接於該輸入單元與該儲能單元，用來根據該驅動控制電壓與該第一時脈以上拉一第N啟始脈波訊號，該第N啟始脈波訊號係被饋送至該第(N+1)級移位暫存器之一輸入單元；以及一第三下拉單元，電連接於該進位單元與該第(N+1)級移位暫存器，用來根據該第(N+1)閘極訊號以下拉該第N啟始脈波訊號。
  15. 如請求項14所述之移位暫存器電路，其中該第N級移位暫存器之輸入單元包含一電晶體，該電晶體包含：一第一端，電連接於該第(N-1)級移位暫存器以接收一第(N-1)啟始脈波訊號；一閘極端，電連接於該第一端；以及一第二端，電連接於該儲能單元、該上拉單元與該進位單元；其中該第一輸入訊號係為該第(N-1)啟始脈波訊號。
  16. 如請求項14所述之移位暫存器電路，其中該第N級移位暫存器 之進位單元包含一電晶體，該電晶體包含：一第一端，用以接收該第一時脈；一閘極端，電連接於該第N級移位暫存器之輸入單元以接收該驅動控制電壓；以及一第二端，電連接於該第(N+1)級移位暫存器之輸入單元。
  17. 如請求項14所述之移位暫存器電路，其中該第N級移位暫存器之第三下拉單元包含一電晶體，該電晶體包含：一第一端，電連接於該進位單元；一閘極端，電連接於該第(N+1)級移位暫存器以接收該第(N+1)閘極訊號；以及一第二端，用來接收一低電源電壓。
TW098134945A 2009-10-15 2009-10-15 移位暫存器電路 TWI465039B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098134945A TWI465039B (zh) 2009-10-15 2009-10-15 移位暫存器電路
US12/753,097 US20110091006A1 (en) 2009-10-15 2010-04-01 Shift register circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098134945A TWI465039B (zh) 2009-10-15 2009-10-15 移位暫存器電路

Publications (2)

Publication Number Publication Date
TW201114181A TW201114181A (en) 2011-04-16
TWI465039B true TWI465039B (zh) 2014-12-11

Family

ID=43879288

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098134945A TWI465039B (zh) 2009-10-15 2009-10-15 移位暫存器電路

Country Status (2)

Country Link
US (1) US20110091006A1 (zh)
TW (1) TWI465039B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101503103B1 (ko) * 2011-03-25 2015-03-17 엘지디스플레이 주식회사 터치 센서 내장형 표시장치와 그 구동 방법
TWI493557B (zh) * 2011-04-28 2015-07-21 Au Optronics Corp 移位暫存器電路
TWI438751B (zh) 2011-11-18 2014-05-21 Au Optronics Corp 閘極驅動電路及其閘極驅動方法
TWI470600B (zh) * 2012-02-24 2015-01-21 Innocom Tech Shenzhen Co Ltd 移位暫存器及顯示裝置
CN103460602A (zh) * 2012-04-10 2013-12-18 松下电器产业株式会社 缓冲电路以及缓冲电路的驱动方法
CN104246897B (zh) 2012-04-25 2017-03-01 株式会社日本有机雷特显示器 移位寄存器和显示装置
CN102855938B (zh) * 2012-08-31 2015-06-03 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路及显示装置
CN103198866B (zh) * 2013-03-06 2015-08-05 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路、阵列基板以及显示装置
CN103198783B (zh) * 2013-04-01 2015-04-29 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器和显示装置
TWI584249B (zh) * 2013-05-09 2017-05-21 友達光電股份有限公司 顯示面板與掃描電路
TWI494905B (zh) 2013-07-01 2015-08-01 Au Optronics Corp 有機發光二極體面板
US20150102990A1 (en) * 2013-10-12 2015-04-16 Shenzhen China Star Optoelectronics Technology Co. Ltd. Gate driving circuit, and array substrate and display panel thereof
CN103985369B (zh) * 2014-05-26 2017-02-15 深圳市华星光电技术有限公司 阵列基板行驱动电路及液晶显示装置
CN106683632B (zh) * 2017-03-08 2019-04-12 合肥鑫晟光电科技有限公司 移位寄存器、栅极驱动电路及其驱动方法、显示装置
CN111554229B (zh) * 2020-06-08 2023-05-05 京东方科技集团股份有限公司 一种移位寄存器、显示面板和显示装置
CN112071256B (zh) * 2020-09-29 2022-06-14 南京中电熊猫液晶显示科技有限公司 一种栅极扫描驱动电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6064713A (en) * 1996-01-11 2000-05-16 Thomson Lcd Shift register using "MIS" transistors of like polarity
TW200841307A (en) * 2007-04-04 2008-10-16 Au Optronics Corp Shift register for reducing stress

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100752602B1 (ko) * 2001-02-13 2007-08-29 삼성전자주식회사 쉬프트 레지스터와, 이를 이용한 액정 표시 장치
KR100797522B1 (ko) * 2002-09-05 2008-01-24 삼성전자주식회사 쉬프트 레지스터와 이를 구비하는 액정 표시 장치
US6970530B1 (en) * 2004-08-24 2005-11-29 Wintek Corporation High-reliability shift register circuit
TWI316219B (en) * 2005-08-11 2009-10-21 Au Optronics Corp A three-level driving shift register
TWI325132B (en) * 2006-02-10 2010-05-21 Au Optronics Corp Shift register capable of self feedback
TWI323869B (en) * 2006-03-14 2010-04-21 Au Optronics Corp Shift register circuit
KR100805538B1 (ko) * 2006-09-12 2008-02-20 삼성에스디아이 주식회사 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치
TWI398852B (zh) * 2008-06-06 2013-06-11 Au Optronics Corp 可降低時脈偶合效應之移位暫存器及移位暫存器單元
TWI390499B (zh) * 2008-12-01 2013-03-21 Au Optronics Corp 移位暫存裝置
US7817771B2 (en) * 2008-12-15 2010-10-19 Au Optronics Corporation Shift register
TWI413986B (zh) * 2009-07-01 2013-11-01 Au Optronics Corp 移位暫存器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6064713A (en) * 1996-01-11 2000-05-16 Thomson Lcd Shift register using "MIS" transistors of like polarity
TW200841307A (en) * 2007-04-04 2008-10-16 Au Optronics Corp Shift register for reducing stress

Also Published As

Publication number Publication date
TW201114181A (en) 2011-04-16
US20110091006A1 (en) 2011-04-21

Similar Documents

Publication Publication Date Title
TWI465039B (zh) 移位暫存器電路
TWI397259B (zh) 移位暫存器電路
TWI404332B (zh) 移位暫存器電路
TWI402814B (zh) 可抑制臨界電壓漂移之閘極驅動電路
TWI406218B (zh) 高可靠度閘極驅動電路
TWI413050B (zh) 高可靠度閘極驅動電路
TWI502893B (zh) 移位暫存器電路
TWI427591B (zh) 閘極驅動電路
US7929658B2 (en) Shift register circuit having bi-directional transmission mechanism
US9159280B1 (en) GOA circuit for liquid crystal displaying and display device
TWI415052B (zh) 開關裝置與應用該開關裝置之移位暫存器電路
TWI437823B (zh) 移位暫存器電路
US8160198B2 (en) Shift register circuit and gate signal generation method thereof
CN108766380B (zh) Goa电路
TWI540554B (zh) Liquid crystal display device and driving method thereof
JP6193969B2 (ja) ゲート駆動回路、ゲート駆動方法及び液晶ディスプレイ
TWI493557B (zh) 移位暫存器電路
WO2017028488A1 (zh) 移位寄存器单元及其驱动方法、栅极驱动装置和显示装置
US20160314850A1 (en) Shift register unit, method for driving the same, gate driver circuit and display device
CN101777386B (zh) 移位寄存器电路
TWI414152B (zh) 移位暫存器電路
TW200403606A (en) Liquid crystal display apparatus
TWI411232B (zh) 移位暫存器電路
CN102426817B (zh) 移位寄存器电路
TWI419468B (zh) 移位暫存器電路