JPH08263026A - データ・ライン駆動回路 - Google Patents
データ・ライン駆動回路Info
- Publication number
- JPH08263026A JPH08263026A JP8073066A JP7306696A JPH08263026A JP H08263026 A JPH08263026 A JP H08263026A JP 8073066 A JP8073066 A JP 8073066A JP 7306696 A JP7306696 A JP 7306696A JP H08263026 A JPH08263026 A JP H08263026A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- signal
- data line
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
Abstract
(57)【要約】
【課題】 過度の駆動を使用せずに、また出力ＴＦＴの
サイズを増大させずに、貯えられた画素信号を初期設定
する。 【解決手段】 信号ライン３１のビデオ信号をサンプリ
ングする前に、コンデンサＣ４３の端子Ｄで発生される
電圧が初期設定される。コンデンサＣ４３の電圧を初期
設定するために、Ｄ／Ａ変換器２３はライン３１に所定
の電圧（例えば、ビデオ信号ＩＮの最大電圧、すなわ
ち、フルスケール電圧）を発生する。制御パルスＰＲＥ
−ＤＣＴＲＬがトランジスタＭＮ１のゲートに発生され
ると、トランジスタＭＮ１はライン３１でコンデンサＣ
４３に初期設定電圧を供給する。このようにして、コン
デンサＣ４３の電圧は、各画素の更新サイクルに先立っ
て、同じである。ＰＲＥ−ＤＣＴＲＬパルスのあとで、
ビデオ信号ＩＮは変化して、現在の画素の更新サイクル
に使用されるビデオ情報を含むようになる。
サイズを増大させずに、貯えられた画素信号を初期設定
する。 【解決手段】 信号ライン３１のビデオ信号をサンプリ
ングする前に、コンデンサＣ４３の端子Ｄで発生される
電圧が初期設定される。コンデンサＣ４３の電圧を初期
設定するために、Ｄ／Ａ変換器２３はライン３１に所定
の電圧（例えば、ビデオ信号ＩＮの最大電圧、すなわ
ち、フルスケール電圧）を発生する。制御パルスＰＲＥ
−ＤＣＴＲＬがトランジスタＭＮ１のゲートに発生され
ると、トランジスタＭＮ１はライン３１でコンデンサＣ
４３に初期設定電圧を供給する。このようにして、コン
デンサＣ４３の電圧は、各画素の更新サイクルに先立っ
て、同じである。ＰＲＥ−ＤＣＴＲＬパルスのあとで、
ビデオ信号ＩＮは変化して、現在の画素の更新サイクル
に使用されるビデオ情報を含むようになる。
Description
【０００１】
【発明の属する技術分野】本発明は一般に、表示装置の
駆動回路に関し、特に、液晶ディスプレイ（ＬＣＤ）の
ような表示装置の画素に輝度信号を供給するシステムに
関する。
駆動回路に関し、特に、液晶ディスプレイ（ＬＣＤ）の
ような表示装置の画素に輝度信号を供給するシステムに
関する。
【０００２】
【従来の技術】液晶ディスプレイのような表示装置はマ
トリクス、すなわち横方向の行と縦方向の列に並べられ
た画素のアレイで構成されている。表示されるビデオ情
報は輝度（グレイ・スケール）信号として、画素の各列
と個別に関連するデータ・ラインに供給される。画素の
行は順次に走査され、励起された行の画素の静電容量
は、個々の列に供給される輝度信号のレベルに従って種
々の輝度レベルに充電される。
トリクス、すなわち横方向の行と縦方向の列に並べられ
た画素のアレイで構成されている。表示されるビデオ情
報は輝度（グレイ・スケール）信号として、画素の各列
と個別に関連するデータ・ラインに供給される。画素の
行は順次に走査され、励起された行の画素の静電容量
は、個々の列に供給される輝度信号のレベルに従って種
々の輝度レベルに充電される。
【０００３】アクティブ・マトリクス表示装置では各画
素は、ビデオ信号をその画素に供給するスイッチ装置を
含んでいる。このスイッチ装置は典型的には、薄膜トラ
ンジスタ（ＴＦＴ）であり、固体回路から輝度情報を受
け取る。ＴＦＴおよびその回路は固体装置で構成される
ので、非晶質シリコンまたは多結晶シリコン技術のいず
れかを利用して、ＴＦＴおよび駆動回路を同時に形成す
るのが好ましい。
素は、ビデオ信号をその画素に供給するスイッチ装置を
含んでいる。このスイッチ装置は典型的には、薄膜トラ
ンジスタ（ＴＦＴ）であり、固体回路から輝度情報を受
け取る。ＴＦＴおよびその回路は固体装置で構成される
ので、非晶質シリコンまたは多結晶シリコン技術のいず
れかを利用して、ＴＦＴおよび駆動回路を同時に形成す
るのが好ましい。
【０００４】液晶ディスプレイは、２枚の基板の間には
さまれた液晶材料で構成されている。基板のうち少なく
とも１枚（典型的には２枚とも）は光を透過し、液晶材
料に隣接する基板の面は、個々の画素を形成するパター
ンに配列された透明導電電極を支持している。駆動回路
を、ＴＦＴと共に、基板上にそしてディスプレイの周辺
に形成するのが望ましい。
さまれた液晶材料で構成されている。基板のうち少なく
とも１枚（典型的には２枚とも）は光を透過し、液晶材
料に隣接する基板の面は、個々の画素を形成するパター
ンに配列された透明導電電極を支持している。駆動回路
を、ＴＦＴと共に、基板上にそしてディスプレイの周辺
に形成するのが望ましい。
【０００５】非晶質シリコンは、低温で製造することが
できるので、液晶ディスプレイを組み立てるのに好まし
い材料である。製造温度が低いと、標準的で入手が容易
なそして安価な基板材料を使用することができるので、
製造温度の低いことは重要である。しかしながら、周辺
集積画素駆動回路に非晶質シリコン薄膜トランジスタ
（ａ−Ｓｉ ＴＦＴ）を使用すると、移動度が低く、閾
値電圧がドリフトし、そしてＮ−ＭＯＳエンハンスメン
ト型トランジスタしか使用できないので、ａ−Ｓｉ Ｔ
ＦＴの使用は制限されている。
できるので、液晶ディスプレイを組み立てるのに好まし
い材料である。製造温度が低いと、標準的で入手が容易
なそして安価な基板材料を使用することができるので、
製造温度の低いことは重要である。しかしながら、周辺
集積画素駆動回路に非晶質シリコン薄膜トランジスタ
（ａ−Ｓｉ ＴＦＴ）を使用すると、移動度が低く、閾
値電圧がドリフトし、そしてＮ−ＭＯＳエンハンスメン
ト型トランジスタしか使用できないので、ａ−Ｓｉ Ｔ
ＦＴの使用は制限されている。
【０００６】プラス（Ｐｌｕｓ）氏外名儀の、“表示装
置およびその比較器に輝度信号を供給するシステム”と
いう名称の米国特許第５，１７０，１５５号は、ＬＣＤ
のデータ・ライン（または列）駆動回路について述べて
いる。プラス（Ｐｌｕｓ）氏外のデータ・ライン駆動回
路では、画像情報を含むアナログビデオ信号および基準
ランプ波発生器で発生される基準ランプ波が比較器に供
給される。比較器は、データ・ランプ波電圧を特定のデ
ータ・ラインに供給する出力ＴＦＴを制御する。データ
・ランプ波電圧が上昇する期間中に、比較器はトリガさ
れ、出力ＴＦＴはオフになる。従って、比較器がトリガ
される直前のデータ・ランプ波電圧の値は、このデータ
・ラインと関連する画素内に貯えられており、現在の画
素更新サイクルの間に画素信号を形成する。
置およびその比較器に輝度信号を供給するシステム”と
いう名称の米国特許第５，１７０，１５５号は、ＬＣＤ
のデータ・ライン（または列）駆動回路について述べて
いる。プラス（Ｐｌｕｓ）氏外のデータ・ライン駆動回
路では、画像情報を含むアナログビデオ信号および基準
ランプ波発生器で発生される基準ランプ波が比較器に供
給される。比較器は、データ・ランプ波電圧を特定のデ
ータ・ラインに供給する出力ＴＦＴを制御する。データ
・ランプ波電圧が上昇する期間中に、比較器はトリガさ
れ、出力ＴＦＴはオフになる。従って、比較器がトリガ
される直前のデータ・ランプ波電圧の値は、このデータ
・ラインと関連する画素内に貯えられており、現在の画
素更新サイクルの間に画素信号を形成する。
【０００７】前の更新サイクルで画素静電容量内に貯え
られた画素信号が現在の更新サイクルで貯えられる画素
信号に影響を及ぼさないようにするために、貯えられた
画素信号は、データ・ランプ波電圧が上昇し始める前
に、放電される。比較器は較正され、それと同時に、出
力ＴＦＴは、データ・ランプ波電圧の上昇部分に先立っ
て、オンになり、貯えられた画素信号を、黒レベルに相
当するデータ・ランプ波電圧のレベルに放電させる。画
素信号を初期設定するのに利用できる時間は比較的短い
ので、データ・ランプ波電圧をデータ・ラインにただ加
えるだけの場合に必要とされるよりも高いゲート・ソー
ス間電圧を使用して、出力ＴＦＴを駆動しなければなら
ないであろう。その結果として、出力ＴＦＴには望まし
くないほど多くのストレスがかかるであろう。その結
果、出力ＴＦＴの導電率は低下すると共に、ＴＦＴの閾
値電圧はドリフトしやすくなる。
られた画素信号が現在の更新サイクルで貯えられる画素
信号に影響を及ぼさないようにするために、貯えられた
画素信号は、データ・ランプ波電圧が上昇し始める前
に、放電される。比較器は較正され、それと同時に、出
力ＴＦＴは、データ・ランプ波電圧の上昇部分に先立っ
て、オンになり、貯えられた画素信号を、黒レベルに相
当するデータ・ランプ波電圧のレベルに放電させる。画
素信号を初期設定するのに利用できる時間は比較的短い
ので、データ・ランプ波電圧をデータ・ラインにただ加
えるだけの場合に必要とされるよりも高いゲート・ソー
ス間電圧を使用して、出力ＴＦＴを駆動しなければなら
ないであろう。その結果として、出力ＴＦＴには望まし
くないほど多くのストレスがかかるであろう。その結
果、出力ＴＦＴの導電率は低下すると共に、ＴＦＴの閾
値電圧はドリフトしやすくなる。
【０００８】
【発明が解決しようとする課題】簡単だと思われる解決
法、例えば、ＴＦＴのサイズを増大してその導電率を増
大することは、それに伴ってゲート・ソース間およびゲ
ート・ドレイン間の静電容量が増大するので、望ましく
ない。過度の駆動を使用せずに、そして出力ＴＦＴのサ
イズを増大させずに、貯えられた画素信号を初期設定す
ることが望ましい。
法、例えば、ＴＦＴのサイズを増大してその導電率を増
大することは、それに伴ってゲート・ソース間およびゲ
ート・ドレイン間の静電容量が増大するので、望ましく
ない。過度の駆動を使用せずに、そして出力ＴＦＴのサ
イズを増大させずに、貯えられた画素信号を初期設定す
ることが望ましい。
【０００９】
【課題を解決するための手段】本発明の特徴を具体化す
るデータ・ライン駆動回路は、表示装置の列電極にビデ
オ信号を供給する。ビデオ信号源およびデータ・ランプ
波信号源が備えられている。第１のトランジスタはビデ
オ信号に応答して、ビデオ信号に従って変化するデータ
・ランプ波信号の１周期のうちの制御可能な部分の間に
データ・ランプ波信号を列電極に供給する。列電極信号
は列電極に発生される。第２のトランジスタは、初期設
定制御信号に応答し、列電極に結合されて、列電極信号
を初期設定する。
るデータ・ライン駆動回路は、表示装置の列電極にビデ
オ信号を供給する。ビデオ信号源およびデータ・ランプ
波信号源が備えられている。第１のトランジスタはビデ
オ信号に応答して、ビデオ信号に従って変化するデータ
・ランプ波信号の１周期のうちの制御可能な部分の間に
データ・ランプ波信号を列電極に供給する。列電極信号
は列電極に発生される。第２のトランジスタは、初期設
定制御信号に応答し、列電極に結合されて、列電極信号
を初期設定する。
【００１０】
【発明の実施の形態】デマルチプレクサ／データ・ライ
ン駆動回路１００を含む図１において、アナログ回路１
１は、表示される画像情報を表わすビデオ信号を、例え
ば、アンテナ１２から受け取る。アナログ回路１１はビ
デオ信号をライン１３によりアナログ／ディジタル（Ａ
／Ｄ）変換器１４に入力信号として供給する。
ン駆動回路１００を含む図１において、アナログ回路１
１は、表示される画像情報を表わすビデオ信号を、例え
ば、アンテナ１２から受け取る。アナログ回路１１はビ
デオ信号をライン１３によりアナログ／ディジタル（Ａ
／Ｄ）変換器１４に入力信号として供給する。
【００１１】アナログ回路１１からのテレビジョン信号
は液晶アレイ１６に表示される。液晶アレイ１６は、横
にｍ＝５６０行、縦にｎ＝９６０列に並べられた多数の
画素（例えば、液晶セル１６ａ）で構成されている。液
晶アレイ１６は、ｎ＝９６０列のデータ・ライン１７
を、液晶セル１６ａの縦の各列につき１つ、ｍ＝５６０
のセレクト・ライン１８を液晶セル１６ａの横の各行に
つき１つ、備えている。
は液晶アレイ１６に表示される。液晶アレイ１６は、横
にｍ＝５６０行、縦にｎ＝９６０列に並べられた多数の
画素（例えば、液晶セル１６ａ）で構成されている。液
晶アレイ１６は、ｎ＝９６０列のデータ・ライン１７
を、液晶セル１６ａの縦の各列につき１つ、ｍ＝５６０
のセレクト・ライン１８を液晶セル１６ａの横の各行に
つき１つ、備えている。
【００１２】Ａ／Ｄ変換器１４は出力母線１９を備え、
輝度レベル（グレースケール・コード）を、４０グルー
プの出力ライン２２を有するメモリ２１に供給する。メ
モリ２１の出力ライン２２の各グループは、貯えられた
ディジタル情報を、対応するディジタル／アナログ（Ｄ
／Ａ）変換器２３に供給する。４０グループの出力ライ
ン２２にそれぞれ対応して、４０個のＤ／Ａ変換器２３
がある。ある１個のＤ／Ａ変換器２３の出力信号ＩＮ
は、対応するライン３１を介して、対応するデマルチプ
レクサ／データ・ライン駆動回路１００に結合され、駆
動回路１００は対応するデータ・ライン１７を駆動す
る。セレクト・ライン・スキャナー６０は、セレクト・
ライン１８に行セレクト信号を発生し、従来の方法で、
アレイ１６の特定の行を選択する。９６０本のデータ・
ライン１７に発生される電圧は、３２マイクロ秒のライ
ン時間の間に、選択された行の画素１６ａに加えられ
る。
輝度レベル（グレースケール・コード）を、４０グルー
プの出力ライン２２を有するメモリ２１に供給する。メ
モリ２１の出力ライン２２の各グループは、貯えられた
ディジタル情報を、対応するディジタル／アナログ（Ｄ
／Ａ）変換器２３に供給する。４０グループの出力ライ
ン２２にそれぞれ対応して、４０個のＤ／Ａ変換器２３
がある。ある１個のＤ／Ａ変換器２３の出力信号ＩＮ
は、対応するライン３１を介して、対応するデマルチプ
レクサ／データ・ライン駆動回路１００に結合され、駆
動回路１００は対応するデータ・ライン１７を駆動す
る。セレクト・ライン・スキャナー６０は、セレクト・
ライン１８に行セレクト信号を発生し、従来の方法で、
アレイ１６の特定の行を選択する。９６０本のデータ・
ライン１７に発生される電圧は、３２マイクロ秒のライ
ン時間の間に、選択された行の画素１６ａに加えられ
る。
【００１３】ある１つのデマルチプレクサ／データ・ラ
イン駆動回路１００は、低い入力容量（例えば、１ｐｆ
より小さい）を有するチョップ・ライン波増幅器（図１
には詳細に図示せず）を使用し、対応する信号ＩＮを貯
え、貯えられた入力信号を対応するデータ・ライン１７
に移送する。各データ・ライン１７は、容量負荷（例え
ば、２０ｐｆ）を形成する５６０行の画素セル１６ａに
接続される。
イン駆動回路１００は、低い入力容量（例えば、１ｐｆ
より小さい）を有するチョップ・ライン波増幅器（図１
には詳細に図示せず）を使用し、対応する信号ＩＮを貯
え、貯えられた入力信号を対応するデータ・ライン１７
に移送する。各データ・ライン１７は、容量負荷（例え
ば、２０ｐｆ）を形成する５６０行の画素セル１６ａに
接続される。
【００１４】図２は、ある１つのデマルチプレクサ／デ
ータ・ライン駆動回路１００を詳細に示す。図３のａ〜
図３のｈは、図２の回路の動作を説明するのに役立つ波
形を示す。図１，図２、および図３のａ〜図３のｈにお
いて、類似した記号および番号は類似した品目まは機能
を示す。図２のデマルチプレクサ／データ・ライン駆動
回路１００のトランジスタはすべて、Ｎ−ＭＯＳ型のＴ
ＦＴである。従って、都合のよいことに、これらのトラ
ンジスタは、図１のアレイと一緒に、１つの集積回路と
して形成することができる。
ータ・ライン駆動回路１００を詳細に示す。図３のａ〜
図３のｈは、図２の回路の動作を説明するのに役立つ波
形を示す。図１，図２、および図３のａ〜図３のｈにお
いて、類似した記号および番号は類似した品目まは機能
を示す。図２のデマルチプレクサ／データ・ライン駆動
回路１００のトランジスタはすべて、Ｎ−ＭＯＳ型のＴ
ＦＴである。従って、都合のよいことに、これらのトラ
ンジスタは、図１のアレイと一緒に、１つの集積回路と
して形成することができる。
【００１５】図２の信号ライン３１のビデオ信号をサン
プリングする前に、コンデンサＣ４３の端子Ｄで発生さ
れる電圧が初期設定される。コンデンサＣ４３の電圧を
初期設定するために、Ｄ／Ａ変換器２３はライン３１に
所定の電圧（例えば、ビデオ信号ＩＮの最大電圧、すな
わち、フルスケール電圧）を発生する。図３のａの制御
パルスＰＲＥ−ＤＣＴＲＬがトランジスタＭＮ１のゲー
トに発生されると、トランジスタＭＮ１はライン３１で
コンデンサＣ４３に初期設定電圧を供給する。このよう
にして、コンデンサＣ４３の電圧は、各画素の更新サイ
クルに先立って、同じである。ＰＲＥ−ＤＣＴＲＬパル
スのあとで、ビデオ信号ＩＮは変化して、現在の画素の
更新サイクルに使用されるビデオ情報を含むようにな
る。
プリングする前に、コンデンサＣ４３の端子Ｄで発生さ
れる電圧が初期設定される。コンデンサＣ４３の電圧を
初期設定するために、Ｄ／Ａ変換器２３はライン３１に
所定の電圧（例えば、ビデオ信号ＩＮの最大電圧、すな
わち、フルスケール電圧）を発生する。図３のａの制御
パルスＰＲＥ−ＤＣＴＲＬがトランジスタＭＮ１のゲー
トに発生されると、トランジスタＭＮ１はライン３１で
コンデンサＣ４３に初期設定電圧を供給する。このよう
にして、コンデンサＣ４３の電圧は、各画素の更新サイ
クルに先立って、同じである。ＰＲＥ−ＤＣＴＲＬパル
スのあとで、ビデオ信号ＩＮは変化して、現在の画素の
更新サイクルに使用されるビデオ情報を含むようにな
る。
【００１６】図２のデマルチプレクサ３２のトランジス
タＭＮ１は、ビデオ情報を含んでいる信号ライン３１で
発生されたアナログ信号ＩＮをサンプリングする。サン
プリングされた信号はデマルチプレクサ３２のサンプリ
ング・コンデンサＣ４３に貯えられる。ライン３１で発
生された１グループ４０個の信号ＩＮ（図１）のサンプ
リングは、対応するパルス信号ＤＣＴＲＬ（ｉ）の制御
下で同時に行われる。図３のａに示すように、２４個の
パルス信号ＤＣＴＲＬ（ｉ）は、ｔ５ａ〜ｔ２０のあと
に続く期間中に、連続的に発生する。図２の各パルス信
号ＤＣＴＲＬ（ｉ）は、対応する１グループ内の４０個
のデマルチプレクサ３２のデマルチプレクス動作を制御
する。９６０個の画素のデマルチプレクス動作はすべ
て、図３のａの期間ｔ５ａ〜ｔ２０に生じる。
タＭＮ１は、ビデオ情報を含んでいる信号ライン３１で
発生されたアナログ信号ＩＮをサンプリングする。サン
プリングされた信号はデマルチプレクサ３２のサンプリ
ング・コンデンサＣ４３に貯えられる。ライン３１で発
生された１グループ４０個の信号ＩＮ（図１）のサンプ
リングは、対応するパルス信号ＤＣＴＲＬ（ｉ）の制御
下で同時に行われる。図３のａに示すように、２４個の
パルス信号ＤＣＴＲＬ（ｉ）は、ｔ５ａ〜ｔ２０のあと
に続く期間中に、連続的に発生する。図２の各パルス信
号ＤＣＴＲＬ（ｉ）は、対応する１グループ内の４０個
のデマルチプレクサ３２のデマルチプレクス動作を制御
する。９６０個の画素のデマルチプレクス動作はすべ
て、図３のａの期間ｔ５ａ〜ｔ２０に生じる。
【００１７】能率的な時間利用を行うために、２段階の
パイプライン・サイクルが使用される。前に説明したよ
うに、ｔ５ａ〜ｔ２０の期間中に、ＩＮ信号はデマルチ
プレクスされ図２の９６０個のコンデンサＣ４３に貯え
られる。図３のｄのｔ３〜ｔ４の期間中に、図３のａの
パルスＰＲＥ−ＤＣＴＲＬおよび２４個のパルス信号Ｄ
ＣＴＲＬの発生する前に、図３のｄのパルス信号ＤＸＦ
ＥＲが生じると図２の各コンデンサＣ４３はトランジス
タＭＮ７を介してコンデンサＣ２に結合される。従っ
て、コンデンサＣ４３に貯えられるＩＮ信号の一部分
は、図２のコンデンサＣ２に移送されて電圧ＶＣ２を発
生する。ｔ５ａ〜ｔ２０の期間中に、図３ａのパルス信
号ＤＣＴＲＬが生じると、コンデンサＣ２の電圧ＶＣ２
は、以下に説明するように、対応するデータ・ライン１
７を介してアレイ１６に加えられる。従って、ＩＮ信号
はこの２段階パイプラインを介してアレイ１６に加えら
れる。
パイプライン・サイクルが使用される。前に説明したよ
うに、ｔ５ａ〜ｔ２０の期間中に、ＩＮ信号はデマルチ
プレクスされ図２の９６０個のコンデンサＣ４３に貯え
られる。図３のｄのｔ３〜ｔ４の期間中に、図３のａの
パルスＰＲＥ−ＤＣＴＲＬおよび２４個のパルス信号Ｄ
ＣＴＲＬの発生する前に、図３のｄのパルス信号ＤＸＦ
ＥＲが生じると図２の各コンデンサＣ４３はトランジス
タＭＮ７を介してコンデンサＣ２に結合される。従っ
て、コンデンサＣ４３に貯えられるＩＮ信号の一部分
は、図２のコンデンサＣ２に移送されて電圧ＶＣ２を発
生する。ｔ５ａ〜ｔ２０の期間中に、図３ａのパルス信
号ＤＣＴＲＬが生じると、コンデンサＣ２の電圧ＶＣ２
は、以下に説明するように、対応するデータ・ライン１
７を介してアレイ１６に加えられる。従って、ＩＮ信号
はこの２段階パイプラインを介してアレイ１６に加えら
れる。
【００１８】基準ランプ波発生器３３は、出力導体２７
に基準ランプ波信号ＲＥＦ−ＲＡＭＰを発生する。導体
２７は、各デマルチプレクサ／データ・ライン駆動回路
１００の各コンデンサＣ２の端子Ｅ（図２）に共通に結
合される。コンデンサＣ２の端子Ａは比較器２４の入力
端子を形成する。図１のデータ・ランプ波発生器３４
は、出力ライン２８を介して、データ・ランプ波電圧Ｄ
ＡＴＡ＿ＲＡＭＰを供給する。図２のデマルチプレクサ
／データ・ライン駆動回路１００において、トランジス
タＭＮ６はデータ・ライン１７に電圧ＤＡＴＡ＿ＲＡＭ
Ｐを加えて、電圧ＶＣＯＬＵＭＮを発生する。電圧ＶＣ
ＯＬＵＭＮが加えられる行は、行セレクト・ライン１８
に発生される行セレクト信号に従って決定される。ライ
ン１８に生じるようなセレクト信号を発生するためにシ
フトレジスタを使用する表示装置は、例えば、米国特許
第４，７６６，４３０号および４，７４２，３４６号で
述べられている。トランジスタＭＮ６はＴＦＴであり、
ゲート電極は導体２９により比較器２４の出力端子Ｃに
結合されている。比較器２４からの出力電圧ＶＣはトラ
ンジスタＭＮ６の導通期間を制御する。
に基準ランプ波信号ＲＥＦ−ＲＡＭＰを発生する。導体
２７は、各デマルチプレクサ／データ・ライン駆動回路
１００の各コンデンサＣ２の端子Ｅ（図２）に共通に結
合される。コンデンサＣ２の端子Ａは比較器２４の入力
端子を形成する。図１のデータ・ランプ波発生器３４
は、出力ライン２８を介して、データ・ランプ波電圧Ｄ
ＡＴＡ＿ＲＡＭＰを供給する。図２のデマルチプレクサ
／データ・ライン駆動回路１００において、トランジス
タＭＮ６はデータ・ライン１７に電圧ＤＡＴＡ＿ＲＡＭ
Ｐを加えて、電圧ＶＣＯＬＵＭＮを発生する。電圧ＶＣ
ＯＬＵＭＮが加えられる行は、行セレクト・ライン１８
に発生される行セレクト信号に従って決定される。ライ
ン１８に生じるようなセレクト信号を発生するためにシ
フトレジスタを使用する表示装置は、例えば、米国特許
第４，７６６，４３０号および４，７４２，３４６号で
述べられている。トランジスタＭＮ６はＴＦＴであり、
ゲート電極は導体２９により比較器２４の出力端子Ｃに
結合されている。比較器２４からの出力電圧ＶＣはトラ
ンジスタＭＮ６の導通期間を制御する。
【００１９】各画素更新期間中に、トランジスタＭＮ６
の導通期間を制御するために比較器２４の電圧ＶＣをト
ランジスタＭＮ６に加えるのに先立ち、比較器２４は自
動的に較正すなわち調節される。時刻ｔ０（図３のｂ）
で、トランジスタＭＮ１０は信号ＰＲＥ＿ＡＵＴＯＺに
よって導通するように調整され、電圧ＶＰＲＡＺがトラ
ンジスタＭＮ５のドレイン電極およびトランジスタＭＮ
６のゲート電極にかけられる。この電圧ＶＣは、例え
ば、トランジスタＭＮ６のソース・ゲート間容量Ｃ２４
（破線で示す）のような漂遊容量に貯えられ、トランジ
スタＭＮ６を導通させる。トランジスタＭＮ１０が容量
Ｃ２４を予め充電していると、トランジスタＭＮ５は非
導通となる。
の導通期間を制御するために比較器２４の電圧ＶＣをト
ランジスタＭＮ６に加えるのに先立ち、比較器２４は自
動的に較正すなわち調節される。時刻ｔ０（図３のｂ）
で、トランジスタＭＮ１０は信号ＰＲＥ＿ＡＵＴＯＺに
よって導通するように調整され、電圧ＶＰＲＡＺがトラ
ンジスタＭＮ５のドレイン電極およびトランジスタＭＮ
６のゲート電極にかけられる。この電圧ＶＣは、例え
ば、トランジスタＭＮ６のソース・ゲート間容量Ｃ２４
（破線で示す）のような漂遊容量に貯えられ、トランジ
スタＭＮ６を導通させる。トランジスタＭＮ１０が容量
Ｃ２４を予め充電していると、トランジスタＭＮ５は非
導通となる。
【００２０】図３のｂの時刻ｔ１で、パルス信号ＰＲＥ
＿ＡＵＴＯＺは終了し、トランジスタＭＮ１０はオフに
なる。時刻ｔ１で、トランジスタＭＮ５のゲート・ドレ
イン端子間に結合されているトランジスタＭＮ３のゲー
ト電極にパルス信号ＡＵＴＯＺＥＲＯが供給され、トラ
ンジスタＭＮ３をオンにする。これと同時に、図３のｇ
のパルス信号ＡＺがトランジスタＭＮ２のゲート電極に
供給され、トランジスタＭＮ２をオンにする。トランジ
スタＭＮ２がオンになると、電圧ＶａがトランジスタＭ
Ｎ２を介して結合コンデンサＣ１の端子Ａに結合され
る。トランジスタＭＮ２は、電圧Ｖａのレベルの電圧Ｖ
ＡＡを端子Ａに発生し、端子Ａに比較器２４のトリガ・
レベルを確立する。比較器２４のトリガ・レベルは電圧
Ｖａに等しい。コンデンサＣ１の第２の端子Ｂはトラン
ジスタＭＮ３と、トランジスタＭＮ５のゲートに結合さ
れる。
＿ＡＵＴＯＺは終了し、トランジスタＭＮ１０はオフに
なる。時刻ｔ１で、トランジスタＭＮ５のゲート・ドレ
イン端子間に結合されているトランジスタＭＮ３のゲー
ト電極にパルス信号ＡＵＴＯＺＥＲＯが供給され、トラ
ンジスタＭＮ３をオンにする。これと同時に、図３のｇ
のパルス信号ＡＺがトランジスタＭＮ２のゲート電極に
供給され、トランジスタＭＮ２をオンにする。トランジ
スタＭＮ２がオンになると、電圧ＶａがトランジスタＭ
Ｎ２を介して結合コンデンサＣ１の端子Ａに結合され
る。トランジスタＭＮ２は、電圧Ｖａのレベルの電圧Ｖ
ＡＡを端子Ａに発生し、端子Ａに比較器２４のトリガ・
レベルを確立する。比較器２４のトリガ・レベルは電圧
Ｖａに等しい。コンデンサＣ１の第２の端子Ｂはトラン
ジスタＭＮ３と、トランジスタＭＮ５のゲートに結合さ
れる。
【００２１】導通するトランジスタＭＮ３は、トランジ
スタＭＮ５のゲート電極とドレイン電極との間で、端子
Ｃにおける電荷を平衡状態に保ち、端子Ｂにおいてトラ
ンジスタＭＮ５のゲート電極のゲート電圧ＶＧを発生す
る。最初、電圧ＶＧはトランジスタＭＮ５の閾値レベル
ＶＴＨを超え、トランジスタＭＮ５を導通させる。トラ
ンジスタＭＮ５が導通すると、端子ＢとＣにおける各電
圧は、信号ＡＵＴＯＺＥＲＯのパルスの間、各電圧がト
ランジスタＭＮ５の閾値レベルＶＴＨに等しくなるま
で、減少する。端子Ａにおける電圧ＶＡＡが電圧Ｖａに
等しい時、端子ＢにおけるトランジスタＭＮ５のゲート
電極電圧ＶＧはその閾値レベルＶＴＨにある。図３のｃ
および３のｆの時刻ｔ２で、図２のトランジスタＭＮ３
とＭＮ２はオフになり、比較器２４は較正または調節さ
れる。従って、入力端子Ａに関する図２の比較器２４の
トリガ・レベルは電圧Ｖａに等しい。
スタＭＮ５のゲート電極とドレイン電極との間で、端子
Ｃにおける電荷を平衡状態に保ち、端子Ｂにおいてトラ
ンジスタＭＮ５のゲート電極のゲート電圧ＶＧを発生す
る。最初、電圧ＶＧはトランジスタＭＮ５の閾値レベル
ＶＴＨを超え、トランジスタＭＮ５を導通させる。トラ
ンジスタＭＮ５が導通すると、端子ＢとＣにおける各電
圧は、信号ＡＵＴＯＺＥＲＯのパルスの間、各電圧がト
ランジスタＭＮ５の閾値レベルＶＴＨに等しくなるま
で、減少する。端子Ａにおける電圧ＶＡＡが電圧Ｖａに
等しい時、端子ＢにおけるトランジスタＭＮ５のゲート
電極電圧ＶＧはその閾値レベルＶＴＨにある。図３のｃ
および３のｆの時刻ｔ２で、図２のトランジスタＭＮ３
とＭＮ２はオフになり、比較器２４は較正または調節さ
れる。従って、入力端子Ａに関する図２の比較器２４の
トリガ・レベルは電圧Ｖａに等しい。
【００２２】上述したように、パルス信号ＤＸＦＥＲ
は、トランジスタＭＮ７のゲートで発生され、時刻ｔ３
で始まり、デマルチプレクサ３２のコンデンサＣ４３を
端子Ａを介してコンデンサＣ２に結合させる。その結
果、コンデンサＣ２に発生される電圧ＶＣ２はコンデン
サＣ４３におけるサンプル信号ＩＮのレベルに比例す
る。信号ＩＮの大きさは、パルス信号ＤＸＦＥＲの期間
に、端子Ａで発生される電圧ＶＡＡが比較器２４のトリ
ガ・レベルＶａよりも小さくなるような大きさである。
従って、時刻ｔ３の直後に、比較器トランジスタＭＮ５
は非導通状態のままである。電圧ＶＡＡと、電圧Ｖａに
等しい比較器２４のトリガ・レベルとの電圧差は信号Ｉ
Ｎの大きさにより定められる。
は、トランジスタＭＮ７のゲートで発生され、時刻ｔ３
で始まり、デマルチプレクサ３２のコンデンサＣ４３を
端子Ａを介してコンデンサＣ２に結合させる。その結
果、コンデンサＣ２に発生される電圧ＶＣ２はコンデン
サＣ４３におけるサンプル信号ＩＮのレベルに比例す
る。信号ＩＮの大きさは、パルス信号ＤＸＦＥＲの期間
に、端子Ａで発生される電圧ＶＡＡが比較器２４のトリ
ガ・レベルＶａよりも小さくなるような大きさである。
従って、時刻ｔ３の直後に、比較器トランジスタＭＮ５
は非導通状態のままである。電圧ＶＡＡと、電圧Ｖａに
等しい比較器２４のトリガ・レベルとの電圧差は信号Ｉ
Ｎの大きさにより定められる。
【００２３】端子Ａにおける電圧ＶＡＡが電圧Ｖａを超
えると、トランジスタＭＮ５は導通状態になる。端子Ａ
における電圧ＶＡＡが電圧Ｖａを超えなければ、トラン
ジスタＭＮ５は非導通状態にある。比較器２４の自動較
正ましたは自動調節は、例えば、トランジスタＭＮ５に
おける閾値電圧のドリフトを補償する。
えると、トランジスタＭＮ５は導通状態になる。端子Ａ
における電圧ＶＡＡが電圧Ｖａを超えなければ、トラン
ジスタＭＮ５は非導通状態にある。比較器２４の自動較
正ましたは自動調節は、例えば、トランジスタＭＮ５に
おける閾値電圧のドリフトを補償する。
【００２４】図２のパルスＲＥＳＥＴの波形とタイミン
グは、図３のｃのパルス信号ＡＵＴＯＺＥＲＯと同様で
ある。パルス電圧ＲＥＳＥＴは、トランジスタＭＮ６と
並列に結合されているトランジスタＭＮ９のゲート電極
に結合され、トランジスタＭＮ９をオンにする。トラン
ジスタＭＮ９が導通している時、ライン１７および選択
された行の画素セル１６ａ（図１）に、電圧ＶＣＯＬＵ
ＭＮの所定の初期状態が確立される。有利なことに、画
素セル１６ａにおいて初期状態が確立されると、画素セ
ル１６ａの静電容量内に貯えられた以前の画像情報が現
在の更新期間（図３のｂ〜図３のｇ）中に画素電圧ＶＣ
ＯＬＵＭＮに影響を及ぼすのが防止される。
グは、図３のｃのパルス信号ＡＵＴＯＺＥＲＯと同様で
ある。パルス電圧ＲＥＳＥＴは、トランジスタＭＮ６と
並列に結合されているトランジスタＭＮ９のゲート電極
に結合され、トランジスタＭＮ９をオンにする。トラン
ジスタＭＮ９が導通している時、ライン１７および選択
された行の画素セル１６ａ（図１）に、電圧ＶＣＯＬＵ
ＭＮの所定の初期状態が確立される。有利なことに、画
素セル１６ａにおいて初期状態が確立されると、画素セ
ル１６ａの静電容量内に貯えられた以前の画像情報が現
在の更新期間（図３のｂ〜図３のｇ）中に画素電圧ＶＣ
ＯＬＵＭＮに影響を及ぼすのが防止される。
【００２５】時刻ｔ６に先立ち、トランジスタＭＮ９
は、信号ＤＡＴＡ＿ＲＡＭＰの非動作レベルＶＩＡＤに
電圧ＶＣＯＬＵＭＮを設定する。トランジスタＭＮ１０
がオンになった直後、ｔ０〜ｔ１の期間中に、データ・
ライン１７と関連する静電容量Ｃ４は、信号ＤＡＴＡ＿
ＲＡＭＰの非動作レベルＶＩＡＤの方へ向かって部分的
に充電／放電している。パルス信号ＡＵＴＯＺＥＲＯの
期間に、トランジスタＭＮ６のゲート電圧ＶＣはトラン
ジスタＭＮ５の閾値電圧にまで減少する。従って、トラ
ンジスタＭＮ６は実質的にオフになる。コンデンサＣ４
の充電／放電は、トランジスタＭＮ９がオンになってい
る時、ｔ１〜ｔ２の期間中に主として行われる。有利な
ことに、電圧ＶＣＯＬＵＭＮの初期状態を確立するため
にトランジスタＭＮ９とトランジスタＭＮ６を利用する
ことにより、トランジスタＭＮ６の閾値電圧ドリフトが
減少される。トランジスタＭＮ６の閾値電圧ドリフトが
減少される理由は、トランジスタＭＮ６が、単独で電圧
ＶＣＯＬＵＭＮの初期状態を確立しなければならない場
合よりも短かい期間駆動されるからである。
は、信号ＤＡＴＡ＿ＲＡＭＰの非動作レベルＶＩＡＤに
電圧ＶＣＯＬＵＭＮを設定する。トランジスタＭＮ１０
がオンになった直後、ｔ０〜ｔ１の期間中に、データ・
ライン１７と関連する静電容量Ｃ４は、信号ＤＡＴＡ＿
ＲＡＭＰの非動作レベルＶＩＡＤの方へ向かって部分的
に充電／放電している。パルス信号ＡＵＴＯＺＥＲＯの
期間に、トランジスタＭＮ６のゲート電圧ＶＣはトラン
ジスタＭＮ５の閾値電圧にまで減少する。従って、トラ
ンジスタＭＮ６は実質的にオフになる。コンデンサＣ４
の充電／放電は、トランジスタＭＮ９がオンになってい
る時、ｔ１〜ｔ２の期間中に主として行われる。有利な
ことに、電圧ＶＣＯＬＵＭＮの初期状態を確立するため
にトランジスタＭＮ９とトランジスタＭＮ６を利用する
ことにより、トランジスタＭＮ６の閾値電圧ドリフトが
減少される。トランジスタＭＮ６の閾値電圧ドリフトが
減少される理由は、トランジスタＭＮ６が、単独で電圧
ＶＣＯＬＵＭＮの初期状態を確立しなければならない場
合よりも短かい期間駆動されるからである。
【００２６】トランジスタＭＮ６は、トランジスタＭＮ
５と同じ様なパラメータとストレス、従って同じ様な閾
値電圧ドリフトを有するように設計される。従って、有
利なことに、トランジスタＭＮ６の閾値電圧ドリフトは
トランジスタＭＮ５の閾値電圧ドリフトの跡を追う。
５と同じ様なパラメータとストレス、従って同じ様な閾
値電圧ドリフトを有するように設計される。従って、有
利なことに、トランジスタＭＮ６の閾値電圧ドリフトは
トランジスタＭＮ５の閾値電圧ドリフトの跡を追う。
【００２７】以下に述べる２つの動作モードの１つにお
いて、トランジスタＭＮ５のソース電圧ＶＳＳは０Ｖに
等しい。また、信号ＤＡＴＡ＿ＲＡＭＰの非動作レベル
ＶＩＡＤに等しい電圧ＶＣＯＬＵＭＮは、ｔ２〜ｔ４の
期間中、１Ｖに等しい。時刻ｔ５に先立ち、端子Ｃにお
けるトランジスタＭＮ５のドレイン電圧ＶＣはトランジ
スタＭＮ５の閾値電圧ＶＴＨに等しい。上述した追従の
ゆえに、トランジスタＭＮ５の閾値電圧ＶＴＨの変動に
より、トランジスタＭＮ６のゲート・ソース間電圧はト
ランジスタＭＮ６の閾値電圧よりも１Ｖ低いレベルに維
持される。この１Ｖの相違が生じるのは、トランジスタ
ＭＮ５とＭＮ６のソース電極間に１ボルトの電位差があ
るからである。
いて、トランジスタＭＮ５のソース電圧ＶＳＳは０Ｖに
等しい。また、信号ＤＡＴＡ＿ＲＡＭＰの非動作レベル
ＶＩＡＤに等しい電圧ＶＣＯＬＵＭＮは、ｔ２〜ｔ４の
期間中、１Ｖに等しい。時刻ｔ５に先立ち、端子Ｃにお
けるトランジスタＭＮ５のドレイン電圧ＶＣはトランジ
スタＭＮ５の閾値電圧ＶＴＨに等しい。上述した追従の
ゆえに、トランジスタＭＮ５の閾値電圧ＶＴＨの変動に
より、トランジスタＭＮ６のゲート・ソース間電圧はト
ランジスタＭＮ６の閾値電圧よりも１Ｖ低いレベルに維
持される。この１Ｖの相違が生じるのは、トランジスタ
ＭＮ５とＭＮ６のソース電極間に１ボルトの電位差があ
るからである。
【００２８】有利なことに、図３のｈのパルス電圧Ｃ＿
ＢＯＯＴは、トランジスタＭＮ６のゲートにおいて、コ
ンデンサＣ５（図２）を介して端子Ｃに容量的に結合さ
れる。コンデンサＣ５と静電容量Ｃ２４は分圧器を形成
する。パルスＡＵＴＯＺＥＲＯの間、トランジスタＭＮ
６を導通状態に維持するのに十分な所定の少量だけゲー
ト電圧ＶＣが増加するように電圧Ｃ＿ＢＯＯＴの大きさ
が選ばれる。前に説明したように、図３のｄの時刻ｔ３
のあとでトランジスタＭＮ５は非導通状態である。従っ
て、電圧ＶＣの所定の増加（約５Ｖ）は、端子Ｃにおい
て電圧Ｃ＿ＢＯＯＴに関して形成される静電容量分圧器
により定められる。電圧ＶＣの増加は閾値電圧ＶＴＨに
依存しない。従って、動作寿命期間のトランジスタＭＮ
５またはＭＮ６の閾値電圧ドリフトは電圧Ｃ＿ＢＯＯＴ
により電圧ＶＣの増加に影響を及ぼさない。従って、電
圧ＶＴＨが著しく増加する動作寿命期間中、図３のｆの
時刻ｔ６に先立ち、トランジスタＭＮ６は小さい駆動で
導通状態に保たれる。
ＢＯＯＴは、トランジスタＭＮ６のゲートにおいて、コ
ンデンサＣ５（図２）を介して端子Ｃに容量的に結合さ
れる。コンデンサＣ５と静電容量Ｃ２４は分圧器を形成
する。パルスＡＵＴＯＺＥＲＯの間、トランジスタＭＮ
６を導通状態に維持するのに十分な所定の少量だけゲー
ト電圧ＶＣが増加するように電圧Ｃ＿ＢＯＯＴの大きさ
が選ばれる。前に説明したように、図３のｄの時刻ｔ３
のあとでトランジスタＭＮ５は非導通状態である。従っ
て、電圧ＶＣの所定の増加（約５Ｖ）は、端子Ｃにおい
て電圧Ｃ＿ＢＯＯＴに関して形成される静電容量分圧器
により定められる。電圧ＶＣの増加は閾値電圧ＶＴＨに
依存しない。従って、動作寿命期間のトランジスタＭＮ
５またはＭＮ６の閾値電圧ドリフトは電圧Ｃ＿ＢＯＯＴ
により電圧ＶＣの増加に影響を及ぼさない。従って、電
圧ＶＴＨが著しく増加する動作寿命期間中、図３のｆの
時刻ｔ６に先立ち、トランジスタＭＮ６は小さい駆動で
導通状態に保たれる。
【００２９】トランジスタＭＮ５の閾値電圧（ＶＴＨ）
がドリフトすると、端子Ｃにおいて電圧ＶＣに同じ変化
を起こす。トランジスタＭＮ６の閾値電圧がトランジス
タＭＮ５の閾値電圧に追従すると仮定する。従って、電
圧Ｃ＿ＢＯＯＴはトランジスタＭＮ６の閾値電圧ドリフ
トを補償する必要はない。従って、トランジスタＭＮ５
およびＭＮ６の閾値電圧ドリフトにかかわりなく、トラ
ンジスタＭＮ６は電圧Ｃ＿ＢＯＯＴによってオンにされ
る。従って、トランジスタＭＮ５の閾値電圧の変動はト
ランジスタＭＮ６の閾値電圧の変動を補償する。
がドリフトすると、端子Ｃにおいて電圧ＶＣに同じ変化
を起こす。トランジスタＭＮ６の閾値電圧がトランジス
タＭＮ５の閾値電圧に追従すると仮定する。従って、電
圧Ｃ＿ＢＯＯＴはトランジスタＭＮ６の閾値電圧ドリフ
トを補償する必要はない。従って、トランジスタＭＮ５
およびＭＮ６の閾値電圧ドリフトにかかわりなく、トラ
ンジスタＭＮ６は電圧Ｃ＿ＢＯＯＴによってオンにされ
る。従って、トランジスタＭＮ５の閾値電圧の変動はト
ランジスタＭＮ６の閾値電圧の変動を補償する。
【００３０】電圧Ｃ＿ＢＯＯＴの静電容量結合により、
トランジスタＭＮ６のゲート電圧ＶＣを、トランジスタ
ＭＮ６の閾値電圧よりもほんのわずか（例えば５Ｖだ
け）高いレベルで、端子Ｃにおいて使用することができ
る。従って、トランジスタＭＮ６には著しくストレスが
かからない。有利なことに、トランジスタＭＮ６のゲー
ト電極に著しい駆動電圧がかかるのを避けることによ
り、トランジスタＭＮ６の動作寿命期間に起こり得るそ
の閾値電圧ドリフトは、トランジスタＭＮ６が大きな駆
動電圧で駆動される場合よりも相当に少なくなる。
トランジスタＭＮ６のゲート電圧ＶＣを、トランジスタ
ＭＮ６の閾値電圧よりもほんのわずか（例えば５Ｖだ
け）高いレベルで、端子Ｃにおいて使用することができ
る。従って、トランジスタＭＮ６には著しくストレスが
かからない。有利なことに、トランジスタＭＮ６のゲー
ト電極に著しい駆動電圧がかかるのを避けることによ
り、トランジスタＭＮ６の動作寿命期間に起こり得るそ
の閾値電圧ドリフトは、トランジスタＭＮ６が大きな駆
動電圧で駆動される場合よりも相当に少なくなる。
【００３１】電圧Ｃ＿ＢＯＯＴは、図３のｈのｔ５〜ｔ
７の期間中、ランプ波状に発生される。電圧Ｃ＿ＢＯＯ
Ｔの立上り時間が割合に遅いので、トランジスタＭＮ６
にかかるストレスを減らす助けとなる。トランジスタＭ
Ｎ６のゲート電圧をゆっくりと増加させることにより、
トランジスタＭＮ６のソースを、ゲート・ソース間の電
位差がより長い期間にわたりより小さいままであるよう
に、充電させることができる。ｔ５〜ｔ７の期間の長さ
は４マイクロ秒である。期間ｔ５〜ｔ７の長さを２マイ
クロ秒（図３のｆの信号ＤＡＴＡ＿ＲＡＭＰの期間ｔ６
〜ｔ８の長さの約２０％）よりも長く保つことにより、
有利なことに、トランジスタＭＮ６のゲート・ソース間
の電圧の差は相当長い期間にわたり減少する。従って、
ＴＦＴＭＮ６におけるストレスは減少する。
７の期間中、ランプ波状に発生される。電圧Ｃ＿ＢＯＯ
Ｔの立上り時間が割合に遅いので、トランジスタＭＮ６
にかかるストレスを減らす助けとなる。トランジスタＭ
Ｎ６のゲート電圧をゆっくりと増加させることにより、
トランジスタＭＮ６のソースを、ゲート・ソース間の電
位差がより長い期間にわたりより小さいままであるよう
に、充電させることができる。ｔ５〜ｔ７の期間の長さ
は４マイクロ秒である。期間ｔ５〜ｔ７の長さを２マイ
クロ秒（図３のｆの信号ＤＡＴＡ＿ＲＡＭＰの期間ｔ６
〜ｔ８の長さの約２０％）よりも長く保つことにより、
有利なことに、トランジスタＭＮ６のゲート・ソース間
の電圧の差は相当長い期間にわたり減少する。従って、
ＴＦＴＭＮ６におけるストレスは減少する。
【００３２】図３のｅの時刻ｔ４で、基準ランプ波信号
ＲＥＦ＿ＲＡＭＰが上昇し始める。信号ＲＥＦ＿ＲＡＭ
Ｐは、比較器２４の入力端子Ａから遠く離れているコン
デンサＣ２の端子Ｅ（図２）に結合される。その結果、
比較器２４の入力端子Ａにおける電圧ＶＡＡは、ランプ
波信号ＲＥＦ＿ＲＡＭＰとコンデンサＣ２に発生される
電圧ＶＣ２との和に等しくなる。
ＲＥＦ＿ＲＡＭＰが上昇し始める。信号ＲＥＦ＿ＲＡＭ
Ｐは、比較器２４の入力端子Ａから遠く離れているコン
デンサＣ２の端子Ｅ（図２）に結合される。その結果、
比較器２４の入力端子Ａにおける電圧ＶＡＡは、ランプ
波信号ＲＥＦ＿ＲＡＭＰとコンデンサＣ２に発生される
電圧ＶＣ２との和に等しくなる。
【００３３】有利なことに、図３のＣの期間ｔ１〜ｔ２
の間に、比較器２４のトリガ電圧の自動調節または較正
が行われると、トランジスタＭＮ２は、端子Ａを介し
て、ランプ波発生器３３から遠く離れているコンデンサ
Ｃ２に結合される。従って、有利なことに、コンデンサ
Ｃ２の端子Ｅを、基準ランプ波発生器３３の導体２７か
ら減結合する必要はない。端子Ｅを基準ランプ波発生器
３３から減結合する必要がないので、基準ランプ波発生
器３３の導体２７と端子Ａの間にＴＦＴスイッチを介在
させずに、信号ＲＥＦ＿ＲＡＭＰは比較器２４の端子Ａ
に結合される。この信号路にＴＦＴを入れたならば閾値
電圧のドリフトを起こしたかもしれない。有利なこと
に、導体２７は、数個のデマルチプレクサ／データ駆動
回路１００に共用される。
の間に、比較器２４のトリガ電圧の自動調節または較正
が行われると、トランジスタＭＮ２は、端子Ａを介し
て、ランプ波発生器３３から遠く離れているコンデンサ
Ｃ２に結合される。従って、有利なことに、コンデンサ
Ｃ２の端子Ｅを、基準ランプ波発生器３３の導体２７か
ら減結合する必要はない。端子Ｅを基準ランプ波発生器
３３から減結合する必要がないので、基準ランプ波発生
器３３の導体２７と端子Ａの間にＴＦＴスイッチを介在
させずに、信号ＲＥＦ＿ＲＡＭＰは比較器２４の端子Ａ
に結合される。この信号路にＴＦＴを入れたならば閾値
電圧のドリフトを起こしたかもしれない。有利なこと
に、導体２７は、数個のデマルチプレクサ／データ駆動
回路１００に共用される。
【００３４】時刻ｔ６のあとで、トランジスタＭＮ６の
ドレイン電極に結合されたデータ・ランプ波電圧ＤＡＴ
Ａ＿ＲＡＭＰは上昇し始める。トランジスタＭＮ６のゲ
ート・ソース間およびゲート・ドレイン間の漂遊静電容
量から端子Ｃに至る帰還結合により、端子Ｃにおける電
圧は、データ・ランプ波信号ＤＡＴＡ＿ＲＡＭＰのすべ
ての値に対し導通するようにトランジスタＭＮ６を調整
するのに十分となる。時刻ｔ４のあとで、端子Ａにおけ
るランプ波電圧ＶＡＡが、比較器２４の電圧Ｖａに等し
いトリガ・レベルにまだ達していない間、トランジスタ
ＭＮ５は非導通状態のままであり、トランジスタＭＮ６
は導通状態のままである。トランジスタＭＮ６が導通し
ている間、上昇しているランプ波電圧ＤＡＴＡ＿ＲＡＭ
ＰはトランジスタＭＮ６を介して列データ・ライン１７
に結合され、データ・ライン１７の電圧ＶＣＯＬＵＭＮ
を増大させ、従って、選択された行の画素静電容量に加
えられる電圧を増大させる。例えば、静電容量２４を介
する、ランプ波電圧ＶＣＯＬＵＭＮの容量性帰還は、ト
ランジスタＭＮ５が、前に示したように、端子Ｃにおい
て高いインピーダンスを呈している間、トランジスタＭ
Ｎ６を導通状態に保つ。
ドレイン電極に結合されたデータ・ランプ波電圧ＤＡＴ
Ａ＿ＲＡＭＰは上昇し始める。トランジスタＭＮ６のゲ
ート・ソース間およびゲート・ドレイン間の漂遊静電容
量から端子Ｃに至る帰還結合により、端子Ｃにおける電
圧は、データ・ランプ波信号ＤＡＴＡ＿ＲＡＭＰのすべ
ての値に対し導通するようにトランジスタＭＮ６を調整
するのに十分となる。時刻ｔ４のあとで、端子Ａにおけ
るランプ波電圧ＶＡＡが、比較器２４の電圧Ｖａに等し
いトリガ・レベルにまだ達していない間、トランジスタ
ＭＮ５は非導通状態のままであり、トランジスタＭＮ６
は導通状態のままである。トランジスタＭＮ６が導通し
ている間、上昇しているランプ波電圧ＤＡＴＡ＿ＲＡＭ
ＰはトランジスタＭＮ６を介して列データ・ライン１７
に結合され、データ・ライン１７の電圧ＶＣＯＬＵＭＮ
を増大させ、従って、選択された行の画素静電容量に加
えられる電圧を増大させる。例えば、静電容量２４を介
する、ランプ波電圧ＶＣＯＬＵＭＮの容量性帰還は、ト
ランジスタＭＮ５が、前に示したように、端子Ｃにおい
て高いインピーダンスを呈している間、トランジスタＭ
Ｎ６を導通状態に保つ。
【００３５】図３のｅのランプ波信号ＲＥＦ＿ＲＡＭＰ
の上昇部分５００の間、端子Ａにおける和の電圧ＶＡＡ
は比較器２４のトリガ・レベルＶａを超え、トランジス
タＭＮ５は導通状態になる。上昇部分５００の間、トラ
ンジスタＭＮ５が導通状態になる瞬時は、信号ＩＮの大
きさに応じて変化する。
の上昇部分５００の間、端子Ａにおける和の電圧ＶＡＡ
は比較器２４のトリガ・レベルＶａを超え、トランジス
タＭＮ５は導通状態になる。上昇部分５００の間、トラ
ンジスタＭＮ５が導通状態になる瞬時は、信号ＩＮの大
きさに応じて変化する。
【００３６】トランジスタＭＮ５が導通状態になると、
トランジスタＭＮ６のゲート電圧ＶＣは減少してトラン
ジスタＭＮ６をオフにする。その結果、トランジスタＭ
Ｎ６がオフになる前に生じた電圧ＤＡＴＡ＿ＲＡＭＰの
最後の値は、次の更新サイクルまで、変わらずに保持さ
れるかまたは画素静電容量ＣＰＩＸＥＬに貯えられる。
このようにして、現在の更新サイクルが完了する。
トランジスタＭＮ６のゲート電圧ＶＣは減少してトラン
ジスタＭＮ６をオフにする。その結果、トランジスタＭ
Ｎ６がオフになる前に生じた電圧ＤＡＴＡ＿ＲＡＭＰの
最後の値は、次の更新サイクルまで、変わらずに保持さ
れるかまたは画素静電容量ＣＰＩＸＥＬに貯えられる。
このようにして、現在の更新サイクルが完了する。
【００３７】図１の液晶アレイ１６の分極を防ぐため
に、いわゆる、アレイのバックプレーン（ｂａｃｋｐｌ
ａｎｅ）またはコモンプレーン（ｃｏｍｍｏｎ ｐｌａ
ｎｅ）は一定の電圧ＶＢＡＣＫＰＬＡＮＥに保たれる。
マルチプレクサ／データ・ライン駆動回路１００は、更
新サイクルが代わるたびに、電圧ＶＢＡＣＫＰＬＡＮＥ
に関して極性が反対で大きさが同じ電圧ＶＣＯＬＵＭＮ
を発生する。極性を交互に変えるために、１つの更新サ
イクルにおいて電圧ＤＡＴＡ＿ＲＡＭＰは１Ｖ〜８．８
Ｖの範囲で発生され、次の更新サイクルにおいて９Ｖ〜
１６．８Ｖの範囲で発生される。一方、電圧ＶＢＡＣＫ
ＰＬＡＮＥはこの２つの範囲の中間のレベルに設定され
る。電圧ＤＡＴＡ＿ＲＡＭＰを２つの異なる電圧範囲で
発生する必要があるので、信号または電圧ＡＵＴＯＺＥ
ＲＯ、ＰＲＥ＿ＡＵＴＯＺ，ＶＳＳおよびＲＥＳＥＴ
は、設定された電圧ＤＡＴＡ＿ＲＡＭＰの範囲に従って
変化する２つの異なる最大レベル（ｐｅａｋ ｌｅｖｅ
ｌ）を有する。
に、いわゆる、アレイのバックプレーン（ｂａｃｋｐｌ
ａｎｅ）またはコモンプレーン（ｃｏｍｍｏｎ ｐｌａ
ｎｅ）は一定の電圧ＶＢＡＣＫＰＬＡＮＥに保たれる。
マルチプレクサ／データ・ライン駆動回路１００は、更
新サイクルが代わるたびに、電圧ＶＢＡＣＫＰＬＡＮＥ
に関して極性が反対で大きさが同じ電圧ＶＣＯＬＵＭＮ
を発生する。極性を交互に変えるために、１つの更新サ
イクルにおいて電圧ＤＡＴＡ＿ＲＡＭＰは１Ｖ〜８．８
Ｖの範囲で発生され、次の更新サイクルにおいて９Ｖ〜
１６．８Ｖの範囲で発生される。一方、電圧ＶＢＡＣＫ
ＰＬＡＮＥはこの２つの範囲の中間のレベルに設定され
る。電圧ＤＡＴＡ＿ＲＡＭＰを２つの異なる電圧範囲で
発生する必要があるので、信号または電圧ＡＵＴＯＺＥ
ＲＯ、ＰＲＥ＿ＡＵＴＯＺ，ＶＳＳおよびＲＥＳＥＴ
は、設定された電圧ＤＡＴＡ＿ＲＡＭＰの範囲に従って
変化する２つの異なる最大レベル（ｐｅａｋ ｌｅｖｅ
ｌ）を有する。
【００３８】
【発明の効果】過度の駆動を使用することなく、また出
力ＴＦＴのサイズを増大させることなく、貯えられた画
素信号の初期設定を行うことができる。
力ＴＦＴのサイズを増大させることなく、貯えられた画
素信号の初期設定を行うことができる。
【図１】本発明の特徴を具体化する、デマルチプレクサ
／データ・ライン駆動回路を含む液晶ディスプレイ装置
のブロック図である。
／データ・ライン駆動回路を含む液晶ディスプレイ装置
のブロック図である。
【図２】図１のデマルチプレクサ／データ・ライン駆動
回路を詳細に示す図である。
回路を詳細に示す図である。
【図３】図２の回路の動作を説明するのに役立つ波形を
示す図である。
示す図である。
１１ アナログ回路 １２ アンテナ １３ ライン １４ Ａ／Ｄ変換器 １６ 液晶アレイ １６ａ 液晶セル １７ データ・ライン １８ セレクト・ライン １９ 出力母線 ２１ メモリ ２２ 出力ライン ２３ Ｄ／Ａ変換器 ２４ 比較器 ２７ 出力導体 ２８ 出力ライン ２９ 導体 ３１ 信号ライン ３２ デマルチプレクサ ３３ 基準ランプ波発生器 ３４ データ・ランプ波発生器 ６０ セレクト・ライン・スキャナ １００ デマルチプレクサ／データ・ライン駆動回路 ＩＮ ビデオ信号
Claims (6)
- 【請求項１】 表示装置の列電極にビデオ信号を供給す
るデータ・ライン駆動回路であって、 上記ビデオ信号の信号源と、 データ・ランプ波信号の信号源と、上記ビデオ信号に応
答し、上記ビデオ信号に従って変化する上記データ・ラ
ンプ波信号の１周期のうちの制御可能な部分の間に上記
データ・ランプ波信号を上記列電極に供給して上記列電
極に列電極信号を発生するための第１のトランジスタ
と、 初期設定制御信号に応答し、上記列電極に結合されてい
て、上記列電極信号を初期設定するための第２のトラン
ジスタから成る、上記データ・ライン駆動回路。 - 【請求項２】 上記第１のトランジスタの主電流導通路
が上記第２のトランジスタの主電流導通路と並列に結合
されている、請求項１に記載のデータ・ライン駆動回
路。 - 【請求項３】 上記制御可能な部分に先立って、上記第
１のトランジスタが上記列電極信号を少なくとも部分的
に初期設定する、請求項１に記載のデータ・ライン駆動
回路。 - 【請求項４】 上記制御可能な部分に先立って、上記第
１および第２の各トランジスタが上記列電極を上記デー
タ・ランプ波信号源に結合させ、上記列電極に上記デー
タ・ランプ波信号の非動作レベルを加える、請求項１に
記載のデータ・ライン駆動回路。 - 【請求項５】 少なくとも一部分が重なり合わない第１
と第２の期間中に、それぞれ、上記第１と第２のトラン
ジスタが上記列電極に上記非動作レベルを加える、請求
項４に記載のデータ・ライン駆動回路。 - 【請求項６】 請求項１に記載のデータ・ライン駆動回
路であって、更に、上記制御可能な部分を制御するため
に上記第１のトランジスタの制御端子に結合される比較
器と、該比較器を較正するために該比較器に結合される
第２の制御信号の信号源とを含み、上記第２の制御信号
は、上記列電極信号の少なくとも部分的な初期設定に備
える態様で前述第１のトランジスタを導通状態にさせ
る、上記データ・ライン駆動回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/399,012 US5686935A (en) | 1995-03-06 | 1995-03-06 | Data line drivers with column initialization transistor |
| US399012 | 1995-03-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08263026A true JPH08263026A (ja) | 1996-10-11 |
Family
ID=23577759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8073066A Pending JPH08263026A (ja) | 1995-03-06 | 1996-03-05 | データ・ライン駆動回路 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US5686935A (ja) |
| EP (1) | EP0731444A1 (ja) |
| JP (1) | JPH08263026A (ja) |
| KR (1) | KR960035413A (ja) |
| CN (1) | CN1135624A (ja) |
| AU (1) | AU696718B2 (ja) |
| CA (1) | CA2169795A1 (ja) |
| PL (1) | PL313108A1 (ja) |
| SG (1) | SG49802A1 (ja) |
| TW (1) | TW286393B (ja) |
Families Citing this family (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6011535A (en) * | 1995-11-06 | 2000-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device and scanning circuit |
| KR100275651B1 (ko) * | 1997-07-28 | 2000-12-15 | 가네꼬 히사시 | 연산 증폭기를 구비하지 않는 액정 표시 장치용 구동기 |
| JP3767877B2 (ja) | 1997-09-29 | 2006-04-19 | 三菱化学株式会社 | アクティブマトリックス発光ダイオード画素構造およびその方法 |
| US6046736A (en) | 1998-08-17 | 2000-04-04 | Sarnoff Corporation | Self scanned amorphous silicon integrated display having active bus and reduced stress column drivers |
| US6348906B1 (en) * | 1998-09-03 | 2002-02-19 | Sarnoff Corporation | Line scanning circuit for a dual-mode display |
| US6590549B1 (en) | 1998-12-30 | 2003-07-08 | Texas Instruments Incorporated | Analog pulse width modulation of video data |
| KR100295679B1 (ko) * | 1999-03-30 | 2001-07-12 | 김영환 | 티에프티 엘씨디 칼럼 구동 장치 및 그 구동 방법 |
| US7569849B2 (en) | 2001-02-16 | 2009-08-04 | Ignis Innovation Inc. | Pixel driver circuit and pixel circuit having the pixel driver circuit |
| CA2355067A1 (en) * | 2001-08-15 | 2003-02-15 | Ignis Innovations Inc. | Metastability insensitive integrated thin film multiplexer |
| US6946567B2 (en) | 2002-04-02 | 2005-09-20 | Akzo Nobel N.V. | Skeletal isomerization of alkyl esters and derivatives prepared therefrom |
| US6723862B2 (en) | 2002-04-02 | 2004-04-20 | Akzo Nobel N.V. | Fatty acid isomerization with mesoporous zeolites |
| CA2419704A1 (en) | 2003-02-24 | 2004-08-24 | Ignis Innovation Inc. | Method of manufacturing a pixel with organic light-emitting diode |
| US7619103B2 (en) * | 2003-07-24 | 2009-11-17 | Akzo Nobel N.V. | Arylation and the skeletal isomerization of fatty acid and alkyl esters thereof using metal ion exchanged solid materials as catalyst |
| CA2443206A1 (en) | 2003-09-23 | 2005-03-23 | Ignis Innovation Inc. | Amoled display backplanes - pixel driver circuits, array architecture, and external compensation |
| US7310077B2 (en) | 2003-09-29 | 2007-12-18 | Michael Gillis Kane | Pixel circuit for an active matrix organic light-emitting diode display |
| US7633470B2 (en) | 2003-09-29 | 2009-12-15 | Michael Gillis Kane | Driver circuit, as for an OLED display |
| KR20050037303A (ko) * | 2003-10-18 | 2005-04-21 | 삼성오엘이디 주식회사 | 예비 충전이 선택적으로 수행되는 전계발광 디스플레이패널의 구동방법 |
| WO2005071655A2 (en) * | 2004-01-21 | 2005-08-04 | Koninklijke Philips Electronics N.V. | Active matrix foil display |
| WO2005071653A1 (en) * | 2004-01-21 | 2005-08-04 | Koninklijke Philips Electronics N.V. | Active matrix foil display |
| CA2472671A1 (en) | 2004-06-29 | 2005-12-29 | Ignis Innovation Inc. | Voltage-programming scheme for current-driven amoled displays |
| KR100602361B1 (ko) * | 2004-09-22 | 2006-07-19 | 삼성에스디아이 주식회사 | 디멀티플렉서 및 이를 이용한 발광 표시장치와 그의구동방법 |
| CA2490858A1 (en) | 2004-12-07 | 2006-06-07 | Ignis Innovation Inc. | Driving method for compensated voltage-programming of amoled displays |
| CA2495726A1 (en) | 2005-01-28 | 2006-07-28 | Ignis Innovation Inc. | Locally referenced voltage programmed pixel for amoled displays |
| JP5397219B2 (ja) | 2006-04-19 | 2014-01-22 | イグニス・イノベーション・インコーポレイテッド | アクティブマトリックス表示装置用の安定な駆動スキーム |
| US8446394B2 (en) * | 2006-06-16 | 2013-05-21 | Visam Development L.L.C. | Pixel circuits and methods for driving pixels |
| US20080062090A1 (en) * | 2006-06-16 | 2008-03-13 | Roger Stewart | Pixel circuits and methods for driving pixels |
| US7679586B2 (en) * | 2006-06-16 | 2010-03-16 | Roger Green Stewart | Pixel circuits and methods for driving pixels |
| TWI363322B (en) * | 2007-01-11 | 2012-05-01 | Ind Tech Res Inst | Pixel driving circuit |
| US8633873B2 (en) | 2009-11-12 | 2014-01-21 | Ignis Innovation Inc. | Stable fast programming scheme for displays |
| US9606607B2 (en) | 2011-05-17 | 2017-03-28 | Ignis Innovation Inc. | Systems and methods for display systems with dynamic power control |
| CN109272933A (zh) | 2011-05-17 | 2019-01-25 | 伊格尼斯创新公司 | 操作显示器的方法 |
| US8901579B2 (en) | 2011-08-03 | 2014-12-02 | Ignis Innovation Inc. | Organic light emitting diode and method of manufacturing |
| US9070775B2 (en) | 2011-08-03 | 2015-06-30 | Ignis Innovations Inc. | Thin film transistor |
| US10089924B2 (en) | 2011-11-29 | 2018-10-02 | Ignis Innovation Inc. | Structural and low-frequency non-uniformity compensation |
| US9385169B2 (en) | 2011-11-29 | 2016-07-05 | Ignis Innovation Inc. | Multi-functional active matrix organic light-emitting diode display |
| US9721505B2 (en) | 2013-03-08 | 2017-08-01 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| DE112014001402T5 (de) | 2013-03-15 | 2016-01-28 | Ignis Innovation Inc. | Dynamische Anpassung von Berührungsauflösungen einer Amoled-Anzeige |
| US9502653B2 (en) | 2013-12-25 | 2016-11-22 | Ignis Innovation Inc. | Electrode contacts |
| US10997901B2 (en) | 2014-02-28 | 2021-05-04 | Ignis Innovation Inc. | Display system |
| US10176752B2 (en) | 2014-03-24 | 2019-01-08 | Ignis Innovation Inc. | Integrated gate driver |
| CA2872563A1 (en) | 2014-11-28 | 2016-05-28 | Ignis Innovation Inc. | High pixel density array architecture |
| US10373554B2 (en) | 2015-07-24 | 2019-08-06 | Ignis Innovation Inc. | Pixels and reference circuits and timing techniques |
| US10657895B2 (en) | 2015-07-24 | 2020-05-19 | Ignis Innovation Inc. | Pixels and reference circuits and timing techniques |
| CA2898282A1 (en) | 2015-07-24 | 2017-01-24 | Ignis Innovation Inc. | Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays |
| CN108140345A (zh) * | 2015-10-19 | 2018-06-08 | 寇平公司 | 用于微显示装置的两行驱动方法 |
| CA2909813A1 (en) | 2015-10-26 | 2017-04-26 | Ignis Innovation Inc | High ppi pattern orientation |
| DE102017222059A1 (de) | 2016-12-06 | 2018-06-07 | Ignis Innovation Inc. | Pixelschaltungen zur Minderung von Hysterese |
| US10714018B2 (en) | 2017-05-17 | 2020-07-14 | Ignis Innovation Inc. | System and method for loading image correction data for displays |
| US11025899B2 (en) | 2017-08-11 | 2021-06-01 | Ignis Innovation Inc. | Optical correction systems and methods for correcting non-uniformity of emissive display devices |
| US10971078B2 (en) | 2018-02-12 | 2021-04-06 | Ignis Innovation Inc. | Pixel measurement through data line |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3676702A (en) * | 1971-01-04 | 1972-07-11 | Rca Corp | Comparator circuit |
| JPS55159493A (en) * | 1979-05-30 | 1980-12-11 | Suwa Seikosha Kk | Liquid crystal face iimage display unit |
| DE3130391A1 (de) * | 1981-07-31 | 1983-02-24 | Siemens AG, 1000 Berlin und 8000 München | Monolithisch integrierbare komparatorschaltung |
| US4742346A (en) * | 1986-12-19 | 1988-05-03 | Rca Corporation | System for applying grey scale codes to the pixels of a display device |
| US4766430A (en) * | 1986-12-19 | 1988-08-23 | General Electric Company | Display device drive circuit |
| JPH0750389B2 (ja) * | 1987-06-04 | 1995-05-31 | セイコーエプソン株式会社 | 液晶パネルの駆動回路 |
| US4963860A (en) * | 1988-02-01 | 1990-10-16 | General Electric Company | Integrated matrix display circuitry |
| US5170155A (en) * | 1990-10-19 | 1992-12-08 | Thomson S.A. | System for applying brightness signals to a display device and comparator therefore |
| US5222082A (en) * | 1991-02-28 | 1993-06-22 | Thomson Consumer Electronics, S.A. | Shift register useful as a select line scanner for liquid crystal display |
| US5113134A (en) * | 1991-02-28 | 1992-05-12 | Thomson, S.A. | Integrated test circuit for display devices such as LCD's |
-
1995
- 1995-03-06 US US08/399,012 patent/US5686935A/en not_active Expired - Fee Related
-
1996
- 1996-02-15 TW TW085101904A patent/TW286393B/zh active
- 1996-02-19 CA CA002169795A patent/CA2169795A1/en not_active Abandoned
- 1996-02-26 EP EP96400403A patent/EP0731444A1/en not_active Withdrawn
- 1996-03-05 SG SG1996006389A patent/SG49802A1/en unknown
- 1996-03-05 CN CN96102947A patent/CN1135624A/zh active Pending
- 1996-03-05 JP JP8073066A patent/JPH08263026A/ja active Pending
- 1996-03-05 AU AU45879/96A patent/AU696718B2/en not_active Ceased
- 1996-03-06 PL PL96313108A patent/PL313108A1/xx unknown
- 1996-03-06 KR KR1019960005745A patent/KR960035413A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| AU696718B2 (en) | 1998-09-17 |
| KR960035413A (ko) | 1996-10-24 |
| US5686935A (en) | 1997-11-11 |
| CN1135624A (zh) | 1996-11-13 |
| PL313108A1 (en) | 1996-09-16 |
| TW286393B (ja) | 1996-09-21 |
| AU4587996A (en) | 1996-09-19 |
| SG49802A1 (en) | 1998-06-15 |
| EP0731444A1 (en) | 1996-09-11 |
| CA2169795A1 (en) | 1996-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08263026A (ja) | データ・ライン駆動回路 | |
| JP4001948B2 (ja) | ビデオ表示装置 | |
| JP3863214B2 (ja) | ビデオ信号供給装置 | |
| US6897843B2 (en) | Active matrix display devices | |
| KR100323117B1 (ko) | 액정표시장치의구동회로및액정표시장치 | |
| US6052426A (en) | Shift register using M.I.S. transistors of like polarity | |
| US6232948B1 (en) | Liquid crystal display driving circuit with low power consumption and precise voltage output | |
| JP2705711B2 (ja) | 液晶表示装置で漏話を除去する方法及び液晶表示装置 | |
| US4873516A (en) | Method and system for eliminating cross-talk in thin film transistor matrix addressed liquid crystal displays | |
| KR100413937B1 (ko) | 매트릭스디스플레이장치 | |
| US20050200788A1 (en) | Active matrix display devices | |
| KR101070125B1 (ko) | 디스플레이 장치 및 그 제어 방법 | |
| JPH06224710A (ja) | 差動比較器回路 | |
| US6919874B1 (en) | Shift register using M.I.S. transistors and supplementary column | |
| JP3866788B2 (ja) | データ・ライン駆動回路 | |
| JPH09258170A (ja) | 表示装置 | |
| US20030112211A1 (en) | Active matrix liquid crystal display devices |