JP2780530B2 - ソースドライバー回路 - Google Patents
ソースドライバー回路Info
- Publication number
- JP2780530B2 JP2780530B2 JP21253391A JP21253391A JP2780530B2 JP 2780530 B2 JP2780530 B2 JP 2780530B2 JP 21253391 A JP21253391 A JP 21253391A JP 21253391 A JP21253391 A JP 21253391A JP 2780530 B2 JP2780530 B2 JP 2780530B2
- Authority
- JP
- Japan
- Prior art keywords
- channel field
- effect transistor
- output
- source
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、アクティブマトリクス
型液晶パネルのソースドライバー回路に関するものであ
る。
型液晶パネルのソースドライバー回路に関するものであ
る。
【０００２】
【従来の技術】アクティブマトリクス型液晶パネル用ソ
ースドライバー回路は、図５に示すように、シフトレジ
スタ，レベルシフタ，マルチプレクサ，サンプルアンド
ホールド回路から成り、直列に送られてくる映像信号を
サンプルアンドホールド回路にてサンプルホードし、並
列に並べ換えた後、液晶パネルに出力する。１本のソー
ス線に接続される従来のドライバー回路の出力段の回
路、すなわち、サンプルアンドホールド回路の出力段に
使用されている出力回路を図３に示す。また、図３の回
路の各部の波形を図４のタイムチャートに示す。
ースドライバー回路は、図５に示すように、シフトレジ
スタ，レベルシフタ，マルチプレクサ，サンプルアンド
ホールド回路から成り、直列に送られてくる映像信号を
サンプルアンドホールド回路にてサンプルホードし、並
列に並べ換えた後、液晶パネルに出力する。１本のソー
ス線に接続される従来のドライバー回路の出力段の回
路、すなわち、サンプルアンドホールド回路の出力段に
使用されている出力回路を図３に示す。また、図３の回
路の各部の波形を図４のタイムチャートに示す。
【０００３】図３において、１は演算増幅器、６はｐチ
ャネル電界効果型トランジスタ、９はバイアス用抵抗、
１１は液晶パネルのソース線、１２はソース線の持つ容
量、１３はスイッチである。また、ＶSHはサンプルホー
ルドされた映像信号、Ｃはスイッチ１３の制御信号、Ｖ
DDは電源電圧、Ｖ0 はドライバー回路の出力である。実
際のドライバー回路の出力段では、図３の回路が多数並
列に使用される。
ャネル電界効果型トランジスタ、９はバイアス用抵抗、
１１は液晶パネルのソース線、１２はソース線の持つ容
量、１３はスイッチである。また、ＶSHはサンプルホー
ルドされた映像信号、Ｃはスイッチ１３の制御信号、Ｖ
DDは電源電圧、Ｖ0 はドライバー回路の出力である。実
際のドライバー回路の出力段では、図３の回路が多数並
列に使用される。
【０００４】従来の回路の動作を図３及び図４のタイム
チャートを用いて説明する。図４の映像信号ＶSHでは１
走査線（１Ｈ）毎に振幅のセンター値に対して局性を反
転させる１Ｈライン反転駆動を採用している。この１Ｈ
ライン反転駆動はフリッカを抑える効果があることが知
られている。図３において、映像信号ＶSHは演算増幅器
１の正入力端子（＋）に入力される。演算増幅器１の出
力はｐチャネル電界効果型トランジスタ６のゲートに接
続される。ｐチャネル電界効果型トランジスタ６のドレ
インは接地され、ソースは演算増幅器１の負入力端子に
接続され、閉ループを構成している。ソースは出力Ｖ0
にも接続され、また電源ＶDDからは抵抗９を通してソー
スまたは液晶パネルのソース線に電流が流れる。基本的
には、これらの演算増幅回路１、ｐチャネル電界効果型
トランジスタ６及び抵抗９によりバッファー回路が構成
される。映像信号ＶSHが高くなると演算増幅器１の出力
も高くなり、ｐチャネル電界効果型トランジスタ６のド
レイン電流が減少し、抵抗９を流れる電流により、ソー
ス線容量１２を充電し、ソース線電位を高くする。逆に
映像信号ＶSHが低くなると演算増幅器１の出力が低くな
り、ｐチャネル電界効果型トランジスタ６のドレイン電
流が増加し、ソース線容量１２からは電荷が放電される
ので、ソース線電位は低くなる。図４において、ＶSHは
映像信号、Ｃは充電パルス、Ｖ0 は出力電位である。
チャートを用いて説明する。図４の映像信号ＶSHでは１
走査線（１Ｈ）毎に振幅のセンター値に対して局性を反
転させる１Ｈライン反転駆動を採用している。この１Ｈ
ライン反転駆動はフリッカを抑える効果があることが知
られている。図３において、映像信号ＶSHは演算増幅器
１の正入力端子（＋）に入力される。演算増幅器１の出
力はｐチャネル電界効果型トランジスタ６のゲートに接
続される。ｐチャネル電界効果型トランジスタ６のドレ
インは接地され、ソースは演算増幅器１の負入力端子に
接続され、閉ループを構成している。ソースは出力Ｖ0
にも接続され、また電源ＶDDからは抵抗９を通してソー
スまたは液晶パネルのソース線に電流が流れる。基本的
には、これらの演算増幅回路１、ｐチャネル電界効果型
トランジスタ６及び抵抗９によりバッファー回路が構成
される。映像信号ＶSHが高くなると演算増幅器１の出力
も高くなり、ｐチャネル電界効果型トランジスタ６のド
レイン電流が減少し、抵抗９を流れる電流により、ソー
ス線容量１２を充電し、ソース線電位を高くする。逆に
映像信号ＶSHが低くなると演算増幅器１の出力が低くな
り、ｐチャネル電界効果型トランジスタ６のドレイン電
流が増加し、ソース線容量１２からは電荷が放電される
ので、ソース線電位は低くなる。図４において、ＶSHは
映像信号、Ｃは充電パルス、Ｖ0 は出力電位である。
【０００５】ソース線容量１２の大きさはパネルサイズ
にもよるが数十から数百ｐＦにもなり、この容量を短時
間で充放電を繰り返すためには、抵抗９を流れる電流を
大きくする必要があり、またｐチャネル電界効果型トラ
ンジスタ６の電流容量も大きくしておく必要がある。こ
の場合には、映像信号ＶSHが変化しない場合にも電源Ｖ
DDから抵抗９、ｐチャネル電界効果型トランジスタ６を
通して待機電流が流れることになるので、消費電力が増
大する。そこで待機電流を少なくするために、図４に示
すように、映像信号ＶSHが変化する際に充電パルススイ
ッチ１３をＶDDまで充電した後、ｐチャネル電界効果型
トランジスタ６によりソース線容量１２から電荷を放電
させ、Ｖ0 をＶSHまで下げる。このような動作の場合、
抵抗９を流れる待機電流は２〜１０マイクロアンペア程
度まで減少させることができる。
にもよるが数十から数百ｐＦにもなり、この容量を短時
間で充放電を繰り返すためには、抵抗９を流れる電流を
大きくする必要があり、またｐチャネル電界効果型トラ
ンジスタ６の電流容量も大きくしておく必要がある。こ
の場合には、映像信号ＶSHが変化しない場合にも電源Ｖ
DDから抵抗９、ｐチャネル電界効果型トランジスタ６を
通して待機電流が流れることになるので、消費電力が増
大する。そこで待機電流を少なくするために、図４に示
すように、映像信号ＶSHが変化する際に充電パルススイ
ッチ１３をＶDDまで充電した後、ｐチャネル電界効果型
トランジスタ６によりソース線容量１２から電荷を放電
させ、Ｖ0 をＶSHまで下げる。このような動作の場合、
抵抗９を流れる待機電流は２〜１０マイクロアンペア程
度まで減少させることができる。
【０００６】
【発明が解決しようとする課題】図３の回路において図
４に示す波形で動作させた場合に、充・放電時に出力回
路で移動する電荷量ＱS はソース線容量１２の値をＣS
とすると、次のように計算される。
４に示す波形で動作させた場合に、充・放電時に出力回
路で移動する電荷量ＱS はソース線容量１２の値をＣS
とすると、次のように計算される。
【０００７】ＱS ＝ＣS ・（ＶDD−ＶSH） …（１） （１）式で示される電荷が充電時にはスイッチ１３を通
してソース線容量に充電され、放電時にはｐチャネル電
界効果型トランジスタ６を通して放電される。
してソース線容量に充電され、放電時にはｐチャネル電
界効果型トランジスタ６を通して放電される。
【０００８】このように、待機電流を減少させたこの回
路においても電源電圧までの充電、放電が映像信号が変
化する度に行われるので、依然として消費電力が大き
く、低消費電力化が困難であった。
路においても電源電圧までの充電、放電が映像信号が変
化する度に行われるので、依然として消費電力が大き
く、低消費電力化が困難であった。
【０００９】また、図４中の放電パルスＣがオンしてい
る期間は出力Ｖ0 は電源電圧となるので、映像信号ＶSH
が液晶パネルに出力されている期間が短くなるという欠
点があった。
る期間は出力Ｖ0 は電源電圧となるので、映像信号ＶSH
が液晶パネルに出力されている期間が短くなるという欠
点があった。
【００１０】本発明は、さらに低消費電力化した液晶パ
ネルソースドライバー回路を提供することを目的として
いる。
ネルソースドライバー回路を提供することを目的として
いる。
【００１１】
【課題を解決するための手段】本発明は、薄膜トランジ
スタ駆動液晶パネルのソースドライバー回路の出力段に
おいて、映像信号は演算増幅器の正入力端子に入力さ
れ、前記演算増幅器の出力は２つのスイッチの入力端子
に接続され、前記２つのスイッチの一方の出力端子はプ
ルダウン抵抗を介して接地され、他方の出力端子はプル
アップ抵抗を介して電源に接続され、前記プルダウン抵
抗を介して接地された前記スイッチの出力にはｎチャネ
ル電界効果型トランジスタのゲートが接続され、前記プ
ルアップ抵抗を介して前記電源に接続された前記スイッ
チの出力にはｐチャネル電界効果型トランジスタのゲー
トが接続され、前記ｎチャネル電界効果型トランジスタ
のドレインは前記電源に接続され、前記ｐチャネル電界
効果型トランジスタのドレインは接地され、前記ｎチャ
ネル電界効果型トランジスタのソースと前記ｐチャネル
電界効果型トランジスタのソースとが接続され、前記電
源と前記ｎ、ｐ両チャネル電界効果型トランジスタの前
記ソースとの間に抵抗が接続され、前記ｎ、ｐ両チャネ
ル電界効果型トランジスタの前記ソースは他の抵抗を介
して接地され、さらに前記ｎ、ｐ両チャネル電界効果型
トランジスタの前記ソースは前記演算増幅器の負入力端
子に接続され、前記２つのスイッチは一方が選択されス
イッチが閉じることを特徴としている。
スタ駆動液晶パネルのソースドライバー回路の出力段に
おいて、映像信号は演算増幅器の正入力端子に入力さ
れ、前記演算増幅器の出力は２つのスイッチの入力端子
に接続され、前記２つのスイッチの一方の出力端子はプ
ルダウン抵抗を介して接地され、他方の出力端子はプル
アップ抵抗を介して電源に接続され、前記プルダウン抵
抗を介して接地された前記スイッチの出力にはｎチャネ
ル電界効果型トランジスタのゲートが接続され、前記プ
ルアップ抵抗を介して前記電源に接続された前記スイッ
チの出力にはｐチャネル電界効果型トランジスタのゲー
トが接続され、前記ｎチャネル電界効果型トランジスタ
のドレインは前記電源に接続され、前記ｐチャネル電界
効果型トランジスタのドレインは接地され、前記ｎチャ
ネル電界効果型トランジスタのソースと前記ｐチャネル
電界効果型トランジスタのソースとが接続され、前記電
源と前記ｎ、ｐ両チャネル電界効果型トランジスタの前
記ソースとの間に抵抗が接続され、前記ｎ、ｐ両チャネ
ル電界効果型トランジスタの前記ソースは他の抵抗を介
して接地され、さらに前記ｎ、ｐ両チャネル電界効果型
トランジスタの前記ソースは前記演算増幅器の負入力端
子に接続され、前記２つのスイッチは一方が選択されス
イッチが閉じることを特徴としている。
【００１２】
【作用】図１は、本発明による液晶パネル用ソースドラ
イバー回路の出力段の回路図である。図２は図１の動作
を説明するタイムチャートである。図２の映像信号ＶSH
が＋側の場合には、ｎチャネル電界効果型トランジスタ
を選択し、電源側から電荷を液晶パネル側に供給し、ソ
ース線容量を充電する。映像信号ＶSHが−側の場合に
は、ｐチャネル電界効果型トランジスタを選択し、液晶
パネル側から電荷を放電させ、ソース線電位を下げる。
従来の回路のように、次の映像信号が送られてくる度に
一旦電源電圧まで充電し、あらためて所定の電圧まで下
げる必要が無いので、消費電流が減少する。また、従来
は充電パルスにより出力に電源電圧が出力されている期
間があったが、本発明によれば出力は入力映像信号にほ
ぼ一致するので、液晶パネルのソース線に印加される映
像信号の有効な期間が増加する。
イバー回路の出力段の回路図である。図２は図１の動作
を説明するタイムチャートである。図２の映像信号ＶSH
が＋側の場合には、ｎチャネル電界効果型トランジスタ
を選択し、電源側から電荷を液晶パネル側に供給し、ソ
ース線容量を充電する。映像信号ＶSHが−側の場合に
は、ｐチャネル電界効果型トランジスタを選択し、液晶
パネル側から電荷を放電させ、ソース線電位を下げる。
従来の回路のように、次の映像信号が送られてくる度に
一旦電源電圧まで充電し、あらためて所定の電圧まで下
げる必要が無いので、消費電流が減少する。また、従来
は充電パルスにより出力に電源電圧が出力されている期
間があったが、本発明によれば出力は入力映像信号にほ
ぼ一致するので、液晶パネルのソース線に印加される映
像信号の有効な期間が増加する。
【００１３】
【実施例】図１は、本発明による液晶パネルソースドラ
イバー回路の出力段の一実施例の回路図であって、１は
演算増幅器、２，３は選択スイッチ、４は反転回路、５
はｎチャネル電界効果型トランジスタ、６はｐチャネル
電界効果型トランジスタ、７はプルアップ抵抗、８はプ
ルダウン抵抗、９，１０は待機電流用抵抗、１１は液晶
パネルのソース線、１２は液晶パネルのソース線容量、
ＶSHはサンプルホールド回路から送られた映像信号、Ｖ
DDは電源、Ｓは選択パルス、Ｖ0 は出力である。また、
図２は図１の動作を説明するタイムチャートで、ＶSHは
サンプルホールド回路から送られた映像信号、Ｖ0 は出
力で、本発明においては、ＶSH及びＶ0 はほぼ同じ波形
となる。Ｓは選択パルスである。
イバー回路の出力段の一実施例の回路図であって、１は
演算増幅器、２，３は選択スイッチ、４は反転回路、５
はｎチャネル電界効果型トランジスタ、６はｐチャネル
電界効果型トランジスタ、７はプルアップ抵抗、８はプ
ルダウン抵抗、９，１０は待機電流用抵抗、１１は液晶
パネルのソース線、１２は液晶パネルのソース線容量、
ＶSHはサンプルホールド回路から送られた映像信号、Ｖ
DDは電源、Ｓは選択パルス、Ｖ0 は出力である。また、
図２は図１の動作を説明するタイムチャートで、ＶSHは
サンプルホールド回路から送られた映像信号、Ｖ0 は出
力で、本発明においては、ＶSH及びＶ0 はほぼ同じ波形
となる。Ｓは選択パルスである。
【００１４】本発明による回路の動作を図１の回路及び
図２のタイムチャートを用いて説明する。図１の映像信
号ＶSHでは１走査線（１Ｈ）毎に振幅のセンター値に対
して極性を反転させる１Ｈライン反転駆動を採用してい
る。図１において映像信号ＶSHは演算増幅器１の正入力
端子（＋）に入力される。演算増幅器１の出力は選択ス
イッチ２ないし３に接続される。選択スイッチ２及び３
は選択パルスと反転回路４によりどちらか一方が選択さ
れ、スイッチはオンする。選択スイッチ２の出力はｎチ
ャネル電界効果型トランジスタ５のゲートに接続され
る。選択スイッチ３の出力はｐチャネル電界効果型トラ
ンジスタ６のゲートに接続される。ｎチャネル電界効果
型トランジスタ５のドレインは電源ＶDDに接続され、ｐ
チャネル電界効果型トランジスタ６のドレインは接地さ
れ、ｎ・ｐ両タイプの電界効果型トランジスタ５、６の
ソースどうしが接続されている。ソースは演算増幅器１
の負入力端子に接続され、閉ループを構成している。ソ
ースは出力Ｖ0 にも接続されている。電源ＶDDからは抵
抗９を通してソース、液晶パネルのソース線１１ないし
抵抗１０に電流が流れ、ソース、液晶パネルのソース線
１１ないし抵抗９からの電流は抵抗１０を通してアース
側に放電される。抵抗９、１０は電界効果型トランジス
タを利用した能動型の抵抗としてもよい。
図２のタイムチャートを用いて説明する。図１の映像信
号ＶSHでは１走査線（１Ｈ）毎に振幅のセンター値に対
して極性を反転させる１Ｈライン反転駆動を採用してい
る。図１において映像信号ＶSHは演算増幅器１の正入力
端子（＋）に入力される。演算増幅器１の出力は選択ス
イッチ２ないし３に接続される。選択スイッチ２及び３
は選択パルスと反転回路４によりどちらか一方が選択さ
れ、スイッチはオンする。選択スイッチ２の出力はｎチ
ャネル電界効果型トランジスタ５のゲートに接続され
る。選択スイッチ３の出力はｐチャネル電界効果型トラ
ンジスタ６のゲートに接続される。ｎチャネル電界効果
型トランジスタ５のドレインは電源ＶDDに接続され、ｐ
チャネル電界効果型トランジスタ６のドレインは接地さ
れ、ｎ・ｐ両タイプの電界効果型トランジスタ５、６の
ソースどうしが接続されている。ソースは演算増幅器１
の負入力端子に接続され、閉ループを構成している。ソ
ースは出力Ｖ0 にも接続されている。電源ＶDDからは抵
抗９を通してソース、液晶パネルのソース線１１ないし
抵抗１０に電流が流れ、ソース、液晶パネルのソース線
１１ないし抵抗９からの電流は抵抗１０を通してアース
側に放電される。抵抗９、１０は電界効果型トランジス
タを利用した能動型の抵抗としてもよい。
【００１５】映像信号ＶSHが＋側の場合、選択パルスＳ
により、スイッチ２が選択されｎチャネル電界効果型ト
ランジスタ５の系のバッファー回路が動作する。すなわ
ち、ｎチャネル電界効果型トランジスタ５が動作し、電
源ＶDDから電荷がソース線１１に供給され、出力Ｖ0 は
演算増幅器１の負入力端子（−）にフィールドバックさ
れる。この場合、スイッチ３はオフしており、ｐチャネ
ル電解効果型トランジスタ６のゲートはプルアップ抵抗
７により電源電圧ＶDDが印加されるのでｐチャネル電界
効果型トランジスタ６はオフしている。バッファー回路
の動作としては映像信号ＶSHが高くなると演算増幅器１
の出力も高くなり、ｎチャネル電界効果型トランジスタ
５のゲート電圧が増加しドレイン電流も増加し、ソース
線容量１２を充電し、ソース線電位が高くなる。逆に映
像信号ＶSHが−側の場合、選択パルスＳと反転回路４に
より、スイッチ３が選択されｐチャネル電界効果型トラ
ンジスタ６の系のバッファー回路が動作する。すなわ
ち、ｐチャネル電界効果型トランジスタ６が動作し、ソ
ース線容量１２から電荷がドレイン電流として放電され
る。出力Ｖ0 は演算増幅器１の負入力端子（−）にフィ
ールドバックされる。この場合、スイッチ２はオフして
おり、ｎチャネル電界効果型トランジスタ５のゲートは
プラダウン抵抗８により接地されているのでｎチャネル
電界効果型トランジスタ５はオフしている。バッファー
回路の動作としては映像信号ＶSHが低くなると演算増幅
器１の出力が低くなり、ｐチャネル電界効果型トランジ
スタ６のドレイン電流が増加し、ソース線容量１２から
は電荷が放電されるので、ソース線１１の電位は低くな
る。
により、スイッチ２が選択されｎチャネル電界効果型ト
ランジスタ５の系のバッファー回路が動作する。すなわ
ち、ｎチャネル電界効果型トランジスタ５が動作し、電
源ＶDDから電荷がソース線１１に供給され、出力Ｖ0 は
演算増幅器１の負入力端子（−）にフィールドバックさ
れる。この場合、スイッチ３はオフしており、ｐチャネ
ル電解効果型トランジスタ６のゲートはプルアップ抵抗
７により電源電圧ＶDDが印加されるのでｐチャネル電界
効果型トランジスタ６はオフしている。バッファー回路
の動作としては映像信号ＶSHが高くなると演算増幅器１
の出力も高くなり、ｎチャネル電界効果型トランジスタ
５のゲート電圧が増加しドレイン電流も増加し、ソース
線容量１２を充電し、ソース線電位が高くなる。逆に映
像信号ＶSHが−側の場合、選択パルスＳと反転回路４に
より、スイッチ３が選択されｐチャネル電界効果型トラ
ンジスタ６の系のバッファー回路が動作する。すなわ
ち、ｐチャネル電界効果型トランジスタ６が動作し、ソ
ース線容量１２から電荷がドレイン電流として放電され
る。出力Ｖ0 は演算増幅器１の負入力端子（−）にフィ
ールドバックされる。この場合、スイッチ２はオフして
おり、ｎチャネル電界効果型トランジスタ５のゲートは
プラダウン抵抗８により接地されているのでｎチャネル
電界効果型トランジスタ５はオフしている。バッファー
回路の動作としては映像信号ＶSHが低くなると演算増幅
器１の出力が低くなり、ｐチャネル電界効果型トランジ
スタ６のドレイン電流が増加し、ソース線容量１２から
は電荷が放電されるので、ソース線１１の電位は低くな
る。
【００１６】本発明による液晶パネル用ソースドライバ
ー出力段における電荷の移動量ＱSSは、液晶パネルソー
ス線１本あたりの容量をＣS として、映像信号ＶSHの振
幅をＶSH-Pとすると、次式で示される。
ー出力段における電荷の移動量ＱSSは、液晶パネルソー
ス線１本あたりの容量をＣS として、映像信号ＶSHの振
幅をＶSH-Pとすると、次式で示される。
【００１７】ＱSS＝ＣS ・ＶSH-P …（２） 移動する電荷はトランジスタ等の抵抗成分で消費される
ので、電荷の移動量は少ない方がよい。具体的な数値に
より、従来の値と比較する。１０インチの液晶パネルの
場合、ＣS は約２００ｐＦである。また電源電圧とし
て、ＶDDを１５Ｖとする。映像信号の振幅の中心はＶDD
の１／２として、（１）式の場合、平均値としてＶSHを
７．５Ｖとする。したがって従来の電荷移動量は、充電
時と放電時を合計して、 ＱS ＝２・２００×１０-12 ・（１５−７．５） ＝３×１０-9（クーロン） …（３） である。係数は２は充電、放電時の移動量の絶対値を取
るためである。映像信号の振幅としては、液晶に印加す
るのに必要な電圧として最大で±４Ｖとすると、中央値
に対して振幅の平均は４Ｖとなる。
ので、電荷の移動量は少ない方がよい。具体的な数値に
より、従来の値と比較する。１０インチの液晶パネルの
場合、ＣS は約２００ｐＦである。また電源電圧とし
て、ＶDDを１５Ｖとする。映像信号の振幅の中心はＶDD
の１／２として、（１）式の場合、平均値としてＶSHを
７．５Ｖとする。したがって従来の電荷移動量は、充電
時と放電時を合計して、 ＱS ＝２・２００×１０-12 ・（１５−７．５） ＝３×１０-9（クーロン） …（３） である。係数は２は充電、放電時の移動量の絶対値を取
るためである。映像信号の振幅としては、液晶に印加す
るのに必要な電圧として最大で±４Ｖとすると、中央値
に対して振幅の平均は４Ｖとなる。
【００１８】ＱSS＝２００×１０-12 ・４ ＝８×１０-10 （クーロン） …（４） 従来の電荷移動量に比べ、本発明の回路の電荷移動量は
（３），（４）式を比較すると、約２７％に減少してい
る。
（３），（４）式を比較すると、約２７％に減少してい
る。
【００１９】本発明によるソースドライバー回路と従来
のソースドライバー回路における消費電流を画素数６４
０×４００の１０インチ液晶パネルを用いて実際に測定
したところ、従来は全回路で約１８０ミリアンペアの消
費電流（サンプルホールド回路などソースドライバー回
路全体）が本発明では７０ミリアンペアと約４０％に減
少した。
のソースドライバー回路における消費電流を画素数６４
０×４００の１０インチ液晶パネルを用いて実際に測定
したところ、従来は全回路で約１８０ミリアンペアの消
費電流（サンプルホールド回路などソースドライバー回
路全体）が本発明では７０ミリアンペアと約４０％に減
少した。
【００２０】また、従来は充電パルスが印加される期間
として５マイクロ秒必要であったが、本発明によれば充
電する必要が無いので、１走査線の期間の４０マイクロ
秒のほとんどで有効に映像信号を液晶パルスに印加でき
るので、液晶パネル内のスイッチ素子である薄膜電界効
果型トランジスタのオン電流特性に余裕ができる。
として５マイクロ秒必要であったが、本発明によれば充
電する必要が無いので、１走査線の期間の４０マイクロ
秒のほとんどで有効に映像信号を液晶パルスに印加でき
るので、液晶パネル内のスイッチ素子である薄膜電界効
果型トランジスタのオン電流特性に余裕ができる。
【００２１】
【発明の効果】以上説明したように本発明の液晶パネル
用ソースドライバー回路は、消費電流を減少させること
ができて、また映像信号を走査期間内で有効に液晶パネ
ルに印加できるので、実用上有効である。
用ソースドライバー回路は、消費電流を減少させること
ができて、また映像信号を走査期間内で有効に液晶パネ
ルに印加できるので、実用上有効である。
【図１】本発明による出力回路図。
【図２】本発明の回路を説明するタイムチャート。
【図３】従来の出力回路図。
【図４】従来の回路を説明するタイムチャート。
【図５】ソースドライバー回路のブロック図。
１ 演算増幅回路 ２，３ 選択スイッチ ４ 反転回路 ５ ｎチャネル薄膜電界効果型トランジスタ ６ ｎチャネル薄膜電界効果型トランジスタ ７ プルアップ抵抗 ８ プルダウン抵抗 ９，１０ 抵抗 １１ 液晶パネルソース線 １２ ソース線容量 １３ スイッチ
Claims (1)
- 【請求項１】 シフトレジスタ，レベルシフタ，マルチ
プレクタ，サンプルアンドホールド回路を備えたソース
ドライバー回路において、前記サンプルアンドホールド
回路の出力段を構成する出力回路が、映像信号は演算増
幅器の正入力端子に入力され、前記演算増幅器の出力は
２つのスイッチの入力端子に接続され、前記２つのスイ
ッチの一方の出力端子はプルダウン抵抗を介して接地さ
れ、他方の出力端子はプルアップ抵抗を介して電源に接
続され、前記プルダウン抵抗を介して接地された前記ス
イッチの出力にはｎチャネル電界効果型トランジスタの
ゲートが接続され、前記プルアップ抵抗を介して前記電
源に接続された前記スイッチの出力にはｐチャネル電界
効果型トランジスタのゲートが接続され、前記ｎチャネ
ル電界効果型トランジスタのドレインは前記電源に接続
され、前記ｐチャネル電界効果型トランジスタのドレイ
ンは接地され、前記ｎチャネル電界効果型トランジスタ
のソースと前記ｐチャネル電界効果型トランジスタのソ
ースとが接続され、前記電源と前記ｎ、ｐ両チャネル電
界効果型トランジスタの前記ソースとの間に抵抗が接続
され、前記ｎ、ｐ両チャネル電界効果型トランジスタの
前記ソースは他の抵抗を介して接地され、さらに前記
ｎ、ｐ両チャネル電界効果型トランジスタの前記ソース
は前記演算増幅器の負入力端子に接続され、前記２つの
スイッチは一方が選択されてスイッチが閉じる構成であ
ることを特徴とするソースドライバー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21253391A JP2780530B2 (ja) | 1991-08-26 | 1991-08-26 | ソースドライバー回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21253391A JP2780530B2 (ja) | 1991-08-26 | 1991-08-26 | ソースドライバー回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0553535A JPH0553535A (ja) | 1993-03-05 |
| JP2780530B2 true JP2780530B2 (ja) | 1998-07-30 |
Family
ID=16624252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21253391A Expired - Lifetime JP2780530B2 (ja) | 1991-08-26 | 1991-08-26 | ソースドライバー回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2780530B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007183390A (ja) * | 2006-01-06 | 2007-07-19 | Matsushita Electric Ind Co Ltd | 映像表示装置 |
-
1991
- 1991-08-26 JP JP21253391A patent/JP2780530B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0553535A (ja) | 1993-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2993461B2 (ja) | 液晶表示装置の駆動回路 | |
| US4963860A (en) | Integrated matrix display circuitry | |
| US6567327B2 (en) | Driving circuit, charge/discharge circuit and the like | |
| EP0588398B1 (en) | Active matrix display devices and methods for driving such | |
| US5402142A (en) | Drive circuit for display apparatus | |
| US5243333A (en) | Driver for active matrix type liquid crystal display device | |
| US6127997A (en) | Driver for liquid crystal display apparatus with no operational amplifier | |
| JP4001948B2 (ja) | ビデオ表示装置 | |
| GB2215103A (en) | Integrated matrix display circuitry | |
| KR100329406B1 (ko) | Lcd장치용구동회로 | |
| JP3307308B2 (ja) | 出力回路 | |
| JP2780530B2 (ja) | ソースドライバー回路 | |
| JP3295953B2 (ja) | 液晶表示体駆動装置 | |
| JPH09230829A (ja) | ソースドライバの出力回路 | |
| TWI254908B (en) | Constant current circuit and flat display device | |
| JPH0990917A (ja) | データ・ライン駆動回路 | |
| JP3642343B2 (ja) | 表示装置の駆動回路 | |
| JP2557181B2 (ja) | 信号の追従及び保持回路 | |
| JP3147098B2 (ja) | 液晶表示装置の駆動回路 | |
| US6965265B2 (en) | Driving apparatus in a liquid crystal display | |
| JP2849034B2 (ja) | 表示駆動装置 | |
| JPH07199156A (ja) | 液晶表示装置 | |
| JP4515563B2 (ja) | 負荷駆動回路および液晶表示装置 | |
| JP3077488B2 (ja) | 液晶駆動装置の出力回路 | |
| JPH10197848A (ja) | 液晶表示素子駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980414 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090515 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100515 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110515 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110515 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 14 |