JP4515563B2 - 負荷駆動回路および液晶表示装置 - Google Patents
負荷駆動回路および液晶表示装置 Download PDFInfo
- Publication number
- JP4515563B2 JP4515563B2 JP30594299A JP30594299A JP4515563B2 JP 4515563 B2 JP4515563 B2 JP 4515563B2 JP 30594299 A JP30594299 A JP 30594299A JP 30594299 A JP30594299 A JP 30594299A JP 4515563 B2 JP4515563 B2 JP 4515563B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- signal line
- switch
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
外部からの入力信号を駆動負荷に供給する回路に関し、例えば、駆動回路一体型の液晶表示装置の信号線駆動回路に関する。
【０００２】
【従来の技術】
液晶表示装置は、信号線および走査線がマトリクス状に配設された画素アレイ部と、信号線および走査線を駆動する駆動回路とを有する。従来は、画素アレイ部と駆動回路とを別個の基板に形成していたため、液晶表示装置のコストダウンを図ることが困難で、また、液晶表示装置の外形寸法に対する実画面サイズの比率を高めることも難しかった。
【０００３】
【発明が解決しようとする課題】
近年、ガラス基板上にポリシリコンを材料としてＴＦＴ（Thin Film Transistor）を形成する製造技術が進歩してきたため、この技術を利用することにより、画素アレイ部と駆動回路とを同一基板上に形成することも可能になった。
【０００４】
しかしながら、ガラス基板上に均一な特性のポリシリコンＴＦＴを形成することは現状では困難であり、しきい値電圧や移動度などがばらついてしまう。したがって、仮に画素アレイ部と駆動回路を同一基板上に形成したとしても、ＴＦＴの特性のばらつきにより輝度むら等の表示品質の低下が起きるおそれがあり、また、消費電力も増えてしまう。
【０００５】
本発明は、このような点に鑑みてなされたものであり、その目的は、駆動負荷に供給される電圧が、トランジスタの特性のばらつきの影響により変動しないようにし、かつ影響がでる場合でもその影響を最小限に抑えることのできる負荷駆動回路を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る負荷駆動回路は、所定の電圧振幅の入力信号が入力され、この入力信号の電圧を負荷が接続されている信号線に供給する負荷駆動回路であって、前記信号線の電圧を一定割合で変化させる、電圧変更回路と、前記電圧変更回路と前記信号線との間の導通を、前記信号線の電圧が前記入力信号の電圧と略等しくなった時点でオフする、第１スイッチと、少なくとも２段以上直列的に接続された反転増幅回路を有し、前段の反転増幅回路の入力電圧が所定のしきい値電圧になると後段の反転増幅回路の出力論理が反転して、前記第１スイッチのオン／オフを制御する、論理回路と、前記前段の反転増幅回路のしきい値電圧と前記入力信号の電圧との差分電圧を保持する、差分電圧保持回路と、前記差分電圧保持回路が保持すべき前記差分電圧を前記差分電圧保持回路に設定する際に、前記差分電圧保持回路の一端を前記前段の反転増幅回路のしきい値電圧に設定する、しきい値電圧設定回路と、前記差分電圧保持回路が保持すべき前記差分電圧を前記差分電圧保持回路に設定する際に、前記差分電圧保持回路の他端を前記入力信号の電圧に設定する、入力電圧設定回路と、を備えることを特徴とする。
【０００７】
また、本発明に係る液晶表示装置は、信号線および走査線が縦横に形成され、これら各線の交点付近に列設された画素電極を有するた画素アレイ部と、走査線の駆動を行う走査線駆動回路と、信号線の駆動を行う信号線駆動回路と、を同一基板上に形成した液晶表示装置において、前記信号線駆動回路は、信号線に供給する信号電圧の極性を切り換える極性切換回路と、上述した第１の負荷駆動回路と、上述した第２の負荷駆動回路と、を備え、前記第１および第２の負荷駆動回路は、前記入力信号に基づいて、互いに異なる電圧レベルの信号電圧を出力し、前記極性切換回路は、前記第１および第２の負荷駆動回路の出力のうちいずれか一方を所定のタイミングで交互に選択して信号線に供給する、ことを特徴とする。
【０００８】
【発明の実施の形態】
以下、本発明に係る負荷駆動回路について、図面を参照しながら具体的に説明する。以下では、本発明に係る負荷駆動回路を、液晶表示装置の信号線駆動回路に適用した例を説明する。
【０００９】
〔第１実施形態〕
本発明の第１実施形態に係る負荷駆動回路は、入力映像信号の電圧と、信号線への電圧供給をオン／オフするトランジスタを制御する論理回路のしきい値電圧との差分電圧をキャパシタに保持した後に、信号線に電圧を供給することにより、論理回路のしきい値電圧のばらつきをキャパシタで吸収しようとしたものである。また、トランジスタと電圧源との間に定電流回路を設けることにより、信号線に電圧を供給する際の信号線の電圧変化の割合を一定にし、負荷増幅回路のリニアリティーを確保したものである。より詳しくを以下に説明する。
【００１０】
図１は本発明の第１実施形態に係る負荷駆動回路の主要部の構成を示す回路図であり、図２は負荷駆動回路全体の構成を示す概略ブロック図であり、図３は図２に示す負荷駆動回路を信号線駆動回路として用いた液晶表示装置の概略ブロック図であり、図４は正極性用の負荷駆動回路と正極性用の負荷駆動回路の動作区分を説明する図である。
【００１１】
図３に示す液晶表示装置は、信号線Ｓ１〜Ｓｎおよび走査線Ｇ１〜Ｇｎが縦横に形成されこれらの交点付近に画素表示用のＴＦＴ１が列設された画素アレイ部２と、各信号線Ｓ１〜Ｓｎを駆動する信号線駆動回路３と、各走査線Ｇ１〜Ｇｎを駆動する走査線駆動回路４とを備える。
【００１２】
図３の液晶表示装置を構成する各部は、同一基板上に形成され、信号線駆動回路３や走査線駆動回路４を構成するトランジスタは、画素表示用のＴＦＴ１と同じ製造プロセスで形成される。
【００１３】
信号線駆動回路３は、図２に示す負荷駆動回路を用いて構成される。図２の負荷駆動回路は、信号線のそれぞれに対応して設けられる正極性の負荷駆動回路１１ａと、負極性用の負荷駆動回路１１ｂと、これら負荷駆動回路１１ａ、１１ｂ内の各種スイッチを切換制御するスイッチ切換制御回路１２とを有する。
【００１４】
図４は、正極性用の負荷駆動回路１１ａと負極性用の負荷駆動回路１１ｂの機能区分を説明する図である。この図４に示すように、本実施形態においては、入力映像信号Ｖｉｎは０Ｖ〜１０Ｖ間の信号であり、これを入力映像信号Ｖｉｎが０Ｖ〜５Ｖと５Ｖ〜１０の２つの場合に分けて、正極性用の負荷駆動回路１１ａと負極性用の負荷駆動回路１１ｂとを駆動させる。
【００１５】
すなわち、負極性用の負荷駆動回路１１ｂは、信号線Ｓを予め０Ｖに設定しておき、入力映像信号Ｖｉｎが０Ｖ〜５Ｖの場合に信号線Ｓの電圧を入力映像信号Ｖｉｎの電圧まで上げるように動作するバッファ回路である。正極性の負荷駆動回路１１ａは、信号線Ｓを予め１０Ｖに設定しておき、入力映像信号Ｖｉｎが５Ｖ〜１０Ｖの場合に信号線Ｓの電圧を入力映像信号Ｖｉｎの電圧まで下げるように動作するバッファ回路である。これら負荷駆動回路１１ａ、１１ｂのどちらを駆動させるかは、スイッチ切換制御回路１２により制御される。
【００１６】
なお、本実施形態では、正極性用の負荷駆動回路１１ａと負極性用の負荷駆動回路１１ｂの駆動を切り替える電圧を、０〜１０Ｖの電圧振幅を有する入力映像信号Ｖｉｎの中間電圧である５Ｖに設定したが、この中間電圧以外の電圧に設定するようにしてもよい。
【００１７】
図１は負極性用の負荷駆動回路１１ｂの回路図である。負荷駆動回路１１ｂのそれぞれは、図１に示すように、スイッチＳＷ１〜ＳＷ４と、ｐ型のＭＯＳトランジスタからなるトランジスタＱ１と、前段インバータ１４と後段インバータ１５からなる論理回路１３と、キャパシタＣ１と、定電流回路Ｉ１とを有する。負荷駆動回路１１ａ、１１ｂにより駆動される信号線Ｓには、図３に示すように、画素表示用のＴＦＴ、液晶容量および補助容量等が接続されており、図１では簡略化のため、信号線Ｓの負荷を等価的に抵抗ＲとキャパシタＣ２とで表している。
【００１８】
スイッチＳＷ１、ＳＷ２の一端は信号線Ｓに接続され、スイッチＳＷ１の他端はスイッチＳＷ３の一端とキャパシタＣ１の一端に接続され、スイッチＳＷ３の他端には入力映像信号Ｖｉｎが供給される。キャパシタＣ１の他端は論理回路１３の入力端子に接続され、論理回路１３の出力端子はトランジスタＱ１のゲート端子に接続される。トランジスタＱ１のソース端子には電圧ＶＤＤ（例えば、１０Ｖ）が定電流回路Ｉ１を介して印加され、そのドレイン端子にはスイッチＳＷ２の他端が接続される。スイッチＳＷ４の一端には信号線Ｓが接続され、スイッチＳＷ４の他端には電圧ＶＳＳ（例えば、０Ｖ）が印加される。スイッチＳＷ１〜ＳＷ４は、図２に示したスイッチ切換制御回路１２により切換制御される。
【００１９】
図１では、スイッチＳＷ１とキャパシタＣ１との接続点をａ、キャパシタＣ１と論理回路１３との接続点をｂ、論理回路１３とトランジスタＱ１との接続点をｃ、スイッチＳＷ１、ＳＷ２の接続点をｄとしている。
【００２０】
なお、キャパシタＣ１が本実施形態における差分電圧保持回路を構成し、電圧ＶＤＤの電圧源と定電流回路Ｉ１とが本実施形態における信号線Ｓの電圧を一定割合で変化させる電圧変更回路を構成し、スイッチＳＷ３が本実施形態における入力電圧設定回路を構成する。
【００２１】
図５は図１の負荷駆動回路１１ｂ内の各部のタイミング図であり、以下、このタイミング図を用いて図１の負荷駆動回路１１ｂの動作を説明する。
【００２２】
まず、時刻Ｔ１１〜Ｔ１２の期間（リセット期間）内に、スイッチ切換制御回路１２は、スイッチＳＷ１〜ＳＷ３をオフにして、スイッチＳＷ４をオンする。これにより、信号線Ｓの電圧（図１のｄ点）は、電圧ＶＳＳと同じ電圧（例えば、０Ｖ）になる。
【００２３】
次に、時刻Ｔ１２〜Ｔ１３の期間（キャパシタへの書き込み期間）内に、スイッチ切換制御回路１２は、スイッチＳＷ３のみをオンする。これにより、図１のａ点の電圧は入力映像信号Ｖｉｎの電圧に略等しくなる。図５では、入力映像信号Ｖｉｎの電圧が３Ｖである例を示している。但し、スイッチＳＷ１がオフであるので、信号線Ｓ（図１のｄ点）の電圧は０Ｖを維持する。
【００２４】
ここで、前段インバータ１４のしきい値電圧を５Ｖであると仮定すると、何らかの手段により、この前段インバータ１４の入力端子（図１のｂ点）の電圧を、前段インバータ１４のしきい値電圧に設定する。この図１のｂ点を前段インバータ１４のしきい値電圧に設定する手法は、後述する他の実施形態で説明する。前段インバータ１４の入力端子をしきい値電圧に設定すると、論理回路１３の出力端子（図１のｃ点）の電圧は電源電圧とほぼ等しい１０Ｖになる。したがって、この期間内はトランジスタＱ１はオフになる。この際、スイッチＳＷ３がオンであるので、図１のａ点の電圧は入力映像信号Ｖｉｎの電圧である３Ｖになっている。このため、キャパシタＣ１には、入力映像信号Ｖｉｎの電圧（例えば、３Ｖ）と前段インバータ１４のしきい値電圧（例えば、５Ｖ）の差分電圧（例えば、２Ｖ）が保持される。
【００２５】
次に、時刻Ｔ１３以降（書き込み期間、安定期間）は、スイッチ切換制御回路１２は、スイッチＳＷ１、ＳＷ２をオンして、スイッチＳＷ３、ＳＷ４をオフする。時刻Ｔ１３の時点では、図１のａ点は３Ｖであるのに対し、ｄ点は０Ｖである。このため、スイッチＳＷ１がオンすると、ａ点の電圧がｄ点に引きづられて低下する。キャパシタＣ１は上述した差分電圧（２Ｖ）を維持しているので、このキャパシタＣ１の他端側である図１のｂ点の電圧もａ点の電圧に追随して低下し、論理回路１３の出力が反転してローレベル（例えば、０Ｖ）になる。これにより、トランジスタＱ１がオンし、一定の電流が定電流回路Ｉ１からトランジスタＱ１とスイッチＳＷ２を介して信号線Ｓに供給される。このため、信号線Ｓ（図１のｄ点）の電圧は一定の傾きｄｔで上昇する。
【００２６】
信号線Ｓの電圧が一定の傾きｄｔで上昇すると、それに応じて図１のａ点、ｂ点の電圧も一定の傾きｄｔで上昇する。やがて、時刻Ｔ１４になると、信号線Ｓの電圧が入力映像信号Ｖｉｎの電圧である３Ｖに等しくなり、図１のａ点の電圧も３Ｖに等しくなる。キャパシタＣ１は上述した差分電圧（２Ｖ）を保持しているので、図１のｂ点の電圧は前段インバータ１４のしきい値電圧である５Ｖになる。このため、論理回路１３の出力が再び反転してハイレベル（例えば、１０Ｖ）になる。これにより、トランジスタＱ１がオフとなり、定電流回路Ｉ１から信号線Ｓへの電流供給、つまり電圧の供給は遮断される。このような動作により、信号線Ｓは入力映像信号Ｖｉｎの電圧に略等しい３Ｖに設定される。
【００２７】
図６は正極性用の負荷駆動回路１１ａの詳細構成を示す回路図である。図６に示すように、正極性用の負荷駆動回路１１ａは、トランジスタＱ１がｎ型である点と、定電流回路Ｉ１が電圧ＶＳＳに接続されている点とが、図１の負極性用の負荷駆動回路１１ｂと異なる。これら以外の点は、上述した負極性用の負荷駆動回路１１ｂと同様であるので、その詳しい説明は省略する。
【００２８】
以上のように、本発明の第１実施形態に係る負荷駆動回路１１ｂによれば、キャパシタＣ１に差分電圧を保持した状態で、スイッチＳＷ１、ＳＷ２と、論理回路１３と、トランジスタＱ１とで帰還ループを構成し、信号線Ｓの電圧を予め０Ｖに設定した後に、電圧ＶＤＤをトランジスタＱ１を介して信号線Ｓに供給し、信号線Ｓの電圧が入力映像信号Ｖｉｎの電圧に略等しくなった時点でトランジスタＱ１をオフにして電圧ＶＤＤの供給を遮断することとしたので、信号線Ｓを入力映像信号Ｖｉｎの電圧に略等しく設定することができる。
【００２９】
また、前段インバータ１４のしきい値電圧と入力映像信号Ｖｉｎの電圧の差分電圧をキャパシタＣ１に保持させた後に、信号線Ｓに入力映像信号Ｖｉｎを供給するので、前段インバータ１４のしきい値電圧にばらつきがあっても、信号線Ｓの電圧はその影響を受けないようにすることができる。
【００３０】
さらに、本実施形態に係る負荷駆動回路１１ｂによれば、信号線Ｓに電圧ＶＤＤを供給する際に定電流回路Ｉ１を介して供給するようにしたので、入力映像信号Ｖｉｎの電圧や信号線Ｓの電圧にかかわらず、一定の傾きｄｔの変化で信号線Ｓの電圧を引き上げることができる。すなわち、定電流回路Ｉ１を設けない場合は、信号線Ｓの電圧が電圧ＶＤＤに近づくにつれてトランジスタＱ１のオン抵抗が大きくなり、信号線Ｓの電圧上昇の傾きが小さくなってしまうという現象が生じる。つまり、信号線Ｓに設定する電圧によって、信号線Ｓの電圧上昇の傾きが変化することになる。
【００３１】
また、論理回路１３は回路ディレイを有するため、論理回路１３の入力端子（図１のｂ点）の電圧がしきい値電圧に達してから、トランジスタＱ１が実際にオフするまでには、一定の時間が必要となる。このため、厳密に考えると、信号線Ｓに設定される電圧は、入力映像信号Ｖｉｎの電圧よりも僅かに高くなってしまう。
【００３２】
したがって、信号線Ｓの電圧上昇の傾きが変化すると、実際に信号線Ｓに設定される電圧と入力映像信号Ｖｉｎの電圧との誤差は、信号線Ｓに設定する電圧の高さにより、ばらつきが生じてしまうことになる。つまり、負荷駆動回路１１ａのリニアリティーが悪化してしまう。このように信号線Ｓに設定される電圧と入力映像信号Ｖｉｎの電圧との誤差にばらつきが生じると、いわゆる書き込みエラーが生じるおそれがある。
【００３３】
これに対して、本実施形態に係る負荷駆動回路１１ｂにおいては、信号線Ｓの電圧にかかわらず、信号線Ｓの電圧上昇の傾きｄｔを一定にしているので、実際に信号線Ｓに設定される電圧と入力映像信号Ｖｉｎの電圧との誤差も一定にすることができる。このため、負荷駆動回路１１ａのリニアリティーを確保することができ、いわゆる書き込みエラーを生じないようにすることができる。
【００３４】
また、本実施形態に係る負荷駆動回路１１ｂによれば、キャパシタＣ１が保持すべき差分電圧をキャパシタＣ１に設定する際に、前段インバータ１４のしきい値電圧と入力映像信号Ｖｉｎの電圧とを、同一サイクルでサンプリングすることとしたので、これら２つの電圧の設定を別々のサイクルで行う場合と比べて、正確な差分電圧の設定をすることができる。
【００３５】
〔第２実施形態〕
本発明の第２実施形態は、上述した第１実施形態における前段インバータ１４の入力端子側の電圧（図１の点ｂ）を、前段インバータ１４のしきい値電圧に設定する具体的手法を明らかにしたものである。
【００３６】
図７は本実施形態に係る負極性用の負荷駆動回路１１ｂの回路図である。本実施形態に係る負荷駆動回路１１ｂは、上述した図１に示す負荷駆動回路１１ｂに、スイッチＳＷ５〜ＳＷ８を加えて構成されている。
【００３７】
スイッチＳＷ６の一端はキャパシタＣ１の他端に接続され、スイッチＳＷ６の他端は電圧ＶＤＤ（例えば、１０Ｖ）に接続されている。スイッチＳＷ５の一端は前端インバータ１４の入力端子に接続され、スイッチＳＷ５の他端は前段インバータ１４の出力端子に接続されている。スイッチＳＷ７の一端は前段インバータ１４の出力端子に接続され、スイッチＳＷ７の他端は後段インバータ１５の入力端子に接続されている。スイッチＳＷ８の一端は後段インバータ１５の入力端子に接続され、スイッチＳＷ８の他端は電圧ＶＳＳ（例えば、０Ｖ）に接続されている。
【００３８】
これらスイッチＳＷ５〜ＳＷ８も、図２に示したスイッチ切換制御回路１２により切換制御される。
【００３９】
図７では、スイッチＳＷ１とキャパシタＣ１との接続点をａ、キャパシタＣ１と論理回路１３との接続点をｂ、論理回路１３とトランジスタＱ１との接続点をｃ、スイッチＳＷ１、ＳＷ２の接続点をｄとしている。
【００４０】
なお、キャパシタＣ１が本実施形態における差分電圧保持回路を構成し、電圧ＶＤＤの電圧源と定電流回路Ｉ１とが本実施形態における信号線Ｓの電圧を一定割合で変化させる電圧変更回路を構成し、スイッチＳＷ３が本実施形態における入力電圧設定回路を構成し、スイッチＳＷ５の帰還ループが本実施形態におけるしきい値電圧設定回路を構成する。
【００４１】
図８は図７の負荷駆動回路１１ｂ内の各部のタイミング図であり、以下、このタイミング図を用いて図７の負荷駆動回路１１ｂの動作を説明する。
【００４２】
まず、時刻Ｔ２１〜Ｔ２２の期間（リセット期間）内に、スイッチ切換制御回路１２は、スイッチＳＷ４、ＳＷ６、ＳＷ８をオンにして、スイッチＳＷ１〜ＳＷ３、ＳＷ５、ＳＷ７をオフにする。これにより、信号線Ｓの電圧（図７のｄ点）は、電圧ＶＳＳと同じ電圧（例えば、０Ｖ）になる。また、前段インバータ１４の入力端子の電圧は、電圧ＶＤＤと同じ電圧（例えば、１０Ｖ）になり、後段インバータ１５の入力端子の電圧は、電圧ＶＳＳと同じ電圧（例えば、０Ｖ）になる。ここで、前段インバータ１４の入力端子の電圧を電圧ＶＤＤにし、後段インバータ１５の入力端子の電圧を電圧ＶＳＳにするのは、前段インバータ１４や後段インバータ１５を構成するＣＭＯＳトランジスタに貫通電流が流れないようにするためである。すなわち、ＣＭＯＳトランジスタを構成するｐ型ＭＯＳトランジスタとｎ型ＭＯＳトランジスタのうちの一方のＭＯＳトランジスタを十分なオフ状態にすることにより、貫通電流が流れないようにしている。これにより、この負荷駆動回路１１ｂにおける電力消費の低減を図れる。したがって、前段インバータ１４の入力端子と後段インバータ１５の入力端子に印加する電圧は、電圧ＶＤＤ（例えば、１０Ｖ）と電圧ＶＳＳ（例えば、０Ｖ）のいずれでもよい。
【００４３】
次に、時刻Ｔ２２〜Ｔ２３の期間（キャパシタへの書き込み期間）内に、スイッチ切換制御回路１２は、スイッチＳＷ３、ＳＷ５をオンしして、スイッチＳＷ１、ＳＷ２、ＳＷ４、ＳＷ６〜ＳＷ８をオフにする。これにより、図７のａ点の電圧は入力映像信号Ｖｉｎの電圧に略等しくなる。図８では、入力映像信号Ｖｉｎの電圧が３Ｖである例を示している。但し、スイッチＳＷ１がオフであるので、信号線Ｓ（図１のｄ点）の電圧は０Ｖを維持する。
【００４４】
また、スイッチＳＷ５がオンであるため、図７のｂ点の電圧は前段インバータ１４のしきい値電圧（ここでは、５Ｖとする）に略等しい電圧に設定される。すなわち、前段インバータ１４の出力を入力にフィードバックすることにより、前段インバータ１４の入力端子及び出力端子の電圧は、前段インバータ１４のしきい値電圧に略等しい電圧に設定される。したがって、キャパシタＣ１には、入力映像信号Ｖｉｎの電圧（例えば、３Ｖ）と前段インバータ１４のしきい値電圧（例えば、５Ｖ）の差分電圧（例えば、２Ｖ）が保持される。
【００４５】
次に、時刻Ｔ２３以降（書き込み期間、安定期間）は、スイッチ切換制御回路１２は、スイッチＳＷ１、ＳＷ２、ＳＷ７をオンして、スイッチＳＷ３〜ＳＷ６、ＳＷ８をオフにする。時刻Ｔ３の時点では、図７のａ点は３Ｖであるのに対し、ｄ点は０Ｖである。このため、スイッチＳＷ１がオンすると、ａ点の電圧がｄ点に引きづられて低下する。キャパシタＣ１は上述した差分電圧（２Ｖ）を維持しているので、このキャパシタＣ１の他端側である図７のｂ点の電圧もａ点の電圧に追随して低下し、論理回路１３の出力が反転してローレベル（例えば、０Ｖ）になる。これにより、トランジスタＱ１がオンし、一定の電流が定電流回路Ｉ１からトランジスタＱ１とスイッチＳＷ２を介して信号線Ｓに供給される。このため、信号線Ｓ（図７のｄ点）の電圧は一定の傾きｄｔで上昇する。
【００４６】
信号線Ｓの電圧が一定の傾きｄｔで上昇すると、それに応じて図７のａ点、ｂ点の電圧も一定の傾きｄｔで上昇する。やがて、時刻Ｔ４になると、信号線Ｓの電圧が入力映像信号Ｖｉｎの電圧である３Ｖに等しくなり、図７のａ点の電圧も３Ｖに等しくなる。キャパシタＣ１は上述した差分電圧（２Ｖ）を保持しているので、図７のｂ点の電圧は前段インバータ１４のしきい値電圧である５Ｖになる。このため、論理回路１３の出力が再び反転してハイレベル（例えば、１０Ｖ）になる。これにより、トランジスタＱ１がオフとなり、定電流回路Ｉ１から信号線Ｓへの電流供給、つまり電圧の供給は遮断される。このような動作により、信号線Ｓは入力映像信号Ｖｉｎの電圧に略等しい３Ｖに設定される。
【００４７】
図９は正極性用の負荷駆動回路１１ａの詳細構成を示す回路図である。図９に示すように、正極性用の負荷駆動回路１１ａは、トランジスタＱ１がｎ型である点と、定電流回路Ｉ１が電圧ＶＳＳに接続されている点とが、図７の負極性用の負荷駆動回路１１ｂと異なる。これら以外の点は、上述した負極性用の負荷駆動回路１１ｂと同様であるので、その詳しい説明は省略する。
【００４８】
以上のように、本発明の第２実施形態に係る負荷駆動回路１１ｂによっても、上述した第１実施形態と同様に、信号線Ｓを入力映像信号Ｖｉｎの電圧に略等しく設定することができる。
【００４９】
また、前段インバータ１４のしきい値電圧と入力映像信号Ｖｉｎの電圧の差分電圧をキャパシタＣ１に保持させた後に、信号線Ｓに入力映像信号Ｖｉｎを供給するので、前段インバータ１４のしきい値電圧にばらつきがあっても、信号線Ｓの電圧はその影響を受けないようにすることができる。
【００５０】
さらに、本実施形態に係る負荷駆動回路１１ｂによれば、信号線Ｓに電圧ＶＤＤを供給する際に定電流回路Ｉ１を介して供給するようにしたので、入力映像信号Ｖｉｎの電圧や信号線Ｓの電圧にかかわらず、一定の傾きｄｔで信号線Ｓの電圧を引き上げることができる。このため、負荷駆動回路１１ａのリニアリティーを確保することができ、いわゆる書き込みエラーを生じないようにすることができる。
【００５１】
また、本実施形態に係る負荷駆動回路１１ｂによれば、キャパシタＣ１が保持すべき差分電圧をキャパシタＣ１に設定する際に、前段インバータ１４のしきい値電圧と入力映像信号Ｖｉｎの電圧とを、同一サイクルでサンプリングすることとしたので、これら２つの電圧の設定を別々のサイクルで行う場合と比べて、正確な差分電圧の設定をすることができる。
【００５２】
なお、本発明は上記実施形態に限定されず種々に変形可能である。例えば上記実施形態では、本発明に係る負荷駆動回路を液晶表示装置内の信号線駆動回路３に適用した例を説明したが、本発明は信号線駆動回路３以外にも幅広く適用することができる。
【００５３】
また、上記実施形態に示す各種スイッチは、トランスファーゲートやアナログスイッチを用いて構成することができる。また、上記実施形態では、入力された信号を反転増幅するインバータを２段直列的に接続して論理回路１３を構成する例を説明したが、トランジスタを組み合わせて構成されるものであれば、論理回路１３の内部構成に特に制限はない。
【００５４】
さらに、上述した実施形態においては、入力映像信号Ｖｉｎが５Ｖよりも高い場合は正極性の負荷駆動回路１１ａを駆動させて信号線Ｓの電圧を１０Ｖから入力映像信号Ｖｉｎまで上昇させ、入力信号線Ｖｉｎが５Ｖよりも低い場合は負極性の負荷駆動回路１１ｂを駆動させて信号線Ｓの電圧を０Ｖから入力映像信号Ｖｉｎまで下降させることとして、信号線Ｓに設定する電圧の正確性を向上させた。しかし、正極性の負荷駆動回路１１ａと負極性の負荷駆動回路１１ｂの双方を設ける必要は必ずしもない。例えば、信号線Ｓを予め０Ｖに設定し、正極性の負荷駆動回路のみで信号線Ｓの電圧を、０Ｖ〜１０Ｖまでの入力映像信号Ｖｉｎの電圧に上昇させるようにしてもよい。
【００５５】
また、上述した実施形態においては、図２の正極性用の負荷駆動回路１１ａと負極性用の負荷駆動回路１１ｂのいずれか一方を入力映像信号Ｖｉｎの電圧に応じて駆動させることとしたが、入力映像信号Ｖｉｎの電圧にかかわらず双方の負荷駆動回路１１ａ、１１ｂを駆動させるようにしてもよい。
【００５６】
【発明の効果】
以上詳細に説明したように、本発明によれば、入力信号の電圧と論理回路を構成する前段の反転増幅回路のしきい値電圧との差分電圧を差分電圧保持回路に保持させた後に、電圧変更回路で信号線の電圧を一定割合で変化させることとしたので、論理回路のしきい値がばらついても、信号線の電圧を入力信号の電圧に略等しく設定することができる。また、入力信号の電圧と実際に信号線に設定した電圧との誤差が一定になり、リニアリティーが向上する。したがって、本発明を例えば液晶表示装置の信号線駆動回路に適用した場合には、輝度むらのない表示品質に優れた駆動回路一体型の液晶表示装置が得られる。
【図面の簡単な説明】
【図１】負荷駆動回路の主要部の構成を示す第１実施形態の回路図。
【図２】負荷駆動回路全体の構成を示す概略ブロック図。
【図３】図２の負荷駆動回路を信号線駆動回路として用いた液晶表示装置の概略ブロック図。
【図４】正極性用の負荷駆動回路と負極性用の負荷駆動回路の動作区分を説明するための図。
【図５】第１実施形態の負荷駆動回路内の各部のタイミング図。
【図６】第１実施形態の正極性用の負荷駆動回路の詳細構成を示す回路図。
【図７】負荷駆動回路の第２実施形態の回路図。
【図８】第２実施形態の負荷駆動回路の各部のタイミング図。
【図９】第２実施形態の正極性用の負荷駆動回路の詳細構成を示す回路図。
【符号の説明】
１ ＴＦＴ
２ 画素アレイ部
３ 信号線駆動回路
４ 走査線駆動回路
１１ａ、１１ｂ 負荷駆動回路
１２ スイッチ切換制御回路
１３ 論理回路
１４ 前段インバータ
１５ 後段インバータ
Ｑ１ トランジスタ
ＳＷ１〜ＳＷ８ スイッチ
Ｃ１ キャパシタ
Ｉ１ 定電流回路
【発明の属する技術分野】
外部からの入力信号を駆動負荷に供給する回路に関し、例えば、駆動回路一体型の液晶表示装置の信号線駆動回路に関する。
【０００２】
【従来の技術】
液晶表示装置は、信号線および走査線がマトリクス状に配設された画素アレイ部と、信号線および走査線を駆動する駆動回路とを有する。従来は、画素アレイ部と駆動回路とを別個の基板に形成していたため、液晶表示装置のコストダウンを図ることが困難で、また、液晶表示装置の外形寸法に対する実画面サイズの比率を高めることも難しかった。
【０００３】
【発明が解決しようとする課題】
近年、ガラス基板上にポリシリコンを材料としてＴＦＴ（Thin Film Transistor）を形成する製造技術が進歩してきたため、この技術を利用することにより、画素アレイ部と駆動回路とを同一基板上に形成することも可能になった。
【０００４】
しかしながら、ガラス基板上に均一な特性のポリシリコンＴＦＴを形成することは現状では困難であり、しきい値電圧や移動度などがばらついてしまう。したがって、仮に画素アレイ部と駆動回路を同一基板上に形成したとしても、ＴＦＴの特性のばらつきにより輝度むら等の表示品質の低下が起きるおそれがあり、また、消費電力も増えてしまう。
【０００５】
本発明は、このような点に鑑みてなされたものであり、その目的は、駆動負荷に供給される電圧が、トランジスタの特性のばらつきの影響により変動しないようにし、かつ影響がでる場合でもその影響を最小限に抑えることのできる負荷駆動回路を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る負荷駆動回路は、所定の電圧振幅の入力信号が入力され、この入力信号の電圧を負荷が接続されている信号線に供給する負荷駆動回路であって、前記信号線の電圧を一定割合で変化させる、電圧変更回路と、前記電圧変更回路と前記信号線との間の導通を、前記信号線の電圧が前記入力信号の電圧と略等しくなった時点でオフする、第１スイッチと、少なくとも２段以上直列的に接続された反転増幅回路を有し、前段の反転増幅回路の入力電圧が所定のしきい値電圧になると後段の反転増幅回路の出力論理が反転して、前記第１スイッチのオン／オフを制御する、論理回路と、前記前段の反転増幅回路のしきい値電圧と前記入力信号の電圧との差分電圧を保持する、差分電圧保持回路と、前記差分電圧保持回路が保持すべき前記差分電圧を前記差分電圧保持回路に設定する際に、前記差分電圧保持回路の一端を前記前段の反転増幅回路のしきい値電圧に設定する、しきい値電圧設定回路と、前記差分電圧保持回路が保持すべき前記差分電圧を前記差分電圧保持回路に設定する際に、前記差分電圧保持回路の他端を前記入力信号の電圧に設定する、入力電圧設定回路と、を備えることを特徴とする。
【０００７】
また、本発明に係る液晶表示装置は、信号線および走査線が縦横に形成され、これら各線の交点付近に列設された画素電極を有するた画素アレイ部と、走査線の駆動を行う走査線駆動回路と、信号線の駆動を行う信号線駆動回路と、を同一基板上に形成した液晶表示装置において、前記信号線駆動回路は、信号線に供給する信号電圧の極性を切り換える極性切換回路と、上述した第１の負荷駆動回路と、上述した第２の負荷駆動回路と、を備え、前記第１および第２の負荷駆動回路は、前記入力信号に基づいて、互いに異なる電圧レベルの信号電圧を出力し、前記極性切換回路は、前記第１および第２の負荷駆動回路の出力のうちいずれか一方を所定のタイミングで交互に選択して信号線に供給する、ことを特徴とする。
【０００８】
【発明の実施の形態】
以下、本発明に係る負荷駆動回路について、図面を参照しながら具体的に説明する。以下では、本発明に係る負荷駆動回路を、液晶表示装置の信号線駆動回路に適用した例を説明する。
【０００９】
〔第１実施形態〕
本発明の第１実施形態に係る負荷駆動回路は、入力映像信号の電圧と、信号線への電圧供給をオン／オフするトランジスタを制御する論理回路のしきい値電圧との差分電圧をキャパシタに保持した後に、信号線に電圧を供給することにより、論理回路のしきい値電圧のばらつきをキャパシタで吸収しようとしたものである。また、トランジスタと電圧源との間に定電流回路を設けることにより、信号線に電圧を供給する際の信号線の電圧変化の割合を一定にし、負荷増幅回路のリニアリティーを確保したものである。より詳しくを以下に説明する。
【００１０】
図１は本発明の第１実施形態に係る負荷駆動回路の主要部の構成を示す回路図であり、図２は負荷駆動回路全体の構成を示す概略ブロック図であり、図３は図２に示す負荷駆動回路を信号線駆動回路として用いた液晶表示装置の概略ブロック図であり、図４は正極性用の負荷駆動回路と正極性用の負荷駆動回路の動作区分を説明する図である。
【００１１】
図３に示す液晶表示装置は、信号線Ｓ１〜Ｓｎおよび走査線Ｇ１〜Ｇｎが縦横に形成されこれらの交点付近に画素表示用のＴＦＴ１が列設された画素アレイ部２と、各信号線Ｓ１〜Ｓｎを駆動する信号線駆動回路３と、各走査線Ｇ１〜Ｇｎを駆動する走査線駆動回路４とを備える。
【００１２】
図３の液晶表示装置を構成する各部は、同一基板上に形成され、信号線駆動回路３や走査線駆動回路４を構成するトランジスタは、画素表示用のＴＦＴ１と同じ製造プロセスで形成される。
【００１３】
信号線駆動回路３は、図２に示す負荷駆動回路を用いて構成される。図２の負荷駆動回路は、信号線のそれぞれに対応して設けられる正極性の負荷駆動回路１１ａと、負極性用の負荷駆動回路１１ｂと、これら負荷駆動回路１１ａ、１１ｂ内の各種スイッチを切換制御するスイッチ切換制御回路１２とを有する。
【００１４】
図４は、正極性用の負荷駆動回路１１ａと負極性用の負荷駆動回路１１ｂの機能区分を説明する図である。この図４に示すように、本実施形態においては、入力映像信号Ｖｉｎは０Ｖ〜１０Ｖ間の信号であり、これを入力映像信号Ｖｉｎが０Ｖ〜５Ｖと５Ｖ〜１０の２つの場合に分けて、正極性用の負荷駆動回路１１ａと負極性用の負荷駆動回路１１ｂとを駆動させる。
【００１５】
すなわち、負極性用の負荷駆動回路１１ｂは、信号線Ｓを予め０Ｖに設定しておき、入力映像信号Ｖｉｎが０Ｖ〜５Ｖの場合に信号線Ｓの電圧を入力映像信号Ｖｉｎの電圧まで上げるように動作するバッファ回路である。正極性の負荷駆動回路１１ａは、信号線Ｓを予め１０Ｖに設定しておき、入力映像信号Ｖｉｎが５Ｖ〜１０Ｖの場合に信号線Ｓの電圧を入力映像信号Ｖｉｎの電圧まで下げるように動作するバッファ回路である。これら負荷駆動回路１１ａ、１１ｂのどちらを駆動させるかは、スイッチ切換制御回路１２により制御される。
【００１６】
なお、本実施形態では、正極性用の負荷駆動回路１１ａと負極性用の負荷駆動回路１１ｂの駆動を切り替える電圧を、０〜１０Ｖの電圧振幅を有する入力映像信号Ｖｉｎの中間電圧である５Ｖに設定したが、この中間電圧以外の電圧に設定するようにしてもよい。
【００１７】
図１は負極性用の負荷駆動回路１１ｂの回路図である。負荷駆動回路１１ｂのそれぞれは、図１に示すように、スイッチＳＷ１〜ＳＷ４と、ｐ型のＭＯＳトランジスタからなるトランジスタＱ１と、前段インバータ１４と後段インバータ１５からなる論理回路１３と、キャパシタＣ１と、定電流回路Ｉ１とを有する。負荷駆動回路１１ａ、１１ｂにより駆動される信号線Ｓには、図３に示すように、画素表示用のＴＦＴ、液晶容量および補助容量等が接続されており、図１では簡略化のため、信号線Ｓの負荷を等価的に抵抗ＲとキャパシタＣ２とで表している。
【００１８】
スイッチＳＷ１、ＳＷ２の一端は信号線Ｓに接続され、スイッチＳＷ１の他端はスイッチＳＷ３の一端とキャパシタＣ１の一端に接続され、スイッチＳＷ３の他端には入力映像信号Ｖｉｎが供給される。キャパシタＣ１の他端は論理回路１３の入力端子に接続され、論理回路１３の出力端子はトランジスタＱ１のゲート端子に接続される。トランジスタＱ１のソース端子には電圧ＶＤＤ（例えば、１０Ｖ）が定電流回路Ｉ１を介して印加され、そのドレイン端子にはスイッチＳＷ２の他端が接続される。スイッチＳＷ４の一端には信号線Ｓが接続され、スイッチＳＷ４の他端には電圧ＶＳＳ（例えば、０Ｖ）が印加される。スイッチＳＷ１〜ＳＷ４は、図２に示したスイッチ切換制御回路１２により切換制御される。
【００１９】
図１では、スイッチＳＷ１とキャパシタＣ１との接続点をａ、キャパシタＣ１と論理回路１３との接続点をｂ、論理回路１３とトランジスタＱ１との接続点をｃ、スイッチＳＷ１、ＳＷ２の接続点をｄとしている。
【００２０】
なお、キャパシタＣ１が本実施形態における差分電圧保持回路を構成し、電圧ＶＤＤの電圧源と定電流回路Ｉ１とが本実施形態における信号線Ｓの電圧を一定割合で変化させる電圧変更回路を構成し、スイッチＳＷ３が本実施形態における入力電圧設定回路を構成する。
【００２１】
図５は図１の負荷駆動回路１１ｂ内の各部のタイミング図であり、以下、このタイミング図を用いて図１の負荷駆動回路１１ｂの動作を説明する。
【００２２】
まず、時刻Ｔ１１〜Ｔ１２の期間（リセット期間）内に、スイッチ切換制御回路１２は、スイッチＳＷ１〜ＳＷ３をオフにして、スイッチＳＷ４をオンする。これにより、信号線Ｓの電圧（図１のｄ点）は、電圧ＶＳＳと同じ電圧（例えば、０Ｖ）になる。
【００２３】
次に、時刻Ｔ１２〜Ｔ１３の期間（キャパシタへの書き込み期間）内に、スイッチ切換制御回路１２は、スイッチＳＷ３のみをオンする。これにより、図１のａ点の電圧は入力映像信号Ｖｉｎの電圧に略等しくなる。図５では、入力映像信号Ｖｉｎの電圧が３Ｖである例を示している。但し、スイッチＳＷ１がオフであるので、信号線Ｓ（図１のｄ点）の電圧は０Ｖを維持する。
【００２４】
ここで、前段インバータ１４のしきい値電圧を５Ｖであると仮定すると、何らかの手段により、この前段インバータ１４の入力端子（図１のｂ点）の電圧を、前段インバータ１４のしきい値電圧に設定する。この図１のｂ点を前段インバータ１４のしきい値電圧に設定する手法は、後述する他の実施形態で説明する。前段インバータ１４の入力端子をしきい値電圧に設定すると、論理回路１３の出力端子（図１のｃ点）の電圧は電源電圧とほぼ等しい１０Ｖになる。したがって、この期間内はトランジスタＱ１はオフになる。この際、スイッチＳＷ３がオンであるので、図１のａ点の電圧は入力映像信号Ｖｉｎの電圧である３Ｖになっている。このため、キャパシタＣ１には、入力映像信号Ｖｉｎの電圧（例えば、３Ｖ）と前段インバータ１４のしきい値電圧（例えば、５Ｖ）の差分電圧（例えば、２Ｖ）が保持される。
【００２５】
次に、時刻Ｔ１３以降（書き込み期間、安定期間）は、スイッチ切換制御回路１２は、スイッチＳＷ１、ＳＷ２をオンして、スイッチＳＷ３、ＳＷ４をオフする。時刻Ｔ１３の時点では、図１のａ点は３Ｖであるのに対し、ｄ点は０Ｖである。このため、スイッチＳＷ１がオンすると、ａ点の電圧がｄ点に引きづられて低下する。キャパシタＣ１は上述した差分電圧（２Ｖ）を維持しているので、このキャパシタＣ１の他端側である図１のｂ点の電圧もａ点の電圧に追随して低下し、論理回路１３の出力が反転してローレベル（例えば、０Ｖ）になる。これにより、トランジスタＱ１がオンし、一定の電流が定電流回路Ｉ１からトランジスタＱ１とスイッチＳＷ２を介して信号線Ｓに供給される。このため、信号線Ｓ（図１のｄ点）の電圧は一定の傾きｄｔで上昇する。
【００２６】
信号線Ｓの電圧が一定の傾きｄｔで上昇すると、それに応じて図１のａ点、ｂ点の電圧も一定の傾きｄｔで上昇する。やがて、時刻Ｔ１４になると、信号線Ｓの電圧が入力映像信号Ｖｉｎの電圧である３Ｖに等しくなり、図１のａ点の電圧も３Ｖに等しくなる。キャパシタＣ１は上述した差分電圧（２Ｖ）を保持しているので、図１のｂ点の電圧は前段インバータ１４のしきい値電圧である５Ｖになる。このため、論理回路１３の出力が再び反転してハイレベル（例えば、１０Ｖ）になる。これにより、トランジスタＱ１がオフとなり、定電流回路Ｉ１から信号線Ｓへの電流供給、つまり電圧の供給は遮断される。このような動作により、信号線Ｓは入力映像信号Ｖｉｎの電圧に略等しい３Ｖに設定される。
【００２７】
図６は正極性用の負荷駆動回路１１ａの詳細構成を示す回路図である。図６に示すように、正極性用の負荷駆動回路１１ａは、トランジスタＱ１がｎ型である点と、定電流回路Ｉ１が電圧ＶＳＳに接続されている点とが、図１の負極性用の負荷駆動回路１１ｂと異なる。これら以外の点は、上述した負極性用の負荷駆動回路１１ｂと同様であるので、その詳しい説明は省略する。
【００２８】
以上のように、本発明の第１実施形態に係る負荷駆動回路１１ｂによれば、キャパシタＣ１に差分電圧を保持した状態で、スイッチＳＷ１、ＳＷ２と、論理回路１３と、トランジスタＱ１とで帰還ループを構成し、信号線Ｓの電圧を予め０Ｖに設定した後に、電圧ＶＤＤをトランジスタＱ１を介して信号線Ｓに供給し、信号線Ｓの電圧が入力映像信号Ｖｉｎの電圧に略等しくなった時点でトランジスタＱ１をオフにして電圧ＶＤＤの供給を遮断することとしたので、信号線Ｓを入力映像信号Ｖｉｎの電圧に略等しく設定することができる。
【００２９】
また、前段インバータ１４のしきい値電圧と入力映像信号Ｖｉｎの電圧の差分電圧をキャパシタＣ１に保持させた後に、信号線Ｓに入力映像信号Ｖｉｎを供給するので、前段インバータ１４のしきい値電圧にばらつきがあっても、信号線Ｓの電圧はその影響を受けないようにすることができる。
【００３０】
さらに、本実施形態に係る負荷駆動回路１１ｂによれば、信号線Ｓに電圧ＶＤＤを供給する際に定電流回路Ｉ１を介して供給するようにしたので、入力映像信号Ｖｉｎの電圧や信号線Ｓの電圧にかかわらず、一定の傾きｄｔの変化で信号線Ｓの電圧を引き上げることができる。すなわち、定電流回路Ｉ１を設けない場合は、信号線Ｓの電圧が電圧ＶＤＤに近づくにつれてトランジスタＱ１のオン抵抗が大きくなり、信号線Ｓの電圧上昇の傾きが小さくなってしまうという現象が生じる。つまり、信号線Ｓに設定する電圧によって、信号線Ｓの電圧上昇の傾きが変化することになる。
【００３１】
また、論理回路１３は回路ディレイを有するため、論理回路１３の入力端子（図１のｂ点）の電圧がしきい値電圧に達してから、トランジスタＱ１が実際にオフするまでには、一定の時間が必要となる。このため、厳密に考えると、信号線Ｓに設定される電圧は、入力映像信号Ｖｉｎの電圧よりも僅かに高くなってしまう。
【００３２】
したがって、信号線Ｓの電圧上昇の傾きが変化すると、実際に信号線Ｓに設定される電圧と入力映像信号Ｖｉｎの電圧との誤差は、信号線Ｓに設定する電圧の高さにより、ばらつきが生じてしまうことになる。つまり、負荷駆動回路１１ａのリニアリティーが悪化してしまう。このように信号線Ｓに設定される電圧と入力映像信号Ｖｉｎの電圧との誤差にばらつきが生じると、いわゆる書き込みエラーが生じるおそれがある。
【００３３】
これに対して、本実施形態に係る負荷駆動回路１１ｂにおいては、信号線Ｓの電圧にかかわらず、信号線Ｓの電圧上昇の傾きｄｔを一定にしているので、実際に信号線Ｓに設定される電圧と入力映像信号Ｖｉｎの電圧との誤差も一定にすることができる。このため、負荷駆動回路１１ａのリニアリティーを確保することができ、いわゆる書き込みエラーを生じないようにすることができる。
【００３４】
また、本実施形態に係る負荷駆動回路１１ｂによれば、キャパシタＣ１が保持すべき差分電圧をキャパシタＣ１に設定する際に、前段インバータ１４のしきい値電圧と入力映像信号Ｖｉｎの電圧とを、同一サイクルでサンプリングすることとしたので、これら２つの電圧の設定を別々のサイクルで行う場合と比べて、正確な差分電圧の設定をすることができる。
【００３５】
〔第２実施形態〕
本発明の第２実施形態は、上述した第１実施形態における前段インバータ１４の入力端子側の電圧（図１の点ｂ）を、前段インバータ１４のしきい値電圧に設定する具体的手法を明らかにしたものである。
【００３６】
図７は本実施形態に係る負極性用の負荷駆動回路１１ｂの回路図である。本実施形態に係る負荷駆動回路１１ｂは、上述した図１に示す負荷駆動回路１１ｂに、スイッチＳＷ５〜ＳＷ８を加えて構成されている。
【００３７】
スイッチＳＷ６の一端はキャパシタＣ１の他端に接続され、スイッチＳＷ６の他端は電圧ＶＤＤ（例えば、１０Ｖ）に接続されている。スイッチＳＷ５の一端は前端インバータ１４の入力端子に接続され、スイッチＳＷ５の他端は前段インバータ１４の出力端子に接続されている。スイッチＳＷ７の一端は前段インバータ１４の出力端子に接続され、スイッチＳＷ７の他端は後段インバータ１５の入力端子に接続されている。スイッチＳＷ８の一端は後段インバータ１５の入力端子に接続され、スイッチＳＷ８の他端は電圧ＶＳＳ（例えば、０Ｖ）に接続されている。
【００３８】
これらスイッチＳＷ５〜ＳＷ８も、図２に示したスイッチ切換制御回路１２により切換制御される。
【００３９】
図７では、スイッチＳＷ１とキャパシタＣ１との接続点をａ、キャパシタＣ１と論理回路１３との接続点をｂ、論理回路１３とトランジスタＱ１との接続点をｃ、スイッチＳＷ１、ＳＷ２の接続点をｄとしている。
【００４０】
なお、キャパシタＣ１が本実施形態における差分電圧保持回路を構成し、電圧ＶＤＤの電圧源と定電流回路Ｉ１とが本実施形態における信号線Ｓの電圧を一定割合で変化させる電圧変更回路を構成し、スイッチＳＷ３が本実施形態における入力電圧設定回路を構成し、スイッチＳＷ５の帰還ループが本実施形態におけるしきい値電圧設定回路を構成する。
【００４１】
図８は図７の負荷駆動回路１１ｂ内の各部のタイミング図であり、以下、このタイミング図を用いて図７の負荷駆動回路１１ｂの動作を説明する。
【００４２】
まず、時刻Ｔ２１〜Ｔ２２の期間（リセット期間）内に、スイッチ切換制御回路１２は、スイッチＳＷ４、ＳＷ６、ＳＷ８をオンにして、スイッチＳＷ１〜ＳＷ３、ＳＷ５、ＳＷ７をオフにする。これにより、信号線Ｓの電圧（図７のｄ点）は、電圧ＶＳＳと同じ電圧（例えば、０Ｖ）になる。また、前段インバータ１４の入力端子の電圧は、電圧ＶＤＤと同じ電圧（例えば、１０Ｖ）になり、後段インバータ１５の入力端子の電圧は、電圧ＶＳＳと同じ電圧（例えば、０Ｖ）になる。ここで、前段インバータ１４の入力端子の電圧を電圧ＶＤＤにし、後段インバータ１５の入力端子の電圧を電圧ＶＳＳにするのは、前段インバータ１４や後段インバータ１５を構成するＣＭＯＳトランジスタに貫通電流が流れないようにするためである。すなわち、ＣＭＯＳトランジスタを構成するｐ型ＭＯＳトランジスタとｎ型ＭＯＳトランジスタのうちの一方のＭＯＳトランジスタを十分なオフ状態にすることにより、貫通電流が流れないようにしている。これにより、この負荷駆動回路１１ｂにおける電力消費の低減を図れる。したがって、前段インバータ１４の入力端子と後段インバータ１５の入力端子に印加する電圧は、電圧ＶＤＤ（例えば、１０Ｖ）と電圧ＶＳＳ（例えば、０Ｖ）のいずれでもよい。
【００４３】
次に、時刻Ｔ２２〜Ｔ２３の期間（キャパシタへの書き込み期間）内に、スイッチ切換制御回路１２は、スイッチＳＷ３、ＳＷ５をオンしして、スイッチＳＷ１、ＳＷ２、ＳＷ４、ＳＷ６〜ＳＷ８をオフにする。これにより、図７のａ点の電圧は入力映像信号Ｖｉｎの電圧に略等しくなる。図８では、入力映像信号Ｖｉｎの電圧が３Ｖである例を示している。但し、スイッチＳＷ１がオフであるので、信号線Ｓ（図１のｄ点）の電圧は０Ｖを維持する。
【００４４】
また、スイッチＳＷ５がオンであるため、図７のｂ点の電圧は前段インバータ１４のしきい値電圧（ここでは、５Ｖとする）に略等しい電圧に設定される。すなわち、前段インバータ１４の出力を入力にフィードバックすることにより、前段インバータ１４の入力端子及び出力端子の電圧は、前段インバータ１４のしきい値電圧に略等しい電圧に設定される。したがって、キャパシタＣ１には、入力映像信号Ｖｉｎの電圧（例えば、３Ｖ）と前段インバータ１４のしきい値電圧（例えば、５Ｖ）の差分電圧（例えば、２Ｖ）が保持される。
【００４５】
次に、時刻Ｔ２３以降（書き込み期間、安定期間）は、スイッチ切換制御回路１２は、スイッチＳＷ１、ＳＷ２、ＳＷ７をオンして、スイッチＳＷ３〜ＳＷ６、ＳＷ８をオフにする。時刻Ｔ３の時点では、図７のａ点は３Ｖであるのに対し、ｄ点は０Ｖである。このため、スイッチＳＷ１がオンすると、ａ点の電圧がｄ点に引きづられて低下する。キャパシタＣ１は上述した差分電圧（２Ｖ）を維持しているので、このキャパシタＣ１の他端側である図７のｂ点の電圧もａ点の電圧に追随して低下し、論理回路１３の出力が反転してローレベル（例えば、０Ｖ）になる。これにより、トランジスタＱ１がオンし、一定の電流が定電流回路Ｉ１からトランジスタＱ１とスイッチＳＷ２を介して信号線Ｓに供給される。このため、信号線Ｓ（図７のｄ点）の電圧は一定の傾きｄｔで上昇する。
【００４６】
信号線Ｓの電圧が一定の傾きｄｔで上昇すると、それに応じて図７のａ点、ｂ点の電圧も一定の傾きｄｔで上昇する。やがて、時刻Ｔ４になると、信号線Ｓの電圧が入力映像信号Ｖｉｎの電圧である３Ｖに等しくなり、図７のａ点の電圧も３Ｖに等しくなる。キャパシタＣ１は上述した差分電圧（２Ｖ）を保持しているので、図７のｂ点の電圧は前段インバータ１４のしきい値電圧である５Ｖになる。このため、論理回路１３の出力が再び反転してハイレベル（例えば、１０Ｖ）になる。これにより、トランジスタＱ１がオフとなり、定電流回路Ｉ１から信号線Ｓへの電流供給、つまり電圧の供給は遮断される。このような動作により、信号線Ｓは入力映像信号Ｖｉｎの電圧に略等しい３Ｖに設定される。
【００４７】
図９は正極性用の負荷駆動回路１１ａの詳細構成を示す回路図である。図９に示すように、正極性用の負荷駆動回路１１ａは、トランジスタＱ１がｎ型である点と、定電流回路Ｉ１が電圧ＶＳＳに接続されている点とが、図７の負極性用の負荷駆動回路１１ｂと異なる。これら以外の点は、上述した負極性用の負荷駆動回路１１ｂと同様であるので、その詳しい説明は省略する。
【００４８】
以上のように、本発明の第２実施形態に係る負荷駆動回路１１ｂによっても、上述した第１実施形態と同様に、信号線Ｓを入力映像信号Ｖｉｎの電圧に略等しく設定することができる。
【００４９】
また、前段インバータ１４のしきい値電圧と入力映像信号Ｖｉｎの電圧の差分電圧をキャパシタＣ１に保持させた後に、信号線Ｓに入力映像信号Ｖｉｎを供給するので、前段インバータ１４のしきい値電圧にばらつきがあっても、信号線Ｓの電圧はその影響を受けないようにすることができる。
【００５０】
さらに、本実施形態に係る負荷駆動回路１１ｂによれば、信号線Ｓに電圧ＶＤＤを供給する際に定電流回路Ｉ１を介して供給するようにしたので、入力映像信号Ｖｉｎの電圧や信号線Ｓの電圧にかかわらず、一定の傾きｄｔで信号線Ｓの電圧を引き上げることができる。このため、負荷駆動回路１１ａのリニアリティーを確保することができ、いわゆる書き込みエラーを生じないようにすることができる。
【００５１】
また、本実施形態に係る負荷駆動回路１１ｂによれば、キャパシタＣ１が保持すべき差分電圧をキャパシタＣ１に設定する際に、前段インバータ１４のしきい値電圧と入力映像信号Ｖｉｎの電圧とを、同一サイクルでサンプリングすることとしたので、これら２つの電圧の設定を別々のサイクルで行う場合と比べて、正確な差分電圧の設定をすることができる。
【００５２】
なお、本発明は上記実施形態に限定されず種々に変形可能である。例えば上記実施形態では、本発明に係る負荷駆動回路を液晶表示装置内の信号線駆動回路３に適用した例を説明したが、本発明は信号線駆動回路３以外にも幅広く適用することができる。
【００５３】
また、上記実施形態に示す各種スイッチは、トランスファーゲートやアナログスイッチを用いて構成することができる。また、上記実施形態では、入力された信号を反転増幅するインバータを２段直列的に接続して論理回路１３を構成する例を説明したが、トランジスタを組み合わせて構成されるものであれば、論理回路１３の内部構成に特に制限はない。
【００５４】
さらに、上述した実施形態においては、入力映像信号Ｖｉｎが５Ｖよりも高い場合は正極性の負荷駆動回路１１ａを駆動させて信号線Ｓの電圧を１０Ｖから入力映像信号Ｖｉｎまで上昇させ、入力信号線Ｖｉｎが５Ｖよりも低い場合は負極性の負荷駆動回路１１ｂを駆動させて信号線Ｓの電圧を０Ｖから入力映像信号Ｖｉｎまで下降させることとして、信号線Ｓに設定する電圧の正確性を向上させた。しかし、正極性の負荷駆動回路１１ａと負極性の負荷駆動回路１１ｂの双方を設ける必要は必ずしもない。例えば、信号線Ｓを予め０Ｖに設定し、正極性の負荷駆動回路のみで信号線Ｓの電圧を、０Ｖ〜１０Ｖまでの入力映像信号Ｖｉｎの電圧に上昇させるようにしてもよい。
【００５５】
また、上述した実施形態においては、図２の正極性用の負荷駆動回路１１ａと負極性用の負荷駆動回路１１ｂのいずれか一方を入力映像信号Ｖｉｎの電圧に応じて駆動させることとしたが、入力映像信号Ｖｉｎの電圧にかかわらず双方の負荷駆動回路１１ａ、１１ｂを駆動させるようにしてもよい。
【００５６】
【発明の効果】
以上詳細に説明したように、本発明によれば、入力信号の電圧と論理回路を構成する前段の反転増幅回路のしきい値電圧との差分電圧を差分電圧保持回路に保持させた後に、電圧変更回路で信号線の電圧を一定割合で変化させることとしたので、論理回路のしきい値がばらついても、信号線の電圧を入力信号の電圧に略等しく設定することができる。また、入力信号の電圧と実際に信号線に設定した電圧との誤差が一定になり、リニアリティーが向上する。したがって、本発明を例えば液晶表示装置の信号線駆動回路に適用した場合には、輝度むらのない表示品質に優れた駆動回路一体型の液晶表示装置が得られる。
【図面の簡単な説明】
【図１】負荷駆動回路の主要部の構成を示す第１実施形態の回路図。
【図２】負荷駆動回路全体の構成を示す概略ブロック図。
【図３】図２の負荷駆動回路を信号線駆動回路として用いた液晶表示装置の概略ブロック図。
【図４】正極性用の負荷駆動回路と負極性用の負荷駆動回路の動作区分を説明するための図。
【図５】第１実施形態の負荷駆動回路内の各部のタイミング図。
【図６】第１実施形態の正極性用の負荷駆動回路の詳細構成を示す回路図。
【図７】負荷駆動回路の第２実施形態の回路図。
【図８】第２実施形態の負荷駆動回路の各部のタイミング図。
【図９】第２実施形態の正極性用の負荷駆動回路の詳細構成を示す回路図。
【符号の説明】
１ ＴＦＴ
２ 画素アレイ部
３ 信号線駆動回路
４ 走査線駆動回路
１１ａ、１１ｂ 負荷駆動回路
１２ スイッチ切換制御回路
１３ 論理回路
１４ 前段インバータ
１５ 後段インバータ
Ｑ１ トランジスタ
ＳＷ１〜ＳＷ８ スイッチ
Ｃ１ キャパシタ
Ｉ１ 定電流回路
Claims (11)
- 所定の電圧振幅の入力信号が入力され、この入力信号の電圧を負荷が接続されている信号線に供給する負荷駆動回路であって、
前記信号線の電圧を一定割合で変化させる、電圧変更回路と、
前記電圧変更回路と前記信号線との間の導通を、前記信号線の電圧が前記入力信号の電圧と略等しくなった時点でオフする、第１スイッチと、
少なくとも２段以上直列的に接続された反転増幅回路を有し、前段の反転増幅回路の入力電圧が所定のしきい値電圧になると後段の反転増幅回路の出力論理が反転して、前記第１スイッチのオン／オフを制御する、論理回路と、
前記前段の反転増幅回路のしきい値電圧と前記入力信号の電圧との差分電圧を保持する、差分電圧保持回路と、
前記差分電圧保持回路が保持すべき前記差分電圧を前記差分電圧保持回路に設定する際に、前記差分電圧保持回路の一端を前記前段の反転増幅回路のしきい値電圧に設定する、しきい値電圧設定回路と、
前記差分電圧保持回路が保持すべき前記差分電圧を前記差分電圧保持回路に設定する際に、前記差分電圧保持回路の他端を前記入力信号の電圧に設定する、入力電圧設定回路と、
を備えることを特徴とする負荷駆動回路。 - 前記差分電圧保持回路は、一端が前記論理回路の入力端子に接続され、他端が前記入力電圧設定回路に接続された、キャパシタを備えることを特徴とする請求項１に記載の負荷駆動回路。
- 前記入力電圧設定回路は、一端が前記差分電圧保持回路の前記他端に接続され、他端が前記入力信号の入力端子に接続された、第２スイッチを備え、
前記差分電圧保持回路が保持すべき前記差分電圧を前記差分電圧保持回路に設定する際には、前記第２スイッチがオンになり、前記差分電圧保持回路の前記他端が前記入力信号の電圧と略等しくなるよう設定する、
ことを特徴とする請求項１又は請求項２に記載の負荷駆動回路。 - 前記しきい値電圧設定回路は、
一端が前記前段の反転増幅回路の入力端子に接続され、他端が前記前段の反転増幅回路の出力端子に接続された、第３スイッチを備え、
前記差分電圧保持回路が保持すべき前記差分電圧を前記差分電圧保持回路に設定する際には、前記第３スイッチがオンになり、前記差分電圧保持回路の前記一端が前記前段の反転増幅回路のしきい値電圧と略等しくなるよう設定する、
ことを特徴とする請求項１乃至請求項３のいずれかに記載の負荷駆動回路。 - 一端が前記信号線に接続され、他端が前記第１スイッチに接続される、第４スイッチをさらに備えるとともに、
前記第４スイッチは、前記信号線に前記入力信号の電圧を供給する際にのみオン状態となる、
ことを特徴とする請求項１乃至請求項４のいずれかに記載の負荷駆動回路。 - 前記入力信号の電圧振幅は、第１電圧から第２電圧の間である、ことを特徴とする請求項１乃至請求項５のいずれかに記載の負荷駆動回路。
- 前記電圧変更回路は、一端が前記第１電圧又は前記第２電圧の電圧源に接続され、他端が前記第１スイッチの一端に接続された、定電流回路を、備えることを特徴とする請求項６に記載の負荷駆動回路。
- 前記差分電圧保持回路が保持すべき前記差分電圧を前記差分電圧保持回路に設定する前の段階においては、前記前段の反転増幅回路の入力端子と前記後段の反転増幅回路の入力端子とに、前記第１電圧又は前記第２電圧を印加する、ことを特徴とする請求項６又は請求項７のいずれかに記載の負荷駆動回路。
- 一端が前記信号線に接続され、他端が前記第１電圧又は前記第２電圧の電圧源に接続された、第５スイッチをさらに、備えるとともに、
前記第５スイッチは、前記信号線に前記入力信号の電圧を供給する前に一旦オン状態になり、前記信号線を前記第１電圧又は前記第２電圧に設定する、
ことを特徴とする請求項１乃至請求項８のいずれかに記載の負荷駆動回路。 - 前記信号線に接続されている前記負荷は画素電極である、ことを特徴とする請求項１乃至請求項９のいずれかに記載の負荷駆動回路。
- 信号線および走査線が縦横に形成され、これら各線の交点付近に列設された画素電極を有するた画素アレイ部と、
走査線の駆動を行う走査線駆動回路と、
信号線の駆動を行う信号線駆動回路と、を同一基板上に形成した液晶表示装置において、
前記信号線駆動回路は、
信号線に供給する信号電圧の極性を切り換える極性切換回路と、
請求項１乃至請求項１０のいずれかに記載した第１の負荷駆動回路と、
請求項１乃至請求項１０のいずれかに記載した第２の負荷駆動回路と、を備え、
前記第１および第２の負荷駆動回路は、前記入力信号に基づいて、互いに異なる電圧レベルの信号電圧を出力し、
前記極性切換回路は、前記第１および第２の負荷駆動回路の出力のうちいずれか一方を所定のタイミングで交互に選択して信号線に供給する、
ことを特徴とする液晶表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30594299A JP4515563B2 (ja) | 1999-10-27 | 1999-10-27 | 負荷駆動回路および液晶表示装置 |
| US09/433,212 US6603456B1 (en) | 1999-02-09 | 1999-11-04 | Signal amplifier circuit load drive circuit and liquid crystal display device |
| TW88119492A TW476854B (en) | 1998-05-11 | 1999-11-08 | Circuit for increasing signal amplitude, circuit for driving load and liquid crystal display apparatus |
| KR1019990049367A KR100349276B1 (ko) | 1999-02-09 | 1999-11-09 | 신호 진폭 증폭 회로, 부하 구동 회로, 표시 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30594299A JP4515563B2 (ja) | 1999-10-27 | 1999-10-27 | 負荷駆動回路および液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001125544A JP2001125544A (ja) | 2001-05-11 |
| JP4515563B2 true JP4515563B2 (ja) | 2010-08-04 |
Family
ID=17951164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30594299A Expired - Fee Related JP4515563B2 (ja) | 1998-05-11 | 1999-10-27 | 負荷駆動回路および液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4515563B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100604067B1 (ko) * | 2004-12-24 | 2006-07-24 | 삼성에스디아이 주식회사 | 버퍼 및 이를 이용한 데이터 집적회로와 발광 표시장치 |
| JP4509004B2 (ja) * | 2005-03-31 | 2010-07-21 | 三星モバイルディスプレイ株式會社 | バッファー及びこれを利用したデータ駆動回路と発光表示装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0541651A (ja) * | 1991-08-06 | 1993-02-19 | Fuji Electric Co Ltd | 容量負荷駆動用半導体集積回路装置 |
| JPH11296143A (ja) * | 1998-04-07 | 1999-10-29 | Toshiba Corp | アナログバッファおよび表示装置 |
| JPH11327515A (ja) * | 1998-05-11 | 1999-11-26 | Toshiba Corp | 負荷駆動回路および液晶表示装置 |
| JP2000194327A (ja) * | 1998-12-28 | 2000-07-14 | Toshiba Corp | 表示装置 |
| JP2000305535A (ja) * | 1999-02-19 | 2000-11-02 | Toshiba Corp | 表示装置の駆動回路及び液晶表示装置 |
| JP2001125545A (ja) * | 1999-10-27 | 2001-05-11 | Toshiba Corp | 負荷駆動回路および液晶表示装置 |
-
1999
- 1999-10-27 JP JP30594299A patent/JP4515563B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0541651A (ja) * | 1991-08-06 | 1993-02-19 | Fuji Electric Co Ltd | 容量負荷駆動用半導体集積回路装置 |
| JPH11296143A (ja) * | 1998-04-07 | 1999-10-29 | Toshiba Corp | アナログバッファおよび表示装置 |
| JPH11327515A (ja) * | 1998-05-11 | 1999-11-26 | Toshiba Corp | 負荷駆動回路および液晶表示装置 |
| JP2000194327A (ja) * | 1998-12-28 | 2000-07-14 | Toshiba Corp | 表示装置 |
| JP2000305535A (ja) * | 1999-02-19 | 2000-11-02 | Toshiba Corp | 表示装置の駆動回路及び液晶表示装置 |
| JP2001125545A (ja) * | 1999-10-27 | 2001-05-11 | Toshiba Corp | 負荷駆動回路および液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001125544A (ja) | 2001-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5325969B2 (ja) | 半導体装置 | |
| US7903078B2 (en) | Data driver and display device | |
| US9076370B2 (en) | Scanning signal line drive circuit, display device having the same, and drive method for scanning signal line | |
| US6639576B2 (en) | Display device | |
| US11138947B2 (en) | Scanning signal line drive circuit and display device provided with same | |
| KR20050068839A (ko) | 아날로그 버퍼 및 그를 이용한 액정 표시 장치 및 그 구동방법 | |
| KR20050108046A (ko) | 아날로그 버퍼 및 이를 갖는 표시 장치, 아날로그 버퍼의구동방법 | |
| KR100349276B1 (ko) | 신호 진폭 증폭 회로, 부하 구동 회로, 표시 장치 | |
| US7742044B2 (en) | Source-follower type analogue buffer, compensating operation method thereof, and display therewith | |
| JP2008112143A (ja) | ソースフォロワー型アナログバッファ、その補償動作方法およびそれを用いたディスプレイ | |
| US6919752B2 (en) | Level shifter and latch with the same built in | |
| TW200425045A (en) | Method of driving a liquid crystal display panel and liquid crystal display device | |
| KR100608743B1 (ko) | 액정 디스플레이의 구동 장치 | |
| KR100723481B1 (ko) | 액정표시장치의 소오스 구동부에서 출력 신호의 슬루레이트를 개선한 출력 버퍼 | |
| JP4515563B2 (ja) | 負荷駆動回路および液晶表示装置 | |
| JP4535537B2 (ja) | 負荷駆動回路および液晶表示装置 | |
| KR100377494B1 (ko) | 부하 구동 회로 및 액정 표시 장치 | |
| JP4772181B2 (ja) | 負荷駆動回路 | |
| JP4542633B2 (ja) | 負荷駆動回路および液晶表示装置 | |
| KR101143803B1 (ko) | 쉬프트 레지스터 및 그 구동 방법 | |
| JP2005311790A (ja) | 信号レベル変換回路および該回路を用いた液晶表示装置 | |
| JP6615986B2 (ja) | アクティブ基板及び撮像装置 | |
| JPH08130461A (ja) | 論理回路の駆動方法及び画像表示装置 | |
| JP3261271B2 (ja) | マトリックス型液晶表示パネルの駆動回路 | |
| KR101102036B1 (ko) | 아날로그 버퍼와 그를 이용한 액정 표시 장치 및 그 구동방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060920 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070427 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100329 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100413 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100513 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4515563 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140521 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |