JP4772181B2 - 負荷駆動回路 - Google Patents
負荷駆動回路 Download PDFInfo
- Publication number
- JP4772181B2 JP4772181B2 JP2000315573A JP2000315573A JP4772181B2 JP 4772181 B2 JP4772181 B2 JP 4772181B2 JP 2000315573 A JP2000315573 A JP 2000315573A JP 2000315573 A JP2000315573 A JP 2000315573A JP 4772181 B2 JP4772181 B2 JP 4772181B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal line
- circuit
- input
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【発明の属する技術分野】
外部からの入力信号を駆動負荷に供給する負荷駆動回路に関し、例えば、駆動回路一体型の液晶表示装置の信号線駆動回路に適用可能な負荷駆動回路に関する。
【０００２】
【従来の技術】
液晶表示装置は、信号線および走査線がマトリクス状に配設された画素アレイ部と、信号線および走査線を駆動する駆動回路とを有する。従来は、画素アレイ部と駆動回路とを別個の基板に形成していたため、液晶表示装置のコストダウンを図ることが困難で、また、液晶表示装置の外形寸法に対する実画面サイズの比率を高めることも難しかった。
【０００３】
【発明が解決しようとする課題】
近年、ガラス基板上にポリシリコンを材料としてＴＦＴ（Thin Film Transistor）を形成する製造技術が進歩してきたため、この技術を利用することにより、画素アレイ部と駆動回路とを同一基板上に形成することも可能になった。
【０００４】
しかしながら、ガラス基板上に均一な特性のポリシリコンＴＦＴを形成することは現状では困難であり、しきい値電圧や移動度などがばらついてしまう。したがって、仮に画素アレイ部と駆動回路を同一基板上に形成したとしても、ＴＦＴの特性のばらつきにより輝度むら等の表示品質の低下が起きるおそれがあり、また、消費電力も増えてしまう。
【０００５】
本発明は、このような点に鑑みてなされたものであり、その目的は、駆動負荷に供給される電圧が、トランジスタの特性のばらつきの影響により変動しないようにし、かつ影響がでる場合でもその影響を最小限に抑えることのできる負荷駆動回路を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る負荷駆動回路は、所定の電圧振幅の入力信号が入力され、この入力信号の電圧を負荷が接続されている信号線に供給する負荷駆動回路であって、第１端子が前記信号線に接続され、前記信号線の電圧が前記入力信号の電圧よりも低い場合には前記信号線の電圧を上昇させるように制御し、前記信号線の電圧が前記入力信号の電圧よりも高い場合には前記信号線の電圧を上昇させるように制御する、信号線電圧制御回路であって、直列的に接続された奇数個のインバータを有し、前記信号線の電圧の制御を行う前に、前記各インバータの入力端子の電圧を前記各インバータのしきい値電圧に設定する、信号線電圧制御回路と、第１端子が前記信号線電圧制御回路の第２端子に接続され、第２端子が前記入力信号が入力される際には前記入力信号の入力端子に接続され、前記信号線電圧制御回路が前記信号線の電圧の制御を行う際には前記信号線に接続される、第１差分電圧保持回路であって、前記信号線電圧制御回路が前記信号線の電圧を制御する際に、前記信号線電圧制御回路の前記各インバータのうち最も入力側に位置するインバータのしきい値電圧と、前記入力信号の電圧との差分電圧を保持する、第１差分電圧保持回路と、前記信号線電圧制御回路が前記信号線の電圧の制御を行う前に、前記第１差分電圧保持回路が保持すべき差分電圧を前記第１差分電圧保持回路に設定する、第１差分電圧設定回路と、を備えることを特徴とする。
【０００７】
また、本発明に係る負荷駆動回路は、所定の電圧振幅の入力信号が入力され、この入力信号の電圧を負荷が接続されている信号線に供給する負荷駆動回路であって、前記信号線の電圧を制御する際には出力端子が前記信号線に接続される反転増幅回路であって、インバータと、前記インバータの入力端子と出力端子の間を前記信号線の電圧を制御する前に一旦接続するスイッチと、前記インバータの入力側に接続された第１キャパシタとを、有するしきい値電圧設定機能付インバータ回路を、奇数個直列的に接続して構成される、反転増幅回路と、一端が前記反転増幅回路の入力端子に接続され、他端が前記入力信号が入力される際には前記入力信号の入力端子に接続され、前記反転増幅回路が前記信号線の電圧の制御を行う際には前記信号線に接続される、第２キャパシタと、前記第２キャパシタの前記一端に接続され、前記反転増幅回路が前記信号線の電圧を制御する際に保持すべき差分電圧を前記第２キャパシタに設定する際に、一定の電圧を供給する、一定電圧供給回路と、を備えることを特徴とする。
【０００８】
さらに、本発明に係る負荷駆動回路は、所定の電圧振幅の入力信号が入力され、この入力信号の電圧を負荷が接続されている信号線に供給する負荷駆動回路であって、前記信号線の電圧を制御する際には出力端子が前記信号線に接続される反転増幅回路であって、最も入力端子側に設けられた第１しきい値電圧設定機能付インバータ回路であって、インバータと、前記インバータの入力端子と出力端子の間を前記信号線の電圧を制御する前に一旦接続するスイッチとを、有する第１しきい値電圧設定機能付インバータ回路と、前記第１しきい値電圧設定機能付インバータ回路に偶数個直列的に接続された第２しきい値電圧設定機能付インバータ回路であって、インバータと、前記インバータの入力端子と出力端子の間を前記信号線の電圧を制御する前に一旦接続するスイッチと、前記インバータの入力側に接続された第１キャパシタとを、有する第２しきい値電圧設定機能付インバータ回路と、有する反転増幅回路と、一端が前記第１しきい値電圧設定機能付インバータ回路の入力端子に接続され、他端が前記入力信号が入力される際には前記入力信号の入力端子に接続され、前記反転増幅回路が前記信号線の電圧の制御を行う際には前記信号線電圧に接続される、第２キャパシタと、を備えることを特徴とする。
【０００９】
また、本発明に係る負荷駆動回路は、所定の電圧振幅の入力信号が入力され、この入力信号の電圧を負荷が接続されている信号線に供給する負荷駆動回路であって、基準電圧が供給される非反転入力端子と、前記信号線に接続される出力端子とを有する差動増幅回路と、前記差動増幅回路の反転入力端子に接続され、前記入力信号の電圧と前記基準電圧との差分電圧を保持する、差分電圧保持回路と、前記差分電圧保持回路に前記差分電圧を保持した状態で、前記差動増幅回路の出力端子と前記差分電圧保持回路とを接続し、前記差分電圧保持回路を含む負帰還ループを構成することにより、前記信号線に電圧を供給する、第１負帰還回路と、を備えることを特徴とする。
【００１０】
本発明に係る液晶表示装置は、信号線および走査線が縦横に形成され、これら各線の交点付近に列設された画素電極を有するた画素アレイ部と、走査線の駆動を行う走査線駆動回路と、信号線の駆動を行う信号線駆動回路と、を同一基板上に形成した液晶表示装置において、前記信号線駆動回路は、上述した負荷駆動回路を備えることを特徴とする。
【００１１】
【発明の実施の形態】
以下、本発明に係る負荷駆動回路について、図面を参照しながら具体的に説明する。以下では、本発明に係る負荷駆動回路を、液晶表示装置の信号線駆動回路に適用した例を説明する。
【００１２】
〔第１実施形態〕
本発明の第１実施形態に係る負荷駆動回路は、信号線の電圧を制御する反転増幅回路の各インバータの入力端子の電圧を、各インバータのしきい値電圧に略等しく設定しておくことにより、各インバータのしきい値電圧にばらつきが生じていても、信号線の電圧を所望の電圧に制御することができるようにしたものである。より詳しくを以下に説明する。
【００１３】
図１は本発明の第１実施形態に係る負荷駆動回路の主要部の構成を示す回路図であり、図２は負荷駆動回路全体の構成を示す概略ブロック図であり、図３は図２に示す負荷駆動回路を信号線駆動回路として用いた液晶表示装置の概略ブロック図である。
【００１４】
図３に示す液晶表示装置は、画素アレイ２と信号線駆動回路３と走査線駆動回路４とを備えている。画素アレイ２には、信号線Ｓ１〜Ｓｎおよび走査線Ｇ１〜Ｇｎが縦横に形成されこれらの交点付近に画素表示用のＴＦＴ１が設けられている。信号線駆動回路３は、各信号線Ｓ１〜Ｓｎを駆動する回路である。走査線駆動回路４は、各走査線Ｇ１〜Ｇｎを駆動する回路である。
【００１５】
図３の液晶表示装置を構成する各部は、同一基板上に形成され、信号線駆動回路３や走査線駆動回路４を構成するトランジスタは、画素表示用のＴＦＴ１と同じ製造プロセスで形成される。
【００１６】
信号線駆動回路３は、図２に示す負荷駆動回路を用いて構成される。図２の負荷駆動回路は、信号線のそれぞれに対応して設けられた負荷駆動回路１１と、これら負荷駆動回路１１内の各種スイッチを切換制御するスイッチ切換制御回路１２とを有する。
【００１７】
図１は負荷駆動回路１１の回路図である。負荷駆動回路１１のそれぞれは、図１に示すように、スイッチＳＷ１〜ＳＷ３と、前段インバータＩＮＶ１と中段インバータＩＮＶ２と後段インバータＩＮＶ３とからなる反転増幅回路１０と、キャパシタＣ１とを、備えて構成されている。負荷駆動回路１１により駆動される信号線Ｓには、図３に示すように、画素表示用のＴＦＴ、液晶容量および補助容量等が接続されており、図１では簡略化のため、信号線Ｓの負荷を等価的に抵抗ＲとキャパシタＣ０とで表している。
【００１８】
スイッチＳＷ１の一端は信号線Ｓに接続され、スイッチＳＷ１の他端はスイッチＳＷ３の一端とキャパシタＣ１の一端に接続されている。スイッチＳＷ３の他端は入力映像信号Ｖｉｎの入力端子に接続されている。キャパシタＣ１の他端は、反転増幅回路１０の入力端子に接続されている。反転増幅回路１０の出力端子は、スイッチＳＷ２の一端に接続されている。スイッチＳＷ２の他端は、上述した信号線Ｓに接続されている。
【００１９】
反転増幅回路１０は、前段インバータＩＮＶ１と中段インバータＩＮＶ２と後段インバータＩＮＶ３とを、直列的に接続することにより構成されている。スイッチＳＷ１〜ＳＷ３は、図２に示したスイッチ切換制御回路１２により切換制御される。
【００２０】
図１では、スイッチＳＷ１とキャパシタＣ１との接続点をａ点とし、キャパシタＣ１と反転増幅回路１０との接続点をｂ点とし、中段インバータＩＮＶ２と後段インバータＩＮＶ３の接続点をｃ点とし、スイッチＳＷ１とスイッチＳＷ２との接続点をｄ点とし、前段インバータＩＮＶ１と中段インバータＩＮＶ２との接続点をｅ点とし、後段インバータＩＮＶ３とスイッチＳＷ２との接続点をｆ点としている。
【００２１】
なお、反転増幅回路１０が本実施形態における信号線電圧制御回路を構成し、キャパシタＣ１が本実施形態における第１差分電圧保持回路を構成し、スイッチＳＷ３が本実施形態における第１差分電圧設定回路を構成する。
【００２２】
図４は、後段インバータＩＮＶ３の回路構成の一例を示す図であるが、他の前段インバータＩＮＶ１や中段インバータＩＮＶ２もこれと同様の構成である。この図４に示すように、後段インバータＩＮＶ３は、Ｐ型のＭＯＳトランジスタＱ１とＮ型のＭＯＳトランジスタＱ２とを備えて構成されている。これらＭＯＳトランジスタＱ１、Ｑ２は、電圧Ｖ１（例えば、１０Ｖ）の基準電圧端子と電圧Ｖ２（例えば、０Ｖ）の基準電圧端子との間に直列的に接続されている。そして、ＭＯＳトランジスタＱ１、Ｑ２のゲート端子は、後段インバータＩＮＶ３の入力端子に共通接続され、ＭＯＳトランジスタＱ１、Ｑ２のドレイン端子は、後段インバータＩＮＶ３の出力端子に共通接続されている。
【００２３】
図５は、本実施形態に係るインバータＩＮＶ１〜ＩＮＶ３の入出力特性を示すグラフである。この図５のグラフの例では、前段インバータＩＮＶ１は、本来であれば５Ｖになるはずのしきい値電圧が、５．５Ｖになっている。中段インバータＩＮＶ２は、本来であれば５Ｖになるはずのしきい値電圧が、４．５Ｖになっている。後段インバータＩＮＶ３は、本来の設計通りの５Ｖのしきい値電圧になっている。このようにインバータＩＮＶ１〜ＩＮＶ３のしきい値電圧がばらつくのは、ガラス基板上に特性の均一なポリシリコンを形成するのは困難であり、このためＭＯＳトランジスタＱ１、Ｑ２の特性もばらつくためである。
【００２４】
図６は図１の負荷駆動回路１１内の各部のタイミング図であり、以下、このタイミング図を用いて図１の負荷駆動回路１１の動作を説明する。
【００２５】
まず、時刻Ｔ１１〜Ｔ１２の期間（サンプリング期間）内に、スイッチ切換制御回路１２は、スイッチＳＷ３をオンにして、それ以外のスイッチであるスイッチＳＷ１、ＳＷ２をオフにする。これにより、図１のａ点の電圧は、入力映像信号Ｖｉｎの電圧に略等しくなる。図６では、入力映像信号Ｖｉｎの電圧が３Ｖである例を示している。但し、スイッチＳＷ１がオフであるので、信号線Ｓ（図１のｄ点）の電圧は、時刻Ｔ１１以前に供給された電圧を維持する。この図６の例では、７Ｖを維持する。
【００２６】
ここで、上述したように、前段インバータＩＮＶ１のしきい値電圧が５．５Ｖであり、中段インバータＩＮＶ２のしきい値電圧が４．５Ｖであり、後段インバータＩＮＶ３のしきい値電圧が５Ｖであると仮定すると、何らかの手段により、この前段インバータＩＮＶ１の入力端子の電圧を５．５Ｖに設定し、中段インバータＩＮＶ２の入力端子の電圧を４．５Ｖに設定し、後段インバータＩＮＶ３の入力端子の電圧を５Ｖに設定する。つまり、インバータＩＮＶ１〜ＩＮＶ３の入力端子の電圧を、インバータＩＮＶ１〜ＩＮＶ３のそれぞれのしきい値電圧に略等しく設定する。このようにインバータＩＮＶ１〜ＩＮＶ３の入力端子の電圧を、しきい値電圧に設定する手法は、後述する他の実施形態で説明する。
【００２７】
このようにインバータＩＮＶ１〜ＩＮＶ３の入力端子をそれぞれのしきい値電圧に略等しく設定することにより、反転増幅回路１０の増幅度を最大値近傍にすることができる。反転増幅回路１０の増幅度とは、反転増幅回路１０の入力電圧の変化量に対する出力電圧の変化量の比をいう。つまり、この設定により、反転増幅回路１０の入力端子の電圧が僅かに変化しただけでも、反転増幅回路１０の出力端子の電圧は、反転して大きく変化することになる。
【００２８】
また、上述したように、図１のａ点の電圧は入力映像信号Ｖｉｎの電圧である３Ｖになっており、図１のｂ点の電圧は上述したｅ点の電圧と同様に５．５Ｖになっている。このため、時刻Ｔ１１〜時刻Ｔ１２の期間（サンプリング期間）では、キャパシタＣ１には、このキャパシタＣ１が後述する時刻Ｔ１２以降で保持すべき、入力映像信号Ｖｉｎの電圧（例えば、３Ｖ）と前段インバータＩＮＶ１のしきい値電圧（例えば、５．５Ｖ）の差分電圧（例えば、２．５Ｖ）が設定される。
【００２９】
次に、時刻Ｔ１２以降の期間（書き込み期間、安定期間）では、スイッチ切換制御回路１２は、スイッチＳＷ１、ＳＷ２をオンにして、これ以外のスイッチであるスイッチＳＷ３をオフにする。時刻Ｔ１２の時点では、図１のａ点は３Ｖであるのに対し、ｄ点は７Ｖである。このため、スイッチＳＷ１がオンすると、ａ点の電圧がｄ点に引きづられて上昇する。キャパシタＣ１は上述した差分電圧（２．５Ｖ）を保持しているので、このキャパシタＣ１の他端側である図１のｂ点の電圧もａ点の電圧に追随して上昇する。
【００３０】
図１のｂ点の電圧が上昇すると、前段インバータＩＮＶ１の論理出力がローレベル（例えば、０Ｖ）になろうとし、中段インバータＩＮＶ２の論理出力がハイレベル（例えば、１０Ｖ）になろうとし、後段インバータＩＮＶ３の論理出力がローレベル（例えば、０Ｖ）になろうとする。つまり、図１のｂ点の電圧が上昇すると、反転増幅回路１０の論理出力が反転してローレベル（例えば、０Ｖ）になろうとする。これにより、信号線Ｓの電圧も下降する。信号線Ｓの電圧が下降すると、それに応じて、図１のａ点、ｂ点の電圧も下降する。
【００３１】
そのまま信号線Ｓ（図１のｄ点）の電圧が下降すると、やがて、信号線Ｓの電圧が入力映像信号Ｖｉｎの電圧である３Ｖに等しくなり、図１のａ点の電圧も３Ｖに等しくなる。キャパシタＣ１は上述した差分電圧（２．５Ｖ）を保持しているので、図１のｂ点の電圧は前段インバータＩＮＶ１のしきい値電圧である５．５Ｖになる。このため、前段インバータＩＮＶ１の論理出力が反転してハイレベル（例えば、１０Ｖ）になろうとし、中段インバータＩＮＶ２の論理出力が反転してローレベル（例えば、０Ｖ）になろうとし、後段インバータＩＮＶ３の論理出力が反転しハイレベル（例えば、１０Ｖ）になろうとする。つまり、図１のｂ点の電圧が３Ｖを下回ると、反転増幅回路１０の論理出力が反転してハイレベル（例えば、１０Ｖ）になろうとする。これにより、信号線Ｓの電圧も上昇する。信号線Ｓの電圧が上昇すると、それに応じて、図１のａ点、ｂ点の電圧も上昇する。このような現象を繰り返して、時刻Ｔ１３以降においては、信号線Ｓの電圧は、入力映像信号Ｖｉｎの電圧である３Ｖに略等しく収束し、安定する。
【００３２】
但し、実際には、図１のａ点とｄ点とｆ点の電圧は、完全な３Ｖに安定するのではなく、オフセット電圧ΔＶａ１だけずれて、３Ｖ＋ΔＶａ１になる。また、図１のｂ点の電圧も、オフセット電圧ΔＶａ１だけずれて、５．５Ｖ＋ΔＶａ１になる。このため、図１のｅ点の電圧は、オフセット電圧ΔＶｂ１だけずれて、５．５Ｖ−ΔＶｂ１になる。また、図１のｃ点の電圧は、オフセット電圧ΔＶｃ１だけずれて、４．５Ｖ＋ΔＶｃ１になる。
【００３３】
しかし、上述したように時刻Ｔ１１〜時刻Ｔ１２の期間でインバータＩＮＶ１〜ＩＮＶ３の入力端子の電圧をそれぞれのしきい値電圧に略等しく設定しているので、反転増幅回路１０の増幅度は極めて大きくなっている。このため、オフセット電圧ΔＶａ１を極めて小さくすることが可能になる。つまり、オフセット電圧ΔＶａ１は、実質的にほぼ０Ｖと考えることができ、図１のｄ点とａ点とｆ点の電圧は、実質的に３Ｖに略等しくなると言える。
【００３４】
以上のように、本発明の第１実施形態に係る負荷駆動回路１１によれば、反転増幅回路１０を構成する前段インバータＩＮＶ１と中段インバータＩＮＶ２と後段インバータＩＮＶ３の入力端子の電圧を、それぞれのしきい値電圧に略等しく設定し、且つ、入力映像信号Ｖｉｎの電圧と前段インバータＩＮＶ１のしきい値電圧との差分電圧をキャパシタＣ１に保持した状態で、スイッチＳＷ１、ＳＷ２と、反転増幅回路１０とで帰還ループを構成することとしたので、信号線Ｓの電圧を入力映像信号Ｖｉｎの電圧に略等しく設定することができる。
【００３５】
すなわち、信号線Ｓの電圧が入力映像信号Ｖｉｎの電圧（図１のａ点の電圧）よりも低くなる場合には、図４に示したインバータＩＮＶ３を構成するＰ型のＭＯＳトランジスタＱ１のソース−ドレイン間抵抗の方が、Ｎ型のＭＯＳトランジスタＱ２のソース−ドレイン間抵抗よりも小さくなり、インバータＩＮＶ３の出力端子から電圧Ｖ１（例えば、１０Ｖ）が供給される。このため、信号線Ｓの電圧が上昇する。
【００３６】
一方、信号線Ｓの電圧が入力映像信号Ｖｉｎの電圧（図１のａ点の電圧）よりも高くなる場合には、図４に示したインバータＩＮＶ３を構成するＰ型のＭＯＳトランジスタＱ１のソース−ドレイン間抵抗の方が、Ｎ型のＭＯＳトランジスタＱ２のソース−ドレイン間抵抗よりも大きくなり、信号線Ｓの電圧が電圧Ｖ２（例えば、０Ｖ）に引き込まれる。このため、信号線Ｓの電圧が下降する。このような動作を繰り返すことにより、信号線Ｓの電圧を、入力映像信号Ｖｉｎの電圧と略等しい電圧に設定することができる。
【００３７】
さらに、インバータＩＮＶ１〜ＩＮＶ３の各入力端子の電圧を、それぞれのしきい値電圧に略等しい電圧に設定し、且つ、前段インバータＩＮＶ１のしきい値電圧と入力映像信号Ｖｉｎの電圧の差分電圧をキャパシタＣ１に保持させることにより、インバータＩＮＶ１〜ＩＮＶ３のしきい値電圧にばらつきがあっても、反転増幅回路１０を増幅度が最大となる状態近傍で動作させることができるので、オフセット電圧ΔＶａ１を可及的に０Ｖに近づけることができ、信号線Ｓの電圧を入力映像信号Ｖｉｎの電圧に略等しく設定することができる。
【００３８】
〔第２実施形態〕
本発明の第２実施形態は、上述した第１実施形態における各インバータＩＮＶ１〜ＩＮＶ３の入力端子のそれぞれの電圧を、各インバータＩＮＶ１〜ＩＮＶ３のしきい値電圧に設定する具体的手法を明らかにしたものである。
【００３９】
図７は本実施形態に係る負荷駆動回路１１の回路図であり、上述した第１実施形態と同様に、液晶表示装置の信号線駆動回路３に用いられるものである。本実施形態に係る負荷駆動回路１１は、上述した図１に示す負荷駆動回路１１に、スイッチＳＷ４〜ＳＷ７とキャパシタＣ２〜Ｃ４とを加えて構成されている。
【００４０】
スイッチＳＷ４の一端は前段インバータＩＮＶ１の入力端子に接続され、スイッチＳＷ４の他端は前段インバータＩＮＶ１の出力端子に接続されている。スイッチＳＷ５の一端は中段インバータＩＮＶ２の入力端子に接続され、スイッチＳＷ５の他端は中段インバータＩＮＶ２の出力端子に接続されている。スイッチＳＷ６の一端は後段インバータＩＮＶ３の入力端子に接続され、スイッチＳＷ６の他端は後段インバータＩＮＶ３の出力端子に接続されている。
【００４１】
キャパシタＣ１の他端と前段インバータＩＮＶ１の入力端子との間には、キャパシタＣ２が接続されており、前段インバータＩＮＶ１の出力端子と中段インバータＩＮＶ２の入力端子との間にはキャパシタＣ３が接続されており、中段インバータＩＮＶ２の出力端子と後段インバータＩＮＶ３の入力端子との間にはキャパシタＣ４が接続されている。
【００４２】
上述した前段インバータＩＮＶ１とキャパシタＣ２とスイッチＳＷ４とで、前段のしきい値電圧設定機能付インバータ回路７を構成し、中段インバータＩＮＶ２とキャパシタＣ３とスイッチＳＷ５とで、中段のしきい値電圧設定機能付インバータ回路８を構成し、後段インバータＩＮＶ３とキャパシタＣ４とスイッチＳＷ６とで、後段のしきい値電圧設定機能付インバータ回路９を構成する。
【００４３】
スイッチＳＷ７の一端はキャパシタＣ１の他端に接続され、スイッチＳＷ７の他端は電圧Ｖ３（例えば、５Ｖ）の基準電圧端子に接続されている。
【００４４】
上述した第１実施形態と同様に、スイッチＳＷ４〜ＳＷ７も、図２に示したスイッチ切換制御回路１２により切換制御される。
【００４５】
図７では、スイッチＳＷ１とキャパシタＣ１との接続点をａ点とし、キャパシタＣ１とキャパシタＣ２との接続点をｂ点とし、中段インバータＩＮＶ２とキャパシタＣ４との接続点をｃ点とし、スイッチＳＷ１とスイッチＳＷ２との接続点をｄ点とし、インバータＩＮＶ１とキャパシタＣ３との接続点をｅ点とし、後段インバータＩＮＶ３とスイッチＳＷ２との接続点をｆ点としている。
【００４６】
なお、反転増幅回路１０が本実施形態における信号線電圧制御回路を構成し、キャパシタＣ１とキャパシタＣ２とスイッチＳＷ７とが本実施形態における第１差分電圧保持回路を構成し、スイッチＳＷ３、ＳＷ４、ＳＷ７が本実施形態における第１差分電圧設定回路を構成し、キャパシタＣ３、Ｃ４のそれぞれが本実施形態における第２差分電圧保持回路を構成し、スイッチＳＷ５、ＳＷ６のそれぞれが本実施形態における第２差分電圧設定回路を構成し、キャパシタＣ１が第３差分電圧保持回路を構成し、キャパシタＣ２が第４差分電圧保持回路を構成し、スイッチＳＷ７が一定電圧供給回路を構成する。
【００４７】
図８は図７の負荷駆動回路１１内の各部のタイミング図であり、以下、このタイミング図を用いて図７の負荷駆動回路１１の動作を説明する。
【００４８】
まず、時刻Ｔ２１〜Ｔ２２の期間（サンプリング期間）内に、スイッチ切換制御回路１２は、スイッチＳＷ３〜ＳＷ７をオンにして、それ以外のスイッチであるスイッチＳＷ１、ＳＷ２をオフにする。これにより、図７のａ点の電圧は、入力映像信号Ｖｉｎの電圧に略等しくなる。図８では、入力映像信号Ｖｉｎの電圧が３Ｖである例を示している。但し、スイッチＳＷ１がオフであるので、信号線Ｓ（図７のｄ点）の電圧は、時刻Ｔ２１以前に供給された電圧を維持する。この図８の例では、７Ｖを維持する。
【００４９】
ここで、前段インバータＩＮＶ１のしきい値電圧が５．５Ｖであり、中段インバータＩＮＶ２のしきい値電圧が４．５Ｖであり、後段インバータＩＮＶ３のしきい値電圧が５Ｖであると仮定すると、スイッチＳＷ４〜ＳＷ６がオンであるので、前段インバータＩＮＶ１の入力端子の電圧は、図７のｅ点と同電圧の５．５Ｖに設定される。中段インバータＩＮＶ２の入力端子の電圧は、図７のｃ点と同電圧の４．５Ｖに設定される。後段インバータＩＮＶ３の入力端子の電圧は、図７のｆ点と同電圧の５Ｖに設定される。つまり、インバータＩＮＶ１〜ＩＮＶ３の入力端子の電圧を、インバータＩＮＶ１〜ＩＮＶ３のそれぞれのしきい値電圧に略等しく設定する。
【００５０】
上述した第１実施形態で説明したように、このようにインバータＩＮＶ１〜ＩＮＶ３の入力端子をそれぞれのしきい値電圧に略等しく設定することにより、反転増幅回路１０の増幅度を最大値近傍にすることができる。
【００５１】
また、上述したように、図７のａ点の電圧は入力映像信号Ｖｉｎの電圧である３Ｖになっている。一方、スイッチＳＷ７がオンであるので、キャパシタＣ１の他端である図７のｆ点の電圧は、電圧Ｖ３（例えば、５Ｖ）になっている。
【００５２】
このため、時刻Ｔ２１〜時刻Ｔ２２の期間（サンプリング期間）では、キャパシタＣ１には、このキャパシタＣ１が後述する時刻Ｔ２２以降で保持すべき、入力映像信号Ｖｉｎの電圧（例えば、３Ｖ）と電圧Ｖ３（例えば、５Ｖ）の差分電圧（例えば、２Ｖ）が設定される。キャパシタＣ２には、このキャパシタＣ２が後述する時刻Ｔ２２以降で保持すべき、電圧Ｖ３（例えば、５Ｖ）と前段インバータＩＮＶ１のしきい値電圧（例えば、５．５Ｖ）との差分電圧（例えば、０．５Ｖ）が設定される。キャパシタＣ３には、このキャパシタＣ３が後述する時刻Ｔ２２以降で保持すべき、前段インバータＩＮＶ１のしきい値電圧（例えば、５．５Ｖ）と中段インバータＩＮＶ２のしきい値電圧（例えば、４．５）の差分電圧（例えば、−１Ｖ）が設定される。キャパシタＣ４には、このキャパシタＣ４が後述する時刻Ｔ２２以降で保持すべき、中段インバータＩＮＶ２のしきい値電圧（例えば、４．５Ｖ）と後段インバータＩＮＶ３のしきい値電圧（例えば、５Ｖ）の差分電圧（例えば、０．５Ｖ）が設定される。
【００５３】
次に、時刻Ｔ２２以降の期間（書き込み期間、安定期間）では、スイッチ切換制御回路１２は、スイッチＳＷ１、ＳＷ２をオンにして、これ以外のスイッチであるスイッチＳＷ３〜ＳＷ７をオフにする。時刻Ｔ２２の時点では、図７のａ点は３Ｖであるのに対し、ｄ点は７Ｖである。このため、スイッチＳＷ１がオンすると、ａ点の電圧がｄ点に引きづられて上昇する。キャパシタＣ１は上述した差分電圧（２Ｖ）を保持しているので、このキャパシタＣ１の他端側である図７のｂ点の電圧もａ点の電圧に追随して上昇する。
【００５４】
図７のｂ点の電圧が上昇すると、キャパシタＣ２が上述した差分電圧（０．５Ｖ）を保持しているので、このキャパシタＣ２の他端側である前段インバータＩＮＶ１の入力端子の電圧も追随して上昇する。前段インバータＩＮＶ１の入力端子の電圧が上昇すると、前段インバータＩＮＶ１の論理出力がローレベル（例えば、０Ｖ）になり、図７のｅ点の電圧が下降する。
【００５５】
図７のｅ点の電圧が下降すると、キャパシタＣ３は上述した差分電圧（−１Ｖ）を保持しているので、このキャパシタＣ３の他端側である中段インバータＩＮＶ２の入力端子の電圧も下降する。中段インバータＩＮＶ２の入力端子の電圧が下降すると、中段インバータＩＮＶ２の論理出力がハイレベル（例えば、１０Ｖ）になり、図７のｃ点の電圧が上昇する。
【００５６】
図７のｃ点の電圧が上昇すると、キャパシタＣ４は上述した差分電圧（０．５Ｖ）を保持しているので、このキャパシタＣ４の他端側である後段インバータＩＮＶ３の入力端子の電圧も上昇する。後段インバータＩＮＶ３の入力端子の電圧が上昇すると、後段インバータＩＮＶ３の論理出力がローレベル（例えば、０Ｖ）になり、図７のｆ点の電圧が下降する。図７のｆ点の電圧が下降すると、図７のｄ点の電圧、つまり、信号線Ｓの電圧も下降する。信号線Ｓの電圧が下降すると、それに応じて、図７のａ点、ｂ点の電圧も下降する。
【００５７】
そのまま信号線Ｓ（図７のｄ点）の電圧が下降すると、やがて、信号線Ｓの電圧が入力映像信号Ｖｉｎの電圧である３Ｖに等しくなり、図７のａ点の電圧も３Ｖに等しくなる。キャパシタＣ１は上述した差分電圧（２Ｖ）を保持しており、キャパシタＣ２も上述した差分電圧（０．５Ｖ）を保持しているので、前段インバータＩＮＶ１の入力端子の電圧は前段インバータＩＮＶ１のしきい値電圧である５．５Ｖになる。このため、前段インバータＩＮＶ１の論理出力が反転してハイレベル（例えば、１０Ｖ）になろうとする。また、キャパシタＣ３は上述した差分電圧（−１Ｖ）を保持しているので、中段インバータＩＮＶ２の論理出力が反転してローレベル（例えば、０Ｖ）になろうとする。さらに、キャパシタＣ４は上述した差分電圧（０．５Ｖ）を保持しているので、後段インバータＩＮＶ３の論理出力が反転しハイレベル（例えば、１０Ｖ）になろうとする。
【００５８】
つまり、図７のａ点の電圧が３Ｖを下回ると、反転増幅回路１０の論理出力が反転してハイレベル（例えば、１０Ｖ）になろうとする。これにより、信号線Ｓの電圧も上昇する。信号線Ｓの電圧が上昇すると、それに応じて、図７のａ点、ｂ点の電圧も上昇する。このような現象を繰り返して、時刻Ｔ２３以降においては、信号線Ｓの電圧は、入力映像信号Ｖｉｎの電圧である３Ｖに略等しく収束し、安定する。
【００５９】
但し、実際には、図７のａ点とｄ点とｆ点の電圧は、完全な３Ｖに安定するのではなく、オフセット電圧ΔＶａ２だけずれて、３Ｖ＋ΔＶａ２になる。また、図７のｂ点の電圧もオフセット電圧ΔＶａ２だけずれて、５Ｖ＋ΔＶａ２になる。このため、図７のｅ点の電圧は、オフセット電圧ΔＶｂ２だけずれて、５．５Ｖ−ΔＶｂ２になる。また、図７のｃ点の電圧は、オフセット電圧ΔＶｃ２だけずれて、４．５Ｖ＋ΔＶｃ２になる。
【００６０】
しかし、上述したように時刻Ｔ２１〜時刻Ｔ２２の期間でインバータＩＮＶ１〜ＩＮＶ３の入力端子の電圧をそれぞれのしきい値電圧に略等しく設定しているので、反転増幅回路１０の増幅度は極めて大きくなっている。このため、オフセット電圧ΔＶａ２を極めて小さくすることが可能になる。つまり、オフセット電圧ΔＶａ２は、実質的にほぼ０Ｖと考えることができ、図７のａ点とｄ点とｆ点の電圧は、実質的に３Ｖに略等しくなると言える。
【００６１】
次に、図９に基づいて、図７の負荷駆動回路１１にスイッチＳＷ７を設け、図７のｂ点に電圧Ｖ３（例えば、５Ｖ）を供給した理由について説明する。この図９は、容量型ＤＡＣ（Digital Analog Converter）回路１３に負荷駆動回路１１を接続した例を示す図である。
【００６２】
図９に示すように、図７の負荷駆動回路１１の入力側に容量型ＤＡＣ回路１３を接続した場合、図７に示すキャパシタＣ１が容量型ＤＡＣ回路１３から見た際の出力負荷になる。キャパシタＣ１の一端側である図７のａ点には、容量型ＤＡＣ回路１３の出力である入力映像信号Ｖｉｎが供給される。このため、キャパシタＣ１の他端側である図７のｂ点の電圧は、キャパシタＣ１に差分電圧を設定する際には、一定の固定された電圧にしておく必要がある。つまり、前段インバータＩＮＶ１のしきい値電圧により図７のｂ点の電圧がばらつくようにしておくと、容量型ＤＡＣ回路１３の出力が図７のａ点に正常に出力されない可能性がある。このため、本実施形態においては、キャパシタＣ１に差分電圧を設定する時刻Ｔ２１〜時刻Ｔ２２の期間（サンプリング期間）では、スイッチＳＷ７をオンにすることにより、キャパシタＣ１の他端側である図７のｂ点の電圧を５Ｖに固定にしているのである。
【００６３】
以上のように、本発明の第２実施形態に係る負荷駆動回路１１によれば、反転増幅回路１０を構成する前段インバータＩＮＶ１と中段インバータＩＮＶ２と後段インバータＩＮＶ３の入力端子の電圧を、それぞれのしきい値電圧に略等しく設定し、且つ、各所の差分電圧をキャパシタＣ１〜Ｃ４に保持した状態で、スイッチＳＷ１、ＳＷ２と、反転増幅回路１０とで帰還ループを構成することとしたので、信号線Ｓの電圧を入力映像信号Ｖｉｎの電圧に略等しく設定することができる。
【００６４】
すなわち、時刻Ｔ２１〜時刻Ｔ２２の期間（サンプリング期間）に、入力映像信号Ｖｉｎの電圧と前段インバータＩＮＶ１のしきい値電圧との差分電圧をキャパシタＣ１とキャパシタＣ２に保持設定し、前段インバータＩＮＶ１のしきい値電圧と中段インバータＩＮＶ２のしきい値電圧との差分電圧をキャパシタＣ３に保持設定し、中段インバータＩＮＶ２のしきい値電圧と後段インバータＩＮＶ３のしきい値電圧をキャパシタＣ４に保持設定することとしたので、インバータＩＮＶ１〜ＩＮＶ３のしきい値電圧にばらつきがあっても、反転増幅回路１０を増幅度が最大となる状態近傍で動作させることができ、信号線Ｓの電圧を入力映像信号Ｖｉｎの電圧に略等しく設定することができる。
【００６５】
また、時刻Ｔ２１〜時刻Ｔ２２の期間（サンプリング期間）において、キャパシタＣ１の他端側である図７のｂ点の電圧を電圧Ｖ３（例えば、５Ｖ）に固定するようにしたので、容量型ＤＡＣ回路１３からこの負荷駆動回路１１に入力映像信号Ｖｉｎを供給するようにしても、図７のａ点に正常に入力映像信号Ｖｉｎを供給することができ、正常な負荷駆動を行うことができる。
【００６６】
〔第３実施形態〕
本発明の第３実施形態は、上述した第２実施形態に係る負荷駆動回路１１からスイッチＳＷ７とキャパシタＣ２とを省くことにより、回路構成の簡略化を図ったものである。
【００６７】
図１０は、本実施形態に係る負荷駆動回路１１の回路図である。この図１０に示すように、本実施形態に係る負荷駆動回路１１においては、最も入力側に位置するしきい値電圧設定機能付インバータ回路７には、キャパシタＣ２は設けられておらず、前段インバータＩＮＶ１の入力端子は、直接的にキャパシタＣ１の他端に接続されている。したがって、キャパシタＣ１には、入力映像信号Ｖｉｎの電圧と前段インバータＩＮＶ１のしきい値電圧との差分電圧が保持される。
【００６８】
そして、反転増幅回路１０が本実施形態における信号線電圧制御回路を構成し、キャパシタＣ１が本実施形態における第１差分電圧保持回路を構成し、スイッチＳＷ３、ＳＷ４が本実施形態における第１差分電圧設定回路を構成し、キャパシタＣ３、Ｃ４のそれぞれが本実施形態における第２差分電圧保持回路を構成し、スイッチＳＷ５、ＳＷ６のそれぞれが本実施形態における第２差分電圧設定回路を構成を構成する。
【００６９】
本実施形態に係る負荷駆動回路１１の動作は、上述した第１実施形態（図６）と同様であるので、その詳しい説明は省略する。
【００７０】
〔第４実施形態〕
本発明の第４実施形態は、差動増幅回路を用いて、上述した実施形態と同様の動作をする負荷駆動回路１１を実現したものである。
【００７１】
図１１は本実施形態に係る負荷駆動回路１１の回路図であり、上述した実施形態と同様に、液晶表示装置の信号線駆動回路３に用いられるものである。本実施形態に係る負荷駆動回路１１は、スイッチＳＷ１０〜ＳＷ１３と、差動増幅回路ＯＰ１と、キャパシタＣ１０とを備えて構成されている。
【００７２】
スイッチＳＷ１０の一端に、入力映像信号Ｖｉｎが供給される。このスイッチＳＷ１０の他端は、キャパシタＣ１０の一端と、スイッチＳＷ１１の一端に接続されている。キャパシタＣ１０の他端は、スイッチＳＷ１２の一端と、差動増幅回路ＯＰ１の反転入力端子とに接続されている。差動増幅回路ＯＰ１の非反転入力端子には、基準電圧Ｖ１０が供給されている。
【００７３】
スイッチＳＷ１１及びスイッチＳＷ１２の他端は、差動増幅回路ＯＰ１の出力端子と、スイッチＳＷ１３の一端に接続されている。スイッチＳＷ１３の他端は、信号線Ｓに接続されている。
【００７４】
上述した実施形態と同様に、スイッチＳＷ１０〜ＳＷ１３は、図２に示したスイッチ切換制御回路１２により切換制御される。
【００７５】
図１１では、スイッチＳＷ１０とキャパシタＣ１０との接続点をａ点とし、キャパシタＣ１０とスイッチＳＷ１２との接続点をｂ点とし、スイッチＳＷ１２とスイッチＳＷ１３との接続点をｃ点とし、差動増幅回路ＯＰ１の非反転入力端子と基準電圧Ｖ１０との接続点をｄ点とし、スイッチＳＷ１３と抵抗Ｒとの接続点をｅ点としている。
【００７６】
なお、キャパシタＣ１０が本実施形態における差分電圧保持回路を構成し、スイッチＳＷ１１とキャパシタＣ１０が本実施形態における第１負帰還回路を構成し、スイッチＳＷ１２が本実施形態における第２負帰還回路を構成する。
【００７７】
図１２は図１１の負荷駆動回路１１内の各部のタイミング図であり、以下、このタイミング図を用いて図１１の負荷駆動回路１１の動作を説明する。
【００７８】
まず、時刻Ｔ３１〜Ｔ３２の期間（サンプリング期間）内に、スイッチ切換制御回路１２は、スイッチＳＷ１０、ＳＷ１２をオンにして、それ以外のスイッチであるスイッチＳＷ１１、ＳＷ１３をオフにする。これにより、図１１のａ点の電圧は、入力映像信号Ｖｉｎの電圧に略等しくなる。図１２では、入力映像信号Ｖｉｎの電圧が２Ｖである例を示している。但し、スイッチＳＷ１１がオフであるので、信号線Ｓ（図１１のｅ点）の電圧は、時刻Ｔ３１以前に供給された電圧を維持する。この図１２の例では、３Ｖを維持する。
【００７９】
ここで、スイッチＳＷ１２がオンであるので、差動増幅回路ＯＰ１の出力端子の電圧は、そのまま反転入力端子にフィードバックされる。したがって、差動増幅回路ＯＰ１は電圧フォロアを構成している。このため、の非反転入力端子の電圧は、基準電圧Ｖ１０の電圧（例えば、２．５Ｖ）であるので、その出力端子（図１１のｃ点）の電圧も、ほぼ２．５Ｖになる。これにより、キャパシタＣ１０には、入力映像信号Ｖｉｎの電圧（例えば、２Ｖ）と、差動増幅回路ＯＰ１の出力端子の電圧（例えば、２．５Ｖ）の差分電圧（例えば、０．５Ｖ）が設定される。
【００８０】
時刻Ｔ３１〜時刻Ｔ３２の期間（書き込み期間）では、スイッチＳＷ１１、ＳＷ１３をオンにし、それ以外のスイッチＳＷ１０、ＳＷ１２をオフにする。すなわち、０．５Ｖの差分電圧をキャパシタＣ１０が保持している状態で、差動増幅回路ＯＰ１を用いて、電圧フォロアを構成する。このため差動増幅回路ＯＰ１は、図１１のｂ点の電圧が２．５Ｖになるように、つまり、ｂ点の電圧が基準電圧である２．５Ｖと略等しくなるように、負帰還動作を繰り返す。
【００８１】
具体的には、図１１のａ点は２Ｖであるのに対し、ｅ点は３Ｖであるので、ａ点の電圧がｅ点の電圧に引きずられて上昇する。これに応じて、キャパシタＣ１０の他端側であるｂ点の電圧も２．５Ｖから上昇する。これにより、差動増幅回路ＯＰ１の出力端子の電圧が下降し、信号線Ｓの電圧も下降する。信号線Ｓの電圧が下降すると、それに応じてａ点及びｂ点の電圧も下降する。
【００８２】
そのまま信号線Ｓの電圧が下降すると、ａ点の電圧は２Ｖより低くなり、これに応じてｂ点の電圧も２．５Ｖより低くなる。このため、差動増幅回路ＯＰ１の出力端子の電圧は上昇し、信号線Ｓの電圧も上昇する。このような現象を繰り返して、時刻Ｔ３３以降（安定期間）においては、信号線Ｓの電圧は、入力映像信号Ｖｉｎの電圧である２Ｖに略等しく収束し、安定する。
【００８３】
但し、実際には、図１１のａ点とｃ点とｅ点の電圧は、完全な２Ｖに安定するのではなく、オフセット電圧ΔＶａ３だけずれて、２Ｖ＋ΔＶａ３になる。また、図１１のｂ点の電圧もオフセット電圧ΔＶａ３だけずれて、２．５Ｖ＋ΔＶａ３になる。但し、差動増幅回路ＯＰ１の増幅度は大きいので、オフセット電圧ΔＶａ３は、実質的にほぼ０Ｖと考えることができ、図１１のａ点とｃ点とｅ点の電圧は、実質的に２Ｖに略等しくなると言える。
【００８４】
以上のように、本発明の第４実施形態に係る負荷駆動回路１１によれば、入力映像信号Ｖｉｎと基準電圧Ｖ１０との差分電圧をキャパシタＣ１０に保持した状態で、スイッチＳＷ１１と差動増幅回路ＯＰ１とで、負帰還ループを構成することとしたので、信号線Ｓの電圧を入力映像信号Ｖｉｎの電圧に略等しく設定することができる。
【００８５】
すなわち、時刻Ｔ３１〜時刻Ｔ３２の期間（サンプリング期間）に、スイッチＳＷ１０、ＳＷ１２をオンにして、入力映像信号Ｖｉｎの電圧と基準電圧Ｖ１０の差分電圧をキャパシタＣ１０に保持設定する。そして、時刻Ｔ３２以降にスイッチＳＷ１１、ＳＷ１３をオンにして、キャパシタＣ１０に差分電圧を保持した状態で、負帰還ループを構成したので、信号線Ｓの電圧を入力映像信号Ｖｉｎの電圧に略等しく設定することができる。
【００８６】
なお、本発明は上記実施形態に限定されず種々に変形可能である。例えば上述した実施形態においては、インバータＩＮＶ１〜ＩＮＶ３やしきい値電圧設定機能付インバータ回路７、８、９を３段直列的に接続する例を説明したが、これらの段数は３段に限らず１段以上の奇数段であればよい。また、上述したインバータＩＮＶ１〜ＩＮＶ３の電源電圧は図４の例に限定されるものではなく、さらに、各々のインバータＩＮＶ１〜ＩＮＶ３で電圧Ｖ１、Ｖ２が異なっていてもよい。
【００８７】
また、反転増幅回路１０としてインバータＩＮＶ１〜ＩＮＶ３を用いているが、他の構成の反転増幅回路であってもよい。
【００８８】
さらに、インバータＩＮＶ１〜ＩＮＶ３を非反転の増幅回路にしてもよく、しきい値電圧設定機能付インバータ回路７、８、９に、非反転の増幅回路を加えてもよい。
【００８９】
また、上述した各実施形態においては、スイッチＳＷ１とスイッチＳＷ２とを同時にオン／オフするようにスイッチ切換制御回路１２を構成したが、これらスイッチＳＷ１とスイッチＳＷ２は必ずしも同時にオン／オフする必要はない。スイッチＳＷ１とスイッチＳＷ２は、スイッチＳＷ３がオフしている期間であれば、どちらを先にオンさせてもよい。
【００９０】
さらに、図１０に示した第３実施形態においては、キャパシタを備えていないしきい値電圧設定機能付インバータ回路７を反転増幅回路の最も入力側に設け、これにキャパシタを有するしきい値電圧設定機能付インバータ回路８、９を偶数個直列的に接続してもよい。
【００９１】
【発明の効果】
以上詳細に説明したように、本発明によれば、信号線電圧制御回路が、入力信号の電圧に比べ信号線の電圧が低い場合には信号線の電圧を上昇させるように制御し、入力信号の電圧に比べ信号線の電圧が高い場合には信号線の電圧を降下させるように制御することとしたので、信号線の電圧を入力信号の電圧に略等しい電圧に制御することができる。
【００９２】
また、信号線の電圧の制御を行う前に、信号線電圧制御回路を構成する各インバータの入力端子の電圧をそれぞれのしきい値電圧に設定することとしたので、これらインバータのしきい値電圧にばらつきがあっても、その影響を信号線の電圧に及ぼさないようにすることができる。
【００９３】
したがって、本発明を例えば液晶表示装置の信号線駆動回路に適用した場合には、輝度むらのない表示品質に優れた駆動回路一体型の液晶表示装置が得られる。
【図面の簡単な説明】
【図１】第１実施形態に係る負荷駆動回路の主要部の構成を示す回路図。
【図２】負荷駆動回路全体の構成を示す概略ブロック図。
【図３】図１の負荷駆動回路を信号線駆動回路として用いた液晶表示装置の概略ブロック図。
【図４】本実施形態におけるインバータの回路構成の一例を示す図。
【図５】本実施形態におけるインバータの入出力特性のばらつきを説明する図。
【図６】第１実施形態に係る負荷駆動回路内の各部のタイミング図。
【図７】第２実施形態に係る負荷駆動回路の主要部の構成を示す回路図。
【図８】第２実施形態に係る負荷駆動回路内の各部のタイミング図。
【図９】第２実施形態に係る負荷駆動回路を容量型ＤＡＣ回路の出力に接続した場合のブロック図。
【図１０】第３実施形態に係る負荷駆動回路の主要部の構成を示す回路図。
【図１１】第４実施形態に係る負荷駆動回路の主要部の構成を示す回路図。
【図１２】第４実施形態に係る負荷駆動回路内の各部のタイミング図。
【符号の説明】
１ ＴＦＴ
２ 画素アレイ部
３ 信号線駆動回路
４ 走査線駆動回路
７、８、９ しきい値電圧設定機能付インバータ回路
１０ 反転増幅回路
１１ 負荷駆動回路
１２ スイッチ切換制御回路
Ｓ 信号線
ＳＷ１〜ＳＷ７ スイッチ
ＩＮＶ１ 前段インバータ
ＩＮＶ２ 中段インバータ
ＩＮＶ３ 後段インバータ
Ｃ０〜Ｃ４ キャパシタ
【発明の属する技術分野】
外部からの入力信号を駆動負荷に供給する負荷駆動回路に関し、例えば、駆動回路一体型の液晶表示装置の信号線駆動回路に適用可能な負荷駆動回路に関する。
【０００２】
【従来の技術】
液晶表示装置は、信号線および走査線がマトリクス状に配設された画素アレイ部と、信号線および走査線を駆動する駆動回路とを有する。従来は、画素アレイ部と駆動回路とを別個の基板に形成していたため、液晶表示装置のコストダウンを図ることが困難で、また、液晶表示装置の外形寸法に対する実画面サイズの比率を高めることも難しかった。
【０００３】
【発明が解決しようとする課題】
近年、ガラス基板上にポリシリコンを材料としてＴＦＴ（Thin Film Transistor）を形成する製造技術が進歩してきたため、この技術を利用することにより、画素アレイ部と駆動回路とを同一基板上に形成することも可能になった。
【０００４】
しかしながら、ガラス基板上に均一な特性のポリシリコンＴＦＴを形成することは現状では困難であり、しきい値電圧や移動度などがばらついてしまう。したがって、仮に画素アレイ部と駆動回路を同一基板上に形成したとしても、ＴＦＴの特性のばらつきにより輝度むら等の表示品質の低下が起きるおそれがあり、また、消費電力も増えてしまう。
【０００５】
本発明は、このような点に鑑みてなされたものであり、その目的は、駆動負荷に供給される電圧が、トランジスタの特性のばらつきの影響により変動しないようにし、かつ影響がでる場合でもその影響を最小限に抑えることのできる負荷駆動回路を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る負荷駆動回路は、所定の電圧振幅の入力信号が入力され、この入力信号の電圧を負荷が接続されている信号線に供給する負荷駆動回路であって、第１端子が前記信号線に接続され、前記信号線の電圧が前記入力信号の電圧よりも低い場合には前記信号線の電圧を上昇させるように制御し、前記信号線の電圧が前記入力信号の電圧よりも高い場合には前記信号線の電圧を上昇させるように制御する、信号線電圧制御回路であって、直列的に接続された奇数個のインバータを有し、前記信号線の電圧の制御を行う前に、前記各インバータの入力端子の電圧を前記各インバータのしきい値電圧に設定する、信号線電圧制御回路と、第１端子が前記信号線電圧制御回路の第２端子に接続され、第２端子が前記入力信号が入力される際には前記入力信号の入力端子に接続され、前記信号線電圧制御回路が前記信号線の電圧の制御を行う際には前記信号線に接続される、第１差分電圧保持回路であって、前記信号線電圧制御回路が前記信号線の電圧を制御する際に、前記信号線電圧制御回路の前記各インバータのうち最も入力側に位置するインバータのしきい値電圧と、前記入力信号の電圧との差分電圧を保持する、第１差分電圧保持回路と、前記信号線電圧制御回路が前記信号線の電圧の制御を行う前に、前記第１差分電圧保持回路が保持すべき差分電圧を前記第１差分電圧保持回路に設定する、第１差分電圧設定回路と、を備えることを特徴とする。
【０００７】
また、本発明に係る負荷駆動回路は、所定の電圧振幅の入力信号が入力され、この入力信号の電圧を負荷が接続されている信号線に供給する負荷駆動回路であって、前記信号線の電圧を制御する際には出力端子が前記信号線に接続される反転増幅回路であって、インバータと、前記インバータの入力端子と出力端子の間を前記信号線の電圧を制御する前に一旦接続するスイッチと、前記インバータの入力側に接続された第１キャパシタとを、有するしきい値電圧設定機能付インバータ回路を、奇数個直列的に接続して構成される、反転増幅回路と、一端が前記反転増幅回路の入力端子に接続され、他端が前記入力信号が入力される際には前記入力信号の入力端子に接続され、前記反転増幅回路が前記信号線の電圧の制御を行う際には前記信号線に接続される、第２キャパシタと、前記第２キャパシタの前記一端に接続され、前記反転増幅回路が前記信号線の電圧を制御する際に保持すべき差分電圧を前記第２キャパシタに設定する際に、一定の電圧を供給する、一定電圧供給回路と、を備えることを特徴とする。
【０００８】
さらに、本発明に係る負荷駆動回路は、所定の電圧振幅の入力信号が入力され、この入力信号の電圧を負荷が接続されている信号線に供給する負荷駆動回路であって、前記信号線の電圧を制御する際には出力端子が前記信号線に接続される反転増幅回路であって、最も入力端子側に設けられた第１しきい値電圧設定機能付インバータ回路であって、インバータと、前記インバータの入力端子と出力端子の間を前記信号線の電圧を制御する前に一旦接続するスイッチとを、有する第１しきい値電圧設定機能付インバータ回路と、前記第１しきい値電圧設定機能付インバータ回路に偶数個直列的に接続された第２しきい値電圧設定機能付インバータ回路であって、インバータと、前記インバータの入力端子と出力端子の間を前記信号線の電圧を制御する前に一旦接続するスイッチと、前記インバータの入力側に接続された第１キャパシタとを、有する第２しきい値電圧設定機能付インバータ回路と、有する反転増幅回路と、一端が前記第１しきい値電圧設定機能付インバータ回路の入力端子に接続され、他端が前記入力信号が入力される際には前記入力信号の入力端子に接続され、前記反転増幅回路が前記信号線の電圧の制御を行う際には前記信号線電圧に接続される、第２キャパシタと、を備えることを特徴とする。
【０００９】
また、本発明に係る負荷駆動回路は、所定の電圧振幅の入力信号が入力され、この入力信号の電圧を負荷が接続されている信号線に供給する負荷駆動回路であって、基準電圧が供給される非反転入力端子と、前記信号線に接続される出力端子とを有する差動増幅回路と、前記差動増幅回路の反転入力端子に接続され、前記入力信号の電圧と前記基準電圧との差分電圧を保持する、差分電圧保持回路と、前記差分電圧保持回路に前記差分電圧を保持した状態で、前記差動増幅回路の出力端子と前記差分電圧保持回路とを接続し、前記差分電圧保持回路を含む負帰還ループを構成することにより、前記信号線に電圧を供給する、第１負帰還回路と、を備えることを特徴とする。
【００１０】
本発明に係る液晶表示装置は、信号線および走査線が縦横に形成され、これら各線の交点付近に列設された画素電極を有するた画素アレイ部と、走査線の駆動を行う走査線駆動回路と、信号線の駆動を行う信号線駆動回路と、を同一基板上に形成した液晶表示装置において、前記信号線駆動回路は、上述した負荷駆動回路を備えることを特徴とする。
【００１１】
【発明の実施の形態】
以下、本発明に係る負荷駆動回路について、図面を参照しながら具体的に説明する。以下では、本発明に係る負荷駆動回路を、液晶表示装置の信号線駆動回路に適用した例を説明する。
【００１２】
〔第１実施形態〕
本発明の第１実施形態に係る負荷駆動回路は、信号線の電圧を制御する反転増幅回路の各インバータの入力端子の電圧を、各インバータのしきい値電圧に略等しく設定しておくことにより、各インバータのしきい値電圧にばらつきが生じていても、信号線の電圧を所望の電圧に制御することができるようにしたものである。より詳しくを以下に説明する。
【００１３】
図１は本発明の第１実施形態に係る負荷駆動回路の主要部の構成を示す回路図であり、図２は負荷駆動回路全体の構成を示す概略ブロック図であり、図３は図２に示す負荷駆動回路を信号線駆動回路として用いた液晶表示装置の概略ブロック図である。
【００１４】
図３に示す液晶表示装置は、画素アレイ２と信号線駆動回路３と走査線駆動回路４とを備えている。画素アレイ２には、信号線Ｓ１〜Ｓｎおよび走査線Ｇ１〜Ｇｎが縦横に形成されこれらの交点付近に画素表示用のＴＦＴ１が設けられている。信号線駆動回路３は、各信号線Ｓ１〜Ｓｎを駆動する回路である。走査線駆動回路４は、各走査線Ｇ１〜Ｇｎを駆動する回路である。
【００１５】
図３の液晶表示装置を構成する各部は、同一基板上に形成され、信号線駆動回路３や走査線駆動回路４を構成するトランジスタは、画素表示用のＴＦＴ１と同じ製造プロセスで形成される。
【００１６】
信号線駆動回路３は、図２に示す負荷駆動回路を用いて構成される。図２の負荷駆動回路は、信号線のそれぞれに対応して設けられた負荷駆動回路１１と、これら負荷駆動回路１１内の各種スイッチを切換制御するスイッチ切換制御回路１２とを有する。
【００１７】
図１は負荷駆動回路１１の回路図である。負荷駆動回路１１のそれぞれは、図１に示すように、スイッチＳＷ１〜ＳＷ３と、前段インバータＩＮＶ１と中段インバータＩＮＶ２と後段インバータＩＮＶ３とからなる反転増幅回路１０と、キャパシタＣ１とを、備えて構成されている。負荷駆動回路１１により駆動される信号線Ｓには、図３に示すように、画素表示用のＴＦＴ、液晶容量および補助容量等が接続されており、図１では簡略化のため、信号線Ｓの負荷を等価的に抵抗ＲとキャパシタＣ０とで表している。
【００１８】
スイッチＳＷ１の一端は信号線Ｓに接続され、スイッチＳＷ１の他端はスイッチＳＷ３の一端とキャパシタＣ１の一端に接続されている。スイッチＳＷ３の他端は入力映像信号Ｖｉｎの入力端子に接続されている。キャパシタＣ１の他端は、反転増幅回路１０の入力端子に接続されている。反転増幅回路１０の出力端子は、スイッチＳＷ２の一端に接続されている。スイッチＳＷ２の他端は、上述した信号線Ｓに接続されている。
【００１９】
反転増幅回路１０は、前段インバータＩＮＶ１と中段インバータＩＮＶ２と後段インバータＩＮＶ３とを、直列的に接続することにより構成されている。スイッチＳＷ１〜ＳＷ３は、図２に示したスイッチ切換制御回路１２により切換制御される。
【００２０】
図１では、スイッチＳＷ１とキャパシタＣ１との接続点をａ点とし、キャパシタＣ１と反転増幅回路１０との接続点をｂ点とし、中段インバータＩＮＶ２と後段インバータＩＮＶ３の接続点をｃ点とし、スイッチＳＷ１とスイッチＳＷ２との接続点をｄ点とし、前段インバータＩＮＶ１と中段インバータＩＮＶ２との接続点をｅ点とし、後段インバータＩＮＶ３とスイッチＳＷ２との接続点をｆ点としている。
【００２１】
なお、反転増幅回路１０が本実施形態における信号線電圧制御回路を構成し、キャパシタＣ１が本実施形態における第１差分電圧保持回路を構成し、スイッチＳＷ３が本実施形態における第１差分電圧設定回路を構成する。
【００２２】
図４は、後段インバータＩＮＶ３の回路構成の一例を示す図であるが、他の前段インバータＩＮＶ１や中段インバータＩＮＶ２もこれと同様の構成である。この図４に示すように、後段インバータＩＮＶ３は、Ｐ型のＭＯＳトランジスタＱ１とＮ型のＭＯＳトランジスタＱ２とを備えて構成されている。これらＭＯＳトランジスタＱ１、Ｑ２は、電圧Ｖ１（例えば、１０Ｖ）の基準電圧端子と電圧Ｖ２（例えば、０Ｖ）の基準電圧端子との間に直列的に接続されている。そして、ＭＯＳトランジスタＱ１、Ｑ２のゲート端子は、後段インバータＩＮＶ３の入力端子に共通接続され、ＭＯＳトランジスタＱ１、Ｑ２のドレイン端子は、後段インバータＩＮＶ３の出力端子に共通接続されている。
【００２３】
図５は、本実施形態に係るインバータＩＮＶ１〜ＩＮＶ３の入出力特性を示すグラフである。この図５のグラフの例では、前段インバータＩＮＶ１は、本来であれば５Ｖになるはずのしきい値電圧が、５．５Ｖになっている。中段インバータＩＮＶ２は、本来であれば５Ｖになるはずのしきい値電圧が、４．５Ｖになっている。後段インバータＩＮＶ３は、本来の設計通りの５Ｖのしきい値電圧になっている。このようにインバータＩＮＶ１〜ＩＮＶ３のしきい値電圧がばらつくのは、ガラス基板上に特性の均一なポリシリコンを形成するのは困難であり、このためＭＯＳトランジスタＱ１、Ｑ２の特性もばらつくためである。
【００２４】
図６は図１の負荷駆動回路１１内の各部のタイミング図であり、以下、このタイミング図を用いて図１の負荷駆動回路１１の動作を説明する。
【００２５】
まず、時刻Ｔ１１〜Ｔ１２の期間（サンプリング期間）内に、スイッチ切換制御回路１２は、スイッチＳＷ３をオンにして、それ以外のスイッチであるスイッチＳＷ１、ＳＷ２をオフにする。これにより、図１のａ点の電圧は、入力映像信号Ｖｉｎの電圧に略等しくなる。図６では、入力映像信号Ｖｉｎの電圧が３Ｖである例を示している。但し、スイッチＳＷ１がオフであるので、信号線Ｓ（図１のｄ点）の電圧は、時刻Ｔ１１以前に供給された電圧を維持する。この図６の例では、７Ｖを維持する。
【００２６】
ここで、上述したように、前段インバータＩＮＶ１のしきい値電圧が５．５Ｖであり、中段インバータＩＮＶ２のしきい値電圧が４．５Ｖであり、後段インバータＩＮＶ３のしきい値電圧が５Ｖであると仮定すると、何らかの手段により、この前段インバータＩＮＶ１の入力端子の電圧を５．５Ｖに設定し、中段インバータＩＮＶ２の入力端子の電圧を４．５Ｖに設定し、後段インバータＩＮＶ３の入力端子の電圧を５Ｖに設定する。つまり、インバータＩＮＶ１〜ＩＮＶ３の入力端子の電圧を、インバータＩＮＶ１〜ＩＮＶ３のそれぞれのしきい値電圧に略等しく設定する。このようにインバータＩＮＶ１〜ＩＮＶ３の入力端子の電圧を、しきい値電圧に設定する手法は、後述する他の実施形態で説明する。
【００２７】
このようにインバータＩＮＶ１〜ＩＮＶ３の入力端子をそれぞれのしきい値電圧に略等しく設定することにより、反転増幅回路１０の増幅度を最大値近傍にすることができる。反転増幅回路１０の増幅度とは、反転増幅回路１０の入力電圧の変化量に対する出力電圧の変化量の比をいう。つまり、この設定により、反転増幅回路１０の入力端子の電圧が僅かに変化しただけでも、反転増幅回路１０の出力端子の電圧は、反転して大きく変化することになる。
【００２８】
また、上述したように、図１のａ点の電圧は入力映像信号Ｖｉｎの電圧である３Ｖになっており、図１のｂ点の電圧は上述したｅ点の電圧と同様に５．５Ｖになっている。このため、時刻Ｔ１１〜時刻Ｔ１２の期間（サンプリング期間）では、キャパシタＣ１には、このキャパシタＣ１が後述する時刻Ｔ１２以降で保持すべき、入力映像信号Ｖｉｎの電圧（例えば、３Ｖ）と前段インバータＩＮＶ１のしきい値電圧（例えば、５．５Ｖ）の差分電圧（例えば、２．５Ｖ）が設定される。
【００２９】
次に、時刻Ｔ１２以降の期間（書き込み期間、安定期間）では、スイッチ切換制御回路１２は、スイッチＳＷ１、ＳＷ２をオンにして、これ以外のスイッチであるスイッチＳＷ３をオフにする。時刻Ｔ１２の時点では、図１のａ点は３Ｖであるのに対し、ｄ点は７Ｖである。このため、スイッチＳＷ１がオンすると、ａ点の電圧がｄ点に引きづられて上昇する。キャパシタＣ１は上述した差分電圧（２．５Ｖ）を保持しているので、このキャパシタＣ１の他端側である図１のｂ点の電圧もａ点の電圧に追随して上昇する。
【００３０】
図１のｂ点の電圧が上昇すると、前段インバータＩＮＶ１の論理出力がローレベル（例えば、０Ｖ）になろうとし、中段インバータＩＮＶ２の論理出力がハイレベル（例えば、１０Ｖ）になろうとし、後段インバータＩＮＶ３の論理出力がローレベル（例えば、０Ｖ）になろうとする。つまり、図１のｂ点の電圧が上昇すると、反転増幅回路１０の論理出力が反転してローレベル（例えば、０Ｖ）になろうとする。これにより、信号線Ｓの電圧も下降する。信号線Ｓの電圧が下降すると、それに応じて、図１のａ点、ｂ点の電圧も下降する。
【００３１】
そのまま信号線Ｓ（図１のｄ点）の電圧が下降すると、やがて、信号線Ｓの電圧が入力映像信号Ｖｉｎの電圧である３Ｖに等しくなり、図１のａ点の電圧も３Ｖに等しくなる。キャパシタＣ１は上述した差分電圧（２．５Ｖ）を保持しているので、図１のｂ点の電圧は前段インバータＩＮＶ１のしきい値電圧である５．５Ｖになる。このため、前段インバータＩＮＶ１の論理出力が反転してハイレベル（例えば、１０Ｖ）になろうとし、中段インバータＩＮＶ２の論理出力が反転してローレベル（例えば、０Ｖ）になろうとし、後段インバータＩＮＶ３の論理出力が反転しハイレベル（例えば、１０Ｖ）になろうとする。つまり、図１のｂ点の電圧が３Ｖを下回ると、反転増幅回路１０の論理出力が反転してハイレベル（例えば、１０Ｖ）になろうとする。これにより、信号線Ｓの電圧も上昇する。信号線Ｓの電圧が上昇すると、それに応じて、図１のａ点、ｂ点の電圧も上昇する。このような現象を繰り返して、時刻Ｔ１３以降においては、信号線Ｓの電圧は、入力映像信号Ｖｉｎの電圧である３Ｖに略等しく収束し、安定する。
【００３２】
但し、実際には、図１のａ点とｄ点とｆ点の電圧は、完全な３Ｖに安定するのではなく、オフセット電圧ΔＶａ１だけずれて、３Ｖ＋ΔＶａ１になる。また、図１のｂ点の電圧も、オフセット電圧ΔＶａ１だけずれて、５．５Ｖ＋ΔＶａ１になる。このため、図１のｅ点の電圧は、オフセット電圧ΔＶｂ１だけずれて、５．５Ｖ−ΔＶｂ１になる。また、図１のｃ点の電圧は、オフセット電圧ΔＶｃ１だけずれて、４．５Ｖ＋ΔＶｃ１になる。
【００３３】
しかし、上述したように時刻Ｔ１１〜時刻Ｔ１２の期間でインバータＩＮＶ１〜ＩＮＶ３の入力端子の電圧をそれぞれのしきい値電圧に略等しく設定しているので、反転増幅回路１０の増幅度は極めて大きくなっている。このため、オフセット電圧ΔＶａ１を極めて小さくすることが可能になる。つまり、オフセット電圧ΔＶａ１は、実質的にほぼ０Ｖと考えることができ、図１のｄ点とａ点とｆ点の電圧は、実質的に３Ｖに略等しくなると言える。
【００３４】
以上のように、本発明の第１実施形態に係る負荷駆動回路１１によれば、反転増幅回路１０を構成する前段インバータＩＮＶ１と中段インバータＩＮＶ２と後段インバータＩＮＶ３の入力端子の電圧を、それぞれのしきい値電圧に略等しく設定し、且つ、入力映像信号Ｖｉｎの電圧と前段インバータＩＮＶ１のしきい値電圧との差分電圧をキャパシタＣ１に保持した状態で、スイッチＳＷ１、ＳＷ２と、反転増幅回路１０とで帰還ループを構成することとしたので、信号線Ｓの電圧を入力映像信号Ｖｉｎの電圧に略等しく設定することができる。
【００３５】
すなわち、信号線Ｓの電圧が入力映像信号Ｖｉｎの電圧（図１のａ点の電圧）よりも低くなる場合には、図４に示したインバータＩＮＶ３を構成するＰ型のＭＯＳトランジスタＱ１のソース−ドレイン間抵抗の方が、Ｎ型のＭＯＳトランジスタＱ２のソース−ドレイン間抵抗よりも小さくなり、インバータＩＮＶ３の出力端子から電圧Ｖ１（例えば、１０Ｖ）が供給される。このため、信号線Ｓの電圧が上昇する。
【００３６】
一方、信号線Ｓの電圧が入力映像信号Ｖｉｎの電圧（図１のａ点の電圧）よりも高くなる場合には、図４に示したインバータＩＮＶ３を構成するＰ型のＭＯＳトランジスタＱ１のソース−ドレイン間抵抗の方が、Ｎ型のＭＯＳトランジスタＱ２のソース−ドレイン間抵抗よりも大きくなり、信号線Ｓの電圧が電圧Ｖ２（例えば、０Ｖ）に引き込まれる。このため、信号線Ｓの電圧が下降する。このような動作を繰り返すことにより、信号線Ｓの電圧を、入力映像信号Ｖｉｎの電圧と略等しい電圧に設定することができる。
【００３７】
さらに、インバータＩＮＶ１〜ＩＮＶ３の各入力端子の電圧を、それぞれのしきい値電圧に略等しい電圧に設定し、且つ、前段インバータＩＮＶ１のしきい値電圧と入力映像信号Ｖｉｎの電圧の差分電圧をキャパシタＣ１に保持させることにより、インバータＩＮＶ１〜ＩＮＶ３のしきい値電圧にばらつきがあっても、反転増幅回路１０を増幅度が最大となる状態近傍で動作させることができるので、オフセット電圧ΔＶａ１を可及的に０Ｖに近づけることができ、信号線Ｓの電圧を入力映像信号Ｖｉｎの電圧に略等しく設定することができる。
【００３８】
〔第２実施形態〕
本発明の第２実施形態は、上述した第１実施形態における各インバータＩＮＶ１〜ＩＮＶ３の入力端子のそれぞれの電圧を、各インバータＩＮＶ１〜ＩＮＶ３のしきい値電圧に設定する具体的手法を明らかにしたものである。
【００３９】
図７は本実施形態に係る負荷駆動回路１１の回路図であり、上述した第１実施形態と同様に、液晶表示装置の信号線駆動回路３に用いられるものである。本実施形態に係る負荷駆動回路１１は、上述した図１に示す負荷駆動回路１１に、スイッチＳＷ４〜ＳＷ７とキャパシタＣ２〜Ｃ４とを加えて構成されている。
【００４０】
スイッチＳＷ４の一端は前段インバータＩＮＶ１の入力端子に接続され、スイッチＳＷ４の他端は前段インバータＩＮＶ１の出力端子に接続されている。スイッチＳＷ５の一端は中段インバータＩＮＶ２の入力端子に接続され、スイッチＳＷ５の他端は中段インバータＩＮＶ２の出力端子に接続されている。スイッチＳＷ６の一端は後段インバータＩＮＶ３の入力端子に接続され、スイッチＳＷ６の他端は後段インバータＩＮＶ３の出力端子に接続されている。
【００４１】
キャパシタＣ１の他端と前段インバータＩＮＶ１の入力端子との間には、キャパシタＣ２が接続されており、前段インバータＩＮＶ１の出力端子と中段インバータＩＮＶ２の入力端子との間にはキャパシタＣ３が接続されており、中段インバータＩＮＶ２の出力端子と後段インバータＩＮＶ３の入力端子との間にはキャパシタＣ４が接続されている。
【００４２】
上述した前段インバータＩＮＶ１とキャパシタＣ２とスイッチＳＷ４とで、前段のしきい値電圧設定機能付インバータ回路７を構成し、中段インバータＩＮＶ２とキャパシタＣ３とスイッチＳＷ５とで、中段のしきい値電圧設定機能付インバータ回路８を構成し、後段インバータＩＮＶ３とキャパシタＣ４とスイッチＳＷ６とで、後段のしきい値電圧設定機能付インバータ回路９を構成する。
【００４３】
スイッチＳＷ７の一端はキャパシタＣ１の他端に接続され、スイッチＳＷ７の他端は電圧Ｖ３（例えば、５Ｖ）の基準電圧端子に接続されている。
【００４４】
上述した第１実施形態と同様に、スイッチＳＷ４〜ＳＷ７も、図２に示したスイッチ切換制御回路１２により切換制御される。
【００４５】
図７では、スイッチＳＷ１とキャパシタＣ１との接続点をａ点とし、キャパシタＣ１とキャパシタＣ２との接続点をｂ点とし、中段インバータＩＮＶ２とキャパシタＣ４との接続点をｃ点とし、スイッチＳＷ１とスイッチＳＷ２との接続点をｄ点とし、インバータＩＮＶ１とキャパシタＣ３との接続点をｅ点とし、後段インバータＩＮＶ３とスイッチＳＷ２との接続点をｆ点としている。
【００４６】
なお、反転増幅回路１０が本実施形態における信号線電圧制御回路を構成し、キャパシタＣ１とキャパシタＣ２とスイッチＳＷ７とが本実施形態における第１差分電圧保持回路を構成し、スイッチＳＷ３、ＳＷ４、ＳＷ７が本実施形態における第１差分電圧設定回路を構成し、キャパシタＣ３、Ｃ４のそれぞれが本実施形態における第２差分電圧保持回路を構成し、スイッチＳＷ５、ＳＷ６のそれぞれが本実施形態における第２差分電圧設定回路を構成し、キャパシタＣ１が第３差分電圧保持回路を構成し、キャパシタＣ２が第４差分電圧保持回路を構成し、スイッチＳＷ７が一定電圧供給回路を構成する。
【００４７】
図８は図７の負荷駆動回路１１内の各部のタイミング図であり、以下、このタイミング図を用いて図７の負荷駆動回路１１の動作を説明する。
【００４８】
まず、時刻Ｔ２１〜Ｔ２２の期間（サンプリング期間）内に、スイッチ切換制御回路１２は、スイッチＳＷ３〜ＳＷ７をオンにして、それ以外のスイッチであるスイッチＳＷ１、ＳＷ２をオフにする。これにより、図７のａ点の電圧は、入力映像信号Ｖｉｎの電圧に略等しくなる。図８では、入力映像信号Ｖｉｎの電圧が３Ｖである例を示している。但し、スイッチＳＷ１がオフであるので、信号線Ｓ（図７のｄ点）の電圧は、時刻Ｔ２１以前に供給された電圧を維持する。この図８の例では、７Ｖを維持する。
【００４９】
ここで、前段インバータＩＮＶ１のしきい値電圧が５．５Ｖであり、中段インバータＩＮＶ２のしきい値電圧が４．５Ｖであり、後段インバータＩＮＶ３のしきい値電圧が５Ｖであると仮定すると、スイッチＳＷ４〜ＳＷ６がオンであるので、前段インバータＩＮＶ１の入力端子の電圧は、図７のｅ点と同電圧の５．５Ｖに設定される。中段インバータＩＮＶ２の入力端子の電圧は、図７のｃ点と同電圧の４．５Ｖに設定される。後段インバータＩＮＶ３の入力端子の電圧は、図７のｆ点と同電圧の５Ｖに設定される。つまり、インバータＩＮＶ１〜ＩＮＶ３の入力端子の電圧を、インバータＩＮＶ１〜ＩＮＶ３のそれぞれのしきい値電圧に略等しく設定する。
【００５０】
上述した第１実施形態で説明したように、このようにインバータＩＮＶ１〜ＩＮＶ３の入力端子をそれぞれのしきい値電圧に略等しく設定することにより、反転増幅回路１０の増幅度を最大値近傍にすることができる。
【００５１】
また、上述したように、図７のａ点の電圧は入力映像信号Ｖｉｎの電圧である３Ｖになっている。一方、スイッチＳＷ７がオンであるので、キャパシタＣ１の他端である図７のｆ点の電圧は、電圧Ｖ３（例えば、５Ｖ）になっている。
【００５２】
このため、時刻Ｔ２１〜時刻Ｔ２２の期間（サンプリング期間）では、キャパシタＣ１には、このキャパシタＣ１が後述する時刻Ｔ２２以降で保持すべき、入力映像信号Ｖｉｎの電圧（例えば、３Ｖ）と電圧Ｖ３（例えば、５Ｖ）の差分電圧（例えば、２Ｖ）が設定される。キャパシタＣ２には、このキャパシタＣ２が後述する時刻Ｔ２２以降で保持すべき、電圧Ｖ３（例えば、５Ｖ）と前段インバータＩＮＶ１のしきい値電圧（例えば、５．５Ｖ）との差分電圧（例えば、０．５Ｖ）が設定される。キャパシタＣ３には、このキャパシタＣ３が後述する時刻Ｔ２２以降で保持すべき、前段インバータＩＮＶ１のしきい値電圧（例えば、５．５Ｖ）と中段インバータＩＮＶ２のしきい値電圧（例えば、４．５）の差分電圧（例えば、−１Ｖ）が設定される。キャパシタＣ４には、このキャパシタＣ４が後述する時刻Ｔ２２以降で保持すべき、中段インバータＩＮＶ２のしきい値電圧（例えば、４．５Ｖ）と後段インバータＩＮＶ３のしきい値電圧（例えば、５Ｖ）の差分電圧（例えば、０．５Ｖ）が設定される。
【００５３】
次に、時刻Ｔ２２以降の期間（書き込み期間、安定期間）では、スイッチ切換制御回路１２は、スイッチＳＷ１、ＳＷ２をオンにして、これ以外のスイッチであるスイッチＳＷ３〜ＳＷ７をオフにする。時刻Ｔ２２の時点では、図７のａ点は３Ｖであるのに対し、ｄ点は７Ｖである。このため、スイッチＳＷ１がオンすると、ａ点の電圧がｄ点に引きづられて上昇する。キャパシタＣ１は上述した差分電圧（２Ｖ）を保持しているので、このキャパシタＣ１の他端側である図７のｂ点の電圧もａ点の電圧に追随して上昇する。
【００５４】
図７のｂ点の電圧が上昇すると、キャパシタＣ２が上述した差分電圧（０．５Ｖ）を保持しているので、このキャパシタＣ２の他端側である前段インバータＩＮＶ１の入力端子の電圧も追随して上昇する。前段インバータＩＮＶ１の入力端子の電圧が上昇すると、前段インバータＩＮＶ１の論理出力がローレベル（例えば、０Ｖ）になり、図７のｅ点の電圧が下降する。
【００５５】
図７のｅ点の電圧が下降すると、キャパシタＣ３は上述した差分電圧（−１Ｖ）を保持しているので、このキャパシタＣ３の他端側である中段インバータＩＮＶ２の入力端子の電圧も下降する。中段インバータＩＮＶ２の入力端子の電圧が下降すると、中段インバータＩＮＶ２の論理出力がハイレベル（例えば、１０Ｖ）になり、図７のｃ点の電圧が上昇する。
【００５６】
図７のｃ点の電圧が上昇すると、キャパシタＣ４は上述した差分電圧（０．５Ｖ）を保持しているので、このキャパシタＣ４の他端側である後段インバータＩＮＶ３の入力端子の電圧も上昇する。後段インバータＩＮＶ３の入力端子の電圧が上昇すると、後段インバータＩＮＶ３の論理出力がローレベル（例えば、０Ｖ）になり、図７のｆ点の電圧が下降する。図７のｆ点の電圧が下降すると、図７のｄ点の電圧、つまり、信号線Ｓの電圧も下降する。信号線Ｓの電圧が下降すると、それに応じて、図７のａ点、ｂ点の電圧も下降する。
【００５７】
そのまま信号線Ｓ（図７のｄ点）の電圧が下降すると、やがて、信号線Ｓの電圧が入力映像信号Ｖｉｎの電圧である３Ｖに等しくなり、図７のａ点の電圧も３Ｖに等しくなる。キャパシタＣ１は上述した差分電圧（２Ｖ）を保持しており、キャパシタＣ２も上述した差分電圧（０．５Ｖ）を保持しているので、前段インバータＩＮＶ１の入力端子の電圧は前段インバータＩＮＶ１のしきい値電圧である５．５Ｖになる。このため、前段インバータＩＮＶ１の論理出力が反転してハイレベル（例えば、１０Ｖ）になろうとする。また、キャパシタＣ３は上述した差分電圧（−１Ｖ）を保持しているので、中段インバータＩＮＶ２の論理出力が反転してローレベル（例えば、０Ｖ）になろうとする。さらに、キャパシタＣ４は上述した差分電圧（０．５Ｖ）を保持しているので、後段インバータＩＮＶ３の論理出力が反転しハイレベル（例えば、１０Ｖ）になろうとする。
【００５８】
つまり、図７のａ点の電圧が３Ｖを下回ると、反転増幅回路１０の論理出力が反転してハイレベル（例えば、１０Ｖ）になろうとする。これにより、信号線Ｓの電圧も上昇する。信号線Ｓの電圧が上昇すると、それに応じて、図７のａ点、ｂ点の電圧も上昇する。このような現象を繰り返して、時刻Ｔ２３以降においては、信号線Ｓの電圧は、入力映像信号Ｖｉｎの電圧である３Ｖに略等しく収束し、安定する。
【００５９】
但し、実際には、図７のａ点とｄ点とｆ点の電圧は、完全な３Ｖに安定するのではなく、オフセット電圧ΔＶａ２だけずれて、３Ｖ＋ΔＶａ２になる。また、図７のｂ点の電圧もオフセット電圧ΔＶａ２だけずれて、５Ｖ＋ΔＶａ２になる。このため、図７のｅ点の電圧は、オフセット電圧ΔＶｂ２だけずれて、５．５Ｖ−ΔＶｂ２になる。また、図７のｃ点の電圧は、オフセット電圧ΔＶｃ２だけずれて、４．５Ｖ＋ΔＶｃ２になる。
【００６０】
しかし、上述したように時刻Ｔ２１〜時刻Ｔ２２の期間でインバータＩＮＶ１〜ＩＮＶ３の入力端子の電圧をそれぞれのしきい値電圧に略等しく設定しているので、反転増幅回路１０の増幅度は極めて大きくなっている。このため、オフセット電圧ΔＶａ２を極めて小さくすることが可能になる。つまり、オフセット電圧ΔＶａ２は、実質的にほぼ０Ｖと考えることができ、図７のａ点とｄ点とｆ点の電圧は、実質的に３Ｖに略等しくなると言える。
【００６１】
次に、図９に基づいて、図７の負荷駆動回路１１にスイッチＳＷ７を設け、図７のｂ点に電圧Ｖ３（例えば、５Ｖ）を供給した理由について説明する。この図９は、容量型ＤＡＣ（Digital Analog Converter）回路１３に負荷駆動回路１１を接続した例を示す図である。
【００６２】
図９に示すように、図７の負荷駆動回路１１の入力側に容量型ＤＡＣ回路１３を接続した場合、図７に示すキャパシタＣ１が容量型ＤＡＣ回路１３から見た際の出力負荷になる。キャパシタＣ１の一端側である図７のａ点には、容量型ＤＡＣ回路１３の出力である入力映像信号Ｖｉｎが供給される。このため、キャパシタＣ１の他端側である図７のｂ点の電圧は、キャパシタＣ１に差分電圧を設定する際には、一定の固定された電圧にしておく必要がある。つまり、前段インバータＩＮＶ１のしきい値電圧により図７のｂ点の電圧がばらつくようにしておくと、容量型ＤＡＣ回路１３の出力が図７のａ点に正常に出力されない可能性がある。このため、本実施形態においては、キャパシタＣ１に差分電圧を設定する時刻Ｔ２１〜時刻Ｔ２２の期間（サンプリング期間）では、スイッチＳＷ７をオンにすることにより、キャパシタＣ１の他端側である図７のｂ点の電圧を５Ｖに固定にしているのである。
【００６３】
以上のように、本発明の第２実施形態に係る負荷駆動回路１１によれば、反転増幅回路１０を構成する前段インバータＩＮＶ１と中段インバータＩＮＶ２と後段インバータＩＮＶ３の入力端子の電圧を、それぞれのしきい値電圧に略等しく設定し、且つ、各所の差分電圧をキャパシタＣ１〜Ｃ４に保持した状態で、スイッチＳＷ１、ＳＷ２と、反転増幅回路１０とで帰還ループを構成することとしたので、信号線Ｓの電圧を入力映像信号Ｖｉｎの電圧に略等しく設定することができる。
【００６４】
すなわち、時刻Ｔ２１〜時刻Ｔ２２の期間（サンプリング期間）に、入力映像信号Ｖｉｎの電圧と前段インバータＩＮＶ１のしきい値電圧との差分電圧をキャパシタＣ１とキャパシタＣ２に保持設定し、前段インバータＩＮＶ１のしきい値電圧と中段インバータＩＮＶ２のしきい値電圧との差分電圧をキャパシタＣ３に保持設定し、中段インバータＩＮＶ２のしきい値電圧と後段インバータＩＮＶ３のしきい値電圧をキャパシタＣ４に保持設定することとしたので、インバータＩＮＶ１〜ＩＮＶ３のしきい値電圧にばらつきがあっても、反転増幅回路１０を増幅度が最大となる状態近傍で動作させることができ、信号線Ｓの電圧を入力映像信号Ｖｉｎの電圧に略等しく設定することができる。
【００６５】
また、時刻Ｔ２１〜時刻Ｔ２２の期間（サンプリング期間）において、キャパシタＣ１の他端側である図７のｂ点の電圧を電圧Ｖ３（例えば、５Ｖ）に固定するようにしたので、容量型ＤＡＣ回路１３からこの負荷駆動回路１１に入力映像信号Ｖｉｎを供給するようにしても、図７のａ点に正常に入力映像信号Ｖｉｎを供給することができ、正常な負荷駆動を行うことができる。
【００６６】
〔第３実施形態〕
本発明の第３実施形態は、上述した第２実施形態に係る負荷駆動回路１１からスイッチＳＷ７とキャパシタＣ２とを省くことにより、回路構成の簡略化を図ったものである。
【００６７】
図１０は、本実施形態に係る負荷駆動回路１１の回路図である。この図１０に示すように、本実施形態に係る負荷駆動回路１１においては、最も入力側に位置するしきい値電圧設定機能付インバータ回路７には、キャパシタＣ２は設けられておらず、前段インバータＩＮＶ１の入力端子は、直接的にキャパシタＣ１の他端に接続されている。したがって、キャパシタＣ１には、入力映像信号Ｖｉｎの電圧と前段インバータＩＮＶ１のしきい値電圧との差分電圧が保持される。
【００６８】
そして、反転増幅回路１０が本実施形態における信号線電圧制御回路を構成し、キャパシタＣ１が本実施形態における第１差分電圧保持回路を構成し、スイッチＳＷ３、ＳＷ４が本実施形態における第１差分電圧設定回路を構成し、キャパシタＣ３、Ｃ４のそれぞれが本実施形態における第２差分電圧保持回路を構成し、スイッチＳＷ５、ＳＷ６のそれぞれが本実施形態における第２差分電圧設定回路を構成を構成する。
【００６９】
本実施形態に係る負荷駆動回路１１の動作は、上述した第１実施形態（図６）と同様であるので、その詳しい説明は省略する。
【００７０】
〔第４実施形態〕
本発明の第４実施形態は、差動増幅回路を用いて、上述した実施形態と同様の動作をする負荷駆動回路１１を実現したものである。
【００７１】
図１１は本実施形態に係る負荷駆動回路１１の回路図であり、上述した実施形態と同様に、液晶表示装置の信号線駆動回路３に用いられるものである。本実施形態に係る負荷駆動回路１１は、スイッチＳＷ１０〜ＳＷ１３と、差動増幅回路ＯＰ１と、キャパシタＣ１０とを備えて構成されている。
【００７２】
スイッチＳＷ１０の一端に、入力映像信号Ｖｉｎが供給される。このスイッチＳＷ１０の他端は、キャパシタＣ１０の一端と、スイッチＳＷ１１の一端に接続されている。キャパシタＣ１０の他端は、スイッチＳＷ１２の一端と、差動増幅回路ＯＰ１の反転入力端子とに接続されている。差動増幅回路ＯＰ１の非反転入力端子には、基準電圧Ｖ１０が供給されている。
【００７３】
スイッチＳＷ１１及びスイッチＳＷ１２の他端は、差動増幅回路ＯＰ１の出力端子と、スイッチＳＷ１３の一端に接続されている。スイッチＳＷ１３の他端は、信号線Ｓに接続されている。
【００７４】
上述した実施形態と同様に、スイッチＳＷ１０〜ＳＷ１３は、図２に示したスイッチ切換制御回路１２により切換制御される。
【００７５】
図１１では、スイッチＳＷ１０とキャパシタＣ１０との接続点をａ点とし、キャパシタＣ１０とスイッチＳＷ１２との接続点をｂ点とし、スイッチＳＷ１２とスイッチＳＷ１３との接続点をｃ点とし、差動増幅回路ＯＰ１の非反転入力端子と基準電圧Ｖ１０との接続点をｄ点とし、スイッチＳＷ１３と抵抗Ｒとの接続点をｅ点としている。
【００７６】
なお、キャパシタＣ１０が本実施形態における差分電圧保持回路を構成し、スイッチＳＷ１１とキャパシタＣ１０が本実施形態における第１負帰還回路を構成し、スイッチＳＷ１２が本実施形態における第２負帰還回路を構成する。
【００７７】
図１２は図１１の負荷駆動回路１１内の各部のタイミング図であり、以下、このタイミング図を用いて図１１の負荷駆動回路１１の動作を説明する。
【００７８】
まず、時刻Ｔ３１〜Ｔ３２の期間（サンプリング期間）内に、スイッチ切換制御回路１２は、スイッチＳＷ１０、ＳＷ１２をオンにして、それ以外のスイッチであるスイッチＳＷ１１、ＳＷ１３をオフにする。これにより、図１１のａ点の電圧は、入力映像信号Ｖｉｎの電圧に略等しくなる。図１２では、入力映像信号Ｖｉｎの電圧が２Ｖである例を示している。但し、スイッチＳＷ１１がオフであるので、信号線Ｓ（図１１のｅ点）の電圧は、時刻Ｔ３１以前に供給された電圧を維持する。この図１２の例では、３Ｖを維持する。
【００７９】
ここで、スイッチＳＷ１２がオンであるので、差動増幅回路ＯＰ１の出力端子の電圧は、そのまま反転入力端子にフィードバックされる。したがって、差動増幅回路ＯＰ１は電圧フォロアを構成している。このため、の非反転入力端子の電圧は、基準電圧Ｖ１０の電圧（例えば、２．５Ｖ）であるので、その出力端子（図１１のｃ点）の電圧も、ほぼ２．５Ｖになる。これにより、キャパシタＣ１０には、入力映像信号Ｖｉｎの電圧（例えば、２Ｖ）と、差動増幅回路ＯＰ１の出力端子の電圧（例えば、２．５Ｖ）の差分電圧（例えば、０．５Ｖ）が設定される。
【００８０】
時刻Ｔ３１〜時刻Ｔ３２の期間（書き込み期間）では、スイッチＳＷ１１、ＳＷ１３をオンにし、それ以外のスイッチＳＷ１０、ＳＷ１２をオフにする。すなわち、０．５Ｖの差分電圧をキャパシタＣ１０が保持している状態で、差動増幅回路ＯＰ１を用いて、電圧フォロアを構成する。このため差動増幅回路ＯＰ１は、図１１のｂ点の電圧が２．５Ｖになるように、つまり、ｂ点の電圧が基準電圧である２．５Ｖと略等しくなるように、負帰還動作を繰り返す。
【００８１】
具体的には、図１１のａ点は２Ｖであるのに対し、ｅ点は３Ｖであるので、ａ点の電圧がｅ点の電圧に引きずられて上昇する。これに応じて、キャパシタＣ１０の他端側であるｂ点の電圧も２．５Ｖから上昇する。これにより、差動増幅回路ＯＰ１の出力端子の電圧が下降し、信号線Ｓの電圧も下降する。信号線Ｓの電圧が下降すると、それに応じてａ点及びｂ点の電圧も下降する。
【００８２】
そのまま信号線Ｓの電圧が下降すると、ａ点の電圧は２Ｖより低くなり、これに応じてｂ点の電圧も２．５Ｖより低くなる。このため、差動増幅回路ＯＰ１の出力端子の電圧は上昇し、信号線Ｓの電圧も上昇する。このような現象を繰り返して、時刻Ｔ３３以降（安定期間）においては、信号線Ｓの電圧は、入力映像信号Ｖｉｎの電圧である２Ｖに略等しく収束し、安定する。
【００８３】
但し、実際には、図１１のａ点とｃ点とｅ点の電圧は、完全な２Ｖに安定するのではなく、オフセット電圧ΔＶａ３だけずれて、２Ｖ＋ΔＶａ３になる。また、図１１のｂ点の電圧もオフセット電圧ΔＶａ３だけずれて、２．５Ｖ＋ΔＶａ３になる。但し、差動増幅回路ＯＰ１の増幅度は大きいので、オフセット電圧ΔＶａ３は、実質的にほぼ０Ｖと考えることができ、図１１のａ点とｃ点とｅ点の電圧は、実質的に２Ｖに略等しくなると言える。
【００８４】
以上のように、本発明の第４実施形態に係る負荷駆動回路１１によれば、入力映像信号Ｖｉｎと基準電圧Ｖ１０との差分電圧をキャパシタＣ１０に保持した状態で、スイッチＳＷ１１と差動増幅回路ＯＰ１とで、負帰還ループを構成することとしたので、信号線Ｓの電圧を入力映像信号Ｖｉｎの電圧に略等しく設定することができる。
【００８５】
すなわち、時刻Ｔ３１〜時刻Ｔ３２の期間（サンプリング期間）に、スイッチＳＷ１０、ＳＷ１２をオンにして、入力映像信号Ｖｉｎの電圧と基準電圧Ｖ１０の差分電圧をキャパシタＣ１０に保持設定する。そして、時刻Ｔ３２以降にスイッチＳＷ１１、ＳＷ１３をオンにして、キャパシタＣ１０に差分電圧を保持した状態で、負帰還ループを構成したので、信号線Ｓの電圧を入力映像信号Ｖｉｎの電圧に略等しく設定することができる。
【００８６】
なお、本発明は上記実施形態に限定されず種々に変形可能である。例えば上述した実施形態においては、インバータＩＮＶ１〜ＩＮＶ３やしきい値電圧設定機能付インバータ回路７、８、９を３段直列的に接続する例を説明したが、これらの段数は３段に限らず１段以上の奇数段であればよい。また、上述したインバータＩＮＶ１〜ＩＮＶ３の電源電圧は図４の例に限定されるものではなく、さらに、各々のインバータＩＮＶ１〜ＩＮＶ３で電圧Ｖ１、Ｖ２が異なっていてもよい。
【００８７】
また、反転増幅回路１０としてインバータＩＮＶ１〜ＩＮＶ３を用いているが、他の構成の反転増幅回路であってもよい。
【００８８】
さらに、インバータＩＮＶ１〜ＩＮＶ３を非反転の増幅回路にしてもよく、しきい値電圧設定機能付インバータ回路７、８、９に、非反転の増幅回路を加えてもよい。
【００８９】
また、上述した各実施形態においては、スイッチＳＷ１とスイッチＳＷ２とを同時にオン／オフするようにスイッチ切換制御回路１２を構成したが、これらスイッチＳＷ１とスイッチＳＷ２は必ずしも同時にオン／オフする必要はない。スイッチＳＷ１とスイッチＳＷ２は、スイッチＳＷ３がオフしている期間であれば、どちらを先にオンさせてもよい。
【００９０】
さらに、図１０に示した第３実施形態においては、キャパシタを備えていないしきい値電圧設定機能付インバータ回路７を反転増幅回路の最も入力側に設け、これにキャパシタを有するしきい値電圧設定機能付インバータ回路８、９を偶数個直列的に接続してもよい。
【００９１】
【発明の効果】
以上詳細に説明したように、本発明によれば、信号線電圧制御回路が、入力信号の電圧に比べ信号線の電圧が低い場合には信号線の電圧を上昇させるように制御し、入力信号の電圧に比べ信号線の電圧が高い場合には信号線の電圧を降下させるように制御することとしたので、信号線の電圧を入力信号の電圧に略等しい電圧に制御することができる。
【００９２】
また、信号線の電圧の制御を行う前に、信号線電圧制御回路を構成する各インバータの入力端子の電圧をそれぞれのしきい値電圧に設定することとしたので、これらインバータのしきい値電圧にばらつきがあっても、その影響を信号線の電圧に及ぼさないようにすることができる。
【００９３】
したがって、本発明を例えば液晶表示装置の信号線駆動回路に適用した場合には、輝度むらのない表示品質に優れた駆動回路一体型の液晶表示装置が得られる。
【図面の簡単な説明】
【図１】第１実施形態に係る負荷駆動回路の主要部の構成を示す回路図。
【図２】負荷駆動回路全体の構成を示す概略ブロック図。
【図３】図１の負荷駆動回路を信号線駆動回路として用いた液晶表示装置の概略ブロック図。
【図４】本実施形態におけるインバータの回路構成の一例を示す図。
【図５】本実施形態におけるインバータの入出力特性のばらつきを説明する図。
【図６】第１実施形態に係る負荷駆動回路内の各部のタイミング図。
【図７】第２実施形態に係る負荷駆動回路の主要部の構成を示す回路図。
【図８】第２実施形態に係る負荷駆動回路内の各部のタイミング図。
【図９】第２実施形態に係る負荷駆動回路を容量型ＤＡＣ回路の出力に接続した場合のブロック図。
【図１０】第３実施形態に係る負荷駆動回路の主要部の構成を示す回路図。
【図１１】第４実施形態に係る負荷駆動回路の主要部の構成を示す回路図。
【図１２】第４実施形態に係る負荷駆動回路内の各部のタイミング図。
【符号の説明】
１ ＴＦＴ
２ 画素アレイ部
３ 信号線駆動回路
４ 走査線駆動回路
７、８、９ しきい値電圧設定機能付インバータ回路
１０ 反転増幅回路
１１ 負荷駆動回路
１２ スイッチ切換制御回路
Ｓ 信号線
ＳＷ１〜ＳＷ７ スイッチ
ＩＮＶ１ 前段インバータ
ＩＮＶ２ 中段インバータ
ＩＮＶ３ 後段インバータ
Ｃ０〜Ｃ４ キャパシタ
Claims (3)
- 所定の電圧振幅の入力信号が入力され、この入力信号の電圧を負荷が接続されている信号線に供給する負荷駆動回路であって、
第１端子が前記信号線に接続され、前記信号線の電圧が前記入力信号の電圧よりも低い場合には前記信号線の電圧を上昇させるように制御し、前記信号線の電圧が前記入力信号の電圧よりも高い場合には前記信号線の電圧を降下させるように制御する、信号線電圧制御回路であって、直列的に接続された奇数個のインバータを有し、前記信号線の電圧の制御を行う前に、前記各インバータの入力端子の電圧を前記各インバータのしきい値電圧に設定する、信号線電圧制御回路と、
第１端子が前記信号線電圧制御回路の第２端子に接続され、第２端子が前記入力信号が入力される際には前記入力信号の入力端子に接続され、前記信号線電圧制御回路が前記信号線の電圧の制御を行う際には前記信号線に接続される、第１差分電圧保持回路であって、前記信号線電圧制御回路が前記信号線の電圧を制御する際に、前記信号線電圧制御回路の前記各インバータのうち最も入力側に位置するインバータのしきい値電圧と、前記入力信号の電圧との差分電圧を保持する、第１差分電圧保持回路と、
前記信号線電圧制御回路が前記信号線の電圧の制御を行う前に、前記第１差分電圧保持回路が保持すべき差分電圧を前記第１差分電圧保持回路に設定する、第１差分電圧設定回路と、
を備えており、
前記第１差分電圧設定回路は、
前記第１差分電圧保持回路の前記第２端子と前記入力信号の前記入力端子とを接続するスイッチと、
前記信号線電圧制御回路の最も入力側に位置するインバータの入力端子と出力端子とを接続するスイッチと、
を備えており、
前記第１差分電圧保持回路は、
前記入力信号が入力される際には前記入力信号の前記入力端子に接続され、前記信号線電圧制御回路が前記信号線電圧の制御を行う際には前記信号線に接続される、第２差分電圧保持回路と、
前記第２差分電圧保持回路と前記信号線電圧制御回路の最も入力側に位置する前記インバータとの間に接続された第３差分電圧保持回路と、
前記第２差分電圧保持回路と前記第３差分電圧保持回路との間に、任意の期間、一定の電圧を供給する一定電圧供給回路と、
を備えており、
前記第１差分電圧保持回路が保持すべき差分電圧を前記第１差分電圧保持回路に設定する際には、前記一定電圧供給回路から前記第２差分電圧保持回路と前記第３差分電圧保持回路との間に前記一定の電圧を供給する、
ことを特徴とする負荷駆動回路。 - 前記第２差分電圧保持回路は、キャパシタから構成されており、
前記第３差分電圧保持回路も、キャパシタから構成されている、
ことを特徴とする請求項１に記載の負荷駆動回路。 - 所定の電圧振幅の入力信号が入力され、この入力信号の電圧を負荷が接続されている信号線に供給する負荷駆動回路であって、
前記信号線の電圧を制御する際には出力端子が前記信号線に接続される反転増幅回路であって、インバータと、前記インバータの入力端子と出力端子の間を前記信号線の電圧を制御する前に一旦接続するスイッチと、前記インバータの入力側に接続された第１キャパシタとを、有するしきい値電圧設定機能付インバータ回路を、奇数個直列的に接続して構成される、反転増幅回路と、
一端が前記反転増幅回路の入力端子に接続され、他端が前記入力信号が入力される際には前記入力信号の入力端子に接続され、前記反転増幅回路が前記信号線の電圧の制御を行う際には前記信号線に接続される、第２キャパシタと、
前記第２キャパシタの前記一端に接続され、前記反転増幅回路が前記信号線の電圧を制御する際に保持すべき差分電圧を前記第２キャパシタに設定する際に、一定の電圧を供給する、一定電圧供給回路と、
を備えることを特徴とする負荷駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000315573A JP4772181B2 (ja) | 1999-10-29 | 2000-10-16 | 負荷駆動回路 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1999309173 | 1999-10-29 | ||
| JP11-309173 | 1999-10-29 | ||
| JP30917399 | 1999-10-29 | ||
| JP2000315573A JP4772181B2 (ja) | 1999-10-29 | 2000-10-16 | 負荷駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001195044A JP2001195044A (ja) | 2001-07-19 |
| JP4772181B2 true JP4772181B2 (ja) | 2011-09-14 |
Family
ID=26565856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000315573A Expired - Fee Related JP4772181B2 (ja) | 1999-10-29 | 2000-10-16 | 負荷駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4772181B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101022581B1 (ko) * | 2003-12-30 | 2011-03-16 | 엘지디스플레이 주식회사 | 아날로그 버퍼 및 그를 이용한 액정 표시 장치 및 그 구동방법 |
| JP2005283623A (ja) * | 2004-03-26 | 2005-10-13 | Casio Comput Co Ltd | 出力回路及び表示駆動装置 |
| KR101102036B1 (ko) | 2005-02-03 | 2012-01-04 | 엘지디스플레이 주식회사 | 아날로그 버퍼와 그를 이용한 액정 표시 장치 및 그 구동방법 |
| TWM455957U (zh) * | 2013-01-14 | 2013-06-21 | Richtek Technology Corp | 面板控制電路與多晶片模組 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58147209A (ja) * | 1982-02-26 | 1983-09-02 | Toshiba Corp | 増幅回路 |
| JPS59116997A (ja) * | 1982-12-23 | 1984-07-06 | Yokogawa Hokushin Electric Corp | サンプル・ホ−ルド回路 |
| JPH07114080B2 (ja) * | 1986-03-31 | 1995-12-06 | ソニー株式会社 | サンプルホ−ルド回路 |
-
2000
- 2000-10-16 JP JP2000315573A patent/JP4772181B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001195044A (ja) | 2001-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7903078B2 (en) | Data driver and display device | |
| JP4001948B2 (ja) | ビデオ表示装置 | |
| JP4485776B2 (ja) | 液晶表示装置および液晶表示装置の制御方法 | |
| US8487922B2 (en) | Capacitive load drive circuit and display device including the same | |
| JP2002041001A (ja) | 画像表示装置およびその駆動方法 | |
| JP2005333635A (ja) | アナログバッファ及びこれを有する表示装置並びにアナログバッファの駆動方法 | |
| CN111508449B (zh) | 电压供给电路、显示驱动电路、显示装置和显示驱动方法 | |
| WO2008026350A1 (fr) | Dispositif d'affichage | |
| US20050264513A1 (en) | Shift resistor circuit and method of operating the same | |
| US20030030617A1 (en) | Analog buffer and method of driving the same | |
| US6603456B1 (en) | Signal amplifier circuit load drive circuit and liquid crystal display device | |
| JP2008112143A (ja) | ソースフォロワー型アナログバッファ、その補償動作方法およびそれを用いたディスプレイ | |
| US20050190139A1 (en) | Load capacity driving circuit and liquid crystal driving circuit | |
| US7145540B2 (en) | Display device with variable-bias driver | |
| JP3883817B2 (ja) | 表示装置 | |
| JP4772181B2 (ja) | 負荷駆動回路 | |
| JP4145988B2 (ja) | アナログバッファおよび表示装置 | |
| KR100377494B1 (ko) | 부하 구동 회로 및 액정 표시 장치 | |
| JP4535537B2 (ja) | 負荷駆動回路および液晶表示装置 | |
| JPH0990917A (ja) | データ・ライン駆動回路 | |
| JP4542633B2 (ja) | 負荷駆動回路および液晶表示装置 | |
| US7342452B2 (en) | Control circuit for operational amplifier and method thereof | |
| JP2004093887A (ja) | 表示装置 | |
| JP4515563B2 (ja) | 負荷駆動回路および液晶表示装置 | |
| JP4614218B2 (ja) | 液晶ディスプレイの駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070427 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070926 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110310 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110527 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110622 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4772181 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |