KR100377494B1 - 부하 구동 회로 및 액정 표시 장치 - Google Patents

Abstract

신호선에 공급되는 전압이 반전 증폭 회로의 특성 변동의 영향을 받지 않도록 한 부하 구동 회로를 제공하기 위한 것이다.

신호선(S)의 전압을 제어하는 반전 증폭 회로(10)를 설치한다. 이 반전 증폭 회로(10)가 신호선(S)의 제어를 행하기 전에, 반전 증폭 회로(10)를 구성하는 인버터(INV1∼INV3)의 입력 단자의 전압을 각각의 임계치 전압과 거의 동일하게 설정한다. 이에 따라, 인버터(INV1∼INV3)의 임계치 전압에 변동이 있더라도, 신호선(S)의 전압에는 영향이 미치지 않도록 할 수 있다.

Description

부하 구동 회로 및 액정 표시 장치{LOAD DRIVING CIRCUIT AND LIQUID CRYSTAL DISPLAY}

외부에서의 입력 신호를 구동 부하에 공급하는 부하 구동 회로에 관한 것으로, 예를 들면 구동 회로 일체형의 액정 표시 장치의 신호선 구동 회로에 적용 가능한 부하 구동 회로에 관한 것이다.

액정 표시 장치는 신호선 및 주사선이 매트릭스형으로 배치된 화소 어레이부와, 신호선 및 주사선을 구동하는 구동 회로를 갖는다. 종래는, 화소 어레이부와 구동 회로를 별개의 기판에 형성하고 있었기 때문에, 액정 표시 장치의 비용 절감을 도모하는 것이 곤란하고, 또한 액정 표시 장치의 외형 치수에 대한 실 화면 사이즈의 비율을 높이는 것도 어려웠다.

최근, 글래스 기판 상에 폴리실리콘을 재료로 하여 TFT(Thin Film Transistor)를 형성하는 제조 기술이 진보되어 왔기 때문에, 이 기술을 이용함으로써 화소 어레이부와 구동 회로를 동일 기판 상에 형성하는 것도 가능하게 되었다.

그러나, 유리 기판 상에 균일한 특성의 폴리실리콘 TFT를 형성하는 것은 현상황에서는 곤란하고, 임계치 전압이나 이동도 등이 변동되어 버린다. 따라서, 만일 화소 어레이부와 구동 회로를 동일 기판 상에 형성하였다고 해도, TFT의 특성 변동에 의해 휘도 얼룩 등의 표시 품질의 저하가 일어날 우려가 있고, 또한 소비 전력도 증가해 버린다.

본 발명은 이러한 점을 감안하여 이루어진 것으로, 그 목적은 구동 부하에공급되는 전압이 트랜지스터의 특성 변동의 영향에 의해 변동되지 않게 하고, 또한 영향이 생기는 경우라도 그 영향을 최소한으로 억제할 수 있는 부하 구동 회로를 제공하는 것에 있다.

상기 과제를 해결하기 위해서, 본 발명에 따른 부하 구동 회로는, 소정의 전압 진폭의 입력 신호가 입력되고, 이 입력 신호의 전압을 부하가 접속되어 있는 신호선에 공급하는 부하 구동 회로에 있어서, 제1 단자가 상기 신호선에 접속되어, 상기 신호선의 전압이 상기 입력 신호의 전압보다도 낮은 경우에는 상기 신호선의 전압을 상승시키도록 제어하고, 상기 신호선의 전압이 상기 입력 신호의 전압보다도 높은 경우에는 상기 신호선의 전압을 상승시키도록 제어하는 신호선 전압 제어 회로로서, 직렬적으로 접속된 홀수개의 인버터를 지니고, 상기 신호선의 전압 제어를 행하기 전에, 상기 각 인버터의 입력 단자의 전압을 상기 각 인버터의 임계치 전압으로 설정하는 신호선 전압 제어 회로와; 제1 단자가 상기 신호선 전압 제어 회로의 제2 단자에 접속되어, 제2 단자가 상기 입력 신호가 입력될 때는 상기 입력 신호의 입력 단자에 접속되고, 상기 신호선 전압 제어 회로가 상기 신호선의 전압 제어를 행할 때는 상기 신호선에 접속되는 제l 차분 전압 보유 회로로서, 상기 신호선 전압 제어 회로가 상기 신호선의 전압을 제어할 때에, 상기 신호선 전압 제어 회로의 상기 각 인버터 중 가장 입력측에 위치하는 인버터의 임계치 전압과, 상기 입력 신호의 전압과의 차분 전압을 보유하는 제1 차분 전압 보유 회로와; 상기 신호선 전압 제어 회로가 상기 신호선의 전압 제어를 행하기 전에, 상기 제1 차분 전압 보유 회로가 보유해야 할 차분 전압을 상기 제l 차분 전압 보유 회로에 설정하는 제1 차분 전압 설정 회로를 포함하는 것을 특징으로 한다.

또한, 본 발명에 따른 부하 구동 회로는, 소정의 전압 진폭의 입력 신호가 입력되고, 이 입력 신호의 전압을 부하가 접속되어 있는 신호선에 공급하는 부하 구동 회로에 있어서, 상기 신호선의 전압을 제어할 때에는 출력 단자가 상기 신호선에 접속되는 반전 증폭 회로로서, 인버터와, 상기 인버터의 입력 단자와 출력 단자의 사이를 상기 신호선의 전압을 제어하기 전에 일단 접속하는 스위치와, 상기 인버터의 입력측에 접속된 제1 캐패시터를 갖는 임계치 전압 설정 기능 부여 인버터 회로를 홀수개 직렬적으로 접속하여 구성되는 반전 증폭 회로와; 한 단이 상기 반전 증폭 회로의 입력 단자에 접속되고, 다른 단이 상기 입력 신호가 입력될 때는 상기 입력 신호의 입력 단자에 접속되며, 상기 반전 증폭 회로가 상기 신호선의 전압 제어를 행할 때는 상기 신호선에 접속되는 제2 캐패시터와; 상기 제2 캐패시터의 상기 한 단에 접속되어, 상기 반전 증폭 회로가 상기 신호선의 전압을 제어할 때에 보유해야 할 차분 전압을 상기 제2 캐패시터에 설정할 때에 일정한 전압을 공급하는 일정 전압 공급 회로를 포함하는 것을 특징으로 한다.

또한, 본 발명에 따른 부하 구동 회로는, 소정의 전압 진폭의 입력 신호가 입력되어, 이 입력 신호의 전압을 부하가 접속되어 있는 신호선에 공급하는 부하 구동 회로에 있어서, 상기 신호선의 전압을 제어할 때에는 출력 단자가 상기 신호선에 접속되는 반전 증폭 회로로서: 가장 입력 단자측에 설치된 제1 임계치 전압 설정 기능 부여 인버터 회로로서, 인버터와, 상기 인버터의 입력 단자와 출력 단자의 사이를 상기 신호선의 전압을 제어하기 전에 일단 접속하는 스위치를 갖는 제1 임계치 전압 설정 기능 부여 인버터 회로와, 상기 제l 임계치 전압 설정 기능 부여 인버터 회로에 짝수개 직렬적으로 접속된 제2 임계치 전압 설정 기능 부여 인버터 회로로서, 인버터와, 상기 인버터의 입력 단자와 출력 단자의 사이를 상기 신호선의 전압을 제어하기 전에 일단 접속하는 스위치와, 상기 인버터의 입력측에 접속된 제1 캐패시터를 갖는 제2 임계치 전압 설정 기능 부여 인버터 회로를 반전 증폭 회로와; 한 단이 상기 제1 임계치 전압 설정 기능 부여 인버터 회로의 입력 단자에 접속되고, 다른 단이 상기 입력 신호가 입력될 때는 상기 입력 신호의 입력 단자에 접속되며, 상기 반전 증폭 회로가 상기 신호선의 전압 제어를 행할 때는 상기 신호선 전압에 접속되는 제2 캐패시터를 포함하는 것을 특징으로 한다.

또한, 본 발명에 따른 부하 구동 회로는, 소정의 전압 진폭의 입력 신호가 입력되어, 이 입력 신호의 전압을 부하가 접속되어 있는 신호선에 공급하는 부하 구동 회로에 있어서, 기준 전압이 공급되는 비반전 입력 단자와, 상기 신호선에 접속되는 출력 단자를 갖는 차동 증폭 회로와; 상기 차동 증폭 회로의 반전 입력 단자에 접속되어 상기 입력 신호의 전압과 상기 기준 전압과의 차분 전압을 보유하는 차분 전압 보유 회로와; 상기 차분 전압 보유 회로에 상기 차분 전압을 보유한 상태에서, 상기 차동 증폭 회로의 출력 단자와 상기 차분 전압 보유 회로를 접속하여, 상기 차분 전압 보유 회로를 포함하는 부귀환 루프를 구성함으로써, 상기 신호선에 전압을 공급하는 제l 부귀환 회로를 포함하는 것을 특징으로 한다.

본 발명에 따른 액정 표시 장치는, 신호선 및 주사선이 종횡으로 형성되어, 이들 각 선의 교점 부근에 줄지어 설치된 화소 전극을 갖는 화소 어레이부와, 주사선의 구동을 행하는 주사선 구동 회로와, 신호선의 구동을 행하는 신호선 구동 회로를 동일 기판 상에 형성한 액정 표시 장치에 있어서, 상기 신호선 구동 회로는 상술한 부하 구동 회로를 포함하는 것을 특징으로 한다.

도 1은 제1 실시 형태에 따른 부하 구동 회로의 주요부의 구성을 나타내는 회로도.

도 2는 부하 구동 회로 전체의 구성을 나타내는 개략 블록도.

도 3은 도 1의 부하 구동 회로를 신호선 구동 회로로서 이용한 액정 표시 장치의 개략 블록도.

도 4는 본 실시 형태에 있어서의 인버터의 회로 구성의 일례를 도시한 도면.

도 5는 본 실시 형태에 있어서의 인버터의 입출력 특성의 변동을 설명하는 도면.

도 6은 제1 실시 형태에 따른 부하 구동 회로 내의 각 부의 타이밍도.

도 7은 제2 실시 형태에 따른 부하 구동 회로의 주요부의 구성을 나타내는 회로도.

도 8은 제2 실시 형태에 따른 부하 구동 회로 내의 각 부의 타이밍도.

도 9는 제2 실시 형태에 따른 부하 구동 회로를 용량형 DAC 회로의 출력에 접속한 경우의 블록도.

도 10은 제3 실시 형태에 따른 부하 구동 회로의 주요부의 구성을 나타내는회로도.

도 11은 제4 실시 형태에 따른 부하 구동 회로의 주요부의 구성을 나타내는 회로도.

도 12는 도 11의 부하 구동 회로 내의 각 부의 타이밍도.

<도면의 주요 부분에 대한 부호의 설명>

1 : TFT

2 : 화소 어레이부

3 : 신호선 구동 회로

4 : 주사선 구동 회로

7, 8, 9 : 임계치 전압 설정 기능 부여 인버터 회로

10 : 반전 증폭 회로

11 : 부하 구동 회로

12 : 스위치 전환 제어 회로

S : 신호선

SW1∼SW7 : 스위치

INV1 : 전단 인버터

INV2 : 중간단 인버터

INV3 : 후단 인버터

CO∼C4 : 캐패시터

이하, 본 발명에 따른 부하 구동 회로에 관해서, 도면을 참조하면서 구체적으로 설명한다. 이하에서는, 본 발명에 따른 부하 구동 회로를, 액정 표시 장치의 신호선 구동 회로에 적용한 예를 설명한다.

<제1 실시 형태>

본 발명의 제1 실시 형태에 따른 부하 구동 회로는 신호선의 전압을 제어하는 반전 증폭 회로의 각 인버터의 입력 단자의 전압을 각 인버터의 임계치 전압과 거의 동일하게 설정해 둠으로써, 각 인버터의 임계치 전압에 변동이 생기더라도, 신호선의 전압을 원하는 전압으로 제어할 수 있게 한 것이다. 보다 상세한 것은 이하에 설명한다.

도 1은 본 발명의 제1 실시 형태에 따른 부하 구동 회로의 주요부의 구성을 나타내는 회로도이고, 도 2는 부하 구동 회로 전체의 구성을 나타내는 개략 블록도이며, 도 3은 도 2에 도시하는 부하 구동 회로를 신호선 구동 회로로서 이용한 액정 표시 장치의 개략 블록도이다.

도 3에 도시하는 액정 표시 장치는 화소 어레이(2)와 신호선 구동 회로(3)와 주사선 구동 회로(4)를 포함하고 있다. 화소 어레이(2)에는 신호선(S1∼Sn) 및 주사선(G1∼Gn)이 종횡으로 형성되어 이것들의 교점 부근에 화소 표시용의 TFT1이 설치된다. 신호선 구동 회로(3)는 각 신호선(S1∼Sn)을 구동하는 회로이다. 주사선 구동 회로(4)는 각 주사선(G1∼Gn)을 구동하는 회로이다.

도 3의 액정 표시 장치를 구성하는 각 부는 동일 기판 상에 형성되고, 신호선 구동 회로(3)나 주사선 구동 회로(4)를 구성하는 트랜지스터는 화소 표시용의 TFT1과 동일한 제조 프로세스로 형성된다.

신호선 구동 회로(3)는 도 2에 도시한 부하 구동 회로를 이용하여 구성된다. 도 2의 부하 구동 회로는 신호선의 각각에 대응하여 설치된 부하 구동 회로(11)와, 이들 부하 구동 회로(11) 내의 각종 스위치를 전환 제어하는 스위치 전환 제어 회로(12)를 갖는다.

도 1은 부하 구동 회로(11)의 회로도이다. 부하 구동 회로(11)의 각각은 도 1에 도시한 바와 같이, 스위치(SW1∼SW3)와, 전단 인버터(INV1)와 중간단 인버터(INV2)와 후단 인버터(INV3)로 이루어지는 반전 증폭 회로(10)와, 캐패시터(C1)를 포함하여 구성되어 있다. 부하 구동 회로(1l)에 의해 구동되는 신호선(S)에는, 도 3에 도시한 바와 같이, 화소 표시용의 TFT, 액정 용량 및 보조 용량 등이 접속되어 있고, 도 1에서는 간략화를 위해 신호선(S)의 부하를 등가적으로 저항(R)과 캐패시터(C0)로 나타내고 있다.

스위치(SW1)의 한 단은 신호선(S)에 접속되고, 스위치(SWl)의 다른 단은 스위치(SW3)의 한 단과 캐패시터(C1)의 한 단에 접속되어 있다. 스위치(SW3)의 다른 단은 입력 영상 신호 Vin의 입력 단자에 접속되어 있다. 캐패시터(C1)의 다른 단은 반전 증폭 회로(10)의 입력 단자에 접속되어 있다. 반전 증폭 회로(10)의 출력단자는 스위치(SW2)의 한 단에 접속되어 있다. 스위치(SW2)의 다른 단은 상술한 신호선(S)에 접속되어 있다.

반전 증폭 회로(10)는 전단 인버터(INV1)와 중간단 인버터(INV2)와 후단 인버터(INV3)를 직렬적으로 접속함으로써 구성되어 있다. 스위치(SW1∼SW3)는 도 2에 도시한 스위치 전환 제어 회로(12)에 의해 전환 제어된다.

도 1에서는 스위치(SW1)와 캐패시터(C1)와의 접속점을 a점으로 하고, 캐패시터(C1)와 반전 증폭 회로(10)와의 접속점을 b점으로 하며, 중간단 인버터(INV2)와 후단 인버터(INV3)의 접속점을 c점으로 하고, 스위치(SW1)와 스위치(SW2)와의 접속점을 d점으로 하며, 전단 인버터(INV1)와 중간단 인버터(INV2)와의 접속점을 e점으로 하고, 후단 인버터(INV3)와 스위치(SW2)와의 접속점을 f점으로 하고 있다.

또, 반전 증폭 회로(10)가 본 실시 형태에 있어서의 신호선 전압 제어 회로를 구성하고, 캐패시터(C1)가 본 실시 형태에 있어서의 제1 차분 전압 보유 회로를 구성하며, 스위치(SW3)가 본 실시 형태에 있어서의 제1 차분 전압 설정 회로를 구성한다.

도 4는 후단 인버터(INV3)의 회로 구성의 한 예를 도시한 도면이지만, 다른 전단 인버터(INV1)나 중간단 인버터(INV2)도 이것과 마찬가지의 구성이다. 도 4에 도시한 바와 같이, 후단 인버터(INV3)는 P형의 MOS 트랜지스터(Q1)와 N형의 MOS 트랜지스터(Q2)를 포함하여 구성되어 있다. 이들 MOS 트랜지스터(Q1, Q2)는 전압 V1(예를 들면, 10 V)의 기준 전압 단자와 전압 V2(예를 들면, 0 V)의 기준 전압 단자와의 사이에 직렬적으로 접속되어 있다. 그리고, MOS 트랜지스터(Q1, Q2)의 게이트 단자는 후단 인버터(INV3)의 입력 단자에 공통 접속되고, MOS 트랜지스터(Q1, Q2)의 드레인 단자는 후단 인버터(INV3)의 출력 단자에 공통 접속되어 있다.

도 5는 본 실시 형태에 따른 인버터(INV1∼INV3)의 입출력 특성을 도시하는 그래프이다. 도 5의 그래프의 예에서는, 전단 인버터(INV1)는 본래 5 V가 될 임계치 전압이 5.5 V로 되어 있다. 중간단 인버터(INV2)는 본래 5 V가 될 임계치 전압이 4.5 V로 되어 있다. 후단 인버터(INV3)는 본래 설계대로의 5 V의 임계치 전압으로 되어 있다. 이와 같이 인버터(INV1∼INV3)의 임계치 전압이 변동되는 것은 글래스 기판 상에 특성이 균일한 폴리실리콘을 형성하는 것이 곤란하고, 이 때문에 MOS 트랜지스터(Q1, Q2)의 특성도 변동되기 때문이다.

도 6은 도 1의 부하 구동 회로(11) 내의 타이밍도이고, 이하 이 타이밍도를 이용하여 도 l의 부하 구동 회로(11)의 동작을 설명한다.

먼저, 시각 Tl1∼T12의 기간(샘플링 기간) 내에, 스위치 전환 제어 회로(l2)는 스위치(SW3)를 온으로 하고, 그것 이외의 스위치인 스위치(SWl, SW2)를 오프로 한다. 이에 따라, 도 1의 a점의 전압은 입력 영상 신호 Vin의 전압과 거의 동일하게 된다. 도 6에서는 입력 영상 신호 Vin의 전압이 3 V인 예를 도시하고 있다. 단, 스위치(SW1)가 오프(OFF)이기 때문에, 신호선(S)(도 1의 d점)의 전압은 시각 Tl1 이전에 공급된 전압을 유지한다. 도 6의 예에서는 7 V를 유지한다.

여기서, 상술한 바와 같이, 전단 인버터(INVl)의 임계치 전압이 5.5 V이고, 중간단 인버터(INV2)의 임계치 전압이 4.5 V이며, 후단 인버터(INV3)의 임계치 전압이 5 V라고 가정하면, 어떠한 수단에 의해, 전단 인버터(INV1)의 입력 단자의 전압을 5.5 V로 설정하고, 중간단 인버터(INV2)의 입력 단자의 전압을 4.5 V로 설정하며, 후단 인버터(INV3)의 입력 단자의 전압을 5 V로 설정한다. 즉, 인버터(INV1∼INV3)의 입력 단자의 전압을 인버터(INV1∼INV3)의 각각의 임계치 전압과 거의 동일하게 설정한다. 이와 같이 인버터(INV1∼INV3)의 입력 단자의 전압을 임계치 전압으로 설정하는 방법은 후술하는 다른 실시 형태에서 설명한다.

이와 같이 인버터(INV1∼INV3)의 입력 단자를 각각의 임계치 전압과 거의 동일하게 설정함으로써, 반전 증폭 회로(10)의 증폭도를 최대치 근방으로 할 수 있다. 반전 증폭 회로(10)의 증폭도란, 반전 증폭 회로(l0)의 입력 전압의 변화량에 대한 출력 전압의 변화량의 비를 말한다. 즉, 이 설정에 의해, 반전 증폭 회로(10)의 입력 단자의 전압이 약간 변화하는 것만으로도, 반전 증폭 회로(10)의 출력 단자의 전압은 반전하여 크게 변화하게 된다.

또한, 상술한 바와 같이, 도 1의 a점의 전압은 입력 영상 신호 Vin의 전압인 3 V로 되어 있고, 도 1의 b점의 전압은 상술한 e점의 전압과 마찬가지로 5.5 V로 되어 있다. 이 때문에, 시각 Tl1 ∼ 시각 T12의 기간(샘플링 기간)에서는, 캐패시터(C1)에는 이 캐패시터(C1)가 후술하는 시각 T12 이후에 보유해야 할 입력 영상 신호 Vin의 전압(예를 들면, 3 V)과 전단 인버터(INV1)의 임계치 전압(예를 들면, 5.5 V)의 차분 전압(예를 들면, 2.5 V)이 설정된다.

다음에, 시각 T12 이후의 기간(기입 기간, 안정 기간)에는, 스위치 전환 제어 회로(12)는 스위치(SW1, SW2)를 온으로 하고, 이것 이외의 스위치인 스위치(SW3)를 오프로 한다. 시각 T12의 시점에서는, 도 1의 a점은 3 V인 데 대하여, d점은 7 V이다. 이 때문에, 스위치(SW1)가 온하면, a점의 전압이 d점으로 끌려 상승한다. 캐패시터(C1)는 상술한 차분 전압(2.5 V)을 보유하고 있기 때문에, 이 캐패시터(C1)의 다른 단측인 도 1의 b점의 전압도 a점의 전압에 추종하여 상승한다.

도 1의 b점의 전압이 상승하면, 전단 인버터(INV1)의 논리 출력이 로우 레벨(low level)(예를 들면, 0 V)로 되려고 하고, 중간단 인버터(INV2)의 논리 출력이 하이 레벨(high level)(예를 들면, 10 V)로 되려고 하며, 후단 인버터(INV3)의 논리 출력이 로우 레벨(예를 들면, 0 V)로 되려고 한다. 즉, 도 1의 b점의 전압이 상승하면, 반전 증폭 회로(10)의 논리 출력이 반전하여 로우 레벨(예를 들면, 0 V)로 되려고 한다. 이에 따라, 신호선(S)의 전압도 하강한다. 신호선(S)의 전압이 하강하면, 그것에 따라서 도 1의 a점, b점의 전압도 하강한다.

그와 같이 신호선(S)(도 1의 d점)의 전압이 하강하면, 이윽고 신호선(S)의 전압이 입력 영상 신호 Vin의 전압인 3 V와 동일하게 되어, 도 l의 a점의 전압도 3 V와 동일하게 된다. 캐패시터(C1)는 상술한 차분 전압(2.5 V)을 보유하고 있기 때문에, 도 1의 b점의 전압은 전단 인버터(INVl)의 임계치 전압인 5.5 V가 된다. 이 때문에, 전단 인버터(INV1)의 논리 출력이 반전하여 하이 레벨(예를 들면, 10 V)로 되려고 하며, 중간단 인버터(INV2)의 논리 출력이 반전하여 로우 레벨(예를 들면, OV)로 되려고 하며, 후단 인버터(INV3)의 논리 출력이 반전하여 하이 레벨(예를 들면, 10 V)로 되려고 한다. 즉, 도 1의 b점의 전압이 3 V를 하회하면, 반전 증폭 회로(l0)의 논리 출력이 반전하여 하이 레벨(예를 들면, 1O V)로 되려고 한다. 이에 따라, 신호선(S)의 전압도 상승한다. 신호선(S)의 전압이 상승하면, 그것에 따라서, 도 1의 a점, b점의 전압도 상승한다. 이러한 현상을 반복하여, 시각 T13 이후에 있어서는, 신호선(S)의 전압은 입력 영상 신호 Vin의 전압인 3 V와 거의 동일하게 수속되어 안정된다.

단, 실제로는 도 1의 a점과 d점과 f점의 전압은 완전한 3 V로 안정되는 것이 아니고, 오프셋 전압 ΔVa1만큼 어긋나서, 3 V + ΔVa1이 된다. 또한, 도 l의 b점의 전압도 오프셋 전압 ΔVa1만큼 어긋나서, 5.5 V + ΔVa1이 된다. 이 때문에, 도 1의 e점의 전압은 오프셋 전압 ΔVb1만큼 어긋나서, 5.5 V - ΔVb1이 된다. 또한, 도 1의 c점의 전압은 오프셋 전압 ΔVc1만큼 어긋나서, 4.5 V + ΔVc1이 된다.

그러나, 상술한 바와 같이 시각 Tl1 ∼ 시각 T12의 기간에 인버터(INV1∼INV3)의 입력 단자의 전압을 각각의 임계치 전압과 거의 동일하게 설정하고 있기 때문에, 반전 증폭 회로(10)의 증폭도는 매우 커지고 있다. 이 때문에, 오프셋 전압 ΔVa1을 매우 작게 하는 것이 가능하게 된다. 즉, 오프셋 전압 ΔVa1은 실질적으로 거의 0 V라고 생각할 수 있고, 도 1의 d점과 a점과 f점의 전압은 실질적으로 3 V와 거의 동일하게 된다고 할 수 있다.

이상과 같이, 본 발명의 제1 실시 형태에 따른 부하 구동 회로(11)에 따르면, 반전 증폭 회로(10)를 구성하는 전단 인버터(INV1)와 중간단 인버터(INV2)와 후단 인버터(INV3)의 입력 단자의 전압을 각각의 임계치 전압과 거의 동일하게 설정하고, 또한 입력 영상 신호 Vin의 전압과 전단 인버터(INV1)의 임계치 전압과의 차분 전압을 캐패시터(C1)에 보유한 상태에서, 스위치(SW1, SW2)와, 반전 증폭 회로(10)로 귀환 루프를 구성하는 것으로 하였기 때문에, 신호선(S)의 전압을 입력 영상 신호 Vin의 전압과 거의 동일하게 설정할 수 있다.

즉, 신호선(S)의 전압이 입력 영상 신호 Vin의 전압(도 1의 a점의 전압)보다도 낮게 되는 경우에는, 도 4에 도시한 인버터(INV3)를 구성하는 P형 MOS 트랜지스터(Q1)의 소스-드레인간 저항쪽이 N형 MOS 트랜지스터(Q2)의 소스-드레인간 저항보다도 작아져, 인버터(INV3)의 출력 단자로부터 전압 V1(예를 들면, 10 V)이 공급된다. 이 때문에, 신호선(S)의 전압이 상승한다.

한편, 신호선(S)의 전압이 입력 영상 신호 Vin의 전압(도 1의 a점의 전압)보다도 높아지는 경우에는, 도 4에 도시한 인버터(INV3)를 구성하는 P형 MOS 트랜지스터(Q1)의 소스-드레인간 저항쪽이 N형 MOS 트랜지스터(Q2)의 소스-드레인간 저항보다도 커져, 신호선(S)의 전압이 전압 V2(예를 들면, 0 V)에 인입된다. 이 때문에, 신호선(S)의 전압이 하강한다. 이러한 동작을 반복하는 것에 의해, 신호선(S)의 전압을 입력 영상 신호 Vin의 전압과 거의 같은 전압으로 설정할 수 있다.

또한, 인버터(INV1∼INV3)의 각 입력 단자의 전압을 각각의 임계치 전압과 거의 같은 전압으로 설정하고, 또한 전단 인버터(INV1)의 임계치 전압과 입력 영상 신호 Vin의 전압의 차분 전압을 캐패시터(C1)에 보유시키는 것에 의해, 인버터(INV1∼INV3)의 임계치 전압에 변동이 있더라도, 반전 증폭 회로(10)를 증폭도가 최대가 되는 상태 근방에서 동작시킬 수 있기 때문에, 오프셋 전압 ΔVa1을 가급적 O V에 가까이 할 수 있어, 신호선(S)의 전압을 입력 영상 신호 Vin의 전압과 거의 동일하게 설정할 수 있다.

<제2 실시 형태>

본 발명의 제2 실시 형태는 상술한 제1 실시 형태에 있어서의 각 인버터(INV1∼INV3)의 입력 단자의 각각의 전압을 각 인버터(INV1∼INV3)의 임계치 전압으로 설정하는 구체적 방법을 명확하게 한 것이다.

도 7은 본 실시 형태에 따른 부하 구동 회로(11)의 회로도이고, 상술한 제1 실시 형태와 마찬가지로, 액정 표시 장치의 신호선 구동 회로(3)에 이용되는 것이다. 본 실시 형태에 따른 부하 구동 회로(11)는, 상술한 도 1에 도시하는 부하 구동 회로(1l)에 스위치(SW4∼SW7)와 캐패시터(C2∼C4)를 추가하여 구성되어 있다.

스위치(SW4)의 한 단은 전단 인버터(INV1)의 입력 단자에 접속되고, 스위치(SW4)의 다른 단은 전단 인버터(INV1)의 출력 단자에 접속되어 있다. 스위치(SW5)의 한 단은 중간단 인버터(INV2)의 입력 단자에 접속되고, 스위치(SW5)의 다른 단은 중간단 인버터(INV2)의 출력 단자에 접속되어 있다. 스위치(SW6)의 한 단은 후단 인버터(INV3)의 입력 단자에 접속되고, 스위치(SW6)의 다른 단은 후단 인버터(INV3)의 출력 단자에 접속되어 있다.

캐패시터(C1)의 다른 단과 전단 인버터(INV1)의 입력 단자와의 사이에는 캐패시터(C2)가 접속되어 있고, 전단 인버터(INV1)의 출력 단자와 중간단 인버터(INV2)의 입력 단자와의 사이에는 캐패시터(C3)가 접속되어 있으며, 중간단 인버터(INV2)의 출력 단자와 후단 인버터(INV3)의 입력 단자와의 사이에는 캐패시터(C4)가 접속되어 있다.

상술한 전단 인버터(INV1)와 캐패시터(C2)와 스위치(SW4)로 전단의 임계치전압 설정 기능 부여 인버터 회로(7)를 구성하고, 중간단 인버터(INV2)와 캐패시터(C3)와 스위치(SW5)로 중간단의 임계치 전압 설정 기능 부여 인버터 회로(8)를 구성하며, 후단 인버터(INV3)와 캐패시터(C4)와 스위치(SW6)로 후단의 임계치 전압 설정 기능 부여 인버터 회로(9)를 구성한다.

스위치(SW7)의 한 단은 캐패시터(C1)의 다른 단에 접속되고, 스위치(SW7)의 다른 단은 전압 V3(예를 들면, 5 V)의 기준 전압 단자에 접속되어 있다.

상술한 제1 실시 형태와 마찬가지로, 스위치(SW4∼SW7)도 도 2에 도시한 스위치 전환 제어 회로(12)에 의해 전환 제어된다.

도 7에서는 스위치(SW1)와 캐패시터(C1)와의 접속점을 a점으로 하고, 캐패시터(C1)와 캐패시터(C2)와의 접속점을 b점으로 하며, 중간단 인버터(INV2)와 캐패시터(C4)와의 접속점을 c점으로 하고, 스위치(SW1)와 스위치(SW2)와의 접속점을 d점으로 하며, 인버터(INV1)와 캐패시터(C3)와의 접속점을 e점으로 하고, 후단 인버터(INV3)와 스위치(SW2)와의 접속점을 f점으로 하고 있다.

또, 반전 증폭 회로(10)가 본 실시 형태에 있어서의 신호선 전압 제어 회로를 구성하고, 캐패시터(C1)와 캐패시터(C2)와 스위치(SW7)가 본 실시 형태에 있어서의 제1 차분 전압 보유 회로를 구성하며, 스위치(SW3, SW4, SW7)가 본 실시 형태에 있어서의 제1 차분 전압 설정 회로를 구성하고, 캐패시터(C3, C4)의 각각이 본 실시 형태에 있어서의 제2 차분 전압 보유 회로를 구성하며, 스위치(SW5, SW6)의 각각이 본 실시 형태에 있어서의 제2 차분 전압 설정 회로를 구성하고, 캐패시터(C1)가 제3 차분 전압 보유 회로를 구성하며, 캐패시터(C2)가 제4 차분 전압 보유 회로를 구성하고, 스위치(SW7)가 일정전압 공급 회로를 구성한다.

도 8은 도 7의 부하 구동 회로(11) 내의 각 부의 타이밍도이고, 이하 이 타이밍도를 이용하여 도 7의 부하 구동 회로(11)의 동작을 설명한다.

우선, 시각 T21∼T22의 기간(샘플링 기간) 내에, 스위치 전환 제어 회로(12)는 스위치(SW3∼SW7)를 온으로 하고, 그것 이외의 스위치인 스위치(SW1, SW2)를 오프로 한다. 이에 따라, 도 7의 a점의 전압은 입력 영상 신호 Vin의 전압과 거의 동일하게 된다. 도 8에서는 입력 영상 신호 Vin의 전압이 3 V인 예를 도시하고 있다. 단, 스위치(SW1)가 오프이기 때문에, 신호선(S)(도 7의 d점)의 전압은 시각 T21 이전에 공급된 전압을 유지한다. 도 8의 예에서는 7 V를 유지한다.

여기서, 전단 인버터(INV1)의 임계치 전압이 5.5 V이고, 중간단 인버터(INV2)의 임계치 전압이 4.5 V이며, 후단 인버터(INV3)의 임계치 전압이 5 V라고 가정하면, 스위치(SW4∼SW6)가 온이기 때문에, 전단 인버터(INV1)의 입력 단자의 전압은 도 7의 e점과 동일 전압의 5.5 V로 설정된다. 중간단 인버터(INV2)의 입력 단자의 전압은 도 7의 c점과 동일 전압의 4.5 V로 설정된다. 후단 인버터(INV3)의 입력 단자의 전압은 도 7의 f점과 동일 전압의 5 V로 설정된다. 즉, 인버터(INV1∼INV3)의 입력 단자의 전압을 인버터(INV1∼INV3)의 각각의 임계치 전압과 거의 동일하게 설정한다.

상술한 제1 실시 형태에서 설명한 바와 같이, 이와 같이 인버터(INV1∼INV3)의 입력 단자를 각각의 임계치 전압과 거의 동일하게 설정함으로써, 반전 증폭 회로(10)의 증폭도를 최대치 근방으로 할 수 있다.

또한, 상술한 바와 같이, 도 7의 a점의 전압은 입력 영상 신호 Vin의 전압인 3 V로 되어 있다. 한편, 스위치(SW7)가 온이기 때문에, 캐패시터(Cl)의 다른 단인 도 7의 f점의 전압은 전압 V3(예를 들면, 5 V)으로 되어 있다.

이 때문에, 시각 T21 ∼ 시각 T22의 기간(샘플링 기간)에서는, 캐패시터(C1)에는 이 캐패시터(C1)가 후술하는 시각 T22 이후에 보유해야 할 입력 영상 신호 Vin의 전압(예를 들면, 3 V)과 전압 V3(예를 들면, 5 V)의 차분 전압(예를 들면, 2 V)이 설정된다. 캐패시터(C2)에는 이 캐패시터(C2)가 후술하는 시각 T22 이후에 보유해야 할 전압 V3(예를 들면, 5 V)과 전단 인버터(INV1)의 임계치 전압(예를 들면, 5.5 V)과의 차분 전압(예를 들면, 0.5 V)이 설정된다. 캐패시터(C3)에는 이 캐패시터(C3)가 후술하는 시각 T22 이후에 보유해야 할 전단 인버터(INV1)의 임계치 전압(예를 들면, 5.5 V)과 중간단 인버터(INV2)의 임계치 전압(예를 들면, 4.5)의 차분 전압(예를 들면, -1 V)이 설정된다. 캐패시터(C4)에는 이 캐패시터(C4)가 후술하는 시각 T22 이후에 보유해야 할 중간단 인버터(INV2)의 임계치 전압(예를 들면, 4.5 V)과 후단 인버터(INV3)의 임계치 전압(예를 들면, 5 V)의 차분 전압(예를 들면, 0.5 V)이 설정된다.

다음에, 시각 T22 이후의 기간(기입 기간, 안정 기간)에는, 스위치 전환 제어 회로(12)는 스위치(SW1, SW2)를 온으로 하고, 이것 이외의 스위치인 스위치(SW3∼SW7)를 오프로 한다. 시각 T22의 시점에서는, 도 7의 a점은 3 V인 데 대하여, d점은 7 V이다. 이 때문에, 스위치(SW1)가 온하면, a점의 전압이 d점으로 끌려 상승한다. 캐패시터(C1)는 상술한 차분 전압(2 V)을 보유하고 있기 때문에, 이 캐패시터(C1)의 다른 단 측인 도 7의 b점의 전압도 a점의 전압에 추종하여 상승한다.

도 7의 b점의 전압이 상승하면, 캐패시터(C2)가 상술한 차분 전압(0.5 V)을 보유하고 있기 때문에, 이 캐패시터(C2)의 다른 단 측인 전단 인버터(INV1)의 입력 단자의 전압도 추종하여 상승한다. 전단 인버터(INV1)의 입력 단자의 전압이 상승하면, 전단 인버터(INV1)의 논리 출력이 로우 레벨(예를 들면, 0 V)로 되어, 도 7의 e점의 전압이 하강한다.

도 7의 e점의 전압이 하강하면, 캐패시터(C3)는 상술한 차분 전압(-1 V)을 보유하고 있기 때문에, 이 캐패시터(C3)의 다른 단 측인 중간단 인버터(INV2)의 입력 단자의 전압도 하강한다. 중간단 인버터(INV2)의 입력 단자의 전압이 하강하면, 중간단 인버터(INV2)의 논리 출력이 하이 레벨(예를 들면, 10 V)로 되어, 도 7의 c점의 전압이 상승한다.

도 7의 c점의 전압이 상승하면, 캐패시터(C4)는 상술한 차분 전압(0.5 V)을 보유하고 있기 때문에, 이 캐패시터(C4)의 다른 단 측인 후단 인버터(INV3)의 입력 단자의 전압도 상승한다. 후단 인버터(INV3)의 입력 단자의 전압이 상승하면, 후단 인버터(INV3)의 논리 출력이 로우 레벨(예를 들면, 0 V)로 되어, 도 7의 f점의 전압이 하강한다. 도 7의 f점의 전압이 하강하면, 도 7의 d점의 전압, 즉 신호선(S)의 전압도 하강한다. 신호선(S)의 전압이 하강하면, 그것에 따라서 도 7의 a점, b점의 전압도 하강한다.

그와 같이 신호선(S)(도 7의 d점)의 전압이 하강하면, 이윽고 신호선(S)의 전압이 입력 영상 신호 Vin의 전압인 3 V와 동일하게 되어, 도 7의 a점의 전압도 3V와 동일하게 된다. 캐패시터(C1)는 상술한 차분 전압(2 V)을 보유하고 있고, 캐패시터(C2)도 상술한 차분 전압(0.5 V)을 보유하고 있기 때문에, 전단 인버터(INV1)의 입력 단자의 전압은 전단 인버터(INV1)의 임계치 전압인 5.5 V가 된다. 이 때문에, 전단 인버터(INV1)의 논리 출력이 반전하여 하이 레벨(예를 들면, 1O V)로 되려고 한다. 또한, 캐패시터(C3)는 상술한 차분 전압(-1 V)을 보유하고 있기 때문에, 중간단 인버터(INV2)의 논리 출력이 반전하여 로우 레벨(예를 들면, 0 V)로 되려고 한다. 또한, 캐패시터(C4)는 상술한 차분 전압(0.5 V)을 보유하고 있기 때문에, 후단 인버터(INV3)의 논리 출력이 반전하여 하이 레벨(예를 들면, 10 V)로 되려고 한다.

즉, 도 7의 a점의 전압이 3 V를 하회하면, 반전 증폭 회로(10)의 논리 출력이 반전하여 하이 레벨(예를 들면, 1O V)로 되려고 한다. 이에 따라, 신호선(S)의 전압도 상승한다. 신호선(S)의 전압이 상승하면, 그것에 따라서, 도 7의 a점, b점의 전압도 상승한다. 이러한 현상을 반복하여, 시각 T23 이후에 있어서는, 신호선(S)의 전압은 입력 영상 신호 Vin의 전압인 3 V와 거의 동일하게 수속되어 안정된다.

단, 실제로는 도 7의 a점과 d점과 f점의 전압은 완전한 3 V로 안정되는 것은 아니고, 오프셋 전압 ΔVa2만큼 어긋나서, 3 V + ΔVa2가 된다. 또한, 도 7의 b점의 전압도 오프셋 전압 ΔVa2만큼 어긋나서, 5 V + ΔVa2가 된다. 이 때문에, 도 7의 e점의 전압은 오프셋 전압 ΔVb2만큼 어긋나서, 5.5 V - ΔVb2가 된다. 또한, 도 7의 c점의 전압은 오프셋 전압 ΔVc2만큼 어긋나서, 4.5 V + ΔVc2가 된다.

그러나, 상술한 바와 같이 시각 T21 ∼ 시각 T22의 기간에 인버터(INV1∼INV3)의 입력 단자의 전압을 각각의 임계치 전압과 거의 동일하게 설정하고 있기 때문에, 반전 증폭 회로(10)의 증폭도는 매우 커지고 있다. 이 때문에, 오프셋 전압 ΔVa2를 매우 작게 하는 것이 가능하게 된다. 즉, 오프셋 전압 ΔVa2는 실질적으로 거의 0 V라고 생각할 수 있어, 도 7의 a점과 d점과 f점의 전압은 실질적으로 3 V와 거의 동일하게 된다고 할 수 있다.

다음에, 도 9에 기초하여, 도 7의 부하 구동 회로(11)에 스위치(SW7)를 설치하고, 도 7의 b점에 전압 V3(예를 들면, 5 V)을 공급한 이유에 관해서 설명한다. 도 9는 용량형 DAC(Digital Analog Converter) 회로(13)에 부하 구동 회로(11)를 접속한 예를 도시한 도면이다.

도 9에 도시한 바와 같이, 도 7의 부하 구동 회로(11)의 입력측에 용량형 DAC 회로(13)를 접속한 경우, 도 7에 도시한 캐패시터(C1)가 용량형 DAC 회로(13)로부터 보았을 때의 출력 부하가 된다. 캐패시터(C1)의 한 단 측인 도 7의 a점에는 용량형 DAC 회로(13)의 출력인 입력 영상 신호 Vin이 공급된다. 이 때문에, 캐패시터(C1)의 다른 단 측인 도 7의 b점의 전압은, 캐패시터(C1)에 차분 전압을 설정할 때에는 일정한 고정된 전압으로 해 둘 필요가 있다. 즉, 전단 인버터(INV1)의 임계치 전압에 의해 도 7의 b점의 전압이 변동되도록 해 두면, 용량형 DAC 회로(13)의 출력이 도 7의 a점에 정상적으로 출력되지 않을 가능성이 있다. 이 때문에, 본 실시 형태에 있어서는, 캐패시터(C1)에 차분 전압을 설정하는 시각 T21 ∼ 시각 T22의 기간(샘플링 기간)에는 스위치(SW7)를 온으로 하는 것에 의해, 캐패시터(C1)의 다른 단 측인 도 7의 b점의 전압을 5 V로 고정하고 있는 것이다.

이상과 같이, 본 발명의 제2 실시 형태에 따른 부하 구동 회로(11)에 따르면, 반전 증폭 회로(10)를 구성하는 전단 인버터(INV1)와 중간단 인버터(INV2)와 후단 인버터(INV3)의 입력 단자의 전압을 각각의 임계치 전압과 거의 동일하게 설정하고, 또한 각 곳의 차분 전압을 캐패시터(C1∼C4)에 보유한 상태에서, 스위치(SW1, SW2)와, 반전 증폭 회로(10)로 귀환 루프를 구성하는 것으로 하였기 때문에, 신호선(S)의 전압을 입력 영상 신호 Vin의 전압과 거의 동일하게 설정할 수 있다.

즉, 시각 T21 ∼ 시각 T22의 기간(샘플링 기간)에, 입력 영상 신호 Vin의 전압과 전단 인버터(INV1)의 임계치 전압과의 차분 전압을 캐패시터(C1)와 캐패시터(C2)에 보유 설정하고, 전단 인버터(INV1)의 임계치 전압과 중간단 인버터(INV2)의 임계치 전압과의 차분 전압을 캐패시터(C3)에 보유 설정하며, 중간단 인버터(INV2)의 임계치 전압과 후단 인버터(INV3)의 임계치 전압을 캐패시터(C4)에 보유 설정하는 것으로 하였기 때문에, 인버터(INV1∼INV3)의 임계치 전압에 변동이 있더라도, 반전 증폭 회로(10)를 증폭도가 최대로 되는 상태 근방에서 동작시킬 수 있어, 신호선(S)의 전압을 입력 영상 신호 Vin의 전압과 거의 동일하게 설정할 수 있다.

또한, 시각 T21 ∼ 시각 T22의 기간(샘플링 기간)에 있어서, 캐패시터(C1)의 다른 단 측인 도 7의 b점의 전압을 전압 V3(예를 들면, 5 V)으로 고정하도록 하였기때문에, 용량형 DAC 회로(13)로부터 이 부하 구동 회로(11)에 입력 영상 신호Vin을 공급하도록 해도, 도 7의 a점에 정상적으로 입력 영상 신호 Vin을 공급할 수 있어, 정상적인 부하 구동을 행할 수 있다.

<제3 실시 형태>

본 발명의 제3 실시 형태는 상술한 제2 실시 형태에 따른 부하 구동 회로(11)로부터 스위치(SW7)와 캐패시터(C2)를 생략하는 것에 의해, 회로 구성의 간략화를 도모한 것이다.

도 10은 본 실시 형태에 따른 부하 구동 회로(11)의 회로도이다. 도 10에 도시한 바와 같이, 본 실시 형태에 따른 부하 구동 회로(11)에 있어서는, 가장 입력측에 위치하는 임계치 전압 설정 기능 부여 인버터 회로(7)에는 캐패시터(C2)가 설치되어 있지 않고, 전단 인버터(INV1)의 입력 단자는 직접적으로 캐패시터(C1)의 다른 단에 접속되어 있다. 따라서, 캐패시터(C1)에는 입력 영상 신호 Vin의 전압과 전단 인버터(INV1)의 임계치 전압과의 차분 전압이 보유된다.

그리고, 반전 증폭 회로(10)가 본 실시 형태에 있어서의 신호선 전압 제어 회로를 구성하고, 캐패시터(C1)가 본 실시 형태에 있어서의 제l 차분 전압 보유 회로를 구성하며, 스위치(SW3, SW4)가 본 실시 형태에 있어서의 제l 차분 전압 설정 회로를 구성하고, 캐패시터(C3, C4)의 각각이 본 실시 형태에 있어서의 제2 차분 전압 보유 회로를 구성하며, 스위치(SW5, SW6)의 각각이 본 실시 형태에 있어서의 제2 차분 전압 설정 회로를 구성한다.

본 실시 형태에 따른 부하 구동 회로(11)의 동작은 상술한 제1 실시 형태(도 6)와 마찬가지이기 때문에, 그 자세한 설명은 생략한다.

<제4 실시 형태>

본 발명의 제4 실시 형태는 차동 증폭 회로를 이용하여 상술한 실시 형태와 마찬가지의 동작을 하는 부하 구동 회로(11)를 실현한 것이다.

도 11은 본 실시 형태에 따른 부하 구동 회로(11)의 회로도이고, 상술한 실시 형태와 마찬가지로, 액정 표시 장치의 신호선 구동 회로(3)에 이용되는 것이다. 본 실시 형태에 따른 부하 구동 회로(11)는 스위치(SW10∼SW13)와, 차동 증폭 회로(OP1)와, 캐패시터(C10)를 포함하여 구성되어 있다.

스위치(SW1O)의 한 단에 입력 영상 신호 Vin이 공급된다. 이 스위치(SW10)의 다른 단은 캐패시터(C10)의 한 단과, 스위치(SW11)의 한 단에 접속되어 있다. 캐패시터(C10)의 다른 단은 스위치(SW12)의 한 단과, 차동 증폭 회로(OP1)의 반전 입력 단자와 접속되어 있다. 차동 증폭 회로(OP1)의 비반전 입력 단자에는 기준 전압 V 10이 공급되어 있다.

스위치(SW11) 및 스위치(SW12)의 다른 단은 차동 증폭 회로(OP1)의 출력 단자와, 스위치(SW13)의 한 단에 접속되어 있다. 스위치(SW13)의 다른 단은 신호선(S)에 접속되어 있다.

상술한 실시 형태와 마찬가지로, 스위치(SW10∼SW13)는 도 2에 도시한 스위치 전환 제어 회로(12)에 의해 전환 제어된다.

도 11에서는 스위치(SW1O)와 캐패시터(C1O)와의 접속점을 a점으로 하고, 캐패시터(C10)와 스위치(SW12)와의 접속점을 b점으로 하며, 스위치(SW12)와 스위치(SW13)와의 접속점을 c점으로 하고, 차동 증폭 회로(OP1)의 비반전 입력 단자와 기준 전압 V10과의 접속점을 d점으로 하며, 스위치(SW13)와 저항(R)과의 접속점을 e점으로 하고 있다.

또, 캐패시터(C10)가 본 실시 형태에 있어서의 차분 전압 보유 회로를 구성하고, 스위치(SW1l)와 캐패시터(C10)가 본 실시 형태에 있어서의 제1 부귀환 회로를 구성하며, 스위치(SW12)가 본 실시 형태에 있어서의 제2 부귀환 회로를 구성한다.

도 12는 도 11의 부하 구동 회로(11) 내의 각 부의 타이밍도이고, 이하 이 타이밍도를 이용하여 도 11의 부하 구동 회로(1l)의 동작을 설명한다.

우선, 시각 T31∼T32의 기간(샘플링 기간) 내에, 스위치 전환 제어 회로(12)는 스위치(SW10, SW12)를 온으로 하고, 그것 이외의 스위치인 스위치(SW11, SWl3)를 오프로 한다. 이에 따라, 도 11의 a점의 전압은 입력 영상 신호 Vin의 전압과 거의 동일하게 된다. 도 12에서는 입력 영상 신호 Vin의 전압이 2 V인 예를 도시하고 있다. 단, 스위치(SW11)가 오프이기 때문에, 신호선(S)(도 11의 e점)의 전압은 시각 T31 이전에 공급된 전압을 유지한다. 도 12의 예에서는 3 V를 유지한다.

여기서, 스위치(SW12)가 온이기 때문에, 차동 증폭 회로(OP1)의 출력 단자의 전압은 그대로 반전 입력 단자에 피드백된다. 따라서, 차동 증폭 회로(OP1)는 전압 폴로워를 구성하고 있다. 이 때문에, 비반전 입력 단자의 전압은 기준 전압 V10의 전압(예를 들면, 2.5 V)이므로, 그 출력 단자(도 11의 c점)의 전압도 거의 2.5 V가 된다. 이에 따라, 캐패시터(C10)에는 입력 영상 신호 Vin의 전압(예를 들면, 2 V)과, 차동 증폭 회로(OP1)의 출력 단자의 전압(예를 들면, 2.5 V)의 차분전압(예를 들면, 0.5 V)이 설정된다.

시각 T31 ∼ 시각 T32의 기간(기입 기간)에는, 스위치(SW11, SW13)를 온으로 하고, 그것 이외의 스위치(SW10, SW12)를 오프로 한다. 즉, 0.5 V의 차분 전압을 캐패시터(C10)가 보유하고 있는 상태에서, 차동 증폭 회로(OP1)를 이용하여 전압 폴로워를 구성한다. 이 때문에, 차동 증폭 회로(OP1)는 도 11의 b점의 전압이 2.5 V가 되도록, 즉 b점의 전압이 기준 전압인 2.5 V와 거의 동일하게 되도록, 부귀환 동작을 반복한다.

구체적으로는, 도 1l의 a점은 2 V인 데 대하여, e점은 3 V이기 때문에, a점의 전압이 e점의 전압에 끌려 상승한다. 이것에 따라서, 캐패시터(C10)의 다른 단 측인 b점의 전압도 2.5 V에서 상승한다. 이에 따라, 차동 증폭 회로(OP1)의 출력 단자의 전압이 하강하고, 신호선(S)의 전압도 하강한다. 신호선(S)의 전압이 하강하면, 그것에 따라서 a점 및 b점의 전압도 하강한다.

그와 같이 신호선(S)의 전압이 하강하면, a점의 전압은 2 V보다 낮게 되고, 이것에 따라서 b점의 전압도 2.5 V보다 낮게 된다. 이 때문에, 차동 증폭 회로(OP1)의 출력 단자의 전압은 상승하고, 신호선(S)의 전압도 상승한다. 이러한 현상을 반복하여, 시각 T33 이후(안정 기간)에 있어서는, 신호선(S)의 전압은 입력 영상 신호 Vin의 전압인 2 V와 거의 동일하게 수속되어 안정된다.

단, 실제로는 도 l1의 a점과 c점과 e점의 전압은 완전한 2 V로 안정되는 것은 아니고, 오프셋 전압 ΔVa3만큼 어긋나서, 2 V + ΔVa3이 된다. 또한, 도 11의 b점의 전압도 오프셋 전압 ΔVa3만큼 어긋나서, 2.5 V + ΔVa3이 된다. 단, 차동증폭 회로(OP1)의 증폭도는 크기 때문에, 오프셋 전압 ΔVa3은 실질적으로 거의 0 V라고 생각할 수 있어, 도 11의 a점과 c점과 e점의 전압은 실질적으로 2 V와 거의 동일하게 된다고 할 수 있다.

이상과 같이, 본 발명의 제4 실시 형태에 따른 부하 구동 회로(11)에 따르면, 입력 영상 신호 Vin과 기준 전압 V1O과의 차분 전압을 캐패시터(C1O)에 보유한 상태에서, 스위치(SW11)와 차동 증폭 회로(OP1)로 부귀환 루프를 구성하는 것으로 하였기 때문에, 신호선(S)의 전압을 입력 영상 신호 Vin의 전압과 거의 동일하게 설정할 수 있다.

즉, 시각 T31 ∼ 시각 T32의 기간(샘플링 기간)에 스위치(SW10, SW12)를 온으로 하고, 입력 영상 신호 Vin의 전압과 기준 전압 V10의 차분 전압을 캐패시터(C10)에 보유 설정한다. 그리고, 시각 T32 이후에 스위치(SW11, SW13)를 온으로 하여, 캐패시터(C10)에 차분 전압을 보유한 상태에서, 부귀환 루프를 구성하고, 신호선(S)의 전압을 입력 영상 신호 Vin의 전압과 거의 동일하게 설정할 수 있다.

또, 본 발명은 상기 실시 형태에 한정되지 않고 여러가지로 변형 가능하다. 예를 들면, 상술한 실시 형태에 있어서는, 인버터(INVl∼INV3)나 임계치 전압 설정 기능 부여 인버터 회로(7, 8, 9)를 3단 직렬적으로 접속하는 예를 설명하였지만, 이것들의 단 수는 3단에 한하지 않고 1단 이상의 홀수단이면 좋다. 또한, 상술한 인버터(INV1∼INV3)의 전원 전압은 도 4의 예에 한정되는 것이 아니고, 또한 각각의 인버터(INV1∼INV3)에서 전압 V1, V2가 다르더라도 좋다.

또한, 반전 증폭 회로(10)로서 인버터(INV1∼INV3)를 이용하고 있지만, 다른 구성의 반전 증폭 회로라도 좋다.

또한, 인버터(INV1∼INV3)를 비반전의 증폭 회로로 해도 좋고, 임계치 전압 설정 기능 부여 인버터 회로(7, 8, 9)에 비반전의 증폭 회로를 가해도 좋다.

또한, 상술한 각 실시 형태에 있어서는, 스위치(SW1)와 스위치(SW2)를 동시에 온/오프하도록 스위치 전환 제어 회로(12)를 구성하였지만, 이들 스위치(SW1)와 스위치(SW2)는 반드시 동시에 온/오프할 필요는 없다. 스위치(SW1)와 스위치(SW2)는 스위치(SW3)가 오프하고 있는 기간이면, 어느 쪽을 먼저 온시키더라도 좋다.

또한, 도 10에 도시한 제3 실시 형태에 있어서는 캐패시터를 포함하고 있지 않은 임계치 전압 설정 기능 부여 인버터 회로(7)를 반전 증폭 회로의 가장 입력측에 설치하고, 이것에 캐패시터를 갖는 임계치 전압 설정 기능 부여 인버터 회로(8, 9)를 짝수개 직렬적으로 접속해도 좋다.

이상 상세히 설명한 바와 같이, 본 발명에 따르면, 신호선 전압 제어 회로가 입력 신호의 전압에 비교하여 신호선의 전압이 낮은 경우에는 신호선의 전압을 상승시키도록 제어하고, 입력 신호의 전압에 비교하여 신호선의 전압이 높은 경우에는 신호선의 전압을 강하시키도록 제어하는 것으로 하였기 때문에, 신호선의 전압을 입력 신호의 전압과 거의 같은 전압으로 제어할 수 있다.

또한, 신호선의 전압 제어를 행하기 전에, 신호선 전압 제어 회로를 구성하는 각 인버터의 입력 단자의 전압을 각각의 임계치 전압으로 설정하는 것으로 하였기 때문에, 이들 인버터의 임계치 전압에 변동이 있더라도, 그 영향을 신호선의 전압에 미치지 않게 할 수 있다.

따라서, 본 발명을, 예를 들면 액정 표시 장치의 신호선 구동 회로에 적용한 경우에는, 휘도 얼룩이 없는 표시 품질이 우수한 구동 회로 일체형의 액정 표시 장치가 얻어진다.

Claims (15)

1. 소정의 전압 진폭의 입력 신호가 입력되고, 이 입력 신호의 전압을 부하가 접속되어 있는 신호선에 공급하는 부하 구동 회로에 있어서,

   제1 단자가 상기 신호선에 접속되어, 상기 신호선의 전압이 상기 입력 신호의 전압보다도 낮은 경우에는 상기 신호선의 전압을 상승시키도록 제어하고, 상기 신호선의 전압이 상기 입력 신호의 전압보다도 높은 경우에는 상기 신호선의 전압을 강하시키도록 제어하는 신호선 전압 제어 회로로서, 직렬적으로 접속된 홀수개의 인버터를 지니고, 상기 신호선의 전압 제어를 행하기 전에, 상기 각 인버터의 입력 단자의 전압을 상기 각 인버터의 임계치 전압으로 설정하는 신호선 전압 제어 회로와,

   제1 단자가 상기 신호선 전압 제어 회로의 제2 단자에 접속되고, 제2 단자가 상기 입력 신호가 입력될 때는 상기 입력 신호의 입력 단자에 접속되고, 상기 신호선 전압 제어 회로가 상기 신호선의 전압 제어를 행할 때는 상기 신호선에 접속되는 제1 차분 전압 보유 회로로서, 상기 신호선 전압 제어 회로가 상기 신호선의 전압을 제어할 때에, 상기 신호선 전압 제어 회로의 상기 각 인버터 중 가장 입력측에 위치하는 인버터의 임계치 전압과, 상기 입력 신호의 전압과의 차분 전압을 보유하는 제1 차분 전압 보유 회로와,

   상기 신호선 전압 제어 회로가 상기 신호선의 전압 제어를 행하기 전에, 상기 제1 차분 전압 보유 회로가 보유해야 할 차분 전압을 상기 제1 차분 전압 보유 회로에 설정하는 제1 차분 전압 설정 회로

   를 포함하는 부하 구동 회로.
2. 제1항에 있어서, 상기 신호선 전압 제어 회로는,

   상기 인버터 각각의 사이에 접속되어, 상기 신호선의 전압을 제어할 때에, 상기 인버터 사이의 각각의 임계치 전압의 차분 전압을 보유하는 제2 차분 전압 보유 회로와,

   상기 신호선의 전압을 제어하기 전에, 상기 제2 차분 전압 보유 회로의 각각이 보유해야 할 상기 인버터 사이의 각각의 임계치 전압의 차분 전압을 상기 제2 차분 전압 보유 회로에 설정하는 제2 차분 전압 설정 회로

   를 포함하는 부하 구동 회로.
3. 제2항에 있어서, 상기 제2 차분 전압 보유 회로는 각각 캐패시터로 구성되어 있고,

   상기 제2 차분 전압 설정 회로는 각각 상기 인버터의 출력 단자와 입력 단자를 접속하는 스위치에 의해 구성되어 있는 부하 구동 회로.
4. 제1항 내지 제3항 중의 어느 한 항에 있어서, 상기 제1 차분 전압 보유 회로는 캐패시터로 구성되어 있는 부하 구동 회로.
5. 제1항에 있어서, 상기 제1 차분 전압 설정 회로는,

   상기 제1 차분 전압 보유 회로의 상기 제2 단자와 상기 입력 신호의 상기 입력 단자를 접속하는 스위치와,

   상기 신호선 전압 제어 회로의 가장 입력측에 위치하는 인버터의 입력 단자와 출력 단자를 접속하는 스위치

   를 포함하여 구성되는 부하 구동 회로.
6. 제1항에 있어서, 상기 제1 차분 전압 보유 회로는,

   상기 입력 신호가 입력될 때는 상기 입력 신호의 상기 입력 단자에 접속되고, 상기 신호선 전압 제어 회로가 상기 신호선 전압의 제어를 행할 때는 상기 신호선에 접속되는 제3 차분 전압 보유 회로와,

   상기 제3 차분 전압 보유 회로와 상기 신호선 전압 제어 회로의 가장 입력측에 위치하는 상기 인버터와의 사이에 접속된 제4 차분 전압 보유 회로와,

   상기 제3 차분 전압 보유 회로와 상기 제4 차분 전압 보유 회로와의 사이에, 임의의 기간동안 일정한 전압을 공급하는 일정 전압 공급 회로

   를 포함하고,

   상기 제1 차분 전압 보유 회로가 보유해야 할 차분 전압을 상기 제1 차분 전압 보유 회로에 설정할 때에는 상기 일정 전압 공급 회로에서 상기 제3 차분 전압 보유 회로와 상기 제4 차분 전압 보유 회로와의 사이에 상기 일정한 전압을 공급하는 부하 구동 회로.
7. 제6항에 있어서, 상기 제3 차분 전압 보유 회로는 캐패시터로 구성되어 있고, 상기 제4 차분 전압 보유 회로도 캐패시터로 구성되어 있는 부하 구동 회로.
8. 제1항에 있어서, 상기 신호선에 접속되어 있는 상기 부하는 화소 전극인 부하 구동 회로.
9. 소정의 전압 진폭의 입력 신호가 입력되고, 이 입력 신호의 전압을 부하가 접속되어 있는 신호선에 공급하는 부하 구동 회로에 있어서,

   상기 신호선의 전압을 제어할 때에는 출력 단자가 상기 신호선에 접속되는 반전 증폭 회로로서, 인버터와, 상기 인버터의 입력 단자와 출력 단자의 사이를 상기 신호선의 전압을 제어하기 전에 일단 접속하는 스위치와, 상기 인버터의 입력측에 접속된 제1 캐패시터를 갖는 임계치 전압 설정 기능 부여 인버터 회로를 홀수개 직렬적으로 접속하여 구성되는 반전 증폭 회로와,

   한 단이 상기 반전 증폭 회로의 입력 단자에 접속되고, 다른 단이 상기 입력 신호가 입력될 때는 상기 입력 신호의 입력 단자에 접속되며, 상기 반전 증폭 회로가 상기 신호선의 전압 제어를 행할 때는 상기 신호선에 접속되는 제2 캐패시터와,

   상기 제2 캐패시터의 상기 한 단에 접속되고, 상기 반전 증폭 회로가 상기 신호선의 전압을 제어할 때에 보유해야 할 차분 전압을 상기 제2 캐패시터에 설정할 때에, 일정한 전압을 공급하는 일정 전압 공급 회로

   를 포함하는 부하 구동 회로.
10. 소정의 전압 진폭의 입력 신호가 입력되고, 이 입력 신호의 전압을 부하가 접속되어 있는 신호선에 공급하는 부하 구동 회로에 있어서,

    상기 신호선의 전압을 제어할 때에는 출력 단자가 상기 신호선에 접속되는 반전 증폭 회로로서,

    가장 입력 단자측에 설치된 제1 임계치 전압 설정 기능 부여 인버터 회로로서, 인버터와, 상기 인버터의 입력 단자와 출력 단자의 사이를 상기 신호선의 전압을 제어하기 전에 일단 접속하는 스위치를 갖는 제1 임계치 전압 설정 기능 부여 인버터 회로와,

    상기 제1 임계치 전압 설정 기능 부여 인버터 회로에 짝수개 직렬적으로 접속된 제2 임계치 전압 설정 기능 부여 인버터 회로로서, 인버터와, 상기 인버터의 입력 단자와 출력 단자의 사이를 상기 신호선의 전압을 제어하기 전에 일단 접속하는 스위치와, 상기 인버터의 입력측에 접속된 제1 캐패시터를 갖는 제2 임계치 전압 설정 기능 부여 인버터 회로

    를 갖는 반전 증폭 회로와,

    한 단이 상기 제1 임계치 전압 설정 기능 부여 인버터 회로의 입력 단자에 접속되고, 다른 단이 상기 입력 신호가 입력될 때는 상기 입력 신호의 입력 단자에 접속되며, 상기 반전 증폭 회로가 상기 신호선의 전압 제어를 행할 때는 상기 신호선 전압에 접속되는 제2 캐패시터

    를 포함하는 부하 구동 회로.
11. 소정의 전압 진폭의 입력 신호가 입력되고, 이 입력 신호의 전압을 부하가 접속되어 있는 신호선에 공급하는 부하 구동 회로에 있어서,

    기준 전압이 공급되는 비반전 입력 단자와, 상기 신호선에 접속되는 출력 단자를 갖는 차동 증폭 회로와,

    상기 차동 증폭 회로의 반전 입력 단자에 접속되어, 상기 입력 신호의 전압과 상기 기준 전압과의 차분 전압을 보유하는 차분 전압 보유 회로와,

    상기 차분 전압 보유 회로에 상기 차분 전압을 보유한 상태에서, 상기 차동 증폭 회로의 출력 단자와 상기 차분 전압 보유 회로를 접속하여, 상기 차분 전압 보유 회로를 포함하는 부귀환 루프를 구성함으로써, 상기 신호선에 전압을 공급하는 제1 부귀환 회로

    를 포함하는 부하 구동 회로.
12. 제11항에 있어서, 상기 제1 부귀환 회로는 상기 차동 증폭 회로의 출력 단자와, 상기 차분 전압 보유 회로와의 사이를 접속하는 제1 스위치를 포함하고,

    부귀환 루프를 구성할 때에는 상기 제1 스위치를 온으로 하는 부하 구동 회로.
13. 제11항에 있어서, 상기 차동 증폭 회로의 출력 단자와 상기 차동 증폭 회로의 반전 입력 단자를 접속하는 제2 스위치를 갖는 제2 부귀환 회로를 더 포함하고,

    상기 차분 전압 보유 회로에 상기 차분 전압을 설정할 때에는 상기 제2 스위치를 온으로 하여 부귀환 루프를 구성하는 부하 구동 회로.
14. 제11항에 있어서, 차분 전압 보유 회로는 캐패시터에 의해 구성되어 있는 부하 구동 회로.
15. 신호선 및 주사선이 종횡으로 형성되고, 이들 각 선의 교점 부근에 줄지어 설치된 화소 전극을 갖는 화소 어레이부와,

    주사선의 구동을 행하는 주사선 구동 회로와,

    신호선의 구동을 행하는 신호선 구동 회로

    를 동일 기판 상에 형성한 액정 표시 장치에 있어서,

    상기 신호선 구동 회로는 청구항 1 및 청구항 9 내지 청구항 11의 어느 한 항에 기재된 부하 구동 회로를 포함하는 액정 표시 장치.