JP2007279156A - 表示装置用駆動装置およびその駆動方法 - Google Patents
表示装置用駆動装置およびその駆動方法 Download PDFInfo
- Publication number
- JP2007279156A JP2007279156A JP2006102409A JP2006102409A JP2007279156A JP 2007279156 A JP2007279156 A JP 2007279156A JP 2006102409 A JP2006102409 A JP 2006102409A JP 2006102409 A JP2006102409 A JP 2006102409A JP 2007279156 A JP2007279156 A JP 2007279156A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- display device
- signal line
- circuit
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】駆動回路による省回路規模と消費電力の増加を最小限にしつつ、画質劣化軽減を両立することができる表示装置用駆動装置を提供する。
【解決手段】走査線と信号線により表示装置を駆動する表示装置用駆動装置において、
走査線の電圧を制御する走査線駆動回路203と、信号線の電圧を制御する信号線駆動回路202とを備え、信号線駆動回路202は、入力されたデジタルの表示データに応じて表示装置の信号線へ出力すべきアナログの階調電圧に変換する複数のDA変換回路211と、アナログの階調電圧を生成するγ調整回路210と、生成された階調電圧に対して、表示装置による階調電圧のサンプリング後の電圧変動に応じた電圧調整を施す電圧調整回路213とを有する。
【選択図】図1
【解決手段】走査線と信号線により表示装置を駆動する表示装置用駆動装置において、
走査線の電圧を制御する走査線駆動回路203と、信号線の電圧を制御する信号線駆動回路202とを備え、信号線駆動回路202は、入力されたデジタルの表示データに応じて表示装置の信号線へ出力すべきアナログの階調電圧に変換する複数のDA変換回路211と、アナログの階調電圧を生成するγ調整回路210と、生成された階調電圧に対して、表示装置による階調電圧のサンプリング後の電圧変動に応じた電圧調整を施す電圧調整回路213とを有する。
【選択図】図1
Description
本発明は、携帯電話機等のモバイル機器の表示装置用駆動装置およびその駆動方法に係り、低消費電力化かつ省回路規模で動作可能な表示装置の駆動方法および駆動回路に関する。
従来、TFT液晶等の表示装置の駆動方法として、特開2000−227585号公報(特許文献1)記載の駆動方法がある。
この方法は、アクティブマトリクス型表示パネル、例えばLTPS(Low Temperature Poly Silicon)−TFT(Thin Film Transistor)液晶を接続した場合、グルーピングされた信号線の中で点順次に階調電圧を印加して駆動する。M本の信号線を1グループとした場合で説明すると、信号線駆動回路は、1走査期間をM時分割し、信号線M本分の表示データに対応した階調電圧を順番に出力する。
そして、図9(a)に示すように、LTPS−TFT液晶パネル内に設置された信号線と1対1の関係にあるスイッチSWx(x=0、1〜)はサンプリング回路として動作し、信号線駆動回路の出力電圧の切換えタイミングでSW0、SW1〜が1個ずつ選択されるように、SIG0、SIG1〜に1個ずつ順番に選択信号が入力される。
これにより、選択されたサンプリング回路に対応する信号線に階調電圧が印加され、次に非選択信号が入力されると、信号線はHi−Z状態に遷移するが、階調電圧はパネル内の配線間容量、例えば信号線−走査線間の容量Cgd、Vcom−信号線間の容量Cdcom等で保持されることになる。そして、TFTを介して画素電極にも階調電圧が印加されて、表示装置の表示輝度が制御可能となる。
また、TFT液晶等の表示装置を駆動する際に、信号線の電圧変動が線間容量を介して隣接する信号線に伝播、その電圧レベルが変動することで画質劣化が発生することが知られている。この画質劣化を軽減する方法として、特開平9−81089号公報(特許文献2)記載の駆動方法がある。
この方法は、1走査期間内の前半で反転された階調電圧である補正電圧を印加し、1走査期間の後半で該当極性の階調電圧を印加する。これにより、一度画質劣化の原因である電圧変動と逆方向の電圧変動を隣接する信号線に発生させ、階調電圧印加時の変動で相殺し、画質劣化を軽減する方法である。
特開2000−227585号公報
特開平9−81089号公報
しかしながら、特許文献1記載の駆動回路を通常のアクティブマトリクス型表示パネル、例えばLTPS−TFT液晶に適用した場合、信号線Diに階調電圧Vd0が印加され、Hi−Z状態に遷移すると、直後に隣接する信号線Di+1に階調電圧Vd1が印加されることになる。
その際に信号線Di+1の電圧変動が以下の式1に示す信号線間容量Cddを介して信号線Diに伝播し、その階調電圧Vd0は、図9(b)で説明すると、Vd0’に変動することが判っている。
そして、この電圧変動量ΔV(=Vd0’−Vd0)は、以下の式2で決定され、信号線Diに付加してしまうすべての容量成分の合計Cdに対して、信号線間容量Cddが相対的に大きいLTPS−TFT液晶に適用した場合には、信号線Diの電圧変動量ΔVは大きくなる。
この変動量ΔVが大きくなると、階調電圧Vd0が異なる表示データに対応する階調電圧に変位することがあり、その結果、所望の表示画像が得られない可能性がある。
Cdd=Cds2 ÷2×Cds … 式1
ΔV=ΔVd1×(Cdd÷Cd) … 式2
前述した画質劣化の原因は、信号線間容量Cddを介して隣接する信号線Di+1の変動が信号線Diに伝播、その電圧レベルが変動するためである。
ΔV=ΔVd1×(Cdd÷Cd) … 式2
前述した画質劣化の原因は、信号線間容量Cddを介して隣接する信号線Di+1の変動が信号線Diに伝播、その電圧レベルが変動するためである。
また、上記した特許文献2記載の駆動方法を特許文献1記載の駆動方法に適用した場合、1走査期間の前半に反転させた階調電圧を印加する電圧補正期間を設置する必要があるため、階調電圧印加期間が短くなり、階調電圧の印加不足による画質劣化が発生する可能性がある。特に特許文献1記載の駆動方法で、例えばフレーム周波数を60Hz、表示パネルの画素数をQVGA、帰線期間を16ライン分、時分割駆動する信号線を40本とし、例えば電圧補正期間と階調電圧印加期間をそれぞれ1走査期間Hの1/2とした場合は、1信号線に割り当てられる時間Tdは式3のように620nsとなり、適正な階調表示を実現するためには、この時間内に信号線を所望の階調電圧に収束させる回路構成、あるいは高速なオペアンプ回路が必要となる。
Td=H÷2÷40信号線
=(1÷60Hz÷(320ライン+16ライン))÷2÷40信号線
=620ns ・・・ 式3
また、特許文献2記載の駆動方法では、一度反転された階調電圧を印加するため、信号線の電圧変化点が1走査期間内で必ず2回発生する(特許文献2記載の駆動方法を適用しない場合は1回)。これにより、信号線に付随する容量成分、例えばVcom−信号線間容量Cdcomや信号線−走査線間容量Cgdでの充放電が2回発生するため、表示パネル内での消費電流が増加することになる。
=(1÷60Hz÷(320ライン+16ライン))÷2÷40信号線
=620ns ・・・ 式3
また、特許文献2記載の駆動方法では、一度反転された階調電圧を印加するため、信号線の電圧変化点が1走査期間内で必ず2回発生する(特許文献2記載の駆動方法を適用しない場合は1回)。これにより、信号線に付随する容量成分、例えばVcom−信号線間容量Cdcomや信号線−走査線間容量Cgdでの充放電が2回発生するため、表示パネル内での消費電流が増加することになる。
そこで、本発明の目的は、駆動回路による省回路規模と消費電力の増加を最小限にしつつ、画質劣化軽減を両立することができる表示装置用駆動装置を提供することにある。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明による表示装置用駆動装置は、走査線と信号線により表示装置を駆動する表示装置用駆動装置であって、走査線の電圧を制御する走査線駆動回路と、信号線の電圧を制御する信号線駆動回路とを備え、信号線駆動回路は、入力されたデジタルの表示データに応じて表示装置の前記信号線へ出力すべきアナログの階調電圧に変換する複数のDA変換回路と、アナログの階調電圧を生成するγ調整回路と、生成された階調電圧に対して、表示装置による階調電圧のサンプリング後の電圧変動に応じた電圧調整を施す電圧調整回路とを有するものである。
また、本発明による表示装置用駆動装置は、表示データに応じた階調電圧を表示パネルの各画素へ出力する表示装置用駆動装置において、表示データを受信するインターフェースと、表示データを階調電圧へ変換する変換回路と、水平方向に隣接する画素に対応する表示データと水平方向に隣接する画素に対して垂直方向に隣接する画素に対応する表示データとの差分に応じて階調電圧を補正する補正回路とを備えたものである。
また、本発明による表示装置用駆動装置は、表示データに応じた階調電圧を表示パネルの各画素へ出力する表示装置用駆動装置において、表示データを受信するインターフェースと、表示データを階調電圧へ変換する変換回路と、隣接する画素に対応する表示データと隣接する画素の表示データに対して1走査期間前の表示データとの差分に応じて階調電圧を補正する補正回路とを備えたものである。
また、本発明による表示装置用駆動装置の駆動方法は、走査線の電圧を制御する走査線駆動回路と、信号線の電圧を制御する信号線駆動回路とを備え、走査線と信号線により表示装置を駆動する表示装置用駆動装置の駆動方法であって、信号線駆動回路により、入力されたデジタルの表示データに応じて表示装置の信号線へ出力すべきアナログの階調電圧に変換し、階調電圧に対して、表示装置による階調電圧のサンプリング後の電圧変動に応じた電圧調整を施すものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
本発明によれば、信号線が1走査期間内のある一定期間Hi−Z状態になる駆動方法を適用した場合に発生する信号線の電圧変動に対し、予め電圧変動量ΔVを加減算した階調電圧を信号線に印加することができる。これにより、省回路規模であると同時に、画質劣化の小さい駆動回路が実現可能となる。
また、信号線Diに印加する階調電圧は前述の電圧変動量ΔVを考慮した電圧レベルに調整できるため、表示パネルにおいては、所望の表示輝度が得られ、画質劣化を軽減することができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態1)
<表示装置用駆動装置の構成>
図1により、本発明の実施の形態1に係る表示装置用駆動装置の構成について説明する。図1は本発明の実施の形態1に係る表示装置用駆動装置の構成を示す構成図である。
<表示装置用駆動装置の構成>
図1により、本発明の実施の形態1に係る表示装置用駆動装置の構成について説明する。図1は本発明の実施の形態1に係る表示装置用駆動装置の構成を示す構成図である。
図1において、液晶パネル201に対して、信号線駆動回路202、走査線駆動回路203で構成された表示装置用駆動装置を示している。
液晶パネル201は、2枚のガラス基板間に液晶を封入した構造となっており、ガラス基板の一方にLTPS−TFT(以降TFTと呼ぶ)が画素毎に配置され、一方の対向側のガラス基板には対向電極が設けられる。
そして、TFTに接続する走査線と信号線がマトリクス状に配置された、アクティブマトリクス型と呼ばれるTFT液晶パネルであり、TFTのドレイン端子は信号線に接続され、TFTのゲート端子は走査線を介して走査線駆動回路203の出力に接続、TFTのソース端子は画素電極に接続される。
また、信号線駆動回路202との接続部とすべての信号線間には、特許文献1記載の駆動方法を実現するためのLTPS−TFTで実現するサンプリング回路214が設置され、さらにはそれらを順番に選択するためのシフトレジスタ215が構築されている。
なお、以下液晶パネル、特にLTPS−TFT液晶パネルを前提に説明を進めていくが、特許文献1記載の駆動方法が可能な電荷移動度を実現するトランジスタ素子であれば、それ以外のTFTで構わないし、液晶でなくても電圧レベルで表示輝度を制御可能な素子、例えば有機EL素子であっても構わない。
信号線駆動回路202は、CPUから転送されるデジタルの表示データをアナログの階調電圧VdxにDA(デジタル−アナログ)変換し、液晶パネル201の信号線を介して画素電極に階調電圧Vdxを印加することで、液晶パネル201の表示輝度を制御するブロックである。
走査線駆動回路203は、液晶パネル201の走査線に対し、後述する信号線駆動回路202内のタイミングコントローラ206で生成したラインクロックLPに同期した選択信号を線順次に印加するためのブロックである。
信号線駆動回路202は、システムインタフェース204、制御レジスタ205、タイミングコントローラ206、表示メモリ制御回路207、表示メモリ208、ラッチ回路209、γ調整回路210、DA変換回路211、オペアンプ212、電圧調整回路213から構成されている。
<信号線駆動回路の内部ブロックの動作>
次に、図1および図2により、本発明の実施の形態1に係る表示装置用駆動装置の信号線駆動回路の内部ブロックの動作について説明する。図2は本発明の実施の形態1に係る表示装置用駆動装置の信号線駆動回路の電圧調整回路に入力される信号線Di+1に関わる表示データと印加時の振幅電圧およびその際の信号線Diに加減算する振幅電圧の関係を示した図である。
次に、図1および図2により、本発明の実施の形態1に係る表示装置用駆動装置の信号線駆動回路の内部ブロックの動作について説明する。図2は本発明の実施の形態1に係る表示装置用駆動装置の信号線駆動回路の電圧調整回路に入力される信号線Di+1に関わる表示データと印加時の振幅電圧およびその際の信号線Diに加減算する振幅電圧の関係を示した図である。
システムインタフェース204は、CPUが出力する表示データおよびインストラクションを受け、それら各種データを制御レジスタ205へ転送する。ここで、インストラクションとは、駆動回路の内部動作を決定するための情報であるが、フレーム周波数、駆動ライン数、およびγ調整機能に関する各種調整機能のレジスタの設定値、そして、本発明の特徴である電圧調整回路213に関する設定値を含むものとする。
制御レジスタ205は、インストラクションデータを格納し、このデータを各ブロックへ転送するブロックである。例えば、前記のフレーム周波数と駆動ライン数に関するインストラクションは、後述するタイミングコントローラ206へ転送され、γ調整機能に関するインストラクションは、γ調整回路210へ転送される。
また、特許文献1記載の駆動方法を実現するための表示データの読み出し位置情報に関するインストラクションは表示メモリ制御回路207へ転送され、電圧調整回路213に関するインストラクションは、後述する電圧調整回路213へ転送される。
なお、表示データも一旦制御レジスタ205に格納され、表示位置を指示するインストラクションと共に、後述する表示メモリ制御回路207へ出力される。
タイミングコントローラ206は、ドットカウンタを持っており、外部から入力されるドットクロックを元にラインクロックLPを生成する。また、特許文献1記載の駆動方法を実現するための時分割タイミングクロックDTを生成し、ラッチ回路209および液晶パネル201内のシフトレジスタ215に転送される。
表示メモリ制御回路207は、表示メモリ208の読み出しおよび書き込み動作を行うブロックである。書き込み動作時には、制御レジスタ205から転送される表示位置のインストラクションに基づき、表示メモリ208のアドレスを選択する信号を出力し、同時に表示データを表示メモリ208に転送する。
また、読み出し動作時には、制御レジスタ205から転送される表示位置のインストラクションに基づき、1ライン分の表示データから、DA変換回路211毎に転送する表示データを順次選択する。なお、前述した表示データに対して、1ライン前の表示データを電圧調整回路213に転送するよう制御する。
表示メモリ208は、液晶パネル201の画素数相当の記憶領域を有し、表示メモリ制御回路207によって、その動作は制御される。なお、表示メモリ制御回路207で読み出し指定された表示データはラッチ回路209へ転送される。なお、読み出し指定する表示データは該当画素の表示データと1ライン前画素の表示データとする。
ラッチ回路209は、タイミングコントローラ206で生成されるタイミングクロックDTをもとに、表示メモリ208から転送される1画素毎の表示データを後述するDA変換回路211へ転送する。
DA変換回路211は、液晶パネル201の画素数がQVGA(240RGB×320)で液晶駆動時の時分割数を40時分割とした場合、18個(=720(240RGB)÷40時分割)設置することになる。
そして、それぞれのDA変換回路211は、タイミングクロックDTのタイミングでラッチ回路209から転送されるデジタルの表示データをもとに、後述するγ調整回路210で生成した電圧レベルから、対応する階調電圧を選択する。
なお、DA変換回路211は、例えば表示データが6ビットであれば64to1セレクタであり、省回路規模を目的にFRC(フレームレートコントロール)を組み合わせて多階調化する場合は、32to1セレクタ、あるいは16to1セレクタとなる。いずれにしてもDA変換回路211は選択された階調電圧を後述する電圧調整回路213へ転送する。
γ調整回路210は、液晶パネル201の階調制御を実現するためのアナログの階調電圧、例えば、表示データが6ビットであれば、64レベルの階調電圧を生成し、前述したDA変換回路211に入力する。なお、γ調整回路210は、本実施の形態おいては必須の構成ではない。
電圧調整回路213は、前述のDA変換回路211の出力と1対1の関係になるように設置され、画質劣化の根本原因である信号線Diの容量結合変動を補正するための電圧変動量ΔVを生成し、DA変換回路211から転送される階調電圧にその電圧を加減算するブロックである。
電圧調整回路213には、DA変換回路211から転送されるアナログの階調電圧と共に、ラッチ回路209から転送される信号線Di+1に対応する表示データD(i+1、j)(jは行情報)の上位2ビットと、ラッチ回路209から転送される1ライン前(1走査期間前)の表示データD(i+1、j−1)の上位2ビットが入力される。
そして、まずは図2に示すように、信号線Di+1に関わる2種類の表示データから信号線Di+1の電圧変動量ΔVd1を推定し、8レベル(0〜、1V〜、2V〜、…、7V〜)に分類する。
ここで、式2に示すように、電圧変動量ΔVはΔVd1に比例することが判っているから、信号線D1が1V変動した場合の信号線D0の変動量をΔVbaseとし、これを基準にデジタル制御による階調電圧補正を実現することにする。なお、ΔVbaseは数mV〜十数mV程度とし、電圧補正は、例えば電圧補正に利用されるオペアンプ212の出力部に出力電圧調整用に十分抵抗値の大きな可変抵抗と固定抵抗を設置することで実現する。ここで階調電圧に対して、電圧を高い電圧側に補正する場合を例に説明すると、可変抵抗はオペアンプ212の出力と負入力間に、固定抵抗は負入力とGND問に設置する。そして、可変抵抗の抵抗値は前述の2種類の表示データから8種類に設定することにする。これにより、オペアンプ212は固定抵抗と可変抵抗で抵抗分割された点がDA変換回路211から転送される階調電圧と等しくなるよう動作し、その結果、オペアンプの出力電圧は高い電圧レベルにシフトする。なお、シフト量は前述の可変抵抗の抵抗値で決定され、例えば可変抵抗の抵抗値が小さければ補正量は小さくなり、可変抵抗の抵抗値が大きければ補正量は大きくなる。また、低い電圧側に補正する場合は、前述の固定抵抗値の接続先を電源電圧VDDに切換えることにする。
以上の構成により、所望の階調補正が可能となる。
なお、ここで説明した電圧補正方法はほんの一例であり、前述の2種類の表示データをもとに電圧を調整するその他の方法であっても構わない。
また、電圧調整回路は制御レジスタから転送されるVC0で有効設定、および無効設定を切換えることができるものとし、またVC1でその基準補正量ΔVbaseを可変にする。これについては、前述した可変抵抗の抵抗値に関してバリエーションを増やし、切換えられるようにした。
これにより、信号線間の容量Cddが信号線に付加するトータルの容量Cdに対して相対的に小さく、それによる信号線の電圧変動量ΔVが無視できるパネルの場合にはVC0を0“ロー”とすることで電圧調整回路213を無効にし、信号線間の容量Cddが信号線に付加するトータルの容量Cdに対して相対的に大きく、それによる信号線の電圧変動が大きいパネルの場合にはVC0を1“ハイ”とすることで電圧調整回路213を有効にする。また、信号線間容量Cddの相対値が異なる液晶パネル201に対応するため、VC1で基準とする基準補正量ΔVbaseを調整できるようにする。
オペアンプ212は、前述の電圧調整回路213と同様にDA変換回路211の出力と1対1の関係になるように設置する。そして、オペアンプ212は、DA変換回路211から転送される階調電圧、あるいは電圧調整回路213から転送される補正済みの階調電圧をバッファリングし、液晶パネル201内の後述するサンプリング回路214に転送する。
なお、本構成では、1個のオペアンプ212はすべての階調電圧レベルを出力する必要があるが、あらゆる液晶パネル201を駆動するためには電源電圧−GNDの電圧範囲を出力する必要がある。また、本実施の形態で挙げた、1走査期間を40時分割する駆動方法では、時分割をしない場合の40倍高速動作が必須となる。
液晶パネル201内のサンプリング回路214は、液晶パネル201内のトランジスタ素子、例えばLTPS−TFTで構成され、液晶パネル201−信号線駆動回路202の接続部とそれらが受け持つすべての信号線間に設置する。そして、前述した接続部を介してオペアンプ212から転送される階調電圧を、点順次で対応する信号線に分配するブロックである。なお、その分配は後述するシフトレジスタ215で制御されるものとする。
液晶パネル201内のシフトレジスタ215は、液晶パネル201に内蔵され、信号線駆動回路202から入力される階調電圧を信号線に分配するためのサンプリング回路214を順次選択する信号を生成する。なお、その動作タイミングは、表示データがラッチ回路209からDA変換回路211へ転送されるタイミングクロックDTとし、これにより所定の信号線に所望の階調電圧を分配可能となる。
<各信号および信号線波形の変化>
次に図2および図3により、本発明の実施の形態1に係る表示装置用駆動装置の各信号および信号線波形の変化について説明する。図3は本発明の実施の形態1に係る表示装置用駆動装置の各信号および信号線波形の変化を示すタイミングチャートである。
次に図2および図3により、本発明の実施の形態1に係る表示装置用駆動装置の各信号および信号線波形の変化について説明する。図3は本発明の実施の形態1に係る表示装置用駆動装置の各信号および信号線波形の変化を示すタイミングチャートである。
なお、ここでは液晶パネル201の画素数をQVGA(240RGB×320)、1走査期間を40時分割する駆動方法を前提に説明する。なお、301はVcom−信号線間容量結合変動、302、303は信号線間容量結合変動である。
まず、タイミングコントローラ206で生成されるラインクロックLPの立ち上がりタイミングで、Vcom等の液晶駆動電圧の極性反転が実施される。
そして、同様に生成されたタイミングクロックDTのタイミングで表示メモリ208からDA変換回路1〜18に表示データが転送される。本実施の形態においては、DA変換回路1には信号線D0から信号線D39の表示データD(0)〜D(39)が、DA変換回路2には信号線D40から信号線D79の表示データD(40)〜D(79)が、DA変換回路18には信号線D680から信号線D719の表示データD(680)〜D(719)が順次転送されるものとする。また、それと同期して、シフトレジスタ215は信号線D0〜信号線D39、信号線D40〜信号線D79、信号線D680〜信号線D719に対応するサンプリング回路214を点順次で選択することにする。
<液晶パネルの駆動方法>
次に、各信号線の波形変化に着目して、液晶パネルの駆動方法について説明する。
次に、各信号線の波形変化に着目して、液晶パネルの駆動方法について説明する。
まず、信号線D0に着目すると、液晶駆動電圧が極性反転する直前には1ライン前の表示データに対応した逆極性の階調電圧が保持されている。
そして、Vcom波形が反転すると容量結合変動で301のように、信号線D0の電圧レベルはVcomの電圧遷移方向と同方向に遷移する。それと同時にシフトレジスタ215により信号線D0に対応したサンプリング回路214が選択され、オペアンプ212が正極性の階調電圧を印加する。
ここでオペアンプ212が駆動しなければならない信号線D1の振幅電圧は図3に示すように、Vcom−信号線間容量結合変動分の301と、該当ラインの正極階調電圧の合計電圧となる。前述したように信号線D0の電圧変動量ΔVは、式2に示すように隣接する信号線D1の振幅電圧に比例するが、その電圧は信号線D1に対応する表示データから図2のように推定できる。
これらにより推定できる電圧変動量ΔVをDA変換回路211から転送される階調電圧に加減算し、信号線駆動回路202は補正済みの階調電圧を液晶パネル201に順次出力することにする。
以上のような回路構成と動作タイミングにより、本実施の形態における表示装置は、液晶パネル201の信号線間容量Cddの容量値が相対的に大きく、その容量を介して発生する信号線変動が大きい場合であっても、特許文献1に記載の駆動方法が適用可能となる。従って、少ない定常電流と回路規模で、多階調表示が実現でき、駆動方式起因で発生する画質劣化を軽減することが可能である。
なお、本実施の形態では、入力の表示データを6ビットとして説明したが、それ以外のビット数(例えば、8ビット、10ビット)でも構わないし、電圧変動量ΔVの推定に表示データの上位2ビットを用いたが、それ以外のビット数(例えば、上位1ビット、上位3ビット、全ビット)でも構わない。
また、表示メモリ208を内蔵した液晶表示装置を前提に説明したが、非内蔵型の液晶表示装置であっても、1ライン前の表示データを格納するラインメモリを設置すれば本実施の形態は実現できる。
さらに、1走査期間を40時分割する駆動方法で説明したが、40時分割以下の例えばRGBで3時分割する駆動方法でも構わないし、40時分割以上の分割数でも構わない。また、信号線駆動回路202と走査線駆動回路203を別チップとして説明したが、1チップ化したもので本実施の形態を実現しても構わない。
(実施の形態2)
実施の形態2は、実施の形態1に対し、1走査期間の前半ですべての信号線を任意の電圧レベルにプリチャージすることで、画質劣化の原因となる信号線Di+1の振幅電圧そのものを小さくすると共に、信号線の変動量ΔVを信号線Di+1の該当表示データのみで推定可能にし、実施の形態1での電圧調整回路の動作を簡易にしたものである。
実施の形態2は、実施の形態1に対し、1走査期間の前半ですべての信号線を任意の電圧レベルにプリチャージすることで、画質劣化の原因となる信号線Di+1の振幅電圧そのものを小さくすると共に、信号線の変動量ΔVを信号線Di+1の該当表示データのみで推定可能にし、実施の形態1での電圧調整回路の動作を簡易にしたものである。
以下に、前述のプリチャージの電圧レベルを、例えば電源電圧VDDとGNDレベルとした場合を例に本実施の形態について説明する。
<表示装置用駆動装置の構成>
図4により、本発明の実施の形態2に係る表示装置用駆動装置の構成について説明する。図4は本発明の実施の形態2に係る表示装置用駆動装置の構成を示す構成図である。
図4により、本発明の実施の形態2に係る表示装置用駆動装置の構成について説明する。図4は本発明の実施の形態2に係る表示装置用駆動装置の構成を示す構成図である。
図4において、液晶パネル201に対して、信号線駆動回路202、走査線駆動回路203で構成された表示装置用駆動装置を示している。
本実施の形態は、信号線駆動回路202の出力毎にその電圧レベルを切換えるためのスイッチ401、402、403を追加したものであり、他の構成は実施の形態1と同様である。
<信号線駆動回路の内部ブロックの動作>
次に、図4により、本発明の実施の形態2に係る表示装置用駆動装置の信号線駆動回路の内部ブロックの動作について説明する。
次に、図4により、本発明の実施の形態2に係る表示装置用駆動装置の信号線駆動回路の内部ブロックの動作について説明する。
まず、制御レジスタ205は、インストラクションデータを格納し、このデータを各ブロックへ転送するブロックである。そして、実施の形態1を実施するための電圧調整回路213に関するインストラクションが、電圧調整回路213へ転送されると共に、タイミングコントローラ206にプリチャージ期間のクロック数を規定するレジスタ値PTを転送する。
タイミングコントローラ206は、ドットカウンタを持っており、外部から入力されるドットクロックを元にラインクロックLPを生成する。
また、特許文献1記載の駆動方法を実現するための時分割タイミングクロックDTを生成する。ただし、タイミングクロックDTは、1走査期間内のクロック数がレジスタ値PTで規定されるクロック数と時分割数の合計となるように生成する。
さらに、2走査期間毎にプリチャージ期間が1“ハイ”となる、2種類のスイッチ制御信号PC1、PC2と、PC1とPC2の両方が0“ロー”である期間で1“ハイ”となるDV1を生成する。なお、DV1はスイッチ401の制御線、PC1はスイッチ403の制御線、PC2はスイッチ402の制御線に転送する。
また、タイミングクロックDTがPC1およびPC2が1“ハイ”の時に0“ロー”固定とするタイミングクロックDT’を作成し、ラッチ回路209および液晶パネル201内のシフトレジスタ215に転送する。
次に、本実施の形態で新規に設置したスイッチ401、スイッチ402、スイッチ403について、より具体的にその動作を説明する。
本実施の形態で新規に設置したスイッチのうち、オペアンプ212の出力に設置されたスイッチ401は、タイミングコントローラ206から転送されるDV1で制御され、オペアンプ212でバッファリングした階調電圧を液晶パネル201側へ出力する際にオン状態にし、プリチャージ期間でオフ状態にする。
また、電源電圧VDDに接続されたスイッチ402は、タイミングコントローラから転送されるPC2で制御され、液晶駆動時の極性が負極性の時のプリチャージ期間でオン状態にし、それ以外の期間ではオフ状態にする。
さらに、GNDに接続されたスイッチ403は、タイミングコントローラから転送されるPC1で制御され、液晶駆動時の極性が正極性の時のプリチャージ期間でオン状態にし、それ以外の期間ではオフ状態にする。
なお、その他の部分については、実施の形態1と同様であるため、以後の説明は省略する。
<各信号および信号線波形の変化>
次に図5により、本発明の実施の形態2に係る表示装置用駆動装置の各信号および信号線波形の変化について説明する。図5は本発明の実施の形態2に係る表示装置用駆動装置の各信号および信号線波形の変化について説明するための説明図であり、図5(a)は本発明の実施の形態2に係る表示装置用駆動装置の各信号および信号線波形の変化を示すタイミングチャート、図5(b)は信号線D0の電圧波形の拡大図、図5(c)は、電圧調整回路に入力される信号線Di+1に関わる表示データと印加時の振幅電圧およびその際の信号線Diに加減算する振幅電圧の関係を示した図である。
次に図5により、本発明の実施の形態2に係る表示装置用駆動装置の各信号および信号線波形の変化について説明する。図5は本発明の実施の形態2に係る表示装置用駆動装置の各信号および信号線波形の変化について説明するための説明図であり、図5(a)は本発明の実施の形態2に係る表示装置用駆動装置の各信号および信号線波形の変化を示すタイミングチャート、図5(b)は信号線D0の電圧波形の拡大図、図5(c)は、電圧調整回路に入力される信号線Di+1に関わる表示データと印加時の振幅電圧およびその際の信号線Diに加減算する振幅電圧の関係を示した図である。
図5(a)において、501、502、503は信号線間容量結合変動、504はVcom−信号線間容量結合変動を示したものである。
まず、液晶駆動電圧の極性が負極性から正極性へと切換わり、VcomはHigh電圧からLow電圧へ遷移する。
これにより、信号線の電圧レベルは図5(a)、(b)の301に示すように、電圧下降方向に容量結合変動するが、制御信号PC1に従って、信号線駆動回路202の出力に設置したスイッチ403をオン状態にすると共に、液晶パネル201内のシフトレジスタ215の出力をすべて1“ハイ”固定にすることで全信号線をGNDレベルに収束させることができる。
そして、PC1が0“ロー”レベルに遷移した後に、DV1が0“ロー”から1“ハイ”に遷移するタイミングで実施の形態1の駆動方法に移行する。
この場合、すべての信号線の電圧変動開始レベルがGNDとなるため、図5(c)に示すように該当表示データのみで電圧調整量ΔVの推定が可能となる。
また、液晶駆動電圧の極性が正極性から負極性へ遷移する場合は、信号線の電圧レベルは図5(a)の504に示すように、電圧上昇方向に容量結合変動するが、制御信号PC2に従って、信号線駆動回路202の出力に設置したスイッチ402をオン状態にすると共に、液晶パネル201内のシフトレジスタ215の出力をすべて1“ハイ”固定にすることで全信号線を電源電圧VDDに収束させることができる。
そして、PC2が0“ロー”レベルに遷移した後に、DV1が0“ロー”から1“ハイ”に遷移するタイミングで実施の形態1の駆動方法に移行する。この場合、すべての信号線の電圧変動開始レベルがVDDとなるため、該当表示データのみで電圧調整量ΔVの推定が可能となる。なお、電圧変動量ΔVの推定は、基準電圧ΔVbaseを基準に実施することにする。
以上、本実施の形態によれば、画質劣化の原因となる信号線Di+1の振幅電圧そのものを小さくすると共に、信号線の変動量ΔVを信号線Di+1の該当表示データのみで推定を容易に実現することができる。したがって、省回路規模のまま、画質劣化の少ない、より高画質な表示を実現することが可能である。
なお、本実施の形態では、プリチャージの電圧レベルを電源電圧VDDとGNDレベルとしたが、それ以外の電圧、例えば階調電圧の中の2レベルであっても構わない。
また、プリチャージ電圧レベルを2レベルとしたが、例えば前述の電源電圧VDD、GNDレベル、あるいは階調電圧の中の1レベルや電源電圧Vciの1レベルであっても構わない。さらに、本実施の形態では、新規に設置した3種のスイッチをオペアンプ212の出力側に設置した場合で説明したが、オペアンプ212の入力側に設置しても構わない。
(実施の形態3)
実施の形態3は、実施の形態1に対して、1個のDA変換回路211が担当する信号線を変更し、電圧調整回路601の数を少なくすることで省回路規模化を実現するものである。
実施の形態3は、実施の形態1に対して、1個のDA変換回路211が担当する信号線を変更し、電圧調整回路601の数を少なくすることで省回路規模化を実現するものである。
<表示装置用駆動装置の構成>
図6により、本発明の実施の形態3に係る表示装置用駆動装置の構成について説明する。図6は本発明の実施の形態3に係る表示装置用駆動装置の構成を示す構成図である。
図6により、本発明の実施の形態3に係る表示装置用駆動装置の構成について説明する。図6は本発明の実施の形態3に係る表示装置用駆動装置の構成を示す構成図である。
図6において、液晶パネル201に対して、信号線駆動回路202、走査線駆動回路203で構成された表示装置用駆動装置を示している。
本実施の形態は、信号線駆動回路202の出力に接続する信号線グループと、液晶パネル201に内蔵したシフトレジスタ内フリップフロップ603の構成を変更したものであり、他の構成は実施の形態1と同様である。
<信号線駆動回路の内部ブロックの動作>
次に、図6により、本発明の実施の形態3に係る表示装置用駆動装置の信号線駆動回路の内部ブロックの動作について説明する。
次に、図6により、本発明の実施の形態3に係る表示装置用駆動装置の信号線駆動回路の内部ブロックの動作について説明する。
まず、ラッチ回路209は、タイミングコントローラ206で生成されるタイミングクロックDTに従って、DA変換回路1〜DA変換回路18に順次表示データを転送する。
ただし、本実施の形態においては、DA変換回路1には信号線D0、D18、D36、…、D702の表示データD(0)、D(18)、D(36)、…、D(702)が、DA変換回路2には信号線D1、D19、D37、…、D703の表示データD(1)、D(19)、…、D(703)が、DA変換回路18には信号線D17、D35、D53、…、D719の表示データD(17)、D(35)、D(53)、…、D(719)が順次転送されるものとする。
また、それと同期して、シフトレジスタ内フリップフロップ603は信号線D0〜信号線D17、信号線D18〜信号線D35、信号線D703〜信号線D719に対応するサンプリング回路602を順番に選択することにする。
これにより、隣り合う17本の信号線に関しては、同タイミングで信号線駆動回路202から階調電圧が印加されるため、例えば、信号線D0〜D16に関しては、隣り合う信号線のうち、一方がHi−Z状態でもう一方が電圧印加状態という関係にはならないため、信号線間容量Cddを介した電圧変動は発生しないことになる。
ただし、信号線D17に関しては、Hi−Z状態になった直後、次の時分割タイミングで隣接する信号線D18が電圧印加状態になるため、信号線D17に保持されていた階調電圧は変動してしまう。そこで、本実施の形態では、18個あるDA変換回路211のうち、DA変換回路18に関しては、電圧調整回路601を設置することにした。
これにより、18個必要だった電圧調整回路213を1個に削減でき、より省回路規模化を実現できることになる。
<各信号および信号線波形の変化>
次に、図7により、本発明の実施の形態3に係る表示装置用駆動装置の各信号および信号線波形の変化について説明する。図7は本発明の実施の形態3に係る表示装置用駆動装置の各信号および信号線波形の変化を示すタイミングチャートである。なお、図7の701、702、703は信号線間容量結合変動を示したものである。
次に、図7により、本発明の実施の形態3に係る表示装置用駆動装置の各信号および信号線波形の変化について説明する。図7は本発明の実施の形態3に係る表示装置用駆動装置の各信号および信号線波形の変化を示すタイミングチャートである。なお、図7の701、702、703は信号線間容量結合変動を示したものである。
まず、液晶駆動電圧の極性が負極性から正極性へと切換わり、VcomはHigh電圧からLow電圧へ遷移する。
これにより、信号線の電圧レベルは図7の301に示すように、電圧下降方向に容量結合変動するが、信号線D0〜D17、および信号線D18〜D35は同じタイミングで階調電圧が印加されることになり、信号線D0〜D16、信号線D18〜D34に関しては、画質劣化の原因となる電圧変動は発生しないことになる。
しかし、DA変換回路18が担当する太字で表記した信号線、例えばD17、D35に関しては、Hi−Z状態に遷移した後で、隣接する信号線D18、D36に階調電圧が印加されるため、画質劣化の原因となる電圧変動が発生する。
そこで、本実施の形態では、前述したようにDA変換回路18の出力に対してのみ、電圧調整回路601を設置することにする。
以上から、すべての信号線に関して、信号線間容量Cddを介して発生する電圧変動をキャンセルすることができ、回路規模を増加させることなく、画質劣化を軽減可能とする。
以上のような回路構成と動作タイミングにより、本実施の形態の表示装置は、信号線間容量Cddが相対的に大きな液晶パネルであっても、特許文献1記載の駆動方法を適用可能となる。したがって、少ない消費電流と回路規模で液晶駆動が実現でき、駆動方式起因で発生する画質劣化を軽減することが可能である。
なお、本実施の形態では、実施の形態1と同様にプリチャージ期間を設定しない駆動方法を前提に説明したが、実施の形態2と同様にプリチャージ期間を設定する駆動方法であっても構わない。
(実施の形態4)
実施の形態4は、シフトレジスタ804とサンプリング回路803をLSI側に内蔵させたものであり、それぞれの動作は実施の形態2と基本的に同じである。なお、本実施の形態は、実施の形態2と同様に、1走査期間の前半ですべての信号線を任意の電圧レベルにプリチャージすることで、画質劣化の原因となる信号線Di+1の振幅電圧そのものを小さくすると共に、信号線の変動量ΔVを信号線Di+1の該当表示データのみで推定することにする。
実施の形態4は、シフトレジスタ804とサンプリング回路803をLSI側に内蔵させたものであり、それぞれの動作は実施の形態2と基本的に同じである。なお、本実施の形態は、実施の形態2と同様に、1走査期間の前半ですべての信号線を任意の電圧レベルにプリチャージすることで、画質劣化の原因となる信号線Di+1の振幅電圧そのものを小さくすると共に、信号線の変動量ΔVを信号線Di+1の該当表示データのみで推定することにする。
<表示装置用駆動装置の構成>
図8により、本発明の実施の形態4に係る表示装置用駆動装置の構成について説明する。図8は本発明の実施の形態4に係る表示装置用駆動装置の構成を示す構成図である。
図8により、本発明の実施の形態4に係る表示装置用駆動装置の構成について説明する。図8は本発明の実施の形態4に係る表示装置用駆動装置の構成を示す構成図である。
図8において、液晶パネル801に対して、信号線駆動回路802、走査線駆動回路203で構成された本実施の形態を実現する液晶表示装置を示したものである。
<信号線駆動回路の内部ブロックの動作>
次に、図8により、本発明の実施の形態4に係る表示装置用駆動装置の信号線駆動回路の内部ブロックの動作について説明する。
次に、図8により、本発明の実施の形態4に係る表示装置用駆動装置の信号線駆動回路の内部ブロックの動作について説明する。
基本的には、実施の形態2における回路動作と動作タイミングと同様であるため、詳細説明は省略するが、本実施の形態の構成により、サンプリング順を駆動回路側の制御で変更でき、例えば、表示データを参照して、オペアンプ212の出力と複数のサンプリング回路803間のバスラインにおける電圧変動を最小にするようなサンプリング順への変更が可能となる。これにより、前述の画質劣化の原因である信号線の容量結合変動そのものを小さくすることが可能になる。
以上のような回路構成により、本実施の形態の表示装置は、信号線間容量Cddが相対的に大きな液晶パネルであっても、特許文献1記載の駆動方法を適用可能となる。したがって、少ない消費電流と回路規模で液晶駆動が実現でき、駆動方式起因で発生する画質劣化を軽減することが可能である。
なお、本実施の形態では、低耐圧のプロセスで駆動回路を実現することを考え、信号線をプリチャージすることを前提にしたが、高耐圧のプロセス、例えば耐圧が10V以上のプロセスであれば、実施の形態1と同様に、プリチャージ期間を設定しない駆動方法で構わない。
また、プリチャージの電圧レベルを電源電圧Vciの1レベルとしたが、それ以外の電圧、例えば階調電圧の中の1レベルであっても構わないし、本発明の実施の形態2と同様に、プリチャージの電圧レベルを2レベルとし、例えば電源電圧VDDとGNDとプリチャージする回路構成としても構わない。
さらに、実施の形態3を前提に、1個のDA変換回路211が担当する信号線の組み合わせを変えて、電圧調整回路213の数を減らしても構わない。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明は、携帯電話機等のモバイル機器の表示装置用駆動装置に係り、低消費電力化かつ省回路規模で動作可能な、液晶表示装置、有機EL表示装置、表面電解表示装置(SED)、プラズマ表示装置(PDP)等の表示装置の駆動装置に適用可能である。
201…液晶パネル、202…信号線駆動回路、203…走査線駆動回路、204…システムインタフェース、205…制御レジスタ、206…タイミングコントローラ、207…表示メモリ制御回路、208…表示メモリ、209…ラッチ回路、210…γ調整回路、211…DA変換回路、212…オペアンプ、213…電圧調整回路、214…サンプリング回路、215…シフトレジスタ、301…Vcom−信号線間容量結合変動、302、303…信号線間容量結合変動、401〜403…スイッチ、501〜503…信号線間容量結合変動、504…Vcom−信号線間容量結合変動、601…電圧調整回路、602…サンプリング回路、603…シフトレジスタ内フリップフロップ、701〜703…信号線間容量結合変動、801…液晶パネル、802…信号線駆動回路、803…サンプリング回路、804…シフトレジスタ。
Claims (20)
- 走査線と信号線により表示装置を駆動する表示装置用駆動装置であって、
前記走査線の電圧を制御する走査線駆動回路と、
前記信号線の電圧を制御する信号線駆動回路とを備え、
前記信号線駆動回路は、入力されたデジタルの表示データに応じて前記表示装置の前記信号線へ出力すべきアナログの階調電圧に変換する複数のDA変換回路と、前記アナログの階調電圧を生成するγ調整回路と、前記生成された階調電圧に対して、前記表示装置による前記階調電圧のサンプリング後の電圧変動に応じた電圧調整を施す電圧調整回路とを有することを特徴とする表示装置用駆動装置。 - 請求項1記載の表示装置用駆動装置において、
前記電圧調整回路は、前記階調電圧を前記信号線へ出力するための1走査期間を時分割した期間毎に、前記γ調整回路が出力する階調電圧に対して電圧調整を行い、前記信号線の隣接信号線の電圧変動に応じた電圧調整により、前記γ調整回路が出力する階調電圧の電圧とは異なる階調電圧を生成することを特徴とする表示装置用駆動装置。 - 請求項2記載の表示装置用駆動装置において、
前記電圧調整回路は、前記隣接信号線の表示データをもとに、電圧調整量を算出し、前記隣接信号線の表示データは、同一信号線上の1個以上の画素に対応した表示データであることを特徴とする表示装置用駆動装置。 - 請求項3記載の表示装置用駆動装置において、
前記電圧調整回路は、前記DA変換回路と同数か、それ以下であることを特徴とする表示装置用駆動装置。 - 請求項4記載の表示装置用駆動装置において、
前記電圧調整回路は、前記複数のDA変換回路から出力される前記階調電圧をバッファリングするオペアンプに内蔵されることを特徴とする表示装置用駆動装置。 - 請求項5記載の表示装置用駆動装置において、
前記信号線駆動回路は、前記電圧調整回路が出力する電圧を調整する調整レジスタを備えたことを特徴とする表示装置用駆動装置。 - 請求項6記載の表示装置用駆動装置において、
前記信号線駆動回路の出力部に、前記DA変換回路が出力する階調電圧を選択する第1のスイッチと、前記DA変換回路が出力する階調電圧とは異なる電圧を選択する第2のスイッチとを備えたことを特徴とする表示装置用駆動装置。 - 請求項7記載の表示装置用駆動装置において、
前記第1のスイッチと、前記第2のスイッチは、同時に選択状態になることはなく、前記第2のスイッチは、前記走査期間の前半で、前記信号線に前記階調電圧とは異なる電圧を印加することを特徴とする表示装置用駆動装置。 - 請求項8記載の表示装置用駆動装置において、
前記走査期間前半で設定される前記信号線に前記階調電圧とは異なる電圧を印加する期間は可変であることを特徴とする表示装置用駆動装置。 - 請求項9記載の表示装置用駆動装置において、
前記信号線駆動回路は、前記信号線に前記階調電圧とは異なる電圧を印加する期間を調整する調整レジスタを備えたことを特徴とする表示装置用駆動装置。 - 請求項10記載の表示装置用駆動装置において、
前記階調電圧とは異なる電圧は、1種類以上の電圧レベルであり、前記電圧レベルは、前記表示装置の駆動電圧の極性に合わせて変化することを特徴とする表示装置用駆動装置。 - 表示データに応じた階調電圧を表示パネルの各画素へ出力する表示装置用駆動装置において、
前記表示データを受信するインターフェースと、
前記表示データを前記階調電圧へ変換する変換回路と、
水平方向に隣接する画素に対応する表示データと前記水平方向に隣接する画素に対して垂直方向に隣接する画素に対応する表示データとの差分に応じて前記階調電圧を補正する補正回路とを備えたことを特徴とする表示装置用駆動装置。 - 請求項12記載の表示装置用駆動装置において、
前記表示パネルの各画素は、水平方向に隣接する画素と容量素子を介して接続されていることを特徴とする表示装置用駆動装置。 - 表示データに応じた階調電圧を表示パネルの各画素へ出力する表示装置用駆動装置において、
前記表示データを受信するインターフェースと、
前記表示データを前記階調電圧へ変換する変換回路と、
隣接する画素に対応する表示データと前記隣接する画素の表示データに対して1走査期間前の表示データとの差分に応じて前記階調電圧を補正する補正回路とを備えたことを特徴とする表示装置用駆動装置。 - 走査線の電圧を制御する走査線駆動回路と、信号線の電圧を制御する信号線駆動回路とを備え、前記走査線と前記信号線により表示装置を駆動する表示装置用駆動装置の駆動方法であって、
前記信号線駆動回路により、入力されたデジタルの表示データに応じて前記表示装置の前記信号線へ出力すべきアナログの階調電圧に変換し、前記階調電圧に対して、前記表示装置による前記階調電圧のサンプリング後の電圧変動に応じた電圧調整を施すことを特徴とする表示装置用駆動装置の駆動方法。 - 請求項15記載の表示装置用駆動装置の駆動方法において、
電圧調整回路により、前記階調電圧を前記信号線へ出力するための1走査期間を時分割した期間毎に電圧調整を行い、前記信号線の隣接信号線の電圧変動に応じた電圧調整を行うことを特徴とする表示装置用駆動装置の駆動方法。 - 請求項16記載の表示装置用駆動装置の駆動方法において、
前記電圧調整回路により、前記隣接信号線の表示データをもとに、電圧調整量を算出し、前記隣接信号線の表示データは、同一信号線上の1個以上の画素に対応した表示データであることを特徴とする表示装置用駆動装置の駆動方法。 - 請求項17記載の表示装置用駆動装置の駆動方法において、
前記信号線駆動回路の出力部により、前記階調電圧を選択するか、または、前記階調電圧とは異なる電圧を選択し、前記走査期間の前半で、前記信号線に前記階調電圧とは異なる電圧を印加することを特徴とする表示装置用駆動装置の駆動方法。 - 請求項18記載の表示装置用駆動装置の駆動方法において、
前記走査期間前半で設定される前記信号線に前記階調電圧とは異なる電圧を印加する期間を可変することを特徴とする表示装置用駆動装置の駆動方法。 - 請求項19記載の表示装置用駆動装置の駆動方法において、
前記階調電圧とは異なる電圧は、1種類以上の電圧レベルであり、前記電圧レベルは、前記表示装置の駆動電圧の極性に合わせて変化することを特徴とする表示装置用駆動装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006102409A JP2007279156A (ja) | 2006-04-03 | 2006-04-03 | 表示装置用駆動装置およびその駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006102409A JP2007279156A (ja) | 2006-04-03 | 2006-04-03 | 表示装置用駆動装置およびその駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007279156A true JP2007279156A (ja) | 2007-10-25 |
Family
ID=38680700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006102409A Pending JP2007279156A (ja) | 2006-04-03 | 2006-04-03 | 表示装置用駆動装置およびその駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007279156A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7932878B2 (en) | 2006-06-30 | 2011-04-26 | Canon Kabushiki Kaisha | Active matrix-type display apparatus and information processing apparatus using the same |
JP2017129781A (ja) * | 2016-01-21 | 2017-07-27 | 株式会社メガチップス | 色むら補正装置及び色むら補正方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0981089A (ja) * | 1995-09-19 | 1997-03-28 | Fujitsu Ltd | アクティブマトリクス型液晶表示装置及びその駆動方法 |
JP2000321559A (ja) * | 1999-05-14 | 2000-11-24 | Sony Corp | プラズマアドレス型表示装置のクロストーク補正装置およびプラズマアドレス型表示装置 |
JP2005202377A (ja) * | 2003-12-17 | 2005-07-28 | Sharp Corp | 表示装置の駆動方法、表示装置、およびプログラム |
JP2005352437A (ja) * | 2004-05-12 | 2005-12-22 | Sharp Corp | 液晶表示装置、カラーマネージメント回路、及び表示制御方法 |
-
2006
- 2006-04-03 JP JP2006102409A patent/JP2007279156A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0981089A (ja) * | 1995-09-19 | 1997-03-28 | Fujitsu Ltd | アクティブマトリクス型液晶表示装置及びその駆動方法 |
JP2000321559A (ja) * | 1999-05-14 | 2000-11-24 | Sony Corp | プラズマアドレス型表示装置のクロストーク補正装置およびプラズマアドレス型表示装置 |
JP2005202377A (ja) * | 2003-12-17 | 2005-07-28 | Sharp Corp | 表示装置の駆動方法、表示装置、およびプログラム |
JP2005352437A (ja) * | 2004-05-12 | 2005-12-22 | Sharp Corp | 液晶表示装置、カラーマネージメント回路、及び表示制御方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7932878B2 (en) | 2006-06-30 | 2011-04-26 | Canon Kabushiki Kaisha | Active matrix-type display apparatus and information processing apparatus using the same |
JP2017129781A (ja) * | 2016-01-21 | 2017-07-27 | 株式会社メガチップス | 色むら補正装置及び色むら補正方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7643002B2 (en) | Data driver, liquid crystal display and driving method thereof | |
JP4786996B2 (ja) | 表示装置 | |
KR100965571B1 (ko) | 액정표시장치와 그 구동방법 | |
US7570243B2 (en) | Liquid crystal display and driving method thereof | |
KR102070707B1 (ko) | 표시 장치 | |
US7924252B2 (en) | Display driver | |
KR20070023099A (ko) | 액정표시장치 및 그 구동방법 | |
JP4634364B2 (ja) | 液晶表示装置の駆動装置及び駆動方法 | |
JP2005234241A (ja) | 液晶表示装置 | |
KR20060105490A (ko) | 샘플 홀드 회로 및 반도체 장치 | |
JP2000231365A (ja) | 液晶表示パネル用駆動回路及び液晶表示装置 | |
KR101278001B1 (ko) | 액정표시장치와 그 구동방법 | |
US20080062102A1 (en) | Liquid crystal display device and control method used in same | |
JP5098619B2 (ja) | 表示駆動装置及びそれを備えた表示装置 | |
KR101958654B1 (ko) | 도트 인버젼 액정표시장치 | |
US8605078B2 (en) | Source driver and display device having the same | |
KR101323469B1 (ko) | 액정표시장치와 그 구동방법 | |
KR20080002564A (ko) | 액정표시장치의 화소전압 왜곡 방지회로 | |
JP5023740B2 (ja) | 電気光学装置、データ信号の供給回路、供給方法および電子機器 | |
KR101363652B1 (ko) | 액정표시장치 및 그의 고속구동 방법 | |
JP2007279156A (ja) | 表示装置用駆動装置およびその駆動方法 | |
JP2010102146A (ja) | 液晶表示装置のドライブ装置および液晶表示装置 | |
KR101201332B1 (ko) | 액정표시장치와 그 구동방법 | |
KR101865849B1 (ko) | 데이터 집적회로 및 이를 이용한 표시장치 | |
KR20070042690A (ko) | 액정표시장치용 구동회로 및 그 구동방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20080317 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110405 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111004 |