JP2005202377A - 表示装置の駆動方法、表示装置、およびプログラム - Google Patents

Abstract

【課題】 液晶表示装置等、複数のソースラインと複数のゲートラインとを用いて表示画素を駆動する方式の表示装置において、２つの表示画素間におけるクロストークを低減する。
【解決手段】 同一のゲートラインＧ２に接続された２つの表示画素につき、該第１表示画素に接続するソースラインＳ２に隣接するとともに表示画素（Ａ）の画素電極との間に寄生容量を形成するソースラインＳ３が、表示示画素（Ｂ）に接続しているものとして、表示画素（Ａ）への書き込み信号を、表示画素（Ａ）への入力信号を表示画素（Ｂ）への入力信号あるいは表示画素（Ｂ）への書き込み信号に基づいて補正した信号とする。
【選択図】 図１

Description

本発明は、カラークロストークを低減することにより色再現性を向上させるための表示装置の駆動方法、表示装置、およびプログラムに関する。

表示装置の色再現性については、従来より多くの欠陥が指摘されている。特に液晶表示装置においては、以下の２つの欠陥が指摘されている。

多くの液晶表示装置は、液晶の複屈折性を利用して透過光を得ているが、ＲＧＢ色それぞれの画素の液晶が同一電圧に対して示す透過率が異なるため、たとえば同じ白色（Ｒ＝Ｇ＝Ｂ）を表示しても、その階調によって色合いが異なってしまう場合がある。

この問題に対しては、アナログ的またはデジタル的に、ＲＧＢ色について独立したγカーブを設定することが有効である。このようにＲＧＢ各色を独立に補正する技術は、たとえば特許文献１に記載されている。

また、シャッター型デバイスである液晶表示装置は、表示階調によらず各色の光漏れが発生し、特に表示階調が低下してくると光漏れの影響で色純度（彩度）が低下する。さらに、コントラストが十分であったとしても、多くの液晶表示装置では輝度効率が重要視されているので、バックライトやカラーフィルターのスペクトル特性をブロードに設定しなくては仕方がない状況におかれている。このような状況からしても、輝度低下に伴い彩度が低下してしまう。

これらの色純度向上のためには、画素の中で相対的に彩度の強い色についてはその彩度をより強くする一方、彩度の弱い色についてはその彩度をより弱くすることによる、彩度強調技術が有効である。これらの彩度補正の技術は、たとえば特許文献２に記載されている。

また、ＴＦＴ−ＬＣＤ特有の問題として、隣り合う画素が寄生容量を介して結合していることから生じるクロストークの問題も指摘されている。すなわち、透明電極とソースラインとの間に絶縁膜があると、そこに寄生容量ができる。同様に、ゲートラインと透明電極との間や、ソースラインと共通電極との間にも寄生容量が発生する。これらの寄生容量や液晶自体の容量に影響を受けて、ゲートがＯＦＦとなった時の表示画素の電位が所望の電圧とは異なってしまい、表示階調が所望の階調と異なるようになってしまうという問題が発生する。このクロストークの問題を解決する手段として、上記の寄生容量を低減する技術がたとえば特許文献３に記載されているが、クロストークを低減するには未だ不十分である。
特開２００２−２５８８１３号公報（２００２年９月１１日公開） 特開２００３−５２０５０号公報（２００３年２月２１日公開） 特開平５−２０３９９４号公報（１９９３年８月１３日）

ところで、これらの従来技術はパネル全体または表示画素毎に色再現性を調整するには有効であるが、表示装置による表示パターンにより再現される色が変化する状況には対応できない。

すなわち、ＴＦＴに接続されている表示画素にはゲートハイの瞬間に所望の電圧が印加されているが、ゲートロー時において該画素は寄生容量を介して多くの周辺電気回路と接続している。そして、これら周辺電気回路の多くは、パネル設計に関わるものであるから、表示画素と周辺電気回路との間における寄生容量を考慮した駆動電圧を予め設定することが可能である。したがって、周辺電気回路との間に形成される寄生容量によるクロストークは、予め補償することができる。しかしながら、他の表示画素を駆動するソースラインの電位は、予め規定することができないため、他のソースラインが要因で発生するクロストークを予め補償することはできない。

つまり、図１５（ａ）に示すように、液晶表示装置において、ソースラインＳｉ（ｉは整数）とゲートラインＧｊ（ｊは整数）とが直交するように設けられており、各ソースラインと各ゲートラインとの交差部分に、表示画素１００およびスイッチング素子２００が設けられているとする。そして、表示画素１００…のうち、表示画素（Ａ）について、以下のように寄生容量Ｃｓｄａ・Ｃｓｄｂ・Ｃｇｄ・Ｃｃｓが形成されているとする。なお、表示画素（Ｂ）は、表示画素（Ａ）とゲートラインの配設方向において隣接する表示画素の意味である。

すなわち、
寄生容量Ｃｓｄａ…表示画素（Ａ）を駆動するためのソースラインＳ２と表示画素（Ａ）との間に形成される寄生容量
寄生容量Ｃｓｄｂ…表示画素（Ｂ）を駆動するためのソースラインＳ３と表示画素（Ａ）との間に形成される寄生容量
寄生容量Ｃｇｄ…表示画素（Ａ）を駆動するためのゲートラインＧ２と表示画素（Ａ）との間に形成される寄生容量
寄生容量Ｃｃｓ…共通電極線と表示画素（Ａ）との間に形成される寄生容量。

そして、表示画素（Ａ）自体の容量をＣｐとし、各ゲートラインに印加される電圧が図１５（ｂ）に示すように変化するとする。そして、表示画素（Ａ）がＧ色を表示する一方、表示画素（Ｂ）がＲ色またはＢ色を表示しており、表示画素（Ａ）の表示階調をＬＡ、表示画素（Ｂ）の表示階調をＬＢとした場合、ＬＡ≠ＬＢであるとする。

この場合、ゲートハイ時に、表示画素（Ａ）の液晶部分にドレイン電圧が＋Ｖ（Ａ）だけ印加されるとすると、表示画素（Ｂ）の液晶部分にはドレイン電圧が−Ｖ（Ｂ）だけ印加される。そして、次のゲートラインがＯＮになったとき、表示画素（Ａ）を駆動するソースラインには−Ｖ（Ａ）が印加され、表示画素（Ｂ）を駆動するソースラインには＋Ｖ（Ｂ）が印加される。

しかしながら、実際に表示画素（Ａ）には、上述のドレイン電圧がそのまま印加されるのではなく、寄生容量に影響されて変化したドレイン電圧が印加される。具体的には、表示画素（Ａ）に印加される電圧の実効値をＶａとすると、
Ｖａ＝Ｖ（Ａ）＋（Ｃｓｄａ＊Ｖ（Ａ）＋Ｃｇｄ＊Ｖｇ＋Ｃｓｄｂ＊Ｖ（Ｂ）＋Ｃｃｓ＊Ｖｃ）／Ｃｐとなる。

なお、Ｖｇはゲートラインに印加される電圧であり、Ｖｃは対向電極に印加される電圧である。

このように、表示画素（Ａ）には、所望のドレイン電圧（Ａ）と異なる電圧が印加されてしまう。

ここで、表示画素（Ａ）との間に形成される寄生容量Ｃｓｄａ・Ｃｇｄ・Ｃｃｓは、設計段階で予測できるので、該寄生容量の値を考慮したドレイン電圧を設定することが可能である。すなわち、これらの寄生容量は、表示画素（Ａ）の表示階調にはあまり影響しない。

しかしながら、上記の実効電圧Ｖａの計算式には、寄生容量Ｃｓｄｂ、ドレイン電圧Ｖ（Ｂ）が含まれている。すなわち、電圧Ｖａは、表示画素（Ｂ）に接続しているソースラインにより影響されるので、表示画素（Ｂ）の表示階調によって表示画素（Ａ）の階調が変化するカラークロストークが生じる。

たとえば、Ｖ（Ａ）＝±２．５９Ｖ、Ｖ（Ｂ）＝±１．２１Ｖのとき、表示画素（Ａ）に供給される電圧は±２．４５Ｖとなり、カラーバランスが変化することがわかった。

また、特許文献３に記載されているように、設計段階で寄生容量を減少させても、クロストーク量を小さくできるだけであり、カラークロストークを完全に排除することはできない。したがって、実際に表示画素に印加される電位は、表示装置全体の表示パターンに応じて変動することになる。その結果、表示画素は所望の輝度を再現することができない。

また、シールド電極や配線を新たに設けることによって、クロストークを補償することも考え得るが、表示装置にあらたな構成を設けてしまうと、表示装置の製造コストが上がってしまう。

本発明は、上記従来の問題点に鑑みなされたものであって、効率よくクロストークを低減し得る表示装置の駆動方法、表示装置、およびプログラムを提供することを目的とする。

本発明の表示装置の駆動方法は、上記課題を解決するために、複数のゲートラインと複数のソースラインとが交差する部分のそれぞれに対応してスイッチング素子と画素電極とを含む表示画素が配置された表示装置の駆動方法であって、同一ゲートラインに接続された第１表示画素および第２表示画素につき、該第１表示画素に接続するソースラインに隣接するとともに該第1表示画素の画素電極との間に寄生容量を形成するソースラインが、上記第２表示画素に接続しているものとして、上記第１表示画素への書き込み信号を、第１表示画素への入力信号を第２表示画素への入力信号あるいは第２表示画素への書き込み信号に基づいて補正した信号とすることを特徴としている。なお、ある表示画素がソースラインに接続しているとは、当該表示画素の画素電極がそのスイッチング素子を介してソースラインに接続していることを意味する。

また、本発明の表示装置は、上記課題を解決するために、複数のゲートラインと複数のソースラインとが交差する部分のそれぞれに対応するように、複数のゲートラインと複数のソースラインとが交差する部分のそれぞれに対応するように、表示画素およびスイッチング素子が配置された表示装置であって、同一ゲートラインに接続された第１表示画素および第２表示画素につき、該第１表示画素に接続するソースラインに隣接するとともに該第1表示画素の画素電極との間に寄生容量を形成するソースラインが、上記第２表示画素に接続されており、上記第１表示画素への書き込み信号が、第１表示画素への入力信号が第２表示画素への入力信号あるいは第２表示画素への書き込み信号に基づいて補正された信号とされていることを特徴としている。

複数のゲートラインと複数のソースラインとが交差する部分のそれぞれに対応してスイッチング素子と画素電極とを含む表示画素が配置された表示装置では、表示画素（第１表示画素）の画素電極の一部が、該表示画素（第１表示画素）に接続されたソースラインに隣接するソースライン（第２表示画素に接続し、第２表示画素を駆動するソースライン）と絶縁膜等を介して重畳する。この第１表示画素の画素電極と第２表示画素に接続するソースラインとの重畳部分は寄生容量を形成することとなり、第１表示画素の画素電極電位に影響を及ぼす。

そこで、上記構成おいては、第１表示画素への入力信号を、第２表示画素への入力信号あるいは第２表示画素への書き込み信号に基づいて補正し、これを第１表示画素への書き込み信号とする。すなわち、第１表示画素の画素電極および第２表示画素を駆動するソースライン間の寄生容量の影響を予め考慮した上で第１表示画素に対する書き込み信号を決定する。その意味で、本発明は、第１表示画素への入力信号を第２表示画素への入力信号（あるいは第２表示画素への書き込み信号）と上記寄生容量の容量値とに基づいて補正した信号を、上記第１表示画素への書き込み信号としているということもできる。なお、入力信号とは表示装置に送られる各画素の生のままの階調データや電圧データであり、書き込み信号とは、実際にソースラインへ与える印加電圧あるいは該印加電圧に対応する階調である。上記第２表示画素の書き込み信号とは、第２表示画素の入力信号（電圧データあるいは階調データ）を補正した信号（電圧あるいは階調）である。

このようにすれば、上記寄生容量が第１表示画素の画素電極（各画素電極）の電位を変動させることで生じる表示階調と所望階調とのギャップ（クロストーク量）を大幅に低減させることができ、表示品位の向上（カラーバランスの適正化）が可能となる。

さらに、上記駆動方法においては、
上記第１表示画素の容量をＣｐ、
上記第２表示画素が接続されたソースラインと上記第１表示画素の画素電極との間に形成された寄生容量の容量値をＣｓｄ、
入力信号階調のレベルがｇのときの第１表示画素への入力信号電圧をＵ（ｇ）、
上記第２表示画素への入力信号電圧または書き込み信号電圧をＵｇａｄ、
各表示画素の画素電極に対向する共通電極への印加電圧をＵｂａｄとするとき、
Ｆ（ｇ）＝Ｃｓｄ・（Ｕｇａｄ−Ｕｂａｄ）／Ｃｐ・（Ｕ（ｇ＋１）−Ｕ（ｇ））で示される補正階調Ｆ（ｇ）に第１表示画素への入力信号階調を加えたものを、上記第１表示画素への書き込み信号階調とすることが好ましい。

または、
上記第１表示画素へ所望階調を表示するために実効電圧Ｖａが要求される場合には、
上記第２表示画素に対する入力信号電圧または書き込み信号電圧をＶ（Ｂ）、
上記第１表示画素が接続されたソースラインと該第１表示画素の画素電極との間に形成された寄生容量の容量値をＣｓｄａ、
上記第２表示画素が接続されたソースラインと上記第１表示画素の画素電極との間に形成された寄生容量の容量値をＣｓｄｂ、
上記第１表示画素に接続されたゲートラインと該第１表示画素の画素電極との間に形成された寄生容量の容量値をＣｇｄ、
上記第１表示画素に対応して設けられる蓄積容量電極と該第１表示画素のスイッチング素子のドレイン電極との間に形成された寄生容量の容量値をＣｃｓ、
上記ゲートラインへの印加電圧をＶｇ、
上記蓄積容量電極への印加電圧をＶｃ、
上記第１表示画素の容量をＣｐとして、
Ｖ（Ａ）＝（Ｃｐ＊Ｖａ−Ｃｇｄ＊Ｖｇ−Ｃｓｄｂ＊Ｖ（Ｂ）＋Ｃｃｓ＊Ｖｃ）／（Ｃｐ＋Ｃｓｄａ）で示される電圧Ｖ（Ａ）を上記第１表示画素への書き込み信号電圧としてもよい。

また、本発明の表示装置の駆動方法は、複数のゲートラインと複数のソースラインとが交差する部分のそれぞれに対応してスイッチング素子および画素電極を含む表示画素が配置された表示装置の駆動方法であって、同一のゲートラインに接続された第１表示画素および第２表示画素につき、該第１表示画素に接続するソースラインに隣接するとともに該第1表示画素の画素電極との間に寄生容量を形成するソースラインが、上記第２表示画素に接続しているものとして、
第１表示画素への入力信号階調のレベルをＬＡ、他の第２表示画素への入力信号階調のレベルをＬＢ、上記ＬＡおよび上記ＬＢを入力値とする関数をＦ（ＬＡ、ＬＢ）とした場合、
上記第１表示画素への書き込み信号階調のレベルＬoutが、Ｌout＝ＬＡ＋Ｆ（ＬＡ、ＬＢ）にて算出される階調レベルとなるように、上記第１表示画素への書き込み信号電圧を、該第１表示画素の入力信号電圧を上記第２表示画素への入力信号電圧あるいは上記第２表示画素への書き込み信号電圧に基づいて補正した電圧とすることを特徴としている。

上記構成によれば、上記第１表示画素への書き込み電圧信号を、該第１表示画素の入力信号電圧を上記第２表示画素への入力信号電圧あるいは書き込み電圧信号に基づいて補正する。このように、第１表示画素の画素電極および第２表示画素を駆動するソースライン間の寄生容量の影響を予め考慮した上で第１表示画素に対する書き込み信号を決定することで、上記寄生容量が各画素電極の電位を変動させることによって生じる表示階調と所望階調とのギャップ（クロストーク量）を大幅に低減することができ、表示品位を高めることができる
さらに、信号電圧を示すアナログデータは、階調レベルを示すデジタルデータに対してリニアに応答しないので、該アナログデータの処理には多くのビット数が必要となる。つまり、アナログデータである信号電圧のデータそのものを用いて第１表示画素への信号電圧を補正する処理よりも、デジタルデータである階調レベルを用いて第１表示画素への信号階調を補正する処理の方が簡略である。

したがって、上記構成によれば、簡易な処理にて、表示装置のカラーバランスを適正化することができる。

さらに、上記構成の駆動方法においては、上記ＬＡが所定のしきい値より小さい場合、Ｆ（ＬＡ、ＬＢ）＝ｋ（ＬＡ−ＬＢ）と定義され（ただし、ｋ＞０）、上記ＬＡが当該しきい値より大きい場合、Ｆ（ＬＡ、ＬＢ）は一定値を出力する関数として定義されることが好ましい。

すなわち、クロストークを低減するためにＬＡに与えるべき補正値Ｆ（ＬＡ、ＬＢ）の値は、ＬＡが所定のしきい値に達するまでは、ＬＡの値に応じて単調増加する。また、しきい値を超えるＬＡについては、ＬＡとＦ（ＬＡ、ＬＢ）との間に明快な相関関係がなく、刺激値の誤差率が低くなるので、一定値をＬＡに加えてＬoutを出力するというように、比較的ラフな補正でクロストークは低減される。

したがって、上記のようにＦ（ＬＡ、ＬＢ）を定義すれば、簡略な処理においてＬoutを求めることができるというさらなる効果が奏される。

さらに、上記構成の駆動方法においては、０から最大階調レベルに含まれる整数から複数の整数を抽出し、該複数の整数のそれぞれをＬＡとした場合におけるＦ（ＬＡ、０）の値を、対応するＬＡの値と関連付けて予めルックアップテーブルに格納する一方、上記ルックアップテーブルに格納されていないＬＡを入力とするＦ（ＬＡ、ＬＢ）の値を、該ルックアップテーブルに格納されたＬＡの値と、該ＬＡの値に対応するＦ（ＬＡ、０）の値と、Ｆ（ＬＡ、ＬＢ）＝０を満たすＬＡおよびＬＢの値と、に基づき補間することが好ましい。

上記構成によれば、ルックアップテーブルを用いてＦ（ＬＡ、ＬＢ）の値を求めることができるので、該ルックアップテーブルを表示装置の種類ごとに予め作成しておけば、表示装置の種類に応じた適切なＦ（ＬＡ、ＬＢ）の値を求めることができる。

したがって、表示装置の種類に関わらず、クロストークを低減してカラーバランスを適正化することができるというさらなる効果が奏される。

さらに、上記構成の駆動方法においては、ＬＡ＞ＬＢの場合、上記補間を直線補間により行うことが好ましい。

すなわち、補間方法としては、直線による補間が最も簡略な方法であるので、上記構成によれば、表示装置の種類に応じた適切なＦ（ＬＡ、ＬＢ）の値を簡易な処理にて求めることができるというさらなる効果が奏される。

さらに、上記構成の駆動方法においては、ＬＡ＜ＬＢの場合、Ｆ（ＬＡ、ＬＢ）＝０と定義されていることが好ましい。

つまり、ＬＡ＜ＬＢの場合は、第１表示画素の階調レベルが低いので、ソースラインと第１表示画素との間でクロストークが発生したとしても、そのクロストークが第１表示画素の表示レベルに与える影響は小さくなる。すなわち、ＬＡ＜ＬＢの場合は、特に補正値Ｆ（ＬＡ、ＬＢ）を求めなくてもよい。

よって、上記構成によれば、さらに簡易な処理にてクロストークを低減することができる。

さらに、本発明においては、複数のゲートラインと複数のソースラインとが交差する部分のそれぞれに対応してスイッチング素子および画素電極を含む表示画素が配置された表示装置の駆動方法であって、同一のゲートラインに接続し、第１、第２、および第３表示色のそれぞれを表示する第１〜第３表示画素につき、第１表示画素に接続するソースラインに隣接するとともに該第1表示画素の画素電極との間に寄生容量を形成するソースラインが、上記第２表示画素に接続し、かつ、第２表示画素に接続するソースラインに隣接するとともに該第２表示画素の画素電極との間に寄生容量を形成するソースラインが、上記第３表示画素に接続しているものとして、上記第１表示画素の入力信号階調をＬＡ、上記第２表示画素の入力信号階調あるいは書き込み信号階調をＬＢ、および上記３表示画素の入力信号階調あるいは書き込み信号階調をＬＣとした場合、
Ｇ（ＬＡ、ＬＢ、ＬＣ）＝ｋ_ＬＢ（ＬＡ−ＬＢ）＋ｋ_ＬＣ（ＬＡ−ＬＣ） （ただし、ｋ_ＬＢ、ｋ_ＬＣはそれぞれ、ＬＢ、ＬＣの関数で、表示する階調レベルの最大値をＭＡＸとした場合、ｋ（０）＝ある一定値、ｋ（ＭＡＸ）＝０、ｋ（ｐ）が極大値となるｐ（０＜ｐ＜２５５）が存在する）で表される補正階調Ｇ（ＬＡ、ＬＢ、ＬＣ）に第１表示画素の入力信号階調ＬＡを加えた階調を、第１表示画素の書き込み信号階調とすることもできる。

なお、上記構成の駆動方法において、第１表示色としてＲ色、第２表示色としてＧ色、第３表示色としてＢ色を用いることが可能である。

上記構成によれば、従来の彩度強調処理と同様の処理においてクロストークを低減することができるので、従来の彩度強調処理を実行するプログラムを、表示装置内部または外部のコンピュータに実行させれば、低コストにてクロストークを低減することができる。

さらに、上記構成の表示装置においては、上記複数のソースラインが互いに平行となるように配設されているとともに、第１表示色を表示する表示画素と、第２表示色を表示する表示画素と、第３表示色を表示する表示画素とから構成される表示絵素を用いて画像表示を行い、以下の第１表示画素配列、第２表示画素配列、および第３表示画素配列が含まれていることが好ましい。

先ず、第１表示画素配列を、上記第１表示画素がスイッチング素子を介して接続されている第１ソースラインにスイッチング素子を介して接続されている複数の表示画素からなるとともに、上記第１表示色、上記第２表示色、および上記第３表示色のうちいずれか１色が表示色として設定されているものとして構成する。

また、第２表示画素配列を、上記第２表示画素がスイッチング素子を介して接続されている第２ソースラインにスイッチング素子を介して接続されている複数の表示画素からなるとともに、上記第１表示色、上記第２表示色、および上記第３表示色のうち上記第１表示画素配列について設定された表示色を除く２色のうちいずれか１色が表示色として設定されているものとして構成する。

さらに、第３表示画素配列は、上記第１ソースラインと上記第２ソースラインとが隣接する側とは反対側において上記第２ソースラインに隣接する第３ソースラインにスイッチング素子を介して接続されている複数の表示画素からなるとともに、上記第１表示色、上記第２表示色、および上記第３表示色から上記第１表示画素配列および上記第２表示画素配列について表示色として設定されていない色が表示色として設定されているものとして構成する。

上記構成のように第１〜第３表示画素配列を設け、第１〜第３の表示色を設定する手法は、表示装置における複数の表示画素を配色するための一般的な手法として用いられているものである。よって、上記構成によれば、一般的な表示装置において発生するクロストークのレベルを低減し、表示装置による表示のカラーバランスを適正化できる。

さらに、上記構成の表示装置において、上記表示絵素がさらに第４表示色を表示する表示画素を備えてなるとともに、以下の第４表示画素配列をさらに含む構成としてもよい。すなわち、第４表示画素配列を、上記第２ソースラインと上記第３ソースラインとが隣接する側とは反対側において上記第３ソースラインに隣接する第４ソースラインにスイッチング素子を介して接続されている複数の表示画素からなるとともに、上記第４表示色が表示色として設定されているものとして構成してもよい。

また、上記構成の表示装置は、上記複数のソースラインが互いに平行となるように配設されているとともに、第１表示色を表示する表示画素と、第２表示色を表示する表示画素と、第３表示色を表示する表示画素とから構成される表示絵素を用いて画像表示を行い、上記表示装置に含まれる３つの表示画素からなる第１表示画素グループ、および、該第１表示画素グループに含まれる３つの表示画素とは異なる３つの表示画素からなる第２表示画素グループについて、以下のように設定されていてもよい。

先ず、第１表示画素グループに含まれる３つの表示画素を、上記第１ゲートラインにより駆動されるとともに上記第２表示画素が寄生容量を介して接続されているソースラインにスイッチング素子を介して接続されている第３表示画素、上記第１表示画素、および上記第２表示画素として構成する。さらに、上記第１表示画素、上記第２表示画素、および上記第３表示画素については、上記第１表示色、上記第２表示色、および上記第３表示色のうちいずれか１色による表示色が互いに異なるように設定する。

上記第２表示画素グループに含まれる３つの表示画素は、
上記第１表示画素がスイッチング素子を介して接続されているソースラインと、上記第１ゲートラインに隣接する第２ゲートラインとにスイッチング素子を介して接続されている第４表示画素、
上記第２表示画素がスイッチング素子を介して接続されているソースラインと、上記第２ゲートラインとにスイッチング素子を介して接続されている第５表示画素、
および上記第３表示画素がスイッチング素子を介して接続されているソースラインと、上記第２ゲートラインとにスイッチング素子を介して接続されている第６表示画素として構成する。

そして、上記第４表示画素について上記第３表示画素と同じ表示色、上記第５表示画素について上記第１表示画素と同じ表示色、上記第６表示画素について上記第２表示画素と同じ表示色を設定する。または、上記第４表示画素について上記第２表示画素と同じ表示色、上記第５表示画素について上記第３表示画素と同じ表示色、上記第６表示画素について上記第１表示画素と同じ表示色を設定する。

上記構成によれば、以下のさらなる効果が奏される。すなわち、第２表示画素と第１表示画素との間においてユーザの視覚に大きく影響するようなクロストークが発生する場合、同様のクロストークが他の２つの表示画素間でも発生することがある。

しかしながら、上記構成によれば、同じソースラインで駆動されるとともに、第１表示画素グループおよび第２表示画素グループのそれぞれに含まれる、３つの表示画素について、第１表示色〜第３表示色が異なる順番により表示色として設定されている。したがって、表示装置全体の色バランスを偏らせることなく均等に表示画素が配色されている。

よって、第１表示画素および第２表示画素以外の２画素間で視覚に影響を与えるクロストークが発生する箇所を、表示装置内にバランスよく分散させることができる。したがって、表示装置全体からみたクロストークレベルを低減し、表示装置による表示のカラーバランスをより適正化できるというさらなる効果が奏される。

さらに、上記構成の表示装置は、上記複数のソースラインが互いに平行となるように配設されているとともに、第１表示色を表示する表示画素と、第２表示色を表示する表示画素と、第３表示色を表示する表示画素と、第４表示色を表示する表示画素とから構成される表示絵素を用いて画像表示を行い、上記表示装置に含まれる４つの表示画素からなる第１表示画素グループ、および、該第１表示画素グループに含まれる４つの表示画素とは異なる４つの表示画素からなる第２表示画素グループについて、以下のように設定されていてもよい。

すなわち、第１表示画素グループに含まれる４つの表示画素を、上記第１ゲートラインにより駆動されるとともに上記第２表示画素が寄生容量のみを介して接続されているソースラインにスイッチング素子を介して接続されている第３表示画素、
上記第１ゲートラインにより駆動されるとともに上記第３表示画素が寄生容量のみを介して接続されているソースラインにスイッチング素子を介して接続されている第４表示画素、
上記第１表示画素、
および上記第２表示画素として構成する。

さらに、上記第１表示画素、上記第２表示画素、上記第３表示画素、および上記第４表示画素については、上記第１表示色、上記第２表示色、上記第３表示色、および上記第４表示色のうちいずれか１色による表示色が互いに異なるように設定されている。

また、上記第２表示画素グループに含まれる４つの表示画素は、
上記第１表示画素がスイッチング素子を介して接続されているソースラインと、上記第１ゲートラインに隣接する第２ゲートラインとにスイッチング素子を介して接続されている第５表示画素、
上記第２表示画素がスイッチング素子を介して接続されているソースラインと、上記第２ゲートラインとにスイッチング素子を介して接続されている第６表示画素、
上記第３表示画素がスイッチング素子を介して接続されているソースラインと、上記第２ゲートラインとにスイッチング素子を介して接続されている第７表示画素であり、
上記第４表示画素がスイッチング素子を介して接続されているソースラインと、上記第２ゲートラインとにスイッチング素子を介して接続されている第８表示画素として構成する。

そして、上記第５表示画素については上記第４表示画素と同じ表示色、上記第６表示画素については上記第１表示画素と同じ表示色、上記第７表示画素については上記第２表示画素と同じ表示色、上記第８表示画素については上記第３表示画素と同じ表示色が設定されている。または、上記第５表示画素については上記第２表示画素と同じ表示色、上記第６表示画素については上記第３表示画素と同じ表示色、上記第７表示画素については上記第４表示画素と同じ表示色、上記第８表示画素については上記第１表示画素と同じ表示色を設定する。

上記構成によれば、以下のさらなる効果が奏される。すなわち、第２表示画素と第１表示画素との間においてユーザの視覚に大きく影響するようなクロストークが発生する場合、同様のクロストークが他の２つの表示画素間でも発生することがある。

しかしながら、上記構成によれば、同じソースラインで駆動されるとともに、第１表示画素グループおよび第２表示画素グループのそれぞれに含まれる、４つの表示画素について、第１表示色〜第４表示色が異なる順番により表示色として設定されている。したがって、表示装置全体の色バランスを偏らせることなく均等に表示画素が配色されている。

よって、第１表示画素および第２表示画素以外の２画素間で視覚に影響を与えるクロストークが発生する箇所を、表示装置内にバランスよく分散させることができる。したがって、表示装置全体からみたクロストークレベルを低減し、表示装置による表示のカラーバランスをより適正化できるというさらなる効果が奏される。

また、本発明の表示装置は、上記複数のソースラインが互いに平行となるように配設されているとともに、第１表示色を表示する表示画素と、第２表示色を表示する表示画素と、第３表示色を表示する表示画素とから構成される表示絵素を用いて画像表示を行い、以下のように設定される第１表示画素配列、第２表示画素配列、および第３表示画素配列が含まれているものとして構成してもよい。

先ず、第１表示画素配列を、上記第１表示画素がスイッチング素子を介して接続されている第１ソースラインにスイッチング素子を介して接続されている複数の表示画素からなるとともに、上記第１表示色、上記第２表示色、および上記第３表示色のうちいずれか１色が表示色として設定されているものとして構成する。

さらに、第２表示画素配列は、上記第２表示画素がスイッチング素子を介して接続されている第２ソースラインにスイッチング素子を介して接続されている複数の表示画素からなるものとして構成する。

さらに、第３表示画素配列は、上記第１ソースラインと上記第２ソースラインとが隣接する側とは反対側において上記第２ソースラインに隣接する第３ソースラインにスイッチング素子を介して接続されている複数の表示画素からなるものとして構成する。

そして、上記第２表示画素配列および上記第３表示画素配列に含まれる表示画素は、上記第１表示色、上記第２表示色、および上記第３表示色から上記第１表示画素配列について設定された表示色を除く２色が市松パターンとなるように表示色が設定する。

上記構成においては、たとえば、第２ソースラインに入力される電圧に影響を受けて、第１表示画素と第２ソースラインとの間でユーザの視覚に大きく影響するようなクロストークが発生する場合がある。

しかしながら、本発明において第１表示画素配列に含まれる複数の表示画素が、第１表示色〜第３表示色のうちいずれか１色が表示色として設定されているので、上記のようにユーザの視覚に大きく影響するようなクロストークが発生する場合であっても、同様のクロストークが発生する箇所を第１表示画素配列内に適度に分布させることができる。

さらに、第２表示画素配列および第３表示画素配列に含まれる複数の表示画素については、第１表示色〜第３表示色のうち２色が市松パターンとなるように表示色として設定されている。すなわち、第２表示画素配列および第３表示画素配列においては、色バランスを偏らせることなく均等に表示画素が配色されている。

したがって、第２表示画素配列および第３表示画素配列内で発生するクロストークの箇所を、両画素配列内でバランスよく分散させることができる。よって、表示装置による表示のカラーバランスをより適正化できるというさらなる効果が奏される。

さらに、上記構成の表示装置は、上記表示絵素がさらに第４表示色を表示する表示画素を備えてなり、以下の第４表示画素配列をさらに含んでいるものとして構成してもよい。

すなわち、第４表示画素配列は、上記第２ソースラインと上記第３ソースラインとが隣接する側とは反対側において上記第３ソースラインに隣接する第４ソースラインにスイッチング素子を介して接続されている複数の表示画素からなるものとして構成する。さらに、上記第２表示画素配列、上記第３表示画素配列、および上記第４表示画素配列に含まれる表示画素は、上記第１表示色、上記第２表示色、上記第３表示色、および上記第４表示色から上記第１表示画素配列について設定された表示色を除く３色が市松パターンとなるように表示色が設定してもよい。

なお、上記構成の表示装置においては、上記第１表示色としてＲ色、上記第２表示色としてＧ色、上記第３表示色としてＢ色を用いてもよい。あるいは、上記第１表示色としてシアン、上記第２表示色としてマゼンタ、上記第３表示色としてイエローを用いてもよい。また、第４表示色として、ホワイトまたはグリーンのいずれかを用いてもよい。

さらに、上記構成の表示装置において、上記複数のソースラインに含まれる各ソースラインは、Ｌ字状部と逆Ｌ字状部とが交互に繰り返されるように連結された形状にて配設されていることが好ましい。あるいは、複数のソースラインに含まれる各ソースラインに対してスイッチング素子が接続されている方向が、上記複数のゲートラインに含まれる各ゲートラインを跨ぐ毎に異なるように設定されていることが好ましい。

上述したように、クロストークは、寄生容量と表示画素との間、すなわちソースラインと表示画素との間で発生する。したがって、各ソースラインが互いに平行になるように配設されていると、クロストークが発生する箇所がソースラインに沿って直線的に連続してしまい、カラーバランスが崩れることがある。

しかしながら、上記構成によれば、各ソースラインが、Ｌ字状部と逆Ｌ字状部とが交互に繰り返されるように連結された形状にて配設されている。または、スイッチング素子が接続されている方向が、各ゲートラインを跨ぐ毎に異なるように設定されている。したがって、クロストークが発生する箇所を表示装置内で適度に分散させることができる。よって、表示装置による表示のカラーバランスをより適正化できる。

また、本発明の表示装置は、複数のゲートラインと複数のソースラインとが交差する部分のそれぞれに対応してスイッチング素子と画素電極とを含む表示画素が配置されたであって、第１ゲートラインおよび第１ソースラインと接続する第１表示画素に隣接する第２ソースラインが、上記第２表示画素に接続しているものとして、第１表示画素への入力信号を、第２表示画素への入力信号あるいは第２表示画素への書き込み信号と、上記第２ソースラインおよび第１表示画素間に形成される寄生容量の容量値とに基づいて補正し、これを第１表示画素の書き込み信号とする補正回路を備えることを特徴としている。上記第２ソースラインおよび第１表示画素間に形成される寄生容量とは、例えば、第２ソースラインと第１表示画素の画素電極との間の寄生容量や第２ソースラインとスイッチング素子の各電極（ドレイン電極等）との間の寄生容量である。

また、本発明の表示装置は、複数のゲートラインと複数のソースラインとが交差する部分のそれぞれに対応してスイッチング素子と画素電極とを含む表示画素が配置された表示装置であって、同一のゲートラインに接続された第１表示画素および第２表示画素につき、該第１表示画素に接続するソースラインに隣接するとともに該第１表示画素との間に寄生容量を形成するソースラインが、上記第２表示画素に接続しているものとして、第１表示画素への入力信号を、第２表示画素への入力信号あるいは第２表示画素への書き込み信号と、上記寄生容量の容量値とに基づいて補正し、これを第１表示画素の書き込み信号とする補正回路を備えることを特徴としている。上記寄生容量とは、例えば、ソースラインと第１表示画素の画素電極との間の寄生容量やソースラインと第１表示画素のスイッチング素子の各電極（例えば、ドレイン電極）との間の寄生容量である。

また、本発明のプログラムは、上記駆動方法をコンピュータに実行させることを特徴としている。当該プログラムをコンピュータに実行させることにより、本発明の駆動方法と同様の効果を得ることができる。

なお、上記した入力信号は入力信号データと考えることもできるし、書き込み信号は書き込み信号データであると考えることもできる。また、上記各電圧の基準電位は接地電位である。

本発明では、同一ゲートラインに接続された第１表示画素および第２表示画素につき、該第１表示画素に接続するソースラインに隣接するとともに該第1表示画素の画素電極との間に寄生容量を形成するソースラインが、上記第２表示画素に接続しているものとして、上記第１表示画素への書き込み信号を、第１表示画素への入力信号を第２表示画素への入力信号あるいは第２表示画素への書き込み信号に基づいて補正した信号とする。

このように、第１表示画素の画素電極および第２表示画素を駆動するソースライン間の寄生容量の影響を予め考慮した上で第１表示画素に対する書き込み信号を決定することで、上記寄生容量が各画素電極の電位を変動させることによって生じる表示階調と所望階調とのギャップ（クロストーク量）を大幅に低減することができ、表示品位を高めることができるという効果を奏する。

本発明の一実施形態について、図面に基づき説明する。

〔表示装置の構成〕
図２は本発明のカラー表示装置１（表示装置）の一実施形態である。同図に示されるように、カラー表示装置１は、ＣＣＴ（カラークロストーク）補正回路２（補正回路）と、極性反転回路３と、タイミングコントローラ４と、ソースドライバ５と、ゲートドライバ６と、表示パネル７と、記憶部８とを備える。なお、図２においては、本発明に関係ない構成を大幅に省略してある。

ＣＣＴ補正回路２は、本発明の特徴部分に係る構成であり、外部から入力されるＲ色（第１表示色）の階調レベルを示す赤色信号Ｒ、Ｇ色（第２表示色）の階調レベルを示す緑色信号Ｇ、およびＢ色（第２表示色）の階調レベルを示す青色信号Ｂからなる入力信号階調（入力カラー信号）を補正し、表示パネル７における各表示絵素（画素グループ、図示せず）への書き込み信号階調（出力カラー映像信号）Ｒ’，Ｇ’，Ｂ’を出力する。なお、第１表示色がシアン、第２表示色がマゼンタ、第３表示色がイエローであってもよい。なお、ＣＣＴ補正回路２は彩度強調回路１０に含まれるものであっても良い。

ＣＣＴ補正回路２は、入力カラー映像信号Ｒ・Ｇ・Ｂをラッチして１ドットずつディレイすることにより、同一のゲートライン接続された２つの表示画素に対して後述の処理を行う。

極性反転回路３は、ＣＣＴ補正回路２から出力される書き込み信号階調Ｒ’，Ｇ’，Ｂ’（デジタルデータ）に基づいて、表示パネル７における各表示画素への書き込み電圧信号（アナログデータ）を決定する。

本カラー表示装置１（表示装置）では、図１４に示すように、ＣＣＴ補正回路を極性反転回路３の前段に設けることも可能である。すなわち、図１４に示すＣＣＴ補正回路２は、極性反転回路３からの入力信号電圧（アナログデータ）を補正し、書き込み電圧信号（アナログデータ）を出力する。

タイミングコントローラ４は、入力されたＲＧＢ同期信号に基づき、ソースドライバ５およびゲートドライバ６を駆動するためのソースドライバ用タイミング信号およびゲートドライバ用タイミング信号を生成する。なお、ソースドライバ用タイミング信号は、極性反転回路３を介してソースドライバ５に入力される。

ソースドライバ５は、極性反転回路３にて決定された書き込み電圧が各表示画素に印加されるよう、表示パネル７に設けられる各表示画素にＴＦＴを介して接続された各ソースラインを駆動する。なお、ソースドライバ５は、極性反転回路３と一体的に構成されていてもよい。また、ゲートドライバ６は、表示パネル７に設けられる各表示画素にＴＦＴを介して接続された各ゲートラインを駆動するためのものである。

表示パネル７は、マトリクス状に配置された複数の表示画素を、複数のソースラインおよび複数のゲートラインによって駆動することにより画像表示を行うものである。具体的には、図１に示すように、ソースラインＳｉ（ｉは整数）とゲートラインＧｊ（ｊは整数）とが直交するように設けられており、各ソースラインと各ゲートラインとの交差部分に、画素電極１１とスイッチング素子１２とを含む各表示画素が設けられている。

ここで、各表示画素のうち、同一のゲートラインＧ２により駆動される２つの表示画素について、図１のように、該第１表示画素（Ａ）に接続するソースラインＳ２に隣接するとともに該第1表示画素（Ａ）の画素電極との間に寄生容量を形成するソースラインＳ３が、上記第２表示画素（Ｂ）に接続している場合、すなわち、第１表示画素の画素電極と重畳（隣接）する２本のソースラインのうち該第１表示画素には接続されないソースラインに第２表示画素が接続されている場合、表示画素（Ａ）の周辺には、以下のように寄生容量Ｃｓｄａ・Ｃｓｄｂ・Ｃｇｄ・Ｃｃｓが形成される。

寄生容量Ｃｓｄａ…表示画素（Ａ）を駆動するためのソースラインと表示画素（Ａ）との間に形成される寄生容量
寄生容量Ｃｓｄｂ…表示画素（Ｂ）を駆動するためのソースラインと表示画素（Ａ）との間に形成される寄生容量
寄生容量Ｃｇｄ…表示画素（Ａ）を駆動するためのゲートラインと表示画素（Ａ）との間に形成される寄生容量
寄生容量Ｃｃｓ…蓄積容量電極（線）と表示画素（Ａ）との間に形成される寄生容量。

このため、ＣＣＴ補正回路２を介することなく従来のように各表示画素を駆動すると、注目表示画素の表示階調が、他の表示画素を駆動するソースラインへ印加される電圧の影響を受けて所望の階調と異なってしまうクロストークの問題が発生する。たとえば、図１に示す構成では、第１表示画素としての表示画素（Ａ）に注目すると、表示画素（Ａ）の表示階調が、第２表示画素としての表示画素（Ｂ）を駆動するソースラインＳ３への印加電圧に影響を受けることになる。

本実施の形態のカラー表示装置１では、このように発生するクロストークの問題を改善すべく、ＣＣＴ補正回路２（図２参照、図１４参照）を設けている。

ここで、図１６・１７を用いて、ＣＣＴ補正回路２による書き込み信号の出力工程を説明する。

図１６は、ＣＣＴ補正回路２を用いて、表示画素（Ａ）の入力信号階調を表示画素（Ｂ）の入力信号階調に基づいて補正し、これを表示画素（Ａ）の書き込み信号階調として極性反転回路３に出力する場合を説明するブロック図である。

まず、左側の表示画素（Ａ）の入力信号階調が、１ｄｏｔメモリに記憶されるとともにＣＣＴ補正回路２へ入力される（図１６（ａ））。ついで、同図(ｂ)に示されるように、表示画素（Ｂ）の入力信号階調が１ｄｏｔメモリに記憶されるとともにＣＣＴ補正回路２へ入力されるが、このとき、１ｄｏｔメモリからは先に記憶された表示画素（Ａ）の入力信号階調が出力され、表示画素（Ｂ）の入力信号階調とともにＣＣＴ補正回路２に入力される。ＣＣＴ補正回路２では、この１ｄｏｔメモリからの表示画素（Ａ）の入力信号階調を、表示画素（Ｂ）の入力信号階調に基づいて補正し、これを表示画素（Ａ）の書き込み信号階調として極性反転回路３に出力する。

図１７は、ＣＣＴ補正回路２’を用いて、表示画素（Ａ）の入力信号階調を表示画素（Ｂ）の書き込み信号階調に基づいて補正し、これを表示画素（Ａ）の書き込み信号階調として極性反転回路３に出力する場合を説明するブロック図である。

走査方向を表示画素（Ａ）→表示画素（Ｂ）方向とすれば、まず、走査端（図面では右端）のソースラインにつながる表示画素（ｎ）の入力信号階調がＣＣＴ補正回路２へ入力されるともに、この表示画素（ｎ）以外のすべての表示画素の入力信号階調が１ラインメモリに記憶される。表示画素（ｎ）の入力信号階調はＣＣＴ補正回路２’にて補正され、１ラインメモリに記憶されるとともに表示画素（ｎ）の書き込み信号階調としてＣＣＴ補正回路２’へ出力される。ここで、ＣＣＴ補正回路２’は、表示画素（ｎ−１）の入力信号階調を１ラインメモリから読み出し、これを、入力された表示画素（ｎ）の書き込み信号階調に基づいて補正し、表示画素（ｎ−１）の書き込み信号階調として出力するとともにこれを１ラインメモリに記憶させる。これが順次行われ、表示画素（Ｂ）の書き込み信号階調が１ラインメモリに記憶されるとともにＣＣＴ補正回路２’へ出力されれば、ＣＣＴ補正回路２’は、表示画素（Ａ）の入力信号階調を１ラインメモリから読み出し、これを入力された上記表示画素（Ｂ）の書き込み信号階調に基づいて補正して表示画素（Ａ）の書き込み信号階調として出力するとともに１ラインメモリに記憶させる。

この結果、１ラインメモリには、すべての表示画素の書き込み信号階調が記憶され、適宜、極性反転回路３に出力される。補正（１ラインメモリへの記憶）方向と各ラインの走査方向とが逆になる場合、各ラインに対応する書き込み信号階調は各ラインの走査方向に従って極性反転回路３に出力される。

なお、走査方向を表示画素（Ｂ）→表示画素（Ａ）方向とすれば、まず、走査端（図面では右端）のソースラインにつながる表示画素（ｎ）の入力信号階調がＣＣＴ補正回路（図示せず）へ入力され、表示画素（ｎ）の書き込み信号階調として極性反転回路３に出力される。このとき、表示画素（ｎ−１）の入力信号階調がＣＣＴ補正回路に入力されれば、これが上記表示画素（ｎ）の書き込み信号階調に基づいて補正され、表示画素（ｎ−１）の書き込み信号階調として出力される。これが順次行われ、表示画素（Ｂ）の入力信号階調がＣＣＴ補正回路２へ入力され、表示画素（Ｂ）の書き込み信号階調が出力されると、このとき入力された表示画素（Ａ）の入力信号階調が、この表示画素（Ｂ）の書き込み信号階調に基づいて補正され、表示画素（Ａ）の書き込み信号階調として出力される。

このようにして、各表示画素の書き込み信号階調が順次極性反転回路３に出力される。この走査方向の場合には、１ラインメモリを省略することが可能である。

〔２．クロストークの補正処理について〕
〔２−１．輝度バランスの変動について〕
本実施の形態のカラー表示装置１では、このように発生するクロストークの問題を改善すべく、ＣＣＴ補正回路２が設けられている。これらの２つの回路による入力カラー映像信号の補正手順を明らかにするため、表示パターン毎の輝度バランスの変動について以下に説明する。

たとえば、図３に示すようなパターン１〜３が表示パネル７により表示されているとする。具体的には、パターン１においては、隣接する６つの表示画素について、左から順番に、Ｒ色、Ｇ色、Ｂ色、黒色、黒色、黒色が表示されている。また、パターン２においては、黒色、Ｇ色、Ｂ色、Ｒ色、黒色、黒色が表示されている。また、パターン３においては、黒色、黒色、Ｂ色、Ｒ色、Ｇ色、黒色が表示されている。

これらのパターン１〜３のそれぞれにより表示パネル７に表示される画像は、全て同じになるはずである。しかしながら実際には、黒色を表示している表示画素（階調レベルが０である表示画素）の左隣にある表示画素への印加電圧が、黒色を表示している表示画素への印加電圧に影響を受けてしまう。これにより、該左隣の画素では、所望の階調レベルよりやや低い階調レベルが表示されてしまう。

たとえば、パターン１では、Ｂ色の表示画素が黒色の表示画素の隣にあるので、Ｂ色が所望の階調レベルよりやや低い階調レベルで表示されてしまう。同様に、パターン２ではＲ色が所望の階調レベルよりやや低い階調レベルで表示され、パターン３ではＧ色が所望の階調レベルよりやや低い階調レベルで表示される。このように、表示パネルにおける表示パターンによって、隣接する複数の表示画素間における輝度バランスが変動してしまう。

また、隣接する３つの表示画素により白色が表示される場合を考えると、図４の等式の左辺に示すように、３つの表示画素について左から順にＲ色、Ｇ色、Ｂ色が表示されている状態において、理想的な白色が表示される。

一方で、隣接する３つの表示画素において、同等式の右辺に示すように、以下のパターン４〜６のそれぞれに表示を切り替えることによっても、白色を表示できるはずである。

すなわち、パターン４〜６において、３つの表示画素のそれぞれにおける表示色を左の画素から順番に記載すると、
パターン４：Ｒ色、黒色、黒色
パターン５：黒色、Ｇ色、黒色
パターン６：黒色、黒色、Ｂ色
である。

つまり、本来の白輝度は、合成白輝度（赤輝度＋緑輝度＋青輝度−２＊黒輝度）と等しくなるはずであるが、実際は、合成白輝度のほうが白輝度より低くなる。これは、上述したとおり、黒色の表示画素への印加電圧に引きずられて、Ｒ、Ｇ、またはＢ色の表示画素への印加電圧が変動してしまうからである。

本来の白輝度に対する合成白輝度の刺激値の誤差率と、表示階調との関係は図５のようになる。なお、図５においては、注目表示画素に隣接する表示画素の階調レベルが０である場合における、注目表示画素の階調レベルを横軸に表している。たとえば、図１に示す構成の表示パネルにおける表示画素（Ａ）を注目表示画素とするならば、図５の横軸にて示される表示階調は、表示画素（Ｂ）の階調レベルＬＢが０である場合の表示画素（Ａ）の階調レベルＬＡを示していると考えてよい。

以下、説明の便宜上、図５の横軸は、表示画素（Ａ）の階調レベルＬＡを示すものとして記載する。

図５に示すように、階調レベルＬＡが低階調側にある場合、刺激誤差率の変化が大きい。つまり、図５においては、階調レベルＬＡが０から１２８までの値にある場合、刺激誤差率のカーブが急峻な傾きを示している。一方で、階調レベルＬＡが１２８を超えると、刺激誤差率のカーブはなだらかな傾きを示していることから、刺激誤差率の変化が小さいことがわかる。

そして、注目表示画素における合成白輝度を、本来の白輝度に補正するために必要な補正階調レベルは、各階調における刺激値の誤差率を、その階調における刺激値の変化率で割って求められる。図６には、補正階調レベルと表示階調との関係をプロットしたグラフを示している。

図６に示すように、たとえば表示画素（Ａ）の階調レベルＬＡが０である場合には、補正階調レベルは略０である。そして、階調レベルＬＡが１２８に近づくに従って、補正階調レベルが増加していく。一方、階調レベルＬＡが１２８を超えると、階調レベルＬＡと補正階調レベルとの間に明快な相関関係がなくなってしまう。

なお、図６は、図５と同様に階調レベルＬＢが０であると仮定して、階調レベルＬＡと補正階調との関係を示している。階調レベルＬＢが０よりも大きな値となった場合は、そのＬＢの値に対応する一定量だけ、補正階調レベルが減少する。なお、ＬＢ≧ＬＡとなると、補正階調レベルは０になる。

ここで図５を参照すればわかるように、低階調において誤差率の変化が大きい。これは、表示画素（Ａ）が低レベルの階調を表示している場合において、合成輝度を精度良く補正してやる必要性が大きいことを示している。

したがって、図６に示すように、階調レベルＬＡが０から１２８までの範囲における表示階調レベルと補正階調レベルとの関係を、直線にて表すことで、階調レベルに応じた適切な補正階調を算出することができる。これにより、階調レベルＬＡが低階調側にある場合における合成輝度の補正を精度良く行うことができる。

一方で、階調レベルＬＡが高階調側にある場合、たとえば１２８以上である場合、階調レベルＬＡと補正階調レベルとの間に明快な相関関係がなくなってしまう。したがって、階調レベルＬＡが１２８を超える場合には、補正階調レベルを一定値に設定するという比較的ラフな補正を行った。

以上のように設定された補正階調レベルを、表示画素（Ａ）の階調レベルに加えた場合における、表示階調レベルＬＡと刺激誤差率との関係を図７に示す。図７に示すように、補正階調レベルを加えることにより、最大２５％であった刺激誤差率を５％まで低減することができた。

〔２−２．階調レベルデータを用いたクロストークの補正について〕
これらの検討結果より、ＣＣＴ補正回路により、表示画素（Ａ）への書き込み信号階調を、表示画素（Ａ）への入力信号階調を表示画素（Ｂ）の入力信号階調あるいは書き込み信号階調に基づいて補正した階調にしてやれば、クロストーク量を低減できるといえる。つまり、表示画素（Ｂ）への入力信号階調あるいは書き込み信号階調に基づき表示画素（Ａ）への入力信号階調を補正することによって、表示画素（Ａ）が該表示画素（Ａ）および表示画素（Ｂ）を駆動するソースラインＧ３間に形成される寄生容量の影響を受けることを予め考慮した上で、表示画素（Ａ）に対する書き込み信号階調を決定できる。したがって、寄生容量Ｃｓｄと表示画素との間で発生するクロストーク量を低減し、表示装置による表示のカラーバランスを適正化できる。

具体的には、デジタルデータにて示される表示画素（Ａ）の階調レベルをＬＡ、同じくデジタルデータにて示される表示画素（Ｂ）の階調レベルをＬＢ、上記ＬＡおよび上記ＬＢを入力値とする関数をＦ（ＬＡ、ＬＢ）とした場合、
表示画素（Ａ）への入力階調レベルが、Ｌout＝ＬＡ＋Ｆ（ＬＡ、ＬＢ）にて算出される階調レベルＬoutに補正されるように補正する。

このように階調レベルＬＡを補正すれば、デジタルデータである階調レベルを用いて表示画素（Ａ）への入力信号階調を補正するので、簡略な処理においてクロストークを低減できる。つまり、印加電圧を示すアナログデータを用いて表示画素（Ａ）への印加電圧を補正すると、デジタルデータを扱うよりも多くのビット数が処理に必要になる場合があるので、処理が複雑化することがある。デジタルデータを用いた補正処理では、このような処理の複雑化は回避できる。

さらに、上記ＬＡが所定のしきい値より小さい場合、Ｆ（ＬＡ、ＬＢ）＝ｋ（ＬＡ−ＬＢ）と定義され（ただし、ｋ＞０）、上記ＬＡが当該しきい値より大きい場合、Ｆ（ＬＡ、ＬＢ）は一定値を出力する関数として定義されると好ましい。

つまり、クロストークを低減するためにＬＡに与えるべき補正値Ｆ（ＬＡ、ＬＢ）の値は、図６に示すように、ＬＡが所定のしきい値（１２８階調）に達するまでは、ＬＡの値に応じて単調増加する。また、しきい値（１２８階調）を超えるＬＡについては、ＬＡとＦ（ＬＡ、ＬＢ）との間に明快な相関関係がなくなる。また、図５に示すように、刺激値の誤差率が低くなるので、一定値をＬＡに加えてＬoutを出力するというように、比較的ラフな補正でクロストークは低減される。

したがって、上記のようにＦ（ＬＡ、ＬＢ）を定義すれば、簡略な処理においてＬoutを求めることができる。

さらに、０から最大階調レベルに含まれる整数から複数の整数を抽出し、該複数の整数のそれぞれをＬＡとした場合におけるＦ（ＬＡ、０）の値を、対応するＬＡの値と関連付けて予めルックアップテーブルに格納する一方、上記ルックアップテーブルに格納されていないＬＡを入力とするＦ（ＬＡ、ＬＢ）の値を、該ルックアップテーブルに格納されたＬＡの値と、該ＬＡの値に対応するＦ（ＬＡ、０）の値と、Ｆ（ＬＡ、ＬＢ）＝０を満たすＬＡおよびＬＢの値と、に基づき補間するようにすると、なお好ましい。

上記構成によれば、ルックアップテーブルを用いてＦ（ＬＡ、ＬＢ）の値を求めることができるので、該ルックアップテーブルを表示装置の種類ごとに予め作成し、さらに記憶部８（図２参照）に格納しておけば、表示装置の種類に応じた適切なＦ（ＬＡ、ＬＢ）の値を求めることができる。

さらに、ＬＡ＞ＬＢの場合、上記補間を直線補間により行うことが好ましい。補間方法としては、直線による補間が最も簡略な方法だからである。

また、ＬＡ＜ＬＢの場合、Ｆ（ＬＡ、ＬＢ）＝０と定義されていることも好ましい。

ＬＡ＜ＬＢの場合は、表示画素（Ａ）の階調レベルが低いので、ソースラインと第１表示画素との間でクロストークが発生したとしても、そのクロストークが表示画素（Ａ）の表示レベルに与える影響は小さくなる。すなわち、ＬＡ＜ＬＢの場合は、特に補正値Ｆ（ＬＡ、ＬＢ）を求めなくてもよい。よって、ＬＡ＜ＬＢの場合は、Ｆ（ＬＡ、ＬＢ）＝０と定義されていることが好ましいといえる。

〔２−３．印加電圧データを用いたクロストークの補正について〕
また、上記の説明では、表示画素（Ａ）の入力信号階調レベルＬＡおよび表示画素（Ｂ）の階調（入力信号階調・書き込み信号階調）レベルＬＢを用いて、表示画素（Ａ）への書き込み信号階調を決定する方法について説明したが、必ずしもこの処理を用いなくてもよい。すなわち、表示画素（Ａ）への書き込み信号電圧を示すアナログデータ、および、表示画素（Ｂ）への印加電圧（入力信号電圧・書き込み信号電圧）を示すアナログデータに基づき、表示画素（Ａ）への書き込み信号電圧を決定してもよい。この補正手順について以下に説明する。なお、印加電圧を示すアナログデータを用いた補正は、階調レベルを示すデジタルデータを用いる補正と同様に、ＣＣＴ補正回路により実行される。ただし、各画素への印加電圧を示すアナログデータをＣＣＴ補正回路に入力しなければならないので、図１４に示すように、極性反転回路３をＣＣＴ補正回路の前段に設ける必要がある。

印加電圧を示すアナログデータに基づく補正手順においては、表示画素（Ａ）の容量をＣｐ、表示画素（Ｂ）が接続されたソースラインＳ３と表示画素（Ａ）の画素電極との間に形成された寄生容量の容量値をＣｓｄ、入力信号階調のレベルがｇのときの表示画素（Ａ）への入力信号電圧をＵ（ｇ）、表示画素（Ｂ）への入力信号電圧または書き込み信号電圧をＵｇａｄ、表示画素（Ａ）（Ｂ）の画素電極に対向する共通電極への印加電圧（表示画素（Ａ）に黒表示を行うときの表示画素（Ａ）への入力信号電圧）をＵｂａｄとするとき、 Ｆ（ｇ）＝Ｃｓｄ・（Ｕｇａｄ−Ｕｂａｄ）／Ｃｐ・（Ｕ（ｇ＋１）−Ｕ（ｇ）） で示されるＦ（ｇ）を補正値とし、この補正値Ｆ（ｇ）に表示画素（Ａ）の入力信号階調を加えたものを、表示画素（Ａ）の書き込み信号階調として算出する。そして、この書き込み信号階調に対応する電圧を表示画素（Ａ）の書き込み信号電圧とする。特に、Ｃｓｄ／Ｃｐを０．０２０程度の小さな値に設定すれば、補正値Ｆ（ｇ）も少なくできる。

なお、各電圧の基準電位は接地電位とすればよい。また、上記Ｃｐは、表示画素（Ａ）の液晶容量に、Ｃｃｓ、Ｃｓｄａ、ＣｓｄｂおよびＣｇｄを加えたものである。もっとも、液晶容量（容量値）が支配的であるため、液晶容量をＣｐとしても良いし、液晶容量に上記Ｃｃｓ、Ｃｓｄａ、Ｃｓｄｂ、Ｃｇｄおよび表示画素（Ａ）内に形成される容量の少なくとも１つを加えたものをＣｐとしても構わない。

または、所望の階調を表示するために表示画素（Ａ）に電圧の実効値Ｖａを印加する必要がある場合、表示画素（Ｂ）に対する入力信号電圧あるいは書き込み信号電圧をＶ（Ｂ）、表示画素（Ａ）が接続されたソースラインＳ２と表示画素（Ａ）の画素電極との間に形成された寄生容量の容量値をＣｓｄａ、表示画素（Ｂ）が接続されたソースラインＧ３と表示画素（Ａ）の画素電極との間に形成された寄生容量の容量値をＣｓｄｂ、表示画素（Ａ）に接続されたゲートラインＧ２と表示画素（Ａ）の画素電極との間に形成された寄生容量の容量値をＣｇｄ、表示画素（Ａ）に対応して設けられる蓄積容量電極Ｃｓと、表示画素（Ａ）のスイッチング素子のドレイン電極との間に形成された寄生容量の容量値をＣｃｓ、上記ゲートラインＧ２への印加電圧をＶｇ、上記蓄積容量電極Ｃｓへの印加電圧をＶｃ、表示画素（Ａ）の容量値をＣｐとして、Ｖ（Ａ）＝（Ｃｐ＊Ｖａ−Ｃｇｄ＊Ｖｇ−Ｃｓｄｂ＊Ｖ（Ｂ）＋Ｃｃｓ＊Ｖｃ）／（Ｃｐ＋Ｃｓｄａ）で示される電圧Ｖ（Ａ）を、表示画素（Ａ）に対する書き込み信号電圧とする。

〔２−４．彩度強調処理を用いたクロストークの補正について〕
また、上述したように表示画素（Ｂ）の階調レベルに基づき表示画素（Ａ）の階調レベルを補正することは、特許文献２に記載されている彩度強調処理と共通する部分がある。すなわち、特許文献２では、入力カラー映像信号に含まれる、Ｒ色信号、Ｇ色信号、およびＢ色信号の階調レベルをそれぞれ、Ｒ、Ｇ、およびＢとすると、入力カラー映像信号を、
Ｒ’＝Ｒ＋Ｋｒｇ（Ｒ−Ｇ）＋Ｋｒｂ（Ｒ−Ｂ）
Ｇ’＝Ｇ＋Ｋｇｒ（Ｇ−Ｒ）＋Ｋｇｂ（Ｇ−Ｂ）
Ｂ’＝Ｂ＋Ｋｂｒ（Ｂ−Ｒ）＋Ｋｂｇ（Ｂ−Ｇ）
（ただし、Ｋｒｇ、Ｋｒｂ、Ｋｇｒ、Ｋｇｂ、Ｋｂｒ、およびＫｂｇは、正の定数または０以上の数値範囲内で変化する変数）
で表される演算で得られるＲ’、Ｇ’、およびＢ’をそれぞれＲ色信号、Ｇ色信号、およびＢ色信号の階調レベルとすることが記載されている。

さらに、同文献においては、ＫｒｇおよびＫｒｂを、Ｒが中間調の階調レベルであるときに最大となる一方、Ｒが白の階調レベルまたは黒の階調レベルであるときに最小となるように変化させ、ＫｇｒおよびＫｇｂを、Ｇが中間調の階調レベルであるときに最大となる一方、Ｇが白の階調レベルまたは黒の階調レベルであるときに最小となるように変化させ、ＫｂｒおよびＫｂｇを、Ｂが中間調の階調レベルであるときに最大となる一方、Ｂが白の階調レベルまたは黒の階調レベルであるときに最小となるように変化させることについても記載されている。

しかし、彩度強調の補正関数自体は画素間クロストークを考慮していない。一方、クロストークの補正関数は隣接画素の階調を参照するものであり、彩度強調で用いられる関数と同様の関数である。そこで、従来の彩度強調の補正に本願のクロストーク補正を合わせることで低コストにてクロストークを低減することができる。すなわち、彩度強調とクロストーク補正との両方を考慮したカラーバランスの適正化関数Ｈ（彩度強調処理の関数＋クロストーク補正の関数）による表示品位の向上が従来の彩度強調と同程度のコストで得られる。

この適正化関数Ｈの処理を、本実施形態のカラー表示装置１における彩度強調回路１０に実行させる。

すなわち、上記彩度処理の演算式におけるＲ、Ｇ、Ｂ、Ｋｒｇ、Ｋｒｂ、Ｋｇｒ、Ｋｇｂ、Ｋｂｒ、およびＫｂｇを、表示画素（Ａ）の階調レベルＬＡ、および表示画素（Ｂ）の階調レベルＬＢ、および階調レベルＬＣを用いて表すことにより、以下のようにＦ（ＬＡ、ＬＢ）を設定できる。なお、階調レベルＬＣは、表示画素（Ａ）および表示画素（Ｂ）が含まれる表示絵素における、表示画素（Ａ）および表示画素（Ｂ）以外の表示画素の階調レベルである。

Ｆ（ＬＡ、ＬＢ）＝ｋ_ＬＢ（ＬＡ−ＬＢ）＋ｋ_ＬＣ（ＬＡ−ＬＣ）
（ただし、ｋ_ＬＢ、ｋ_ＬＣはそれぞれ、ＬＢ、ＬＣの関数で、ＭＡＸを表示階調レベルの最大値とした場合、ｋ（０）＝ある一定値、ｋ（ＭＡＸ）＝０、ｋ（ｐ）が極大値となるｐ（０＜ｐ＜２５５）が存在する）。

このように、従来の彩度強調処理と同様の処理においてクロストークを低減することができるので、従来の彩度強調処理を実行するプログラムを、表示装置内部または外部のコンピュータに実行させれば、低コストにてクロストークを低減することができる。

〔３．表示パネルの配色例について〕
本実施形態の駆動方法を用いてより効率的にクロストークを低減するための、複数の表示画素に対する配色例について、以下にいくつか説明する。なお、以下の配色例１〜３は、ＲＧＢの３色を各表示画素に配色するものであるが、シアン・マゼンタ・イエローの３色を各画素に表示しても構わない。

〔配色例１：ストライプ状の配色〕
配色例１では、各ソースラインにより形成されるストライプに対応するように、複数の表示画素に対してＲＧＢ色をストライプ状に配色する。

具体的には、図８に示すように、表示パネル７において、複数のソースラインＳｉ（ｉは整数）が互いに平行になるように配設されているとする。この場合において、配色例１では、たとえば以下のように複数の表示画素の表示色を設定する。

すなわち、表示パネル７に含まれる表示画素、たとえば画素電極１１ａを、第１表示画素として設定する。なお、画素電極１１ａは、表示パネル７に含まれる表示画素のうち任意のものである。そして、画素電極１１ａがスイッチング素子１２ａを介して接続されているソースライン（第１ソースライン）Ｓ１に、スイッチング素子を介してそれぞれ接続されている複数の表示画素からなる配列を、第１表示画素配列として設定する。たとえば、画素電極１１ｂ・１１ｃは、それぞれソースラインＳ１にスイッチング素子１２ｂ・１２ｃを介して接続されているので、第１表示画素配列を構成する表示画素である。

さらに、第１表示画素配列を構成する複数の表示画素の表示色を、ＲＧＢの３色のうちいずれか１色に設定する。たとえば、図８に示すように、第１表示画素配列を構成する画素電極１１ａ・１１ｂ・１１ｃの表示色をＲ色に設定する。

また、画素電極１１ａを駆動するゲートラインＧ１により駆動されるとともに、画素電極１１ａが寄生容量Ｃｓｄを介して接続されているソースライン（第２ソースライン）Ｓ２にスイッチング素子１２ｄを介して接続されている画素電極１１ｄを、第２表示画素として設定する。そして、画素電極１１ｄがスイッチング素子１２ｄを介して接続されているソースラインＳ２に、スイッチング素子を介して接続されている複数の画素からなる配列を、第２表示画素配列として設定する。たとえば、画素電極１１ｅ・１１ｆは、それぞれソースラインＳ２にスイッチング素子１２ｅ・１２ｆを介して接続されているので、第２表示画素配列を構成する表示画素である。

この第２表示画素配列については、ＲＧＢの３色から第１表示画素配列について設定された表示色を除く２色のうちいずれか１色を表示色として設定する。たとえば、図８に示すように、第２表示画素配列を構成する画素電極１１ｄ・１１ｅ・１１ｆの表示色をＧ色に設定する。

さらに、ソースラインＳ１とソースラインＳ２とが隣接する側とは反対側において、ソースラインＳ２に隣接するソースライン（第３ソースライン）Ｓ３にスイッチング素子を介して接続されている複数の表示画素からなる配列を、第３表示画素配列として設定する。たとえば、図８に示すように、ソースラインＳ３にスイッチング素子１２ｇ・１２ｈ・１２ｉのそれぞれを介して接続されている画素電極１１ｇ・１１ｈ・１１ｉは、第３表示画素配列を構成する表示画素である。

そして、この第３表示画素配列については、ＲＧＢの３色のうち第１表示画素配列および第２表示画素配列について表示色として設定されていない色を表示色として設定する。たとえば、図８に示すように、第３表示画素配列を構成する画素電極１１ｇ・１１ｈ・１１ｉの表示色を、Ｂ色に設定する。

なお、第１表示画素配列、第２表示画素配列、第３表示画素配列の表示色は、上述した例に限定されることはない。たとえば、第１表示画素配列をＲ色に設定した場合、第２表示画素配列をＢ色に設定し、第３表示画素配列をＧ色に設定してもよい。

上記構成によれば、たとえば、ソースラインＳ２に入力される電圧に影響を受けて、画素電極１１ａと画素電極１１ｄとの間でクロストークが発生する場合がある。

しかしながら、第１表示画素配列に含まれる複数の表示画素は、ＲＧＢ色のうちいずれか１色が表示色として設定されている。したがって、画素電極１１ａと画素電極１１ｄとの間で、ユーザの視覚に大きく影響するようなクロストークが発生する場合であっても、同様のクロストークが発生する箇所を第１表示画素配列内に適度に分布させることができる。したがって、カラー表示装置全体からみたクロストークレベルを低減し、表示装置による表示のカラーバランスをより適正化できる。

〔配色例２：斜め縞模様の配色〕
配色例２では、以下のように複数の表示画素についてＲＧＢ色のいずれかを配色する。配色例２を説明するにあたっては、表示装置に含まれる３つの表示画素からなる第１表示画素グループ、および、該第１表示画素グループに含まれる３つの表示画素とは異なる３つの表示画素からなる第２表示画素グループを、たとえば以下のように設定する必要がある。

すなわち、第１表示画素グループに含まれる３つの表示画素を、上記第１ゲートラインにより駆動されるとともに上記第２表示画素が寄生容量を介して接続されているソースラインにスイッチング素子を介して接続されている第３表示画素、上記第１表示画素、および上記第２表示画素として設定する。たとえば、図９に示すように、画素電極１１ａが第１表示画素、画素電極１１ｄが第２表示画素として設定されているならば、ゲートライン（第１ゲートライン）Ｇ１により駆動されるとともに画素電極１１ｄが寄生容量Ｃｓｄを介して接続されているソースラインＳ３にスイッチング素子１２ｇを介して接続されている画素電極１１ｇが第３表示画素として設定される。

なお、このように同一のゲートラインにより駆動され、ゲートライン方向に互いに隣接しあう３つの表示画素からなる集合を、特許請求の範囲および明細書で「表示絵素」として表現している。また、１画素が複数のサブピクセルから構成されている場合、本明細書の「表示画素」がサブピクセルに対応する文言であり、特許請求の範囲における「表示絵素」とはサブピクセルの集合体に対応する文言といえる。

さらに、画素電極１１ａ・１１ｄ・１１ｇについて、ＲＧＢの３色のうちいずれか１色による表示色を、画素間で互いに異なるように設定する。たとえば、図９に示すように、画素電極１１ａをＲ色、画素電極１１ｄをＧ色、画素電極１１ｇをＢ色に設定する。

一方で、第２表示画素グループに含まれる３つの表示画素を、
上記第１表示画素がスイッチング素子を介して接続されているソースラインと、上記第１ゲートラインに隣接する第２ゲートラインとにスイッチング素子を介して接続されている第４表示画素、
上記第２表示画素がスイッチング素子を介して接続されているソースラインと、上記第２ゲートラインとにスイッチング素子を介して接続されている第５表示画素、
および上記第３表示画素がスイッチング素子を介して接続されているソースラインと、上記第２ゲートラインとにスイッチング素子を介して接続されている第６表示画素として設定する。たとえば、上述したように第１表示画素として画素電極１１ａが設定されているならば、画素電極１１ａがスイッチング素子１２ａを介して接続されているソースラインＳ１と、ゲートラインＧ１に隣接するゲートラインＧ２（第２ゲートライン）とにスイッチング素子１２ｂを介して接続されている画素電極１１ｂが第４表示画素として設定される。同様にして、画素電極１１ｅが第５表示画素として設定され、画素電極１１ｈが第６表示画素として設定される。

さらに、上記第４表示画素について上記第３表示画素と同じ表示色、上記第５表示画素について上記第１表示画素と同じ表示色、上記第６表示画素について上記第２表示画素と同じ表示色を設定する。すなわち、図９に示すように、画素電極１１ａにＲ色、画素電極１１ｄにＧ色、画素電極１１ｇにＢ色が設定されているならば、画素電極１１ｂにＢ色、画素電極１１ｅにＲ色、画素電極１１ｈにＧ色を設定する。

あるいは、上記第４表示画素について上記第２表示画素と同じ表示色、上記第５表示画素について上記第３表示画素と同じ表示色、上記第６表示画素について上記第１表示画素と同じ表示色を設定してもよい。すなわち、図１０に示すように、画素電極１１ｂにＧ色、画素電極１１ｅにＢ色、画素電極１１ｈにＲ色を設定してもよい。

なお、上述の例では、第１表示画素グループに含まれる３つの表示画素を、Ｒ色・Ｇ色・Ｂ色の順番で配色する例について説明したが、配色の順番は、必ずしもこれに限定されるものではない。たとえば、Ｒ色・Ｂ色・Ｇ色の順番で配色しても構わない。

上記構成によれば、以下の利点を得ることができる。すなわち、画素電極１１ａと画素電極１１ｄとの間においてユーザの視覚に大きく影響するようなクロストークが発生する場合、同様のクロストークが他の２つの表示画素間でも発生することがある。

しかしながら、上記構成によれば、同じソースラインで駆動されるとともに、第１表示画素グループおよび第２表示画素グループのそれぞれに含まれる、３つの表示画素について、ＲＧＢ色が異なる順番により表示色として設定されている。したがって、カラー表示装置全体の色バランスを偏らせることなく均等に表示画素が配色されている。

よって、画素電極１１ａおよび画素電極１１ｄ以外の２画素間で視覚に影響を与えるクロストークが発生する箇所を、カラー表示装置内にバランスよく分散させることができる。したがって、カラー表示装置全体からみたクロストークレベルを低減し、表示装置による表示のカラーバランスをより適正化できる。

〔配色例３：市松パターンの配色〕
配色例３を説明するにあたっては、それぞれ３つの表示画素からなる第１表示画素配列、第２表示画素配列、および第３表示画素配列を設定する必要がある。これらの表示画素配列については、配色例１と同様に設定すればよい。たとえば、図１１に示すように、画素電極１１ａ・１１ｂ・１１ｃを第１表示画素配列に含まれる表示画素として設定し、画素電極１１ｄ・１１ｅ・１１ｆを第２表示画素配列に含まれる表示画素として設定し、画素電極１１ｇ・１１ｈ・１１ｉを第３表示画素配列に含まれる表示画素として設定すればよい。

そして、配色例３においては、第２表示画素配列および第３表示画素配列に含まれる表示画素について、ＲＧＢの３色から第１表示画素配列について設定された表示色を除く２色が市松パターンとなるように表示色として設定される。たとえば、図１１に示すように、第１表示画素配列に含まれる画素電極１１ａ・１１ｂ・１１ｃについてＲ色が設定されている場合においては、第２表示画素配列における画素電極１１ｄ・１１ｆおよび第３表示画素配列における画素電極１１ｈをＧ色に設定し、第２表示画素配列における画素電極１１ｅおよび第３表示画素配列における画素電極１１ｇ・１１ｉについてＢ色を設定する。なお、Ｂ色およびＧ色をこれとは逆に配置してもよい。

上記構成によれば、以下の利点を得ることができる。すなわち、ソースラインＳ２に入力される電圧に影響を受けて、画素電極１１ａと画素電極１１ｄとの間でユーザの視覚に大きく影響するようなクロストークが発生する場合がある。

しかしながら、第１表示画素配列に含まれる複数の表示画素が、ＲＧＢ色のうちいずれか１色が表示色として設定されているので、上記のようにユーザの視覚に大きく影響するようなクロストークが発生する場合であっても、同様のクロストークが発生する箇所を第１表示画素配列内に適度に分布させることができる。

さらに、第２表示画素配列および第３表示画素配列に含まれる複数の表示画素については、ＲＧＢのうち２色が市松パターンとなるように表示色として設定されている。すなわち、第２表示画素配列および第３表示画素配列においては、色バランスを偏らせることなく均等に表示画素が配色されている。

したがって、第２表示画素配列および第３表示画素配列内で発生するクロストークの箇所を、両画素配列内でバランスよく分散させることができる。よって、表示装置による表示のカラーバランスをより適正化できる。第２配列または第３配列が１色で残り２つが市松配列でも良い。

〔配色例４：４色による配色〕
配色例４では、たとえば、Ｒ色、Ｇ色、Ｂ色、およびホワイト色を第１〜第４表示色とした場合や、シアン、マゼンタ、イエロー、およびグリーンを第１〜第４表示色として場合において、該第１〜第４表示色からなる４色を各表示画素に配色する。基本的な配色の手法については、配色例１ないし配色例３と同様の手法を用いることができる。

すなわち、配色例１を用いて４色を配色する場合においては、以下のように第４表示画素配列を設ける。つまり、第４表示画素配列を、第２ソースラインと第３ソースラインとが隣接する側とは反対側において第３ソースラインに隣接する第４ソースラインにスイッチング素子を介して接続されている複数の表示画素からなるとともに、第１〜第４表示色のうち、第１〜第３表示画素配列について表示色として設定されていない色が該複数の表示画素の表示色となるように設定する。

たとえば、図８に示すように表示パネル７が構成されているとすると、ソースラインＳ２とソースラインＳ３とが隣接する側とは反対側においてソースラインＳ３に隣接するソースライン（図示せず）に、スイッチング素子を介して接続されている複数の表示画素を第４表示画素配列として設定する。そして、その第４表示画素配列の表示色を、ホワイトに設定する。

また、配色例２を用いて４色を配色する場合においては、以下のように第１表示画素グループおよび第２表示画素グループを設定する必要がある。すなわち、図９に示すように、第１表示画素グループに含まれる４つの表示画素は、
上記第１ゲートラインにより駆動されるとともに上記第２表示画素が寄生容量のみを介して接続されているソースラインにスイッチング素子を介して接続されている第３表示画素、
上記第１ゲートラインにより駆動されるとともに上記第３表示画素が寄生容量のみを介して接続されているソースラインにスイッチング素子を介して接続されている第４表示画素、
上記第１表示画素、
および上記第２表示画素として設定する。たとえば、図９に示すように、画素電極１１ａが第１表示画素、画素電極１１ｄが第２表示画素として設定されているならば、ゲートライン（第１ゲートライン）Ｇ１により駆動されるとともに画素電極１１ｄが寄生容量Ｃｓｄを介して接続されているソースラインＳ３にスイッチング素子１２ｇを介して接続されている画素電極１１ｇが第３表示画素として設定される。同様に、ゲートラインＧ１により駆動されるとともに画素電極１１ｇが寄生容量Ｃｓｄを介して接続されているソースラインＳ４にスイッチング素子１２ｊを介して接続されている画素電極１１ｊが第４表示画素として設定される。

さらに、画素電極１１ａ・１１ｄ・１１ｇ・１１ｊについて、Ｒ，Ｇ，Ｂ，ホワイトの４色のうちいずれか１色による表示色を、画素間で互いに異なるように設定する。たとえば、図９に示すように、画素電極１１ａをＲ色、画素電極１１ｄをＧ色、画素電極１１ｇをＢ色、画素電極１１ｊをホワイトに設定する。

一方で、上記第２表示画素グループに含まれる４つの表示画素は、
上記第１表示画素がスイッチング素子を介して接続されているソースラインと、上記第１ゲートラインに隣接する第２ゲートラインとにスイッチング素子を介して接続されている第５表示画素、
上記第２表示画素がスイッチング素子を介して接続されているソースラインと、上記第２ゲートラインとにスイッチング素子を介して接続されている第６表示画素、
上記第３表示画素がスイッチング素子を介して接続されているソースラインと、上記第２ゲートラインとにスイッチング素子を介して接続されている第７表示画素であり、
上記第４表示画素がスイッチング素子を介して接続されているソースラインと、上記第２ゲートラインとにスイッチング素子を介して接続されている第８表示画素として設定する。たとえば、上述したように第１表示画素として画素電極１１ａが設定されているならば、画素電極１１ａがスイッチング素子１２ａを介して接続されているソースラインＳ１と、ゲートラインＧ１に隣接するゲートラインＧ２（第２ゲートライン）とにスイッチング素子１２ｂを介して接続されている画素電極１１ｂが第５表示画素として設定される。同様にして、画素電極１１ｅが第６表示画素として設定され、画素電極１１ｈが第７表示画素として設定され、画素電極１１ｋが第８表示画素として設定される。

さらに、上記第５表示画素については上記第４表示画素と同じ表示色、上記第６表示画素については上記第１表示画素と同じ表示色、上記第７表示画素については上記第２表示画素と同じ表示色、上記第８表示画素については上記第３表示画素と同じ表示色が設定する。すなわち、図９に示すように、画素電極１１ｂについてホワイト、画素電極１１ｅについてＲ色、画素電極１１ｈについてＧ色、画素電極１１ｋについてＢ色を表示色として設定する。

または、上記第５表示画素については上記第２表示画素と同じ表示色、上記第６表示画素については上記第３表示画素と同じ表示色、上記第７表示画素については上記第４表示画素と同じ表示色、上記第８表示画素については上記第１表示画素と同じ表示色を設定してもよい。すなわち、図１０に示すように、画素電極１１ｂについてＧ色、画素電極１１ｅについてＢ色、画素電極１１ｈについてホワイト、画素電極１１ｋについてＲ色を表示色として設定する。

また、配色例３を用いて４色を配色する場合においては、以下のように第４表示画素配列を設ける。つまり、第２ソースラインと第３ソースラインとが隣接する側とは反対側において第３ソースラインに隣接する第４ソースラインにスイッチング素子を介して接続されている複数の表示画素を、第４表示画素配列として設定する。

そして、第２表示画素配列、第３表示画素配列、および第４表示画素配列に含まれる表示画素は、上記第１表示色、上記第２表示色、上記第３表示色、および上記第４表示色から上記第１表示画素配列について設定された表示色を除く３色が市松パターンとなるように表示色を設定する。

たとえば、図１１に示すように表示パネル７が構成されているとすると、ソースラインＳ２とソースラインＳ３とが隣接する側とは反対側においてソースラインＳ３に隣接するソースライン（図示せず）に、スイッチング素子を介して接続されている複数の表示画素を第４表示画素配列として設定する。

そして、第２表示画素配列、第３表示画素配列、および第４表示画素配列に含まれる表示画素は、第１表示色、第２表示色、第３表示色、および第４表示色から上記第１表示画素配列について設定された表示色を除く３色が市松パターンとなるように表示色を設定する。

たとえば、図１１に示すように、第１表示画素配列に含まれる画素電極１１ａ・１１ｂ・１１ｃについてＲ色が設定されているならば、第２表示画素配列に含まれる画素電極１１ｄ〜１１ｆ、第３表示画素配列に含まれる画素電極１１ｇ〜１１ｉ、および第４表示画素配列に含まれる表示画素（図示せず）については、Ｇ、Ｂ、ホワイト色が市松パターンとなるように表示色を設定する。

なお、「３色を市松パターンに配色する」とは、具体的には、配色例２と略同様の手順により配色することを意味している。すなわち、たとえばＲＧＢ色の３色を市松パターンで配色する場合、第２〜第４表示画素配列に含まれる表示画素は、図９または図１０に示す画素電極１１ａ〜１１ｉのように表示色が設定される。つまり、ゲートラインを介して隣接する表示絵素の配色を、ゲートラインを跨ぐ度にＲＧＢ・ＢＲＧ・ＧＢＲ…と変わるように変化させる（図９参照）。または、ゲートラインを跨ぐ度にＲＧＢ・ＧＢＲ・ＢＲＧ…と変わるように変化させる（図１０参照）。

このように、配色例１〜配色例３と略同様の手法により、複数の表示画素に対して４色を配色することも可能である。そして、このように４色を配色しても、配色例１〜３と同様の効果を得ることができる。

〔４．ソースラインと表示画素との接続態様について〕
本実施形態の駆動方法を用いてより効率的にクロストークを低減するための、ソースラインと表示画素との接続態様について、以下に２つの例を紹介する。なお、以下の接続例１、接続例２は、上述の配色例１〜４のいずれにも適用可能である。

〔接続例１：Ｌ字状部〕
接続例１では、ソースラインに含まれる各ソースラインは、Ｌ字状部と逆Ｌ字状部とが交互に繰り返されるように連結された形状にて配設する。つまり、図１２に示すように、ソースラインＳ１を、Ｌ字状部Ｓ１ａと、逆Ｌ字状部Ｓ１ｂとが交互に繰り返されるように連結された形状にて配設する。同様に、ソースラインＳ２を、Ｌ字状部Ｓ２ａと、逆Ｌ字状部Ｓ２ｂとが交互に繰り返されるように、ソースラインＳ３を、Ｌ字状部Ｓ３ａと、逆Ｌ字状部Ｓ３ｂとが交互に繰り返されるように配設する。

また、図１２において逆Ｌ字状部Ｓ１ｂに接続されている表示画素は、Ｌ字状部Ｓ１ａに接続されている表示画素よりも隣接するソースラインＳ２が長くなるので、ソースラインＳ２との間に形成される寄生容量が大きくなる。そこで、ゲートラインＳ２およびゲートラインＳ３に接続されている複数の表示画素に対して、Ｇ色とＢ色を市松パターンで配色することにより、視感度の低いＢ色に大きなクロストークを集中させ、表示パネルのカラーバランスの適正化することもできる。

〔接続例２：ゲートラインを跨ぐごとに反転するように接続する〕
接続例２では、複数のソースラインに含まれる各ソースラインに対してスイッチング素子が接続されている方向が、上記複数のゲートラインに含まれる各ゲートラインを跨ぐ毎に異なるように設定する。つまり、図１３に示すように、ソースラインＳ２に接続されるスイッチング素子１２ｄは、該ソースラインＳ２からみて右側の画素電極１１ｄと接続されている。そして、スイッチング素子１２ｄと同様にソースラインＳ２に接続されるスイッチング素子１２ｂは、該ソースラインＳ２からみて左側の画素電極１１ｂと接続されている。

その他のソースラインＳ１・Ｓ３についても同様に、ソースラインに対するスイッチング素子の接続方向が、ゲートラインＧ１・Ｇ２・Ｇ３…を跨ぐ度に、右、左、右、…となるように設定されている。

上述の接続例１および接続例２によれば、以下の効果を得ることができる。すなわち、クロストークは、寄生容量と表示画素との間、すなわちソースラインと表示画素との間で発生する。したがって、各ソースラインが互いに平行になるように配設されていると、クロストークが発生する箇所がソースラインに沿って直線的に連続してしまい、カラーバランスが崩れることがある。

しかしながら、上記構成によれば、各ソースラインが、Ｌ字状部と逆Ｌ字状部とが交互に繰り返されるように連結された形状にて配設されている。すなわち、各表示画素と各ソースラインとの間に形成される寄生容量に偏りが生じる。したがって、クロストークが発生する箇所を表示装置内で適度に分散させることができる。よって、表示装置による表示のカラーバランスをより適正化できる。

〔５．プログラムについて〕
上記の説明では、ＣＣＴ補正回路２（彩度強調回路１０）がハードウェアのみで実現されている場合を例にして説明したが、これに限るものではない。該部材の全部または一部を、上述した機能を実現するためのプログラムと、そのプログラムを実行するハードウェア（コンピュータ）との組み合わせで実現してもよい。一例として、カラー表示装置１に接続されたコンピュータにより、表示パネル７を駆動する際に使用されるデバイスドライバとして、ＣＣＴ補正回路２または彩度強調回路１０を実現してもよい。また、カラー表示装置１に外付けされる変換基板として、ＣＣＴ補正回路２または彩度強調回路１０が実現され、ソフトウェアなどのプログラムの書き換えによって、ＣＣＴ補正回路２または彩度強調回路１０を実現する回路の動作を変更できる場合には、当該ソフトウェアを配布して、当該回路の動作を変更することによって、当該回路を、上記実施形態のＣＣＴ補正回路２（彩度強調回路１０）として動作させてもよい。

これらの場合は、上述した機能を実行可能なハードウェアが用意されていれば、当該ハードウェアに、上記プログラムを実行させるだけで、上記実施形態に係るＣＣＴ補正回路２（彩度強調回路１０）を実現できる。

なお、本発明の表示装置の駆動方法では、複数のゲートラインと複数のソースラインとが交差する部分のそれぞれに対応するように、表示画素およびスイッチング素子が配置された表示装置の駆動方法であって、第１表示画素への印加電圧を、他の第２表示画素への印加電圧に基づき補正する一方、上記第２表示画素は、上記第１表示画素を駆動する第１ゲートラインと同一のゲートラインにより駆動されるものであり、上記第２表示画素がスイッチング素子を介して接続されているソースラインは、上記第１表示画素が寄生容量を介して接続されているソースラインと同じであってもよい。

このとき、上記第１表示画素の容量値をＣｐ、上記第２表示画素のスイッチング素子が接続されたソースラインと上記第１表示画素とを接続する寄生容量の容量値をＣｓｄ、階調レベルがｇの際に第１表示画素に印加される電圧をＵ（ｇ）、上記第２表示画素への印加電圧をＵｇａｄ、黒色を表示する際に上記第１表示画素に印加される電圧をＵｂａｄとしたとき、Ｆ（ｇ）＝Ｃｓｄ・（Ｕｇａｄ−Ｕｂａｄ）／Ｃｐ・（Ｕ（ｇ＋１）−Ｕ（ｇ））で示される補正値Ｆ（ｇ）を、上記第１表示画素の補正階調として出力することも可能である。

また、所望の階調を表示するために上記第１表示画素に印加される電圧の実効値をＶａ、上記第２表示画素に対する印加電圧をＶ（Ｂ）、上記第１表示画素のスイッチング素子が接続されたソースラインと上記第１表示画素とを接続する寄生容量の容量値をＣｓｄａ、上記第２表示画素のスイッチング素子が接続されたソースラインと上記第１表示画素とを接続する寄生容量の容量値をＣｓｄｂ、上記第１表示画素を駆動するゲートラインと該第１表示画素とを接続する寄生容量の容量値をＣｇｄ、上記第１表示画素に対応して設けられる共通電極と該第１表示画素とを接続する寄生容量の容量値をＣｃｓ、上記ゲートラインに印加される電圧をＶｇ、上記共通電極に印加される電圧をＶｃ、上記第１表示画素の容量値をＣｐとした場合に、Ｖ（Ａ）＝（Ｃｐ＊Ｖａ−Ｃｇｄ＊Ｖｇ−Ｃｓｄｂ＊Ｖ（Ｂ）＋Ｃｃｓ＊Ｖｃ）／（Ｃｐ＋Ｃｓｄａ）で示される電圧Ｖ（Ａ）を、上記第１表示画素に印加することも可能である。

さらに、本発明の表示装置の駆動方法では、複数のゲートラインと複数のソースラインとが交差する部分のそれぞれに対応するように、表示画素およびスイッチング素子が配置された表示装置の駆動方法であって、第１表示画素に入力される階調レベルをＬＡ、他の第２表示画素に入力される階調レベルをＬＢ、上記ＬＡおよび上記ＬＢを入力値とする関数をＦ（ＬＡ、ＬＢ）とした場合、上記第１表示画素への入力階調レベルが、Ｌout＝ＬＡ＋Ｆ（ＬＡ、ＬＢ）にて算出される階調レベルＬoutに補正されるよう、上記第１表示画素への印加電圧を、上記第２表示画素への印加電圧に基づき補正する一方、上記第２表示画素は、上記第１表示画素を駆動する第１ゲートラインと同一のゲートラインにより駆動されるものであり、上記第２表示画素がスイッチング素子を介して接続されているソースラインは、上記第１表示画素が寄生容量を介して接続されているソースラインと同じであってもよい。

また、本発明の表示装置では、複数のゲートラインと複数のソースラインとが交差する部分のそれぞれに対応するように、表示画素およびスイッチング素子が配置され、第１表示画素への印加電圧が、他の第２表示画素への印加電圧に基づき補正され、上記第２表示画素は、上記第１表示画素を駆動する第１ゲートラインと同一のゲートラインにより駆動されるものであり、上記第２表示画素がスイッチング素子を介して接続されているソースラインは、上記第１表示画素が寄生容量を介して接続されているソースラインと同じであるとしてもよい。

本発明によれば、複数のソースラインと複数のゲートラインとを用いて表示画素を駆動する方式の表示装置において、２つの表示画素間におけるクロストークを低減できる。したがって、本発明は、表示装置、特に液晶表示装置の色再現性を向上させるのに適している。

図２のカラー表示装置における表示パネルの構成を詳細に示す平面図である。 本発明の表示装置の一実施形態に係るカラー表示装置の構成を示すブロック図である。 図１の表示パネルにおいて表示パターンが変化する状態を示す図である。 本来の白輝度と合成白輝度とを対比するための図である。 本来の白輝度に対する合成白輝度の刺激値の誤差率と、表示階調との関係を示すグラフである。 補正階調レベルと表示階調との関係をプロットしたグラフである。 図６の補正階調レベルを表示画素（Ａ）の階調レベルに加えた場合における、表示階調レベルＬＡと刺激誤差率との関係を示すグラフである。 配色例１を用いて図１の表示パネルを配色した状態を示す平面図である。 配色例２を用いて図１の表示パネルを配色した状態を示す平面図である。 配色例２を用いて図１の表示パネルを配色した状態を示す平面図である。 配色例３を用いて図１の表示パネルを配色した状態を示す平面図である。 接続例１を用いて図１の表示パネルにおけるソースラインと表示画素とを接続した状態を示す平面図である。 接続例２を用いて図１の表示パネルにおけるソースラインと表示画素とを接続した状態を示す平面図である。 本発明の表示装置の他の実施形態に係るカラー表示装置の構成を示すブロック図である。 （ａ）は、従来の液晶表示装置における表示パネルの構成を示す図であり、（ｂ）は、ゲートラインへ電圧を印加する状態を示す図である。 （ａ）（ｂ）は、本発明のＣＣＴ補正回路の処理工程を示すブロック図である。 本発明の他のＣＣＴ補正回路の処理工程を示すブロック図である。

符号の説明

１ カラー表示装置（表示装置）
２ ＣＣＴ補正回路（補正回路）
７ 表示パネル
１０ 彩度強調回路
１１ 画素電極
Ａ 表示画素（第１表示画素）
Ｂ 表示画素（第２表示画素）
Ｓ１ ソースライン
Ｓ２ ソースライン
Ｓ３ ソースライン
Ｇ１ ゲートライン
Ｇ２ ゲートライン
１２，１２ａ〜１２ｉ スイッチング素子
Ｃｓ 蓄積容量電極
Ｃｓｄ 寄生容量
Ｓ１ａ・Ｓ２ａ・Ｓ３ａ Ｌ字状部
Ｓ１ｂ・Ｓ２ｂ・Ｓ３ｂ 逆Ｌ字状部

Claims (28)

1. 複数のゲートラインと複数のソースラインとが交差する部分のそれぞれに対応してスイッチング素子と画素電極とを含む表示画素が配置された表示装置の駆動方法であって、
   同一のゲートラインに接続された第１表示画素および第２表示画素につき、該第１表示画素に接続するソースラインに隣接するとともに該第１表示画素の画素電極との間に寄生容量を形成するソースラインが、上記第２表示画素に接続しているものとして、
   上記第１表示画素への書き込み信号を、第１表示画素への入力信号を第２表示画素への入力信号あるいは第２表示画素への書き込み信号に基づいて補正した信号とすることを特徴とする表示装置の駆動方法。
2. 上記第１表示画素の容量値をＣｐ、
   上記第２表示画素が接続されたソースラインと上記第１表示画素の画素電極との間に形成された寄生容量の容量値をＣｓｄ、
   入力信号階調のレベルがｇのときの第１表示画素への入力信号電圧をＵ（ｇ）、
   上記第２表示画素への入力信号電圧または書き込み信号電圧をＵｇａｄ、
   各表示画素に対向する共通電極への印加電圧をＵｂａｄとするとき、
   Ｆ（ｇ）＝Ｃｓｄ・（Ｕｇａｄ−Ｕｂａｄ）／Ｃｐ・（Ｕ（ｇ＋１）−Ｕ（ｇ））で示される補正階調Ｆ（ｇ）に第１表示画素への入力信号階調を加えたものを、上記第１表示画素への書き込み信号階調とすることを特徴とする請求項１に記載の表示装置の駆動方法。
3. 上記第１表示画素へ所望階調を表示するために実効電圧Ｖａが要求される場合には、
   上記第２表示画素に対する入力信号電圧または書き込み信号電圧をＶ（Ｂ）、
   上記第１表示画素が接続されたソースラインと該第１表示画素の画素電極との間に形成された寄生容量の容量値をＣｓｄａ、
   上記第２表示画素が接続されたソースラインと上記第１表示画素の画素電極との間に形成された寄生容量の容量値をＣｓｄｂ、
   上記第１表示画素に接続されたゲートラインと該第１表示画素の画素電極との間に形成された寄生容量の容量値をＣｇｄ、
   上記第１表示画素に対応して設けられる蓄積容量電極と、該第１表示画素のスイッチング素子のドレイン電極との間に形成された寄生容量の容量値をＣｃｓ、
   上記ゲートラインへの印加電圧をＶｇ、
   上記蓄積容量電極への印加電圧をＶｃ、
   上記第１表示画素の容量値をＣｐとして、
   Ｖ（Ａ）＝（Ｃｐ＊Ｖａ−Ｃｇｄ＊Ｖｇ−Ｃｓｄｂ＊Ｖ（Ｂ）＋Ｃｃｓ＊Ｖｃ）／（Ｃｐ＋Ｃｓｄａ）で示される電圧Ｖ（Ａ）を上記第１表示画素への書き込み信号電圧とすることを特徴とする請求項１に記載の表示装置の駆動方法。
4. 複数のゲートラインと複数のソースラインとが交差する部分のそれぞれに対応してスイッチング素子および画素電極を含む表示画素が配置された表示装置の駆動方法であって、
   同一のゲートラインに接続された第１表示画素および第２表示画素につき、該第１表示画素に接続するソースラインに隣接するとともに該第1表示画素の画素電極との間に寄生容量を形成するソースラインが、上記第２表示画素に接続しているものとして、
   第１表示画素への入力信号階調のレベルをＬＡ、他の第２表示画素への入力信号階調のレベルをＬＢ、上記ＬＡおよび上記ＬＢを入力値とする関数をＦ（ＬＡ、ＬＢ）とした場合、
   上記第１表示画素への書き込み信号階調のレベルＬoutが、Ｌout＝ＬＡ＋Ｆ（ＬＡ、ＬＢ）にて算出される階調レベルとなるように、上記第１表示画素への書き込み信号電圧を、該第１表示画素の入力信号電圧を上記第２表示画素への入力信号電圧あるいは上記第２表示画素への書き込み信号電圧に基づいて補正した電圧とすることを特徴とする表示装置の駆動方法。
5. 上記ＬＡが所定のしきい値より小さい場合、Ｆ（ＬＡ、ＬＢ）＝ｋ（ＬＡ−ＬＢ）と定義され（ただし、ｋ＞０）、
   上記ＬＡが当該しきい値より大きい場合、Ｆ（ＬＡ、ＬＢ）は一定値を出力する関数として定義されることを特徴とする請求項４に記載の表示装置の駆動方法。
6. ０から最大階調レベルに含まれる整数から複数の整数を抽出し、該複数の整数のそれぞれをＬＡとした場合におけるＦ（ＬＡ、０）の値を、対応するＬＡの値と関連付けて予めルックアップテーブルに格納する一方、
   上記ルックアップテーブルに格納されていないＬＡを入力とするＦ（ＬＡ、ＬＢ）の値を、該ルックアップテーブルに格納されたＬＡの値と、該ＬＡの値に対応するＦ（ＬＡ、０）の値と、Ｆ（ＬＡ、ＬＢ）＝０を満たすＬＡおよびＬＢの値と、に基づき補間することを特徴とする請求項４または５に記載の表示装置の駆動方法。
7. ＬＡ＞ＬＢの場合、上記補間を直線補間により行うことを特徴とする請求項６に記載の表示装置の駆動方法。
8. ＬＡ＜ＬＢの場合、Ｆ（ＬＡ、ＬＢ）＝０と定義されていることを特徴とする請求項４ないし７のいずれか１項に記載の表示装置の駆動方法。
9. 複数のゲートラインと複数のソースラインとが交差する部分のそれぞれに対応してスイッチング素子および画素電極を含む表示画素が配置された表示装置の駆動方法であって、
   同一のゲートラインに接続し、第１、第２、および第３表示色のそれぞれを表示する第１〜第３表示画素につき、第１表示画素に接続するソースラインに隣接するとともに該第1表示画素の画素電極との間に寄生容量を形成するソースラインが、上記第２表示画素に接続し、かつ、第２表示画素に接続するソースラインに隣接するとともに該第２表示画素の画素電極との間に寄生容量を形成するソースラインが、上記第３表示画素に接続しているものとして、
   上記第１表示画素の入力信号階調をＬＡ、上記第２表示画素の入力信号階調あるいは書き込み信号階調をＬＢ、および上記３表示画素の入力信号階調あるいは書き込み信号階調をＬＣとした場合、
   Ｇ（ＬＡ、ＬＢ、ＬＣ）＝ｋ_ＬＢ（ＬＡ−ＬＢ）＋ｋ_ＬＣ（ＬＡ−ＬＣ） （ただし、ｋ_ＬＢ、ｋ_ＬＣはそれぞれ、ＬＢ、ＬＣの関数で、表示する階調レベルの最大値をＭＡＸとした場合、ｋ（０）＝ある一定値、ｋ（ＭＡＸ）＝０、ｋ（ｐ）が極大値となるｐ（０＜ｐ＜２５５）が存在する）で表される補正階調Ｇ（ＬＡ、ＬＢ、ＬＣ）に第１表示画素の入力信号階調ＬＡを加えた階調を、第１表示画素の書き込み信号階調とすることを特徴とする表示装置の駆動方法。
10. 上記第１表示色がＲ色、上記第２表示色がＧ色、上記第３表示色がＢ色であることを特徴とする請求項９に記載の表示装置の駆動方法。
11. 複数のゲートラインと複数のソースラインとが交差する部分のそれぞれに対応してスイッチング素子および画素電極を含む表示画素が配置された表示装置であって、
    同一ゲートラインに接続された第１表示画素および第２表示画素につき、該第１表示画素に接続するソースラインに隣接するとともに該第1表示画素の画素電極との間に寄生容量を形成するソースラインが、上記第２表示画素に接続しており、
    上記第１表示画素への書き込み信号が、第１表示画素への入力信号が第２表示画素への入力信号あるいは第２表示画素への書き込み信号に基づいて補正された信号であることを特徴とする表示装置。
12. 上記複数のソースラインが互いに平行となるように配設されているとともに、
    第１表示色を表示する表示画素と、第２表示色を表示する表示画素と、第３表示色を表示する表示画素とから構成される表示絵素を用いて画像表示を行い、
    以下の第１表示画素配列、第２表示画素配列、および第３表示画素配列が含まれていることを特徴とする請求項１１に記載の表示装置。
    上記第１表示画素配列は、上記第１表示画素がスイッチング素子を介して接続されている第１ソースラインにスイッチング素子を介して接続されている複数の表示画素からなるとともに、上記第１表示色、上記第２表示色、および上記第３表示色のうちいずれか１色が表示色として設定されている。
    上記第２表示画素配列は、上記第２表示画素がスイッチング素子を介して接続されている第２ソースラインにスイッチング素子を介して接続されている複数の表示画素からなるとともに、上記第１表示色、上記第２表示色、および上記第３表示色のうち上記第１表示画素配列について設定された表示色を除く２色のうちいずれか１色が表示色として設定されている。
    上記第３表示画素配列は、上記第１ソースラインと上記第２ソースラインとが隣接する側とは反対側において上記第２ソースラインに隣接する第３ソースラインにスイッチング素子を介して接続されている複数の表示画素からなるとともに、上記第１表示色、上記第２表示色、および上記第３表示色から上記第１表示画素配列および上記第２表示画素配列について表示色として設定されていない色が表示色として設定されている。
13. 上記表示絵素は、さらに、第４表示色を表示する表示画素を備えてなり、
    以下の第４表示画素配列をさらに含んでいることを請求項１２に記載の表示装置。
    上記第４表示画素配列は、
    上記第２ソースラインと上記第３ソースラインとが隣接する側とは反対側において上記第３ソースラインに隣接する第４ソースラインにスイッチング素子を介して接続されている複数の表示画素からなるとともに、上記第４表示色が表示色として設定されている。
14. 上記複数のソースラインが互いに平行となるように配設されているとともに、
    第１表示色を表示する表示画素と、第２表示色を表示する表示画素と、第３表示色を表示する表示画素とから構成される表示絵素を用いて画像表示を行い、
    上記表示装置に含まれる３つの表示画素からなる第１表示画素グループ、および、該第１表示画素グループに含まれる３つの表示画素とは異なる３つの表示画素からなる第２表示画素グループについて、以下のように設定されていることを特徴とする請求項１１に記載の表示装置。
    上記第１表示画素グループに含まれる３つの表示画素は、
    上記第１ゲートラインにより駆動されるとともに上記第２表示画素が寄生容量を介して接続されているソースラインにスイッチング素子を介して接続されている第３表示画素、上記第１表示画素、および上記第２表示画素であり、
    上記第１表示画素、上記第２表示画素、および上記第３表示画素については、上記第１表示色、上記第２表示色、および上記第３表示色のうちいずれか１色による表示色が互いに異なるように設定されている。
    上記第２表示画素グループに含まれる３つの表示画素は、
    上記第１表示画素がスイッチング素子を介して接続されているソースラインと、上記第１ゲートラインに隣接する第２ゲートラインとにスイッチング素子を介して接続されている第４表示画素、
    上記第２表示画素がスイッチング素子を介して接続されているソースラインと、上記第２ゲートラインとにスイッチング素子を介して接続されている第５表示画素、
    および上記第３表示画素がスイッチング素子を介して接続されているソースラインと、上記第２ゲートラインとにスイッチング素子を介して接続されている第６表示画素であり、
    上記第４表示画素について上記第３表示画素と同じ表示色、上記第５表示画素について上記第１表示画素と同じ表示色、上記第６表示画素について上記第２表示画素と同じ表示色が設定されている。
15. 上記複数のソースラインが互いに平行となるように配設されているとともに、
    第１表示色を表示する表示画素と、第２表示色を表示する表示画素と、第３表示色を表示する表示画素と、第４表示色を表示する表示画素とから構成される表示絵素を用いて画像表示を行い、
    上記表示装置に含まれる４つの表示画素からなる第１表示画素グループ、および、該第１表示画素グループに含まれる４つの表示画素とは異なる４つの表示画素からなる第２表示画素グループについて、以下のように設定されていることを特徴とする請求項１１に記載の表示装置。
    上記第１表示画素グループに含まれる４つの表示画素は、
    上記第１ゲートラインにより駆動されるとともに上記第２表示画素が寄生容量のみを介して接続されているソースラインにスイッチング素子を介して接続されている第３表示画素、
    上記第１ゲートラインにより駆動されるとともに上記第３表示画素が寄生容量のみを介して接続されているソースラインにスイッチング素子を介して接続されている第４表示画素、
    上記第１表示画素、
    および上記第２表示画素であり、
    上記第１表示画素、上記第２表示画素、上記第３表示画素、および上記第４表示画素については、上記第１表示色、上記第２表示色、上記第３表示色、および上記第４表示色のうちいずれか１色による表示色が互いに異なるように設定されている。
    上記第２表示画素グループに含まれる４つの表示画素は、
    上記第１表示画素がスイッチング素子を介して接続されているソースラインと、上記第１ゲートラインに隣接する第２ゲートラインとにスイッチング素子を介して接続されている第５表示画素、
    上記第２表示画素がスイッチング素子を介して接続されているソースラインと、上記第２ゲートラインとにスイッチング素子を介して接続されている第６表示画素、
    上記第３表示画素がスイッチング素子を介して接続されているソースラインと、上記第２ゲートラインとにスイッチング素子を介して接続されている第７表示画素であり、
    上記第４表示画素がスイッチング素子を介して接続されているソースラインと、上記第２ゲートラインとにスイッチング素子を介して接続されている第８表示画素であり、
    上記第５表示画素については上記第４表示画素と同じ表示色、上記第６表示画素については上記第１表示画素と同じ表示色、上記第７表示画素については上記第２表示画素と同じ表示色、上記第８表示画素については上記第３表示画素と同じ表示色が設定されている。
16. 上記複数のソースラインが互いに平行となるように配設されているとともに、
    第１表示色を表示する表示画素と、第２表示色を表示する表示画素と、第３表示色を表示する表示画素とから構成される表示絵素を用いて画像表示を行い、
    上記表示装置に含まれる３つの表示画素からなる第１表示画素グループ、および、該第１表示画素グループに含まれる３つの表示画素とは異なる３つの表示画素からなる第２表示画素グループについて、以下のように設定されていることを特徴とする請求項１１に記載の表示装置。
    上記第１表示画素グループに含まれる３つの表示画素は、
    上記第１ゲートラインにより駆動されるとともに上記第２表示画素が寄生容量を介して接続されているソースラインにスイッチング素子を介して接続されている第３表示画素、上記第１表示画素、および上記第２表示画素であり、
    上記第１表示画素、上記第２表示画素、および上記第３表示画素については、上記第１表示色、上記第２表示色、および上記第３表示色のうちいずれか１色による表示色が互いに異なるように設定されている。
    上記第２表示画素グループに含まれる３つの表示画素は、
    上記第１表示画素がスイッチング素子を介して接続されているソースラインと、上記第１ゲートラインに隣接する第２ゲートラインとにスイッチング素子を介して接続されている第４表示画素、
    上記第２表示画素がスイッチング素子を介して接続されているソースラインと、上記第２ゲートラインとにスイッチング素子を介して接続されている第５表示画素、
    および上記第３表示画素がスイッチング素子を介して接続されているソースラインと、上記第２ゲートラインとにスイッチング素子を介して接続されている第６表示画素であり、
    上記第４表示画素について上記第２表示画素と同じ表示色、上記第５表示画素について上記第３表示画素と同じ表示色、上記第６表示画素について上記第１表示画素と同じ表示色が設定されている。
17. 上記複数のソースラインが互いに平行となるように配設されているとともに、
    第１表示色を表示する表示画素と、第２表示色を表示する表示画素と、第３表示色を表示する表示画素と、第４表示色を表示する表示画素とから構成される表示絵素を用いて画像表示を行い、
    上記表示装置に含まれる４つの表示画素からなる第１表示画素グループ、および、該第１表示画素グループに含まれる４つの表示画素とは異なる４つの表示画素からなる第２表示画素グループについて、以下のように設定されていることを特徴とする請求項１１に記載の表示装置。
    上記第１表示画素グループに含まれる４つの表示画素は、
    上記第１ゲートラインにより駆動されるとともに上記第２表示画素が寄生容量のみを介して接続されているソースラインにスイッチング素子を介して接続されている第３表示画素、
    上記第１ゲートラインにより駆動されるとともに上記第３表示画素が寄生容量のみを介して接続されているソースラインにスイッチング素子を介して接続されている第４表示画素、
    上記第１表示画素、
    および上記第２表示画素であり、
    上記第１表示画素、上記第２表示画素、上記第３表示画素、および上記第４表示画素については、上記第１表示色、上記第２表示色、上記第３表示色、および上記第４表示色のうちいずれか１色による表示色が互いに異なるように設定されている。
    上記第２表示画素グループに含まれる４つの表示画素は、
    上記第１表示画素がスイッチング素子を介して接続されているソースラインと、上記第１ゲートラインに隣接する第２ゲートラインとにスイッチング素子を介して接続されている第５表示画素、
    上記第２表示画素がスイッチング素子を介して接続されているソースラインと、上記第２ゲートラインとにスイッチング素子を介して接続されている第６表示画素、
    上記第３表示画素がスイッチング素子を介して接続されているソースラインと、上記第２ゲートラインとにスイッチング素子を介して接続されている第７表示画素であり、
    上記第４表示画素がスイッチング素子を介して接続されているソースラインと、上記第２ゲートラインとにスイッチング素子を介して接続されている第８表示画素であり、
    上記第５表示画素については上記第２表示画素と同じ表示色、上記第６表示画素については上記第３表示画素と同じ表示色、上記第７表示画素については上記第４表示画素と同じ表示色、上記第８表示画素については上記第１表示画素と同じ表示色が設定されている。
18. 上記複数のソースラインが互いに平行となるように配設されているとともに、
    第１表示色を表示する表示画素と、第２表示色を表示する表示画素と、第３表示色を表示する表示画素とから構成される表示絵素を用いて画像表示を行い、
    以下のように設定される第１表示画素配列、第２表示画素配列、および第３表示画素配列が含まれていることを特徴とする請求項１１に記載の表示装置。
    上記第１表示画素配列は、
    上記第１表示画素がスイッチング素子を介して接続されている第１ソースラインにスイッチング素子を介して接続されている複数の表示画素からなるとともに、上記第１表示色、上記第２表示色、および上記第３表示色のうちいずれか１色が表示色として設定されている。
    上記第２表示画素配列は、上記第２表示画素がスイッチング素子を介して接続されている第２ソースラインにスイッチング素子を介して接続されている複数の表示画素からなるとともに、
    上記第３表示画素配列は、上記第１ソースラインと上記第２ソースラインとが隣接する側とは反対側において上記第２ソースラインに隣接する第３ソースラインにスイッチング素子を介して接続されている複数の表示画素からなり、
    上記第２表示画素配列および上記第３表示画素配列に含まれる表示画素は、上記第１表示色、上記第２表示色、および上記第３表示色から上記第１表示画素配列について設定された表示色を除く２色が市松パターンとなるように表示色が設定されている。
19. 上記表示絵素は、さらに、第４表示色を表示する表示画素を備えてなり、
    以下の第４表示画素配列をさらに含んでいることを請求項１８に記載の表示装置。
    上記第４表示画素配列は、上記第２ソースラインと上記第３ソースラインとが隣接する側とは反対側において上記第３ソースラインに隣接する第４ソースラインにスイッチング素子を介して接続されている複数の表示画素からなり、
    上記第２表示画素配列、上記第３表示画素配列、および上記第４表示画素配列に含まれる表示画素は、上記第１表示色、上記第２表示色、上記第３表示色、および上記第４表示色から上記第１表示画素配列について設定された表示色を除く３色が市松パターンとなるように表示色が設定されている。
20. 上記第１表示色がＲ色、上記第２表示色がＧ色、上記第３表示色がＢ色であることを特徴とする請求項１２ないし１９のいずれか１項に記載の表示装置。
21. 上記第１表示色がシアン、上記第２表示色がマゼンタ、上記第３表示色がイエローであることを特徴とする請求項１２ないし１９のいずれか１項に記載の表示装置。
22. 上記第１表示色がＲ色、上記第２表示色がＧ色、上記第３表示色がＢ色、上記第４表示色がホワイトであることを特徴とする請求項１３、１５、１７、１９のいずれか１項に記載の表示装置。
23. 上記第１表示色がシアン、上記第２表示色がマゼンタ、上記第３表示色がイエロー、上記第４表示色がグリーンであることを特徴とする請求項１３、１５、１７、１９のいずれか１項に記載の表示装置。
24. 上記複数のソースラインに含まれる各ソースラインは、Ｌ字状部と逆Ｌ字状部とが交互に繰り返されるように連結された形状にて配設されていることを特徴とする請求項１１ないし２３のいずれか１項に記載の表示装置。
25. 上記複数のソースラインに含まれる各ソースラインに対してスイッチング素子が接続されている方向が、上記複数のゲートラインに含まれる各ゲートラインを跨ぐ毎に異なるように設定されていることを特徴とする請求項１１ないし２３の表示装置。
26. 複数のゲートラインと複数のソースラインとが交差する部分のそれぞれに対応してスイッチング素子と画素電極とを含む表示画素が配置された表示装置であって、
    第１ゲートラインおよび第１ソースラインと接続する第１表示画素に隣接する第２ソースラインが、上記第２表示画素に接続しているものとして、
    第１表示画素への入力信号を、第２表示画素への入力信号あるいは第２表示画素への書き込み信号と、上記第２ソースラインおよび第１表示画素間に形成される寄生容量の容量値とに基づいて補正し、これを第１表示画素の書き込み信号とする補正回路を備えることを特徴とする表示装置。
27. 複数のゲートラインと複数のソースラインとが交差する部分のそれぞれに対応してスイッチング素子と画素電極とを含む表示画素が配置された表示装置であって、
    同一のゲートラインに接続された第１表示画素および第２表示画素につき、該第１表示画素に接続するソースラインに隣接するとともに該第１表示画素との間に寄生容量を形成するソースラインが、上記第２表示画素に接続しているものとして、
    第１表示画素への入力信号を、第２表示画素への入力信号あるいは第２表示画素への書き込み信号と、上記寄生容量の容量値とに基づいて補正し、これを第１表示画素の書き込み信号とする補正回路を備えることを特徴とする表示装置。
28. 請求項１ないし１０のいずれか１項に記載の表示装置の駆動方法をコンピュータに実行させるためのプログラム。

Images