JPH08263023A - 液晶電気光学装置 - Google Patents
液晶電気光学装置Info
- Publication number
- JPH08263023A JPH08263023A JP3287396A JP3287396A JPH08263023A JP H08263023 A JPH08263023 A JP H08263023A JP 3287396 A JP3287396 A JP 3287396A JP 3287396 A JP3287396 A JP 3287396A JP H08263023 A JPH08263023 A JP H08263023A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- signal
- display
- line driver
- driver circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
させずに、消費電力を低くする。 【構成】 スイッチング素子を有する画素が複数マトリ
クス配置され、前記スイッチング素子のON/OFFを
制御する走査線と、表示信号が出力される信号線が、各
画素に接続されている、アクティブマトリクス型の液晶
電気光学装置であって、1フレーム表示期間内において
単一極性の表示信号を前記信号線に出力する、信号線ド
ライバ回路を、複数有し、前記複数の信号線ドライバ回
路のうち、少なくとも一つが出力する表示信号の極性
は、他の信号線ドライバ回路が出力する表示信号の極性
とは異なり、前記極性は、1フレーム毎に反転し、前記
走査線のうちの一つに接続された前記画素は、前記複数
の信号線ドライバ回路の何れかに接続された前記信号線
が接続されている。
Description
し、特に液晶電気光学装置を駆動するための消費電力を
低下させることに関する。
成の例を示す。図10において液晶電気光学装置100
1は、大きく分けて信号線ドライバ部1015と、ゲイ
トドライバ部1016と、m×n画素マトリックス(水
平方向m行、垂直方向n列のm×n個のマトリックス、
以下同様)1005により構成されている。
トランジスタにより形成されたソース側シフトレジスタ
1002と、同じく相補型薄膜トランジスタにより形成
されたビデオ信号をサンプリングするサンプル・ホール
ド回路1003により構成される。
トランジスタにより形成されたゲイト側シフトレジスタ
1006と、同じく相補型薄膜トランジスタにより形成
されたバッファ回路1007により形成されている。
04が平面上にマトリックス状に並べられて構成されて
いる。図2に、各画素の回路構成を示す。各画素はNチ
ャンネル薄膜トランジスタ200)と液晶素子204と
補助容量206に形成されている。Nチャンネル薄膜ト
ランジスタ200のドレイン電極203に液晶素子20
4と補助容量206が接続され、液晶素子のドレインに
接続されている反対側には対向電極205が接続され、
補助容量のドレイン側とは反対側の電極は、接地207
されている。
各々画素1004は、(ソース信号線(或いは信号線)
1009は図2のソース電極201に接続され、ゲイト
信号線(或いは走査線)1008は図2のゲイト電極2
02に接続されている。
画素の配置構成を示す。垂直方向に信号線ドライバ10
15に接続されているm本のソース信号線1009が配
線され、各々のソース信号線には、n個の画素の、個々
の薄膜トランジスタ200のソース電極201が接続さ
れている。他方、水平方向には、n本の走査線1008
が配線され、ゲイト信号線1008各々には、m個の画
素に接続されている薄膜トランジスタ200のゲイト電
極202が接続されている。
号(表示信号)スタート信号線1010)と、ソース線
(信号線)側シフトクロック1011が、ソース線(信
号線)側シフトレジスタ1002に外部端子として接続
され、画像データ信号線1012がサンプル・ホールド
回路に外部端子として接続される。
第一に、1ライン1本のゲイト信号線(走査線)に接続
された画素を表示するための動作を説明する。
iライン)を考える。第iラインのゲイト信号線(走査
線)1008が"H" になると、第iラインのすべての画
素1004のゲイト電極202が"H" になり、第iライ
ンのすべての薄膜トランジスタ200)はソース201
−ドレイン間203が導通する。
シフトクロック1011によって、サンプル信号101
7が、第iラインの左端から、サンプル・ホールド回路
によりビデオ信号をサンプリングし、表示信号を順次画
素に書き込んでいき、1ラインの書き込みが終了する。
作を説明する。ゲイトスタート信号1013と、ゲイト
側シフトクロック1014により、垂直方向1番上のラ
インのゲイト信号が"H" になり、その信号がゲイト側シ
フトクロック1014により下側にシフトされる。上記
した、1ラインの表示原理を、各ラインのゲイト信号
を"H" のときに実行されることで、1画面(1フレー
ム)が表示される。
示す。1画面を表示するに際し、表示時のフリッカの発
生を防止するため、ソース信号線1009より供給され
るソース信号(表示信号)は、隣接するライン同士、す
なわち、第iラインと第(i+1)ラインとでは、図3に
示すように極性が反転されている(これをライン反転と
いう)。言い換えれば、奇数(2i−1)番目ライン
と、偶数(2i)番目ラインとでは、表示信号の極性が
反転されていることになる。
力される画像データ信号を、隣接するライン同志で極性
が反転した信号となるように、供給することにより、行
われる。また、一つのラインについて、液晶の劣化を防
ぐために、フレーム毎に極性を反転させる。図11に、
従来の装置における入力画像データを示す。
ようとしている課題は、液晶電気光学装置の動作時の消
費電力を少なくすることである。そこで、従来例におい
てどこが問題になっているかを次に説明する。
液晶電気光学装置のフリッカ防止のために、画像データ
信号は、ライン毎に極性を反転させて入力されている。
ところが、隣接するライン毎に、画像データ信号を反転
させていることが、液晶電気光学装置の駆動時の消費電
力を大きくしている。
の反転が、液晶電気光学装置の駆動時の消費電力を大き
くしているということを、図10と図2を用いて簡単に
説明する。
00が導通状態での画素容量をCon、同N型の薄膜トラ
ンジスタ200が非導通状態での画素容量をCoff 、図
10において、液晶電気光学装置1001の一つの垂直
方向のソース信号線1009の容量をCl 、1つの液晶
素子を駆動する電圧をV(正極性側をV/2、負極性側
をV/2)、ライン反転数をFlとし、m×nのマトリク
ス構成を有するとすると、一つの垂直方向のソース信号
線1009を駆動するためには、 Wl=( Cl +Con+Coff ×(n−1))×V×V×Fl ・・・(A) の電力Wlが必要とされる。
て駆動することである。ライン反転数Flは、ライン数、
すなわちゲイト信号線(走査線)とほぼ等しいので、一
般の表示用ディスプレイであれば、1画面あたり400
〜500回程度のライン反転数を有する。
極性反転に伴う電力の消費は、液晶の劣化を防ぐ目的の
フレーム毎の極性反転を行う時のみ、すなわちフレーム
反転(一画面分)ごとに電力消費がされる。フレーム反
転数をFfとすると、表示している間に消費される全電力
Wa は、 Wa =( Cl +Con+Coff ×(n−1))×V×V×m×Fl・・・(C) となる。
いて、Fl=1とした場合である。従って、フレーム反転
のみ行うようにすると、画素マトリクス部分における消
費電力はライン反転を行った場合に比較して、ライン反
転数分の一とすることができ、消費電力を劇的に減らす
ことが可能となる。
ライバ回路部分のサンプルホールド回路や、アナログバ
ッファ回路等における消費電力も、ライン反転をやめる
ことで大幅に低減することができる。しかしライン反転
をやめて、フレーム反転(フレーム毎の表示信号の極性
反転)だけにしてしまうと、フリッカが発生して画質を
極度に悪くしてしまう。
ソース側シフトレジスタ1001と、ゲイト側シフトレ
ジスタ1006と、ゲイト側バッファ1007の消費電
力を減らす方法もあるが、全体の消費電力から考察すれ
ば少ない。また、上記式(A)では、配線容量だけを考
慮したが、配線容量を小さくするために配線を細くする
方法もある。
が大きくなったり、設計ルールの制限により限界があ
る。また配線抵抗を少なくするために、配線を太くする
と、配線容量が大きくなり、更に画素間隔が大きくなっ
て、開口率が低下するため、画質に影響がでてくる。勿
論式(A)からすぐ分かることだが、消費電力を小さく
する一番簡単で、効果があがる方法は、駆動電圧Vを小
さすることであるが、良好な画質、表示スピードを考え
あわせると現実的な方法ではない。
い画質を維持しつつ、低消費電力化することを目的とす
る。
に本発明は、スイッチング素子を有する複数の画素がマ
トリクス状に配置され、前記スイッチング素子のON/
OFFを制御する走査線と、表示信号が出力される信号
線が、各画素に接続されているアクティブマトリクス型
の液晶電気光学装置であって、1フレーム表示期間内に
おいて単一極性の表示信号を前記信号線に出力する、信
号線ドライバ回路を、複数有し、前記複数の信号線ドラ
イバ回路のうち、少なくとも1つが出力する表示信号の
極性は、他の信号線ドライバ回路が出力する表示信号の
極性とは異なり、前記極性は、1フレーム毎に反転し、
前記走査線のうちの一つに接続された前記画素は、前記
複数の信号線ドライバ回路の何れかに接続された前記信
号線が接続されていること、を特徴とする。
る複数の画素がマトリクス状に配置され、前記スイッチ
ング素子のON/OFFを制御する走査線と、表示信号
が出力される信号線とが、各画素に接続されているアク
ティブマトリクス型の液晶電気光学装置であって、1フ
レーム表示期間内において単一極性の表示信号を前記信
号線に出力する、信号線ドライバ回路を、2つ有し、前
記2つの信号線ドライバ回路が出力する表示信号の極性
は、互いに異なり、前記極性は、1フレーム毎に反転
し、第n番目の前記走査線に接続された前記画素には、
前記信号線ドライバ回路の一方に接続された前記信号線
が接続されており、第(2n−1)番目の前記走査線に
接続された前記画素には、前記信号線ドライバ回路の他
方に接続された前記信号線が接続されていること、を特
徴とする。
て、フリッカの発生を防ぎ、かつ低消費電力化すること
ができた。すなわち、本発明においては、複数の信号線
ドライバ回路を用い、それぞれの信号線ドライバ回路に
おいては、1フレーム期間内において、出力される表示
信号の極性が反転しない。かわりに、隣接するラインに
おいて、接続される信号線ドライバ回路を異ならせる。
い、奇数番目のラインと偶数番目のラインで、それぞれ
ひとつづつ信号線ドライバ回路に接続させている。2つ
の信号線ドライバ回路は、互いに逆の極性を有している
ため、画素マトリクスにおいては、隣接するラインの信
号の極性が常に逆極性となり、実質的にはライン反転を
している。したがってフリッカの発生を防ぐことができ
る。
おいては、1フレーム内において、表示信号の極性は変
化しない。したがって、ライン反転に伴う電力消費が発
生せず、消費電力を従来の数百分の1に低減させること
ができる。また、2つの信号線ドライバ回路の表示信号
の極性をフレーム毎に反転させことにより、液晶の劣化
を防ぐことができる。
隣接するライン毎に、異なる信号線ドライバ回路に接続
させてもよいし、複数ライン毎に異なる信号線ドライバ
回路に接続するようにしてもよい。また同一ライン内
で、異なる信号線ドライバ回路に接続された画素を有し
ていてもよい。おな、信号線ドライバ回路の数は任意で
ある。
を、それぞれの信号線ドライバ回路の画像データ入力信
号線と制御信号入力線に振り分ける、セレクタ回路を具
備することで、外部入力信号を従来と何ら変更すること
なく、フリッカ発生を防いで、かつ消費電力を低下させ
て、液晶電気光学装置を駆動することができる。
ち、どれか1つの信号線ドライバ回路に対応する画像デ
ータを、垂直同期信号に同期して、それぞれの信号線ド
ライバ回路の画像データ入力信号線に振り分けるセレク
タ回路を設けてもよい。
数の信号線ドライバ回路から出力される表示信号のう
ち、いずれか一つの信号線ドライバ回路からの表示信号
を選択して、前記信号線に出力するセレクタ回路を設け
ることで、信号線数を従来の装置と同数にすることがで
き、画素間隔の拡大とそれに伴う画質の劣化を防ぐこと
ができる。
回路は、相補型またはP型またはN型の薄膜トランジス
タで構成してもよい。画素のスイッチング素子は、相補
型またはP型またはN型の薄膜トランジスタや、MIM
(金属−絶縁体−金属)、NIN、PIP、PIN、N
IP等の薄膜ダイオードを用いてもよい。
説明する。図1に実施例1の液晶電気光学装置の構成を
示す。第1に構成について説明する。実施例1ではm×
n画素マトリックスをもつ実施例である。図面作成上の
都合により、m、nは特にに偶数を仮定しておく。ただ
しm,nの偶数、奇数の組み合わせによる本発明の弊害
はない。
きく分けて、相補型またはN型またはP型の薄膜トラン
ジスタにより構成される信号線ドライバ部102、10
3と、相補型またはN型またはP型の薄膜トランジスタ
により構成されるゲイトドライバ部107と、画素マト
リックス部104とで構成される。
が平面上にマトリックス状に並べられて構成されてい
る。画素115の回路図は従来例(図2に示す。)と同
様であり、薄膜トランジスタと液晶素子補助容量により
構成される
タと、バッファ回路により形成されている。またゲイト
ドライバ部107の入力側には、ゲイトスタート信号入
力端子108と、ゲイトクロック信号入力端子がそれぞ
れ接続され、出力側には、水平方向にn個のゲイト信号
線117が接続されており、各々のゲイト信号線117
にはm個の画素115のゲイト電極が1ラインに接続さ
れている。しかしソースライン信号線105、106の
配線の構成は、従来例と大きく異なる。
分割しており、上側の信号線ドライバ102(以下Oド
ライバ)と下側の信号線ドライバ103(以下Eドライ
バ)により構成されている。Oドライバ102の入力側
には、奇数番目のラインを駆動するための、スタート信
号入力端子110、シフトクロック信号入力端子11
1、画像データ入力端子112がそれぞれ接続され、O
ドライバ102の出力側には、m個のソース配線105
(以下Oソース配線105)が接続されている。1本の
Oソース配線105には、上から奇数番目(1、3、・
・)のゲイト信号線117に接続されているn/2 個の画
素115の薄膜トランジスタのソース電極が接続されて
いる。
数番目のラインを駆動するための、スタート信号入力端
子131、シフトクロック信号入力端子132、画像デ
ータ入力端子133がそれぞれ接続され、Eドライバ1
02の出力側にはm個のソース配線106(以下Eソー
ス配線106)が接続されている。1本のEソース配線
106には、水平方向のゲイト信号線117の上から偶
数番目(2、4、・・)の信号線117に接続されてい
るn/2 個の画素115の薄膜トランジスタのソース電極
が接続されている。
ラインを表示する動作は従来例と同様なので省略する。
先ず、任意の1画面を表示する動作を説明する。
線105に表示信号を書き込む。このときその第1番目
のラインに書き込まれる表示信号は、Oドライバ102
より供給され、そのときの表示信号の極性は例えば
(+)とする。
106に表示信号を書き込む。このときその第2番目の
ラインに書き込まれる表示信号はEドライバ103より
供給され、そのときの表示信号の極性は(−)である。
書き込む際には、表示信号はOドライバ102より供給
され、しかもOドライバ102より供給される表示信号
の極性はすべて同じ(この画面では(+))となる。
書き込む際には、表示信号はEドライバ103より供給
され、しかもEドライバ103より供給される表示信号
の極性はすべて同じ(この画面では(−))になる。こ
のように動作して、nラインすべてを書き込み1画面の
表示を終了する。
フレームでは、奇数番目のライン(Oソース配線10
5)を書き込むときの表示信号はOドライバ102より
供給され、しかもそのときのOドライバ102より供給
される表示信号の極性はすべて同じ(−)である。他
方、偶数番目のライン(Eソース配線106)を書き込
むときの表示信号はEドライバ103より供給されしか
もそのときのEドライバ103より供給される表示信号
の極性はすべて同じ(+)になる。また、次のフレーム
では、先のフレームとは、すべて逆極性となる。
きの表示信号はOドライバ102より供給され、しかも
そのときのOドライバ102より供給される表示信号の
極性は、すべて先のフレームとは逆の極性(−)となる
ように動作する。他方、偶数番目のラインを書き込むと
きの表示信号はEドライバより供給され、しかもそのと
きのEドライバより供給される表示信号の極性は、すべ
て先のフレームとは逆の極性(+)になるように動作
し、この動作を繰り返す。
動方式によれば、1垂直方向のソース信号線において各
水平方向の画素にかかる電圧は、奇数番目のライン、偶
数番目のラインそれぞれフレーム反転になっている。
トランジスタが導通状態での画素容量をCon、非導通状
態での画素容量をCoff 、ソース信号線105、106
の容量をCl 、1つの液晶素子を駆動する電圧をV、フ
レーム反転数をFfとすると、Oドライバの消費電力Wo、
Eドライバの消費電力Weはそれぞれ以下の式のように表
すことができる。
たために、ライン反転に伴う電力消費がなく、従来例の
液晶電気光学装置に比較して、大幅に消費電力が節約で
きる。かつ、1フレーム内での表示では、隣接している
ラインの極性は反転しているので、フリッカの発生を防
止することができる。
画像データ入力端子が奇数番目の水平ラインに入力され
る画像データ端子と、偶数番目の水平ラインに入力され
る画像入力端子と、スタート入力端子とそれをシフトさ
せるシフトクロックもそれぞれ2個づつ必要であった。
入力端子数を従来例と同じにする構成と動作を実施例2
にて説明する。図6に実施例2の液晶電気光学装置の構
成を示す。まず最初に実施例2の構成を図6、図1、図
10を用いて説明する。図6において、601〜617
は、図1の101〜117と同じである。
バ部603(103)に接続されていた入力端子131
〜133をなくしている。しかし、ソース側スタート信
号入力端子616、ソース側シフトクロック入力端子6
11といった制御信号入力端子(線)、画像データ入力
端子(線)616から、それぞれ入力される画像デー
タ、ソース側スタートパルス、ソース側シフトクロック
をOドライバ602と、Eドライバ603に振り分ける
薄膜トランジスタにより形成されたセレクタが641、
642、643とセレクタ信号線651、652、65
3が付加されている。
レクタ641、642、643、の構成例を図7、図8
を用いて説明する。図7に、セレクタ回路641、64
2の構成を示し、図8に、セレクタ回路643の構成を
示す。
とN型薄膜トランジスタにより構成されたトランスミッ
ションゲイトであり、703は薄膜トランジスタにより
形成されたインバータ回路である。
択信号線705が"L" レベルのときデータ信号線704
より入力されたデータ信号が706に出力され、選択信
号線705が"H" レベルのときデータ信号線704より
入力されたデータ信号が707に出力される。
を説明する。図8においてセレクタ回路801、80
2、803はそれぞれ、図7で説明したセレクタ回路と
同じ構成を有する、従ってセレクタ回路643は3つの
セレクタ回路から構成されていることになる。
号線705に接続され、データ信号線804は図7のデ
ータ信号線704に接続され、データ出力線806は図
7の706に接続され、データ出力線807は図7の7
07に接続されている。このセレクタ回路643は、3
ビットデータを選択するように構成されている。
(赤、緑、青)の3原色によって構成されるためであ
る。従って、モノクロのように1ビットの画像データの
ときには、セレクタ回路634はセレクタ回路641、
642と同じ構成にして良く、また、セレクタ回路64
1、642、643を図8に示すセレクタ回路643に
当然代用できる。
択信号線805が"L" レベルのとき3ビットのデータ信
号線804より入力された3ビットのデータ信号が80
6に出力され、選択信号線805が"H" レベルのとき、
3ビットのデータ信号線804より入力されたデータ信
号が、807に出力される。
2、643の選択信号651、652、653はすべて
ゲイト側シフトクロック609に接続されている。従っ
て、ゲイト側シフトクロックが"H" のとき奇数番目の水
平ラインの画素が駆動され、ゲイト側シフトクロック
が"L" のとき偶数番目の水平ラインの画素が駆動される
ように設定しておくことで、垂直同期をとることがで
き、図11に示す駆動波形が入力されれば、Oドライバ
602とEドライバ603には、それぞれ図4、図5示
した実施例1と同様の駆動波形が入力される。
従来の装置と同様な入力信号により実施例1と同様な動
作をさせることができる。よって、消費電力を大幅に低
下させ、かつフリッカの発生を防ぐことができる。
つの異なる信号線ドライバ回路102、103、60
2、603を設けたために、1垂直ラインにソース信号
を伝達する信号線が2本必要な構成になっている。これ
らの構成では、水平方向の画素間隔が広くなって表示状
態の画像が粗くなり画質の劣化につながる可能性があ
る。実施例3では上記の劣化の対策を施した実施例を示
す。
成を示す。液晶表示装置901は、信号線ドライバ部9
02、903と、ゲイトドライバ部907と、画素マト
リックス部904とで構成される。画素マトリックス部
904は、画素915が平面上にマトリックス状に並べ
られて構成されている。画素915は、薄膜トランジス
タと液晶素子補助容量により構成されている。
イトスタート信号入力端子908と、ゲイトクロック信
号入力端子909がそれぞれ接続され、出力側には、水
平方向にn個のゲイト信号線117が接続されている。
各々のゲイト信号線917にはm個の画素915のゲイ
ト電極が接続されている。
のラインを駆動するための、スタート信号入力端子91
0、シフトクロック信号入力端子911、画像データ入
力端子912がそれぞれ接続され、他方、Eドライバ9
03の入力側には、偶数番目のラインを駆動するため
の、スタート信号入力端子931、シフトクロック信号
入力端子932、画像データ入力端子933がそれぞれ
接続されている。
点は2点ある。第1点目は、Oドライバ902とEドラ
イバ903がドライブする同じ垂直方向の信号線が、
[実施例1]では、それぞれに1本ずつ計2本のソース
信号線105、106あったものが、一本のソース信号
線905になっていることである。
信号が衝突しないように、ソース信号線905を選択す
ることを可能にするトランスミッションゲイト(以下T
G)が、ドライバと画素マトリクスの間に設けられ、ま
た前記TGをON・OFFするための信号を入力する入
力端子941と、前記TGに伝達する薄膜トランジスタ
により構成されているインバータ回路942、943が
設けられていることである。
により構成され、Oドライバ902と画素マトリックス
904の間に挿入されたトランスミッションゲイト94
7と、Eドライバ903と画素マトリックス904の間
に挿入されたTG948がある。
ス904とOドライバ902、Eドライバ903との間
に挿入されたTG947と948の動作を説明する。入
力端子941が"H" レベルの時、TG947のP型トラ
ンジスタ側の信号線944は、インバータ回路942に
より"L" レベルになり、またN型トランジスタ側は信号
線946により"H" レベルになるので、TG947はO
Nになり、Oドライバ902からのソース信号はソース
信号線905に伝わり画素マトリックスに伝達される。
904との間のTG948は、信号線のつながりがTG
947と逆になっているので、TG948はOFFにな
りEドライバ903からのソース信号は画素マトリック
ス904に伝達されない。
47、948の動作は上記の動作と逆になるので、Eド
ライバ903のソース信号が画素マトリックス904に
伝達され、Oドライバ902のソース信号は画素マトリ
ックスに伝達されない。
同期した信号(すなわち垂直同期信号)を、TG制御信
号線から入力すれば、各垂直ラインの信号線が一本で
も、Oドライバ、Eドライバより、それぞれのドライバ
から出力される表示信号を、単一の極性とすることがで
きる。
信号の伝達を、一本の信号線で共用するため、信号線等
の容量による電力消費は実施例1、実施例2よりかなり
多くなるが、各ドライバ回路においては、ライン反転に
伴う電力消費は低減でき、従来の装置より、大幅に電力
消費を低下できた。
ドライバ・Eドライバを上下にわけているが、位置の制
約は特にない。つまりOドライバ・Eドライバを同じ表
示装置の同じ側に設けて構成してもよい。
いて、フリッカの発生を防ぎ、かつ大幅な低消費電力化
をすることができた。
図。
図。
図。
Claims (11)
- 【請求項1】スイッチング素子を有する複数の画素がマ
トリクス状に配置され、前記スイッチング素子のON/
OFFを制御する走査線と、表示信号が出力される信号
線とが各画素に接続されているアクティブマトリクス型
の液晶電気光学装置であって、 信号線ドライバ回路を複数有し、 前記信号線ドライバ回路の各々は、1フレーム表示期間
内において、単一の極性を有する表示信号を出力するこ
とを特徴とする液晶電気光学装置。 - 【請求項2】スイッチング素子を有する複数の画素がマ
トリクス状に配置され、前記スイッチング素子のON/
OFFを制御する走査線と、表示信号が出力される信号
線とが各画素に接続されているアクティブマトリクス型
の液晶電気光学装置であって、 1フレーム表示期間内において単一極性の表示信号を出
力する信号線ドライバ回路を2つ有し、 前記2つの信号線ドライバ回路が出力する表示信号の極
性は、互いに異なることを特徴とする液晶電気光学装
置。 - 【請求項3】スイッチング素子を有する複数の画素がマ
トリクス状に配置され、前記スイッチング素子のON/
OFFを制御する走査線と、表示信号が出力される信号
線とが各画素に接続されているアクティブマトリクス型
の液晶電気光学装置であって、 1フレーム表示期間内において単一極性の表示信号を出
力する信号線ドライバ回路を2つ有し、 前記2つの信号線ドライバ回路が出力する表示信号の極
性は互いに異なり、 前記極性は、1フレーム毎に反転すること、 を特徴とする液晶電気光学装置。 - 【請求項4】スイッチング素子を有する複数の画素がマ
トリクス状に配置され、前記スイッチング素子のON/
OFFを制御する走査線と、表示信号が出力される信号
線とが各画素に接続されているアクティブマトリクス型
の液晶電気光学装置であって、 1フレーム表示期間内において、単一極性の表示信号を
前記信号線に出力する信号線ドライバ回路を複数有し、 前記複数の信号線ドライバ回路のうち、少なくとも一つ
が出力する表示信号の極性は、他の信号線ドライバ回路
が出力する表示信号の極性と異なり、 前記極性は、1フレーム毎に反転し、 前記走査線のうちの一つに接続された前記画素は、前記
複数の信号線ドライバ回路の何れかに接続された前記信
号線に接続されていることを特徴とする液晶電気光学装
置。 - 【請求項5】スイッチング素子を有する複数の画素がマ
トリクス状に配置され、前記スイッチング素子のON/
OFFを制御する走査線と、表示信号が出力される信号
線とが各画素に接続されているアクティブマトリクス型
の液晶電気光学装置であって、 1フレーム表示期間内において単一極性の表示信号を前
記信号線に出力する、信号線ドライバ回路を、2つ有
し、 前記2つの信号線ドライバ回路が出力する表示信号の極
性は互いに異なり、 第(2n−1)番目の前記走査線に接続された画素に
は、前記信号線ドライバ回路の一方に接続された前記信
号線が接続されており、 第2n番目の前記走査線に接続された画素には、前記信
号線ドライバ回路の他方に接続された前記信号線が接続
されていることを特徴とする液晶電気光学装置。 - 【請求項6】スイッチング素子を有する複数の画素がマ
トリクス状に配置され、前記スイッチング素子のON/
OFFを制御する走査線と、表示信号が出力される信号
線とが各画素に接続されているアクティブマトリクス型
の液晶電気光学装置であって、 1フレーム表示期間内において単一極性の表示信号を前
記信号線に出力する、信号線ドライバ回路を2つ有し、 前記2つの信号線ドライバ回路が出力する表示信号の極
性は互いに異なり、前記極性は、1フレーム毎に反転
し、 第(2n−1)番目の前記走査線に接続された画素に
は、前記信号線ドライバ回路の一方に接続された前記信
号線が接続されており、 第2n番目の前記走査線に接続された画素には、前記信
号線ドライバ回路の他方に接続された前記信号線が接続
されていることを特徴とする液晶電気光学装置。 - 【請求項7】スイッチング素子を有する複数の画素がマ
トリクス状に配置され、前記スイッチング素子のON/
OFFを制御する走査線と、表示信号が出力される信号
線とが各画素に接続されているアクティブマトリクス型
の液晶電気光学装置であって、 1フレーム表示期間内において単一極性の表示信号を前
記信号線に出力する、信号線ドライバ回路を、複数有
し、 前記複数の信号線ドライバ回路のうち、少なくとも1つ
が出力する表示信号の極性は、他の信号線ドライバ回路
が出力する表示信号の極性と異なり、 前記極性は、1フレーム毎に反転し、 前記走査線のうちの1つに接続された前記画素のうち
の、少なくとも1つは、前記複数の信号線ドライバ回路
の何れかに接続された前記信号線が接続されており、 他の画素は、他の信号線ドライバ回路の何れかに接続さ
れた前記信号線が接続されていることを特徴とする液晶
電気光学装置。 - 【請求項8】スイッチング素子を有する複数の画素がマ
トリクス状に配置され、前記スイッチング素子のON/
OFFを制御する走査線と、表示信号が出力される信号
線とが各画素に接続されているアクティブマトリクス型
の液晶電気光学装置であって、 1フレーム表示期間内において単一極性の表示信号を前
記信号線に出力する信号線ドライバ回路を、複数有し、 前記複数の信号線ドライバ回路のうち、少なくとも1つ
が出力する表示信号の極性は、他の信号線ドライバ回路
が出力する表示信号の極性と異なり、 前記極性は、1フレーム毎に反転し、 前記走査線のうちの一つに接続された前記画素は、前記
複数の信号線ドライバ回路の何れかに接続された前記信
号線に接続されており、 前記複数の信号線ドライバ回路に接続された画像データ
入力信号線と、制御信号入力信号線の外部入力端子は、
前記複数の信号線ドライバ回路の数と同数の設けられて
いることを特徴とする液晶電気光学装置。 - 【請求項9】スイッチング素子を有する複数の画素がマ
トリクス状に配置され、前記スイッチング素子のON/
OFFを制御する走査線と、表示信号が出力される信号
線とが各画素に接続されているアクティブマトリクス型
の液晶電気光学装置であって、 1フレーム表示期間内において単一極性の表示信号を前
記信号線に出力する信号線ドライバ回路を複数有し、 前記複数の信号線ドライバ回路のうち、少なくとも1つ
が出力する表示信号の極性は、他の信号線ドライバ回路
が出力する表示信号の極性と異なり、 前記極性は、1フレーム毎に反転し、 前記走査線のうちの1つに接続された前記画素は、前記
複数の信号線ドライバ回路の何れかに接続された前記信
号線が接続されており、 画像データ入力信号線と、制御信号入力線とが信号線ド
ライバ回路の数と同数設けられており、 前記複数の信号線ドライバ回路各々は、前記画像データ
入力信号線および前記制御信号入力線とを有し、 外部からの画像データと制御信号それぞれ、信号線ドラ
イバ回路の画像データ入力信号線と制御信号入力線に振
り分けるためのセレクタ回路を具備していることを特徴
とする液晶電気光学装置。 - 【請求項10】スイッチング素子を有する複数の画素が
マトリクス状に配置され、前記スイッチング素子のON
/OFFを制御する走査線と、表示信号が出力される信
号線とが各画素に接続されているアクティブマトリクス
型の液晶電気光学装置であって、 1フレーム表示期間内において単一極性の表示信号を前
記信号線に出力する信号線ドライバ回路を複数有し、 前記複数の信号線ドライバ回路のうち、少なくとも1つ
が出力する表示信号の極性は、他の信号線ドライバ回路
が出力する表示信号の極性とは異なり、 前記極性は、1フレーム毎に反転し、 前記走査線のうちの1つに接続された前記画素は、前記
複数の信号線ドライバ回路の何れかに接続された前記信
号線に接続されており、 外部より入力される画像データのうち、どれか1つの信
号線ドライバ回路に対応する画像データを垂直同期信号
に同期して、それぞれの信号線ドライバ回路の画像デー
タ入力信号線に振り分けるためのセレクタ回路を有する
ことを特徴とする液晶電気光学装置。 - 【請求項11】スイッチング素子を有する複数の画素が
マトリクス状に配置され、前記スイッチング素子のON
/OFFを制御する走査線と、表示信号が出力される信
号線とが各画素に接続されているアクティブマトリクス
型の液晶電気光学装置であって、 1フレーム表示期間内において単一極性の表示信号を前
記信号線に出力する信号線ドライバ回路を複数有し、 前記複数の信号線ドライバ回路のうち、少なくとも1つ
が出力する表示信号の極性は、他の信号線ドライバ回路
が出力する表示信号の極性とは異なり、 前記極性は、1フレーム毎に反転し、 前記走査線のうちの1つに接続された前記画素は、前記
複数の信号線ドライバ回路の何れかに接続された前記信
号線が接続されており、 垂直同期信号に同期して、前記複数の信号線ドライバ回
路から出力される表示信号のうち、いずれか1つの信号
線ドライバ回路からの表示信号を選択して、前記信号線
に出力するためのセレクタ回路を有することを特徴とす
る液晶電気光学装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3287396A JPH08263023A (ja) | 1995-01-26 | 1996-01-26 | 液晶電気光学装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3011795 | 1995-01-26 | ||
JP7-30117 | 1995-01-26 | ||
JP3287396A JPH08263023A (ja) | 1995-01-26 | 1996-01-26 | 液晶電気光学装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004188057A Division JP4283172B2 (ja) | 1995-01-26 | 2004-06-25 | 液晶電気光学装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08263023A true JPH08263023A (ja) | 1996-10-11 |
Family
ID=26368406
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3287396A Withdrawn JPH08263023A (ja) | 1995-01-26 | 1996-01-26 | 液晶電気光学装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08263023A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006109376A1 (ja) * | 2005-04-05 | 2006-10-19 | Sharp Kabushiki Kaisha | 液晶表示装置ならびにその駆動回路および駆動方法 |
KR100759967B1 (ko) * | 2000-12-16 | 2007-09-18 | 삼성전자주식회사 | 플랫 패널 표시 장치 |
JP2012083699A (ja) * | 2010-09-16 | 2012-04-26 | Nlt Technologies Ltd | 画像表示装置及び該画像表示装置に用いられる伝送信号制御方法 |
-
1996
- 1996-01-26 JP JP3287396A patent/JPH08263023A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100759967B1 (ko) * | 2000-12-16 | 2007-09-18 | 삼성전자주식회사 | 플랫 패널 표시 장치 |
WO2006109376A1 (ja) * | 2005-04-05 | 2006-10-19 | Sharp Kabushiki Kaisha | 液晶表示装置ならびにその駆動回路および駆動方法 |
JP2012083699A (ja) * | 2010-09-16 | 2012-04-26 | Nlt Technologies Ltd | 画像表示装置及び該画像表示装置に用いられる伝送信号制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5253091A (en) | Liquid crystal display having reduced flicker | |
CN109036319B (zh) | 显示面板的驱动方法、装置、设备及存储介质 | |
US6756953B1 (en) | Liquid crystal display device implementing gray scale based on digital data as well as portable telephone and portable digital assistance device provided with the same | |
US9495897B2 (en) | Display device, method of driving display device, and electronic appliance | |
JP3638121B2 (ja) | データ信号線駆動回路およびそれを備える画像表示装置 | |
US6201523B1 (en) | Flat panel display device | |
WO2011092944A1 (ja) | 多原色表示装置 | |
CN111522161B (zh) | 一种阵列基板、显示面板、显示装置及驱动方法 | |
JPS63186216A (ja) | アクテイブマトリツクス液晶表示器 | |
US8456398B2 (en) | Liquid crystal display module | |
JPH1073843A (ja) | アクティブマトリクス型液晶表示装置 | |
KR100302829B1 (ko) | 액정전기광학장치 | |
JP3525018B2 (ja) | アクティブマトリックス型液晶表示装置 | |
JP2001134245A (ja) | 液晶表示装置 | |
US8669975B2 (en) | Electro-optical device and driving circuit | |
JPS6337394A (ja) | マトリクス表示装置 | |
JPH09114421A (ja) | カラー液晶表示装置 | |
US7746306B2 (en) | Display device having an improved video signal drive circuit | |
JPH11249629A (ja) | 液晶表示装置 | |
WO2009148006A1 (ja) | 表示装置 | |
CN114743493B (zh) | 一种显示面板和显示装置 | |
US20210132453A1 (en) | Liquid crystal display device | |
US20060181495A1 (en) | Active matrix array device | |
CN115762389A (zh) | 显示面板和电子终端 | |
JP3491814B2 (ja) | 集積回路装置およびそれを用いた液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040405 |
|
A131 | Notification of reasons for refusal |
Effective date: 20040427 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20040625 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040907 |
|
A761 | Written withdrawal of application |
Effective date: 20040927 Free format text: JAPANESE INTERMEDIATE CODE: A761 |