JP2006343625A - 液晶表示装置および液晶表示装置のデータ線駆動回路 - Google Patents

Abstract

【課題】
液晶表示装置の上部、下部でのコントラスト差を改善する。
【解決手段】
液晶パネルの上下に正極と負極の信号を出力することができるデータ線駆動回路を配置して、画素には、上側からの正極（＋）信号、下側からの負極（−）信号、下側からの正極（＋）信号、上側からの負極（−）信号の順に４フレームを１つの単位として循環して供給する。
【選択図】 図１３

Description

本発明は、液晶表示装置および液晶表示装置のデータ線駆動回路に関する。

マンマシンインターフェースとして、フラットパネルディスプレイが広く普及してきている。なかでも液晶表示装置は、製造技術、歩留り、コストの観点で他のフラットパネルディスプレイ（例えば、プラズマディスプレイパネルなど）に優っていることから、さまざまな分野に適用されている。

液晶表示装置は、マトリックス状に配置された複数の画素を有する表示パネルを備えている。画素は、わずかな隙間をもたせた２枚のガラスと、その隙間に封入された液晶材料とで構成されている。液晶材料は、印加される電圧に反応して分子の向きが変化する性質の材料であり、液晶表示装置はその性質を利用することで、表示パネルに画像を表示させている。つまり、液晶表示装置は、画素ごとに印加する電圧を制御することにより２枚のガラスを透過する光の透過量を変化させ、表示パネルに画像を表示させている。

表示パネルに画像を表示させる方式（以下、駆動方式と呼ぶ）には、単純マトリックス駆動方式とアクティブマトリックス駆動方式とが存在する。現在では、アクティブマトリックス駆動方式で駆動されるアクティブマトリックス液晶表示装置(AMLCD; Active Matrix Liquid Crystal Display)が主流となって普及している。

アクティブマトリックス液晶表示装置の表示パネルの各画素には、ＴＦＴ(Thin Film Transistor)等のアクティブ素子が配置されている。また、表示パネルには、複数の走査線と、その複数の走査線に直行する複数のデータ線（信号線）が備えられている。また、各アクティブ素子は、ゲート電極とドレイン電極とソース電極とを備えている。各アクティブ素子のゲート電極は、行方向に沿った走査線に接続されている。同様に、各アクティブ素子のドレイン電極は、列方向に沿ったデータ線に接続されている。アクティブマトリックス液晶表示装置は、一般に線順次方式と呼ばれる表示方式で画像を表示している。線順次方式では、表示パネルの上から下（又は下から上）に向かって走査線を順番に走査することによって、１つの画像が表示パネルに表示される。この一画像は、フレーム（フィールド）と呼ばれている。

ディスプレイを駆動する場合、画素に直流電圧を印加し続けると、液晶物質が劣化してしまう。一般的な液晶表示装置では、液晶物質の劣化を防ぐために、反転駆動方式と呼ばれる駆動方式が採用されアクティブマトリックス方式で駆動される液晶表示装置の画素は、交流的に駆動されている。反転駆動方式とは、液晶の共通電極の電圧（コモン電圧）を基準としたときの画素電圧の正負を極性とし、その極性をある周期で反転させて画素に印加する駆動方式である。つまり、反転駆動方式では、そのコモン電圧よりも高い電圧を正極とし、そのコモン電圧よりも低い電圧を負極として、その正極、負極をある周期で反転させ画素に印加している。画素電圧は、データ線からＴＦＴを介して画素に印加される電圧である。したがってデータ線を駆動する電圧も、所定の期間毎に反転して得られた交流電圧である。

液晶表示装置で用いられる反転駆動の方式としては、縦または横方向1ラインごとに極性を反転する「ライン反転駆動」や、1ドットごとに極性を反転する「ドット反転駆動」方式が知られている。今日の大型・高精細の液晶表示装置には、「ドット反転駆動」方式が多く採用されている。

ドット反転駆動は、さらに、１本の走査線を走査するたびに画素電圧の極性を反転するドット反転駆動方式以外にも、２本の走査線を走査するたびに画素電圧の極性を反転する２ラインドット反転駆動方式などが知られている。このドット反転駆動方式や２ラインドット反転駆動方式により、フリッカなどが低減され画質が向上する。

液晶表示装置の大型化・高精細化により、データ線や走査線の寄生容量や寄生抵抗が増加してしまうことがある。データ線の寄生容量や寄生抵抗が増加すると、データ線駆動回路からデータ線に印加される駆動電圧の波形には、データ線を伝送するうち波形鈍りが生じてしまう。そのため、データ線駆動回路の近端付近の画素と遠端付近と画素とでは輝度が異なるという問題が生じることがあった。このような問題を解決するための技術として、特許文献１（特開平６−１４９１８３号公報）に記載の技術が知られている。

特許文献１には、パネルの上下にデータ線駆動回路を配置し、２フレーム周期を１単位としてパネルの上下のデータ線駆動回路を切り換えてデータ線を駆動して、信号電圧を平均化して輝度の不均一を低減する液晶表示装置を構成する技術が開示されている。

特開平６−１４９１８３号公報

ドット反転駆動方式では、表示パネルはコモン電圧を基準として正負に駆動されている。したがって、表示パネルは２フレーム周期を１単位として駆動されることになる。

図１は、従来のドット反転駆動方式で駆動される液晶表示装置１０１の構成を例示するブロック図である。図１を参照すると、従来の液晶表示装置１０１は、正極信号を供給するデータ線駆動回路（正極）１０２ａと、負極信号を供給するデータ線駆動回路（負極）１０２ｂと、走査信号を供給する走査線駆動回路１０３と、走査線駆動回路１０３、データ線駆動回路（正極）１０２ａおよびデータ線駆動回路（負極）１０２ｂに供給する映像信号やクロックなどを出力する制御回路１１０と、表示パネル１０５と、スイッチ１６２、スイッチ１６３とを備えて構成されている。また、表示パネル１０５は、データ線１０７と、走査線１０８と、複数の画素１０９とを含んで構成されている。

上述したように、従来の表示パネルは第１フレームを表示する時間を第１フレーム周期とし、その次のフレームを表示する時間を第２フレーム周期とした場合、その第１フレーム周期と第２フレーム周期を１単位として駆動されている。

図１は、第１フレーム周期の液晶表示装置１０１を示している。図１に示されているように、液晶表示装置１０１のデータ線の奇数ラインは、第１フレーム周期においてデータ線駆動回路（正極）１０２ａから供給される正極の信号で駆動される。データ線の奇数ラインは、第２フレーム周期目ではデータ線駆動回路（負極）１０２ｂから供給される負極の信号で駆動される。

データ線の偶数ラインは、第１フレーム周期目にデータ線駆動回路（負極）１０２ｂから供給される負極の信号で駆動され、第２フレーム周期目では、データ線駆動回路（正極）１０２ａから供給される、正極の信号で駆動される。ここで、データ線駆動回路（正極）１０２ａの近端の画素を画素１０９ａとし、遠端の画素を画素１０９ｂとする。このとき、コモン電圧と画素１０９ａに印加される画素電圧との差と、コモン電圧と画素１０９ｂに印加される画素電圧との差を比較すると、コモン電圧からの電圧差にずれが生じている場合がある。

図２は、画素１０９ａおよび画素１０９ｂの動作を示すタイミングチャートである。図２を参照すると、上述の第１フレーム周期および第２フレーム周期におけるデータ線の駆動波形を実線で示し、画素電圧波形を点線で示している。

上述したように、画素１０９ａおよび画素１０９ｂは、液晶表示装置１０１のデータ線の奇数ラインに接続されている。そのため、画素１０９ａは、第１フレーム周期では、正極の画素電圧で駆動される。図２のタイミングチャートに示されているように、データ線駆動回路（正極）１０２ａは、第１フレーム周期において、画素１０９ａを正極に駆動する。

データ線駆動回路（正極）１０２ａからみて画素１０９ａは近いのでデータ線の駆動波形は鈍らずに目的の電圧に達する。データ線から供給される駆動電圧は、画素を構成するＴＦＴを介して液晶に印加される。ＴＦＴのオン抵抗は数ＭΩと高いため、画素電圧の波形は鈍り、画素電圧はコモン電圧に対し正極の電圧Ｖａの値になる。その後、走査駆動が終了し、画素１０９ａは電圧Ｖａを保持する。

第２フレーム周期では、画素１０９ａは負極に駆動される。図２のタイミングチャートに示されているように、データ線駆動回路（負極）１０２ｂは、第１フレーム周期において、画素１０９ａを負極に駆動する。データ線駆動回路（負極）１０２ｂからみて画素１０９ａは遠いのでデータ線の駆動波形は鈍り、目標の電圧に達する前に走査駆動が終了する。走査駆動の終了に応答してＴＦＴがオフする。このとき、画素電圧はコモン電圧に対し負極の電圧Ｖｂの値になる。画素はその電圧Ｖｂを保持する。

画素１０９ｂ、第１フレーム周期では、負極の画素電圧で駆動される。図２のタイミングチャートに示されているように、データ線駆動回路（負極）１０２ｂは、第１フレーム周期において、画素１０９ｂを負極に駆動する。

データ線駆動回路（負極）１０２ｂからみて画素１０９ｂは近いのでデータ線の駆動波形は鈍らずに目的の電圧に達する。このときに、画素を構成するＴＦＴを介して液晶に印加される画素電圧は、ＴＦＴのオン抵抗の作用により波形が鈍る。そのため、画素電圧はコモン電圧に対し負極の電圧Ｖｃの値になる。その後、走査駆動が終了し、画素１０９ｂは電圧Ｖｃを保持する。

第２フレーム周期では、画素１０９ｂは正極に駆動される。図２のタイミングチャートに示されているように、データ線駆動回路（正極）１０２ａは第２フレーム周期において、画素１０９ｂを正極に駆動する。データ線駆動回路（正極）１０２ａからみて画素１０９ｂは遠いのでデータ線の駆動波形は鈍り、目標の電圧に達する前に走査駆動が終了する。走査駆動の終了に応答して画素１０９ｂのＴＦＴがオフし、画素１０９ｂはコモン電圧に対し正極の電圧Ｖｄの値を保持する。

ここで、
電圧Ｖａ＋電圧Ｖｂ≒電圧Ｖｃ＋電圧Ｖｄ
であるが、波形鈍りの小さい正極の電圧Ｖａと波形鈍りの大きい負極の電圧Ｖｂによる輝度と、波形鈍りの大きい正極の電圧Ｖｄと波形鈍りの小さい負極の電圧Ｖｃによる輝度は微妙に異なる。これは、正極のガンマ特性と負極のガンマ特性が微妙に異なるためである。

以下に、［発明を実施するための最良の形態］で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。

上記課題を解決するために、複数のデータ線（７）と、前記複数のデータ線（７）に交差する複数の走査線（８）と、前記複数のデータ線（７）と前記複数の走査線（８）との交点にそれぞれ備えられた画素（９）と、前記データ線（７）を駆動するデータ線駆動回路（２ａ、２ｂ）とを備える液晶表示装置を構成する。
ここで、前記データ線駆動回路（２ａ、２ｂ）は、前記複数のデータ線（７）の一端に接続される第１データ線駆動部（２ａ）と、前記複数のデータ線（７）の他端に接続される第２データ線駆動部（２ｂ）とを含むように構成する。
そして、前記データ線駆動回路（２ａ、２ｂ）は、４×ｎ（ｎ：任意の自然数）フレーム時間を１サイクルとし、前記４×ｎフレーム時間に前記第１データ線駆動部（２ａ）及び第２データ線駆動部（２ｂ）のいずれか一方のデータ線駆動部で循環的に前記データ線（７）を駆動する。
また、本発明の液晶表示装置のデータ線駆動回路は、基準電圧に対し正の電圧である正極アナログ映像信号を出力するＭ（Ｍ：任意の自然数）個の正極駆動回路と、前記基準電圧に対し負の電圧である負極アナログ映像信号を出力するＭ個の負極駆動回路と、４×Ｍ本のデータ線に接続する４×Ｍ個のアナログ映像信号出力端子と、前記４×Ｍ個のアナログ映像信号出力端子を介して前記４×Ｍ本のデータ線に接続される切換回路とで構成する。
そして、前記切換回路は、前記正極アナログ映像信号を供給するデータ線と、前記負極アナログ映像信号を供給するデータ線と、ハイインピーダンス状態にして信号を供給しないデータ線とを切り換える。

本発明により、大型の液晶表示装置に搭載される表示パネルのコントラストを均一化して画質を向上させることができる。また、データ線駆動回路の発熱を分散して駆動回路の品質を向上させることが可能になる。

以下に、図面を参照して本発明のデータ線駆動回路およびそのデータ線駆動回路を搭載する液晶表示装置について説明を行なう。なお、以下の実施の形態の説明は、図面に使用している符号に対応して行なっていく。また、参照する図面の符号に枝符号ａ、ｂが付与されているものがある（例えば、”データ線駆動回路２”に対応する”第１データ線駆動回路２ａ、第２データ線駆動回路２ｂ”）が、この枝符号は、構成が同様で、設置される位置が異なる二つの装置を区別するためのものである。したがって、以下の説明において、設置される位置を考慮することがない場合には、枝符号ａ、ｂを省略して説明を行なう。

また、以下の説明は、本発明の実施形態を説明するものであり、本発明が以下の実施形態に限定されるものではない。説明の明確化のため、以下の記載は、適宜、省略及び簡略化がなされている。又、当業者であれば、以下の実施形態の各要素を、本発明の範囲において容易に変更、追加、変換することが可能である。

［第１の実施の形態］
図３は、本実施の形態における液晶表示装置１の構成を例示するブロック図である。図３に示されているように、本実施の形態における液晶表示装置１は、液晶表示パネル５と、第１データ線駆動回路２ａと、第２データ線駆動回路２ｂと、走査線駆動回路３と、表示制御回路１０とを備えて構成されている。図３に示されているように、液晶表示パネル５は、複数のデータ線７と、そのデータ線に直交するように配置される複数の走査線８を備えている。また、液晶表示パネル５は、データ線７と走査線８との交点に配置された複数の画素９を有している。各画素はマトリックス状に構成され、各画素にはＴＦＴ(Thin Film Transistor)等のアクティブ素子（図示されず）が配置されている。

各画素に備えられたアクティブ素子は、ゲート電極とソース電極とドレイン電極とを備えている。各アクティブ素子のゲート電極は、行方向に沿った走査線８に接続され、ソース電極は、列方向に沿ったデータ線７に接続されている。

第１データ線駆動回路２ａと第２データ線駆動回路２ｂは、アナログ映像信号である正極信号と負極信号を複数のデータ線７に出力する信号出力回路である。図３に示されているように、第１データ線駆動回路２ａは、液晶表示パネル５の上側辺の近傍に設置され、第２データ線駆動回路２ｂは、液晶表示パネル５上側辺に対向する下側辺の近傍に備えられている。第１データ線駆動回路２ａと第２データ線駆動回路２ｂとは、それぞれ複数のデータ線７に接続されている。

走査線駆動回路３は、走査信号を出力する信号出力回路である。図３に示されているように、走査線駆動回路３は、第１データ線駆動回路２ａおよび第２データ線駆動回路２ｂが備えられている辺と隣り合う辺に設置され、その複数の走査線８に接続されている。

表示制御回路１０は、映像信号やクロック信号などの制御信号を、データ線駆動回路２及び走査線駆動回路３に供給する回路である。図３に示されているように、表示制御回路１０は、第１データ線駆動回路２ａ、第２データ線駆動回路２ｂおよび走査線駆動回路３に接続されている。表示制御回路１０には、映像信号Ｄｘ、ドットクロック信号ｄＣＬＫ、水平同期信号Ｈｓｙｎｃ、垂直同期信号Ｖｓｙｎｃなどが供給され、映像信号Ｄｘを第１データ線駆動回路２ａに供給するのか、第２データ線駆動回路２ｂに供給するかを制御している。

図３を参照すると、第１データ線駆動回路２ａは第１切換回路１８ａを備え、第２データ線駆動回路２ｂは第２切換回路１８ｂを備えている。第１データ線駆動回路２ａ（または、第２データ線駆動回路２ｂ）の詳細な構成に関する説明は後述する。また、上述したように、液晶表示パネル５には複数の画素９が備えられている。以下の実施の形態において、第１データ線駆動回路２ａに近い位置に備えられている画素を画素９ａとし、第２データ線駆動回路２ｂに近い画素を画素９ｂとして説明を行なう。

次に、本発明の液晶表示装置１に備えられる第１データ線駆動回路２ａ（または、第２データ線駆動回路２ｂ）の構成に関する説明を行なう。ここで、第１データ線駆動回路２ａと第２データ線駆動回路２ｂは同様の構成であるため、両方に対応するデータ線駆動回路２として説明を行なう。図４は、データ線駆動回路２の構成を例示するブロック図である。図４に示されているように、データ線駆動回路２は、シフトレジスタ回路１１と、映像信号をラッチするデータレジスタ回路１２と、データラッチ回路１３と、映像信号を入れ換えるデータ切換回路１４と、電圧を変換するレベルシフト回路１５と、正極信号を生成する正極ＤＡ変換回路１６と、負極信号を生成する負極ＤＡ変換回路１７と、切換回路１８と、データラッチ回路１３、データ切換回路１４及び切換回路１８などを制御する制御回路２０と、複数の正極の階調電圧を生成する正極階調電圧生成回路２１と、複数の負極の階調電圧を生成する負極階調電圧生成回路２２とを含んで構成されている。ここで、切換回路１８は複数のスイッチと複数のバッファで構成され、正極信号と負極信号を選択してデータ線に供給する回路であり、その詳細な構成は後述する。

シフトレジスタ回路１１は、クロック信号ＣＬＫに同期した映像信号のサンプリング信号を生成する回路である。データレジスタ回路１２は、シフトレジスタ回路１１で生成したサンプリング信号に応じて映像信号をラッチする回路である。データラッチ回路１３は、データレジスタ回路１２にラッチされた映像信号を所定の周期保持する回路である。

データ切換回路１４は、入力される映像信号が所定の画素に対応するように映像信号を入れ換える回路である。レベルシフト回路１５は、データラッチ回路１４の動作電圧とＤＡ変換回路（１６、１７）の電圧とが異なるために、電圧の変換を実行する回路である。本実施の形態において、データラッチ回路１４とレベルシフト回路１５とを備えるデータ線駆動回路２の構成を例示しているが、例えば、映像信号の入れ換えを、表示制御回路１０が実行することで、データラッチ回路１４を備えることのないデータ線駆動回路２を構成することが可能である。また、バッファの利得（出力電圧／入力電圧）を１より大きくすることにより、レベルシフト回路１５を備えることのないデータ線駆動回路２を構成することも可能である。

ＤＡ変換回路（１６、１７）は、後述の階調電圧生成回路（２１、２２）で生成した複数の階調電圧から映像信号に応じて所定の階調電圧を選択する回路である。以下の実施の形態において、本発明の理解を容易にするために、映像信号が２ビットの４階調である場合を例示して説明をおこなう。図５および図６は、４つの階調電圧を選択するための構成を例示する回路図である。図５は、論理回路を用いたＤＡ変換回路（１６、１７）の構成を例示する回路図である。図５に示されている回路は、４つのスイッチとそのスイッチに接続される論理回路とを備えている。４つのスイッチは、映像信号（Ｄ１、Ｄ２）に応じて論理回路から出力される出力信号に応答して、４つの階調電圧（Ｖ１、Ｖ２、Ｖ３、Ｖ４）から切換回路１８に供給する階調電圧を選択している。図６は、エンハンスメント型のトランジスタとディプレッション型のトランジスタを用いたＤＡ変換回路（１６、１７）の構成を例示する回路図である。図６に示されている回路は、映像信号（Ｄ１、Ｄ２）に応じてエンハンスメント型のトランジスタとディプレッション型のオン／オフが変わることによって、４つの階調電圧から切換回路１８に供給する階調電圧を選択している。

制御回路２０は、表示制御回路１０から供給される制御信号（ＰＯＬ、ＳＴＢ、ＳＷＣＯＴなど）に応じてラッチタイミングや、切換回路１８の制御などを行う回路である。階調電圧生成回路（２１、２２）は、複数の階調電圧を生成する回路である。階調電圧生成回路（２１、２２）は、複数の抵抗を接続した抵抗分圧回路（図示されず）を備え、抵抗分圧回路は複数の基準電圧に基づいて抵抗分圧により複数の階調電圧を生成している。本実施の形態において、正極階調電圧生成回路２１は正極の階調電圧を生成し、負極階調電圧生成回路２２は負極の階調電圧を生成する。

以下に、データ線駆動回路２に備えられる切換回路１８に関して、図面を参照して詳細な説明をおこなう。図７は、切換回路１８の構成を例示する回路図である。以下の説明において、本発明の理解を容易にするために、データ線７が４本である場合を例示して説明を行なう。

図７を参照すると、切換回路１８は、第１バッファ３１と、第２バッファ３２と、複数のスイッチ（４１〜４８）と、共通線４０に接続される複数の共通線接続スイッチ３９とを備えて構成されている。また、切換回路１８は、複数のデータ線接続端子（Ｓ１〜Ｓ４）を備え、各データ線接続端子（Ｓ１〜Ｓ４）は対応するデータ線に接続されている。図７に示されているように、切換回路１８は、データ線７と正極ＤＡ変換回路１６との間、及びデータ線７と負極ＤＡ変換回路１７との間に設けられている。正極ＤＡ変換回路１６の出力は第１バッファ３１の入力端に接続され、負極ＤＡ変換回路１７の出力は第２バッファ３２の入力端に接続されている。第１バッファ３１の出力端と各データ線接続端子（Ｓ１〜Ｓ４）と間に正極側スイッチ（４１、４３、４５、４７）を設け、第２バッファ３２の出力端と各データ線接続端子（Ｓ１〜Ｓ４）と間に負極側スイッチ（４２、４４、４６、４８）が接続されている。バッファ（３１、３２）は、ＤＡ変換回路（１６、１７）で選択された階調電圧から所望のアナログ映像信号（階調電圧又は階調電流）を生成し、ボルテージフォロアや電流源などで構成する。

共通線接続スイッチ３９は、データ線７に供給する信号の極性が正から負、または負から正に変化する前にオン状態になり、データ線７と共通線４０とをショートさせる。ドット反転駆動では、正極に充電されているデータ線の数と、負極に充電されているデータ線の数は同じで、各データ線７に映像信号に応じた正極アナログ映像信号又は負極アナログ映像信号を供給する前に各データ線７と共通線４０とをショートさせることで、各データ線７の電圧が中和して消費電力を低減させることが可能になる。

図８は、切換回路１８に備えられた共通線接続スイッチ３９を同時にオン状態にした場合の、接続状態を例示する回路図である。図８に示されているように、スイッチ３９をオン状態にした時に、他のスイッチ４１〜４８はオフ状態にする。液晶表示パネル５の上側辺と下側辺との両方の共通線接続スイッチ３９を同時にオン状態にすることで、共通線接続時のデータ線駆動回路２の発熱を分散させることができる。なお、共通線４０には、コモン電極の電圧を供給してもよいし、電圧を供給しなくともよい。

図９は、液晶表示パネル５の上側辺と下側辺とにデータ線駆動回路２を対向して接続する場合の切換回路１８の回路構成を例示する回路図である。上述したように、以下の実施の形態においては、液晶表示パネル５の上側辺に設けられるデータ線駆動回路を第１データ線駆動回路２ａ、下側辺に設けられるデータ線駆動回路を第２データ線駆動回路２ｂと記載する。また、第１データ線駆動回路２ａ、第２データ線駆動回路２ｂ、その内部の各回路を区別する場合には、上側辺に設けられる回路には数字の後にａを付け、下側辺に設けられる回路には数字の後にｂを付けて区別する。

ここで、データ線駆動回路２が出力する信号波形について説明を行なう。図１０は、データ線駆動回路２の動作波形を例示する波形図である。図１０に示されているデータ線近端波形はデータ線駆動回路２に近い画素に印加される信号電圧の波形を示し、データ線遠端波形はデータ線駆動回路２から遠い画素に印加される信号電圧の波形を示している。図１０を参照すると、データ線駆動回路２に近い画素では、印加される信号電圧は目標値まで達しているが、データ線駆動回路２に遠い画素では、波形が鈍るため印加される信号電圧は目標値に達していないことが示されている。データ線駆動回路２から遠い画素に印加される信号電圧波形の鈍りは、液晶表示パネル５が大型化、高精細化することにより、データ線７の負荷容量及び負荷抵抗が増大することで生じてしまう。各画素に印加される信号電圧は、抵抗Ｒと容量Ｃとで決定する時定数τ＝ＣＲでほぼ波形が決定する。つまり、データ線駆動回路２に遠い画素ほどＣＲが大きくなり波形が鈍ることになる。

図１１は、本発明における画素９を駆動する場合の動作を例示するテーブルである。図１１（ａ）に示されるテーブルは、画素９を駆動するデータ線駆動回路と、そのデータ線駆動回路が画素９に供給する信号とを対応付けたテーブルである。ここで、図１１（ａ）に示されている”上”、”下”、”＋”、”−”の記号は、”上”が第１データ線駆動回路２ａを表し、”下”が第２データ線駆動回路２ｂを表している。また、”＋”は、正極アナログ映像信号を表し、”−”は負極アナログ映像信号を表しているものとする。

図１１（ａ）を参照すると、画素９は、１フレーム目に、第１データ線駆動回路２ａの正極アナログ映像信号で駆動され、２フレーム目に、第２データ線駆動回路２ｂの負極アナログ映像信号で駆動され、３フレーム目に第２データ線駆動回路２ｂの正極アナログ映像信号で駆動され、４フレーム目に第１データ線駆動回路２ａの負極アナログ映像信号で駆動され、この４フレームの動作が循環して行われることが示されている。

また図１１（ｂ）は、本発明における画素９を駆動する場合の他の動作を例示するテーブルである。図１１（ｂ）に示されている”上”、”下”、”＋”、”−”の記号は、図１１（ａ）と同様の意味である。図１１（ｂ）を参照すると、画素９は、１フレーム目に、第１データ線駆動回路２ａの正極アナログ映像信号で駆動され、２フレーム目に、第１データ線駆動回路２ａの負極アナログ映像信号で駆動され、３フレーム目に第２データ線駆動回路２ｂの正極アナログ映像信号で駆動され、４フレーム目に第２データ線駆動回路２ｂの負極アナログ映像信号で駆動され、この４フレームの動作が循環して行われることが示されている。

以下に、上記の動作を実行したときの動作波形について説明をおこなう。なお、以下の説明において、液晶表示パネル５の上側辺に配置する第１データ線駆動回路２ａに近い画素を画素９ａとし、液晶表示パネル５の下側辺に配置する第２データ線駆動回路２ｂに近い画素を画素９ｂとして説明を行なう。また、走査線駆動回路３は、走査線８を上側辺から下側辺に順に走査するものとする。

図１２は、図１１（ａ）に示される順番で画素９を駆動したときの動作波形を例示する波形図である。図１２に示されているように、画素９ａは、第１フレーム目で、第１データ線駆動回路２ａから正極アナログ映像信号が供給され、ほぼ目標値に近い正極電圧Ｖａを保持し、第２フレーム目で、第２データ線駆動回路２ｂから負極アナログ映像信号が供給され、目標値に達しない負極電圧Ｖｂを保持し、第３フレーム目で、第２データ線駆動回路２ｂから正極アナログ映像信号が供給され、目標値に達しない正極電圧Ｖｃを保持し、第４フレーム目で、第１データ線駆動回路２ａから負極アナログ映像信号が供給され、ほぼ目標値に近い負極電圧Ｖｄを保持する。画素９ｂは、第１フレーム目で、第１データ線駆動回路２ａから負極アナログ映像信号が供給され、目標値に達しない負極電圧Ｖｅを保持し、第２フレーム目で、第１データ線駆動回路２ａから正極アナログ映像信号が供給され、目標値に達しない正極電圧Ｖｆを保持し、第３フレーム目で、第２データ線駆動回路２ｂから負極アナログ映像信号が供給され、ほぼ目標値に近い負極電圧Ｖｇを保持し、第４フレーム目で、第２データ線駆動回路２ｂから正極アナログ映像信号が供給され、ほぼ目標値に近い正極電圧Ｖｈを保持する。画素９ａに供給される電圧（Ｖａ、Ｖｂ、Ｖｃ、Ｖｄ）と画素９ｂに供給される電圧（Ｖｅ、Ｖｆ、Ｖｇ、Ｖｈ）との関係は、
Ｖａ＋Ｖｂ＋Ｖｃ＋Ｖｄ＝Ｖｅ＋Ｖｆ＋Ｖｇ＋Ｖｈ
となる。すなわち、「正極と負極」、「波形鈍りの大小」の組み合わせから、４フレームを１サイクルとしてパネルの場所による輝度むらを均一化するように画素に蓄積される電圧を平均化し、それによって第１フレームから第４フレームまでに画素９ａに供給される電圧の和と、第１フレームから第４フレームまでに画素９ｂに供給される電圧の和とがほぼ等しくなり、そのため、画素９ａと画素９ｂとでは輝度（光の透過率）の差が生じなくなる。

以下に、隣り合うデータ線ごとに信号の極性が異なり、１走査線ごとに信号の極性を反転する（１Ｈ１Ｖ）駆動での切換回路１８の制御について説明する。なお、以下の説明においては、本発明の理解を容易にするために、画素が４×４である場合を例示して説明を行なう。また、図１３に示されているテーブルの側面に付されている記号”１”〜”４”は、それぞれ第１走査目から第４走査目に対応している。

図１３を参照すると、１フレームの第１走査目では、第１データ線駆動回路２ａは第１切換回路１８ａの正極側スイッチ４１ａと負極側スイッチ４８ａとをオンにする。また、第２データ線駆動回路２ｂは第２切換回路１８ｂの正極側スイッチ４３ｂと負極側４６ｂをオンにする。このとき第１データ線駆動回路２ａは他のスイッチ（４２ａ〜４７ａ）をオフにし、第２データ線駆動回路２ｂは、他のスイッチ（４１ｂ、４２ｂ、４４ｂ、４５ｂ、４７ｂ、４８ｂ）をオフにする。このスイッチング制御によって、第１データ線駆動回路２ａ、第２データ線駆動回路２ｂは、各データ線を（上＋、下−、下＋、上−）に駆動する。

上述したように、”上＋”は、第１データ線駆動回路２ａがデータ線７を正極に駆動することを示し、”上−”は第１データ線駆動回路２ａがデータ線７を負極に駆動することを示し、”下＋”は、第２データ線駆動回路２ｂがデータ線７を正極に駆動することを示し、”下−”は第２データ線駆動回路２ｂがデータ線７を負極に駆動することを示している。

以下、第２走査目〜第４走査目の動作を説明する。なお、以降の説明では、オフのスイッチの記載を省略して説明を行なう。１フレームの第２走査目では、スイッチ（４６ａ、４７ａ）と、スイッチ（４５ｂ、４８ｂ）をオンし、（下−、下＋、上−、上＋）に駆動する。１フレームの第３走査目では、スイッチ（４４ａ、４５ａ）と、スイッチ（４２ｂ、４７ｂ）をオンし、（下＋、上−、上＋、下−）に駆動する。１フレームの第４走査目では、スイッチ（４２ａ、４３ａ）と、スイッチ（４１ｂ、４４ｂ）をオンし、（上−、上＋、下−、下＋）に駆動する。２フレーム目以降もスイッチ（４１ａ〜４８ａ、４１ｂ〜４８ｂ）を制御して図１３に示すように駆動する。１Ｈ１Ｖ駆動において、４フレームを１つの単位として循環して駆動することで、画素に供給される電圧を平均化してパネルの上部と下部との輝度差を改善することができる。

また、２データ線ごとに信号の極性が異なり、１走査線ごとに信号の極性を反転する（１Ｈ２Ｖ）駆動する場合の、切換回路１８の制御について説明を行なう。図１４は、１Ｈ２Ｖ駆動の場合の切換回路１８の制御動作を示すテーブルである。図１４に示すように、１Ｈ２Ｖ駆動の場合も４フレームを１つの単位として循環して駆動することで、画素に供給される電圧を平均化してパネルの上部と下部との輝度差を改善することができる。

［第２の実施形態］
以下に、図面を参照して、本発明の液晶表示装置における、第２の実施形態について説明を行なう。上述してきた第１の実施の形態では、１走査線ごとにデータ線駆動信号を反転し、４フレームを１つの単位としていた。以下に述べる第２の実施の形態では、２走査線ごとにデータ線駆動信号を反転（２Ｈ反転駆動）して８フレームを１つの単位として駆動する場合に対応して説明を行なう。

図１５には、１データ線ごとに信号の極性が異なり、２走査線ごとに信号の極性を反転する（２Ｈ１Ｖ）駆動での各画素を模式した例を示している。２Ｈ反転駆動では、１走査線と２走査線では同一の極性で駆動する。そのため、１走査線目の駆動波形は鈍るが、２走査線目の駆動波形は鈍らない。したがって、１走査線目の画素と２走査線目の画素の画素電圧が異なり横縞が発生する。第２の実施の形態では、１〜４フレームでは、Ｇ１−Ｇ２−Ｇ３−Ｇ４の順に上から下に順番に駆動し、５〜８フレームでは、Ｇ２−Ｇ１−Ｇ４−Ｇ３・・・の順に２走査線ごとに順番を入れ換えて駆動する。これにより、１走査線目と２走査線目でのデータ線の駆動波形が平均化して画質を向上させることができる。

また、図１６は、２データ線ごとに信号の極性が異なり、２走査線ごとに信号の極性を反転する（２Ｈ２Ｖ）駆動での各画素を模式した例を示している。このように、ｎＨ反転駆動では、４×ｎフレームを１つの単位として循環して制御すると画素電圧が平均化して輝度差がなくなり画質を向上させることが可能になる。

［第３の実施形態］
上述の第１の実施の形態では、切換回路１８に備えられる第１バッファ３１、第２バッファ３２は、ＤＡ変換回路（１６、１７）の出力に接続されている。ＤＡ変換回路（１６、１７）と第１バッファ３１、第２バッファ３２との間にスイッチを設けてもよい。

図１７は、第３の実施の形態における切換回路１８の構成を例示する回路図である。図１７を参照すると、第３の実施の形態における切換回路１８は、切換スイッチ３３と切換スイッチ３４と、複数の接続スイッチ（３５〜３８）を含んで構成されている。図１７に示されているように、切換スイッチ３３は、正極ＤＡ変換回路１６とバッファ３１の間、及び負極ＤＡ変換回路１７とバッファ３２の間に設けられている。また、切換スイッチ３４は、正極ＤＡ変換回路１６とバッファ３２の間、及びに負極ＤＡ変換回路１７とバッファ３１の間に設けられている。さらに、第１バッファ３１と第１データ線接続端子Ｓ１との間には接続スイッチ３５が設けられ、第１バッファ３１と第２データ線接続端子Ｓ２との間には接続スイッチ３６が設けられている。そして、第２バッファ３２と第３データ線接続端子Ｓ３との間には接続スイッチ３７が設けられ、第２バッファ３２と第４データ線接続端子Ｓ４との間に接続スイッチ３８が設けられている。さらに、各データ線接続端子（Ｓ１、Ｓ２、Ｓ３、Ｓ４）と共通線４０との間にそれぞれ共通線接続スイッチ３９を設け、４×ｎフレーム周期を１つの単位として切換回路１８を制御する。

図１８は、第３の実施の形態における第１切換回路１８ａ、第２切換回路１８ｂの構成を例示する回路図である。図１８に示されているように、第１切換回路１８ａを備える第１データ線駆動回路２ａと、第２切換回路１８ｂを備える第２データ線駆動回路２ｂとは、液晶表示パネル５の上側辺と下側辺と対向して設置されている。図１８は、第１切換回路１８ａにおいて、切換スイッチ３３ａがオン状態になるとともに、接続スイッチ３５ａと接続スイッチ３８ａがオン状態になり、また、切換スイッチ３３ｂがオン状態になり、接続スイッチ３７ｂと接続スイッチ３６ｂがオン状態になった場合の接続状態が示されている。

上述の複数の実施の形態において、第１データ線駆動回路２ａと第２データ線駆動回路２ｂは、ＤＡ変換回路やバッファ回路の電圧精度が、ガラス基板よりシリコンなどの半導体基板上に製造した方が良いことから、それぞれ半導体など別の基板上に集積化するのが好ましい。また、上述の複数の実施の形態は、その構成・動作に矛盾が発生しない場合において組み合わせて実施することが可能である。

図１は、従来の液晶表示装置の構成を示すブロック図である。 図２は、従来の液晶表示装置の画素電圧の波形を示す波形図である。 図３は、本発明の液晶表示装置の構成を例示するブロック図である。 図４は、本発明の液晶表示装置のデータ線駆動回路の構成を例示するブロック図である。 図５は、本発明に適用されるＤＡ変換回路の構成を例示する回路図である。 図６は、本発明に適用されるＤＡ変換回路の他の構成を例示する回路図である。 図７は、第１の実施形態におけるＤＡ変換回路と切換回路の構成を例示する回路図である。 図８は、第１の実施形態におけるＤＡ変換回路と切換回路の構成を例示する回路図である。 図９は、第１の実施形態におけるＤＡ変換回路と切換回路の構成を例示する回路図である。 図１０は、第１の実施形態におけるデータ線の駆動波形を例示する波形図である。 図１１は、第１の実施形態において、画素を駆動する順番を示す模式図である。 図１２は、第１の実施形態における画素の駆動波形を例示する波形図である。 図１３は、第１の実施形態における画素のフレームごとの極性を示す模式図である。 図１４は、第１の実施形態における画素のフレームごとの極性を示す模式図である。 図１５は、第２の実施形態における画素のフレームごとの極性を示す模式図である。 図１６は、第２の実施形態における画素のフレームごとの極性を示す模式図である。 図１７は、第２の実施形態におけるＤＡ変換回路と切換回路の構成を例示する回路図である。 図１８は、第２の実施形態におけるＤＡ変換回路と切換回路の構成を例示する回路図である。

符号の説明

１、１０１…液晶表示装置
２、２ａ、２ｂ、１０２ａ、１０２ｂ…データ線駆動回路
３、１０３…走査線駆動回路
５、１０５…液晶表示パネル
７、１０７…データ線
８、１０８…走査線
９、９ａ、９ｂ、１０９ａ、１０９ｂ…画素
１０、１１０…表示制御回路
１１…シフトレジスタ回路
１２…データレジスタ回路
１３…データラッチ回路
１４…データ切換回路
１５…レベルシフタ回路
１６、１７…ＤＡ変換回路
１８、１８ａ、１８ｂ…切換回路
Ｓ１〜Ｓｍ…データ線接続端子
２０…制御回路
２１、２２…階調電圧生成回路
３１、３１ａ、３１ｂ、３２、３２ａ、３２ｂ…バッファ
３３〜３９、３３ａ〜３９ａ、３３ｂ〜３９ｂ、４１〜４８、４１ａ〜４８ａ、４
１ｂ〜４８ｂ、１６２、１６３…スイッチ
４０、４０ａ、４０ｂ…共通線
Ｓ１〜Ｓ４、Ｓｍ…データ線接続端子
１０１…液晶表示装置
１０２ａ…データ線駆動回路（正極）
１０２ｂ…データ線駆動回路（負極）
１０３…走査線駆動回路
１１０…制御回路
１０５…表示パネル
１０７…データ線
１０８…走査線
１０９ａ、１０９ｂ…画素
１６２、１６３…スイッチ

Claims (13)

1. 複数のデータ線と、
   前記複数のデータ線に交差する複数の走査線と、
   前記複数のデータ線と前記複数の走査線との交点にそれぞれ備えられた画素と、
   前記データ線を駆動するデータ線駆動回路と
   を備え、
   前記データ線駆動回路は、
   前記複数のデータ線の一端に接続される第１データ線駆動部と、
   前記複数のデータ線の他端に接続される第２データ線駆動部と、
   を含み、
   前記データ線駆動回路は、
   ４×ｎ（ｎ：任意の自然数）フレーム時間を１サイクルとし、
   前記４×ｎフレーム時間に前記第１データ線駆動部及び第２データ線駆動部のいずれか一方のデータ線駆動部で循環的に前記データ線を駆動する
   液晶表示装置。
2. 複数のデータ線と、
   前記複数のデータ線に交差する複数の走査線と、
   前記複数のデータ線と前記複数の走査線との交点にそれぞれ備えられた画素と、
   前記データ線を駆動するデータ線駆動回路と
   を備え、
   前記データ線駆動回路は、
   前記複数のデータ線の一端に接続される第１データ線駆動部と、
   前記複数のデータ線の他端に接続される第２データ線駆動部と、
   を含み、
   前記データ線駆動回路は、
   ４×ｎ（ｎ：任意の自然数）フレーム時間を１サイクルとし、
   前記４×ｎフレーム時間に前記画素に供給される画素電圧の和が等しくなるように循環的に前記データ線を駆動する
   液晶表示装置。
3. 請求項１または２に記載の液晶表示装置において、
   前記第１データ線駆動部は、
   共通電圧を基準にして正の電圧である第１正極信号と、前記共通電圧を基準にして負の電圧である第１負極信号とを生成し、
   前記第２データ線駆動部は、
   前記共通電圧を基準にして正の電圧である第２正極信号と、前記共通電圧を基準にして負の電圧である第２負極信号とを生成し、
   前記第１データ線駆動部は、第１フレーム時間に前記第１正極信号で前記データ線を駆動し、
   前記第２データ線駆動部は、前記第１フレーム時間に続く第２フレーム時間に前記第２負極信号で前記データ線を駆動し、
   前記第２データ線駆動部は、前記第２フレーム時間に続く第３フレーム時間に前記第２正極信号で前記データ線を駆動し、
   前記第１データ線駆動部は、前記第３フレーム時間に続く第４フレーム時間に前記第１負極信号で前記データ線を駆動する
   液晶表示装置。
4. 請求項１または２に記載の液晶表示装置において、
   前記第１データ線駆動部は、
   共通電圧を基準にして正の電圧である第１正極信号と、前記共通電圧を基準にして負の電圧である第１負極信号とを生成し、
   前記第２データ線駆動部は、
   前記共通電圧を基準にして正の電圧である第２正極信号と、前記共通電圧を基準にして負の電圧である第２負極信号とを生成し、
   前記第１データ線駆動部は、第１フレーム時間に前記第１正極信号で前記データ線を駆動し、
   前記第１データ線駆動部は、前記第１フレーム時間に続く第２フレーム時間に前記第１負極信号で前記データ線を駆動し、
   前記第２データ線駆動部は、前記第２フレーム時間に続く第３フレーム時間に前記第２正極信号で前記データ線を駆動し、
   前記第２データ線駆動部は、前記第３フレーム時間に続く第４フレーム時間に前記第２負極信号で前記データ線を駆動する
   液晶表示装置。
5. 請求項１から４の何れか一項に記載の液晶表示装置において、さらに、共通線
   を具備し、
   前記データ線駆動回路は、
   前記複数のデータ線と前記共通線との接続を制御する複数のスイッチを備え、
   前記複数のスイッチは、
   前記複数のデータ線に供給される信号の極性が変化する前に、前記複数のデータ線と前記共通線とを接続する
   液晶表示装置。
6. 請求項５に記載の液晶表示装置において、前記複数のスイッチは、前記第１データ線駆動部に備えられる第１スイッチ群と前記第２データ線駆動部に備えられる第２スイッチ群とを含み、
   前記共通線は、
   前記第１スイッチ群によって前記複数のデータ線との接続が制御される第１共通線と、
   前記第２スイッチ群によって前記複数のデータ線との接続が制御される第２共通線とを含み、
   前記第１及び第２スイッチ群は、前記複数のデータ線に供給される信号の極性が変化する前に、前記複数のデータ線と前記第１及び第２共通線とを同一タイミングで接続する
   液晶表示装置。
7. 請求項５または６に記載の液晶表示装置において、
   前記共通線に供給される電圧は、液晶コモン電圧である
   液晶表示装置。
8. 請求項１から７に記載の液晶表示装置において、
   前記第１データ線駆動部は、前記液晶表示装置の表示パネルが形成される基板と異なる第１基板に形成され、
   前記第２データ線駆動部は、前記基板および前記第１基板と異なる第２基板に形成され、
   前記表示パネルは、前記複数のデータ線に直交する方向に形成される第１辺と、前記第１辺に対向する第２辺を有し、
   前記第１データ線駆動部は、前記第１辺に設けられ、
   前記第２データ線駆動部は、前記第２辺に設けられる
   液晶表示装置。
9. 請求項８に記載の液晶表示装置において、
   前記第１基板と前記第２基板が、半導体基板である
   液晶表示装置。
10. ４×Ｍ（Ｍ：任意の自然数）本のデータ線にアナログ映像信号を供給する液晶表示装置のデータ線駆動回路であって、
    基準電圧に対し正の電圧である正極アナログ映像信号を出力するＭ個の正極駆動回路と、
    前記基準電圧に対し負の電圧である負極アナログ映像信号を出力するＭ個の負極駆動回路と、
    前記４×Ｍ本のデータ線に接続する４×Ｍ個のアナログ映像信号出力端子と、
    前記４×Ｍ個のアナログ映像信号出力端子を介して前記４×Ｍ本のデータ線に接続される切換回路と
    を具備し、
    前記切換回路は、
    前記正極アナログ映像信号を供給するデータ線と、
    前記負極アナログ映像信号を供給するデータ線と、
    ハイインピーダンス状態にして信号を供給しないデータ線とを切り換える
    データ線駆動回路。
11. 請求項１０に記載のデータ線駆動回路であって、
    前記切換回路は、
    前記正極駆動回路の出力端に接続される第１バッファ回路と、
    前記負極駆動回路の出力端に接続される第２バッファ回路と、
    前記第１バッファ回路の出力端と前記アナログ映像信号出力端子との間に設けられ、前記第１バッファ回路と前記アナログ映像信号出力端子との接続を制御する第１スイッチ群と、
    前記第２バッファ回路の出力端と前記アナログ映像信号出力端子との間に設けられ、前記第２バッファ回路と前記アナログ映像信号出力端子との接続を制御する第２スイッチ群と
    を含み、
    前記切換回路は、前記第１スイッチ群と前記第２スイッチ群とを所定の順番で閉じることにより、前記正極アナログ映像信号または前記負極アナログ映像信号を前記前記４×Ｍ本のデータ線に供給する
    データ線駆動回路。
12. 請求項１１に記載のデータ線駆動回路であって、
    前記切換回路は、
    前記正極駆動回路の出力端に接続される第１バッファ回路と、
    前記負極駆動回路の出力端に接続される第２バッファ回路と、
    前記正極駆動回路と前記第１バッファ回路との接続、または、前記正極駆動回路と前記第１バッファ回路との接続を択一的に制御する第１制御スイッチ群と、
    前記正極駆動回路と前記第２バッファ回路との接続、または、前記正極駆動回路と前記第２バッファ回路との接続を択一的に制御する第２制御スイッチ群と、
    前記第１バッファ回路の出力端と前記アナログ映像信号出力端子との間に設けられ、前記第１バッファ回路と前記アナログ映像信号出力端子との接続を制御する第１スイッチ群と、
    前記第２バッファ回路の出力端と前記アナログ映像信号出力端子との間に設けられ、前記第２バッファ回路と前記アナログ映像信号出力端子との接続を制御する第２スイッチ群と
    を含み、
    前記切換回路は、前記第１制御スイッチ群と前記第２制御スイッチ群とに含まれるスイッチと、前記第１スイッチ群と前記第２スイッチ群とに含まれるスイッチとを所定の順番で閉じることにより、前記正極アナログ映像信号または前記負極アナログ映像信号を前記前記４×Ｍ本のデータ線に供給する
    データ線駆動回路。
13. 請求項１１または１２に記載のデータ線駆動回路において、
    前記切換回路は、さらに、
    前記アナログ映像信号出力端子と前記液晶表示装置の共通線との接続を制御する第３スイッチ群
    を具備し、
    前記第３スイッチ群は、前記データ線に供給する信号の極性が変化する前に、前記共通線と前記アナログ映像信号出力端子とを接続する
    データ線駆動回路。

Images