JP2011017776A - 駆動回路、及び駆動方法 - Google Patents

駆動回路、及び駆動方法 Download PDF

Info

Publication number
JP2011017776A
JP2011017776A JP2009160781A JP2009160781A JP2011017776A JP 2011017776 A JP2011017776 A JP 2011017776A JP 2009160781 A JP2009160781 A JP 2009160781A JP 2009160781 A JP2009160781 A JP 2009160781A JP 2011017776 A JP2011017776 A JP 2011017776A
Authority
JP
Japan
Prior art keywords
drive voltage
short
output buffer
signal line
common signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009160781A
Other languages
English (en)
Inventor
Satoru Matsuda
覚 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009160781A priority Critical patent/JP2011017776A/ja
Priority to US12/825,871 priority patent/US20110007063A1/en
Priority to CN2010102213235A priority patent/CN101944342A/zh
Publication of JP2011017776A publication Critical patent/JP2011017776A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • G09G3/3688Details of drivers for data electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3614Control of polarity reversal in general
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243Details of the generation of driving signals
    • G09G2310/0251Precharge or discharge of pixel before applying new pixel voltage
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0297Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】出力バッファの駆動時間の短縮と、出力バッファの出力遅延の改善を図ることが可能な駆動回路を提供する。
【解決手段】第1の極性の第1駆動電圧と極性が反対の第2駆動電圧とを出力するD/Aコンバータと、第1駆動電圧か第2駆動電圧のいずれかを選択して選択駆動電圧として出力する駆動電圧選択部と、選択駆動電圧を入力して表示装置のデータ電極へ駆動信号を出力する出力バッファと、駆動電圧選択部と出力バッファの間に設けられて、第1駆動電圧及び第2駆動電圧で駆動される出力バッファの入力端子間を、それぞれ短絡する第1短絡制御部と、短絡制御部が、第1駆動電圧で駆動される出力バッファの入力端子間と第2駆動電圧で駆動される出力バッファの入力端子間とをそれぞれ短絡しているときに、第1駆動電圧で駆動される出力バッファと第2駆動電圧で駆動される出力バッファとの入力端子間を短絡する第2短絡制御部とを備える。
【選択図】図4

Description

本発明は、LCD(Liquid Crystal Display)駆動回路に関する。
LCD(Liquid Crystal Display)駆動回路(以下、LCDドライバ)は、HD−TV(High DefinitionTeleVision)や、パーソナルコンピュータ(以下、PC)における画素数の増加や、画像ソースの高解像度化への対応が求められている。また、LCDドライバは、同時にLCD特有の表示のぶれ現象を無く動画を表示させたいという要求も受けている。そのため、LCDドライバが、1画素を書き込む時間は年々短くなっており、フレームレートは、60Hzから、120Hz、240Hzと高速化している。このように、LCDドライバは、スイッチングの高速化が求められている。しかし、LCDドライバの出力AMPに画素負荷を駆動していない時間(ハイインピーダンス時間)が存在すると、有効な駆動時間がさらに短くなり、スイッチングの高速化が計れないという課題がある。
特許文献1は、チップ面積の増加を必要最小限に抑えながら、駆動電圧の出力遅延時間を短縮し、高速化、低消費電力化を実現できる駆動回路を開示している。
特許文献1の駆動回路は、駆動電圧生成手段と、選択出力手段と、電圧供給手段と、短絡手段とを備える。駆動電圧生成手段は、画像データに応じて隣接する画素間で極性が反対になる複数の信号電極駆動電圧を生成する。選択出力手段は、隣接する画素用の第1及び第2の駆動電圧を入力し、選択制御信号に応じて、上記第1及び第2の駆動電圧を第1及び第2の出力端子又は第2及び第1の出力端子にそれぞれ選択的に出力する単位選択出力手段を含む。電圧供給手段は、単位選択出力手段の第1及び第2の出力端子にそれぞれ接続され、表示装置の信号電極に対して駆動電圧をそれぞれ供給する第1及び第2の出力手段を含む。短絡手段は、単位選択出力手段の第1の出力端子と第2の出力端子との間に接続され、制御信号に応じて第1の出力端子と第2の出力端子とを電気的に接続する第1の単位短絡手段を含む。
以下、図1から図3を使用して、特許文献1における駆動回路の説明を行う。図1は、特許文献1における駆動回路の構成を示す図である。
特許文献1の駆動回路は、D/Aコンバータ(以下、DAC)40と、出力回路50とを備える。DAC40は、図示されない前段の回路から入力する画像データに応じて、LCDパネルの液晶素子に印加する正極及び負極の駆動信号をそれぞれ生成する。出力回路50は、DAC40から入力する駆動信号をカラム線毎に極性を切り替えて出力する。ここで、画像データは、従来の技術により生成されて、DAC40へ入力されるため詳細な説明を省略する。
DAC40は、抵抗アレイ41、42と、複数のセレクタ43−1〜4とを備える。なお、図1は、説明の簡易のため、DAC40の一部を示している。DAC40は、駆動するべきカラム線の本数に応じた数のセレクタを備える。例えば、384本のカラム線を駆動する場合には、DAC40は、384個のセレクタを備える。
抵抗アレイ41、42は、それぞれ正極と負極の駆動電圧を生成する抵抗アレイである。各抵抗アレイ41、42は、例えば、直列接続されている63個の抵抗素子によって構成される。抵抗アレイ41は、ガンマ補正用基準電圧GMA1とGMA5とがそれぞれ両端から印加される。抵抗アレイ42は、ガンマ補正用基準電圧GMA6とGMA10とがそれぞれ両端から印加される。ここで、GMA1とGMA5は、正極側の基準電圧であり、GMA6とGMA10は、負極側の基準電圧である。抵抗アレイ41は、ガンマ補正用基準電圧GMA1とGMA5に基づいて、64レベルの電圧を生成する。抵抗アレイ41は、生成した64レベルの電圧を、セレクタ43−1、43−3へ出力する。また、抵抗アレイ42は、ガンマ補正用基準電圧GMA6〜10に基づいて、64レベルの電圧を生成する。抵抗アレイ42は、生成した64レベルの電圧を、セレクタ43−2、43−4へ出力する。
セレクタ43−1〜4は、図示されない前段の回路からそれぞれ6ビットの画像データを入力する。セレクタ43−1〜4は、画像データに基づいて、抵抗アレイ41、42から入力する64レベルの電圧のうちから一つのレベルを選択する。セレクタ43−1、43−3は、画像データに基づいて、抵抗アレイ41から入力する64レベルの正極の基準電圧のうちから一つのレベルを選択する。セレクタ43−1は、出力回路50のスイッチ53−1、53−2と接続されている。セレクタ43−1は、選択した一つのレベルの電圧を、正極の駆動電圧としてスイッチ53−1、53−2へ出力する。セレクタ43−3は、出力回路50のスイッチ53−3、53−4と接続されている。セレクタ43−3は、選択した一つのレベルの電圧を、正極の駆動電圧としてスイッチ53−3、53−4へ出力する。また、セレクタ43−2、43−4は、抵抗アレイ42から入力する64レベルの負極の基準電圧のうちから一つのレベルを選択する。セレクタ43−2は、出力回路50のスイッチ53−1、53−2と接続されている。セレクタ43−2は、選択した一つのレベルの電圧を、負極の駆動電圧としてスイッチ53−1、53−2へ出力する。セレクタ43−4は、出力回路50のスイッチ53−3、53−4と接続されている。セレクタ43−4は、選択した一つのレベルの電圧を、負極の駆動電圧としてスイッチ53−3、53−4へ出力する。
なお、ここでの正極、及び負極は、必ずしも信号の電位が接地電位GNDより高い、あるいは低いことを意味するものではない。ここでの正極、及び負極とは、LCDパネルの各液晶素子の共通電極の電位に対して、この電位より高い又は低いことを意味する。例えば、液晶素子の共通電極がVdd/2に設定されている場合、Vdd/2より高い駆動電圧の極性を正として、逆にVdd/2より低い駆動電圧の極性を負として表記する。
出力回路50は、出力バッファ52−1〜4と、スイッチ53−1〜4と、スイッチ54−1〜4とを備える。なお、図1は、説明の簡易のため、出力回路50の一部を示している。出力回路50は、駆動するべきカラム線の本数に応じた数の出力バッファ、及び2種類の各スイッチを備える。例えば、384本のカラム線を駆動する場合には、出力回路50は、384個の出力バッファと、各スイッチとを備える。
スイッチ53−1、53−2は、セレクタ43−1、43−2とそれぞれ接続されている。スイッチ53−1、53−2は、セレクタ43−1、43−2から、それぞれ正極の駆動電圧、及び負極の駆動電圧を入力する。同様に、スイッチ53−3、53−4は、セレクタ43−3、43−4とそれぞれ接続されている。スイッチ53−3、53−4は、セレクタ43−3、43−4から、それぞれ正極の駆動電圧、及び負極の駆動電圧を入力する。
スイッチ53−1〜4は、外部から入力する極性選択信号SELに応じて、駆動電圧の正極または負極を切り替える。極性選択信号SELは、基準信号TP1によるLCDパネルの一水平表示周期(以下、1H)毎にハイレベル「H」または、ローレベル「L」を切り替える。スイッチ53−1〜4は、1H毎に極性を切り替えて選択した駆動電圧を、スイッチ54−1〜4へ出力する。
図2は、特許文献1におけるスイッチ53−1〜4の選択し得る3つの状態を示している。スイッチ53−1〜4は、「ON1」、「OFF」、「ON2」の3つの状態をとることができる。スイッチ53−1〜4は、「ON1」あるいは「ON2」において、正極側、あるいは負極側のいずれかの入力端子と接続して、正極あるいは負極の駆動電圧を出力端子へ出力する。一方、スイッチ53−1〜4は、「OFF」において、いずれの入力端子とも接続せず、出力端子をハイインピーダンス状態に保持する。
スイッチ54−1〜4は、共通信号線COMと接続されている。スイッチ54−1〜4は、外部からの短絡信号SHORTに基づいて、「ON」することで、出力バッファ52−1〜4の入力端子を共通信号線COMに短絡させる。特許文献1の駆動回路は、スイッチ53−1〜4が「OFF」であるときに、スイッチ54−1〜4を「ON」にして、出力バッファ52−1〜4の入力端子を共通信号線COMに短絡させる。
すなわち、スイッチ53−1〜4が「ON1」あるいは「ON2」の状態では、スイッチ54−1〜54−4は、「OFF」である。そのため、出力バッファ52−1〜4は、スイッチ53−1〜4から正極、あるいは負極の駆動電圧を入力して、カラム線へ出力する。一方、スイッチ53−1〜4が「OFF」の状態では、スイッチ54−1〜54−4は、「ON」である。そのため、スイッチ54−1〜54−4は、出力バッファ52−1〜4の入力端子を、共通信号線COMに短絡させる。この状態において、出力バッファ52−1〜4は、共通信号線COMを介して電気的に接続されることとなる。そのため、各出力バッファ52−1〜4の入力端子において電化の再配分が行われる。
このように構成された特許文献1の駆動回路の動作を、図3を用いて説明する。図3は、特許文献1における駆動回路の動作方法を示すタイミングチャートである。
(a)は、1Hの周期を持つ基準信号TP1を示している。基準信号TP1は、1H毎に所定の幅を持つパルス信号である。(b)は、セレクタ43−1〜4へ入力される6ビット画像データ「D0〜5」を示している。画像データは、基準信号TP1の立ち下がりエッジにおいてラッチされる。(c)は、極性選択信号SELを示している。極性選択信号SELは、基準信号TP1に同期してレベルが変わる。極性選択信号SELは、1H毎に「H」と「L」を切り替えて保持される。スイッチ53−1〜4は、基準信号TP1と極性選択信号SELに基づいて制御される。スイッチ53−1〜4は、TP1が「H」である間は、「OFF」となる。また、(d)は、短絡信号SHORTを示している。短絡信号SHORTは、TP1が「H」の間、「H」を維持する。スイッチ54−1〜4は、短絡信号SHORTが「H」の間、「ON」に保持され、出力バッファ52−1〜4の入力端子が共通信号線COMに接続される。(e)及び(f)は、それぞれ、スイッチ53−1及び53−2の出力信号を示している。また、(g)は、(f)の一部分を拡大した図である。
例えば、スイッチ53−2の出力端子が、負極の駆動電圧GMA10から、正極の駆動電圧GMA1に駆動される場合を例としてみる。基準信号TP1が「H」の間に短絡信号SHORTが「H」であるのに応じて、スイッチ54−1〜4が「ON」となる。このとき、スイッチ53−1〜4は、「OFF」であり、出力バッファ52−1〜4の入力端子は、ハイインピーダンス状態である。そのため、出力バッファ52−1〜4の入力端子は共通信号線COMに接続されて、電化の再配分が行われる。その結果、出力バッファ52−1〜4の入力端子が中間電位に近いレベルとなる。中間電位とは、例えば、ガンマ基準電圧GMA5、6またはそれに近いレベルである。そして、TP1が「L」となり、スイッチ54−2は、「OFF」となる。同時に、極性選択信号SELは「H」であるので、スイッチ53−2は、正極の駆動伝あるGMA1に駆動される。
このように、特許文献1の駆動回路によれば、駆動信号の電圧の極性を切り替える前に、全ての出力バッファ52−1〜4の入力端子間を、共通信号線COMに接続して短絡させることで、出力バッファ52−1〜4の入力端子を駆動電圧の最大値と最小値とのほぼ中間の電位に保持する。出力バッファ52−1〜4の出力は、中間の電位から目標の駆動電圧レベルへ駆動するため、低消費電力で、高速な駆動特性を実現することができる
特開2001−255857号公報
しかし、特許文献1の駆動回路は、出力バッファ52−1〜4への駆動電圧の駆動時間に無駄が生じてしまうという課題がある。特許文献1の駆動回路は、スイッチ53−1〜4が3つの状態を有している。スイッチ53−1〜4が「OFF」の場合、出力バッファ52−1〜4の入力信号はハイイインピーダンス状態となる。この間は、出力バッファ52−1〜4に駆動電圧を駆動することができない。そのため、出力バッファ52−1〜4の駆動時間に無駄が生じてしまう。
これはDAC40が、正極、負極の2種類存在するのに対して、共通信号線COMが1本であることによる。一般に、DAC40の出力する駆動電圧がVDD2〜VSS2の範囲であるとすると、正極のDACの耐圧は、VDD2〜1/2VDD2程度であり、また、負極のDACの耐圧は、1/2VDD2〜VSS程度である。そのため、スイッチ54−1〜4が「ON」であるときに、スイッチ53−1〜4を「ON1」、あるいは「ON2」にすると、DAC40の正極、負極の出力をショートさせることとなり、両者の耐圧を超えてしまうことになる。これを避けるために、スイッチ54−1〜4が「ON」の状態では、スイッチ53−1〜4を「OFF」にして、出力バッファ52-1〜4の入力端子をハイインピーダンス状態にする必要がある。そのため、スイッチ53−1〜4を「ON1」は、3つの状態が必要となる。
以下に、(発明を実施するための形態)で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、(特許請求の範囲)の記載と(発明を実施するための形態)との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、(特許請求の範囲)に記載されている発明の技術的範囲の解釈に用いてはならない。
本発明の駆動回路は、画像データに基づいて、第1の極性の第1駆動電圧と、第1の極性とは極性が反対の第2駆動電圧とを出力するD/Aコンバータ(40)と、第1駆動電圧と第2駆動電圧とを入力して、第1駆動電圧か第2駆動電圧のいずれかを選択して選択駆動電圧として出力する駆動電圧選択部(55−1〜4、56−1〜4)と、選択駆動電圧を入力して、表示装置のデータ電極へ駆動信号を出力する出力バッファ(52−1〜4)と、駆動電圧選択部と出力バッファの間に設けられて、第1駆動電圧で駆動される出力バッファの入力端子間、及び、第2駆動電圧で駆動される出力バッファの入力端子間を、それぞれ短絡する第1短絡制御部(57−1〜2、58−1〜2)と、短絡制御部が、第1駆動電圧で駆動される出力バッファの入力端子間と、第2駆動電圧で駆動される出力バッファの入力端子間とを、それぞれ短絡しているときに、第1駆動電圧で駆動される出力バッファと、第2駆動電圧で駆動される出力バッファとの入力端子間を短絡する第2短絡制御部(59−1)とを備える。
本発明の駆動方法は、画像データに基づいて、第1の極性の第1駆動電圧と、第1の極性とは極性が反対の第2駆動電圧とを出力するステップと、第1駆動電圧と第2駆動電圧とを入力して、第1駆動電圧か第2駆動電圧のいずれかを選択するステップと、第1駆動電圧か第2駆動電圧のいずれかを選択駆動電圧として出力するステップと、選択駆動電圧を入力して表示装置のデータ電極へ駆動信号を出力するステップと、第1駆動電圧で駆動される出力バッファの入力端子間と第2駆動電圧で駆動される出力バッファの入力端子間とを、それぞれ短絡するステップと、第1駆動電圧で駆動される出力バッファの入力端子間と第2駆動電圧で駆動される出力バッファの入力端子間とが、それぞれ短絡しているときに、第1駆動電圧で駆動される出力バッファと第2駆動電圧で駆動される出力バッファとの入力端子間を短絡するステップとを備える。
本発明によれば、出力回路の出力バッファの入力端子においてハイインピーダンス期間の存在しない駆動回路を提供することができる。これによって、出力回路は、出力バッファに対して常に駆動電圧を供給することができ、出力バッファの駆動時間の短縮と、出力バッファの出力遅延の改善を図ることができる。
特許文献1における駆動回路の構成を示す図である。 特許文献1におけるスイッチ53−1〜4の選択し得る3つの状態を示している。 特許文献1における駆動回路の動作方法を示すタイミングチャートである。 第1実施形態における駆動回路の構成を示す図である。 第1実施形態における駆動回路の動作方法を示すタイミングチャートである。 第2実施形態における駆動回路の構成を示す図である。 第2実施形態における駆動回路の動作方法を示すタイミングチャートである。
添付図面を参照して、本発明の実施形態による駆動回路を以下に説明する。
(第1実施形態)
はじめに、本発明の第1実施形態の駆動回路の説明を行う。
[構成の説明]
まず、本実施形態における駆動回路の構成の説明を行う。なお、以下の説明において、図1〜図3を用いて説明を行った従来技術と同様の構成については、同様の符号を付して説明を行う。図4は、本実施形態における駆動回路の構成を示す図である。
本実施形態の駆動回路は、D/Aコンバータ(以下、DAC)40と、出力回路50とを備える。DAC40は、図示されない前段の回路から入力する画像データに応じて、LCDパネルの液晶素子に印加する正極及び負極の駆動信号をそれぞれ生成する。出力回路50は、DAC40から入力する駆動信号をカラム線毎に極性を切り替えて出力する。ここで、画像データは、従来の技術により生成されて、DAC40へ入力されるため詳細な説明を省略する。
DAC40は、抵抗アレイ41、42と、複数のセレクタ43−1〜4とを備える。なお、図4は、説明の簡易のため、DAC40の一部を示している。DAC40は、駆動するべきカラム線の本数に応じた数のセレクタを備える。DAC40は、従来技術で説明を行った特許文献1の駆動回路が備えるDAC40とほぼ同様の構成である。
すなわち、抵抗アレイ41は、外部からガンマ補正用基準電圧GMA1とGMA5とをそれぞれ両端から印加されて、ガンマ補正用基準電圧GMA1とGMA5に基づいて、64レベルの電圧を生成する。抵抗アレイ41は、64レベルの電圧をセレクタ43−1、43−3へ出力する。また、抵抗アレイ42は、ガンマ補正用基準電圧GMA6とGMA10とをそれぞれ両端から印加されて、ガンマ補正用基準電圧GMA6とGMA10に基づいて、64レベルの電圧を生成する。抵抗アレイ42は、64レベルの電圧を、セレクタ43−2、43−4へ出力する。ここで、GMA1とGMA5は、正極側の基準電圧であり、GMA6とGMA10は負極側の基準電圧である。なお、ここでの正極、及び負極は、必ずしも信号の電位が接地電位GNDより高い、あるいは低いことを意味するものではない。ここでの正極、及び負極とは、特許文献1における説明と同様に、LCDパネルの各液晶素子の共通電極の電位に対して、この電位より高い又は低いことを意味する。
また、セレクタ43−1〜4は、外部から画像データを入力する。セレクタ43−1〜4は、画像データに基づいて、抵抗アレイ41、42から入力する64レベルの電圧のうちから一つのレベルを選択する。
本実施形態のセレクタ43−1〜4は、出力回路50の備えるスイッチとの接続関係が、従来異なる。セレクタ43−1〜4は、選択した一つのレベルの電圧を、正極、あるいは負極の駆動電圧としてスイッチ55−1〜4、及び56−1〜4へ出力する。なお、セレクタ43−1〜4と、スイッチ55−1〜4、及び56−1〜4との接続関係は、後述する。
出力回路50は、出力バッファ52−1〜4と、スイッチ55−1〜4と、スイッチ56−1〜4と、スイッチ57−1〜2と、スイッチ58−1〜2と、スイッチ59−1とを備える。なお、図4は、説明の簡易のため、出力回路50の一部を示している。出力回路50は、駆動するべきカラム線の本数に応じた数の出力バッファ、及び各スイッチを備える。
スイッチ55−1、56−2は、セレクタ43−1と接続されている。スイッチ55−1、56−2は、セレクタ43−1から、正極の駆動電圧を入力する。また、スイッチ55−2、56−1は、セレクタ43−2と接続されている。スイッチ55−2、56−1は、セレクタ43−2から、負極の駆動電圧を入力する。スイッチ55−1、55−2は、基準信号TP1を入力する。スイッチ55−1、55−2は、基準信号TP1に基づいて、状態を「ON」あるいは「OFF」に選択する。スイッチ56−1、56−2は、基準信号TP2を入力する。スイッチ56−1、56−2は、基準信号TP2に基づいて、状態を「ON」あるいは「OFF」を選択する。
また、スイッチ55−3、56−4は、セレクタ43−3と接続されている。スイッチ55−3、56−4は、セレクタ43−3から、正極の駆動電圧を入力する。また、スイッチ55−4、56−3は、セレクタ43−4と接続されている。スイッチ55−4、56−3は、セレクタ43−4から、負極の駆動電圧を入力する。スイッチ55−3、55−4は、基準信号TP1を入力する。スイッチ55−3、55−4は、基準信号TP1に基づいて、状態を「ON」あるいは「OFF」に選択する。スイッチ56−3、56−4は、基準信号TP2を入力する。スイッチ56−3、56−4は、基準信号TP2に基づいて、状態を「ON」あるいは「OFF」を選択する。
スイッチ58−1は、スイッチ55−1、56−1と接続される。また、スイッチ58−1は、出力バッファ52−1と接続される。スイッチ58−1は、スイッチ55−1から正極の駆動電圧、あるいはスイッチ56−1から負極の駆動電圧を入力して、出力バッファ52−1へ出力する。また、スイッチ58−1は、ショート信号SHORT2を入力して、ショート信号SHORT2に基づいて、状態を「ON」または、「OFF」に選択する。スイッチ58−1は、「ON」において、共通信号線COM2と接続される。スイッチ58−1は、「OFF」において、共通信号線COM2から開放される。
スイッチ57−1は、スイッチ55−2、56−2と接続される。また、スイッチ57−1は、出力バッファ52−2と接続される。スイッチ57−1は、56−2から正極の駆動電圧、あるいはスイッチ55−2から負極の駆動電圧を入力して、出力バッファ52−2へ出力する。また、スイッチ57−1は、ショート信号SHORT1を入力して、ショート信号SHORT1に基づいて、状態を「ON」または、「OFF」に選択する。スイッチ57−1は、「ON」において、共通信号線COM1と接続される。スイッチ57−1は、「OFF」において、共通信号線COM1から開放される。
また、スイッチ58−2は、スイッチ55−3、56−3と接続される。また、スイッチ58−2は、出力バッファ52−3接続される。スイッチ58−2は、スイッチ55−3から正極の駆動電圧、あるいはスイッチ56−3から負極の駆動電圧を入力して、出力バッファ52−3へ出力する。また、スイッチ58−2は、ショート信号SHORT2を入力して、ショート信号SHORT2に基づいて、状態を「ON」または、「OFF」に選択する。スイッチ58−2は、「ON」において、共通信号線COM2と接続される。スイッチ58−2は、「OFF」において、共通信号線COM2から開放される。
スイッチ57−2は、スイッチ55−4、56−4と接続される。また、スイッチ57−2は、出力バッファ52−4と接続される。スイッチ57−2は、56−4から正極の駆動電圧、あるいはスイッチ55−4から負極の駆動電圧を入力して、出力バッファ52−4へ出力する。また、スイッチ57−2は、ショート信号SHORT1を入力して、ショート信号SHORT1に基づいて、状態を「ON」または、「OFF」に選択する。スイッチ57−2は、「ON」において、共通信号線COM2と接続される。スイッチ57−2は、「OFF」において、共通信号線COM2から開放される。
共通信号線COM1は、スイッチ57−1とスイッチ57−2とが「ON」である場合、出力バッファ52−2と、出力バッファ52−4の入力端子をショートさせる。これにより、出力バッファ52−2と、出力バッファ52−4との電荷の再配分を行うことができる。
また、共通信号線COM2は、スイッチ58−1とスイッチ58−2とが「ON」である場合、出力バッファ52−1と、出力バッファ52−3の入力端子をショートさせる。これにより、出力バッファ52−1と、出力バッファ52−3との電荷の再配分を行うことができる。
スイッチ59−1は、共通信号線COM1と共通信号線COM2と接続されている。スイッチ59−1は、ショート信号SHORT3を入力して、ショート信号SHORT3に基づいて、状態を「ON」または「OFF」に選択する。スイッチ59−1は、「ON」において、共通信号線COM1及び共通信号線COM2と接続される。スイッチ59−1は、「OFF」において、共通信号線COM1及び共通信号線COM2から開放される。
スイッチ59−1は、スイッチ57−1とスイッチ57−2、及びスイッチ58−1とスイッチ58−2とが「ON」である場合に、「ON」へ移行する。スイッチ59−1は、「ON」となると、共通信号線COM1と共通信号線COM2と接続して、出力バッファ52−1〜4の各入力端子をショートさせる。これによって、出力バッファ52−1〜4の電荷の再配分を行うことができる。
出力バッファ52−1〜4は、それぞれ、入力した駆動電圧に駆動されて、駆動電圧を出力OUT1〜4へ出力する。
以上が、本実施形態における駆動回路の構成の説明である。
[動作方法の説明]
次に、上記のように構成した本実施形態における駆動回路の動作方法について説明を行う。図5は、本実施形態における駆動回路の動作方法を示すタイミングチャートである。
図5において、極性制御信号POLは、出力バッファの極性を制御する信号である。曲線制御信号POLの反転に伴って、各出力バッファの出力が反対の極性へ駆動される。ストローブ信号STBは、図示されない画像LSIからDAC40へ、画像データの転送を制御する信号である。TP1は、スイッチ55−1〜4を制御する信号であり、TP2は、スイッチ56−1〜4を制御する信号である。また、ショート信号SHORT1は、スイッチ57−1、2を制御する信号であり、ショート信号SHORT2は、スイッチ58−1、2を制御する信号である。ショート信号SHORT3は、スイッチ59−1を制御する信号である。OUT1AMPINPUTは、出力バッファ52−1の入力端子における駆動電圧レベルを示している。OUT2AMPINPUTは、出力バッファ52−2の入力端子における駆動電圧レベルを示している。
以下の説明では、出力バッファ52−1が、負極の駆動電圧GMA10から正極の駆動電圧GMA1へ駆動される場合を説明する。また、同時に、出力バッファ52−1と駆動電圧の出力極性の異なる出力バッファ52−2が、正極の駆動電圧GMA10から負極の駆動電圧GMA1へ駆動される場合を説明する。なお、以下の説明において、GMA1=VDD2、GMA10=VSS2として説明を行う。
本説明の初期状態において、出力バッファ52−1は、スイッチ56−1を介してセレクタ43−2と接続されて、負極の駆動電圧(GMA10=VSS2)に駆動されている。この状態において、基準信号TP1は「L」であり、スイッチ55−1〜4は「OFF」である。基準信号TP2は「H」であり、スイッチ56−1〜4は、「ON」である。また、ショート信号SHORT1〜3は、いずれも「L」であり、スイッチ57−1、2、58−1、2、及び59−1は、いずれも「OFF」である。
まず、(a)において、極性制御信号POLが反転すると、ストローブ信号STBが、「H」へ移行して、DAC40への画像データの伝送が開始される。ストローブ信号STBが、「H」となると、ショート信号SHORT1、2が「H」となり、スイッチ57−1、57−2、及び、スイッチ58−1、58−2が「ON」となる。このとき、基準信号TP1は「L」のままであり、スイッチ55−1〜4は、「OFF」である。基準信号TP2は「H」のままであり、スイッチ56−1〜4は、「ON」である。また、ショート信号SHORT3は、「L」のままであり、スイッチ59−1は、「OFF」である。
スイッチ58−1、2が「ON」になることで、負極の駆動電圧を供給される出力バッファの入力端子間がショートされる。つまり、出力バッファ52−1と、出力バッファ52−3の入力端子間がショートされる。本実施形態では説明を省略しているが、同様に、負極の駆動電圧を供給される出力バッファの入力端子間もショートされる。このように、DAC40からの負極の駆動電圧が共通信号線COM2へ接続されることで、共通信号線COM2は、概ね1/4VDD2程度となる。そのため、出力バッファ52−1、52−3は、1/4VDD2に駆動される。
また、スイッチ57−1、2が「ON」になることで、正極の駆動電圧を供給される出力バッファの入力端子間がショートされる。つまり、出力バッファ52−2と、出力バッファ52−4の入力端子間がショートされる。本実施形態では説明を省略しているが、同様に、正極の駆動電圧を供給される出力バッファの入力端子間もショートされる。このように、DAC40からの正極の駆動電圧が共通信号線COM1へ接続されることで、共通信号線COM1は、概ね3/4VDD2程度となる。そのため、出力バッファ52−2、52−4は、3/4VDD2に駆動される。
次に、(b)において、基準信号TP2が「L」となり、スイッチ56−1〜4が「OFF」となる。このとき、基準信号TP1は「L」のままであり、スイッチ55−1〜4は、「OFF」である。ショート信号SHORT1、2は「H」のままであり、スイッチ57−1、57−2、及び、スイッチ58−1、58−2は「ON」である。また、ショート信号SHORT3は、「L」のままであり、スイッチ59−1は、「OFF」である。
この状態では、共通信号線COM2は、概ね1/4VDD2程度を保持たままである。また、共通信号線COM1は、概ね3/4VDD2程度を保持したままである。そのため、出力バッファ52−1、52−3は、1/4VDD2に駆動されており、出力バッファ52−2、52−4は、3/4VDD2に駆動されている。
次に、(c)において、ショート信号SHORT3が「H」となり、スイッチ59−1が「ON」となる。このとき、基準信号TP2は「L」のままであり、スイッチ56−1〜4は「OFF」である。基準信号TP1は「L」のままであり、スイッチ55−1〜4は、「OFF」である。ショート信号SHORT1、2は「H」のままであり、スイッチ57−1、57−2、及び、スイッチ58−1、58−2は「ON」である。
スイッチ59−1が「ON」となることで、共通信号線COM1とCOM2との間が接続される。これによって、出力バッファ52−1〜4の入力端子がショートされる。このように、共通信号線COM1とCOM2との間が接続されることで、共通信号線COM1、及びCOM2は、概ね1/2VDD2程度となる。そのため、出力バッファ52−1〜4は、1/2VDD2に駆動される。
次に、(d)において、ショート信号SHORT3が「L」となり、スイッチ59−1が「OFF」となる。このとき、基準信号TP2は「L」のままであり、スイッチ56−1〜4は「OFF」である。基準信号TP1は「L」のままであり、スイッチ55−1〜4は、「OFF」である。ショート信号SHORT1、2は「H」のままであり、スイッチ57−1、57−2、及び、スイッチ58−1、58−2は「ON」である。
この状態では、共通信号線COM1、及び共通信号線COM2は、概ね1/2VDD2程度を保持したままである。そのため、出力バッファ52−1〜4は、1/2VDD2に駆動されている。
次に、(e)において、基準信号TP1が「H」となり、スイッチ55−1〜4が「ON」となる。このとき、基準信号TP2は「L」のままであり、スイッチ56−1〜4は「OFF」である。ショート信号SHORT1、2は「H」のままであり、スイッチ57−1、57−2、及び、スイッチ58−1、58−2は「ON」である。また、ショート信号SHORT3は、「L」であり、スイッチ59−1は、「OFF」である。
この状態において、出力バッファ52−1は、スイッチ55−1を介してセレクタ43−1と接続されて、正極の駆動電圧を供給される。また、出力バッファ52−2は、スイッチ55−2を介してセレクタ43−2と接続されて、負極の駆動電圧を供給される。このとき、スイッチ57−1、57−2は、「ON」である。そのため、出力バッファ52−1、52−3は、共通信号線COM2によりショートされている。これによって、共通信号線COM2は、概ね3/4VDD2程度となる。出力バッファ52−1の入力端子は、3/4VDD2に駆動される。同様に、このとき、スイッチ及び58−1、58−2は、「ON」である。そのため、出力バッファ52−2、52−4は、共通信号線COM1によりショートされている。これによって、共通信号線COM1は、概ね1/4VDD2程度となる。出力バッファ52−2の入力端子は、1/4VDD2に駆動される。
次に、(f)において、ショート信号SHORT1、2が「L」となり、スイッチ55−1〜4、56−1〜4が「OFF」となる。このとき、基準信号TP1は、「H」のままであり、スイッチ55−1〜4は、「ON」である。基準信号TP2は「L」のままであり、スイッチ56−1〜4は「OFF」である。ショート信号SHORT3は、「L」であり、スイッチ59−1は、「OFF」である。
この状態において、出力バッファ52−1は、スイッチ55−1を介してセレクタ43−1と接続されて、正極の駆動電圧を入力している。出力バッファ52−1は、スイッチ58−1が「OFF」となることで、セレクタ43−1からの正極の駆動電圧であるVDD2に駆動される。また、出力バッファ52−2は、スイッチ55−2を介してセレクタ43−2と接続されて、負極の駆動電圧を入力している。出力バッファ52−2は、スイッチ57−1が「OFF」となることで、セレクタ43−2からの負極の駆動電圧であるVSS2に駆動される。
このようにして、出力バッファ52−1は、負極の駆動電圧から正極の駆動電圧へ駆動され、出力バッファ52−2は、正極の駆動電圧から負極の駆動電圧へ駆動される。この後、極性制御信号POLが反転して、ストローブ信号STBが再び「H」へ移行すると、各出力バッファの駆動電圧の極性反転が開始する。
まず、極性制御信号POLが反転すると、(g)において、ストローブ信号STBが、「H」へ移行して、DAC40への画像データの伝送が開始される。ストローブ信号STBが、「H」となると、ショート信号SHORT1、2が「H」となり、スイッチ57−1、57−2、及び、スイッチ58−1、58−2が「ON」となる。このとき、基準信号TP1は「H」のままであり、スイッチ55−1〜4は、「ON」である。基準信号TP2は「L」のままであり、スイッチ56−1〜4は、「OFF」である。また、ショート信号SHORT3は、「L」のままであり、スイッチ59−1は、「OFF」である。
スイッチ58−1、2が「ON」になることで、正極の駆動電圧を供給される出力バッファの入力端子間がショートされる。つまり、出力バッファ52−1と、出力バッファ52−3の入力端子間がショートされる。このように、DAC40からの正極の駆動電圧が、共通信号線COM2へ接続されることで、共通信号線COM2は、概ね3/4VDD2程度となる。そのため、出力バッファ52−1、52−3は、3/4VDD2に駆動される。
また、スイッチ57−1、2が「ON」になることで、負極の駆動電圧を供給される出力バッファの入力端子間がショートされる。つまり、出力バッファ52−2と、出力バッファ52−4の入力端子間がショートされる。このように、DAC40からの負極の駆動電圧が共通信号線COM1へ接続されることで、共通信号線COM1は、概ね1/4VDD2程度となる。そのため、出力バッファ52−2、52−4は、1/4VDD2に駆動される。
次に、(h)において、基準信号TP1が「L」となり、スイッチ55−1〜4が「OFF」となる。このとき、基準信号TP2は「L」のままであり、スイッチ56−1〜4は、「OFF」である。ショート信号SHORT1、2は「H」のままであり、スイッチ57−1、57−2、及び、スイッチ58−1、58−2は「ON」である。また、ショート信号SHORT3は、「L」のままであり、スイッチ59−1は、「OFF」である。
この状態では、共通信号線COM2は、概ね3/4VDD2程度を保持したままである。また、共通信号線COM1は、概ね1/4VDD2程度を保持したままである。そのため、出力バッファ52−1、52−3は、3/4VDD2に駆動されており、出力バッファ52−2、52−4は、1/4VDD2に駆動されている。
次に、(i)において、ショート信号SHORT3が「H」となり、スイッチ59−1が「ON」となる。このとき、基準信号TP2は「L」のままであり、スイッチ56−1〜4は「OFF」である。基準信号TP1は「L」のままであり、スイッチ55−1〜4は、「OFF」である。ショート信号SHORT1、2は「H」のままであり、スイッチ57−1、57−2、及び、スイッチ58−1、58−2は「ON」である。
スイッチ59−1が「ON」となることで、共通信号線COM1、COM2間が接続される。これによって、出力バッファ52−1〜4の入力端子がショートされる。このように、共通信号線COM1、COM2間が接続されることで、共通信号線COM1、COM2は、概ね1/2VDD2程度となる。そのため、出力バッファ52−1、及び52−2は、1/2VDD2に駆動される。
次に、(j)において、ショート信号SHORT3が「L」となり、スイッチ59−1が「OFF」となる。このとき、基準信号TP2は「L」のままであり、スイッチ56−1〜4は「OFF」である。基準信号TP1は「L」のままであり、スイッチ55−1〜4は、「OFF」である。ショート信号SHORT1、2は「H」のままであり、スイッチ57−1、57−2、及び、スイッチ58−1、58−2は「ON」である。
この状態では、共通信号線COM1、及び共通信号線COM2は、概ね1/2VDD2程度を保持したままである。そのため、出力バッファ52−1、及び52−2は、1/2VDD2に駆動されている。
次に、(k)において、基準信号TP2が「H」となり、スイッチ56−1〜4が「ON」となる。このとき、基準信号TP1は「L」のままであり、スイッチ55−1〜4は「OFF」である。ショート信号SHORT1、2は「H」のままであり、スイッチ57−1、57−2、及び、スイッチ58−1、58−2は「ON」である。また、ショート信号SHORT3は、「L」であり、スイッチ59−1は、「OFF」である。
この状態において、出力バッファ52−1は、スイッチ56−1を介してセレクタ43−2と接続されて、負極の駆動電圧を供給される。また、出力バッファ52−2は、スイッチ56−2を介してセレクタ43−1と接続されて、正極の駆動電圧を供給される。このとき、スイッチ57−1、57−2は、「ON」である。そのため、出力バッファ52−1、52−3は、共通信号線COM2によりショートされている。これによって、共通信号線COM2は、概ね1/4VDD2程度となる。出力バッファ52−1の入力端子は、1/4VDD2に駆動される。同様に、このとき、スイッチ及び58−1、58−2は、「ON」である。そのため、出力バッファ52−2、52−4は、共通信号線COM1によりショートされている。これによって、共通信号線COM1は、概ね3/4VDD2程度となる。出力バッファ52−2の入力端子は、3/4VDD2に駆動される。
次に、(l)において、ショート信号SHORT1、2が「L」となり、スイッチ55−1〜4、56−1〜4が「OFF」となる。このとき、基準信号TP1は、「L」のままであり、スイッチ55−1〜4は、「OFF」である。基準信号TP2は「H」のままであり、スイッチ56−1〜4は「ON」である。ショート信号SHORT3は、「L」であり、スイッチ59−1は、「OFF」である。
この状態において、出力バッファ52−1は、スイッチ56−1を介してセレクタ43−2と接続されて、負極の駆動電圧を入力している。出力バッファ52−1は、スイッチ58−1が「OFF」となることで、セレクタ43−2からの負極の駆動電圧であるVSS2に駆動される。また、出力バッファ52−2は、スイッチ56−2を介してセレクタ43−1と接続されて、正極の駆動電圧を入力している。出力バッファ52−2は、スイッチ57−1が「OFF」となることで、セレクタ43−1からの正極の駆動電圧であるVDD2に駆動される。
このようにして、出力バッファ52−1は、正極の駆動電圧から負極の駆動電圧へ駆動され、出力バッファ52−2は、負極の駆動電圧から正極の駆動電圧へ駆動される。この後、極性制御信号POLが反転して、ストローブ信号STBが再び「H」へ移行すると、各出力バッファの駆動電圧の極性反転が行われて、上述した(a)〜(l)の動作が繰りかえされることになる。以上が、本実施形態における駆動回路の動作方法の説明である。
ここまで、本実施形態における駆動回路の説明を行った。本実施形態の駆動回路は、極性(正極、負極)が同一である出力バッファの入力端子をショートさせる共通信号線COM1と、共通信号線COM2とを備える。また、共通信号線COM1と、共通信号線COM2とを接続するスイッチ59−1を備える。
このように構成された出力回路50は、まず、出力バッファの入力端子を正極、あるいは負極の駆動電圧を出力するセレクタと接続した状態で、共通信号線COM1、あるいはCOM2へ出力バッファの入力端子を接続させて、同一の極性の出力バッファの入力端子間をショートさせる。次に、出力回路50は、共通信号線COM1、あるいはCOM2へ、各出力バッファの入力端子を接続させた状態でDAC40を切り離すと、スイッチ59−1を「ON」にして、共通信号線COM1と共通信号線COM2とをショートさせる。
さらに、出力回路50は、共通信号線COM1、あるいはCOM2へ、出力バッファの入力端子を接続した状態で、スイッチ59−1を「OFF」にして共通信号線COM1と共通信号線COM2とを開放すると、出力バッファの入力端子を反対の極性の駆動電圧を出力するセレクタと接続する。出力回路50は、出力バッファの入力端子を反対の極性の駆動電圧を出力するセレクタと接続した状態で、共通信号線COM1、あるいはCOM2から、出力バッファの入力端子を開放して、反対の極性のセレクタから入力する駆動電圧で駆動する。
このように、本実施形態の駆動回路は、出力バッファの入力端子をハイインピーダンス状態とすることなく、駆動電圧を連続的に変化させることが可能である。そのため、出力バッファに対して常に駆動電圧を供給することができ、出力バッファの駆動時間を短縮することが可能であり、出力バッファの出力遅延を改善することができる。
なお、本実施形態において、前述したとおり図4は、DAC40、及び出力回路50の一部のみを示している。しかし、図4に図示されないセレクタや、スイッチや、出力アンプについても、上述と同様の構成及び動作方法となる。
(第2実施形態)
次に、本発明の第2実施形態の駆動回路の説明を行う。
[構成の説明]
まず、本実施形態における駆動回路の構成の説明を行う。図6は、本実施形態における駆動回路の構成を示す図である。なお、本実施形態における駆動回路の構成は、第1実施形態における駆動回路の構成とほぼ同じである。そのため、以下の説明では、第1実施形態と構成が同じ部分に関しては説明を省略して、構成の異なる部分を中心に説明を行う。また、以下の説明において、第1実施形態と同様の構成については、同様の符号を付して説明を行う。
本実施形態の駆動回路は、第1実施形態と同様に、D/Aコンバータ(以下、DAC)40と、出力回路50とを備える。DAC40は、図示されない前段の回路から入力する画像データに応じて、LCDパネルの液晶素子に印加する正極及び負極の駆動信号をそれぞれ生成する。出力回路50は、DAC40から入力する駆動信号をカラム線毎に極性を切り替えて出力する。
DAC40は、抵抗アレイ41、42と、複数のセレクタ43−1〜4とを備える。なお、DAC40は、第1実施形態と同様であるので説明を省略する。また、図6は、説明の簡易のため、DAC40の一部を示している。DAC40は、駆動するべきカラム線の本数に応じた数のセレクタを備える。
出力回路50は、第1実施形態と同様に、出力バッファ52−1〜4と、スイッチ55−1〜4と、スイッチ56−1〜4と、スイッチ57−1〜2と、スイッチ58−1〜2と、スイッチ59−1とを備え、さらに、スイッチ59−2、59−3を備える。なお、図4は、説明の簡易のため、出力回路50の一部を示している。出力回路50は、駆動するべきカラム線の本数に応じた数の出力バッファと、各スイッチとを備える。
出力バッファ52−1〜4と、スイッチ55−1〜4と、スイッチ56−1〜4と、スイッチ57−1〜2と、スイッチ58−1〜2と、スイッチ59−1とは、接続構成を含めて第1実施形態と同様であるので説明を省略する。
スイッチ59−2は、共通信号線COM2と共通信号線COM3とを接続する。スイッチ59−2は、ショート信号SHORT4を入力して、ショート信号SHORT4に基づいて、状態を「ON」または、「OFF」に選択する。スイッチ59−2は、「ON」において、共通信号線COM2と共通信号線3とを接続する。スイッチ59−2は、「OFF」において、共通信号線COM2と共通信号線COM3とを開放する。
スイッチ59−3は、共通信号線COM1と共通信号線COM3とを接続する。スイッチ59−3は、ショート信号SHORT4を入力して、ショート信号SHORT4に基づいて、状態を「ON」または、「OFF」に選択する。スイッチ59−3は、「ON」において、共通信号線COM1と共通信号線3とを接続する。スイッチ59−3は、「OFF」において、共通信号線COM1と共通信号線COM3とを開放する。
本実施形態において、共通信号線COM3は、電位を1/2VDD2に保たれている。スイッチ59−2、及びスイッチ59−3は、「ON」において、共通信号線COM1、及びCOM2を、それぞれCOM3と接続させることで、共通信号線COM1、及びCOM2の電位を、1/2VDD2とする。
以上が、本実施形態における駆動回路の構成の説明である。上述以外の構成については、第1実施形態と同様である。
[動作方法の説明]
次に、上記のように構成した本実施形態における駆動回路の動作方法について説明を行う。図7は、本実施形態における駆動回路の動作方法を示すタイミングチャートである。なお、本実施形態における駆動回路の動作方法は、第1実施形態における駆動回路の動作方法とほぼ同じである。そのため、以下の説明では、第1実施形態と構成が同じ動作方法に関しては説明を省略して、動作方法の異なる部分を中心に説明を行う。
図7において、ショート信号SHORT4は、スイッチ59−2、及び59−3を制御する信号である。ショート信号SHORT4以外は、第一実施形態と同様である。すなわち、極性制御信号POLは、出力バッファの極性を制御する信号である。ストローブ信号STBは、図示されない画像LSIからDAC40へ、画像データの転送を制御する信号である。TP1は、スイッチ55−1〜4を制御する信号であり、TP2は、スイッチ56−1〜4を制御する信号である。また、ショート信号SHORT1は、スイッチ57−1、2を制御する信号であり、ショート信号SHORT2は、スイッチ58−1、2を制御する信号である。ショート信号SHORT3は、スイッチ59−1を制御する信号である。OUT1AMPINPUTは、出力バッファ52−1の入力端子における駆動電圧レベルを示している。OUT2AMPINPUTは、出力バッファ52−2の入力端子における駆動電圧レベルを示している。
また、以下の説明では、第1実施形態と同様に、出力バッファ52−1が、負極の駆動電圧GMA10から正極の駆動電圧GMA1へ駆動される場合を説明する。また、同時に、出力バッファ52−1と駆動電圧の出力極性の異なる出力バッファ52−2が、正極の駆動電圧GMA10から負極の駆動電圧GMA1へ駆動される場合を説明する。なお、以下の説明において、GMA1=VDD2、GMA10=VSS2として説明を行う。
本実施形態における駆動回路の動作方法は、図7の(c)、(d)、(i)、及び(j)が、第1実施形態と異なる。まず、図7の(c)、及び(d)では、以下のような動作方法となる。
(c)において、ショート信号SHORT3が「H」となり、スイッチ59−1が「ON」となる。また、同時に、ショート信号SHORT4が「H」となり、スイッチ59−2、及びスイッチ59−3が「ON」となる。このとき、基準信号TP2は「L」のままであり、スイッチ56−1〜4は「OFF」である。基準信号TP1は「L」のままであり、スイッチ55−1〜4は、「OFF」である。ショート信号SHORT1、2は「H」のままであり、スイッチ57−1、57−2、及び、スイッチ58−1、58−2は「ON」である。
スイッチ59−1が「ON」となることで、共通信号線COM1、COM2間が接続される。これによって、出力バッファ52−1〜4の入力端子がショートされる。さらに、スイッチ59−2、及びスイッチ59−3が「ON」となることで、共通信号線COM1、及びCOM2が、共通信号線COM3と接続される。共通信号線COM3は、電位を1/2VDD2に保たれており、共通信号線COM1、及びCOM2は、共通信号線COM3と接続されることで、電位を1/2VDD2とされる。そのため、出力バッファ52−1〜4は、1/2VDD2に駆動される。
次に、(d)において、ショート信号SHORT3が「L」となり、スイッチ59−1が「OFF」となる。また、ショート信号SHORT4が「L」となり、スイッチ59−2、及びスイッチ59−3が「OFF」となる。このとき、基準信号TP2は「L」のままであり、スイッチ56−1〜4は「OFF」である。基準信号TP1は「L」のままであり、スイッチ55−1〜4は、「OFF」である。ショート信号SHORT1、2は「H」のままであり、スイッチ57−1、57−2、及び、スイッチ58−1、58−2は「ON」である。
この状態では、共通信号線COM1、及び共通信号線COM2は、電位を1/2VDD2に保持したままである。そのため、出力バッファ52−1〜4は、1/2VDD2に駆動されている。
続いて、図7の(i)、(j)では、以下のような動作方法となる。
(i)において、ショート信号SHORT3が「H」となり、スイッチ59−1が「ON」となる。また、ショート信号SHORT4が「H」となり、スイッチ59−2、及び59−3が「ON」となる。このとき、基準信号TP2は「L」のままであり、スイッチ56−1〜4は「OFF」である。基準信号TP1は「L」のままであり、スイッチ55−1〜4は、「OFF」である。ショート信号SHORT1、2は「H」のままであり、スイッチ57−1、57−2、及び、スイッチ58−1、58−2は「ON」である。
スイッチ59−1が「ON」となることで、共通信号線COM1、COM2間が接続される。これによって、出力バッファ52−1〜4の入力端子がショートされる。さらに、スイッチ59−2、及びスイッチ59−3が「ON」となることで、共通信号線COM1、及びCOM2が、共通信号線COM3と接続される。共通信号線COM3は、電位を1/2VDD2に保たれており、共通信号線COM1、及びCOM2は、共通信号線COM3と接続されることで、電位を1/2VDD2とされる。そのため、出力バッファ52−1、及び52−2は、1/2VDD2に駆動される。
次に、(j)において、ショート信号SHORT3が「L」となり、スイッチ59−1が「OFF」となる。また、ショート信号SHORT4が「L」となり、スイッチ59−2、及びスイッチ59−3が「OFF」となる。このとき、基準信号TP2は「L」のままであり、スイッチ56−1〜4は「OFF」である。基準信号TP1は「L」のままであり、スイッチ55−1〜4は、「OFF」である。ショート信号SHORT1、2は「H」のままであり、スイッチ57−1、57−2、及び、スイッチ58−1、58−2は「ON」である。
この状態では、共通信号線COM1、及び共通信号線COM2は、概ね1/2VDD2程度を保持したままである。そのため、出力バッファ52−1、及び52−2は、1/2VDD2に駆動されている。
以上が、本実施形態における駆動回路の動作方法の説明である。上述した(c)、(d)、(i)、及び(j)以外において、ショート信号SHORT4は、「L」であり、他の動作方法に影響しない。そのため、上述した動作方法以外は、第1実施形態と同様である。
ここまで、本実施形態における駆動回路の説明を行った。本実施形態の駆動回路によれば、本実施形態の駆動回路は、スイッチ59−2、及び59−3により、共通信号線COM1、及びCOM2と、共通信号線COM3とを接続する。共通信号線COM3は、電位を1/2VDD2へ保たれている。本実施形態の駆動回路は、共通信号線COM3により共通信号線COM1及びCOM2を強制的に1/2VDD2とすることで、共通信号線COM1及びCOM2の電位を、確実かつ短時間で1/2VDD2とすることができる。そのため、出力バッファの更なる駆動時間短縮を図ることができる。
このように、本発明の駆動回路は、出力バッファへの駆動電圧を連続的に変化させることができるため、出力バッファの入力端子をハイインピーダンス状態とすることなく出力バッファに対して常に駆動電圧を駆動することが可能である。そのため、出力バッファの駆動時間の短縮、出力バッファの出力遅延の改善を図ることができる。
以上、実施形態を参照して本願発明を説明したが、本願発明は上記実施形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
40 D/Aコンバータ
41 抵抗アレイ
42 抵抗アレイ
43−1〜43−4 セレクタ
50 出力回路
52−1〜52−4 出力バッファ
53−1〜53−4 スイッチ
54−1〜54−4 スイッチ
55−1〜55−4 スイッチ
56−1〜56−4 スイッチ
57−1〜57−2 スイッチ
58−1〜58−2 スイッチ
59−1〜59−4 スイッチ

Claims (12)

  1. 画像データに基づいて、第1の極性の第1駆動電圧と、前記第1の極性とは極性が反対の第2駆動電圧とを出力するD/Aコンバータと、
    前記第1駆動電圧と前記第2駆動電圧とを入力して、前記第1駆動電圧か前記第2駆動電圧のいずれかを選択して選択駆動電圧として出力する駆動電圧選択部と、
    前記選択駆動電圧を入力して、表示装置のデータ電極へ駆動信号を出力する出力バッファと、
    前記駆動電圧選択部と前記出力バッファの間に設けられて、第1駆動電圧で駆動される出力バッファの入力端子間、及び、第2駆動電圧で駆動される出力バッファの入力端子間を、それぞれ短絡する第1短絡制御部と、
    前記短絡制御部が、前記第1駆動電圧で駆動される出力バッファの入力端子間と、前記第2駆動電圧で駆動される出力バッファの入力端子間とを、それぞれ短絡しているときに、前記第1駆動電圧で駆動される出力バッファと、前記第2駆動電圧で駆動される出力バッファとの入力端子間を短絡する第2短絡制御部と
    を備える駆動回路。
  2. 請求項1に記載の駆動回路であって、
    前記第2短絡制御部が、前記第1駆動電圧で駆動される出力バッファと前記第2駆動電圧で駆動される出力バッファとの入力端子間を短絡したときに、前記第1駆動電圧で駆動される出力バッファと前記第2駆動電圧で駆動される出力バッファとの入力端子を、前記第1駆動電圧と前記第2駆動電圧との中間電位へ駆動する第3短絡制御部
    をさらに備える駆動回路。
  3. 請求項1または請求項2に記載の駆動回路であって、
    前記第1短絡制御部は、
    第1駆動電圧で駆動される出力バッファの入力端子と接続する第1共通信号線と、
    第1駆動電圧で駆動される出力バッファの入力端子を前記第1共通信号線に短絡する第1短絡スイッチと、
    第2駆動電圧で駆動される出力バッファの入力端子と接続する第2共通信号線と、
    第2駆動電圧で駆動される出力バッファの入力端子を前記第2共通信号線に短絡する第 2短絡スイッチと
    を備え、
    前記第1スイッチと、前記第2スイッチは、同時に短絡する
    駆動回路。
  4. 請求項3に記載の駆動回路であって、
    前記第2短絡制御部は、前記第1共通信号線と前記第2共通信号線とを短絡する第3短絡スイッチ
    を備える駆動回路。
  5. 請求項4に記載の駆動回路であって、
    前記駆動電圧選択部は、
    第1のタイミングで前記第1駆動電圧を前記出力バッファの入力端子へ接続する第1選択スイッチと、
    第2のタイミングで前記第2駆動電圧を前記出力バッファの入力端子へ接続する第2選択スイッチと、
    第1のタイミングで前記第2駆動電圧を前記出力バッファの入力端子へ接続する第3選択スイッチと、
    第2のタイミングで前記第1駆動電圧を前記出力バッファの入力端子へ接続する第4選択スイッチと、
    を備え、
    前記第1、第2のタイミングは、前記表示装置における極性反転周期毎に交互に決定され、
    前記出力バッファは、前記第1選択スイッチと前記第2選択スイッチと接続される出力バッファと、前記第3選択スイッチと前記第4選択スイッチとが接続される出力バッファとを、前記表示装置の隣接する画素ごとに交互に備える
    駆動回路。
  6. 請求項5に記載の駆動回路であって、
    前記第3短絡制御部は、
    前記中間電位に保持された第3共通信号線と、
    前記第1共通信号線と前記第3共通信号線とを短絡する第4短絡スイッチと、
    前記第2共通信号線と前記第3共通信号線とを短絡する第5短絡スイッチと
    を備え、
    前記第4短絡スイッチと前記第5短絡スイッチは、前記第3短絡スイッチが前記第1共通信号線と前記第2共通信号線とを短絡したときに短絡する
    駆動回路。
  7. 画像データに基づいて、第1の極性の第1駆動電圧と、前記第1の極性とは極性が反対の第2駆動電圧とを出力するステップと、
    前記第1駆動電圧と前記第2駆動電圧とを入力して、前記第1駆動電圧か前記第2駆動電圧のいずれかを選択するステップと、
    前記第1駆動電圧か前記第2駆動電圧のいずれかを選択駆動電圧として出力するステップと、
    前記選択駆動電圧を入力して表示装置のデータ電極へ駆動信号を出力するステップと、
    第1駆動電圧で駆動される出力バッファの入力端子間と第2駆動電圧で駆動される出力バッファの入力端子間とを、それぞれ短絡するステップと、
    前記第1駆動電圧で駆動される出力バッファの入力端子間と前記第2駆動電圧で駆動される出力バッファの入力端子間とが、それぞれ短絡しているときに、前記第1駆動電圧で駆動される出力バッファと前記第2駆動電圧で駆動される出力バッファとの入力端子間を短絡するステップと
    を備える駆動方法。
  8. 請求項7に記載の駆動方法であって、
    前記第1駆動電圧で駆動される出力バッファと前記第2駆動電圧で駆動される出力バッファとの入力端子間を短絡したときに、前記第1駆動電圧で駆動される出力バッファと前記第2駆動電圧で駆動される出力バッファとの入力端子を、前記第1駆動電圧と前記第2駆動電圧との中間電位へ駆動するステップ
    をさらに備える駆動方法。
  9. 請求項7または請求項8に記載の駆動方法であって、前記それぞれ短絡するステップは、
    第1駆動電圧で駆動される出力バッファの入力端子を第1共通信号線に短絡し、同時に、第2駆動電圧で駆動される出力バッファの入力端子を第2共通信号線に短絡するステップ
    を含む駆動方法。
  10. 請求項9に記載の駆動方法であって、前記第1駆動電圧で駆動される出力バッファと前記第2駆動電圧で駆動される出力バッファとの入力端子間を短絡するステップは、
    前記第1共通信号線と前記第2共通信号線とを短絡するステップ
    を含む駆動方法。
  11. 請求項10に記載の駆動方法であって、前記第1駆動電圧か前記第2駆動電圧のいずれかを選択するステップは、
    第1のタイミングで前記第1駆動電圧を前記出力バッファの入力端子へ接続するステップと、
    第2のタイミングで前記第2駆動電圧を前記出力バッファの入力端子へ接続するステップと、
    第1のタイミングで前記第2駆動電圧を前記出力バッファの入力端子へ接続するステップと、
    第2のタイミングで前記第1駆動電圧を前記出力バッファの入力端子へ接続するステップと
    を含み、
    前記第1、第2のタイミングは、前記表示装置における極性反転周期毎に交互に決定される駆動方法。
  12. 請求項11に記載の駆動方法であって、前記中間電位へ駆動するステップは、
    前記第1共通信号線と前記第2共通信号線とを短絡したときに、前記第1共通信号線と前記中間電位に保持された第3共通信号線とを短絡し、同時に、前記第2共通信号線と前記第3共通信号線とを短絡するステップと
    を含む駆動方法。
JP2009160781A 2009-07-07 2009-07-07 駆動回路、及び駆動方法 Withdrawn JP2011017776A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009160781A JP2011017776A (ja) 2009-07-07 2009-07-07 駆動回路、及び駆動方法
US12/825,871 US20110007063A1 (en) 2009-07-07 2010-06-29 Driving circuit and driving method
CN2010102213235A CN101944342A (zh) 2009-07-07 2010-06-30 驱动电路和驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009160781A JP2011017776A (ja) 2009-07-07 2009-07-07 駆動回路、及び駆動方法

Publications (1)

Publication Number Publication Date
JP2011017776A true JP2011017776A (ja) 2011-01-27

Family

ID=43427111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009160781A Withdrawn JP2011017776A (ja) 2009-07-07 2009-07-07 駆動回路、及び駆動方法

Country Status (3)

Country Link
US (1) US20110007063A1 (ja)
JP (1) JP2011017776A (ja)
CN (1) CN101944342A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106023932B (zh) * 2016-07-21 2019-02-22 武汉华星光电技术有限公司 逻辑运算电路、显示驱动电路及液晶显示器
CN111261125B (zh) * 2020-03-19 2021-10-22 合肥京东方显示技术有限公司 数据驱动器及其控制方法、显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001255857A (ja) * 2000-03-09 2001-09-21 Texas Instr Japan Ltd 駆動回路
JP4847702B2 (ja) * 2004-03-16 2011-12-28 ルネサスエレクトロニクス株式会社 表示装置の駆動回路
JP2006343625A (ja) * 2005-06-10 2006-12-21 Nec Electronics Corp 液晶表示装置および液晶表示装置のデータ線駆動回路
JP2008116556A (ja) * 2006-11-01 2008-05-22 Nec Electronics Corp 液晶表示装置の駆動方法およびそのデータ側駆動回路
WO2008056464A1 (fr) * 2006-11-07 2008-05-15 Sharp Kabushiki Kaisha Appareil d'affichage à cristaux liquides et circuit tampon comportant une fonction de commutation de tensions
TWI367473B (en) * 2007-07-11 2012-07-01 Novatek Microelectronics Corp Source driver with charge sharing
JP5101452B2 (ja) * 2008-10-07 2012-12-19 ルネサスエレクトロニクス株式会社 液晶表示装置のデータ線駆動回路とその制御方法
TWI409780B (zh) * 2009-01-22 2013-09-21 Chunghwa Picture Tubes Ltd 可加長充電時間之液晶顯示裝置及相關驅動方法

Also Published As

Publication number Publication date
US20110007063A1 (en) 2011-01-13
CN101944342A (zh) 2011-01-12

Similar Documents

Publication Publication Date Title
JP5253434B2 (ja) 表示装置の駆動装置
JP4887657B2 (ja) アクティブマトリクス型表示装置及びその駆動方法
CN106297689B (zh) 驱动显示面板的方法、执行该方法的显示设备及驱动设备
JP2008310317A (ja) 液晶表示装置の駆動装置とこれを含む液晶表示装置
KR20040080958A (ko) 표시장치 및 그 구동방법
US8896589B2 (en) Liquid crystal display panel and display driving method
JP2007004109A (ja) 液晶表示装置の駆動方法及び装置
US20110057924A1 (en) Display device and drive circuit used therefor
US9552786B2 (en) Electronic apparatus and display driver
JP2007179017A (ja) 画像表示装置、及び画像表示方法
US20200135129A1 (en) Gate driver, display apparatus including the same and method of driving display panel using the same
JP5676219B2 (ja) 液晶表示パネルの駆動装置
TW201324479A (zh) 主動矩陣式多穩態顯示裝置與其顯示面板的驅動方法
US20090207117A1 (en) Field sequential lcd driving method
TWI497181B (zh) 顯示面板及其操作方法
US7864147B2 (en) Method and apparatus for driving capacitive load, and LCD
JP2011128477A (ja) 液晶パネルのソースドライバ
US10147384B2 (en) Boosting voltage generator and a display apparatus including the same
JP2011017776A (ja) 駆動回路、及び駆動方法
US20190340994A1 (en) Source driver and a display driver integrated circuit
JP2005037746A (ja) 画像表示装置
US7952550B2 (en) Liquid crystal driver, liquid crystal display device, and liquid crystal driving method
TWI486941B (zh) 顯示器之重置裝置及其操作方法
US8817011B2 (en) Drive device having amplifier unit for applying gradation reference voltage
JP5418388B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20121002