JP2677260B2 - アクティブマトリクス液晶表示装置 - Google Patents
アクティブマトリクス液晶表示装置Info
- Publication number
- JP2677260B2 JP2677260B2 JP16435395A JP16435395A JP2677260B2 JP 2677260 B2 JP2677260 B2 JP 2677260B2 JP 16435395 A JP16435395 A JP 16435395A JP 16435395 A JP16435395 A JP 16435395A JP 2677260 B2 JP2677260 B2 JP 2677260B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- display device
- resistor
- matrix liquid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、アモルファスシリコン
薄膜トランジスタを用いた液晶表示装置の構造に関し、
特に画素電圧を変化させることで視覚依存性を低減する
液晶表示装置の構造に関する。
薄膜トランジスタを用いた液晶表示装置の構造に関し、
特に画素電圧を変化させることで視覚依存性を低減する
液晶表示装置の構造に関する。
【０００２】
【従来の技術】図１５に従来の技術による薄膜トランジ
スタ（以下ＴＦＴと略す）を用いた液晶表示装置の一画
素の回路の例を示す。Ｇ（ゲート）配線１，Ｄ（ドレイ
ン）配線２はＴＦＴ４のそれぞれゲート，ドレインに接
続され、ＬＣ（液晶）５はＴＦＴ４のソースと共通電極
に、ＳＣ（保持容量）６は一方はＬＣ５と同じようにＴ
ＦＴ４のソース電極と、他方はＳＣ配線３を介して画素
の外で共通電極に接続されている。
スタ（以下ＴＦＴと略す）を用いた液晶表示装置の一画
素の回路の例を示す。Ｇ（ゲート）配線１，Ｄ（ドレイ
ン）配線２はＴＦＴ４のそれぞれゲート，ドレインに接
続され、ＬＣ（液晶）５はＴＦＴ４のソースと共通電極
に、ＳＣ（保持容量）６は一方はＬＣ５と同じようにＴ
ＦＴ４のソース電極と、他方はＳＣ配線３を介して画素
の外で共通電極に接続されている。
【０００３】以下にその動作を説明する。走査信号はＧ
配線１を通じて、映像信号はＤ配線２を通じてＴＦＴ４
に加えられる。走査信号により、映像信号をＴＦＴ４を
介してＬＣ５およびＳＣ６に書き込み、次回の書き込み
までその信号を保持する。この液晶表示素子のＴＦＴ基
板の平面図を図１６に示す。１はＧ配線、２はＤ配線、
３はＳＣ配線、４０，４２はＴＦＴのそれぞれ半導体，
ソース電極、５０は液晶に電圧を印加するための画素電
極である。
配線１を通じて、映像信号はＤ配線２を通じてＴＦＴ４
に加えられる。走査信号により、映像信号をＴＦＴ４を
介してＬＣ５およびＳＣ６に書き込み、次回の書き込み
までその信号を保持する。この液晶表示素子のＴＦＴ基
板の平面図を図１６に示す。１はＧ配線、２はＤ配線、
３はＳＣ配線、４０，４２はＴＦＴのそれぞれ半導体，
ソース電極、５０は液晶に電圧を印加するための画素電
極である。
【０００４】次に図１７の断面図を用いて製法を説明す
る。この図は図１６のＡ−Ａ′位置の縦断面図に相当す
る。本構造の製法は、ガラス基板１００上にゲート電極
１１０およびＳＣ電極１３０をパターニングした後、ゲ
ート絶縁膜１０１、半導体４０を順次形成し、その上に
ドレイン電極１２０、ソース電極４２及び画素電極５０
を形成し、その後パッシベーション膜１０２を形成して
ＴＦＴ基板とする。なお、ゲート電極１１０，ＳＣ電極
１３０，ドレイン電極１２０およびソース電極４２には
例えばＡｌ，Ｃｒ，Ｗ，Ｔａ等の金属膜が用いられ、ゲ
ート絶縁膜１０１，パッシベーション膜１０２にはＳｉ
Ｏ2 ，ＳｉＮx 等が用いられ、画素電極５０にはＩＴＯ
（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等の透明電極が
用いられ、半導体４０としては、例えばガラス基板上に
３００℃程度の比較的低温で形成できる水素化アモルフ
ァスシリコン（ａ−Ｓｉ：Ｈ）膜等が用いられている。
ＴＦＴ基板と対になる対向基板は、ガラス基板２００上
に対向電極２０１を形成して製造する。
る。この図は図１６のＡ−Ａ′位置の縦断面図に相当す
る。本構造の製法は、ガラス基板１００上にゲート電極
１１０およびＳＣ電極１３０をパターニングした後、ゲ
ート絶縁膜１０１、半導体４０を順次形成し、その上に
ドレイン電極１２０、ソース電極４２及び画素電極５０
を形成し、その後パッシベーション膜１０２を形成して
ＴＦＴ基板とする。なお、ゲート電極１１０，ＳＣ電極
１３０，ドレイン電極１２０およびソース電極４２には
例えばＡｌ，Ｃｒ，Ｗ，Ｔａ等の金属膜が用いられ、ゲ
ート絶縁膜１０１，パッシベーション膜１０２にはＳｉ
Ｏ2 ，ＳｉＮx 等が用いられ、画素電極５０にはＩＴＯ
（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等の透明電極が
用いられ、半導体４０としては、例えばガラス基板上に
３００℃程度の比較的低温で形成できる水素化アモルフ
ァスシリコン（ａ−Ｓｉ：Ｈ）膜等が用いられている。
ＴＦＴ基板と対になる対向基板は、ガラス基板２００上
に対向電極２０１を形成して製造する。
【０００５】最後にＴＦＴ基板と対向基板にそれぞれ配
向膜（図示せず）を形成して配向処理を行い、シールパ
ターンを形成してから重ね合わせてこれを焼成し、液晶
３００を注入、封孔して液晶表示素子が完成する。この
液晶表示素子に偏光板、駆動回路および筐体などを付加
し、液晶表示装置となる。なお、液晶表示素子には、表
示品位を向上させるために対向基板またはＴＦＴ基板に
ブラックマトリクス層が設けられているが図では省略し
た。画素電極５０とＳＣ電極１３０は間にゲート絶縁膜
１０１があり、保持容量（ＳＣ）を形成している。映像
信号はＴＦＴを介してＳＣと画素電極５０に保持され、
画素電極５０と対向電極２０１の間の液晶３００に電圧
をかけることになり、その電界で液晶３００の状態を制
御し、ここを通過する光の明暗を変化させている。
向膜（図示せず）を形成して配向処理を行い、シールパ
ターンを形成してから重ね合わせてこれを焼成し、液晶
３００を注入、封孔して液晶表示素子が完成する。この
液晶表示素子に偏光板、駆動回路および筐体などを付加
し、液晶表示装置となる。なお、液晶表示素子には、表
示品位を向上させるために対向基板またはＴＦＴ基板に
ブラックマトリクス層が設けられているが図では省略し
た。画素電極５０とＳＣ電極１３０は間にゲート絶縁膜
１０１があり、保持容量（ＳＣ）を形成している。映像
信号はＴＦＴを介してＳＣと画素電極５０に保持され、
画素電極５０と対向電極２０１の間の液晶３００に電圧
をかけることになり、その電界で液晶３００の状態を制
御し、ここを通過する光の明暗を変化させている。
【０００６】
【発明が解決しようとする課題】ここで広視野角化の技
術について説明する。上述した液晶表示素子を用いて、
広視野角化する方法の１つに時分割駆動方式がある。そ
の駆動波形の例を図１８に示す。時分割駆動では１フレ
ーム時間を複数フィールドに分割し、フィールド単位に
複数の相違する電圧を同一の画素に印加することにより
液晶分子の方向を制御することで、液晶の視覚依存性を
低減する。例えば特開平５−６８２２１では、時分割変
換回路からの映像信号と白レベルまたは黒レベルの信号
を切り換えて１フレーム時間に２回以上の書き込みを行
うことで広い視野角特性を得ている。
術について説明する。上述した液晶表示素子を用いて、
広視野角化する方法の１つに時分割駆動方式がある。そ
の駆動波形の例を図１８に示す。時分割駆動では１フレ
ーム時間を複数フィールドに分割し、フィールド単位に
複数の相違する電圧を同一の画素に印加することにより
液晶分子の方向を制御することで、液晶の視覚依存性を
低減する。例えば特開平５−６８２２１では、時分割変
換回路からの映像信号と白レベルまたは黒レベルの信号
を切り換えて１フレーム時間に２回以上の書き込みを行
うことで広い視野角特性を得ている。
【０００７】このような時分割駆動を行うための駆動回
路のブロック図を図１９に示す。映像信号はフレームメ
モリ４００にて一旦蓄えられ、時間軸を変更した後、次
の映像信号処理回路４０１へ送られる。その後、映像信
号処理回路４０１では液晶の表示特性に合わせてガンマ
補正を加え、レベル変換回路４０２では電圧のシフトや
反転を行い、Ｈドライバー４０５を介して液晶表示素子
４０７に印加される。タイミングコントロール回路４０
３は同期信号からＶドライバー４０６他の回路の為の制
御信号を生成し、ＣＯＭ信号発生回路４０４は液晶表示
素子４０７の共通電極に加える電圧を発生する。しかし
ながら、フレームメモリは１フレーム期間の映像信号を
すべて蓄えるため、液晶表示素子の画素数と階調性能に
比例して多数のメモリが必要である。そのため、フレー
ムメモリを用いる液晶表示装置は、液晶表示素子が高性
能になるほどフレームメモリの規模が大きくなり、か
つ、コストが高くつくという問題があった。また、類似
の駆動方式を用いながら、液晶表示装置にはフレームメ
モリをもたずにコストを下げる例として特開平４−２９
１３９５が挙げられる。しかしこの例の場合、映像信号
供給源のパソコン側に、その液晶表示装置専用の映像信
号を出力する、専用の回路を設ける必要があった。従っ
て、本発明は前記問題点を解消し、フレームメモリやパ
ソコンへの専用回路の付加といったコストの増加を招く
こと無く、視野依存性を低減し、表示品質を向上させた
アクティブマトリクス液晶表示装置を提供することを目
的とする。
路のブロック図を図１９に示す。映像信号はフレームメ
モリ４００にて一旦蓄えられ、時間軸を変更した後、次
の映像信号処理回路４０１へ送られる。その後、映像信
号処理回路４０１では液晶の表示特性に合わせてガンマ
補正を加え、レベル変換回路４０２では電圧のシフトや
反転を行い、Ｈドライバー４０５を介して液晶表示素子
４０７に印加される。タイミングコントロール回路４０
３は同期信号からＶドライバー４０６他の回路の為の制
御信号を生成し、ＣＯＭ信号発生回路４０４は液晶表示
素子４０７の共通電極に加える電圧を発生する。しかし
ながら、フレームメモリは１フレーム期間の映像信号を
すべて蓄えるため、液晶表示素子の画素数と階調性能に
比例して多数のメモリが必要である。そのため、フレー
ムメモリを用いる液晶表示装置は、液晶表示素子が高性
能になるほどフレームメモリの規模が大きくなり、か
つ、コストが高くつくという問題があった。また、類似
の駆動方式を用いながら、液晶表示装置にはフレームメ
モリをもたずにコストを下げる例として特開平４−２９
１３９５が挙げられる。しかしこの例の場合、映像信号
供給源のパソコン側に、その液晶表示装置専用の映像信
号を出力する、専用の回路を設ける必要があった。従っ
て、本発明は前記問題点を解消し、フレームメモリやパ
ソコンへの専用回路の付加といったコストの増加を招く
こと無く、視野依存性を低減し、表示品質を向上させた
アクティブマトリクス液晶表示装置を提供することを目
的とする。
【０００８】
【課題を解決するための手段】前記目的を達成するた
め、本発明のアクティブマトリクス液晶表示装置は、液
晶および保持容量と並列に抵抗を形成し、書き込まれた
信号電荷を徐々に放電させることを特徴とする。また、
本発明において、抵抗は半導体で形成されていることを
特徴とする。さらに、本発明において、抵抗は薄膜トラ
ンジスタで形成され、そのゲート電極が保持容量配線あ
るいは１ライン前の走査信号配線と接続されていること
を特徴とする。
め、本発明のアクティブマトリクス液晶表示装置は、液
晶および保持容量と並列に抵抗を形成し、書き込まれた
信号電荷を徐々に放電させることを特徴とする。また、
本発明において、抵抗は半導体で形成されていることを
特徴とする。さらに、本発明において、抵抗は薄膜トラ
ンジスタで形成され、そのゲート電極が保持容量配線あ
るいは１ライン前の走査信号配線と接続されていること
を特徴とする。
【０００９】さらにまた、本発明において、抵抗は薄膜
トランジスタで形成され、走査信号配線および保持容量
配線とは異なる、独立の制御配線にそのゲート電極が接
続されており、好ましくは抵抗を形成するトランジスタ
を流れる電流が飽和するように、制御配線にプラスの電
位を与えたことを特徴とする。
トランジスタで形成され、走査信号配線および保持容量
配線とは異なる、独立の制御配線にそのゲート電極が接
続されており、好ましくは抵抗を形成するトランジスタ
を流れる電流が飽和するように、制御配線にプラスの電
位を与えたことを特徴とする。
【００１０】そして、本発明においては、好ましくは、
抵抗の抵抗値は、信号書き込み用の薄膜トランジスタの
ＯＦＦ状態の抵抗値よりも小さく、かつ、抵抗が無い場
合に保持される電荷を１００％とすると、その電荷が次
回の書き込みまでに１０％〜９０％になるように放電電
流が設定されている。
抵抗の抵抗値は、信号書き込み用の薄膜トランジスタの
ＯＦＦ状態の抵抗値よりも小さく、かつ、抵抗が無い場
合に保持される電荷を１００％とすると、その電荷が次
回の書き込みまでに１０％〜９０％になるように放電電
流が設定されている。
【００１１】
【作用】上記構成のもと、本発明は、保持容量と並列に
抵抗を設け、書き込まれた信号電荷を徐々に放電するこ
とにより、液晶分子はその電圧に応じて分子の向きが変
わり、その代わる周期が１フレーム（通常６０Ｈｚ前
後）と短いため、人間の目には判別できず中間的な明る
さとして認識され、かつ、液晶分子の方向成分に広がり
があるため視野角特性が平均化され、フレームメモリを
使用しないにもかかわらず、時分割駆動と同様な広視野
角化が実現でき、かつ、フリッカーのない表示を得るこ
とができる。
抵抗を設け、書き込まれた信号電荷を徐々に放電するこ
とにより、液晶分子はその電圧に応じて分子の向きが変
わり、その代わる周期が１フレーム（通常６０Ｈｚ前
後）と短いため、人間の目には判別できず中間的な明る
さとして認識され、かつ、液晶分子の方向成分に広がり
があるため視野角特性が平均化され、フレームメモリを
使用しないにもかかわらず、時分割駆動と同様な広視野
角化が実現でき、かつ、フリッカーのない表示を得るこ
とができる。
【００１２】そして、抵抗として薄膜トランジスタを用
い、そのゲート電極を保持容量配線と接続した場合、静
電気の影響を受けにくくなり放電電流を安定させること
ができる。あるいは、そのゲート電極を１ライン前の走
査信号配線と接続した場合、放電電流が微少電流で飽和
し、さらに放電電流を安定させることができる。さら
に、そのゲート電極を独立の制御配線と接続し、トラン
ジスタを流れる電流が飽和するように、制御配線にプラ
スの電位を与えた場合、バックライトや外光の影響を受
けにくくなり、放電電流がより安定できる。
い、そのゲート電極を保持容量配線と接続した場合、静
電気の影響を受けにくくなり放電電流を安定させること
ができる。あるいは、そのゲート電極を１ライン前の走
査信号配線と接続した場合、放電電流が微少電流で飽和
し、さらに放電電流を安定させることができる。さら
に、そのゲート電極を独立の制御配線と接続し、トラン
ジスタを流れる電流が飽和するように、制御配線にプラ
スの電位を与えた場合、バックライトや外光の影響を受
けにくくなり、放電電流がより安定できる。
【００１３】
【実施例】次に本発明について図面を参照して説明す
る。図１に本発明の液晶表示装置の第１の実施例の一画
素の回路図を示す。Ｇ（ゲート）配線１，Ｄ（ドレイ
ン）配線２はＴＦＴ４のそれぞれゲート，ドレインに接
続され、ＬＣ（液晶）５はＴＦＴ４のソースと共通電極
に、ＳＣ（保持容量）６およびＲ（抵抗）７は、一方は
ＬＣ５と同じようにＴＦＴ４のソース電極と、他方はＳ
Ｃ配線３を介して画素の外で共通電極に接続されてい
る。従来例の図１５との違いは、Ｒ７が設けられている
点である。
る。図１に本発明の液晶表示装置の第１の実施例の一画
素の回路図を示す。Ｇ（ゲート）配線１，Ｄ（ドレイ
ン）配線２はＴＦＴ４のそれぞれゲート，ドレインに接
続され、ＬＣ（液晶）５はＴＦＴ４のソースと共通電極
に、ＳＣ（保持容量）６およびＲ（抵抗）７は、一方は
ＬＣ５と同じようにＴＦＴ４のソース電極と、他方はＳ
Ｃ配線３を介して画素の外で共通電極に接続されてい
る。従来例の図１５との違いは、Ｒ７が設けられている
点である。
【００１４】次に、この液晶表示素子のＴＦＴ基板の平
面図を図２に示す。１はＧ配線、２はＤ配線、３はＳＣ
配線、４０，４２はＴＦＴのそれぞれ半導体，ソース電
極、５０は液晶に電圧を印加するための画素電極であ
り、接続電極８３と半導体８０と接続電極８４により抵
抗を形成し、接続電極８３は画素電極５０と接続し、接
続電極８４はコンタクトホール６１を通じてＳＣ配線３
と接続されている。従来例の図１６との違いは接続電極
８３と半導体８０と接続電極８４により形成された抵抗
が設けられている点である。
面図を図２に示す。１はＧ配線、２はＤ配線、３はＳＣ
配線、４０，４２はＴＦＴのそれぞれ半導体，ソース電
極、５０は液晶に電圧を印加するための画素電極であ
り、接続電極８３と半導体８０と接続電極８４により抵
抗を形成し、接続電極８３は画素電極５０と接続し、接
続電極８４はコンタクトホール６１を通じてＳＣ配線３
と接続されている。従来例の図１６との違いは接続電極
８３と半導体８０と接続電極８４により形成された抵抗
が設けられている点である。
【００１５】次に図３の断面図を用いて製法を説明す
る。この図は図２はＡ−Ａ′位置の縦断面図に相当す
る。本構造の製法は、ガラス基板１００上にゲート電極
１１０およびＳＣ電極１３０をパターニングした後、ゲ
ート絶縁膜１０１，半導体４０および半導体８０を順次
形成し、その上にドレイン電極１２０，ソース電極４
２，接続電極８３，８４及び画素電極５０を形成し、そ
の後パッシベーション膜１０２を形成してＴＦＴ基板と
する。なお、ゲート電極１１０およびＳＣ電極１３０，
ドレイン電極１２０，ソース電極４２および接続電極８
３，８４には例えばＡｌ，Ｃｒ，Ｗ，Ｔａ等の金属膜が
用いられ、ゲート絶縁膜１０１，パッシベーション膜１
０２にはＳｉＯ2 ，ＳｉＮX 等が用いられ、画素電極５
０にはＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等
の透明電極が用いられ、半導体４０，８０としては、例
えばガラス基板上に３００℃程度の比較的低温で形成で
きる水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）膜等
が用いられる。従来例の図１７との違いは、ＳＣ電極１
３０の上のゲート絶縁膜１０１にコンタクトホールが設
けてあり、抵抗を形成する接続電極８３，半導体８０，
接続電極８４を介して画素電極５０と接続している点で
ある。
る。この図は図２はＡ−Ａ′位置の縦断面図に相当す
る。本構造の製法は、ガラス基板１００上にゲート電極
１１０およびＳＣ電極１３０をパターニングした後、ゲ
ート絶縁膜１０１，半導体４０および半導体８０を順次
形成し、その上にドレイン電極１２０，ソース電極４
２，接続電極８３，８４及び画素電極５０を形成し、そ
の後パッシベーション膜１０２を形成してＴＦＴ基板と
する。なお、ゲート電極１１０およびＳＣ電極１３０，
ドレイン電極１２０，ソース電極４２および接続電極８
３，８４には例えばＡｌ，Ｃｒ，Ｗ，Ｔａ等の金属膜が
用いられ、ゲート絶縁膜１０１，パッシベーション膜１
０２にはＳｉＯ2 ，ＳｉＮX 等が用いられ、画素電極５
０にはＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等
の透明電極が用いられ、半導体４０，８０としては、例
えばガラス基板上に３００℃程度の比較的低温で形成で
きる水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）膜等
が用いられる。従来例の図１７との違いは、ＳＣ電極１
３０の上のゲート絶縁膜１０１にコンタクトホールが設
けてあり、抵抗を形成する接続電極８３，半導体８０，
接続電極８４を介して画素電極５０と接続している点で
ある。
【００１６】ＴＦＴ基板と対になる対向基板は、ガラス
基板２００上に対向電極２０１を形成して製造する。最
後にＴＦＴ基板と対向基板にそれぞれ配向膜（図示せ
ず）を形成して配向処理を行い、シールパターンを形成
してから重ね合わせてこれを焼成し、液晶３００を注
入、封孔して液晶表示素子が完成する。なお、液晶表示
素子には、表示品位を向上させるために対向基板または
ＴＦＴ基板にブラックマトリクス層が設けられているが
図では省略した。
基板２００上に対向電極２０１を形成して製造する。最
後にＴＦＴ基板と対向基板にそれぞれ配向膜（図示せ
ず）を形成して配向処理を行い、シールパターンを形成
してから重ね合わせてこれを焼成し、液晶３００を注
入、封孔して液晶表示素子が完成する。なお、液晶表示
素子には、表示品位を向上させるために対向基板または
ＴＦＴ基板にブラックマトリクス層が設けられているが
図では省略した。
【００１７】次に本発明に用いる駆動回路のブロック図
を図４に示す。映像信号には、映像信号処理回路４０１
で液晶の表示特性に合わせてガンマ補正を加え、レベル
変換回路４０２では電圧のシフトや反転を行い、Ｈドラ
イバー４０５を介して液晶表示素子４０７に印加され
る。従来の液晶表示素子と比較すると、液晶表示素子４
０７では見た目には低い電圧しか印加してないように見
える。その点を補うため、映像信号処理回路４０１では
従来より高い電圧になるように補正をかける。タイミン
グコントロール回路４０３は同期信号からＶドライバー
４０６他の回路の為の制御信号を生成し、ＣＯＭ信号発
生回路４０４は液晶表示素子４０７の共通電極に加える
電圧を発生する。先に説明した液晶表示素子に偏光板、
前述の駆動回路および筐体などを付加し、液晶表示装置
となる。従来例の図１９とは違いは、フレームメモリ４
００が無いこと、および映像信号処理回路４０１からの
出力電圧が異なる点である。なお、映像信号電圧の変換
は液晶表示素子４０７に入るまでにされていればよいた
め、映像信号処理回路４０１のみではなくレベル変換回
路４０２，Ｈドライバー４０５のいずれかあるいは３つ
総合で行っても良い。
を図４に示す。映像信号には、映像信号処理回路４０１
で液晶の表示特性に合わせてガンマ補正を加え、レベル
変換回路４０２では電圧のシフトや反転を行い、Ｈドラ
イバー４０５を介して液晶表示素子４０７に印加され
る。従来の液晶表示素子と比較すると、液晶表示素子４
０７では見た目には低い電圧しか印加してないように見
える。その点を補うため、映像信号処理回路４０１では
従来より高い電圧になるように補正をかける。タイミン
グコントロール回路４０３は同期信号からＶドライバー
４０６他の回路の為の制御信号を生成し、ＣＯＭ信号発
生回路４０４は液晶表示素子４０７の共通電極に加える
電圧を発生する。先に説明した液晶表示素子に偏光板、
前述の駆動回路および筐体などを付加し、液晶表示装置
となる。従来例の図１９とは違いは、フレームメモリ４
００が無いこと、および映像信号処理回路４０１からの
出力電圧が異なる点である。なお、映像信号電圧の変換
は液晶表示素子４０７に入るまでにされていればよいた
め、映像信号処理回路４０１のみではなくレベル変換回
路４０２，Ｈドライバー４０５のいずれかあるいは３つ
総合で行っても良い。
【００１８】次に図１を用いてその動作を説明する。走
査信号はＧ配線１を通じて、映像信号はＤ配線２を通じ
てＴＦＴ４に加えられる。走査信号により、映像信号は
ＴＦＴ４を介してＬＣ５およびＳＣ６に書き込まれる。
書き込まれた信号電荷は、Ｒ７により徐々に放電され、
ＬＣ５に加わっている電圧も徐々に低下する。そのとき
の画素電圧（液晶５に加わる電圧）の波形は図５のよう
になる。液晶分子はその電圧に応じて分子の向きが変わ
り、その変わる周期が１フレーム（通常６０Ｈｚ前後）
と短いため、人間の目には判別できず中間的な明るさと
して認識され、かつ、液晶分子の方向成分に広がりがあ
るため視野角特性が平均化される。
査信号はＧ配線１を通じて、映像信号はＤ配線２を通じ
てＴＦＴ４に加えられる。走査信号により、映像信号は
ＴＦＴ４を介してＬＣ５およびＳＣ６に書き込まれる。
書き込まれた信号電荷は、Ｒ７により徐々に放電され、
ＬＣ５に加わっている電圧も徐々に低下する。そのとき
の画素電圧（液晶５に加わる電圧）の波形は図５のよう
になる。液晶分子はその電圧に応じて分子の向きが変わ
り、その変わる周期が１フレーム（通常６０Ｈｚ前後）
と短いため、人間の目には判別できず中間的な明るさと
して認識され、かつ、液晶分子の方向成分に広がりがあ
るため視野角特性が平均化される。
【００１９】本発明で設けた抵抗の抵抗値の好ましい範
囲は、まず、信号書き込み用の薄膜トランジスタのＯＦ
Ｆ状態の抵抗値よりも小さいことが挙げられる。書き込
み用のトランジスタと同等かそれより大きな抵抗だと、
書き込み用トランジスタからのリーク電流と放電電流が
等しいかリーク電流の方が大きいため、効果が判別でき
ない。
囲は、まず、信号書き込み用の薄膜トランジスタのＯＦ
Ｆ状態の抵抗値よりも小さいことが挙げられる。書き込
み用のトランジスタと同等かそれより大きな抵抗だと、
書き込み用トランジスタからのリーク電流と放電電流が
等しいかリーク電流の方が大きいため、効果が判別でき
ない。
【００２０】さらに好ましいのは、抵抗が無い場合に保
持される電荷を１００％とすると、その電荷が次回の書
き込みまでに１０％〜９０％になるように放電電流を設
定した場合である。電荷が９０％以上の場合は視野角の
拡大の効果がほとんど判別できず、１０％以下にした場
合は、駆動に必要な電圧が急激に増大し、駆動回路の耐
圧をかなりあげる必要があるのと、映像信号処理回路で
の補正が困難になった。
持される電荷を１００％とすると、その電荷が次回の書
き込みまでに１０％〜９０％になるように放電電流を設
定した場合である。電荷が９０％以上の場合は視野角の
拡大の効果がほとんど判別できず、１０％以下にした場
合は、駆動に必要な電圧が急激に増大し、駆動回路の耐
圧をかなりあげる必要があるのと、映像信号処理回路で
の補正が困難になった。
【００２１】従来例の図１８では、１フレーム時間に２
回書き込むことで、液晶に異なる電圧を印加したのに対
して、本発明では１フレーム時間に徐々に放電したこと
で液晶に異なる電圧を印加したことが異なる点である。
このようにして、フレームメモリを使用しないにもかか
わらず、時分割駆動と同様な広視野角化が実現でき、か
つ、フリッカーのない表示が得られた。
回書き込むことで、液晶に異なる電圧を印加したのに対
して、本発明では１フレーム時間に徐々に放電したこと
で液晶に異なる電圧を印加したことが異なる点である。
このようにして、フレームメモリを使用しないにもかか
わらず、時分割駆動と同様な広視野角化が実現でき、か
つ、フリッカーのない表示が得られた。
【００２２】本発明の液晶表示装置の第２の実施例の１
画素の回路図を図６に示す。前記第１の実施例のＲに変
わって、ＴＦＴ８を設け、そのゲート電極はＳＣ配線３
に接続されている。次に、この液晶表示素子のＴＦＴ基
板の平面図を図７に示す。１はＧ配線、２はＤ配線、３
はＳＣ配線、４０，４２はＴＦＴのそれぞれ半導体，ソ
ース電極、５０は液晶に電圧を印加するための画素電極
であり、ドレイン電極８１と半導体８０とソース電極８
２およびＳＣ配線３がゲート電極を兼ねることによりＴ
ＦＴを形成し、ドレイン電極８１は画素電極５０と接続
し、ソース電極８２はコンタクトホール６１を通じてＳ
Ｃ配線３と接続されている。
画素の回路図を図６に示す。前記第１の実施例のＲに変
わって、ＴＦＴ８を設け、そのゲート電極はＳＣ配線３
に接続されている。次に、この液晶表示素子のＴＦＴ基
板の平面図を図７に示す。１はＧ配線、２はＤ配線、３
はＳＣ配線、４０，４２はＴＦＴのそれぞれ半導体，ソ
ース電極、５０は液晶に電圧を印加するための画素電極
であり、ドレイン電極８１と半導体８０とソース電極８
２およびＳＣ配線３がゲート電極を兼ねることによりＴ
ＦＴを形成し、ドレイン電極８１は画素電極５０と接続
し、ソース電極８２はコンタクトホール６１を通じてＳ
Ｃ配線３と接続されている。
【００２３】次に図８に断面図を示す。この図は図７の
Ａ−Ａ′位置の縦断面図に相当する。本構造の製法は、
ガラス基板１００上にゲート電極１１０およびＳＣ電極
１３０をパターニングするとき、ＳＣ電極が半導体８０
の下まである点以外は前記第１の実施例と同じである。
前記第１の実施例では半導体の抵抗をそのまま抵抗とし
て用いていたが、本実施例では、ＳＣ配線をゲート電極
とするＴＦＴを形成しているため、静電気の影響などを
受けにくくなり、放電の電流が安定化するという利点が
ある。
Ａ−Ａ′位置の縦断面図に相当する。本構造の製法は、
ガラス基板１００上にゲート電極１１０およびＳＣ電極
１３０をパターニングするとき、ＳＣ電極が半導体８０
の下まである点以外は前記第１の実施例と同じである。
前記第１の実施例では半導体の抵抗をそのまま抵抗とし
て用いていたが、本実施例では、ＳＣ配線をゲート電極
とするＴＦＴを形成しているため、静電気の影響などを
受けにくくなり、放電の電流が安定化するという利点が
ある。
【００２４】本発明の液晶表示装置の第３の実施例の１
画素の回路図を図９に示す。前記第２の実施例と異なる
のは、ＴＦＴ８のゲート電極が、１水平走査時間前に走
査される走査信号配線（１ライン前のＧ配線１′）に接
続されている点である。次に平面図と断面図をそれぞれ
図１０と図１１に示す。１ライン前のＧ配線１′が半導
体８０の下にある点以外は第２の実施例と同じである。
図９のＧ配線１はＴＦＴ４を制御しているのだが、書き
込み時以外はマイナスの電位になっており、ＴＦＴ４に
流れる電流をごく微少で飽和安定化させてＯＦＦ状態を
保っている。１ライン前のＧ配線１′も同様な電位にな
っており、この電位をゲート電極に与えているため、Ｔ
ＦＴ８の放電電流も微少電流で飽和し、前記第２の実施
例よりいっそう放電電流が安定化するという利点があ
る。
画素の回路図を図９に示す。前記第２の実施例と異なる
のは、ＴＦＴ８のゲート電極が、１水平走査時間前に走
査される走査信号配線（１ライン前のＧ配線１′）に接
続されている点である。次に平面図と断面図をそれぞれ
図１０と図１１に示す。１ライン前のＧ配線１′が半導
体８０の下にある点以外は第２の実施例と同じである。
図９のＧ配線１はＴＦＴ４を制御しているのだが、書き
込み時以外はマイナスの電位になっており、ＴＦＴ４に
流れる電流をごく微少で飽和安定化させてＯＦＦ状態を
保っている。１ライン前のＧ配線１′も同様な電位にな
っており、この電位をゲート電極に与えているため、Ｔ
ＦＴ８の放電電流も微少電流で飽和し、前記第２の実施
例よりいっそう放電電流が安定化するという利点があ
る。
【００２５】本発明の液晶表示装置の第４の実施例の１
画素の回路図を図１２に示す。前記第２の実施例と異な
るのは、ＴＦＴ８のゲート電極は独立したＲ制御線９に
接続されている点である。次に平面図と断面図をそれぞ
れ図１３と図１４に示す。Ｒ制御線９（図１４ではＲ制
御電極１９０）を設け、それが半導体８０の下にある点
以外は第２の実施例と同じである。第２，３の実施例で
は、他の配線の電位を利用してＴＦＴ８の放電電流を安
定化していたが、本実施例ではＴＦＴ８の特性にあった
独立した電位を与えることが可能になった。ＴＦＴ８を
流れる電流が飽和するようにＲ制御線９にプラスの電位
を与えると、第３の実施例よりもバックライトや外光の
影響を受けにくくなり放電電流が安定化するという利点
がある。
画素の回路図を図１２に示す。前記第２の実施例と異な
るのは、ＴＦＴ８のゲート電極は独立したＲ制御線９に
接続されている点である。次に平面図と断面図をそれぞ
れ図１３と図１４に示す。Ｒ制御線９（図１４ではＲ制
御電極１９０）を設け、それが半導体８０の下にある点
以外は第２の実施例と同じである。第２，３の実施例で
は、他の配線の電位を利用してＴＦＴ８の放電電流を安
定化していたが、本実施例ではＴＦＴ８の特性にあった
独立した電位を与えることが可能になった。ＴＦＴ８を
流れる電流が飽和するようにＲ制御線９にプラスの電位
を与えると、第３の実施例よりもバックライトや外光の
影響を受けにくくなり放電電流が安定化するという利点
がある。
【００２６】
【発明の効果】以上説明したように、本発明によれば、
保持容量と並列に抵抗を設け、書き込まれた信号電荷を
徐々に放電させることにより、フレームメモリを使用し
ないにもかかわらず、時分割駆動と同様な広視野角化が
実現でき、かつ、フリッカーのない表示が得られる。
保持容量と並列に抵抗を設け、書き込まれた信号電荷を
徐々に放電させることにより、フレームメモリを使用し
ないにもかかわらず、時分割駆動と同様な広視野角化が
実現でき、かつ、フリッカーのない表示が得られる。
【００２７】また、本発明において、抵抗として薄膜ト
ランジスタを用い、そのゲート電極を保持容量配線と接
続した場合、静電気の影響を受けにくくなり、放電電流
を安定させるという利点を有する。
ランジスタを用い、そのゲート電極を保持容量配線と接
続した場合、静電気の影響を受けにくくなり、放電電流
を安定させるという利点を有する。
【００２８】さらに、本発明において、そのゲート電極
を１ライン前の走査信号配線と接続した場合、放電電流
が微少電流で飽和し、さらに放電電流が安定させられる
という利点を有する。
を１ライン前の走査信号配線と接続した場合、放電電流
が微少電流で飽和し、さらに放電電流が安定させられる
という利点を有する。
【００２９】さらにまた、本発明において、そのゲート
電極を独立の制御配線と接続し、トランジスタを流れる
電流が飽和するように、制御配線にプラスの電位を与え
た場合、バックライトや外光の影響を受けにくくなり、
さらに放電電流が安定させられるという利点を有する。
電極を独立の制御配線と接続し、トランジスタを流れる
電流が飽和するように、制御配線にプラスの電位を与え
た場合、バックライトや外光の影響を受けにくくなり、
さらに放電電流が安定させられるという利点を有する。
【図１】本発明の第１の実施例の回路図である。
【図２】本発明の第１の実施例の平面図である。
【図３】本発明の第１の実施例の断面図である。
【図４】本発明の第１〜４の実施例に共通の駆動回路の
ブロック図である。
ブロック図である。
【図５】本発明の第１〜４の実施例に共通の画素電圧波
形図である。
形図である。
【図６】本発明の第２の実施例の回路図である。
【図７】本発明の第２の実施例の平面図である。
【図８】本発明の第２の実施例の断面図である。
【図９】本発明の第３の実施例の回路図である。
【図１０】本発明の第３の実施例の平面図である。
【図１１】本発明の第３の実施例の断面図である。
【図１２】本発明の第４の実施例の回路図である。
【図１３】本発明の第４の実施例の平面図である。
【図１４】本発明の第４の実施例の断面図である。
【図１５】従来の液晶表示装置の１画素の回路図であ
る。
る。
【図１６】従来の液晶表示装置の１画素の平面図であ
る。
る。
【図１７】従来の液晶表示装置の１画素の断面図であ
る。
る。
【図１８】従来の液晶表示装置の画素電圧波形図であ
る。
る。
【図１９】従来の液晶表示装置の駆動回路のブロック図
である。
である。
１ Ｇ配線 １′ １ライン前のＧ配線 ２ Ｄ配線 ３ ＳＣ配線 ４，８ ＴＦＴ（薄膜トランジスタ） ５ ＬＣ（液晶） ６ ＳＣ（保持容量） ７ Ｒ（抵抗） ９ Ｒ制御線 ４０，８０ 半導体 ４２，８２ ソース電極 ５０ 画素電極 ６１ コンタクトホール ８１，１２０ ドレイン電極 ８３，８４ 接続電極 １００ ガラス基板 １０１ ゲート絶縁膜 １０２ パッシベーション膜 １１０ ゲート電極 １３０ ＳＣ電極 １９０ Ｒ制御電極 ２００ ガラス基板 ２０１ 対向電極 ３００ 液晶 ４００ フレームメモリ ４０１ 映像信号処理 ４０２ レベル変換 ４０３ タイミングコントロール ４０４ ＣＯＭ信号発生 ４０５ Ｈドライバー ４０６ Ｖドライバー ４０７ 液晶表示素子
Claims (7)
- 【請求項１】 走査信号により、映像信号を薄膜トラン
ジスタを介して画素電極と保持容量に書き込み、次回の
書き込みまでその信号を保持することで表示を行うアク
ティブマトリクス液晶表示装置において、保持容量と並
列に抵抗を設け、書き込まれた信号電荷を徐々に放電さ
せることを特徴とするアクティブマトリクス液晶表示装
置。 - 【請求項２】 前記抵抗は、半導体で形成されているこ
とを特徴とする請求項１記載のアクティブマトリクス液
晶表示装置。 - 【請求項３】 前記抵抗は薄膜トランジスタで形成さ
れ、そのゲート電極が保持容量配線と接続されているこ
とを特徴とする請求項１記載のアクティブマトリクス液
晶表示装置。 - 【請求項４】 前記抵抗は薄膜トランジスタで形成さ
れ、１水平走査時間前に走査される走査信号配線と、そ
のゲート電極が接続されていることを特徴とする請求項
１記載のアクティブマトリクス液晶表示装置。 - 【請求項５】 前記抵抗は薄膜トランジスタで形成さ
れ、走査信号配線および保持容量配線とは異なる、独立
の制御配線にそのゲート電極が接続されていることを特
徴とする請求項１記載のアクティブマトリクス液晶表示
装置。 - 【請求項６】 前記抵抗を形成する薄膜トランジスタを
流れる電流が飽和するように、前記制御配線にプラスの
電位を与えたことを特徴とする請求項５記載のアクティ
ブマトリクス液晶表示装置。 - 【請求項７】 前記抵抗の抵抗値は、信号書き込み用の
薄膜トランジスタのＯＦＦ状態の抵抗値よりも小さく、
かつ、抵抗が無い場合に保持される電荷を１００％とす
ると、その電荷が次回の書き込みまでに１０％〜９０％
になるように放電電流が設定されていることを特徴とす
る請求項１〜６に記載のアクティブマトリクス液晶表示
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16435395A JP2677260B2 (ja) | 1995-06-29 | 1995-06-29 | アクティブマトリクス液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16435395A JP2677260B2 (ja) | 1995-06-29 | 1995-06-29 | アクティブマトリクス液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0915641A JPH0915641A (ja) | 1997-01-17 |
| JP2677260B2 true JP2677260B2 (ja) | 1997-11-17 |
Family
ID=15791547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16435395A Expired - Fee Related JP2677260B2 (ja) | 1995-06-29 | 1995-06-29 | アクティブマトリクス液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2677260B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4882140B2 (ja) * | 1999-06-25 | 2012-02-22 | 日本電気株式会社 | マルチドメイン液晶表示装置 |
| KR100379287B1 (ko) * | 1999-06-25 | 2003-04-10 | 닛뽄덴끼 가부시끼가이샤 | 멀티 도메인 액정 표시장치 |
| JP2001053283A (ja) | 1999-08-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2003043949A (ja) * | 2001-07-30 | 2003-02-14 | Advanced Display Inc | 平面型表示装置 |
| WO2010021210A1 (ja) * | 2008-08-18 | 2010-02-25 | シャープ株式会社 | アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機 |
| CN101714546B (zh) * | 2008-10-03 | 2014-05-14 | 株式会社半导体能源研究所 | 显示装置及其制造方法 |
| WO2011155300A1 (ja) * | 2010-06-08 | 2011-12-15 | シャープ株式会社 | 表示パネル、および、液晶表示装置 |
| KR101702105B1 (ko) * | 2010-06-16 | 2017-02-03 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 구동 방법 |
| US9865621B2 (en) | 2013-06-10 | 2018-01-09 | Sharp Kabushiki Kaisha | Display device |
| JP2014212337A (ja) * | 2014-06-30 | 2014-11-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1995
- 1995-06-29 JP JP16435395A patent/JP2677260B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0915641A (ja) | 1997-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8194201B2 (en) | Display panel and liquid crystal display including the same | |
| KR0177016B1 (ko) | 액정표시장치 | |
| US7084849B2 (en) | Liquid crystal display device | |
| US8432344B2 (en) | Liquid crystal display | |
| US7705819B2 (en) | Display device | |
| US8531371B2 (en) | Liquid crystal display and driving method thereof | |
| US7990504B2 (en) | Liquid crystal display and driving method thereof | |
| US20100123842A1 (en) | Liquid crystal display and driving method thereof | |
| KR20100128803A (ko) | 액정 표시 장치 | |
| US20100045884A1 (en) | Liquid Crystal Display | |
| KR20130025066A (ko) | 액정 표시 장치 | |
| JP2006330609A (ja) | 液晶表示装置 | |
| JP2677260B2 (ja) | アクティブマトリクス液晶表示装置 | |
| JP3292520B2 (ja) | 液晶表示装置 | |
| US20040119672A1 (en) | Liquid crystal display device and driving method thereof | |
| US7728804B2 (en) | Liquid crystal display device and driving method thereof | |
| US20130147783A1 (en) | Pixel circuit and display device | |
| KR101152138B1 (ko) | 액정 표시 장치, 액정 패널 및 구동 방법 | |
| JP4326242B2 (ja) | 液晶表示装置 | |
| US7903065B2 (en) | Liquid crystal display and driving method | |
| KR20040021893A (ko) | 액정 표시 장치 및 그 구동 방법 | |
| JP2002023180A (ja) | 平面表示装置 | |
| JP4726291B2 (ja) | 平面表示装置 | |
| JP3677969B2 (ja) | 液晶表示パネルの駆動装置、液晶表示装置及び電子機器 | |
| JP2004046180A (ja) | 表示装置およびそれを備えた電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970624 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070725 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100725 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |