JP3196378B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP3196378B2 JP3196378B2 JP32443592A JP32443592A JP3196378B2 JP 3196378 B2 JP3196378 B2 JP 3196378B2 JP 32443592 A JP32443592 A JP 32443592A JP 32443592 A JP32443592 A JP 32443592A JP 3196378 B2 JP3196378 B2 JP 3196378B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- insulating film
- interlayer insulating
- crystal display
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
駆動することにより、表示を行う液晶表示装置に関す
る。
である。従来、薄膜トランジスタを有する液晶表示装置
では、表示画像のコントラストおよび色再現性を向上さ
せるために配線と画素電極のすき間からの光漏れを防ぐ
ために、対向基板側に遮光性のある金属等によりブラッ
クマトリックスを設けていた。従って、薄膜トランジス
タを形成した基板と対向基板との組み合わせずれを考慮
して10μm以上の合わせマージンが必要となる。ま
た、ソース配線と画素電極は同一平面上にあるために、
両者を電気的に分離するための間隙が必要である。以上
の理由から、液晶表示装置の画素部の開口率は減少す
る。これらの問題を解決するために、図2(a)から
(c)に示されるような方法が考案されている。図2
(a)は、薄膜トランジスタが形成された基板の平面図
を示し、図2(b)および(c)は、それぞれ図2
(a)におけるAA部およびBB部の断面図を示す。本
方式の特徴は、前記薄膜トランジスタのソース配線なら
びにゲート配線と画素電極を層間絶縁膜で分離し、各々
が異なる平面に形成されることにより、前記薄膜トラン
ジスタのソース配線とゲート配線が、ブラックマトリッ
クスを兼ねるように構成されている。
晶表示装置では、画素部の開口率の向上と共に、液晶表
示装置内に入射した光が散乱して、散乱光が薄膜トラン
ジスタに入射し、薄膜トランジスタの特性を変化させる
問題があった。
に配列された複数のソース線と複数のゲート線と、前記
各ソース線と前記各ゲート線に接続されたトランジスタ
と、前記トランジスタに接続された画素電極とを有する
基板と、対向基板とで液晶を挟む液晶表示装置であっ
て、前記ゲート線上に形成された第1層間絶縁膜と、前
記第1層間絶縁膜上に形成された前記ソース線と、前記
ソース線上に形成された第2層間絶縁膜と、前記第2層
間絶縁膜上に形成され、前記ゲート線に隣接する前記画
素電極の端部及び前記ゲート線に重なるように島状に形
成された遮光膜と、前記遮光膜上に形成され平坦化され
た第3層間絶縁膜と、前記第3層間絶縁膜上に形成され
前記遮光膜と電気的に接続された画素電極とを具備する
ことを特徴とするまた、本発明は、マトリクス状に配列
された複数のソース線と複数のゲート線と、前記各ソー
ス線と前記各ゲート線に接続されたトランジスタと、前
記トランジスタに接続された画素電極とを有する基板
と、対向基板とで液晶を挟む液晶表示装置であって、前
記ソース線に対して層間絶縁膜を介して形成され、前記
ゲート線に隣接する前記画素電極の端部及び前記ゲート
線に重なるように島状に形成された遮光膜を有し、前記
遮光膜は層間絶縁膜を介して前記液晶層側に設けられた
前記画素電極に電気的に接続されていると共に、前記ゲ
ート線と前記遮光膜間の層間絶縁膜の比誘電率は、前記
遮光膜と前記画素電極間の層間絶縁膜の比誘電率よりも
大きいことを特徴とする。
装置の一実施例を示す平面図および断面図である。図3
(a)は平面図を示し、図3(b)および(c)は、そ
れぞれ図3(a)におけるAA部およびBB部での断面
図を示す。石英やガラスなどの透明基板301上に設け
られた薄膜トランジスタのゲート配線302、前記ゲー
ト配線と薄膜トランジスタのソース配線を絶縁分離する
第一の層間絶縁膜303、AlやMo、Cr、Taなど
の金属で形成され、薄膜トランジスタのゲート配線と直
交するブラックマトリックスを兼ねるソース配線30
4、前記ゲート配線と平行な遮光部307を絶縁分離す
る第二の層間絶縁膜305、前段の薄膜トランジスタの
ゲート配線306に重なり、かつ前記ゲート線306と
平行で島状に形成された遮光部307、前記の遮光部3
07と、薄膜トランジスタのドレイン電極308および
画素電極310とを絶縁分離する第三の層間絶縁膜30
9を示す。なお、311は画素電極310と前段のゲー
ト配線306に平行に重なる遮光部307とを電気的に
接続するためのコンタクトホールである。
やMo、Cr、Ta、Ni、Cuなどの導電性を有する
金属を用いると、前記遮光部307と前段のゲート線3
06との重なり部に、保持容量C0が生じる。また、前
段の画素電極310遮光部307との重なり部に、容量
C1が生じる。液晶表示装置の表示品質を劣化させない
ためには、前記の容量C0が容量C1に比べて、十分に大
きくなるようにすることが必要である。従って、前記の
第一の層間絶縁膜303ならびに第二の層間絶縁膜30
5には、SiO2やSiNxなどの比誘電率の大きい絶縁
膜を用いることが好ましく、前記の第三の層間絶縁膜3
09には、ポリイミド系樹脂・アクリル系樹脂・フッ素
系樹脂などの比誘電率が小さい有機絶縁膜を1〜5μm
程度と厚く塗布することが好ましく、さらに平坦化効果
もあり液晶の配向性も改善される。図4は、本発明の液
晶表示装置を示す斜視図である。図3(a)から(c)
に示した構造をもつ薄膜トランジスタが形成された基板
を用いることにより、対向基板側のブラックマトリック
スが廃止され、従って表示部分の開口率を大きくできる
と同時に、対向基板と薄膜トランジスタが形成された基
板との貼り合わせが容易になる。
示装置の関連技術を示す平面図および断面図である。図
5(a)は平面図を示し、図5(b)および(c)は、
それぞれ図5(a)のAA部ならびにBB部の断面図を
示す。図5(a)から(c)においても、島状に形成さ
れた遮光部502と前段のゲート線504との重なり部
に形成される保持容量C2と、島状に形成された遮光部
502と前段の画素電極501との重なり部に形成され
る容量C3において、前記容量C2が容量C3よりも十分
に大きくなるようにすればよい。従って、前記の第一の
層間絶縁膜507には、SiO2やSiNxなどの比誘電
率の大きい絶縁膜を用いることが好ましく、前記の第二
の層間絶縁膜506には、ポリイミド系樹脂・アクリル
系樹脂・フッ素系樹脂などの比誘電率が小さい有機絶縁
膜を1〜5μm程度と厚く塗布することが好ましく、さ
らに平坦化効果もあり液晶の配向性も改善される。図5
(a)から(c)において、前記ゲート配線504に平
行に重なる遮光部502として、薄膜トランジスタのソ
ース配線505の層を島状に形成することも可能であ
る。
示装置の別の関連技術を示す平面図および断面図であ
る。図6(a)は平面図を示し、図6(b)および
(c)は、それぞれ図6(a)のAA部ならびにBB部
の断面図を示す。
技術の斜視図を示す。図5(a)から(c)に示された
構造をもつ薄膜トランジスタ、または図6(a)から
(c)に示された構造をもつ薄膜トランジスタが形成さ
れた基板を用いる場合、ソース配線・ゲート配線の一部
・ゲート配線に平行に重なる遮光部がブラックマトリッ
クスとる。なお、ゲート配線に平行に設けられた遮光部
とソース配線の隙間(薄膜トランジスタの部分)からの
光の漏れは、対向基板側に遮光部を島状に形成する。従
って表示部分の開口率を減じることなく、十分な保持容
量をもつ液晶表示装置が作製できる。
以下の通りである。
内で光が散乱して、薄膜トランジスタの特性が変化する
のを防止できる。
置の斜視図である。
た液晶表示装置にもちいる薄膜トランジスタの従来例の
平面図および断面図である。
一実施例を示す平面図および断面図である。
である。
関連技術を示す平面図および断面図である。
他の関連技術を示す平面図および断面図である。
視図である。
Claims (2)
- 【請求項1】 マトリクス状に配列された複数のソース
線と複数のゲート線と、前記各ソース線と前記各ゲート
線に接続されたトランジスタと、前記トランジスタに接
続された画素電極とを有する基板と、対向基板とで液晶
を挟む液晶表示装置であって、 前記ゲート線上に形成された第1層間絶縁膜と、前記第
1層間絶縁膜上に形成された前記ソース線と、前記ソー
ス線上に形成された第2層間絶縁膜と、前記第2層間絶
縁膜上に形成され、前記ゲート線に隣接する前記画素電
極の端部及び前記ゲート線に重なるように島状に形成さ
れた遮光膜と、前記遮光膜上に形成され平坦化された第
3層間絶縁膜と、前記第3層間絶縁膜上に形成され前記
遮光膜と電気的に接続された画素電極とを具備すること
を特徴とする液晶表示装置。 - 【請求項2】 マトリクス状に配列された複数のソース
線と複数のゲート線と、前記各ソース線と前記各ゲート
線に接続されたトランジスタと、前記トランジスタに接
続された画素電極とを有する基板と、対向基板とで液晶
を挟む液晶表示装置であって、 前記ソース線に対して層間絶縁膜を介して形成され、前
記ゲート線に隣接する前記画素電極の端部及び前記ゲー
ト線に重なるように島状に形成された遮光膜を有し、前
記遮光膜は層間絶縁膜を介して前記液晶層側に設けられ
た前記画素電極に電気的に接続されていると共に、前記
ゲート線と前記遮光膜間の層間絶縁膜の比誘電率は、前
記遮光膜と前記画素電極間の層間絶縁膜の比誘電率より
も大きいことを特徴とする液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32443592A JP3196378B2 (ja) | 1992-12-03 | 1992-12-03 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32443592A JP3196378B2 (ja) | 1992-12-03 | 1992-12-03 | 液晶表示装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001006847A Division JP3277934B2 (ja) | 2001-01-15 | 2001-01-15 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06175156A JPH06175156A (ja) | 1994-06-24 |
JP3196378B2 true JP3196378B2 (ja) | 2001-08-06 |
Family
ID=18165779
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32443592A Expired - Lifetime JP3196378B2 (ja) | 1992-12-03 | 1992-12-03 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3196378B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001125510A (ja) * | 1995-11-17 | 2001-05-11 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型el表示装置 |
JP2001109402A (ja) * | 1995-11-17 | 2001-04-20 | Semiconductor Energy Lab Co Ltd | 表示装置 |
US5985740A (en) * | 1996-01-19 | 1999-11-16 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device including reduction of a catalyst |
JP3191745B2 (ja) | 1997-04-23 | 2001-07-23 | 日本電気株式会社 | 薄膜トランジスタ素子及びその製造方法 |
JP2001305557A (ja) | 2000-04-21 | 2001-10-31 | Nec Corp | 液晶表示装置 |
JP4089529B2 (ja) * | 2003-06-30 | 2008-05-28 | セイコーエプソン株式会社 | アクティブマトリックス型液晶表示装置 |
US9305496B2 (en) | 2010-07-01 | 2016-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Electric field driving display device |
-
1992
- 1992-12-03 JP JP32443592A patent/JP3196378B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH06175156A (ja) | 1994-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3401589B2 (ja) | Tftアレイ基板および液晶表示装置 | |
US6028652A (en) | Array substrate for display device and manufacturing method thereof | |
KR101225440B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
US6400436B1 (en) | In-plane switching mode liquid crystal display device with specific arrangement of common bus line, data electrode and common electrode | |
JP3433779B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
JP3675427B2 (ja) | 半透過・反射型液晶装置、およびそれを用いた電子機器 | |
EP1666963B1 (en) | Thin film transistor array panel for liquid crystal display device and manufacturing method thereof | |
JP3269787B2 (ja) | 液晶表示装置 | |
US6912024B2 (en) | Array substrate of liquid crystal display device having thin film transistor on color filter structure and method of fabricating the same | |
EP0762180A1 (en) | Transmissive display device | |
US6208390B1 (en) | Electrode substrate resistant to wire breakage for an active matrix display device | |
JP2760462B2 (ja) | アクティブマトリクス基板 | |
JP4663069B2 (ja) | 液晶表示装置 | |
JP3127619B2 (ja) | アクティブマトリクス基板 | |
JPH1096949A (ja) | アクティブマトリクス型液晶表示装置 | |
JP3196378B2 (ja) | 液晶表示装置 | |
KR100482167B1 (ko) | 액정표시장치및그제조방법 | |
JP2741769B2 (ja) | 液晶表示装置 | |
JP2870075B2 (ja) | 薄膜トランジスタパネル及び液晶表示装置 | |
JP2851310B2 (ja) | 液晶表示装置 | |
JP2702319B2 (ja) | アクティブマトリクス基板 | |
JP2803677B2 (ja) | 液晶表示装置 | |
JP3113480B2 (ja) | 液晶表示装置 | |
JP2852073B2 (ja) | 液晶表示装置 | |
JP2950737B2 (ja) | アクティブマトリクス基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090608 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130608 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130608 Year of fee payment: 12 |