JP2017053899A - 表示装置 - Google Patents

Abstract

【課題】実施形態の課題は、光リークを防止するとともに半導体素子の駆動特性のばらつきを無くし、良好な表示品位を得られる表示装置を提供することにある。【解決手段】実施形態に係る表示装置は、複数の画素を含む表示領域、および表示領域のほぼ全面を覆う遮光層ＬＳが設けられた第１基板と、第２基板と、第１基板と第２基板との間に設けられた液晶層と、を備えている。画素の各々は、絶縁層を挟んで遮光層に対向しているとともに電極面積が互いに異なる第１画素電極２０Ｒおよび第２画素電極２０Ｂと、第１画素電極に接続された第１半導体素子ＴＲ１と、第２画素電極に接続された第２半導体素子ＴＲ２と、第１半導体素子に導通する第１補助容量ＡＣ１を形成した第１容量電極と、第２半導体素子に導通する第２補助容量ＡＣ２を形成した、第１容量電極の電極面積と異なる電極面積を有する第２容量電極と、を備えている。【選択図】図３

Description

ここで述べる実施形態は、表示装置に関する。

近年、スマートフォンなどに連携してネットワークに接続できるウエラブルデバイスが普及期を迎えており、時計、ナビゲーション、スポーツや健康管理などの新たな用途が広がっている。ウエラブルデバイスは、主に長時間身に着けて使用される。そのため、ウエラブルデバイスの表示装置としては、バックライトを使用しない低消費電力のメリットから反射型の表示装置が多く用いられている。

一方、ウエラブルデバイスは主に屋外で使用され、表示装置は強外光に晒される。そのため、表示装置を構成する半導体素子の光リークを生じ易い。このような光リークは、低消費電力化につながる表示装置の低周波駆動の妨げになる。光リークは、半導体素子に対向する金属遮光層を設けることにより解消可能である。しかしながら、金属遮光層を設けた場合、画素面積の異なる複数種類の画素電極と金属遮光層との間に形成される容量は、画素電極ごとに大きさが相違する。その結果、半導体素子の駆動特性にばらつきが生じ、表示品位に悪影響を与える。

特開２００２−３６５６６４号公報

この発明の実施形態の課題は、光リークを防止するとともに半導体素子の駆動特性のばらつきを無くし、良好な表示品位を得られる液晶表示装置を提供することにある。

実施形態に係る表示装置は、複数の画素を含む表示領域、複数の信号線、複数の容量線、および前記表示領域のほぼ全面を覆う遮光層が設けられた第１基板と、前記第１基板に対向して配置された第２基板と、前記第１基板と第２基板との間に設けられた液晶層と、を備えている。前記画素の各々は、絶縁層を挟んで前記遮光層に対向する第１画素電極と、前記絶縁層を挟んで前記遮光層に対向しているとともに、前記第１画素電極の電極面積と異なる電極面積を有する第２画素電極と、前記信号線および前記第１画素電極に接続された第１半導体素子と、前記信号線および前記第２画素電極に接続された第２半導体素子と、前記第１半導体素子に導通しているとともに絶縁層を挟んで前記容量線に対向し第１補助容量を形成した第１容量電極と、前記第２半導体素子に導通しているとともに絶縁層を挟んで前記容量線に対向し第２補助容量を形成した、前記第１容量電極の電極面積と異なる電極面積を有する第２容量電極と、を備えている。

図１は、第１の実施形態に係る液晶表示装置を概略的に示す斜視図。 図２は、前記液晶表示装置のアレイ基板上の複数画素を概略的に示す平面図。 図３は、１画素を拡大して示す平面図。 図４は、画素電極および遮光層を省略した状態の１画素を拡大して示す平面図。 図５は、図４の線Ａ−Ａに沿った液晶表示パネルの断面図。 図６は、第２の実施形態に係る液晶表示装置におけるアレイ基板上の複数画素を概略的に示す平面図。 図７は、前記アレイ基板の１画素を拡大して示す平面図。 図８は、第２の実施形態において、画素電極および遮光層を省略した状態の１画素を拡大して示す平面図。 図９は、第３の実施形態に係る液晶表示装置の液晶表示パネルの断面図。

以下、図面を参照しながら、この発明の実施形態について詳細に説明する。
なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更であって容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

実施形態においては、表示装置の一例として、液晶表示装置を開示する。この液晶表示装置は、例えば、時計、ナビゲーション等のウエラブルデバイス、スマートフォン、タブレット端末、携帯電話端末、パーソナルコンピュータ、テレビ受像装置、車載装置、ゲーム機器等の種々の装置に用いることができる。

（第１の実施形態）
図１は、第１の実施形態に係る液晶表示装置を示す斜視図である。
液晶表示装置１０は、アクティブマトリクス型の液晶表示パネル１２、液晶表示パネル１２を駆動する駆動ＩＣチップＩＣ、制御モジュール１４、フレキシブル配線基板１５などを備えている。

液晶表示パネル１２は、矩形平板状のアレイ基板（第１基板）ＡＲと、アレイ基板ＡＲに対向配置された矩形平板状の対向基板（第２基板）ＣＴと、アレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層と、を備えている。対向基板ＣＴの周縁部は、シール材によりアレイ基板ＡＲに貼り合わされている。液晶表示パネル１２は、画像を表示する矩形状の表示領域（アクティブ領域）ＤＡと、この表示領域ＤＡの周囲に位置する矩形枠状の非表示領域ＮＤＡと、を有している。液晶表示パネル１２は、表示領域ＤＡにおいてマトリクス状に配列された複数の画素（主画素あるいは単位画素）ＰＸを備えている。駆動ＩＣチップＩＣは、アレイ基板ＡＲの周縁部に実装されている。フレキシブル配線基板１５は、液晶表示パネル１２と制御モジュール１４とを接続している。

液晶表示パネル１２は、一例では、外光や補助光といった表示面側からの入射光を画素ＰＸで選択的に反射させることで画像を表示する反射表示機能を備えた反射型である。このような反射型の液晶表示パネル１２に対しては、対向基板ＣＴと対向する側に補助光源としてフロントライトユニットを配置しても良い。液晶表示パネル１２は、表示モードとして、主として基板主面に略垂直な縦電界を利用する縦電界モードに対応した構成を有していても良いし、主として基板主面に略平行な横電界を利用する横電界モードに対応した構成を有していても良い。

一例では、カラー画像を構成する最小単位である画素ＰＸは、後述するように、赤色を表示するサブ画素ＰＲ、緑色を表示するサブ画素ＰＧ、青色を表示するサブ画素ＰＢ、および白色を表示するサブ画素ＰＷを含んでいる。また、画素ＰＸは、さらに他の色（例えば、黄色、薄い青色、薄い赤色、実質的に透明など）のサブ画素を含んでいても良い。

図２は、アレイ基板ＡＲ上の複数画素ＰＸを概略的に示す平面図、図３は、１画素を拡大して示す平面図である。

図２および図３に示すように、アレイ基板ＡＲの表示領域ＤＡのほぼ全面に亘って、遮光層（遮光膜）ＬＳが設けられている。アレイ基板ＡＲ上の各画素ＰＸは、例えば、スクエア異形画素として構成されている。すなわち、各画素ＰＸは、それぞれ矩形状の第１画素電極（赤色用の画素電極）２０Ｒ、第２画素電極（青色用の画素電極）２０Ｂ、第３画素電極（白用の画素電極）２０Ｗ、および第４画素電極（緑色用の画素電極）２０Ｇの４つの画素電極を有している。第１画素電極２０Ｒは、第２画素電極２０Ｂよりも大きいサイズに形成され、第２画素電極２０Ｂよりも大きい画素面積を有している。第４画素電極２０Ｇは第１画素電極２０Ｒとほぼ同一のサイズに形成され、第３画素電極２０Ｗよりも大きな画素面積を有している。第３画素電極２０Ｗは第２画素電極２０Ｂとほぼ同一のサイズに形成されている。このように、画素ＰＸは、２つの大きいサイズの画素電極２０Ｒ、２０Ｇ、および２つの小さいサイズの画素電極２０Ｂ、２０Ｗで構成されている。第１画素電極２０Ｒおよび第４画素電極２０Ｇは、第１方向（Ｘ方向）に並んで設けられ、第２画素電極２０Ｂおよび第３画素電極２０Ｗは、第１方向（Ｘ方向）に並んで設けられている。第１画素電極２０Ｒおよび第２画素電極２０Ｂは、第１方向と直交する第２方向（Ｙ方向）に並んで設けられている。

第１画素電極２０Ｒ、第２画素電極２０Ｂ、第３画素電極２０Ｗ、および第４画素電極２０Ｇは、絶縁層を挟んで遮光層ＬＳに対向し、それぞれ画素電極の大きさに対応する大きさの第１、第２、第３、第４主容量ＭＣ１、ＭＣ２、ＭＣ３、ＭＣ４を構成している。また、画素ＰＸは、第１画素電極２０Ｒおよび第４画素電極２０Ｇの下方を第１方向Ｘに沿って延びる第１容量線ＣＳ１と、第２画素電極２０Ｂおよび第３画素電極２０Ｗの下方を第１方向Ｘに沿って延びる第２容量線ＣＳ２と、第１、第２、第３、第４容量電極ＣＥ１、ＣＥ２、ＣＥ３、ＣＥ４とを有している。

第１容量電極ＣＥ１は、第１画素電極２０Ｒと対向する領域において、第１容量線ＣＳ１の一部に絶縁層を挟んで対向配置され、第１補助容量ＡＣ１を構成している。第４画素電極２０Ｇと対向する領域において、第４容量電極ＣＥ４は、第１容量線ＣＳ１の一部に絶縁層を挟んで対向配置され、第４補助容量ＡＣ４を構成している。第２容量電極ＣＥ２は、第２画素電極２０Ｂと対向する領域において、第２容量線ＣＳ２の一部に絶縁層を挟んで対向配置され、第２補助容量ＡＣ２を構成している。第３画素電極２０Ｗと対向する領域において、第３容量電極ＣＥ３は、第２容量線ＣＳ２の一部に絶縁層を挟んで対向配置され、第３補助容量ＡＣ３を構成している。

第１容量電極ＣＥ１および第４容量電極ＣＥ４は、互いにほぼ同一のサイズに形成され、また、第２容量電極ＣＥ２よりも小さいサイズに形成され、第２容量電極ＣＥ２よりも小さい電極面積を有している。第２容量電極ＣＥ２および第３容量電極ＣＥ３は、互いにほぼ同一のサイズに形成され、また、第１容量電極ＣＥ１よりも大きいサイズに形成されている。これにより、第１補助容量ＡＣ１および第４補助容量ＡＣ４は、第２補助容量ＡＣ２および第３補助容量ＡＣ３よりもそれぞれ小さい容量となっている。
更に、大きい画素面積を有する第１画素電極２０Ｒで構成される第１主容量ＭＣ１と第１補助容量ＡＣ１との合計容量が、小さい画素面積を有する第２画素電極２０Ｂで構成される第２主容量ＭＣ２と第２補助容量ＡＣ２との合計容量とほぼ等しくなるように、各電極サイズを設定している。このように、主容量と補助容量との合計容量は、４つの画素電極で互いに等しくなっている。

次に、アレイ基板ＡＲおよび対向基板ＣＴについてより詳細に説明する。
図４は、画素電極および遮光層を省略した状態の１画素を拡大して示す平面図、図５は、図３の線Ａ−Ａに沿った液晶表示パネルの断面図である。
図５に示すように、液晶表示パネル１２は、アレイ基板ＡＲ、アレイ基板と対向した対向基板ＣＴ、および、アレイ基板ＡＲと対向基板ＣＴとの間に封入された液晶層ＬＣと、を備えている。

図４および図５に示すように、アレイ基板ＡＲは、ガラス基板や樹脂基板などの光透過性を有する絶縁基板１６を用いて形成されている。アレイ基板ＡＲは、絶縁基板１６の上に、各画素ＰＸを構成する画素電極、薄膜トランジスタ（半導体素子）ＴＲ、蓄積容量、並びに、ゲート線駆動回路および信号線駆動回路を備えている。

絶縁基板１６の内面１６Ａは、第１絶縁層（アンダーコート層）１８より覆われている。第１絶縁層１８は、シリコン酸化物（ＳｉＯ_ｘ）、シリコン酸窒化物（ＳｉＯＮ_ｙ）などによって形成されている。
本実施形態では、１画素について、４つの薄膜トランジスタ（半導体素子）ＴＲ１〜ＴＲ４が設けられている。各薄膜トランジスタは、第１絶縁層１８上に設けられた半導体層ＳＣ、第２絶縁層２０を挟んで半導体層ＳＣの上に設けられたゲート電極ＧＥ１、ＧＥ２、これらのゲート電極ＧＥ１、ＧＥ２を覆う第３絶縁層２２上に設けられたソース電極ＳＥおよびドレイン電極ＤＥを有し、トップゲート型のトランジスタを構成している。各薄膜トランジスタＴＲ１〜ＴＲ４は、２つのゲート電極を有するダブルゲート型として構成されている。

第１絶縁層１８の上に、例えば、低温ポリシリコンからなる半導体層ＳＣが形成されている。半導体層ＳＣは、細長い矩形状（直線状）にパターニングされている。半導体層ＳＣは、２つのチャネル領域、これらのチャネル領域間に位置し、不純物としてリンがドープされた低濃度不純物領域、チャネル領域を挟んだ両側にそれぞれ位置し、例えば、リンがドープされたソース領域ＳＣＳ及びドレイン領域ＳＣＤを有している。ソース領域ＳＣＳ及びドレイン領域ＳＣＤは、チャネル領域よりも低抵抗化されている。
半導体層ＳＣのドレイン領域ＳＣＤは、所定サイズの矩形状に形成され、それぞれ前述した第１、第２、第３、第４容量電極ＣＥ１、ＣＥ２、ＣＥ３、ＣＥ４を構成している。

半導体層ＳＣ上に第２絶縁層（ゲート絶縁層）２０が形成され、半導体層ＳＣを覆っている。薄膜トランジスタＴＲ１〜ＴＲ４を構成するゲート電極ＧＥ１、ＧＥ２が第２絶縁層２０上に設けられ、半導体層ＳＣのチャネル領域とそれぞれ対向している。ゲート電極ＧＥ１、ＧＥ２は、配線材料によって形成され、例えば、モリブデン、タングステン、アルミニウム、チタンなどの金属材料あるいはこれらの金属材料を含む合金などによって形成されている。ゲート電極ＧＥ１、ＧＥ２は、例えばゲート電極と同一層に設けられたゲート線Ｇと電気的に接続され、あるいは、ゲート線Ｇと一体に形成されている。本実施形態において、ゲート線Ｇは、第２絶縁層２０上に形成され、各画素ＰＸのほぼ中央部を通って第１方向Ｘにそれぞれ延びている。

第２絶縁層２０上に、複数の第１容量線ＣＳ１および複数の第２容量線ＣＳ２が設けられ、それぞれ第１方向Ｘに沿って互いに平行に延出している。１画素ＸＰに第１および第２容量線ＣＳ１、ＣＳ２が延在し、ゲート線Ｇの両側に位置している。第１容量線ＣＳ１および第２容量線ＣＳ２は、例えば、モリブデン、タングステン、アルミニウム、チタンなどの金属材料あるいはこれらの金属材料を含む合金などによって形成されている。

第１容量線ＣＳ１の複数個所は、幅広に形成され、それぞれ容量電極ＣＳ１ａ、ＣＳ１ｂを構成している。容量電極ＣＳ１ａ、ＣＳ１ｂは、第１容量電極ＣＥ１、第４容量電極ＣＥ４にそれぞれ対応するサイズの矩形状に形成されている。容量電極ＣＳ１ａ、ＣＳ１ｂは、それぞれ第２絶縁層２０を挟んで第１容量電極ＣＥ１、第４容量電極ＣＥ４と対向配置され、これらの容量電極により、ＭＩＭ型の第１補助容量ＡＣ１および第４補助容量ＡＣ４を形成している。第１補助容量ＡＣ１および第４補助容量ＡＣ４は、それぞれ薄膜トランジスタＴＲ１、ＴＲ４のドレインに導通している。

第２容量線ＣＳ２の複数個所は、幅広に形成され、それぞれ容量電極ＣＳ２ａ、ＣＳ２ｂを構成している。容量電極ＣＳ２ａ、ＣＳ２ｂは、第２容量電極ＣＥ２、第３容量電極ＣＥ３にそれぞれ対応するサイズの矩形状に形成されている。容量電極ＣＳ２ａ、ＣＳ２ｂは、それぞれ第２絶縁層２０を挟んで第２容量電極ＣＥ２、第３容量電極ＣＥ３と対向配置され、これらの容量電極により、ＭＩＭ型の第２補助容量ＡＣ２および第３補助容量ＡＣ３を形成している。第２補助容量ＡＣ２および第３補助容量ＡＣ３は、それぞれ薄膜トランジスタＴＲ２、ＴＲ３のドレインに導通している。

ゲート電極ＧＥ１、ＧＥ２を含むゲート線Ｇ、第１、第２容量線ＣＳ１、ＣＳ２、および、第２絶縁層２０は、第３絶縁層２２によって覆われている。第３絶縁層２２を形成する材料としては、シリコン酸化物（ＳｉＯ_ｘ）、シリコン酸窒化物（ＳｉＯＮ_ｙ）等が利用可能である。

薄膜トランジスタＴＲを構成するソース電極ＳＥ及びドレイン電極ＤＥが、第３絶縁層２２の上に形成されている。１つの画素ＰＸに対して、４本の第１ないし第４信号線Ｓ１、Ｓ２、Ｓ３、Ｓ４が、第３絶縁層２２の上に形成され、それぞれ第２方向Ｙに沿って延びている。薄膜トランジスタＴＲ１のソース電極ＳＥは、第３絶縁層２２を貫通するコンタクトホールＣＨ１を介して半導体層ＳＣのソース領域ＳＣＳにコンタクトしている。ソース電極ＳＥは、第１信号線Ｓ１に接続され、あるいは、第１信号線Ｓ１と一体に形成されている。
同様に、薄膜トランジスタＴＲ２、ＴＲ３、ＴＲ３のソース電極ＳＥは、それぞれ第２、第３、第４信号線Ｓ２、Ｓ３、Ｓ４と一体に形成され、それぞれコンタクトホールＣＨ１を介して半導体層ＳＣのソース領域ＳＣＳにコンタクトしている。
これらのソース電極ＳＥ、ドレイン電極ＤＥおよび各信号線は、同一の配線材料によって形成することができる。

図３および図５に示すように、第１〜第４信号線Ｓ１〜Ｓ４、ソース電極ＳＥ、およびドレイン電極ＤＥは、第４絶縁層（有機絶縁膜）２４によって覆われている。第４絶縁層２４を形成する材料としては、シリコン酸化物（ＳｉＯ_ｘ）、シリコン酸窒化物（ＳｉＯＮ_ｙ）等が利用可能である。第４絶縁層２４において、ドレイン電極ＤＥに対向する各部にコンタクトホールＣＨ２が形成され、それぞれドレイン電極ＤＥに連通している。

第４絶縁層２４のほぼ全面に亘って、遮光層ＬＳが設けられている。遮光層ＬＳは、導電性遮光材料によって形成され、例えば、モリブデン、タングステン、アルミニウム、チタンなどの金属材料あるいはこれらの金属材料を含む合金などによって形成されている。遮光層ＬＳは、コンタクトホールＣＨ２を除いて、アレイ基板ＡＲ全体を覆い、勿論、４つの薄膜トランジスタＴＲ１ないしＴＲ４を完全に覆っている。
各コンタクトホールＣＨ２の底部にコンタクト保護層２６が形成され、ドレイン電極ＤＥに導通している。コンタクト保護層２６として、例えば、ＩＴＯ（イットリウム・ティン・オキサイド）を用いることができる。

遮光層ＬＳ、コンタクトホールＣＨ２に重ねて、第４絶縁層２４上に第５絶縁層（層間絶縁膜）３０が設けられている。第５絶縁層３０を形成する材料としては、シリコン酸化物（ＳｉＯ_ｘ）、シリコン酸窒化物（ＳｉＯＮ_ｙ）等が利用可能である。
第５絶縁層３０上に第１画素電極２０Ｒ、第２画素電極２０Ｂ、第３画素電極２０Ｗ、および第４画素電極２０Ｇが設けられている。各画素電極は、コンタクトホールＣＨ２およびコンタクト保護層２６を介して、対応する薄膜トランジスタＴＲ１〜ＴＲ４のドレイン電極ＤＥに導通している。また、第１画素電極２０Ｒ、第２画素電極２０Ｂ、第３画素電極２０Ｗ、および第４画素電極２０Ｇは、第５絶縁層３０を挟んで遮光層ＬＳに対向し、それぞれ画素電極の大きさに対応する大きさの第１、第２、第３、第４主容量ＭＣ１、ＭＣ１、ＭＣ３、ＭＣ４を構成している。

第５絶縁層３０上に第１画素電極２０Ｒ、第２画素電極２０Ｂ、第３画素電極２０Ｗ、および第４画素電極２０Ｇの各々は、例えば、アルミニウムや銀などの光反射性を有する金属材料によって形成された反射層を含んでいる。各画素電極は、ほぼ平坦な表面（鏡面）を有している。また、各画素電極上にＩＴＯ等の透明電極を更に形成してもよい。これら画素電極は、配向膜ＡＬ１により覆われている。

図５に示すように、対向基板ＣＴは、第２絶縁基板３２、遮光層ＢＭ、カラーフィルタＣＦ、オーバーコート層ＯＣ、共通電極ＣＥ、第２配向膜ＡＬ２などを備えている。遮光層ＢＭは、第２絶縁基板３２のアレイ基板ＡＲと対向する側に形成されている。カラーフィルタＣＦは、第２絶縁基板３２のアレイ基板ＡＲと対向する側に形成され、それらの一部が遮光層ＢＭと重なっている。カラーフィルタＣＦは、第１画素電極２０Ｒと対向する赤色フィルタ、第２画素電極２０Ｇと対向する青色フィルタ、第３画素電極２０Ｗと対向する白色フィルタ、第４画素電極２０Ｇと対向する緑色フィルタを含んでいる。これにより、カラー画像を構成する最小単位である画素ＰＸは、赤色を表示するサブ画素ＰＲ、緑色を表示するサブ画素ＰＧ、青色を表示するサブ画素ＰＢ、および白色を表示するサブ画素ＰＷを含んでいる。

なお、画素ＰＸがさらに他の色のサブ画素を含む場合、対応する色のカラーフィルタが当該サブ画素に配置される。一例では、赤色、緑色、青色とは異なる他の色のカラーフィルタとして、黄色、薄い青色、薄い赤色などのカラーフィルタを含んでいても良い。これらのカラーフィルタＣＦは、各々の色を表示するサブ画素に対応して配置される。

オーバーコート層ＯＣは、カラーフィルタＣＦを覆っている。共通電極ＣＥは、オーバーコート層ＯＣのアレイ基板ＡＲと対向する側に形成されている。この共通電極ＣＥは、画素ＰＸの全域に亘って配置され、第１〜第４画素電極２０Ｒ、２０Ｂ、２０Ｗ、２０Ｇと対向している。共通電極ＣＥは、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの透明な導電材料によって形成されている。第２配向膜ＡＬ２は、共通電極ＣＥを覆っている。

アレイ基板ＡＲ及び対向基板ＣＴは、第１配向膜ＡＬ１及び第２配向膜ＡＬ２が対向した状態で貼り合わされている。液晶層ＬＣは、アレイ基板ＡＲと対向基板ＣＴとの間に保持され、第１配向膜ＡＬ１と第２配向膜ＡＬ２との間に位置した液晶分子を含んでいる。

対向基板ＣＴの液晶層ＬＣに接する面とは反対側（外面）に光学素子ＯＤが配置されている。光学素子ＯＤは、例えば前方散乱フィルムＦＳ、位相差板ＲＴ、偏光板ＰＬなどを備えている。前方散乱フィルムＦＳは、例えば第２絶縁基板３２に接着されている。この前方散乱フィルムＦＳは、特定方向（外光源側）からの入射光は透過し、他の特定方向からの入射光を拡散させる機能を有している。なお、前方散乱フィルムＦＳは、拡散範囲の拡大、虹色の防止などの目的のために複数枚を積層することが望ましい。位相差板ＲＴは、前方散乱フィルムＦＳに積層されている。この位相差板ＲＴは、１／４波長板である。一例では、位相差板ＲＴは、１／４波長板と１／２波長板とを積層して構成され、波長依存性を低減し、カラー表示に利用される波長範囲において所望の位相差が得られるように構成されている。偏光板ＰＬは、位相差板ＲＴに積層されている。なお、前方散乱フィルムＦＳは、図示した位置に限らず、偏光板ＰＬに積層されていても良い。

以上のように構成された液晶表示装置１０によれば、信号線駆動回路およびゲート線駆動回路は、６０Ｈｚ程度の低周波数で表示画素ＰＸを間欠駆動する。画像表示時、外光は、光学素子ＯＤ、対向基板ＣＴ、カラーフィルタＣＦ、液晶層ＬＣを通って画素電極に入射し、画素電極で反射された後、再び、液晶層ＬＣ、カラーフィルタＣＦ、対向基板ＣＴ、光学素子ＯＤを通って外部に出射する。これにより、カラー画像を表示する。
上記液晶表示装置１０によれば、遮光層ＬＳがアレイ基板ＡＲのほぼ全面に亘って設けられていることから、外光が薄膜トランジスタＴＲに入射することがなく、光リークを確実に防止することが可能となる。また、画素ＰＸを構成する第１ないし第４画素電極２０Ｒ〜２０Ｇは、互いにサイズの異なる異形状に形成され、遮光層ＬＳとの間に互いに異なる大きさの主容量ＭＣ１〜ＭＣ４を形成しているが、更に、互いに異なる大きさのＭＩＭによる補助容量ＡＣ１〜ＡＣ４を設け、主容量のバラツキを無くし均一化している。すなわち、複数のサブ画素間で、主容量と補助容量との合計が互いに等しくなるように、補助容量を設定している。これにより、複数の薄膜トランジスタＴＲに起因する突き抜け電圧のバラツキを無くし、一定にすることができる。従って、光リークを防止するとともに半導体素子の駆動特性のばらつきを無くし、良好な表示品位を有する液晶表示装置が得られる。更に、画素電極-シールド層間で作られた主容量を無駄にすることなく、また、各画素サイズを光学特性が最適な大きさまで変化させることが可能となる。

次に、他の実施形態に係る液晶表示装置について説明する。なお、以下に説明する他の実施形態において、前述した第１の実施形態と同一の部分には、同一の参照符号を付してその詳細な説明を省略し、第１の実施形態と異なる部分を中心に詳しく説明する。
（第２の実施形態）
図６は、第２の実施形態に係る液晶表示装置において、アレイ基板ＡＲ上の複数画素ＰＸを概略的に示す平面図、図７は、１画素を拡大して示す平面図、図８は、画素電極および遮光層を省略した状態の１画素を拡大して示す平面図である。

図６および図７に示すように、アレイ基板ＡＲの表示領域ＤＡのほぼ全面に亘って、遮光層ＬＳが設けられている。アレイ基板ＡＲ上の各画素ＰＸ１、ＰＸ２は、例えば、スクエア異形画素として構成されている。すなわち、画素ＰＸ１は、それぞれ矩形状の第１画素電極（赤色用の画素電極）２０Ｒ、第２画素電極（青色用の画素電極）２０Ｂ、第３画素電極（緑色用の画素電極）２０Ｇの３つの画素電極を有している。隣の画素ＰＸ２は、それぞれ矩形状の第１画素電極（赤色用の画素電極）２０Ｒ、第２画素電極（白用の画素電極）２０Ｗ、および第３画素電極（緑色用の画素電極）２０Ｇの３つの画素電極を有している。画素ＰＸ１、ＰＸ２は、交互に並んで設けられている。

第１画素電極２０Ｒは、第３画素電極２０Ｇとほぼ同一のサイズに形成されている。第２画素電極２０Ｂあるいは２０Ｗは、第１画素電極２０Ｒの数倍、例えば、約２倍のサイズに形成され、第１画素電極２０Ｒよりも大きい画素面積を有している。このように、画素ＰＸ１、ＰＸ２は、２つの小さいサイズの画素電極２０Ｒ、２０Ｇ、および１つの大きいサイズの画素電極２０Ｂあるいは２０Ｗで構成されている。第１画素電極２０Ｒおよび第３画素電極２０Ｇは、第１方向（Ｘ方向）に並んで設けられている。第２画素電極２０Ｂあるいは２０Ｗは、第１および第２画素電極２０Ｒ、２０Ｇに対して、第１方向Ｘと直交する第２方向（Ｙ方向）に並んで設けられている。

第１画素電極２０Ｒ、第２画素電極２０Ｂ（２０Ｗ）、および第３画素電極２０Ｇは、絶縁層を挟んで遮光層ＬＳに対向し、それぞれ画素電極の大きさに対応する大きさの第１、第２、第３主容量ＭＣ１、ＭＣ１、ＭＣ３を構成している。また、画素ＰＸ１、ＰＸ２は、第１画素電極２０Ｒおよび第３画素電極２０Ｇの下方を第１方向Ｘに沿って延びる第１容量線ＣＳ１と、第２画素電極２０Ｂ（２０Ｗ）の下方を第１方向Ｘに沿って延びる第２容量線ＣＳ２と、第１、第２、第３容量電極ＣＥ１、ＣＥ２、ＣＥ３とを有している。

図７および図８に示すように、１画素ＰＸ１について、第１画素電極２０Ｒを駆動する薄膜トランジスタＴＲ１、第２画素電極２０Ｂ（あるいは２０Ｗ）を駆動する２つの薄膜トランジスタＴＲ２ａ、ＴＲ２ｂ、および第３画素電極２０Ｇを駆動する薄膜トランジスタＴＲ３の４つの薄膜トランジスタが設けられている。本実施形態において、薄膜トランジスタＴＲ２ａ、ＴＲ２ｂの一方、例えば、ＴＲ２ｂは、ダミーの薄膜トランジスタとして設けられている。
各薄膜トランジスタは、第１絶縁層上に設けられた半導体層ＳＣ、第２絶縁層（ゲート絶縁膜）を挟んで半導体層ＳＣの上に設けられたゲート電極ＧＥ１、ＧＥ２、これらのゲート電極ＧＥ１、ＧＥ２を覆う第３絶縁層上に設けられたソース電極ＳＥおよびドレイン電極ＤＥを有し、トップゲート型のトランジスタを構成している。

本実施形態では、第１容量電極ＣＥ１は、薄膜トランジスタＴＲ１のドレイン領域に連続して形成されたほぼ矩形状の第１電極部ＣＥ１ａおよびほぼ矩形状の第２電極部ＣＥ１ｂを有し、これらの第１および第２電極部ＣＥ１ａ、ＣＥ１ｂは、連結部ＣＥ１ｃにより互いに連結され、第１容量電極ＣＥ１を構成している。第１電極部ＣＥ１ａは、第１画素電極２０Ｒと重なる位置に設けられ、第２電極部ＣＥ１ｂは、第２画素電極２０Ｂ（２０Ｗ）と重なる位置に設けられている。第１電極部ＣＥ１ａは、ドレイン電極ＤＥを介して、第１画素電極２０Ｒに接続されている。

第３容量電極ＣＥ３は、薄膜トランジスタＴＲ３のドレイン領域に連続して形成されたほぼ矩形状の第１電極部ＣＥ３ａおよびほぼ矩形状の第２電極部ＣＥ３ｂを有し、これらの第１および第２電極部ＣＥ３ａ、ＣＥ３ｂは、連結部ＣＥ３ｃにより互いに連結され、第３容量電極ＣＥ３を構成している。第１電極部ＣＥ３ａは、第３画素電極２０Ｇと重なる位置に設けられ、第２電極部ＣＥ３ｂは、第２画素電極２０Ｂ（２０Ｗ）と重なる位置に設けられている。第１電極部ＣＥ３ａは、ドレイン電極ＤＥを介して、第３画素電極２０Ｇに接続されている。
第３容量電極ＣＥ３の第１電極部ＣＥ３ａおよび第２電極部ＣＥ３ｂは、第１容量電極ＣＥ１の第１電極部ＣＥ１ａおよび第２電極部ＣＥ１ｂとそれぞれ同一のサイズに形成されている。
第２容量電極ＣＥ２は、薄膜トランジスタＴＲ２ａのドレイン領域に連続して形成されたほぼ矩形状に形成されている。第２容量電極ＣＥ２は、上述した第１容量電極ＣＥ１および第３容量電極ＣＥ３に比較して十分に小さく形成されている。

第２絶縁層上に設けられた第１容量線ＣＳ１および第２容量線ＣＳ２は、それぞれ第１方向Ｘに沿って互いに平行に延出している。第１容量線ＣＳ１の複数個所は、幅広に形成され、それぞれ容量電極ＣＳ１ａを構成している。容量電極ＣＳ１ａは、第１容量電極ＣＥ１の第１電極部ＣＥ１ａおよび第３容量電極ＣＥ３の第１電極部ＣＥ３ａに対応するサイズの矩形状に形成されている。容量電極ＣＳ１ａは、第３絶縁層を挟んで第１電極部ＣＥ１ａおよび第１電極部ＣＥ３ａと対向配置され、これらの容量電極により、ＭＩＭ型の第１補助容量ＡＣ１および第３補助容量ＡＣ３を形成している。第１補助容量ＡＣ１および第３補助容量ＡＣ３は、それぞれ薄膜トランジスタＴＲ１、ＴＲ３のドレインに導通している。

第２容量線ＣＳ２の複数個所は、幅広に形成され、それぞれ容量電極ＣＳ２ａを構成している。容量電極ＣＳ２ａは、矩形状に形成され第２画素電極２０Ｂ（２０Ｗ）と重なって位置している。容量電極ＣＳ２ａは、第３絶縁層を挟んで、第１容量電極ＣＥ１の第２電極部ＣＥ１ｂおよび第３容量電極ＣＥ３の第２電極部ＣＥ３ｂと対向配置され、これらの容量電極により、ＭＩＭ型の第１補助容量ＡＣ１および第３補助容量ＡＣ３を形成している。
このように、第１補助容量ＡＣ１は、容量電極ＣＥ１の第１および第２電極部ＣＥ１ａ、ＣＥ１ｂと第１および第２容量線ＣＳ１、ＣＳ２により形成されている。同様に、第３補助容量ＡＣ３は、第３容量電極ＣＥ３の第１および第２電極部ＣＥ３ａ、ＣＥ３ｂと第１および第２容量線ＣＳ１、ＣＳ２とにより形成されている。
また、第２容量電極ＣＥ２は、第３絶縁層を挟んで、容量電極ＣＳ２ａと対向配置され、これらの容量電極により、ＭＩＭ型の第３補助容量ＡＣ３を形成している。第２容量電極ＣＥ２は、小さく形成され、第３補助容量ＡＣ３も第１および第２補助容量ＡＣ１、２に比較して十分に小さい。薄膜トランジスタＴＲ２ａ、ＴＲ２ｂのドレイン領域は、ほとんど補助容量を形成することなく、ドレイン電極ＤＥを介して、第２画素電極２０Ｂ（２０Ｗ）に接続されている。

以上のように、第１容量電極ＣＥ１および第３容量電極ＣＥ３は、互いにほぼ同一のサイズに形成され、第１補助容量ＡＣ１および第３補助容量ＡＣ３も互いに等しい容量としている。これにより、小さい画素面積を有する第１画素電極２０Ｒで構成される第１主容量ＭＣ１と第１補助容量ＡＣ１との合計容量は、同じく、小さい画素面積を有する第３画素電極２０Ｇで構成される第３主容量ＭＣ３と第２補助容量ＡＣ２との合計容量と等しく設定されている。更に、第１画素電極２０Ｒで構成される第１主容量ＭＣ１と第１補助容量ＡＣ１との合計容量が、大きい画素面積を有する第２画素電極２０Ｂ（２０Ｗ）で構成される第２主容量ＭＣ２と小さい第２補助容量ＡＣ２の合計容量と等しくなるように、各電極サイズを設定している。
これにより、第２画素電極２０Ｂ（２０Ｗ）のサイズを、第１画素電極２０Ｒの２倍のサイズと非常に大きく設定した場合でも、薄膜トランジスタＴＲ１、ＴＲ２、ＴＲ３のドレインに導通する容量を互いに等しい大きさの容量とすることができる。
なお、第２の実施形態において、液晶表示装置の他の構成は、前述した第１の実施形態と同一である。

以上のように構成された第２の実施形態においても、画素ＰＸを構成する第１ないし第３画素電極２０Ｒ、２０Ｇ、２０Ｂ（２０Ｗ）は、サイズの異なる異形状に形成され、遮光層ＬＳとの間に互いに異なる大きさの主容量ＭＣ１〜ＭＣ４を形成しているが、ＭＩＭによる補助容量ＡＣ１、ＡＣ２を設け、容量のバラツキを無くし均一化している。これにより、複数の薄膜トランジスタＴＲに起因する突き抜け電圧のバラツキを無くし、一定にすることができる。従って、光リークを防止するとともに半導体素子の駆動特性のばらつきを無くし、良好な表示品位を有する液晶表示装置が得られる。また、画素電極間でサイズが大きく相違している場合でも、小さいサイズの画素電極と重なる領域および大きいサイズの画素電極と重なる領域の両方を利用して補助容量を形成することができ、容量のバラツキを容易に無くすことが可能となる。

（第３の実施形態）
図９は、第３の実施形態に係る液晶表示装置において、液晶表示パネルの一例を示す断面図である。
本実施形態によれば、画素ＰＸを構成する各画素電極２０Ｗは、ＩＴＯ等の透明導電材料で形成している。また、遮光層ＬＳは、導電性遮光材料で、かつ、光反射性を有する材料、例えば、アルミニウム、銀等により形成し、光反射機能を持たしている。これにより、液晶表示パネル１２に入射した外光は、画素電極を透過して遮光層ＬＳに入射し、遮光層ＬＳで反射される。

各コンタクトホールＣＨ２の底部に設けられるコンタクト保護層２６は、遮光層ＬＳと同一の材料で形成されている。これにより、遮光層ＬＳおよびコンタクト保護層２６を同一行程で成膜することが可能となり、製造工程の削減を図ることができる。
第３の実施形態において、液晶表示装置の他の構成は、前述した第１の実施形態と同様である。

第３の実施形態によれば、画素電極を透明電極とした場合でも、遮光層ＬＳにより外光を反射し、反射型の液晶表示装置を実現することができる。また、遮光層とコンタクト保護層の形成材料を合わせることにより、製造工程の簡略化を図ることが可能となる。その他、第３の実施形態においても、前述した第１の実施形態と同様の作用効果を得ることができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

本発明の実施形態として上述した各構成及び製造工程を基にして、当業者が適宜設計変更して実施し得る全ての構成及び製造工程も、本発明の要旨を包含する限り、本発明の範囲に属する。また、上述した実施形態によりもたらされる他の作用効果について本明細書の記載から明らかなもの、又は当業者において適宜想到し得るものついては、当然に本発明によりもたらされるものと解される。
例えば、構成部材の材料、形状は、上述した実施形態に限らず、種々選択可能である。

１０…液晶表示装置、１２…液晶表示パネル、ＡＲ…アレイ基板、ＣＴ…対向基板、
ＬＣ…液晶層、ＤＡ…表示領域、ＮＤＡ…非表示領域、ＰＸ，ＰＸ１、ＰＸ２…画素、
２０Ｒ…第１画素電極、２０Ｂ…第２画素電極、２０Ｗ…第３画素電極、
２０Ｇ…第４画素電極、ＴＲ１〜ＴＲ４…薄膜トランジスタ、
ＭＣ１〜ＭＣ４…主容量、ＡＣ１〜ＡＣ４…補助容量、
ＰＲ、ＰＢ、ＰＷ、ＰＧ…サブ画素、ＬＳ…遮光層、ＣＳ１…第１容量線、
ＣＳ２…第２容量線、ＣＥ１〜ＣＥ４…容量電極、
ＣＨ１、ＣＨ２…コンタクトホール、２６…コンタクト保護層

Claims (12)

1. 複数の画素を含む表示領域、複数の信号線、複数の容量線、および前記表示領域のほぼ全面を覆う遮光層が設けられた第１基板と、
   前記第１基板に対向して配置された第２基板と、
   前記第１基板と第２基板との間に設けられた液晶層と、を備え、
   前記画素の各々は、絶縁層を挟んで前記遮光層に対向する第１画素電極と、前記絶縁層を挟んで前記遮光層に対向しているとともに、前記第１画素電極の電極面積と異なる電極面積を有する第２画素電極と、前記信号線および前記第１画素電極に接続された第１半導体素子と、前記信号線および前記第２画素電極に接続された第２半導体素子と、前記第１半導体素子に導通しているとともに絶縁層を挟んで前記容量線に対向し第１補助容量を形成した第１容量電極と、前記第２半導体素子に導通しているとともに絶縁層を挟んで前記容量線に対向し第２補助容量を形成した、前記第１容量電極の電極面積と異なる電極面積を有する第２容量電極と、
   を備えている表示装置。
2. 前記第１画素電極と前記遮光層との間に形成される第１主容量と前記第１補助容量との合計容量が、前記第２画素電極と前記遮光層との間に形成される第２主容量と前記第２補助容量との合計容量とほぼ等しくなるように、第１および第２容量電極の電極面積が設定されている請求項１に記載の表示装置。
3. 前記第１画素電極および第２画素電極は、光反射性を有する金属材料によって形成された反射層を含んでいる請求項１又は２に記載の表示装置。
4. 前記遮光層は、光反射膜で形成され、前記第１画素電極および第２画素電極は、透明電極で形成されている請求項１又は２に記載の表示装置。
5. 前記第１および第２半導体素子は、前記第１画素電極あるいは第２画素電極に接続されたドレイン電極を有し、前記ドレイン電極と第１および第２画素電極との間にコンタクト保護層が介在している請求項４に記載の表示装置。
6. 前記コンタクト保護層は、前記遮光層と共通の光反射材料で形成されている請求項５に記載の表示装置。
7. 前記画素の各々は、前記第２画素電極と共通の画素面積を有する第３画素電極と、前記第１画素電極と共通の画素面積を有する第４画素電極と、前記信号線および前記第３画素電極に接続された第３半導体素子と、前記信号線および前記第４画素電極に接続された第４半導体素子と、を更に備えている請求項１ないし６のいずれか１項に記載の表示装置。
8. 前記画素の各々は、前記第３半導体素子に導通しているとともに絶縁層を挟んで前記容量線に対向し第３補助容量を形成した第３容量電極と、前記第４半導体素子に導通しているとともに絶縁層を挟んで前記容量線に対向し第４補助容量を形成した第４容量電極と、を更に備え、前記第４容量電極は前記第１容量電極の電極面積と共通の電極面積を有し、前記第２容量電極は前記第３容量電極の電極面積と共通の電極面積を有する請求項７に記載の表示装置。
9. 前記画素の各々は、前記第１画素電極と共通の画素面積を有する第３画素電極と、前記信号線および前記第３画素電極に接続された第３半導体素子と、前記第３半導体素子に導通しているとともに絶縁層を挟んで前記容量線に対向し第３補助容量を形成した第３容量電極と、を更に備え、前記第２画素電極の画素面積は、前記第１画素電極の数倍に形成されている請求項１ないし６のいずれか１項に記載の表示装置。
10. 前記第１容量電極は、前記第１画素電極と重なって設けられた第１電極部と、前記第画素電極と重なって設けられているとともに前記第１電極部に導通した第２電極部とを有し、前記第３容量電極は、前記第３画素電極と重なって設けられた第１電極部と、前記第２画素電極と重なって設けられているとともに前記第１電極部に導通した第２電極部とを有している請求項９に記載の表示装置。
11. 複数の画素を含む表示領域と前記表示領域を覆う遮光層とを有するアレイ基板と、
    前記表示領域に対向する対向電極を有する対向基板と、
    前記アレイ基板と対向基板との間に設けられた液晶層と、
    前記表示領域を覆う遮光層と、を備え、
    前記画素の各々は、絶縁層を挟んで前記遮光層に対向し、それぞれ主容量を構成した少なくとも２種類のサイズの異なる画素電極と、それぞれ画素電極に接続された複数のスイッチング素子と、それぞれ前記スイッチング素子に導通しているとともに少なくとも２種類のサイズの異なる補助容量と、を備え、各画素電極の主容量と補助容量との合計が、前記少なくとも２種類の画素電極で互いに等しく形成されている表示装置。
12. 前記画素電極および前記遮光層のいずれか一方は、光反射層を有している請求項１１に記載の表示装置。

Images