KR100669742B1 - 테스트패드를 구비한 유기전계 발광표시장치 - Google Patents

Abstract

본 발명은 유기전계 발광표시장치의 각종 신호를 측정할 수 있는 테스트패드를 구비하여 효율적으로 신호특성을 측정할 수 있는 유기전계 발광표시장치 및 그의 제조방법을 개시한다.

본 발명의 유기전계 발광표시장치는 표시영역 및 비표시영역을 구비한 기판과; 상기 기판의 표시영역에 배열되어 각각 화소전극과 상기 화소전극을 구동하기 위한 박막 트랜지스터를 구비하며, 화상을 표시하기 위한 다수의 화소를 구비한 화소어레이와; 상기 화소어레이에 인접하여 배열되고, 각각 더미 화소전극과 상기 더미 화소전극에 연결되는 더미 박막 트랜지스터를 구비하는 다수의 더미화소와; 상기 비표시영역에 배열되어 상기 더미화소에 연결되고, 상기 화소에 인가되는 신호를 측정하기 위한 테스트패드를 구비한다.

상기 테스트패드는 상기 더미화소의 더미화소전극에 연결되어, 상기 화소의 화소전극신호를 측정하거나, 상기 더미 박막 트랜지스터의 게이트 전극 또는 소오스/드레인 전극에 연결되어 게이트전극 또는 소오스/드레인 전극의 신호를 측정한다.

Description

테스트패드를 구비한 유기전계 발광표시장치{AMOLED having pad for electrical test}

도 1은 본 발명의 실시예에 따른 유기전계 발광표시장치에 있어서, 매트릭스형태의 화소배열구조 및 테스트패드를 보여주는 평면도,

도 2a는 본 발명의 일 실시예에 따른 유기전계 발광표시장치에 있어서, 하나의 더미화소 및 테스트패드에 대한 평면도,

도 2b는 본 발명의 일 실시예에 따른 유기전계 발광표시장치에 있어서, 하나의 더미화소 및 테스트패드에 대한 단면도,

도 2c는 본 발명의 일 실시예에 따른 유기전계 발광표시장치에 있어서, 하나의 화소에 대한 단면도,

도 3은 본 발명의 다른 실시예에 따른 유기전계 발광표시장치에 있어서, 하나의 더미화소 및 테스트패드에 대한 단면도,

도 4는 본 발명의 또 다른 실시예에 따른 유기전계 발광표시장치에 있어서, 하나의 더미 화소 및 테스트패드에 대한 평면도,

* 도면의 주요 부분에 대한 부호의 설명 *

200, 300, 400 : 기판 210, 310, 410 : 반도체층

225, 325, 425 : 게이트 전극 220, 320, 420 : 게이트 절연막

241, 341, 441 : 소오스 전극 245, 345, 445 : 드레인 전극

250, 350, 450 : 보호막 260, 360, 460 : 애노드전극

270, 370, 470 : 화소분리막 280 : 유기막층

285, 385, 485 : 캐소드전극 160, 347, 447 : 테스트패드

본 발명은 유기전계 발광표시장치에 관한 것으로서, 보다 구체적으로는 표시영역에 배열된 더미화소에 연결되는 테스트패드를 비표시영역에 배열하여 소자에 제공되는 신호들을 용이하게 측정할 수 있는 테스트패드를 구비한 유기전계 발광표시장치에 관한 것이다.

일반적으로, 액티브 매트릭스형 유기전계 발광표시장치는 구동과 관련된 불량원인을 파악하거나 또는 소자의 특성을 분석하기 위하여 소자에 제공되는 각종 신호를 측정하였다. 이와같이 각종 신호를 측정하기 위해서는 측정팁(tip)으로 프루빙(probing)하여야 하는데, 일반적인 유기전계 발광표시장치는 신호가 제공되는 단자, 즉 전극중 캐소드전극만이 노출되어 있고 나머지 게이트 전극 및 소오스/드레인 전극과 애노드전극은 절연막에 의해 덮혀져 있다.

그러므로, 게이트전극, 소오스/드레인 전극 및 애노드전극에 제공되는 신호를 팁으로 프루빙하기 위해서는 상기 게이트전극, 소오스/드레인 전극 및 애노드전극상부의 절연막을 제거하여 상기 전극들을 노출시켜 주어야 한다. 종래에는 FIB(Focused Ion Beam)을 이용하여 신호를 측정하고자 하는 전극상부에 형성된 절연막을 제거하여 상기 측정하고자 하는 전극을 노출시켜주고, 상기 노출된 전극을 측정 팁으로 프루빙하여 신호를 측정하였다.

그러나, 상기한 바와같은 종래의 신호측정방법은 신호를 측정할 때마다 측정하고자 하는 부위의 절연막을 FIB를 이용하여 제거하여 주어야 하므로, 공정이 번거롭고 비효율적인 문제점이 있었다. 또한, FIB 작업시 재증착되는 이온소오스에 의해 미세한 전기적인 누설이 발생되는 등 측정오류가 발생되는 문제점이 있었다.

본 발명은 상기한 바와 같은 종래기술의 문제점을 해결하기 위한 것으로서, 표시영역의 더미화소에 연결되는 테스트패드를 비표시영역에 배열하여 소자에 제공되는 신호들을 용이하게 측정할 수 있는 유기전계 발광표시장치를 제공하는 데 그 목적이 있다.

상기 목적을 달성하기 위하여, 본 발명은 표시영역 및 비표시영역을 구비한 기판과; 상기 기판의 표시영역에 배열되어 각각 화소전극과 상기 화소전극을 구동하기 위한 박막 트랜지스터를 구비하며, 화상을 표시하기 위한 다수의 화소를 구비한 화소어레이와; 상기 화소어레이에 인접하여 배열되고, 각각 더미 화소전극과 상기 더미 화소전극에 연결되는 더미 박막 트랜지스터를 구비하는 다수의 더미화소와; 상기 비표시영역에 배열되어 상기 더미화소에 연결되고, 상기 화소에 인가되는 신호를 측정하기 위한 테스트패드를 구비하는 평판표시장치를 제공한다.

상기 테스트패드는 상기 더미화소의 더미화소전극에 연결되어, 상기 화소의 화소전극신호를 측정한다.

상기 화소의 박막 트랜지스터는 게이트전극 및 소오스/드레인 전극을 구비하며, 상기 더미화소의 더미 박막 트랜지스터는 게이트 전극 및 소오스/드레인 전극을 구비한다. 상기 테스트패드는 상기 더미 박막 트랜지스터의 게이트 전극에 연결되는 게이트 전극패턴을 구비하여 상기 화소의 게이트 전극신호를 측정하거나 또는 상기 더미 박막 트랜지스터의 소오스/드레인 전극에 연결되는 소오스/드레인 전극패턴을 구비하여 상기 화소의 소오스/드레인 전극신호를 측정한다. 상기 테스트패드는 상기 더미화소의 더미화소전극에 연결되는 화소전극패턴과, 상기 더미 박막 트랜지스터의 소오스/드레인 전극에 연결되는 소오스/드레인 전극패턴 및 상기 더미 박막 트랜지스터의 게이트 전극에 연결되는 게이트 전극패턴을 구비하여, 상기 화소의 화소전극신호, 게이트 전극신호 및 소오스/드레인 전극신호를 측정한다.

또한, 본 발명은 표시영역 및 비표시영역을 구비한 기판과; 상기 기판의 표시영역에 배열되어 각각 화소전극과 상기 화소전극을 구동하기 위한 박막 트랜지스터를 구비하며, 화상을 표시하기 위한 다수의 화소를 구비한 화소어레이와; 상기 화소어레이에 인접하여 배열되고, 각각 더미 화소전극과 상기 더미 화소전극에 연결되는 더미 박막 트랜지스터를 구비하는 다수의 더미화소와; 상기 비표시영역에 배열되어 상기 더미화소에 연결되는 테스트패드를 포함하며, 각 더미화소는 기판의 표시영역상에 형성된 게이트전극과; 상기 게이트 전극 및 기판상에 형성된 제1절연막과; 상기 표시영역에 대응하는 제1절연막에 형성된 소오스/드레인 전극과; 소오 스/드레인 전극중 하나를 노출시키는 비어홀을 구비하는 제2절연막과; 상기 표시영역에 대응하는 제2절연막상에 형성되어 소오스/드레인 전극중 하나의 전극에 연결되는 더미화소전극을 구비하고, 상기 테스트패드는 상기 비표시영역에 대응하는 제2절연막상에 형성되어, 상기 더미화소전극에 연결되는 화소전극패턴을 구비하는 평판표시장치를 제공한다.

상기 테스트 패드는 상기 기판의 비표시영역상에 형성되는 게이트 전극패턴과 상기 비표시영역에 대응하는 제1절연막상에 형성되는 소오스/드레인 전극패턴중 적어도 하나를 더 구비한다.

또한, 본 발명은 표시영역 및 비표시영역을 구비한 기판과; 상기 기판의 표시영역에 배열되어 각각 화소전극과 상기 화소전극을 구동하기 위한 박막 트랜지스터를 구비하며, 화상을 표시하기 위한 다수의 화소를 구비한 화소어레이와; 상기 화소어레이에 인접하여 배열되고, 각각 더미 화소전극과 상기 더미 화소전극에 연결되는 더미 박막 트랜지스터를 구비하는 다수의 더미화소와; 상기 비표시영역에 배열되어 상기 더미화소에 연결되는 테스트패드를 포함하며, 각 더미화소는 기판의 표시영역상에 형성된 게이트전극과; 상기 게이트 전극 및 기판상에 형성된 제1절연막과; 상기 표시영역에 대응하는 제1절연막에 형성된 소오스/드레인 전극과; 소오스/드레인 전극중 하나를 노출시키는 비어홀을 구비하는 제2절연막과; 상기 표시영역에 대응하는 제2절연막상에 형성되어 소오스/드레인 전극중 하나의 전극에 연결되는 더미화소전극을 구비하고, 상기 테스트패드는 상기 비표시영역에 대응하는 제1절연막상에 형성되어, 상기 소오스/드레인 전극에 연결되는 소오스/드레인 전극패 턴을 구비하는 평판표시장치를 제공한다.

상기 테스트 패드는 상기 기판의 비표시영역상에 형성되는 게이트 전극패턴을 더 구비한다.

또한, 본 발명은 표시영역 및 비표시영역을 구비한 기판과; 상기 기판의 표시영역에 배열되어 각각 화소전극과 상기 화소전극을 구동하기 위한 박막 트랜지스터를 구비하며, 화상을 표시하기 위한 다수의 화소를 구비한 화소어레이와; 상기 화소어레이에 인접하여 배열되고, 각각 더미 화소전극과 상기 더미 화소전극에 연결되는 더미 박막 트랜지스터를 구비하는 다수의 더미화소와; 상기 비표시영역에 배열되어 상기 더미화소에 연결되는 테스트패드를 포함하며, 각 더미화소는 기판의 표시영역상에 형성된 게이트전극과; 상기 게이트 전극 및 기판상에 형성된 제1절연막과; 상기 표시영역에 대응하는 제1절연막에 형성된 소오스/드레인 전극과; 소오스/드레인 전극중 하나를 노출시키는 비어홀을 구비하는 제2절연막과; 상기 표시영역에 대응하는 제2절연막상에 형성되어 소오스/드레인 전극중 하나의 전극에 연결되는 더미화소전극을 구비하고, 상기 테스트패드는 상기 비표시영역에 대응하는 기판상에 형성되어, 상기 게이트 전극에 연결되는 게이트 전극패턴을 구비하는 평판표시장치를 제공하는 것을 특징으로 한다.

이하 본 발명의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.

도 1은 본 발명의 실시예에 따른 유기전계 발광표시장치의 평면도를 도시한 것이다.

도 1을 참조하면, 본 발명의 유기전계 발광표시장치(10)는 표시영역(12)과 비표시영역(13)을 구비한 기판(11)을 구비한다. 상기 기판(11)의 표시영역(12)에는 화상을 표시하기 위한, 각각 R, G, B 단위화소(101), (102), (103)을 구비하는 다수의 화소(100)가 매트릭스형태로 배열된다.

상기 표시영역(12)의 양측에지부분 즉, 다수의 화소(100)가 배열되는 화소어레이의 양측에지부분에는 화상표시에는 사용되지 않으나, 상기 R, G, B 단위화소(101), (102), (103)와 동일한 구조를 갖는 다수의 더미화소(105)를 구비하는 더미화소군(115)이 배열된다. 도 1에서는 더미화소가 양측에지부분에 있는 것을 예로 들었지만, 더미화소는 화소어레이의 4면의 에지전체에 또는 에지중 일부분에 배열될 수도 있다. 또한, 유기전계 발광표시장치(10)는 비표시영역(13)에 상기 더미화소(105)에 연결되는 테스트패드(160)를 구비한다.

도 2a는 본 발명의 실시예에 따른 유기전계 발광표시장치에 있어서, 하나의 더미화소(105)와 상기 더미화소(105)에 연결되는 테스트패드(160)의 평면구조를 도시한 것이다.

도 2a를 참조하면, 기판(11)의 표시영역(12)에 배열된 더미화소(105)는 2개의 더미 박막 트랜지스터, 예를 들어 하나의 스위칭 박막 트랜지스터(120)와 하나의 구동 박막 트랜지스터(140) 및 하나의 캐패시터(130) 그리고 더미 화소전극(260)를 구비한다.

상기 스위칭 박막 트랜지스터(120)는 p형 박막 트랜지스터로서, 소오스/드레인영역(도면상에는 도시되지 않음)을 구비하는 반도체층(121)과, 게이트라인(151)에 연결되는 게이트(123)과, 상기 데이터라인(155)에 연결되는 소오스전극(125) 및 캐패시터(130)에 연결되는 드레인전극(127)을 구비한다. 상기 소오스/드레인 전극(125), (127)은 콘택홀(124), (126)을 통해 상기 반도체층(121)의 소오스/드레인영역에 각각 연결된다.

상기 캐패시터(130)는 콘택홀(128)을 통해 상기 스위칭 박막 트랜지스터(120)의 드레인 전극(127)에 연결되는 하부전극(131)과, 상기 하부전극(131)과 오버랩되어 배열되고 전원라인(153)에 연결되는 상부전극(135)을 구비한다.

상기 구동 박막 트랜지스터(140)는 소오스/드레인영역(도 2b의 211, 215)을 구비한 반도체층(210)과, 상기 캐패시터(130)의 하부전극(131)에 연결되는 게이트전극(225)과, 상기 전원라인(153)에 연결되는 소오스전극(241) 및 화소전극인 애노드전극(260)에 연결되는 드레인전극(245)을 구비한다. 상기 소오스/드레인전극(241), (245)은 콘택홀(231), (235)을 통해 상기 반도체층(210)의 소오스/드레인 영역(211), (215)에 연결된다. 상기 애노드전극(260)은 상기 구동 박막 트랜지스터(240)의 드레인 전극(245)과 비어홀(255)을 통해 연결된다.

또한, 본 발명의 일실시예에 따른 테스트패드(160)는 애노드전극(260)의 신호를 측정하기 위한 테스트패드이므로, 상기 테스트패드(160)는 애노드전극(260)에 연결되도록 형성된다. 본 발명의 실시예에서는 애노드전극(260)의 하단으로부터 인출되어 테스트패드(160)가 형성되는 구조를 예시하였으나, 비어홀(255)을 통해 상기 구동 박막 트랜지스터(140)의 드레인전극(245)에 연결되도록 비표시영역(13)에 형성되는 테스트패드(160)의 구조는 모두 가능하다.

도면상에는 도시되지 않았으나, 본 발명의 실시예에 따른 유기전계 발광표시 장치는 표시영역(12)에 배열된 R, G, B 단위화소(101), (102), (103)는 상기 더미화소(105)과 동일한 셀구조를 갖는다. 따라서, 단위화소(101), (102), (103)는 각각 하나의 스위칭 박막 트랜지스터, 하나의 구동 박막 트랜지스터 및 캐패시터를 구비한다.

본 발명의 실시예에서는 더미화소(105)와 단위화소(101), (102) 및 (103)은 2개의 박막 트랜지스터와 하나의 캐패시터로 구성되어 도 2a 내지 도 2c에 도시된 바와같은 평면구조 및 단면구조를 갖는 것으로 설명하였으나, 더미화소(105)와 단위화소(101), (102) 및 (103)의 구조가 반드시 이에 한정되지 않고 다양한 구조를 갖는다.

도 2b는 본 발명의 일 실시예에 따른 테스트패드를 구비한 유기전계 발광표시장치에 있어서, 하나의 더미화소(105)와 테스트패드(160)의 단면도이다. 도 2b는 도 2a의 IIB-IIB선에 따른 단면구조를 도시한 것이다.

도 2b를 참조하면, 기판(200)상에 버퍼층(205)이 형성되고, 상기 버퍼층(205)상에 반도체층(210)이 형성된다. 상기 반도체층(210)은 소정 도전형, 예를 들어 p형 소오스/드레인영역(211), (215) 및 채널영역(217)을 구비한다. 상기 게이트 절연막(220)중 상기 반도체층(210)에 대응하는 부분에는 게이트(225)이 형성되고, 층간 절연막(230)상에는 콘택홀(231), (235)을 통해 상기 소오스/드레인 영역(211), (215)에 연결되는 소오스/드레인 전극(241), (245)을 구비한다.

상기 소오스/드레인 전극(241), (245)을 포함한 층간 절연막(230)상에는 보호막(250)이 형성되고, 보호막(250)상에는 비어홀(255)을 통해 상기 소오스/드레인 전극(241), (245)중 드레인 전극(245)에 연결되는 화소전극인 애노드전극(260)이 형성된다. 이때, 보호막(250)상에는 상기 애노드전극(260)에 연결되는 테스트패드(160)가 형성된다. 상기 테스트패드(160)는 애노드전극(260)으로부터 연장되는 애노드전극패턴(267)으로 이루어진다.

본 발명의 실시예에서는 테스트패드(160)은 개구부(257)를 통해 서로 전기적으로 연결되는, 상기 애노드전극(260)으로부터 연장된 애노드전극패턴(267)과 애노드전극패턴(267)의 하부에 배열된 소오스/드레인 전극패턴(247)을 구비하는데, 다른 예로서 애노드전극패턴(267)만으로도 상기 테스트패드(160)을 구성할 수도 있다.

상기 테스트패드(160)을 형성하는 방법은 층간 절연막(230)상에 소오스/드레인 전극물질을 증착한 다음 패터닝하여 소오스/드레인 전극(241), (245)을 형성할 때 상기 소오스/드레인 전극(241), (245)과는 분리된 소오스/드레인 전극패턴(247)을 형성한다. 이어서, 기판상에 보호막(250)을 증착한 다음 식각하여 비어홀(255)을 형성할 때 상기 소오스/드레인 전극패턴(247)의 일부분이 노출되도록 상기 개구부(257)를 형성한다.

이어서, 애노드전극물질을 기판상에 증착한 다음 패터닝하여 애노드전극(260)과 상기 애노드전극(260)에 연결되는 테스트패드(160)를 형성한다. 다음, 기판상에 화소분리막(280)을 형성한 다음 사진식각하여 상기 테스트패드(120)의 애노드 전극패턴(267)을 노출시켜 주는 개구부(277)를 형성한다. 마지막으로, 기판의 표시영역(12)에 전면적으로 캐소드전극(285)을 형성한다.

더미화소(105)는 화상을 표시하기 위한 화소가 아니므로 상기 애노드전극(260)의 일부분을 노출시켜 주기 위한 개구부를 화소분리막에 형성하지 않으므로, 상기 테스트패드(160)를 노출시켜 주기위한 개구부(277)는 도 2c에 도시된 바와같이 화소(101)의 애노드전극(265)을 노출시켜주는 개구부(275)를 형성할 때 형성한다.

본 발명의 실시예에서는, 테스트패드(160)를 노출시키는 개구부를 형성할 때, 보호막(250)을 식각하여 비어홀(255)을 형성할 때 소오스/드레인 전극패턴(247)을 노출시키는 개구부(257)를 형성한 다음, 각 단위화소의 화소분리막(270)를 식각하여 개구부(275)를 형성할 때 애노드전극패턴(267)을 노출시키는 개구부(277)를 형성하여 줌으로써, 테스트패드(160)를 노출시켜 준다.

그러므로, 소오스/드레인 전극(241), (245)을 패터닝할 때 테스트패드(160)용 소오스/드레인 전극패턴(247)을 형성하고, 보호막(250)을 식각하여 비어홀(255)을 형성할 때 상기 소오스/드레인 전극패턴(247)을 노출시키기 위한 개구부(247)를 형성하며, 애노드전극(260)을 패터닝할 때 애노드전극패턴(267)을 형성하고, 화소분리막(270)을 식각하여 개구부(275)을 형성할 때 애노드 전극패턴(267)을 노출시켜 줌으로써, 추가공정없이 테스트패드(160)을 형성할 수 있다.

도 2c는 본 발명의 실시예에 따른 유기전계 발광표시장치에 있어서, 하나의 단위화소에 대한 단면구조를 도시한 것이다.

도 2c를 참조하면, 각 단위화소는 도 2b에 도시된 더미화소의 구조와 마찬가지로 기판(200, 도 1의 11에 해당됨)의 버퍼층(205)상에 소오스/드레인영역(212), (214)과 채널영역(216)을 구비하는 반도체층(218)과, 게이트 절연막(220)상에 형성된 게이트(226)과, 층간 절연막(230)상에 상기 소오스/드레인영역(212), (214)과 콘택홀(232), (234)를 통해 연결되도록 형성되는 소오스/드레인 전극(242), (244)을 구비하는 박막 트랜지스터가 형성된다.

보호막(250)상에는 비어홀(254)을 통해 상기 소오스/드레인 전극(242), (244)중 드레인전극(244)에 연결되는 애노드전극(265)이 형성된다. 단위화소는 R, G, B 화상을 표시하기 화소이므로, 도 2b에 도시된 더미화소와는 달리 상기 애노드전극(265)의 일부분을 노출시키는 개구부(275)를 화소분리막(270)에 형성하고, 상기 개구부(275)내의 애노드전극(265)상에 유기막층(280)을 형성한다. 상기 유기막층(280)은 정공주입층, 정공수송층, 유기발광층, 전자수송층, 전자주입층 및 전자장벽층으로부터 선택되는 유기막층을 포함한다. 기판전면에 캐소드전극(285)이 형성된다.

본 발명의 일실시예에서는 애노드 전극패턴(267)과 소오스/드레인 전극패턴(247)을 구비하는 테스트패드(160)를 비표시영역(13)에 배열하였으나, 다른 예로서 게이트 전극(225)을 형성할 때 게이트 절연막(220)상에 상기 게이트전극(225)과는 분리되는 게이트 전극패턴을 형성하고, 층간 절연막(230)과 게이트 절연막(220)을 식각하여 콘택홀(231), (235)을 형성할 때 상기 게이트 전극패턴이 노출되도록 개구부를 형성하며, 이후에는 상기한 바와같은 방법으로 소오스/드레인 전극패턴(247)과 애노드전극패턴(267)을 형성한다. 따라서, 테스트패드(160)는 개구부를 통해 전기적으로 서로 연결되는 게이트 전극패턴, 소오스/드레인 전극패턴(247) 및 애노드 전극패턴(267)의 3층구조를 갖을 수도 있다.

도 3은 본 발명의 다른 실시예에 따른 유기전계 발광표시장치의 단면도로서, 도 2a의 IIB-IIB선에 대응하는 단면구조를 도시한 것이다.

도 3을 참조하면, 본 발명의 다른 실시예에 따른 유기전계 발광표시장치는 소오스/드레인 전극의 신호를 측정하기 위한 것으로서, 상기 소오스/드레인 전극에 연결되는 테스트패드(160)을 구비한다. 도 3의 단면도에는 상기 소오스/드레인 전극(341), (345)과 분리되어 테스트패드(160)인 소오스/드레인 전극패턴(347)이 형성되는 것으로 도시되었으나, 도 2a에서와 동일한 방법으로 스위칭 박막 트랜지스터(120) 또는 구동 박막 트랜지스터(140)의 소오스/드레인 전극(125), (127) 그리고 (241), (245)로부터 연장되어 비표시영역(13)에 배열되도록 테스트패드(160)를 형성하는 것이다. 이때, 테스트패드(160)는 비표시영역(13)에 배열되어, 박막 트랜지스터의 소오스/드레인 전극(341), (345)에 연결되는 다양한 형태로 형성가능하다.

본 발명의 다른 실시예에 따른 단위화소의 단면구조는 도 2c에 도시된 일실시예의 단위화소의 단면구조와 동일한 구조를 갖는다.

도 3을 참조하여, 다른 실시예에 따른 테스트패드를 구비한 유기전계 발광표시장치의 단면구조를 살펴보면, 일 실시예에서와 마찬가지로 기판(300, 도 1의 11에 해당됨)의 버퍼층(305)상에 형성되고 소오스/드레인 영역(311), (315) 및 채널영역(317)을 구비한 반도체층(310)과, 게이트 절연막(320)상에 형성된 게이트(325) 및 층간 절연막(330)상에 형성되는 소오스/드레인 전극(341), (345)을 구비하는 박막 트랜지스터가 기판상에 형성된다. 상기 소오스/드레인 전극(341), (345)은 콘택 홀(331), (335)을 통해 상기 소오스/드레인 영역(311), (315)에 각각 연결된다.

비표시영역(13)의 층간 절연막(330)상에는 테스트패드(160)가 형성된다. 상기 테스트패드(160)는 상기 소오스/드레인 전극(341), (345)을 형성할 때 동시에 형성되는 소오스/드레인 전극패턴(347)을 구비한다. 상기 소오스/드레인 전극패턴(347)은 상기 소오스/드레인 전극(341), (345)에 연결되어진다.

보호막(350)상에는 비어홀(355)을 통해 상기 소오스/드레인 전극(341), (345)중 드레인 전극(345)에 연결되는 더미화소전극인 애노드전극(360)이 형성되고, 화소분리막(370)상에는 캐소드전극(385)이 형성된다. 상기 테스트패드(160)용 소오스/드레인 전극패턴(347)은 화소분리막(370)과 보호막(350)에 형성된 개구부(377)를 통해 노출된다.

상기 개구부(377)를 형성하는 방법은 화소의 애노드전극을 노출시키는 개구부를 형성할 때, 상기 화소분리막(370)과 보호막(350)을 동시에 식각하여 개구부를 형성하거나 또는 보호막(350)을 식각하여 비어홀(355)을 형성할 때 보호막(350)에 개구부를 형성한 다음 화소분리막(370)을 식각하여 개구부를 형성할 수도 있다.

본 발명의 다른 실시예에서는 테스트패드(160)가 단일의 소오스/드레인 전극패턴(347)을 구비하는데, 다른 예로서 게이트 전극(325)을 형성할 때 비표시영역(13)에 상기 게이트 전극(325)과는 전기적으로 분리된 게이트 전극패턴을 형성하고, 상기 층간 절연막(330)과 게이트 절연막(320)을 식각하여 콘택홀(331), (335)을 형성할 때 상기 게이트 전극패턴이 노출되도록 개구부를 형성하며, 상기한 바와같이 소오스/드레인 전극패턴(347)을 형성하고 개구부(377)를 형성한다. 이로써, 테스트패드(160)는 서로 전기적으로 연결되는 게이트 전극패턴과 소오스/드레인 전극패턴(347)의 적층구조를 갖을 수도 있다.

상기 테스트패드(160)을 형성하는 방법은 층간 절연막(330)상에 소오스/드레인 전극물질을 증착한 다음 패터닝하여 소오스/드레인 전극(341), (345)을 형성할 때 상기 소오스/드레인 전극(341), (345)에 연결되는 소오스/드레인 전극패턴(347)을 형성한다. 이어서, 기판상에 보호막(350)을 증착한 다음 식각하여 비어홀(355)을 형성하고 화소분리막(370)을 식각하여 단위화소에 개구부를 형성할 때 상기 소오스/드레인 전극패턴(347)의 일부분이 노출되도록 상기 개구부(377)를 형성한다.

본 발명의 다른 실시예에서도 테스트패드(160)용 소오스/드레인 전극패턴(347)과 개구부(377)를 소오스/드레인 전극 및 화소의 개구부형성시 동시에 형성하므로써, 추가의 공정없이 비표시영역(13)에 테스트패드(160)를 형성할 수 있다.

도 4는 본 발명의 또 다른 실시예에 따른 유기전계 발광표시장치의 단면도로서, 도 2a의 IIB-IIB선에 대응하는 단면구조를 도시한 것이다.

도 4를 참조하면, 본 발명의 또 다른 실시예에 따른 유기전계 발광표시장치는 게이트 전극의 신호를 측정하기 위한 것으로서, 상기 게이트 전극에 연결되는 테스트패드(160)를 구비한다. 도 4의 단면도에는 상기 게이트 전극(425)과 분리되어 테스트패드(160)인 게이트 전극패턴(327)이 형성되는 것으로 도시되었으나, 도 2a에서와 동일한 방법으로 스위칭 박막 트랜지스터(120) 또는 구동 박막 트랜지스터(140)의 게이트 전극(123), (225)으로부터 연장되어 비표시영역(13)에 배열되도록 테스트패드(160)을 형성하는 것이다.

본 발명의 또 다른 실시예에 따른 단위화소의 단면구조는 도 2c에 도시된 일 실시예의 단위화소의 단면구조와 동일한 구조를 갖는다.

도 4를 참조하여, 또 다른 실시예에 따른 테스트패드를 구비한 유기전계 발광표시장치의 단면구조를 살펴보면, 일 실시예에서와 마찬가지로 기판(400)의 버퍼층(405)상에 박막 트랜지스터가 형성된다. 상기 박막 트랜지스터는 버퍼층(405)상에 형성된 소오스/드레인 영역(411), (415) 및 채널영역(417)을 구비한 반도체층(410)과, 게이트 절연막(420)상에 형성된 게이트(425) 및 층간 절연막(430)상에 형성되는 소오스/드레인 전극(441), (445)을 구비한다. 상기 소오스/드레인 전극(441), (445)은 콘택홀(431), (435)을 통해 상기 소오스/드레인 영역(411), (415)에 각각 연결되어진다.

비표시영역(13)의 층간 절연막(430)상에는 테스트패드(160)가 형성된다. 상기 테스트패드(160)는 상기 게이트 전극(425)을 형성할 때 동시에 형성되어, 상기 게이트 전극(425)에 연결되는 게이트 전극패턴(427)을 구비한다.

보호막(450)상에는 비어홀(455)을 통해 상기 소오스/드레인 전극(441), (445)중 드레인 전극(445)에 연결되는 더미화소전극인 애노드전극(460)이 형성되고, 화소분리막(470)상에는 캐소드전극(485)이 형성된다. 상기 테스트패드(160)용 게이트 전극패턴(427)은 화소분리막(470), 보호막(450) 및 층간 절연막(430)에 형성된 개구부(477)를 통해 노출된다.

상기 개구부(477)를 형성하는 방법은 화소의 애노드전극을 노출시키는 개구 부를 형성할 때, 상기 화소분리막(470) 및 보호막(450)과 층간 절연막(430)을 동시에 식각하여 개구부(477)를 형성할 수도 있으며, 또는 층간 절연막(430)과 게이트 절연막(420)을 식각하여 콘택홀(431), (435)을 형성할 때 상기 게이트 전극패턴(427)상부의 층간 절연막(430)을 식각하여 개구부를 형성하고, 상기 보호막(450)을 식각하여 비어홀(455)을 형성할 때 보호막(450)에 개구부를 형성한 다음 화소분리막(470)을 식각하여 개구부(477)를 형성할 수도 있다.

또 다른 실시예에 따른 상기 테스트패드(160)을 형성하는 방법은 게이트 절연막(420)상에 게이트 전극물질을 증착한 다음 패터닝하여 게이트 전극(425)을 형성할 때 게이트 전극패턴(427)을 형성하고 상기한 바와같은 방법으로 개구부(477)를 형성하여 줌으로써, 추가의 공정없이 비표시영역(13)에 테스트패드(160)를 형성할 수 있다.

본 발명의 실시예에서는 금속의 전극물질만으로 테스트패드를 형성하는 것을 예시하였으나, 반도체층으로 사용되는 폴리실리콘막 또는 비정질 실리콘막과 같은 실리콘막 등을 전극패턴하부에 형성하여 테스트패드를 형성할 수도 있다.

본 발명의 실시예에서는 다수의 더미화소중 하나의 더미화소에 하나의 테스트패드를 연결구성하여 하나의 더미화소를 이용하여 하나의 신호만을 측정하는 것을 예시하였으나, 다수의 더미화소에 애드노전극신호, 게이트 전극신호 및 소오스/드레인 전극신호용 테스트패드를 다수개 연결구성하여 다수의 더미화소로부터 각각의 신호를 측정할 수도 있다. 또한, 다수의 더미화소중 하나의 더미화소에 상기 애노드전극신호, 게이트 전극신호 및 소오스/드레인 전극신호용 테스트패턴을 연결구 성하여, 하나의 더미화소로부터 다수의 신호를 측정할 수도 있다.

본 발명의 실시예에서는 표시영역에 배열되어 화상표시에 사용되지 않은 더미화소로부터 측정패드를 연결구성하여 상기 측정패드를 통해 신호를 측정할 수 있는 유기전계 발광표시장치에 대하여 설명하였으나, 화상 표시에 영향을 미치지 않는 범위내에서 상기 화상표시에 사용되는 화소로부터 상기 측정패드를 연결구성하여 상기 측정패드를 통해 신호를 측정하는 것도 가능하다.

본 발명의 실시예는 유기전계 발광소자(OLED)를 구비하는 유기전계 발광표시장치에 대하여 설명하였으나, 화소전극을 박막 트랜지스터를 이용하여 구동하는 액정표시장치와 같은 능동형 평판표시장치에도 적용가능하다.

상기한 바와같은 본 발명의 실시예에 따르면, 박막 트랜지스터의 게이트전극 및 소오스/드레인 전극에 인가되는 신호 또는 애노드 전극에 인가되는 신호를 측정할 수 있는 테스트패드를 더미셀로부터 연장하여 비표시영역에 배열함으로써, 간단하고 용이하게 신호를 측정할 수 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (10)

1. 표시영역 및 비표시영역을 구비한 기판과;

   상기 기판의 표시영역에 배열되어 각각 화소전극과 상기 화소전극을 구동하기 위한 박막 트랜지스터를 구비하며, 화상을 표시하기 위한 다수의 화소를 구비한 화소어레이와;

   상기 화소어레이에 인접하여 배열되고, 각각 더미 화소전극과 상기 더미 화소전극에 연결되는 더미 박막 트랜지스터를 구비하는 다수의 더미화소와;

   상기 비표시영역에 배열되어 상기 더미화소에 연결되고, 상기 화소에 인가되는 신호를 측정하기 위한 테스트패드를 구비하는 것을 특징으로 하는 테스트패드를 구비한 평판표시장치.
2. 제1항에 있어서, 상기 테스트패드는 상기 더미화소의 더미화소전극에 연결되어, 상기 화소의 화소전극신호를 측정하는 것을 특징으로 하는 테스트패드를 구비한 평판표시장치.
3. 제1항에 있어서, 상기 화소의 박막 트랜지스터는 게이트전극 및 소오스/드레인 전극을 구비하며,

   상기 더미화소의 더미 박막 트랜지스터는 게이트 전극 및 소오스/드레인 전극을 구비하고,

   상기 테스트패드는 상기 더미 박막 트랜지스터에 연결되어 상기 화소의 게이트 전극 및 소오스/드레인 전극중 적어도 하나의 전극 신호를 측정하는 것을 특징 으로 하는 테스트패드를 구비한 평판표시장치.
4. 제3항에 있어서, 상기 테스트패드는 상기 더미 박막 트랜지스터의 게이트 전극에 연결되는 게이트 전극패턴을 구비하여 상기 화소의 게이트 전극신호를 측정하거나 또는 상기 더미 박막 트랜지스터의 소오스/드레인 전극에 연결되는 소오스/드레인 전극패턴을 구비하여 상기 화소의 소오스/드레인 전극신호를 측정하는 것을 특징으로 하는 테스트패드를 구비한 평판표시장치.
5. 제2항에 있어서, 상기 테스트패드는 상기 더미화소의 더미화소전극에 연결되는 화소전극패턴과, 상기 더미 박막 트랜지스터의 소오스/드레인 전극에 연결되는 소오스/드레인 전극패턴 및 상기 더미 박막 트랜지스터의 게이트 전극에 연결되는 게이트 전극패턴을 구비하여, 상기 화소의 화소전극신호, 게이트 전극신호 및 소오스/드레인 전극신호를 측정하는 것을 특징으로 하는 테스트패드를 구비한 평판표시장치.
6. 표시영역 및 비표시영역을 구비한 기판과;

   상기 기판의 표시영역에 배열되어 각각 화소전극과 상기 화소전극을 구동하기 위한 박막 트랜지스터를 구비하며, 화상을 표시하기 위한 다수의 화소를 구비한 화소어레이와;

   상기 화소어레이에 인접하여 배열되고, 각각 더미 화소전극과 상기 더미 화 소전극에 연결되는 더미 박막 트랜지스터를 구비하는 다수의 더미화소와;

   상기 비표시영역에 배열되어 상기 더미화소에 연결되는 테스트패드를 포함하며,

   각 더미화소는

   기판의 표시영역상에 형성된 게이트전극과;

   상기 게이트 전극 및 기판상에 형성된 제1절연막과;

   상기 표시영역에 대응하는 제1절연막에 형성된 소오스/드레인 전극과;

   소오스/드레인 전극중 하나를 노출시키는 비어홀을 구비하는 제2절연막과;

   상기 표시영역에 대응하는 제2절연막상에 형성되어 소오스/드레인 전극중 하나의 전극에 연결되는 더미화소전극을 구비하고,

   상기 테스트패드는 상기 비표시영역에 대응하는 제2절연막상에 형성되어, 상기 더미화소전극에 연결되는 화소전극패턴을 구비하는 것을 특징으로 하는 테스트패드를 구비한 평판표시장치.
7. 제6항에 있어서, 상기 테스트 패드는 상기 기판의 비표시영역상에 형성되는 게이트 전극패턴과 상기 비표시영역에 대응하는 제1절연막상에 형성되는 소오스/드레인 전극패턴중 적어도 하나를 더 구비하는 것을 특징으로 하는 테스트패드를 구비한 평판표시장치.
8. 표시영역 및 비표시영역을 구비한 기판과;

   상기 기판의 표시영역에 배열되어 각각 화소전극과 상기 화소전극을 구동하기 위한 박막 트랜지스터를 구비하며, 화상을 표시하기 위한 다수의 화소를 구비한 화소어레이와;

   상기 화소어레이에 인접하여 배열되고, 각각 더미 화소전극과 상기 더미 화소전극에 연결되는 더미 박막 트랜지스터를 구비하는 다수의 더미화소와;

   상기 비표시영역에 배열되어 상기 더미화소에 연결되는 테스트패드를 포함하며,

   각 더미화소는

   기판의 표시영역상에 형성된 게이트전극과;

   상기 게이트 전극 및 기판상에 형성된 제1절연막과;

   상기 표시영역에 대응하는 제1절연막에 형성된 소오스/드레인 전극과;

   소오스/드레인 전극중 하나를 노출시키는 비어홀을 구비하는 제2절연막과;

   상기 표시영역에 대응하는 제2절연막상에 형성되어 소오스/드레인 전극중 하나의 전극에 연결되는 더미화소전극을 구비하고,

   상기 테스트패드는 상기 비표시영역에 대응하는 제1절연막상에 형성되어, 상기 소오스/드레인 전극에 연결되는 소오스/드레인 전극패턴을 구비하는 것을 특징으로 하는 테스트패드를 구비한 평판표시장치.
9. 제8항에 있어서, 상기 테스트 패드는 상기 기판의 비표시영역상에 형성되는 게이트 전극패턴을 더 구비하는 것을 특징으로 하는 테스트패드를 구비한 평판표시 장치.
10. 표시영역 및 비표시영역을 구비한 기판과;

    상기 기판의 표시영역에 배열되어 각각 화소전극과 상기 화소전극을 구동하기 위한 박막 트랜지스터를 구비하며, 화상을 표시하기 위한 다수의 화소를 구비한 화소어레이와;

    상기 화소어레이에 인접하여 배열되고, 각각 더미 화소전극과 상기 더미 화소전극에 연결되는 더미 박막 트랜지스터를 구비하는 다수의 더미화소와;

    상기 비표시영역에 배열되어 상기 더미화소에 연결되는 테스트패드를 포함하며,

    각 더미화소는

    기판의 표시영역상에 형성된 게이트전극과;

    상기 게이트 전극 및 기판상에 형성된 제1절연막과;

    상기 표시영역에 대응하는 제1절연막에 형성된 소오스/드레인 전극과;

    소오스/드레인 전극중 하나를 노출시키는 비어홀을 구비하는 제2절연막과;

    상기 표시영역에 대응하는 제2절연막상에 형성되어 소오스/드레인 전극중 하나의 전극에 연결되는 더미화소전극을 구비하고,

    상기 테스트패드는 상기 비표시영역에 대응하는 기판상에 형성되어, 상기 게이트 전극에 연결되는 게이트 전극패턴을 구비하는 것을 특징으로 하는 테스트패드를 구비한 평판표시장치.

Images