KR100552977B1 - 블랙매트릭스를 구비한 평판표시장치 및 그 제조방법 - Google Patents

블랙매트릭스를 구비한 평판표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR100552977B1
KR100552977B1 KR1020050026721A KR20050026721A KR100552977B1 KR 100552977 B1 KR100552977 B1 KR 100552977B1 KR 1020050026721 A KR1020050026721 A KR 1020050026721A KR 20050026721 A KR20050026721 A KR 20050026721A KR 100552977 B1 KR100552977 B1 KR 100552977B1
Authority
KR
South Korea
Prior art keywords
black matrix
electrode
flat panel
panel display
substrate
Prior art date
Application number
KR1020050026721A
Other languages
English (en)
Other versions
KR20050069939A (ko
Inventor
구재본
신동찬
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050026721A priority Critical patent/KR100552977B1/ko
Publication of KR20050069939A publication Critical patent/KR20050069939A/ko
Application granted granted Critical
Publication of KR100552977B1 publication Critical patent/KR100552977B1/ko

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B09DISPOSAL OF SOLID WASTE; RECLAMATION OF CONTAMINATED SOIL
    • B09BDISPOSAL OF SOLID WASTE NOT OTHERWISE PROVIDED FOR
    • B09B3/00Destroying solid waste or transforming solid waste into something useful or harmless
    • CCHEMISTRY; METALLURGY
    • C02TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02FTREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00Treatment of water, waste water, or sewage
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F23COMBUSTION APPARATUS; COMBUSTION PROCESSES
    • F23GCREMATION FURNACES; CONSUMING WASTE PRODUCTS BY COMBUSTION
    • F23G5/00Incineration of waste; Incinerator constructions; Details, accessories or control therefor
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F23COMBUSTION APPARATUS; COMBUSTION PROCESSES
    • F23GCREMATION FURNACES; CONSUMING WASTE PRODUCTS BY COMBUSTION
    • F23G5/00Incineration of waste; Incinerator constructions; Details, accessories or control therefor
    • F23G5/02Incineration of waste; Incinerator constructions; Details, accessories or control therefor with pretreatment
    • F23G5/033Incineration of waste; Incinerator constructions; Details, accessories or control therefor with pretreatment comminuting or crushing
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F23COMBUSTION APPARATUS; COMBUSTION PROCESSES
    • F23GCREMATION FURNACES; CONSUMING WASTE PRODUCTS BY COMBUSTION
    • F23G5/00Incineration of waste; Incinerator constructions; Details, accessories or control therefor
    • F23G5/44Details; Accessories
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01FMIXING, e.g. DISSOLVING, EMULSIFYING OR DISPERSING
    • B01F2101/00Mixing characterised by the nature of the mixed materials or by the application field
    • B01F2101/25Mixing waste with other ingredients
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02WCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO WASTEWATER TREATMENT OR WASTE MANAGEMENT
    • Y02W30/00Technologies for solid waste management
    • Y02W30/20Waste processing or separation

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Hydrology & Water Resources (AREA)
  • Water Supply & Treatment (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 블랙매트릭스를 구비한 평판표시장치 및 그의 제조방법에 관한 것이다.
본 발명의 평판표시장치는 화소전극을 제외한 상기 절연기판의 전면상에 형성된 불투명 도전막과; 상기 불투명 도전막의 일부분을 노출시키는 콘택홀을 구비한 절연막과; 게이트 전극과, 상기 콘택홀을 통해 상기 불투명 도전막에 연결되는 소오스/드레인 전극용 도전패턴을 구비한 박막 트랜지스터를 포함한다.

Description

블랙매트릭스를 구비한 평판표시장치 및 그 제조방법{Flat Panel Display with Black Matrix and Method for fabricating the Same}
도 1a은 종래의 유기전계 발광표시소자의 단면구조도, 도 1b는 평면 구조도,
도 2a 는 본 발명의 일 실시예에 따른 유기전계 발광표시소자의 단면구조도,
도 2b는 본 발명의 일 실시예에 따른 유기전계 발광표시소자의 평면구조도,
도 3a는 본 발명의 다른 실시예에 따른 유기전계 발광표시소자의 단면구조도,
도 3b는 본 발명의 다른 실시예에 따른 유기전계 발광표시소자의 평면구조도,
도 4는 금속과 투명막의 혼합층의 금속과 투명막의 성분을 도시한 도면,
*도면의 주요 부분에 대한 부호의 설명*
100, 200 : 절연기판 105, 205 : 블랙 매트릭스
115, 215 : 버퍼층 120, 220 : 반도체층
125, 225 : 게이트 절연막 131, 231 : 게이트 전극
135, 235 : 층간 절연막 141, 142, 241, 242 : 소오스/드레인 전극
150, 250 : 보호막 160, 260 : 화소전극
170, 270 : 평탄화막 180, 280 : 유기 EL층
본 발명은 평판표시장치 및 그의 제조방법에 관한 것으로서, 더욱 상세하게는 블랙매트릭스를 구비한 배면발광형 유기전계 발광표시소자 및 그의 제조방법에 관한 것이다.
도 1a는 종래의 유기전계 발광표시소자의 단면구조를 도시한 것이다. 도 1b는 종래의 유기전계 발광표시소자의 평면구조를 도시한 것으로서, 도 1a는 도 1b의 I-I 선에 따른 단면구조이다.
도 1a를 참조하면, 투명한 절연기판(10)은 화소전극이 형성되는 제1영역(11)과 박막 트랜지스터(TFT)와 캐패시터가 형성되는 제2영역(12)으로 구분된다. 상기 절연기판(10)상에는 버퍼층(15)이 형성되고, 버퍼층(15) 상부의 상기 제2영역(12)에는 소오스/드레인 영역(21), (22)이 형성된 반도체층(20), 게이트 전극(31) 그리고 콘택홀(41), (42)을 통해 각각 소오스/드레인 영역(21), (22)과 연결되는 소오스/드레인 전극(51), (52)을 구비한 박막 트랜지스터와, 제1전극(32)과 제2전극(53)을 구비한 캐패시가 형성된다. 그리고, 반도체층(20), 게이트 전극(31) 및 제1전극(32) 그리고 소오스/드레인 전극(51), (52) 및 제2전극(53)사이에는 절연막, 즉 게이트 절연막(30), 층간 절연막(40)이 형성된다.
기판전면에 보호막(60)이 형성되고, 상기 보호막(60)상에는 상기 소오스/드 레인 전극(51), (52)중 하나, 예를 들면 드레인 전극(52)과 비어홀(61)을 통해 연결되는 화소전극(70)이 애노드전극으로서 형성되고, 상기 화소전극(70)을 포함한 보호막(60)상에는 상기 화소전극(70)의 일부분을 노출시키는 개구부(81)를 구비한 평탄화막(80)이 형성된다. 상기 개구부(81)에는 유기 EL층(90)이 형성되고, 그위에 배면발광용 불투명전극인 캐소드전극(95)이 형성된다.
도 1b를 참조하면, 상기 유기전계 발광표시소자는 다수의 신호선, 즉 화소를 선택하는데 사용되는 게이트 라인(35)과, 데이터신호를 인가하는 데이터 라인(55) 그리고 모든 화소에 동일한 공통전압(Vdd)을 인가하여 구동용 박막 트랜지스터를 구동하는 데 필요한 기준전압을 부여하는 전원공급선(Vdd line, 56)을 구비한다.
상기 신호선들(35, 55, 56)에 의해 한정된 각 화소영역마다 화소가 각각 배열되는데, 각 화소는 상기 신호선들에 연결된 다수의 박막 트랜지스터, 예를 들면 2개의 트랜지스터와 하나의 캐패시터 및 유기 EL소자로 이루어진다.
AMOLED(Active Matrix Organic Light Emitting Device)와 같은 평판표시소자는 스위칭소자와 상기 스위칭소자에 전원을 인가하기 위한 여러 배선들로 이루어지는데, 배선용 금속물질에 의해 외부광이 반사되어 콘트라스트(contrast)가 크게 저하된다. 즉, 도 1a에 도시된 바와같이 캐패시터의 하부전극을 구성하는 게이트 전극물질, 소오스/드레인 전극 및 캐패시터의 상부전극을 구성하는 소오스/드레인 전극물질 그리고 음극을 구성하는 음극물질 등에 의해 외부광이 반사되어 콘트라스트가 저하되는 문제점이 있었다.
종래에는 전면에 고가의 편광판을 부착하여 외부광의 반사에 의한 콘트라스 트의 저하를 방지하였으나, 고가의 편광판 사용에 따른 제조 원가의 상승을 초래하할 뿐만 아니라 편광판 자체가 유기 전계발광층으로부터 방출되는 빛의 일부를 차단하여 투과도를 저하시킴으로써 휘도가 저하되는 문제점이 있었다.
또한, 도 1b에 도시된 바와 같이, 하나의 층상에서 2개의 신호선이 서로 전기적으로 분리되도록 형성되어야 하므로, 공정중 발생된 도전성 파티클에 의해 서로 인접하게 배열되는 데이터 라인(55)과 전원공급선(56)간에 인라인 쇼트(도 1b의 59)가 발생하게 되고, 이에 따라 라인 결함(line defect)이 발생되는 문제점이 있었다.
따라서, 본 발명은 상기한 바와같은 종래기술의 문제점을 해결하기 위한 것으로서, 블랙매트릭스를 이용하여 외부광 반사를 방지하여 콘트라스트 증가 및 저가격화를 도모할 수 있는 평판표시장치 및 그의 제조방법을 제공하는 데 그 목적이 있다.
본 발명의 다른 목적은 블랙매트릭스를 공통전원선으로 이용하여 인라인 쇼트를 방지하고 전원전압 강하를 방지할 수 있는 평판표시장치 및 그의 제조방법을 제공하는 데 있다.
본 발명의 다른 목적은 블랙 매트릭스를 캐패시터의 전극으로 이용하여 캐패시턴스를 증가시킬 수 있는 평판표시장치 및 그의 제조방법을 제공하는 데 있다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명은 기판상부에 형성된 박막 트랜지스터 및 화소전극과; 상기 기판중 상기 화소전극이 형성된 부분을 제외한 전면상에 형성된 블랙 매트릭스를 포함하는 평판표시장치를 제공하는 것을 특징으로 한다.
상기 블랙매트릭스는 Mo 또는 Cr 등과 같은 반사율이 낮은 금속물질을 사용한다. 또한, 상기 블랙 매트릭스는 그의 증착두께에 따라 금속성분이 높고 투명막의 성분이 낮은 금속과 투명막의 혼합층을 사용하며, 상기 혼합층을 위한 투명막으로 SiO2, SiNx 또는 ITO중 하나가 사용되고, 금속으로 Al, Cr, Mo, W, Ti, Ag, Cu 중 하나가 사용된다.
또한, 본 발명은 화소전극을 구비한 평판표시소자에 있어서, 상기 화소전극을 제외한 상기 절연기판의 전면상에 형성된 불투명 도전막과; 상기 불투명 도전막의 일부분을 노출시키는 콘택홀을 구비한 절연막과; 게이트 전극과, 상기 콘택홀을 통해 상기 불투명 도전막에 연결되는 소오스/드레인 전극용 도전패턴을 구비한 박막 트랜지스터를 포함하는 평판표시장치를 제공하는 것을 특징으로 한다.
상기 불투명 도전막은 블랙 매트릭스 및 전원공급선의 역할을 한다. 상기 불투명 도전막은 Mo 또는 Cr 과 같은 반사율이 낮은 금속물질 또는 그의 증착두께에 따라 금속성분이 높고 투명막의 성분이 낮은 금속과 투명막의 혼합층으로 이루어진다.
본 발명의 평판표시소자는 상기 불투명도전막으로된 제1전극과; 상기 게이트 전극과 동일 물질로 된 제2전극과; 상기 소오스/드레인 전극과 동일한 물질로 된 상기 도전패턴모양의 제3전극을 구비한 캐패시터를 더 포함하며, 상기 제3전극과 제1전극은 상기 콘택홀을 통해 서로 병렬 연결된다.
또한, 본 발명은 화소전극을 구비한 평판표시장치를 제조하는 방법에 있어서, 상기 화소전극을 제외한 상기 절연기판의 전면상에 블랙 매트릭스를 형성하는 단계와; 상기 블랙 매트릭스를 포함한 기판전면상에 제1절연막을 형성하는 단계와; 상기 제1절연막상부에 게이트 전극을 형성하는 단계와; 기판전면에 제2절연막을 형성하는 단계와; 상기 제1 및 제2절연막을 식각하여 상기 블랙 매트릭스의 일부분을 노출시키는 콘택홀을 형성하는 단계와; 상기 콘택홀을 통해 상기 블랙 매트릭스와 연결되는 소오스/드레인 전극을 형성하는 단계를 포함하는 평판표시장치의 제조방법을 제공하는 것을 특징으로 한다.
이하, 본 발명의 실시예를 첨부된 도면에 의거하여 설명하면 다음과 같다.
도 2a는 본 발명의 일 실시예에 따른 배면발광구조의 유기전계 발광표시소자의 단면구조를 도시한 것이고, 도 2b는 평면구조를 도시한 것이다. 도 2a는 도 2b의 II-II 선에 따른 단면구조를 도시한 것으로서, 하나의 화소 즉, 하나의 화소영역(104)에 국한시켜 도시한 것이다.
도 2a 및 도 2b를 참조하면, 화소전극이 형성될 제1영역(101)과, TFT와 캐패시터가 형성될 제2영역(102)을 구비한 기판(100)이 제공된다.
블랙매트릭스(105)가 상기 화소전극이 형성되는 제1영역(101)을 제외한 기판(100)상에 형성된다. 상기 블랙매트릭스(105)는 다수의 신호선 즉, 게이트 라인(130), 데이터 라인(140) 및 전원공급선(147)에 의해 한정되는 화소영역(104)의 개구부(175)만이 노출되도록 기판(100)의 전면상에 형성된다. 상기 블랙 매트릭스(105)는 외부광의 반사를 방지하기 위하여 불투명한 물질을 사용하여야 한다. 상기 블랙 매트릭스(105)를 위한 물질로는, 반사율이 상대적으로 낮은 Cr, Mo 등과 같은 금속물질을 사용하거나 또는 CrOx, MoOx 등과 같은 불투명 절연물질을 사용한다. 또한, 상기 블랙매트릭스(105)를 위한 물질로 그의 증착두께에 따라 금속성분이 높고 투명막의 성분이 낮은 금속과 투명막의 혼합층을 사용할 수도 있다.
상기 블랙 매트릭스(105)용 혼합층은 SiO2, SiNx, ITO 와 같은 투명막과 Al, Cr, Mo, W, Ti, Ag, Cu 등과 같은 금속물질을 코-스퍼터링(co-sputtering)으로 동시에 증착하여 형성한다.
도 4은 상기 혼합층의 증착 두께에 따른 금속과 투명막의 성분 분포를 도시한 것으로서, 상기 혼합층은 그의 증착 두께(d)에 따라 금속성분의 조성이 점진적으로 증가되고 투명막의 성분은 낮아지도록 형성된다. 즉, 투명막의 성분은 외부광이 입사하는 방향으로 광의 입사깊이(r)에 따라 그의 조성이 점진적으로 감소되도록 분포하고, 금속성분은 점진적으로 증가하도록 분포하여, 상기 혼합층의 증착 두께의 약 1/2영역에서는 투명막 성분과 금속성분이 거의 동일하게 존재하도록 한다.
따라서, 혼합층은 투명막과 금속의 반비례적인 조성비의 분포가 점진적으로 서서히 변화되므로, 입사되는 외부광의 반사보다 흡수가 일어나 외부광의 반사가 억제되고, 이에 따라 외부광의 반사를 방지하기 위한 블랙 매트릭스로서의 기능을 수행하게 된다.
상기 블랙 매트릭스(105)를 포함한 기판(100)상에 버퍼층(115)이 형성되고, 상기 제2영역(102)의 상기 버퍼층(115)상에 소오스/드레인 영역(121), (122)이 형 성된 반도체층(120)과, 그의 상부에 형성된 게이트전극(131)과, 콘택홀(136), (137)을 통해 상기 소오스/드레인 영역(121), (122)과 각각 콘택되는 소오스/드레인 전극(141), (142)을 포함하는 박막 트랜지스터가 형성된다.
또한, 제2영역(102)상에는 상기 게이트 전극(131)과 동일 물질로 이루어진 제1전극(132)과 상기 소오스/드레인 전극중 하나, 예를 들면 소오스전극(141)과 연결되는 제2전극(143)을 구비한 캐패시터가 형성된다. 상기 반도체층(120), 게이트전극(131) 및 제1전극(132), 그리고 소오스/드레인 전극(141), (142) 및 제2전극(143)사이에는 게이트 절연막(125)과 층간 절연막(135)이 각각 형성된다.
상기 소오스/드레인 전극(141), (142)중 하나, 예를 들면 드레인 전극(142)의 일부분을 노출시키는 비어홀(155)을 구비한 보호막(150)이 기판전면에 형성되고, 보호막(150)상에는 상기 비어홀(155)을 통해 상기 드레인 전극(142)과 콘택되는 화소전극(160)이 형성된다.
상기 화소전극(160)을 포함한 보호막(150)상에 상기 화소전극(160)을 노출시키는 개구부(175)를 구비한 평탄화막(170)이 형성되고, 그위에 유기 EL층(180)과 캐소드전극(190)이 형성된다.
상기한 바와같은 본 발명의 일실시예에 따른 유기전계 발광표시소자는 개구부를 제외한 기판 전면에 블랙 매트릭스(105)를 형성하여 게이트 및 소오스/드레인 전극등과 같은 금속배선에 의한 외부광의 반사를 방지할 수 있다.
도 3a는 본 발명의 다른 실시예에 따른 유기전계 발광표시소자의 단면구조를 도시한 것이고, 도 3b는 본 발명의 다른 실시예에 따른 유기전계 발광표시소자의 평면구조를 도시한 것이다. 도 3a는 도 3b의 III-III 선에 따른 단면구조로서, 하나의 화소 즉, 하나의 화소영역(204)에 국한시켜 도시한 것이다.
본 발명의 다른 실시예에 따른 유기전계 발광표시소자는 기판상에 도전성 물질을 형성하여 블랙매트릭스와 전원공급선으로 채택한 구조를 갖는다. 화소전극(260)이 형성된 제1영역(201)을 제외한, 박막 트랜지스터와 캐패시터가 각각 형성된 절연기판(200)의 제2영역(202)과 제3영역(203)에 불투명 도전막(205)이 형성된다. 즉, 상기 불투명 도전막(205)은 상기 제1영역(201)에 형성된 개구부(275)를 포함한 화소전극(260)이 노출되도록 기판전면에 형성되어진다.
상기 불투명 도전막(205)은 기판전면에 형성되어, 게이트선(230)과 데이터선(240)에 의해 한정되는 화소영역(204)마다 형성되는 박막 트랜지스터에 연결되어야 한다. 그러므로, 상기 콘택홀(239)은 각 화소영역마다 형성되어, 이 콘택홀(239)을 통해 상기 각 화소영역(204)마다 형성된 캐패시터의 제2전극(243)과 소오스전극(241)으로 작용하는 섬형태의 도전패턴(245)이 전원공급선의 역할을 하는 불투명 도전막(205)에 연결되어진다.
따라서, 상기 불투명 도전막(205)은 외부광의 반사를 방지할 뿐만 아니라 콘택홀(239)을 통해 소오스/드레인 전극(241), (242)중 하나, 예를 들어 소오스 전극(241)과 전기적으로 연결되므로, 각 화소마다 공통적으로 인가되는 전원전압(Vdd)은 불투명 도전막(205)으로부터 소오스전극(241)으로 인가되어진다.
이때, 상기 불투명 도전막(205)으로는 Cr 또는 Mo 등과 같은 반사율이 낮은 물질을 사용하거나, 도 4에서와 같이 투명막과 금속을 코스퍼터링하여 형성한 혼합층을 사용할 수도 있다.
또한, 본 발명의 다른 실시예에서는 블랙 매트릭스(205)가 전원공급선의 역할 뿐만 아니라 캐패시터의 전극으로도 작용한다. 그러므로, 다른 실시예에 따른 캐패시터구조는 블랙매트릭스(205)와 제1전극(232) 그리고 이들사이의 게이트 절연막(225)으로된 유전막으로 구성된 제1캐패시터와, 제1전극(232)과 제2전극(243) 그리고 이들사이의 층간 절연막(235)으로된 유전막으로 구성된 제2캐패시터로 이루어져, 블랙 매트릭스(205)와 제2전극(243)이 콘택홀(239)를 통해 연결되는 병렬구조를 이룸으로써 캐패시턴스를 향상시키고, 이에 따라 개구율을 향상시킨다.
본 발명의 실시예에서는 블랙매트릭스를 화소영역을 제외한 기판전면에 형성하였으나, 반도체층이 형성될 부위에도 블랙 매트릭스를 형성하지 않고 단차를 형성하여 줌으로써, 반도체층을 위한 비정질 실리콘막의 결정화공정시 표면 거칠기를 개선할 수 있다. 이는 비정질 실리콘막이 결정화되면서 일어나는 부피팽창이 단차부위로 전파되어 표면 거칠기를 개선할 수 있게 되는 것이다.
또한, 본 발명의 실시예를 배면발광형 유기전계 발광표시소자에 국한시켜 설명하였으나, 액티브 매트릭스 액정표시소자에도 적용가능하다.
상기한 바와같은 본 발명에 따르면, 화소영역을 제외한 기판전면에 블랙 매트릭스를 형성하여 줌으로써 외부광의 반사에 의한 콘트라스트 저하를 방지할 수 있을 뿐만 아니라 고가의 폴라라이저를 사용하지 않으므로써 전체적인 휘도증가와 저가격화를 이룰 수 있다.
또한, 블랙 매트릭스를 전원공급선으로 사용하므로써, 이웃하는 신호선들간의 인라인 쇼트를 방지할 수 있을 뿐만 아니라 공통전원전압을 4방향에서 인가하고 전원공급선이 라인형태가 아니라 전면형성되므로 전압강하를 방지할 수 있다.
게다가, 본 발명에서는 블랙 매트릭스를 캐패시터의 전극으로도 사용함으로써 2개의 캐패시터가 병렬연결된 구조를 가지므로, 캐패시턴스를 향상시키고, 이에 따라 개구율을 향상시킬 수 있는 이점이 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (3)

  1. 기판상부에 형성된 박막 트랜지스터 및 화소전극과;
    상기 기판중 상기 화소전극이 형성된 부분을 제외한 전면상에 형성된 블랙 매트릭스를 포함하며, 상기 블랙매트릭스는 Mo 또는 Cr중 하나로 이루어지는 것을 특징으로 하는 평판표시장치.
  2. 기판상부에 형성된 박막 트랜지스터 및 화소전극과;
    상기 기판중 상기 화소전극이 형성된 부분을 제외한 전면상에 형성된 블랙 매트릭스를 포함하며, 상기 블랙 매트릭스는 증착두께에 따라 금속성분이 높고 투명막의 성분이 낮은 금속과 투명막의 혼합층으로 이루어지는 것을 특징으로 하는 평판표시장치.
  3. 제2항에 있어서, 상기 혼합층을 위한 상기 투명막으로 SiO2, SiNx 또는 ITO중 하나가 사용되고, 금속으로 Al, Cr, Mo, W, Ti, Ag, Cu 중 하나가 사용되는 것을 특징으로 하는 평판표시장치.
KR1020050026721A 2005-03-30 2005-03-30 블랙매트릭스를 구비한 평판표시장치 및 그 제조방법 KR100552977B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050026721A KR100552977B1 (ko) 2005-03-30 2005-03-30 블랙매트릭스를 구비한 평판표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050026721A KR100552977B1 (ko) 2005-03-30 2005-03-30 블랙매트릭스를 구비한 평판표시장치 및 그 제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0085187A Division KR100491143B1 (ko) 2001-12-26 2001-12-26 블랙매트릭스를 구비한 평판표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050069939A KR20050069939A (ko) 2005-07-05
KR100552977B1 true KR100552977B1 (ko) 2006-02-15

Family

ID=37260232

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050026721A KR100552977B1 (ko) 2005-03-30 2005-03-30 블랙매트릭스를 구비한 평판표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100552977B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100709195B1 (ko) * 2005-11-22 2007-04-18 삼성에스디아이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR100708855B1 (ko) * 2005-11-24 2007-04-17 삼성에스디아이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR100714012B1 (ko) * 2005-11-30 2007-05-04 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
KR101992909B1 (ko) * 2012-12-31 2019-06-25 엘지디스플레이 주식회사 유기발광표시장치 및 그의 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010012686A (ko) * 1998-03-17 2001-02-26 야스카와 히데아키 박막패터닝용 기판 및 그 표면처리

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010012686A (ko) * 1998-03-17 2001-02-26 야스카와 히데아키 박막패터닝용 기판 및 그 표면처리

Also Published As

Publication number Publication date
KR20050069939A (ko) 2005-07-05

Similar Documents

Publication Publication Date Title
KR100491143B1 (ko) 블랙매트릭스를 구비한 평판표시장치 및 그 제조방법
KR100491144B1 (ko) 평판표시장치 및 그의 제조방법
KR102067966B1 (ko) 유기발광 다이오드 디스플레이 장치 및 그 제조방법
KR100542997B1 (ko) 평판표시장치 및 그의 제조방법
KR100527195B1 (ko) 유기전계 발광표시장치
KR100462861B1 (ko) 블랙매트릭스를 구비한 평판표시장치 및 그의 제조방법
KR100635042B1 (ko) 전면전극을 구비한 평판표시장치 및 그의 제조방법
JP3695308B2 (ja) アクティブマトリクス有機el表示装置及びその製造方法
KR20150019989A (ko) 유기 발광 디스플레이 장치용 어레이 기판 및 이의 제조 방법
KR102086805B1 (ko) 유기전계발광표시장치
KR100552977B1 (ko) 블랙매트릭스를 구비한 평판표시장치 및 그 제조방법
JP2005128310A (ja) 表示装置、及び電子機器
KR20210093403A (ko) 표시 패널의 제조 방법 및 그에 따라 제조되는 표시 패널
KR20050029826A (ko) 평판표시장치 및 그의 제조방법
KR100721552B1 (ko) 유기전계 발광표시장치 및 그의 제조방법
KR20080102664A (ko) 표시장치
KR100712210B1 (ko) 양면발광 유기전계발광소자
KR100552959B1 (ko) 광차단막을 내포하는 기판과 그의 제조 방법 및 그를사용하는 평판 표시 장치
JP2007232818A (ja) 画像表示装置
KR100542998B1 (ko) 평판표시장치 및 그의 제조방법
KR102682193B1 (ko) 어레이 기판 및 이를 포함하는 표시장치
KR20210113511A (ko) 표시 장치
KR20150033406A (ko) 유기전계 발광소자 및 이의 제조 방법
KR100783710B1 (ko) 액정 표시 장치
KR20180076744A (ko) 어레이 기판 및 이를 포함하는 표시장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130205

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 14