JP2010152016A - 液晶表示パネル及びそれを備えた電子機器 - Google Patents

液晶表示パネル及びそれを備えた電子機器 Download PDF

Info

Publication number
JP2010152016A
JP2010152016A JP2008328793A JP2008328793A JP2010152016A JP 2010152016 A JP2010152016 A JP 2010152016A JP 2008328793 A JP2008328793 A JP 2008328793A JP 2008328793 A JP2008328793 A JP 2008328793A JP 2010152016 A JP2010152016 A JP 2010152016A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
display panel
active matrix
drive circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008328793A
Other languages
English (en)
Other versions
JP5540502B2 (ja
Inventor
Satoru Nakayama
悟 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008328793A priority Critical patent/JP5540502B2/ja
Publication of JP2010152016A publication Critical patent/JP2010152016A/ja
Application granted granted Critical
Publication of JP5540502B2 publication Critical patent/JP5540502B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

【課題】周辺駆動回路による画素部への影響を低減させつつ、表示不良の発生を防止することができる液晶表示パネル及びそれを備えた電子機器を提供する。
【解決手段】複数の画素電極と周辺駆動回路とを同一面上に有するアクティブマトリクス基板1と、これらの画素電極及び周辺駆動回路に対向する対向電極50を一方の面の略全面に設けた対向基板2とを備え、アクティブマトリクス基板1において、周辺駆動回路のうち少なくとも画像信号線11に画像信号を供給する水平駆動回路21と対向基板2との間に、所定電位に接続される導電体30を介在させた。
【選択図】図3

Description

本発明は、液晶表示パネル及びそれを備えた電子機器に関し、さらに詳細には、アクティブマトリクス型の液晶表示パネル及びそれを備えた電子機器に関する。
液晶プロジェクタ、パーソナルコンピュータなどの電子機器に用いられる液晶表示パネルとして、応答速度や画像品質の面で優れ、近年のカラー化に最適なアクティブマトリクス型の液晶表示パネルが主力となっている。
ここで、従来のアクティブマトリクス型の液晶表示パネルの構成を図8を参照して説明する。従来のアクティブマトリクス型の液晶表示パネルは、図8(a)に示すアクティブマトリクス基板101と図8(b)に示す対向基板102とがスペーサの混入されたシール材によって一定の間隔を保って貼り合わせられ、この一対の基板とシール材とにより形成された空間に液晶が封入された構造を有する。
図8(a)に示すように、アクティブマトリクス基板101上には複数の走査線110と複数の画像信号線111とが互いに交差して形成され、その交差部にTFT及び画素電極からなる画素部112がマトリクス状に形成されて表示領域が構成される。
この表示領域の周辺部には、各走査線110に対してパルス状の走査信号を順次供給する垂直駆動回路120や、各画像信号線111に所定の画像信号を供給する水平駆動回路121等からなる周辺駆動回路が、上記表示領域の端辺に沿うように配置される。
一方、対向基板102には、その内面側にはITO(Indium Tin Oxide)等の対向電極150が全面に亘って形成され、基板隅部に形成されたコモン電極160a〜160cによりアクティブマトリクス基板101のコモン電極140a〜140cと電気的に接続されている。
ところで、近年、より高品質な表示を得るために多画素化や高速駆動が要求されるようになってきている。それに伴い、同時サンプリングする相展開数も増え、水平駆動回路に形成される多数の画像信号配線やこれらを含む周辺駆動回路と対向電極150との間に生じる寄生容量が無視できない程大きくなってきている。
例えば、水平駆動回路121に形成される複数の画像信号線111に画像信号が流れると上記寄生容量を介して対向電極150の基準電位Vcomが変動する。この変動が画素部形成領域に対向する対向電極150及びコモン電極160b,160c,140b,140cを経由して画素部112の基準電位Vcomまで伝播される。これにより画素部112に信号電圧を書き込む際の基準電位Vcomが変動し、本来書き込まれるべき画像信号の電圧が変化してしまい画質不良となることが報告されている。
そこで、下記特許文献1,2には、水平駆動回路を含む周辺駆動回路と対向する領域の対向電極の一部又は全部を除去することによって、上述の寄生容量の発生を抑制し、画質不良の問題を改善する技術が開示されている。
特開2005−227513号公報 特開2005−84650号公報
ところが、上記特許文献1,2のように、水平駆動回路を含む周辺駆動回路と対向する領域の一部又は全部に対向電極を形成しない領域(以下、「対向電極非形成領域」とする。)を設けると、次のような問題が生じる恐れがある。
すなわち、水平駆動回路を含む周辺駆動回路と対向する領域の一部又は全部に対向電極非形成領域を対向基板に設けると、対向電極を形成した領域(以下、「対向電極形成領域」とする。)との間で、段差が生じる。従って、この段差による塗装ムラが発生して表示不良となる恐れがある。また、対向電極非形成領域を設けた対向基板とアクティブマトリクス基板とを重ね合わせるときに対向電極形成領域部分と対向電極非形成領域部分とに応力が生じ、ギャップ異常又はギャップムラによる表示不良となる恐れがある。加えて、対向電極を加工する必要性があり、マスク又は工程増によるコストアップに繋がってしまうことになる。
そこで、かかる課題を解決すべく、請求項1に係る発明は、走査線と、画像信号線と、前記走査線及び前記画像信号線との交差部にそれぞれ設けられた複数の画素部と、各前記画素部をマトリクス駆動する周辺駆動回路とを同一面上に有するアクティブマトリクス基板と、前記複数の画素部と前記周辺駆動回路とに対向する対向電極を一方の面の略全面に設けた対向基板と、アクティブマトリクス基板と対向基板との間に挟持された液晶層とを備え、前記アクティブマトリクス基板において、前記周辺駆動回路のうち少なくとも前記画像信号線に画像信号を供給する水平駆動回路と前記対向基板との間に、所定電位に接続される導電体を介在させた液晶表示パネルとした。
また、請求項2に係る発明は、請求項1に記載の液晶表示パネルにおいて、前記アクティブマトリクス基板には、前記所定電位に接続される前記導電体を含む所定電位印加領域を含み、前記所定電位印加領域における前記導電体と当該導電体以外の領域とに接続され、前記所定電位を外部から印加するための共通の入力端子を設けることとした。
また、請求項3に係る発明は、請求項1に記載の液晶表示パネルにおいて、前記アクティブマトリクス基板には、前記所定電位に接続される前記導電体を含む所定電位印加領域を含み、前記所定電位印加領域のうち前記導電体に接続され、前記所定電位を外部から印加するための第1入力端子と、前記所定電位印加領域のうち前記導電体以外の領域に接続され、前記所定電位を外部から印加するための第2入力端子と、をそれぞれ電気的に独立して設けることとした。
また、請求項4に係る発明は、請求項1〜3のいずれか1項に記載の液晶表示パネルにおいて、前記対向電極に印加される電圧を前記所定電位とした。
また、請求項5に記載の発明は、請求項1〜4のいずれか1項に記載の液晶表示パネルにおいて、前記導電体を前記アクティブマトリクス基板上面に設けることとした。
また、請求項6に記載の発明は、液晶表示パネルと、この液晶表示パネルに映像を供給する映像信号供給回路とを備え、前記液晶表示パネルは、走査線と、画像信号線と、前記走査線及び前記画像信号線との交差部にそれぞれ設けられた複数の画素部と、各前記画素部をマトリクス駆動する周辺駆動回路とを同一面上に有するアクティブマトリクス基板と、前記複数の画素部と前記周辺駆動回路とに対向する対向電極を一方の面の略全面に設けた対向基板と、アクティブマトリクス基板と対向基板との間に挟持された液晶層とを備え、前記アクティブマトリクス基板において、前記周辺駆動回路のうち少なくとも前記画像信号線に画像信号を供給する水平駆動回路と前記対向基板との間に、所定電位に接続される導電体を介在させた電子機器とした。
本発明によれば、アクティブマトリクス基板において、周辺駆動回路のうち少なくとも多数の画像信号線が集中して形成される水平駆動回路と対向基板との間に、所定電位に接続される導電体を介在させることとしている。従って、水平駆動回路に対向する対向電極の生じる電位変動が画素部に対向する対向電極を経由して画素部へ影響することを抑制することができ、画質の劣化を防止できる。しかも、対向電極を対向基板の略全面に設けることで、上述した塗装ムラ、ギャップ異常或いはギャップムラが生じることを抑制して表示不良の発生を防止することができる。加えて、対向電極を加工する必要がなく、画素電極と同様の導電体を使用することができるため、工程数増などによるコスト上昇を抑えることができる。
以下、発明を実施するための最良の形態(以下、「実施形態」とする)について説明する。なお、説明は以下の順序で行う。
1.第1実施形態の液晶表示パネル
2.第2実施形態の液晶表示パネル
3.電子機器への適用
[1.第1実施形態]
[1.1.液晶表示パネルの概要]
図1は、本発明の第1実施形態に係る液晶表示パネルの構成の概略を示す図である。本実施形態では、本発明をアクティブマトリクス型の液晶表示パネルに適用した場合を例に挙げて説明するものとする。
図1に示すように、第1実施形態に係る液晶表示パネルPは、アクティブマトリクス基板1と対向基板2とがスペーサの混入されたシール材(図示せず)によって一定の間隔を保って貼り合わせられる。そして、この一対の基板とシール材とにより形成された空間に液晶(図示せず)が封入されて後述する液晶層3が一対の基板間に狭持されて形成される構造を有する。
アクティブマトリクス基板1には、複数の画素部が形成される画素部形成領域23の他、これらの複数の画素部をマトリクス駆動する周辺駆動回路、外部回路との間で電圧や各種信号の入出力を行なうためのパッド部70等に形成される。周辺駆動回路には、走査線10に制御信号を供給する垂直駆動回路(走査線駆動回路)20a,20b、画像信号線11に画像信号を供給するする水平駆動回路(データ線駆動回路)21、画像信号線11をプリチャージするプリチャージ回路22などが含まれる。
対向基板2には、アクティブマトリクス基板1と対向する面の略全面にITO(Indium Tin Oxide)等で形成された対向電極50が形成される。
本実施形態においては、アクティブマトリクス基板1において、図1に示すように、周辺駆動回路のうち少なくとも水平駆動回路21と対向基板2との間に、所定電位に接続される導電体30を介在させて、水平駆動回路21を導電体30で覆うように、対向基板2から水平駆動回路21を遮蔽する。ここでは、「所定電位」は、反転駆動する画素電極の基準となる基準電位Vcomとするが、電源電位や接地電位など直流電位としてもよい。また、「導電体」はアクティブマトリクス基板1で配線やITO電極に使用されている部材が用いられる。
本発明者は、かかる構成とすることで、水平駆動回路21に対向する対向電極50に生じる電位変動を大幅に低減することができ、画質の劣化を防止できるとの知見を得た。しかも、対向電極50は対向基板2の略全面に設けているので、上述した段差やギャップが生じることを抑制して表示不良の発生を防止することができる。
また、アクティブマトリクス基板1には、基準電位Vcomに接続される導電体30を含む基準電位印加領域を含み、この所定電位印加領域における導電体30とこの導電体30とに接続される共通入力端子70a,70bを設けている。この共通入力端子70a,70bは、基準電位Vcomを外部から供給するための入力端子であり、導電体30とこの導電体30以外の基準電位印加領域に基準電位Vcomを供給する。
このように、基準電位Vcomを外部から入力するための入力端子を導電体30とこの導電体30以外の基準電位印加領域とで共通にすることで、入力端子の数を低減することができ、アクティブマトリクス基板1の小型化を図ることができる。
なお、水平駆動回路21を対向基板2の対向電極50と対向しない位置に設けることも考えられるが、そのようにすると、アクティブマトリクス基板1の小型化、さらには液晶表示パネルPの小型化を阻害することから、本実施形態では上述のように構成している。
[1.2.液晶表示パネルPの構成]
ここで、さらに具体的に、本実施形態に係る液晶表示パネルPの構成について図2及び図3を参照して説明する。図2(a)は第1実施形態に係る液晶表示パネルPのアクティブマトリクス基板1のレイアウト図、図2(b)は第1実施形態に係る液晶表示パネルPの対向基板2のレイアウト図、図3(a)は従来の液晶表示パネルにおける対向電極の影響を説明するための図、図3(b)は第1実施形態に係る液晶表示パネルPにおける対向電極の影響を説明するための図である。
図2(a)に示すように、アクティブマトリクス基板1上には複数の走査線10と複数の画像信号線11とが互いに交差して形成され、その交差部にTFT、画素容量Cs、画素電極等からなる複数の画素部12がマトリクス状に形成されて画素部形成領域23が構成される。なお、画素電極とこれに対向して対向基板2に形成される対向電極50との間に発生する液晶容量により液晶セルが形成されることになる。
また、このアクティブマトリクス基板1上には、垂直駆動回路20a,20b、水平駆動回路21、及び各画像信号線11をプリチャージするプリチャージ回路22等からなる周辺駆動回路が、上記画素部形成領域23の外周部端辺に沿うように配置される。この周辺駆動回路へ供給される各信号や電圧は、例えば図示しない外部回路のドライバICで生成されるものであり、入力端子であるパッド部70を介して供給される。この外部回路のドライバICは、例えば画像信号生成用の画像信号データ、基準電位Vcom発生用のVCOMデータ、或いは制御電位Vcont発生用のCONTデータなどをアナログ信号やDC電位に変換してパッド部70を介して周辺駆動回路へ出力する。
垂直駆動回路20a,20bは、各走査線10に対してパルス状の走査信号を順次供給する回路であり、所定の走査線10を選択する垂直シフトレジスタや、走査線10の電圧レベルを調整するレベルシフタ等から構成される。
一方、水平駆動回路21は、各画像信号線11に所定の画像信号を供給する回路であり、外部回路から入力端子であるパッド部70を介して画像信号やセレクト信号を受け取り、画像信号をセレクト信号と対応する画素列の画像信号線11に出力するマルチプレクサ等から構成される。
そして、垂直駆動回路20a,20b及び水平駆動回路21によりそれぞれ所定の走査線10及び画像信号線11が選択されると、選択された走査線10と画像信号線11との交差部に位置する画素部12に画像信号が供給され、画素部12が画像信号に応じた輝度で発光する。
ここで、液晶表示パネルPにおいては、液晶に同極性の直流電圧が印加され続けることによる焼き付きを防止するために、反転駆動が行なわれる。この反転駆動の方式として、画素配列の行又は列毎に信号電圧の極性を入れ替えるライン反転方式、隣接する画素電極毎に信号電圧の極性を入れ替えるドット反転方式、さらには表示フレーム帰還毎に信号電圧を入れ替えるフレーム反転方式等がある。
そして、対向基板2の対向電極50には一様に、反転駆動する画素電極の基準となる基準電位Vcomがアクティブマトリクス基板上のパッド部70の共通入力端子70a,70bから基準電位線13及びコモン電極40b,40c,60b,60cを通じて供給されている。なお、図8に示す従来の液晶表示パネルでは、パッド部の近くにコモン電極140aを設けるようにしているが、ここでは、導電体30の電位変動が基準電位Vcomに影響を及ぼすことを可及的に抑制するためにパッド部から最も遠い部分にコモン電極40b,40cを設けるようにしている。
また、アクティブマトリクス基板1上に形成された各画素部12の画素容量Csにも、画素配列の各行ごとに行方向に延伸して形成される基準電位線13が接続され、基準電位Vcomが供給される。さらに、基準電位線13は、画素部形成領域23の外周部にもパターン配線されることで、画素部12及び周辺駆動回路(垂直駆動回路20a,20b、水平駆動回路21、プリチャージ回路22など)を静電気から保護するガードリング(シールド)の作用をなす。
一方、対向基板2は、図2(b)に示すように、アクティブマトリクス基板1に対向する面に対向電極50が略全面に形成され液晶層3等を介して、画素部形成領域23、垂直駆動回路20a,20b、プリチャージ回路22及び水平駆動回路21に対向する。
この対向基板2とアクティブマトリクス基板1の水平駆動回路21との間には、図2(a)に示すように、基準電位Vcomに接続される導電体30を介在させて、水平駆動回路21を導電体30で覆うように、対向基板2から水平駆動回路21を遮蔽する。これにより、水平駆動回路21の動作が対向電極50へ影響することを抑制することができ、画質の劣化を防止できる。
すなわち、従来の液晶表示パネルでは、図3(a)に示すように、アクティブマトリクス基板101に形成された水平駆動回路121の上方には、対向電極150が対向配置されており、水平駆動回路121と対向電極150との間で寄生容量Caが形成される。そのため、例えば、水平駆動回路121の多数の画像信号線111に流れる画像信号が対向電極150に影響を及ぼし、対向電極150の基準電位Vcomが変動する。この変動が、図3(a)に示す点線の経路で、画素部112の基準電位Vcomへ影響を及ぼし、画素部112の画素容量Csに画像信号を書き込む際に正常な電圧を書き込むことができずに、画質不良となる。特に、水平駆動回路121では画素配列の列数に応じた数の画像信号線111が必要であり、図3(a)に示すように、これらが束となって密集し、異なる層を介して交差して水平駆動回路121の領域に形成され、さらに、対向電極150と距離が近くなっている。しかも、画像信号線111は高速駆動される。従って、対向電極150のうち水平駆動回路121に対向する領域に対してアクティブマトリクス基板1からの影響が大きなって画質不良の要因となる。なお、図3(a)中の「HSW」は、各画像信号線111に配置され、各画素部112に画像信号を出力するためのスイッチである。
一方、本実施形態の液晶表示パネルPにおいては、図3(b)に示すように、基準電位Vcomに接続される導電体30を水平駆動回路21と対向電極50との間に介在させているため、寄生容量は導電体30との間に形成されることになる。すなわち、水平駆動回路21と導電体30との間に寄生容量Ca1が形成され、導電体30と対向電極50との間に寄生容量Ca2が形成されることになる。この導電体30はアクティブマトリクス基板1の上面にITO等の対向電極として形成される。
従って、水平駆動回路21に形成される多数の画像信号線11に流れる画像信号がこの導電体30に影響を及ぼすものの、対向電極50への影響は大幅に低減される。これは、導電体30が共通入力端子70a,70bの近くに存在し、導電体30と共通入力端子70a,70bとの配線インピーダンス等が小さいために、導電体30への影響する水平駆動回路21の信号成分が図3(b)に示す点線の経路で共通入力端子70a,70bに流れ、水平駆動回路21による影響が導電体30に分散されるからである。
このように、共通入力端子70a,70bを含むパッド部70を水平駆動回路21に近い領域に配置し、水平駆動回路21と対向電極50との間に介在させる導電体30を共通入力端子70a,70bに近づけることで、従来の液晶表示パネルに比べて、対向電極50への影響を大幅に低減することができる。その結果、本実施形態に係る液晶表示パネルPでは上述した従来の液晶表示パネルに比べて、水平駆動回路21による画素部12への影響を大幅に削減することができる。
さらに、共通入力端子70a,70bから導電体30への配線と他の領域(基準電位線13や対向電極50)への配線とは互いにパッド部70の入力端子以外の箇所で交わることがないようにし、導電体30の電気変位が他の領域を介してパッド部70へ流れることがないようにすることが望ましい。このようにすることで、対向電極50への影響をより低減することができる。
また、導電体30はアクティブマトリクス基板1の上面にITO等の対向電極として形成していることから、画素電極ITO等を形成するときに同時に形成することができることから、工程数を増やすことなく導電体30を設けることが可能となる。なお、導電体30は、水平駆動回路21や画像信号線11を形成するレイヤより上層に位置するメタル層であればよく、その材質・レイヤ位置(厚さ方向の位置)は適宜選択可能であり、工程数を増やすことなく導電体30を設けることが可能となる。
このように第1実施形態の液晶表示パネルでは、基準電位Vcomに接続される導電体30を水平駆動回路21と対向電極50との間に介在させるようにしているため、水平駆動回路21から対向電極50への影響を大幅に低減することができる。
また、導電体30を水平駆動回路21と対向電極50との間のみならず、図4に示すように、パッド部70から水平駆動回路21までの画像信号配線41上と対向電極50との間にも導電体30を介在させるようにしてもよい。
このようにすることで、パッド部70から水平駆動回路21までの画像信号配線41が対向電極50と近くなるような配置にした場合であっても、画像信号配線41に供給される画像信号による対向電極50への影響を抑制することが可能となる。
また、パッド部70において共通入力端子70a,70bで基準電位Vcomと接続するようにしたが、アクティブマトリクス基板1には、基準電位Vcomを外部から印加するための入力端子を、導電体30に接続する入力端子(第1の入力端子の一例)とそれ以外の入力端子(第2の入力端子の一例)とでそれぞれ電気的に独立して設けるようにしてもよい。例えば、図5に示すように、別の入力端子71a,71bを用いて外部装置と接続するようにして外部装置から制御電位Vcontや固定電位を供給するようにしてもよい。
このようにすることで、導電体30には外部装置から基準電位Vcomに代えて、電源電位や接地電位を印加することができ、水平駆動回路21による導電体30への影響が対向電極50へ伝わることをより抑制することができる。なお、基準電位Vcomと制御電位Vcontとを同じ電圧としても、画素部12へ影響することを抑制することができる。
[2.第2実施形態]
次に、本発明の第2実施形態について説明する。図6は第2実施形態に係る液晶表示パネルP’の対向基板2’のレイアウト図である。なお、第2実施形態に係る液晶表示パネルP’のアクティブマトリクス基板は、第1実施形態に係るアクティブマトリクス基板1と同様の構成であるため、ここでは対向基板2’についてのみ説明する。
第2実施形態における対向基板2’は、図6に示すように、アクティブマトリクス基板1に対向する面に、第1対向電極51と第2対向電極52とからなる対向電極50’が略全面に形成される。
第1対向電極51は、画素部形成領域23、垂直駆動回路20a,20b及びプリチャージ回路22に対向する位置に形成される対向電極である。また、第2対向電極52は多数の画像信号線11が形成される水平駆動回路21に対向する位置に形成される対向電極である。
そして、第1対向電極51と第2対向電極52とは、スリット状の間隙53を介して電気的に分離された構造をとる。これにより、導電体30に加えて、水平駆動回路21に対向する第2対向電極52の生じる電位変動が画素部形成領域23に対向する第1対向電極51を経由して画素部形成領域23の画素部12へ伝播することを抑制することができ、画質の劣化を防止できる。
第2対向電極52は、図6に示すように、基準電位Vcomに接続するようにしてもよく、電源電位や接地電位に接続するようにしてもよい。また、この第2対向電極52をアクティブマトリクス基板1から電気的に切り離すようにしてもよい。すなわち、第2対向電極52を電気的にオープンにするのである。これにより、第2対向電極52の電気変動をアクティブマトリクス基板1上の画素部12へ伝播することを抑えることができる。なお、第2対向電極52に基準電位Vcomや接地電位などの固定電位を接続することにより、水平駆動回路21を静電気から保護するガードリング(シールド)の効果を得ることができるので、第2対向電極52に基準電位Vcomや接地電位などの固定電位を接続することが望ましい。
さらには、第1対向電極51と第2対向電極52とを切り離すスリット状の間隙53を有効画素外へ位置させることにより、スリット状の間隙53により液晶の配向乱れが生じても表示画素へ影響を与えることを抑制できる。なお、第2対向電極52に基準電位Vcomとは異なる電源電位や接地電位などの固定電位を接続すると、基準電位Vcomとの電位差により横電界がかかることから、液晶の配向乱れが生じても表示画素への影響を抑制することができる。
[3.電子機器への適用]
上述した液晶表示パネルP,P’は、液晶プロジェクタのほか、パーソナルコンピュータ、ワードプロセッサ或いは携帯電話機などの電子機器に適用することができる。図7は、本実施形態に係る電子機器、例えば携帯電話機の構成の概略を示す外観図である。
図7に示すように、本例に係る携帯電話機は、装置筐体81の前面側に、スピーカ部82、出力表示部83、操作部84及びマイク部85を上部側から順に配置された構成となっている。かかる構成の携帯電話機において、出力表示部83には液晶表示パネルが用いられ、この液晶表示パネルとして先述した実施形態に係る液晶表示パネルP,P’が用いられる。また、出力表示部83に映像を供給する映像信号供給回路(図示せず)が装置筐体81内に収納されている。
以上、本発明の好ましい実施形態について説明したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
第1実施形態に係る液晶表示パネルの構成の概略を示す図である。 第1実施形態に係る液晶表示パネルのアクティブマトリクス基板及び対向基板のレイアウト図である。 液晶表示パネルにおける対向電極の影響を説明するための図である。 第1実施形態に係る液晶表示パネルの他のアクティブマトリクス基板のレイアウト図である。 第1実施形態に係る液晶表示パネルの他のアクティブマトリクス基板のレイアウト図である。 第2実施形態に係る液晶表示パネルの対向基板のレイアウト図である。 本実施形態に係る電子機器である携帯電話機の構成の概略を示す外観図である。 従来のアクティブマトリクス型の液晶表示パネルの構成を示す図である。
符号の説明
P 液晶表示パネル
1 アクティブマトリクス基板
2,2’ 対向基板
3 液晶層
10 走査線
11 画像信号線
12 画素部
13 基準電位線
20a,20b 垂直駆動回路
21 水平駆動回路
22 プリチャージ回路
23 画素部形成領域
30 導電体
40a〜40c,60a〜60c コモン電極
50,50’ 対向電極
51 第1対向電極
52 第2対向電極
70 パッド部

Claims (6)

  1. 走査線と、画像信号線と、前記走査線及び前記画像信号線との交差部にそれぞれ設けられた複数の画素部と、各前記画素部をマトリクス駆動する周辺駆動回路とを同一面上に有するアクティブマトリクス基板と、
    前記複数の画素部と前記周辺駆動回路とに対向する対向電極を一方の面の略全面に設けた対向基板と、
    アクティブマトリクス基板と対向基板との間に挟持された液晶層とを備え、
    前記アクティブマトリクス基板において、前記周辺駆動回路のうち少なくとも前記画像信号線に画像信号を供給する水平駆動回路と前記対向基板との間に、所定電位に接続される導電体を介在させた液晶表示パネル。
  2. 前記アクティブマトリクス基板には、前記所定電位に接続される前記導電体を含む所定電位印加領域を含み、前記所定電位印加領域における前記導電体と当該導電体以外の領域とに接続され、前記所定電位を外部から印加するための共通の入力端子を設けた請求項1に記載の液晶表示パネル。
  3. 前記アクティブマトリクス基板には、前記所定電位に接続される前記導電体を含む所定電位印加領域を含み、前記所定電位印加領域のうち前記導電体に接続され、前記所定電位を外部から印加するための第1入力端子と、前記所定電位印加領域のうち前記導電体以外の領域に接続され、前記所定電位を外部から印加するための第2入力端子と、をそれぞれ電気的に独立して設けた請求項1に記載の液晶表示パネル。
  4. 前記対向電極に印加される電圧を前記所定電位とした請求項1〜3のいずれか1項に記載の液晶表示パネル。
  5. 前記導電体を前記アクティブマトリクス基板上面に設けた請求項1〜4のいずれか1項に記載の液晶表示パネル。
  6. 液晶表示パネルと、この液晶表示パネルに映像を供給する映像信号供給回路とを備え、
    前記液晶表示パネルは、
    走査線と、画像信号線と、前記走査線及び前記画像信号線との交差部にそれぞれ設けられた複数の画素部と、各前記画素部をマトリクス駆動する周辺駆動回路とを同一面上に有するアクティブマトリクス基板と、
    前記複数の画素部と前記周辺駆動回路とに対向する対向電極を一方の面の略全面に設けた対向基板と、
    アクティブマトリクス基板と対向基板との間に挟持された液晶層とを備え、
    前記アクティブマトリクス基板において、前記周辺駆動回路のうち少なくとも前記画像信号線に画像信号を供給する水平駆動回路と前記対向基板との間に、所定電位に接続される導電体を介在させた電子機器。
JP2008328793A 2008-12-24 2008-12-24 液晶表示パネル及びそれを備えた電子機器 Expired - Fee Related JP5540502B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008328793A JP5540502B2 (ja) 2008-12-24 2008-12-24 液晶表示パネル及びそれを備えた電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008328793A JP5540502B2 (ja) 2008-12-24 2008-12-24 液晶表示パネル及びそれを備えた電子機器

Publications (2)

Publication Number Publication Date
JP2010152016A true JP2010152016A (ja) 2010-07-08
JP5540502B2 JP5540502B2 (ja) 2014-07-02

Family

ID=42571197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008328793A Expired - Fee Related JP5540502B2 (ja) 2008-12-24 2008-12-24 液晶表示パネル及びそれを備えた電子機器

Country Status (1)

Country Link
JP (1) JP5540502B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013205504A (ja) * 2012-03-27 2013-10-07 Japan Display Inc 液晶表示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0242420A (ja) * 1988-04-25 1990-02-13 Hitachi Ltd 表示装置及び液晶表示装置
JPH06148678A (ja) * 1992-11-06 1994-05-27 Seiko Epson Corp 液晶表示装置
JPH06258650A (ja) * 1993-03-04 1994-09-16 Seiko Epson Corp 液晶表示装置
JP2000002890A (ja) * 1998-06-17 2000-01-07 Semiconductor Energy Lab Co Ltd 反射型半導体表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0242420A (ja) * 1988-04-25 1990-02-13 Hitachi Ltd 表示装置及び液晶表示装置
JPH06148678A (ja) * 1992-11-06 1994-05-27 Seiko Epson Corp 液晶表示装置
JPH06258650A (ja) * 1993-03-04 1994-09-16 Seiko Epson Corp 液晶表示装置
JP2000002890A (ja) * 1998-06-17 2000-01-07 Semiconductor Energy Lab Co Ltd 反射型半導体表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013205504A (ja) * 2012-03-27 2013-10-07 Japan Display Inc 液晶表示装置
US9274363B2 (en) 2012-03-27 2016-03-01 Japan Display Inc. Liquid crystal display device
US10216050B2 (en) 2012-03-27 2019-02-26 Japan Display Inc. Liquid crystal display device

Also Published As

Publication number Publication date
JP5540502B2 (ja) 2014-07-02

Similar Documents

Publication Publication Date Title
JP5239512B2 (ja) 電気光学装置及び電子機器
JP5024110B2 (ja) 電気光学装置及び電子機器
US9240149B2 (en) Liquid crystal display device and method of fabricating the same
TWI392943B (zh) 具窄型邊框區架構之顯示裝置與其驅動方法
US8194217B2 (en) Electro-optical apparatus and electronic device having particular pixel configuration
KR20100026412A (ko) 표시 장치
JP2020504324A (ja) 表示装置
JP2009237410A (ja) 液晶パネル、液晶表示装置及びその製造方法
US10108057B2 (en) Electro-optical device and electronic apparatus
TW201709172A (zh) 包含具有橋接圖案之顯示面板之顯示裝置
JP5299224B2 (ja) 電気光学装置及び電子機器
JP2018054878A (ja) 電気光学装置および電子機器
JP4293867B2 (ja) 画素の大型化に対応したips液晶ディスプレイ
KR20210083876A (ko) 터치 디스플레이 장치, 및 디스플레이 패널
US11145681B2 (en) Display panel and display device applying the same
JP2007041346A (ja) 電気光学装置及び電子機器
KR101604492B1 (ko) 액정표시장치
JP2010210734A (ja) 液晶装置及び電子機器
JP5540502B2 (ja) 液晶表示パネル及びそれを備えた電子機器
KR102381908B1 (ko) 표시패널과 그 정전기 방전 방법
JP2001051254A (ja) 液晶表示装置
JP2010108981A (ja) 半導体装置、電気光学装置及び電子機器
JP2009288714A (ja) 液晶表示パネル及びそれを備えた電子機器
KR20180078924A (ko) 액정표시패널 및 그 제조방법과, 이를 이용한 액정표시장치
JP2010130274A (ja) 電子デバイスおよび電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140408

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140421

R151 Written notification of patent or utility model registration

Ref document number: 5540502

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees