JP2001250957A

JP2001250957A - 半導体装置およびその作製方法

Info

Publication number: JP2001250957A
Application number: JP2000062917A
Authority: JP
Inventors: Hideto Onuma; 英人大沼; Setsuo Nakajima; 節男中嶋; Koichiro Tanaka; 幸一郎田中; Naoki Makita; 直樹牧田
Original assignee: Semiconductor Energy Laboratory Co Ltd; Sharp Corp
Current assignee: Semiconductor Energy Laboratory Co Ltd; Sharp Corp
Priority date: 2000-03-08
Filing date: 2000-03-08
Publication date: 2001-09-14
Anticipated expiration: 2020-03-08
Also published as: JP3998888B2

Abstract

(57)【要約】【課題】高性能なデバイスを得るためには重金属等の不
純物元素を取り除く方法、すなわちゲッタリング技術が
非常に重要である。一方でゲッタリングにはスループッ
トの点から、処理時間の短縮が求められる。ゲッタリン
グの効率を上げ、熱処理時間を短縮することを課題とす
る。【解決手段】多結晶質半導体層におけるリッジに重金属
等の不純物元素が偏析することが分かった。上記問題点
を解決するために、このリッジを積極的に利用し、ゲッ
タリングサイトを形成することにより近接ゲッタリング
を行う。さらにイオンドーピングを用いたゲッタリング
サイトと併用することで、TFTのチャネル形成領域およ
び、PN接合における空乏層領域から重金属等の不純物元
素を取り除くことができ、ゲッタリング能力、ゲッタリ
ング効率を高めることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本願発明は、絶縁表面を有す
る基板上にアクティブマトリクス型電界効果薄膜トラン
ジスタ（以下、薄膜トランジスタをＴＦＴという）で構
成された回路を有する半導体装置、およびその作製方法
に関する。本明細書のおける半導体装置とは、半導体特
性を利用することで機能する装置全般を指す。特に本願
発明は、同一基板上に画像表示領域と画像表示を行うた
めの駆動回路を設けた、液晶表示装置に代表される電気
光学装置およびこの電気光学装置を搭載する電子機器に
好適に利用できる。上記半導体装置は、上記電気光学装
置および上記電気光学装置を搭載する電子機器をその範
疇に含んでいる。

【０００２】

【従来の技術】多結晶シリコン（ポリシリコン）、微結
晶シリコン、単結晶シリコンに代表される結晶質シリコ
ンの半導体層を有するＴＦＴ（以下、結晶質シリコンＴ
ＦＴと記す）は、アモルファスシリコンの半導体層を有
するＴＦＴ（以下、アモルファスシリコンＴＦＴと記
す）よりも電界効果移動度が高く、高速動作が可能であ
る。そのため、高速動作が必要な画像領域の駆動回路の
作製にアモルファスシリコンＴＦＴを用いるのは不適当
だったが、結晶質シリコンＴＦＴを用いると、画像表示
領域と同一基板上に作製することが可能になった。

【０００３】しかしながら、半導体装置の製造プロセス
中に混入する重金属等の不純物元素の問題は十分に解決
されてはいない。特に重金属元素がシリコン中に固溶す
ると、バンドギャップ中に深い準位を形成し、また熱処
理時にシリサイドとして析出し、転位を発生させる。こ
れらはシリコンのキャリアのライフタイムを低下させ、
またゲート酸化膜の絶縁破壊や、信頼性の不良を引き起
こし、デバイスの歩留まりを低下させる。

【０００４】従って高性能なデバイスを得るためには重
金属等の不純物元素を取り除く方法、すなわちゲッタリ
ング技術が非常に重要である。ゲッタリング技術の一つ
に、特開平１０−３０３４３０号公報記載の技術があ
る。同公報開示の技術は、結晶化を促進させる金属を導
入することで、結晶成長を行い、Pに代表される元素を
ドープした領域に結晶化を促進させる金属を移動させ、
ゲッタリングを行うものである。この技術は、非晶質膜
の結晶化にあたっては、結晶化を促進させる金属の作用
で結晶化温度を引き下げ、また結晶化に要する時間を低
減させ、かつ結晶化終了後は、半導体装置の電気特性が
下がらないように、あるいは信頼性が低下しないよう
に、結晶化を促進させる金属を結晶質膜中から除去また
は悪影響を及ぼさない程度まで低減させるものである。
この技術を用いることで低温の加熱処理で結晶化を促進
させる金属をゲッタリングさせることができ、半導体装
置作製にあたり低温プロセスの特徴を生かすことができ
る。

【０００５】

【発明が解決しようとする課題】前記ゲッタリングは完
全に行う必要がある。基板面内でゲッタリングの不完全
な部分があると、各トランジスタは電気的特性のばらつ
きを生じ、このトランジスタでアクティブマトリクス型
表示装置を構成し、表示させた場合、表示むらの原因と
なりうる。前記ゲッタリングを完全に行うためには、ゲ
ッタリング時の熱処理時間を長くすればよいが、スルー
プットの点から、熱処理時間はできるだけ短い方が好ま
しい。完全なゲッタリングを行い、かつ熱処理時間を短
縮することが、本願発明の解決しようとする課題であ
る。

【０００６】

【課題を解決するための手段】FPMの説明を入れること
本発明者らは上記課題を解決するために、ゲッタリング
を律速している機構に着目した。図1、図2は絶縁基板上
に形成された結晶質シリコン半導体層のFPM（希フッ酸
過水）処理後のSEM写真である。この結晶質シリコン半
導体層は、結晶化を促進する金属Niを用いて結晶化を行
い、更にレーザーアニール処理を行ったものである。従
ってこの半導体層中にはNiシリサイドが存在している。
FPM処理においては結晶粒界等のダングリングボンド
や、金属やシリサイドが選択的にエッチングされるた
め、エッチングによる穴を観察することによって、金属
やシリサイドの偏析している領域を知ることができる。
図１はレーザーアニール後に、FPM処理を行った半導体
層の写真である。白く盛り上がった結晶粒界領域（リッ
ジ）やリッジとリッジがぶつかる領域（三重点）にエッ
チングによる穴が多くみられ、また結晶粒界の内部にお
いても小さな穴が多数みられる。従ってNiは半導体層に
おいてリッジ以外の領域にも広く分布していることがわ
かる。一方図2はレーザーアニール後に熱処理を行い、F
PM処理を行った半導体層の写真である。エッチングによ
る穴は三重点などの大きなリッジにのみ見られ、結晶粒
界の内部における穴はなくなっている。従って、半導体
層中の金属やシリサイドは、熱処理によって、大きなリ
ッジや三重点に偏析することが分かった。すなわちゲッ
タリングを律速しているのは、大きなリッジや三重点で
あり、半導体層表面のリッジやラフネスを低減すること
ができれば、ゲッタリングを効率よく、短時間に完全に
行うことができる。しかしながらリッジやラフネスを低
減することは困難である。そこで本発明者らは発想を逆
転させて、この結晶粒界を積極的にゲッタリングに利用
する方法を考えた。またリッジの位置を制御する特願２
０００−０２０９１３号に記載された技術を用いれば、
ソース端やドレイン端におけるPN接合領域とリッジが形
成される領域をずらすことができ、これによって、重金
属等の不純物元素をPN接合領域から効果的にゲッタリン
グできる。

【０００７】また本願発明はその他のゲッタリングと併
用することが容易であり、また他のゲッタリングと併用
することによって、より強力に重金属等の不純物元素を
取り除くことができる。例えば、トランジスタのソース
／ドレイン領域にPに代表される元素をドープし、ゲッ
タリングを行う方法がある。この方法では、ゲッタリン
グによって結晶化を促進させる金属を除去または減少さ
せる領域はトランジスタのチャネルが形成される領域の
みでよい為、ゲッタリングに要する熱処理の時間を短縮
でき、同時にN型トランジスタのソース／ドレインを形
成できる。これらは特開平１０−２４２４７５号公報や
特開平１０−３３５６７２号公報に記載された技術であ
る。さらに接合領域近傍の不純物を取り除く目的で、P
濃度に勾配をもたせてゲッタリングを行う技術があり、
本明細書では、この技術と併用する場合も考えた。Ｐ濃
度に勾配を持たせてゲッタリングを行う技術は特願平１
１−３７２２１４号に記載された技術である。

【０００８】また本明細書は結晶質シリコン薄膜の形成
において、結晶化を促進する金属（主に３ｄ遷移金属）
を用いた場合に特に有効である。結晶化を促進する金属
を用いて結晶化を行う方法は、特開平１０−３０３４３
０号公報に記載されている。

【０００９】本明細書においては、レーザーアニールに
よって形成されるリッジをゲッタリングサイトに用いる
ことを骨格としている。一方、大きなリッジに重金属等
の不純物が偏析しやすいのは、大きなリッジの周囲には
結晶欠陥が多数存在している為と考えられる。従って半
導体層表面の凸凹の高さでゲッタリング能力を規定でき
る。本明細書では、半導体層の平均膜厚を中心とした凸
凹の平均高低差でゲッタリング能力を規定する。凸凹の
平均高低差はAFMなどの測定によって、容易に調べるこ
とができる。

【００１０】本願発明の構成を、図3を用いて説明す
る。基板303は、ガラス基板や石英基板である。基板303
上には下地膜308と半導体層が形成されており、半導体
層にはチャネル形成領域307と前記チャネル形成領域307
の外側に半導体領域301、311が形成されている。チャネ
ル形成領域307と半導体領域301、311は互いに接していて
もよいし、離れていてもよい。チャネル形成領域307の
上には、絶縁膜304が形成され、さらに前記絶縁膜304を
介して、前記チャネル形成領域307と重なるゲート電極3
05が形成されている。前記絶縁膜304は前記チャネル形
成領域307の外側の半導体層上にも形成されていてもよ
い。また前記チャネル形成領域307と前記第一の半導体
領域301、311の間にLDD領域やオフセット領域が形成され
ることもある。前記半導体領域はソース／ドレインとし
て使用されてもよいし、ソース／ドレイン領域の外側に
形成されてもよい。また前記第１の領域は図3に示した
ように、チャネル形成領域307の両側ではなく、片側の
みに形成してもよい。本願発明は半導体領域301、311の
表面における凸凹の平均高低差が、チャネル形成領域30
7の表面における凸凹の平均高低差よりも大きいことを
特徴とする。また本願発明にイオン注入を用いてゲッタ
リングとソース／ドレイン形成を同時に行う、特開平１
０−２４２４７５号公報や特開平１０−３３５６７２号
公報に記載の技術と併用すると、更に効果的である。前
記半導体層は結晶化を促進する金属（Ni等）を用いて結
晶化を行ったものでもよい。Niを用いた場合チャネル形
成領域のNi濃度はソース／ドレイン領域のNi濃度の１／
５以下となる。

【００１１】本願発明の作製方法は、チャネル形成領域
307を含む半導体層のうち、チャネル形成領域の外側に
前記チャネル形成領域の表面における凸凹の平均高低差
よりも大きい凸凹の平均高低差を有する半導体領域301,
311を形成する工程を有することを特徴とする。

【００１２】本願発明の別の構成を、図4を用いて説明
する。これは特願平１１−３７２２１４号に記載された
Ｐ濃度に勾配を持たせてゲッタリングを行い、接合近傍
の重金属等の不純物元素を除去する技術と、本明細書中
で前述した半導体層に於ける凸凹を用いて重金属等の不
純物元素をゲッタリングする技術とを併用するものであ
る。

【００１３】基板403は、ガラス基板や石英基板であ
る。基板403上にはチャネル形成領域407と、前記チャネ
ル形成領域407の外側に第１の不純物領域401,411と、更
にその外側に第２の不純物領域402,412が形成されてい
る。前記第１の不純物領域401,411には一導電型の不純
物元素を第１の濃度で導入し、前記第２の不純物領域40
2,412には前記導電型と同型の不純物元素を第２の濃度
で導入する。前記チャネル形成領域407は結晶化を促進
する金属（Ni等）を用いて結晶化を行ったものでもよ
い。チャネル形成領域407の上には、絶縁膜404が形成さ
れ、さらに前記絶縁膜404を介して、前記チャネル形成
領域407と重なるゲート電極405が形成されている。前記
第１の不純物領域401,411と前記第２の不純物領域402,4
12を合わせた領域が、ソース／ドレイン領域の全体、も
しくは一部分となる。前記絶縁膜404はソース／ドレイ
ン領域の上にも形成されていてもよい。また前記チャネ
ル形成領域と第１の不純物領域との間に、LDD領域やオ
フセット領域が形成されている場合もある。

【００１４】本願発明は前記第１の不純物領域401,411
における第１の濃度よりも、前記第２の不純物領域402,
412における第２の濃度の方が大きいことを特徴とす
る。また、かつ前記第２の不純物領域402,412の表面に
おける凸凹の平均高低差が、前記チャネル形成領域307
の表面における凸凹の平均高低差よりも大きいことを特
徴とする。本願発明は、具体的には前記第１の濃度が、
1×10¹⁹/cm³〜5×10²¹/cm³であり、前記第２の濃度は、
前記第1の濃度の1.２倍から1000倍であることを特徴と
する。本願発明の構成は図4に示すようなチャネル形成
領域の両側で構成されるものでもよいし、片側のみで構
成されるものであってもよい。すなわち、たとえばドレ
イン領域の接合近傍の不純物をゲッタリングしたいとき
には、ドレイン側にのみ、前記第１の不純物領域と前記
第２の不純物領域を形成してもよい。

【００１５】本願発明の作製方法は、チャネル形成領域
407を含む半導体層を形成する工程と、一導電型を付与
する不純物元素を第１の濃度で導入して、前記半導体層
のうちチャネル形成領域の外側に第１の不純物領域401,
411を形成する工程と、前記一導電型と同型を付与する
不純物元素を前記第1の濃度よりも高い第２の濃度で導
入して、前記第１の不純物領域の外側に第２の不純物領
域402,412を形成する工程と、前記第２の半導体領域の
表面における凸凹の平均高低差を、前記チャネル形成領
域の表面における凸凹の平均高低差よりも大きくする工
程と、を有することを特徴とする。前記チャネル形成領
域の表面における凸凹の平均高低差を大きくする工程
は、半導体層の結晶化時でもよいし、第１の不純物領域
や第２の不純物領域形成時であってもよいし、その後で
もよい。

【００１６】前記構成は第１の不純物領域と第２の不純
物領域に、それぞれ第１の濃度と第２の濃度で同型の導
電性を与える不純物元素を導入する場合を説明するもの
である。次に第１の不純物領域と第２の不純物領域にそ
れぞれ第１の濃度と第２の濃度で反対の導電性を与える
不純物元素を導入する場合の、本明細書の構成を、図4
を使って説明する。その構成は、第１の不純物領域401,
411には一導電型の不純物元素を第１の濃度で導入し、
第２の不純物領域402,412には、前記第１の不純物領域
に導入した不純物元素と同型の導電型を与える不純物元
素を、前記第１の濃度で導入し、かつ前記一導電型と反
対の導電型の不純物元素を第２の濃度で導入するもので
ある。この構成は、前記第２の濃度よりも、前記第１の
濃度の方が大きいことを特徴とする。また、かつ前記第
２の不純物領域402,412の表面における凸凹の平均高低
差が、チャネル形成領域407の表面における凸凹の平均
高低差よりも大きいことを特徴とする。前記第２の不純
物領域に導入された反対の導電型の不純物元素は、ソー
ス／ドレイン形成の為だけではなく、主にゲッタリング
の為に導入されている。本願発明は具体的には、前記第
2の濃度が、1×10¹⁹/cm³〜1×10²²/cm³であることを特
徴とする。例としては、P型のTFTにおいてはNiをゲッタ
リングする効果の大きいPを前記第２の不純物領域に導
入すれば、Niを接合領域近傍から効果的にゲッタリング
できる。別の例としては、N型のTFTにおいて、Feをゲッ
タリングする効果の大きいBを前記第２の不純物領域に
導入すれば、Feを接合領域近傍から効果的にゲッタリン
グできる。

【００１７】本願発明の作製方法は、チャネル形成領域
407を含む半導体層を形成する工程と、一導電型を付与
する不純物元素を第１の濃度で導入して、前記半導体層
のうちチャネル形成領域の外側に第１の不純物領域401,
411を形成する工程と、前記一導電型を付与する不純物
元素を前記第１の濃度で導入し、かつ、前記一導電型と
は反対の導電型を付与する不純物元素を前記第１の濃度
よりも高い第２の濃度で導入して、前記第１の不純物領
域の外側に第２の不純物領域402,412を形成する工程
と、前記第２の半導体領域の表面における凸凹の平均高
低差を、前記チャネル領域の表面における凸凹の平均高
低差よりも大きくする工程と、を有することを特徴とす
る。前記チャネル形成領域407の表面における凸凹の平
均高低差を大きくする工程は、半導体層の結晶化時でも
よいし、第１の不純物領域や第２の不純物領域形成時で
あってもよいし、その後でもよい。

【００１８】本願発明の別の構成を説明する。この方法
では、特願２０００−０２０９１３号に記載された技術
を用いてリッジの位置を制御して半導体層を形成し、ド
レイン領域の端部の位置からリッジの位置を外し、PN接
合部から効果的に重金属等の不純物を除去する。図5を
用いて、この構成の説明を行う。基板503は、ガラス基
板や石英基板である。基板503上には下地膜508と半導体
層が形成されている。半導体層にはチャネル形成領域50
7が形成され、前記チャネル領域を挟んでソース領域502
とドレイン領域512が形成されている。チャネル形成領
域507の上には、絶縁膜504が形成され、さらに前記絶縁
膜504を介して、前記チャネル形成領域507と重なるゲー
ト電極505が形成されている。前記絶縁膜504は前記チャ
ネル形成領域507の外側の領域上にも形成されていても
よい。またこの半導体層は特願２０００−０２０９１３
号に記載された技術を用いて形成されており、半導体層
には図6（図5の半導体層を上から見た図を示す）に示す
ように、線状に連なるリッジの集合が互いに交わること
なく複数形成され、前記リッジの集合のうち、隣り合う
第１のリッジの集合6001と第２のリッジの集合6002が存
在している。本願発明は前記第１のリッジの集合と前記
第２のリッジの集合との間に、前記チャネル形成領域の
境界部が形成されたことを特徴とする。前記チャネル形
成領域の境界部とは、前記チャネル形成領域と前記ドレ
イン領域との境界部、または前記ソース領域との境界
部、またはLDD領域との境界部、またはオフセット領域
との境界部である。また本願発明にイオン注入を用いて
ゲッタリングとソース／ドレイン形成を同時に行う、特
開平１０−２４２４７５号公報や特開平１０−３３５６
７２号公報に記載の技術と併用すると、更に効果的であ
る。前記半導体層は結晶化を促進する金属（Ni等）を用
いて結晶化を行ったものでもよい。Niを用いた場合チャ
ネル形成領域のNi濃度はソース／ドレイン領域のNi濃度
の１／５以下となる。

【００１９】さらに特願平１１−３７２２１４号に記載
された技術と併用した別の構成を図４と図6用いて説明
する。図4と図6の半導体層は対応している（同じ半導体
層を示す）。この構成は、隣り合う第１のリッジの集合
6001（図６）と第２のリッジの集合6002（図6）との間
に、チャネル形成領域407（図4）の境界部が形成されて
いることを特徴とする。かつ、第１の不純物領域401,41
1（図4）は一導電型を付与する不純物元素を前記第１の
濃度で含み、第２の不純物領域402,412（図4）は前記一
導電型と同型を付与する不純物元素を前記第２の濃度で
含み、前記第2の濃度は前記第1の濃度よりも高いことを
特徴とする。前記チャネル形成領域の境界部とは、前記
チャネル形成領域と前記ドレイン領域との境界部、また
は前記ソース領域との境界部、またはLDD領域との境界
部、またはオフセット領域との境界部である。

【００２０】さらに第１の不純物領域と第２の不純物領
域にそれぞれ第１の濃度と第２の濃度で反対の導電性を
与える不純物元素を導入する場合の構成を説明する。こ
の構成は、隣り合う第１のリッジの集合6001（図６）と
第２のリッジの集合6002（図6）との間に、チャネル形
成領域407（図4）の境界部が形成されていることを特徴
とする。かつ、第１の不純物領域401,411（図4）は一導
電型を付与する不純物元素を前記第１の濃度で含み、第
２の不純物領域402,412（図4）は、前記一導電型を付与
する不純物元素を前記第１の濃度で含み、かつ、前記一
導電型とは反対の導電型を付与する不純物元素を第２の
濃度で含み、前記第１の濃度は前記第２の濃度よりも高
いことを特徴としている。前記チャネル形成領域の境界
部とは、前記チャネル形成領域と前記ドレイン領域との
境界部、または前記ソース領域との境界部、またはLDD
領域との境界部、またはオフセット領域との境界部であ
る。前記半導体層は結晶化を促進する金属（Ni等）を用
いて結晶化を行ったものでもよい。

【００２１】表面凸凹を利用したゲッタリングサイトに
おける凸凹の平均高低差は30nm以上であることが好まし
い。

【００２２】本明細書では、濃度に関して以下に定義す
る。一般的に不純物の熱拡散やイオン打ち込みによって
不純物を導入した場合、半導体層中の不純物濃度は半導
体層中の深さによって濃度が異なり、不均一な濃度分布
をもつ。従って、ここでいう濃度とは半導体層中の深さ
方向の濃度分布を平均した値とする。

【００２３】また本明細書において、重金属等の不純物
元素とは、アルカリ金属元素や非金属元素も含んでい
る。すなわちデバイスの特性を低下させる元素を示す。

【００２４】以上の方法を用いることで重金属等の不純
物元素（3d遷移金属、Fe,Co,Ru,Rh,Pd,Os,Ir,Pt,Cu,Au
等）を、トランジスタのチャネル形成領域から効果的に
除去もしくは減少させることができる。またゲッタリン
グサイトとなる半導体領域とチャネル形成領域を互いに
接することなく形成する場合や、特願平１１−３７２２
１４号に記載された技術と併用して本明細書を実施した
場合には、チャネル形成領域とソース、ドレイン領域と
の境界近傍のPN接合部から、重金属等の不純物元素を除
去もしくは減少させることができる。すなわち、第１の
不純物領域におけるPに代表される元素の濃度に対し
て、第２の不純物領域におけるPに代表される元素の濃
度を高くすることで、重金属等の不純物元素を第２の不
純物領域へ移動させ、接合領域の重金属等の不純物をゲ
ッタリングできる。

【００２５】

【発明の実施の形態】本願発明は、半導体薄膜デバイス
の素子形成技術に対して実施することが可能である。

【００２６】本願発明を実施するには、半導体層にゲッ
タリングサイトとなる領域、すなわち表面の凸凹の平均
高低差が大きい領域を形成する必要がある。またその他
の構成においては、半導体層に線状に連なる複数のリッ
ジの集合を形成する必要がある。選択的に表面の凸凹の
平均高低差が大きい領域を形成する方法としては、レー
ザーを用いる方法、物理的なダメージを加える方法など
がある。

【００２７】[実施の形態1]本願発明の実施形態を、図7
〜図11を用いて説明する。ここでは画素部とその周辺に
設けられる駆動回路のＴＦＴを同時に作製する場合を例
に、本願発明を用いて、重金属等の不純物元素をゲッタ
リングする方法を行程順に説明する。本実施形態では特
願平１１−３７２２１４号に記載された、Ｐ濃度に勾配
を持たせてゲッタリングを行い、接合近傍の重金属等の
不純物元素を除去する技術と、本明細書中で記載したリ
ッジを用いて重金属等の不純物元素をゲッタリングする
技術とを併用する方法の説明を行う。但し、説明を簡単
にするために、駆動回路ではシフトレジスタ回路、バッ
ファ回路などの基本回路であるＣＭＯＳ回路と、サンプ
リング回路を形成するｎチャネル型ＴＦＴとを図示する
ことにする。

【００２８】図7(A)において、基板２０１として、低ア
ルカリガラス基板や石英基板を用いることができる。本
実施例では低アルカリガラス基板を用いるが、ガラスを
用いる場合、ガラス歪み点よりも１０〜２０℃程度低い
温度であらかじめ熱処理しておいても良い。その他にも
シリコン基板、金属基板またはステンレス基板の表面に
絶縁膜を形成したものを基板としても良い。耐熱性が許
せばプラスチック基板を用いることも可能である。基板
２０１の、ＴＦＴを形成する表面には、基板２０１から
の不純物拡散を防止するため、酸化シリコン膜、窒化シ
リコン膜、または酸化窒化シリコン膜などの下地膜２０
２を、例えば、ＳｉＨ₄、ＮＨ₃、Ｎ₂Ｏから作製される
酸化窒化シリコン膜をプラズマＣＶＤ法で１００ｎｍ、
同様にＳｉＨ₄、Ｎ₂Ｏから作製される酸化窒化シリコン
膜を２００ｎｍの厚さに積層形成する。

【００２９】次に、非晶質構造を有する半導体層２０３
ａを、プラズマＣＶＤ法やスパッタ法などの公知の方法
により、２０〜１５０ｎｍ、好ましくは３０〜８０ｎｍ
の厚さに形成する。本実施例では、非晶質シリコン膜を
プラズマＣＶＤ法により５５ｎｍの厚さに形成した。非
晶質構造を有する半導体層としては、非晶質半導体膜や
微結晶半導体膜があり、非晶質シリコンゲルマニウム膜
などの非晶質構造を有する化合物半導体膜を適用しても
良い。また、下地膜２０２と非晶質シリコン膜２０３ａ
は、同じ成膜法で形成することが可能なため、両者を連
続形成しても良い。こうすると下地膜の形成後、一旦大
気雰囲気にさらさないことでその表面の汚染を防ぐこと
が可能となり、作製するＴＦＴの特性ばらつきやしきい
値電圧の変動を低減させることができる。（図7
（Ａ））

【００３０】次に、結晶化を促進する金属（Ni等）を用
いる結晶化法で結晶質シリコン膜２０３ｂを形成する。
結晶化の工程に先立って、非晶質シリコン膜の含有水素
量にもよるが、４００〜５００℃で１時間程度の熱処理
を行い、含有水素量を５％以下にしてから結晶化させる
ことが望ましい。非晶質シリコン膜を結晶化させると原
子の再配列が起こり緻密化するので、作製される結晶質
シリコン膜の厚さは、結晶化前の、非晶質シリコン膜の
厚さ（本実施例では５５ｎｍ）よりも１〜１５％程度減
少する。（図7（Ｂ））

【００３１】次に結晶質シリコン膜２０３ｂを島状に分
割して、島状半導体層２０４〜２０７を形成する。その
後、プラズマＣＶＤ法またはスパッタ法により５０〜１
００ｎｍの厚さの酸化シリコン膜によるマスク層２０８
を形成する。（図7（Ｃ））

【００３２】その後レジストマスク２０９を設け、ｎチ
ャネル型ＴＦＴを形成する島状半導体層２０５〜２０７
の全面にしきい値電圧を制御する目的で、１×１０¹⁶〜
５×１０¹⁷/cm³程度の濃度で、ｐ型半導体層を形成する
不純物であるBを添加する。Bの添加はイオンドーピング
法で行っても良いし、非晶質珪素膜を成膜するときに同
時に添加しておくこともできる。ここでのB添加は必ず
しも必要でないが、Bを添加した半導体層２１０〜２１
２はｎチャネル型ＴＦＴのしきい値電圧を所定の範囲内
に収めるために形成することが好ましい。（図7
（Ｄ））

【００３３】前記イオンドーピング法とは、質量分離を
行うイオン注入法（ConventionalIon Implantation）
や、非質量分離のイオンシャワー法（Ion Shower）、
プラズマドープ法（Plasma Immersion Ion Implanta
tion）のことを意味するものとする。

【００３４】駆動回路のｎチャネル型ＴＦＴのＬＤＤ領
域を形成するため、ｎ型半導体層を形成する不純物元素
を島状半導体層２１０，２１１に選択的に添加する。そ
のため、あらかじめレジストマスク２１３〜２１６を形
成した。ｎ型を付与する不純物元素としては、PやAsを
用いればよい。ここではPを添加すべく、フォスフィン
（ＰＨ₃）を用いたイオンドーピング法を適用するもの
とする。形成された不純物領域２１７〜２１９のP濃度
は２×１０¹⁶〜５×１０¹⁹/cm³の範囲とすればよい。本
明細書中では、ここで形成された不純物領域２１７〜２
１８に含まれるｎ型を付与する不純物元素の濃度を（ｎ
^-）と表記する。また、不純物領域２１９は、画素部の
保持容量を形成するための半導体層であり、この領域に
も同じ濃度でリン（Ｐ）を添加する。（図7（Ｅ））

【００３５】次に、マスク層２０８をフッ酸などにより
除去して、図7（E）で添加した不純物元素を活性化させ
る行程を行う。活性化は、窒素雰囲気中において、５０
０〜６００℃で１〜４時間の熱処理や、レーザー活性化
の方法により行うことができる。また、両者を併用して
行ってもよい。（図8（A））

【００３６】次に、ゲート絶縁膜２２０をプラズマＣＶ
Ｄ法またはスパッタ法を用いて１０〜１５０ｎｍの厚さ
でシリコンを含む絶縁膜で形成する。例えば、１２０ｎ
ｍの厚さで酸化窒化シリコン膜を形成する。ゲート絶縁
膜には、他のシリコンを含む絶縁膜を単層または積層構
造として用いても良い。（図8（A））

【００３７】次に、ゲート電極を形成するために第１の
導電層を成膜する。この第１の導電層は単層で形成して
もよいが、必要に応じて二層あるいは三層といった積層
構造としても良い。本実施例では、導電性の窒化物金属
膜からなる導電層（Ａ）２２１と金属膜からなる導電層
（B）２２２とを積層させる。導電層（B）２２２はタン
タル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、
タングステン（Ｗ）から選ばれた元素、または前記元素
を主成分とする合金か、前記元素を組み合わせた合金膜
（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜）で形
成すれば良く、導電層（Ａ）２２１は窒化タンタル（Ｔ
ａＮ）、窒化タングステン（ＷＮ）、窒化チタン（Ｔｉ
Ｎ）、窒化モリブデン（ＭｏＮ）で形成する。また、導
電層（Ａ）２２１は代替材料として、タングステンシリ
サイド、チタンシリサイド、モリブデンシリサイドを適
用しても良い。導電層（B）は低抵抗化を図るために含
有する不純物濃度を低減させると良く、特に酸素濃度に
関しては３０ｐｐｍ以下にすると良い。例えば、タング
ステン（Ｗ）は酸素濃度を３０ｐｐｍ以下とすることで
２０μΩｃｍ以下の比抵抗値を実現することができる。

【００３８】導電層（Ａ）２２１は１０〜５０ｎｍ（好
ましくは２０〜３０ｎｍ）とし、導電層（B）２２２は
２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）
とすれば良い。スパッタ法による成膜では、スパッタ用
のガスのＡｒに適量のＸｅやＫｒを加えておくと、形成
する膜の内部応力を緩和して膜の剥離を防止することが
できる。尚、図示しないが、導電層（Ａ）２２１の下に
２〜２０ｎm程度の厚さでPをドープしたシリコン膜を形
成しておくことは有効である。これにより、その上に形
成される導電膜の密着性向上と酸化防止を図ると同時
に、導電層（Ａ）または導電層（B）が微量に含有する
アルカリ金属元素がゲート絶縁膜１２０に拡散するのを
防ぐことができる。（図8（B））

【００３９】次に、レジストマスク２２３〜２２７を形
成し、導電層（Ａ）２２１と導電層（B）２２２とを一
括でエッチングしてゲート電極２２８〜２３１と容量配
線２３２を形成する。ゲート電極２２８〜２３１と容量
配線２３２は、導電層（Ａ）と、導電層（B）とが一体
として形成されている。この時、駆動回路に形成するゲ
ート電極２２９、２３０は不純物領域２１７、２１８の
一部と、ゲート絶縁膜２２０を介して重なるように形成
する。（図8（C））

【００４０】そして、ゲート電極および容量配線をマス
クとして、ゲート絶縁膜２２０をエッチングし、少なく
ともゲート電極の下にゲート絶縁膜２３３〜２３６を残
存するようにして、島状半導体層の一部を露出させる。
（このとき、容量配線の下にも絶縁膜２３７が形成され
る。）次にゲート電極をマスクにして、レーザーアニー
ルを行う。このときゲート電極がマスクとなり、ソース
／ドレイン領域のみがレーザーアニールされる。レーザ
ーパワーは、ソース／ドレイン領域に大きなリッジが形
成されるように、最適条件を選ぶ。レーザーアニールは
イオンドープによりソース／ドレイン領域が形成された
後で行ってもよい。この場合にはソース／ドレインの活
性化も兼ねることができる。（図8（D））

【００４１】次いで、駆動回路のｐチャネル型ＴＦＴの
ソース領域およびドレイン領域を形成するために、ｐ型
を付与する不純物元素を添加する工程を行う。ここで
は、ゲート電極２２８をマスクとして、自己整合的に不
純物領域を形成する。このとき、ｎチャネル型ＴＦＴが
形成される領域はレジストマスク２３８で被覆してお
く。そして、ジボラン（Ｂ₂Ｈ₆）を用いたイオンドーピ
ング法で不純物領域２３９を形成する。この領域のB濃
度は３×10²⁰〜３×10²¹／cm³となるようにする。本明
細書中では、ここで形成された不純物領域２３９に含ま
れるｐ型を付与する不純物元素の濃度を（ｐ+）と表
す。（図9（Ａ））

【００４２】次に、ｎチャネル型ＴＦＴにおいて、ソー
ス領域またはドレイン領域として機能する不純物領域の
形成を行う。ゲート電極およびｐチャネル型ＴＦＴとな
る領域を覆う形でレジストマスク２４０〜２４２を形成
し、ｎ型を付与する不純物元素を添加して不純物領域２
４３〜２４７を形成する。これは、フォスフィン（ＰＨ
₃）を用いたイオンドーピング法で行い、この領域のP濃
度を１×10²⁰〜１×10 ²¹／cm³とする。本明細書中で
は、ここで形成された不純物領域217〜218に含まれるｎ
型を付与する不純物元素の濃度を（ｎ+）と表す。（図9
（Ｂ））

【００４３】不純物領域２４３〜２４７には、既に前工
程で添加されたPまたはBが含まれているが、それに比し
て十分に高い濃度でPが添加されるので、前工程で添加
されたPまたはBの影響は考えなくても良い。また、不純
物領域２４３に添加されたP濃度は図9（Ａ）で添加され
たB濃度の１／２〜１／３なのでｐ型の導電性が確保さ
れ、ＴＦＴの特性に何ら影響を与えることはない。ここ
での燐ドープはソース／ドレインの形成と、チャネル形
成領域に存在している、結晶化を促進する金属Niをゲッ
タリングする為に行う。不純物領域２４３ではBの濃度
の方が大きいが、本発明者によって、チャネル領域の結
晶化を促進する金属Niをゲッタリングできることが明ら
かにされている。

【００４４】次に、レジストマスクを除去して、画素部
のｎチャネル型ＴＦＴのＬＤＤ領域を形成するためにｎ
型を付与する不純物添加の工程を行う。ここで添加する
Pの濃度は１×10¹⁶〜５×10¹⁸／cm³であり、図5（Ｅ）
および図9（Ａ）、（Ｂ）で添加する不純物元素の濃度
よりも低濃度で添加することで、不純物領域２４９、２
５０が形成される。本明細書中では、ここで形成された
不純物領域に含まれるｎ型を付与する不純物元素の濃度
を（ｎ--）と表す。（図9（Ｃ））

【００４５】次に、第１の層間絶縁膜の一部となる保護
絶縁膜２５１を形成する。保護絶縁膜２５１は窒化シリ
コン膜、酸化シリコン膜、窒化酸化シリコン膜またはそ
れらを組み合わせた積層膜で形成すれば良い。また、膜
厚は１００〜４００ｎｍとすれば良い。

【００４６】さらに保護絶縁膜２５１の上に５００〜１
５００ｎｍの厚さの層間絶縁膜２５２を形成する。前記
保護絶縁膜２５１と層間絶縁膜２５２とでなる積層膜を
第１の層間絶縁膜とする。その後、それぞれのＴＦＴの
ソース領域またはドレイン領域に達するコンタクトホー
ルを形成する。（図10）

【００４７】次に、コンタクトホール形成によって露出
されたソース領域またはドレイン領域の一部分にPを添
加する。Pの添加はフォスフィン（ＰＨ₃）を用いたイオ
ンドーピング法で行い、この領域のP濃度を１×10²⁰〜
１×10²¹／cm³とする。Pのイオンドーピングは結晶化を
促進する金属を、接合近傍から削減もしくは低減させる
ために行う。ゲッタリングを効率よく行う為には、コン
タクトホールの位置は接合部に近いほどよく、コンタク
トホールの面積も大きい方がよい。（図10）

【００４８】その後、それぞれの濃度で添加されたｎ型
またはｐ型を付与する不純物元素を活性化するために４
５０℃〜６００℃の温度で熱処理工程を行う。この熱処
理によって、チャネル領域に存在していた結晶化を促進
する金属や、その他の重金属等の不純物元素はソース領
域またはドレイン領域に移動する。この移動は２種類の
ゲッタリングサイト、すなわち、レーザーアニールによ
って形成された大きなリッジによるゲッタリングサイト
とPドープによるゲッタリングサイトが存在するために
従来よりも効率がよい。またコンタクトホールを通して
Pドープを行った領域は高濃度のPが導入されているた
め、最もゲッタリング能力が高く、その結果、結晶化を
促進する金属やその他の重金属等の不純物元素をPN接合
領域から効果的に取り除くことができる。この工程はフ
ァーネスアニール法、レーザーアニール法、またはラピ
ッドサーマルアニール法（ＲＴＡ法）で行うことができ
る。

【００４９】さらに、３〜１００％の水素を含む雰囲気
中で、３００〜４５０℃で１〜１２時間の熱処理を行
い、島状半導体層を水素化する工程を行う。この工程は
熱的に励起された水素により活性層のダングリングボン
ドを終端する工程である。水素化の他の手段として、プ
ラズマ水素化（プラズマにより励起された水素を用い
る）を行っても良い。（図10）

【００５０】活性化工程を終えたら、それぞれのＴＦＴ
のソース領域またはドレイン領域に達するコンタクトホ
ールで接続されるソース配線２５３〜２５６、またはド
レイン配線２５７〜２５９を形成する。（図11（Ａ））

【００５１】次に、パッシベーション膜２６０として、
窒化シリコン膜、酸化シリコン膜、または窒化酸化シリ
コン膜を５０〜５００ｎｍ（代表的には１００〜３００
ｎｍ）の厚さで形成する。この状態で水素化処理、ある
いはプラズマ水素化を行っても良い。（図11（Ａ））

【００５２】その後、有機樹脂からなる第２の層間絶縁
膜２６１を１．０〜１．５μｍの厚さに形成する。有機
樹脂としては、ポリイミド、アクリル、ポリアミド、ポ
リイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使
用することができる。そして、第２の層間絶縁膜２６１
にドレイン配線２５９に達するコンタクトホールを形成
し、画素電極２６２を形成する。画素電極２６２は、透
過型液晶表示装置とする場合には透明導電膜を用いれば
良く、反射型の液晶表示装置とする場合には金属膜を用
いれば良い。（図11（Ｂ））

【００５３】こうして同一基板上に、駆動回路と画素部
とを有したアクティブマトリクス基板が完成できる。駆
動回路にはｐチャネル型ＴＦＴ２８５、第１のｎチャネ
ル型ＴＦＴ２８６、第２のｎチャネル型ＴＦＴ２８７、
画素部にはｎチャネル型ＴＦＴ２８８でなる画素ＴＦＴ
が形成できる。

【００５４】駆動回路のｐチャネル型ＴＦＴ２８５に
は、チャネル形成領域２６３、ソース領域２６４、ドレ
イン領域２６５を有している。第１のｎチャネル型ＴＦ
Ｔ２８６には、チャネル形成領域２６６、Ｌov領域２６
７、ソース領域２６８、ドレイン領域２６９を有してい
る。第２のｎチャネル型ＴＦＴ２８７には、チャネル形
成領域２７０、ＬＤＤ領域２７１，２７２、ソース領域
２７３、ドレイン領域２７４を有している。画素部のｎ
チャネル型ＴＦＴ２８８には、チャネル形成領域２７
５、２７６、Ｌoff領域２７７〜２８０を有している。
Ｌoff領域はゲート電極に対してオフセット形成され、
オフセット領域の長さは０．０２〜０．２μｍである。
さらに、ゲート電極と同時に形成される容量配線２３２
と、ゲート絶縁膜と同じ材料から成る絶縁膜と、ｎチャ
ネル型ＴＦＴ２８８のドレイン領域２８３に接続するｎ
型を付与する不純物元素が添加された半導体層２８４と
から保持容量２８９が形成されている。図11（Ｂ）では
画素部のｎチャネル型ＴＦＴ２８７をダブルゲート構造
としたが、シングルゲート構造でも良いし、複数のゲー
ト電極を設けたマルチゲート構造としても差し支えな
い。

【００５５】以上レーザーアニールを用いたゲッタリン
グとPドープを用いたゲッタリングを併用した方法の説
明を行った。また特願２０００−０２０９１３号に記載
された技術を用いて結晶質シリコン膜２０３ｂを形成す
ることで、半導体層に線状に連なる複数のリッジの集合
を形成し、リッジとドレイン端が重ならないようにTFT
を作製することもできる。

【００５６】以下、実施例１〜４までは、半導体層にゲ
ッタリングサイトとなる領域、すなわち表面の凸凹の平
均高低差が大きい領域を形成する方法のみの説明を行
う。これらの方法を用いて実施の形態１で示したよう
に、TFTを作ることができる。またPを用いたゲッタリン
グと併用してもよい。実施の形態１ではコンタクト領域
に高濃度のPをドープして、接合領域における重金属等
の不純物元素を効果的に除去する方法を用いたが、特願
平１１−３７２２１４中に示されている他の方法と併用
してもよい。

【００５７】

【実施例】[実施例１]実施例１では酸化膜の上から非晶
質シリコン薄膜または結晶質シリコン薄膜にレーザーア
ニールを行い、ゲッタリングサイトを形成する方法を、
図12を用いて説明する。図12において、基板1203はガラ
スまたは石英基板である。基板1203にはシリコン基板、
金属基板やステンレス基板の表面に絶縁膜を形成したも
のを使用してもよい。耐熱性が許せばプラスチック基板
を用いることもできる。これらは以下の実施例において
も同様である。基板1203のＴＦＴが形成される表面に
は、珪素（シリコン）を含む絶縁膜からなる下地1208が
形成されている。さらに下地膜1208の上に２０〜１００
ｎｍの厚さの、非晶質半導体薄膜や結晶質半導体薄膜が
公知の成膜法で形成されている。

【００５８】まず半導体薄膜中のゲッタリングサイト形
成領域1220,1221の上にCVD装置やスパッタ装置を用いた
公知の方法で、酸化膜1230,1231の形成を行う。酸化膜1
230,1231の形成はUV光や、ヒドロ液を用いた方法で形成
してもよい。次にエキシマレーザーを用いたレーザーア
ニールを適切な条件で行うことにより、酸化膜1230,123
1で覆われていたゲッタリングサイト形成領域1220,1221
の表面には凸凹が形成される。

【００５９】図13はレーザーアニール後の光学顕微鏡写
真の暗視野を示すものである。半導体膜上に酸化膜が形
成されていた領域（1301）、酸化膜が形成されていなか
った領域（1302）を比較すると、酸化膜が形成されてい
た領域の方に、凸凹がみられる。従って、これをゲッタ
リングサイトとして活用できる。

【００６０】その後、実施の形態と同様の方法で島状半
導体形成領域1204を形成し、チャネル形成領域1207の外
側に、ゲッタリングサイト形成領域1220,1221を配置す
ることで、チャネル形成領域1207の重金属等の不純物元
素を効率よくゲッタリングすることが可能である。ゲッ
タリングサイト1220,1221は必ずしもチャネル形成領域1
207の両側に形成する必要はない。

【００６１】[実施例２]実施例２では、イオンドーピン
グ法により、半導体薄膜表面を平坦化することでゲッタ
リングする方法を、図14を用いて説明する。図14におい
て、基板1403はガラスまたは石英基板である。基板1403
のＴＦＴが形成される表面には、珪素（シリコン）を含
む絶縁膜からなる下地1408が形成されている。さらに下
地膜1408の上に２０〜１００ｎｍの厚さの、非晶質半導
体薄膜や結晶質半導体薄膜が公知の成膜法で形成されて
いる。

【００６２】その後、公知の結晶化法を用いて、この半
導体薄膜を結晶化する。結晶化には結晶化を促進する金
属を用いてもよい。次に、レジストマスクや酸化シリコ
ン膜によるマスク層を用いて、この結晶質半導体層の第
１の半導体領域1401,1411に、SiやAr、若しくはArクラ
スター等のイオンドーピングを行う。ドーピングは表面
が荒れる条件で行い、第１の半導体領域1401,1411に凹
凸を形成する。

【００６３】その後、実施の形態と同様の方法で島状半
導体形成領域1404を形成し、TFTの作製を行う。チャネ
ル形成領域1407と比較して第１の半導体領域表面の凸凹
が大きいため、重金属等の不純物元素は、第１の半導体
領域の凸凹は偏析し、チャネル形成領域からゲッタリン
グされる。

【００６４】[実施例4]実施例４では多孔質膜をゲッタ
リングサイトとして利用するものである。多孔質膜はHF
溶液中での陽極化成法によって形成でき、p型基板に対
しては光照射なしでも、十分な成長速度が得られる。従
って図14において、半導体領域1401,1411の導電型をP型
にするため、p型を付与する不純物元素を、第１の半導
体領域1401,1411にドープする。このとき基板内のp型を
付与した半導体領域はすべてつながるようにして、陽極
化成法を行う。陽極化成法によって得られる多孔質膜に
は多数の凸凹が存在し、重金属等の不純物元素をゲッタ
リングする。この第１の半導体領域1401,1411の内側に
チャネル形成領域とソース／ドレイン領域を形成し、ト
ランジスタを作製する。

【００６５】［実施例５］本実例では、アクティブマト
リクス基板から、アクティブマトリクス型液晶表示装置
を作製する工程を説明する。図15に示すように、実施の
形態１で作製できる図11（Ｂ）の状態のアクティブマト
リクス基板に対し、配向膜６０１を形成する。通常液晶
表示素子の配向膜にはポリイミド樹脂が多く用いられて
いる。対向側の対向基板６０２には、遮光膜６０３、透
明導電膜６０４および配向膜６０５を形成した。配向膜
を形成した後、ラビング処理を施して液晶分子がある一
定のプレチルト角を持って配向するようにする。そし
て、画素部と、ＣＭＯＳ回路が形成されたアクティブマ
トリクス基板と対向基板とを、公知のセル組み工程によ
ってシール材やスペーサ（共に図示せず）などを介して
貼りあわせる。その後、両基板の間に液晶材料６０６を
注入し、封止剤（図示せず）によって完全に封止する。
液晶材料には公知の液晶材料を用いれば良い。このよう
にしてアクティブマトリクス型液晶表示装置が完成す
る。

【００６６】次にこのアクティブマトリクス型液晶表示
装置の構成を、図16の斜視図および図17の上面図を用い
て説明する。尚、図16と図17は、図5〜図11と図15の断
面構造図と対応付けるため、共通の符号を用いている。
また、図17で示すＡ―Ａ’に沿った断面構造は、図11
（Ｂ）に示す画素部の断面図に対応している。

【００６７】アクティブマトリクス基板は、ガラス基板
２０１上に形成された、画素部７０１と、走査信号駆動
回路７０２と、画像信号駆動回路７０３で構成される。
画素部にはｎチャネル型ＴＦＴ２８８が設けられ、周辺
に設けられるドライバー回路はＣＭＯＳ回路を基本とし
て構成されている。走査信号駆動回路７０２と、画像信
号駆動回路７０３はそれぞれゲート配線２３１（ゲート
電極に接続し、延在して形成される意味で同じ符号を用
いて表す）とソース配線２５６で画素部のｎチャネル型
ＴＦＴ２８８に接続している。また、ＦＰＣ７３１が外
部入出力端子７３４に接続される。

【００６８】図17は画素部７０１の一部分（ほぼ一画素
分）を示す上面図である。ゲート配線２３１は、図示さ
れていないゲート絶縁膜を介してその下の活性層と交差
している。図示はしていないが、活性層には、ソース領
域、ドレイン領域、ｎ--領域でなるＬoff領域が形成さ
れている。また、２９０はソース配線２５６とソース領
域２８１とのコンタクト部、２９２はドレイン配線２５
９とドレイン領域２８３とのコンタクト部、２９２はド
レイン配線２５９と画素電極２６２のコンタクト部であ
る。保持容量２８９は、ｎチャネル型ＴＦＴ２８８のド
レイン領域から延在する半導体層２８４とゲート絶縁膜
を介して容量配線２３２が重なる領域で形成される。

【００６９】なお、本実施例のアクティブマトリクス型
液晶表示装置は、以下の、実施例のいずれの構成とも自
由に組み合わせてアクティブマトリクス型液晶表示装置
を作製することができる。

【００７０】［実施例6］本願発明を実施して形成され
たＣＭＯＳ回路や画素部は様々な電気光学装置（アクテ
ィブマトリクス型液晶ディスプレイ、アクティブマトリ
クス型ＥＣディスプレイ）に用いることができる。即
ち、それら電気光学装置を表示部に組み込んだ電子機器
全てに本願発明を実施できる。

【００７１】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター（リア型またはフ
ロント型）、ヘッドマウントディスプレイ（ゴーグル型
ディスプレイ）、カーナビゲーション、カーステレオ、
パーソナルコンピュータ、携帯情報端末（モバイルコン
ピュータ、携帯電話または電子書籍等）などが挙げられ
る。それらの一例を図18、図19及び図20に示す。

【００７２】図18（Ａ）はパーソナルコンピュータであ
り、本体２００１、画像入力部２００２、表示部２００
３、キーボード２００４等を含む。本願発明を画像入力
部２００２、表示部２００３やその他の信号駆動回路に
適用することができる。

【００７３】図18（Ｂ）はビデオカメラであり、本体２
１０１、表示部２１０２、音声入力部２１０３、操作ス
イッチ２１０４、バッテリー２１０５、受像部２１０６
等を含む。本願発明を表示部２１０２やその他の信号駆
動回路に適用することができる。

【００７４】図18（Ｃ）はモバイルコンピュータ（モー
ビルコンピュータ）であり、本体２２０１、カメラ部２
２０２、受像部２２０３、操作スイッチ２２０４、表示
部２２０５等を含む。本願発明は表示部２２０５やその
他の信号駆動回路に適用できる。

【００７５】図18（Ｄ）はゴーグル型ディスプレイであ
り、本体２３０１、表示部２３０２、アーム部２３０３
等を含む。本願発明は表示部２３０２やその他の信号駆
動回路に適用することができる。

【００７６】図18（Ｅ）はプログラムを記録した記録媒
体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体２４０１、表示部２４０２、スピーカ部２４０
３、記録媒体２４０４、操作スイッチ２４０５等を含
む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄ
ｉｇｔｉａｌＶｅｒｓａｔｉｌｅＤｉｓｃ）、ＣＤ
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行うことができる。本願発明は表示部２４０２やそ
の他の信号駆動回路に適用することができる。

【００７７】図18（Ｆ）はデジタルカメラであり、本体
２５０１、表示部２５０２、接眼部２５０３、操作スイ
ッチ２５０４、受像部（図示しない）等を含む。本願発
明を表示部２５０２やその他の信号駆動回路に適用する
ことができる。

【００７８】図19（Ａ）はフロント型プロジェクターで
あり、投射装置２６０１、スクリーン２６０２等を含
む。本願発明は投射装置２６０１の一部を構成する液晶
表示装置２８０８やその他の信号駆動回路に適用するこ
とができる。

【００７９】図19（Ｂ）はリア型プロジェクターであ
り、本体２７０１、投射装置２７０２、ミラー２７０
３、スクリーン２７０４等を含む。本願発明は投射装置
２７０２の一部を構成する液晶表示装置２８０８やその
他の信号駆動回路に適用することができる。

【００８０】なお、図19（Ｃ）は、図19（Ａ）及び図19
（Ｂ）中における投射装置２６０１、２７０２の構造の
一例を示した図である。投射装置２６０１、２７０２
は、光源光学系２８０１、ミラー２８０２、２８０４〜
２８０６、ダイクロイックミラー２８０３、プリズム２
８０７、液晶表示装置２８０８、位相差板２８０９、投
射光学系２８１０で構成される。投射光学系２８１０
は、投射レンズを含む光学系で構成される。本実施例は
三板式の例を示したが、特に限定されず、例えば単板式
であってもよい。また、図19（Ｃ）中において矢印で示
した光路に実施者が適宜、光学レンズや、偏光機能を有
するフィルムや、位相差を調節するためのフィルム、Ｉ
Ｒフィルム等の光学系を設けてもよい。

【００８１】また、図19（Ｄ）は、図19（Ｃ）中におけ
る光源光学系２８０１の構造の一例を示した図である。
本実施例では、光源光学系２８０１は、リフレクター２
８１１、光源２８１２、レンズアレイ２８１３、２８１
４、偏光変換素子２８１５、集光レンズ２８１６で構成
される。なお、図19（Ｄ）に示した光源光学系は一例で
あって特に限定されない。例えば、光源光学系に実施者
が適宜、光学レンズや、偏光機能を有するフィルムや、
位相差を調節するフィルム、ＩＲフィルム等の光学系を
設けてもよい。

【００８２】ただし、図19に示したプロジェクターにお
いては、透過型の電気光学装置を用いた場合を示してお
り、反射型の電気光学装置での適用例は図示していな
い。

【００８３】図20（Ａ）は携帯電話であり、本体２９０
１、音声出力部２９０２、音声入力部２９０３、表示部
２９０４、操作スイッチ２９０５、アンテナ２９０６等
を含む。本願発明を音声出力部２９０２、音声入力部２
９０３、表示部２９０４やその他の信号駆動回路に適用
することができる。

【００８４】図20（Ｂ）は携帯書籍（電子書籍）であ
り、本体３００１、表示部３００２、３００３、記憶媒
体３００４、操作スイッチ３００５、アンテナ３００６
等を含む。本願発明は表示部３００２、３００３やその
他の信号回路に適用することができる。

【００８５】図20（Ｃ）はディスプレイであり、本体３
１０１、支持台３１０２、表示部３１０３等を含む。本
願発明は表示部３１０３に適用することができる。本願
発明のディスプレイは特に大画面化した場合において有
利であり、対角１０インチ以上（特に３０インチ以上）
のディスプレイには有利である。

【００８６】以上の様に、本願発明の適用範囲は極めて
広く、あらゆる分野の電子機器に適用することが可能で
ある。また、本実施例の電子機器は実施例１〜５のどの
ような組み合わせからなる構成を用いても実現すること
ができる。

【００８７】

【発明の効果】本願発明を用いることで、トランジスタ
のチャネル形成領域の重金属等の不純物元素を除去若し
くは低減でき、更にチャネル形成領域の境界部における
重金属等の不純物元素も除去もしくは低減でき、半導体
装置（ここでは具体的に電気光学装置）の動作性能や信
頼性を大幅に向上させることができる。

【図面の簡単な説明】

【図１】エッチング後のSEM写真。

【図２】エッチング後のSEM写真。

【図３】発明の構成を示す図。

【図４】発明の構成を示す図。

【図５】発明の構成を示す図。

【図６】複数の線状に連なるリッジの集合を示す図。

【図７】画素部、駆動回路の作製工程を示す断面図。

【図８】画素部、駆動回路の作製工程を示す断面図。

【図９】画素部、駆動回路の作製工程を示す断面図。

【図１０】画素部、駆動回路の作製工程を示す断面
図。

【図１１】画素部、駆動回路の作製工程を示す断面
図。

【図１２】ゲッタリングサイトの形成方法を示す図。

【図１３】レーザーアニール後の光学顕微鏡写真。

【図１４】ゲッタリングサイトの形成方法を示す図。

【図１５】アクティブマトリクス型液晶表示装置の断
面構造図。

【図１６】アクティブマトリクス型液晶表示装置の断
面構造図。

【図１７】画素部の上面図。

【図１８】半導体装置の一例を示す図。

【図１９】半導体装置の一例を示す図。

【図２０】半導体装置の一例を示す図。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 29/78 ６２７Ｚ (72)発明者田中幸一郎神奈川県厚木市長谷398番地株式会社半導体エネルギー研究所内 (72)発明者牧田直樹大阪府大阪市阿倍野区長池町22番22号シャープ株式会社内Ｆターム(参考） 2H092 GA59 JA25 JA29 JA34 JA37 JA41 JB57 KA04 KA05 KB24 KB25 MA05 MA07 MA08 MA17 MA27 MA29 MA30 NA13 NA29 5F110 AA30 BB02 BB04 CC02 DD01 DD02 DD03 DD05 DD13 DD14 DD15 DD25 EE01 EE04 EE05 EE06 EE08 EE14 EE15 EE28 EE44 FF04 FF28 FF30 GG01 GG02 GG13 GG25 GG32 GG33 GG43 GG45 GG51 GG52 HJ01 HJ02 HJ12 HJ23 HM14 HM15 HM20 NN03 NN04 NN22 NN23 NN24 NN27 PP33 PP34 QQ09 QQ11 QQ24 QQ25 QQ28

Claims

【特許請求の範囲】

【請求項１】半導体層にチャネル形成領域と、前記チャ
ネル形成領域の外側に形成された半導体領域とを有し、
前記半導体領域の表面における凸凹の平均高低差が、前
記チャネル形成領域の表面における凸凹の平均高低差よ
りも大きいことを特徴とする半導体装置。
【請求項２】前記チャネル形成領域におけるNi濃度が、
前記半導体領域におけるNi濃度の１／５以下であること
を特徴とする請求項１に記載の半導体装置。
【請求項３】半導体層にチャネル形成領域と、前記チャ
ネル形成領域の外側に形成された第１の不純物領域と、
前記第１の不純物領域の外側に形成された第２の不純物
領域とを有し、前記第１の不純物領域は一導電型を付与
する不純物元素を前記第１の濃度で含み、前記第２の不
純物領域は前記一導電型と同型を付与する不純物元素を
前記第２の濃度で含み、前記第2の濃度は前記第1の濃度
よりも高いことを特徴とし、前記第２の不純物領域の表
面における凸凹の平均高低差が、前記チャネル形成領域
の表面における凸凹の平均高低差よりも大きいことを特
徴とする半導体装置。
【請求項４】半導体層にチャネル形成領域と、前記チャ
ネル形成領域の外側に形成された第１の不純物領域と、
前記第１の不純物領域の外側に形成された第２の不純物
領域とを有し、前記第１の不純物領域は一導電型を付与
する不純物元素を前記第１の濃度で含み、前記第２の不
純物領域は、前記一導電型を付与する不純物元素を前記
第１の濃度で含み、かつ、前記一導電型とは反対の導電
型を付与する不純物元素を前記第２の濃度で含み、前記
第１の濃度は前記第２の濃度よりも高いことを特徴と
し、前記第２の不純物領域の表面における凸凹の平均高
低差が、前記チャネル領域の表面における凸凹の平均高
低差よりも大きいことを特徴とする半導体装置。
【請求項５】半導体層にチャネル形成領域と、前記チャ
ネル形成領域を挟んで形成されたソース領域とドレイン
領域を有し、前記半導体層には、線状に連なるリッジの
集合が互いに交わることなく複数形成され、前記リッジ
の集合のうち、隣り合う第１のリッジの集合と第２のリ
ッジの集合との間に、前記チャネル形成領域の境界部が
形成されたことを特徴とする半導体装置。
【請求項６】前記チャネル形成領域におけるNi濃度が、
前記ドレイン領域におけるNi濃度の１／５以下であるこ
とを特徴とする請求項５に記載の半導体装置。
【請求項７】半導体層にチャネル形成領域と、前記チャ
ネル形成領域の外側に形成された第１の不純物領域と、
前記第１の不純物領域の外側に形成された第２の不純物
領域とを有し、前記半導体層には、線状に連なるリッジ
の集合が互いに交わることなく複数形成され、前記リッ
ジの集合のうち、隣り合う第１のリッジの集合と第２の
リッジの集合との間に、前記チャネル形成領域の境界部
が形成され、前記第１の不純物領域は一導電型を付与す
る不純物元素を前記第１の濃度で含み、前記第２の不純
物領域は前記一導電型と同型を付与する不純物元素を前
記第２の濃度で含み、前記第2の濃度は前記第1の濃度よ
りも高いことを特徴とする半導体装置。
【請求項８】半導体層にチャネル形成領域と、前記チャ
ネル形成領域の外側に形成された第１の不純物領域と、
前記第１の不純物領域の外側に形成された第２の不純物
領域とを有し、前記半導体層には、線状に連なるリッジ
の集合が互いに交わることなく複数形成され、前記リッ
ジの集合のうち、隣り合う第１のリッジの集合と第２の
リッジの集合との間に、前記チャネル形成領域の境界部
が形成され、前記第１の不純物領域は一導電型を付与す
る不純物元素を前記第１の濃度で含み、前記第２の不純
物領域は、前記一導電型を付与する不純物元素を前記第
１の濃度で含み、かつ、前記一導電型とは反対の導電型
を付与する不純物元素を第２の濃度で含み、前記第１の
濃度は前記第２の濃度よりも高いことを特徴とする半導
体装置。
【請求項９】前記チャネル形成領域の境界部は、前記チ
ャネル形成領域と前記ドレイン領域との境界部、または
前記ソース領域との境界部、またはLDD領域との境界
部、またはオフセット領域との境界部であることを特徴
とする請求項５乃至８のいずれか一に記載の半導体装
置。
【請求項１０】前記第１の濃度が、1×10¹⁹/cm³〜5×10
²¹/cm³であり、前記第２の濃度は、前記第1の濃度の1.
２倍から1000倍であることを特徴とする請求項３，４，
７，８のいずれか一に記載の半導体装置。
【請求項１１】前記チャネル形成領域は結晶化を促進す
る金属を用いて形成されていることを特徴とする請求項
1乃至１０のいずれか一に記載の半導体装置。
【請求項１２】前記チャネル形成領域が結晶化を促進す
る金属としてNiを用いて形成されていることを特徴とす
る請求項１１に記載の半導体装置。
【請求項１３】前記第２の不純物領域に付与する不純物
元素は、Pであることを特徴とする請求項３，４，７，
８のいずれか一に記載の半導体装置。
【請求項1４】前記半導体層は珪素を主成分とすること
を特徴とする請求項1乃至１３のいずれか一に記載の半
導体装置。
【請求項１５】チャネル形成領域を含む半導体層のう
ち、チャネル形成領域の外側に前記チャネル形成領域の
表面における凸凹の平均高低差よりも大きい凸凹の平均
高低差を有する領域を形成する工程を有することを特徴
とする半導体装置の作製方法。
【請求項１６】チャネル形成領域を含む半導体層を形成
する工程と、一導電型を付与する不純物元素を第１の濃
度で導入して、前記半導体層のうちチャネル形成領域の
外側に第１の不純物領域を形成する工程と、前記一導電
型と同型を付与する不純物元素を前記第1の濃度よりも
高い第２の濃度で導入して、前記第１の不純物領域の外
側に第２の不純物領域を形成する工程と、前記第２の半
導体領域の表面における凸凹の平均高低差を、前記チャ
ネル形成領域の表面における凸凹の平均高低差よりも大
きくする工程と、を有することを特徴とする半導体装置
の作製方法。
【請求項１７】チャネル形成領域を含む半導体層を形成
する工程と、一導電型を付与する不純物元素を第１の濃
度で導入して、前記半導体層のうちチャネル形成領域の
外側に第１の不純物領域を形成する工程と、前記一導電
型を付与する不純物元素を前記第１の濃度で導入し、か
つ、前記一導電型とは反対の導電型を付与する不純物元
素を前記第１の濃度よりも高い第２の濃度で導入して、
前記第１の不純物領域の外側に第２の不純物領域を形成
する工程と、前記第２の半導体領域の表面における凸凹
の平均高低差を、前記チャネル領域の表面における凸凹
の平均高低差よりも大きくする工程と、を有することを
特徴とする半導体装置の作製方法。