JP2001051622A5 - - Google Patents

Claims (20)

1. 第１のトランジスタ、第２のトランジスタ、及びエレクトロルミネッセンス素子を同一画素内に有し、
   前記第１のトランジスタのソース領域又はドレイン領域の一方は、前記第２のトランジスタのゲート電極に接続され、
   前記第２のトランジスタのソース領域又はドレイン領域の一方は、前記エレクトロルミネッセンス素子に接続され、
   前記第１のトランジスタのゲート電極と前記第２のトランジスタの前記ゲート電極はそれぞれ複数あり、
   前記第１のトランジスタは、直列に接続された複数のチャネル形成領域と、前記第１のトランジスタの複数の前記ゲート電極に重ならず、かつ前記第１のトランジスタの前記ソース領域又はドレイン領域の濃度よりも低い濃度で不純物を含む領域を有し、
   前記第２のトランジスタは、直列に接続された複数のチャネル形成領域と、前記第２のトランジスタの複数の前記ゲート電極に重なり、かつ前記第２のトランジスタの前記ソース領域又はドレイン領域の濃度よりも低い濃度で不純物を含む領域を有することを特徴とする表示装置。
2. 第１のトランジスタ、第２のトランジスタ、及びエレクトロルミネッセンス素子を同一画素内に有し、
   前記第１のトランジスタのソース領域又はドレイン領域の一方は、前記第２のトランジスタのゲート電極に接続され、
   前記第２のトランジスタのソース領域又はドレイン領域の一方は、前記エレクトロルミネッセンス素子に接続され、
   前記第１のトランジスタのゲート電極と前記第２のトランジスタの前記ゲート電極はそれぞれ複数あり、
   前記第１のトランジスタは、直列に接続された複数のチャネル形成領域と、前記第１のトランジスタの複数の前記ゲート電極に重ならず、かつ前記第１のトランジスタの前記ソース領域又はドレイン領域の濃度よりも低い濃度で不純物を含む領域を有し、
   前記第２のトランジスタは、直列に接続された複数のチャネル形成領域と、前記第２のトランジスタの複数の前記ゲート電極に重なり、かつ前記第２のトランジスタの前記ソース領域又はドレイン領域の濃度よりも低い濃度で不純物を含む領域を有し、
   前記第１のトランジスタはｎチャネル型トランジスタであり、前記第２のトランジスタはｐチャネル型トランジスタであることを特徴とする表示装置。
3. 第１のトランジスタ、第２のトランジスタ、及びエレクトロルミネッセンス素子を同一画素内に有し、
   前記第１のトランジスタのソース領域又はドレイン領域の一方は、前記第２のトランジスタのゲート電極に接続され、
   前記第２のトランジスタのソース領域又はドレイン領域の一方は、前記エレクトロルミネッセンス素子に接続され、
   前記第１のトランジスタのゲート電極と前記第２のトランジスタの前記ゲート電極はそれぞれ複数あり、
   前記第１のトランジスタは、直列に接続された複数のチャネル形成領域と、前記第１のトランジスタの複数の前記ゲート電極に重ならず、かつ前記第１のトランジスタの前記ソース領域又はドレイン領域の濃度よりも低い濃度で不純物を含む領域を有し、
   前記第２のトランジスタは、直列に接続された複数のチャネル形成領域と、前記第２のトランジスタの複数の前記ゲート電極に重なり、かつ前記第２のトランジスタの前記ソース領域又はドレイン領域の濃度よりも低い濃度で不純物を含む領域を有し、
   前記第１のトランジスタの複数の前記チャネル形成領域の間には、それぞれ高濃度不純 物領域が設けられていることを特徴とする表示装置。
4. 第１のトランジスタ、第２のトランジスタ、及びエレクトロルミネッセンス素子を同一画素内に有し、
   前記第１のトランジスタのソース領域又はドレイン領域の一方は、前記第２のトランジスタのゲート電極に接続され、
   前記第２のトランジスタのソース領域又はドレイン領域の一方は、前記エレクトロルミネッセンス素子に接続され、
   前記第１のトランジスタのゲート電極と前記第２のトランジスタの前記ゲート電極はそれぞれ複数あり、
   前記第１のトランジスタは、直列に接続された複数のチャネル形成領域と、前記第１のトランジスタの複数の前記ゲート電極に重ならず、かつ前記第１のトランジスタの前記ソース領域又はドレイン領域の濃度よりも低い濃度で不純物を含む領域を有し、
   前記第２のトランジスタは、直列に接続された複数のチャネル形成領域と、前記第２のトランジスタの複数の前記ゲート電極に重なり、かつ前記第２のトランジスタの前記ソース領域又はドレイン領域の濃度よりも低い濃度で不純物を含む領域を有し、
   前記第１のトランジスタの複数の前記チャネル形成領域の間には、それぞれ高濃度不純物領域と前記第１のトランジスタの前記不純物を含む領域とが設けられていることを特徴とする表示装置。
5. 第１のトランジスタ、第２のトランジスタ、及びエレクトロルミネッセンス素子を同一画素内に有し、
   前記第１のトランジスタのソース領域又はドレイン領域の一方は、前記第２のトランジスタのゲート電極に接続され、
   前記第２のトランジスタのソース領域又はドレイン領域の一方は、前記エレクトロルミネッセンス素子に接続され、
   前記第１のトランジスタのゲート電極と前記第２のトランジスタの前記ゲート電極はそれぞれ複数あり、
   前記第１のトランジスタは、直列に接続された複数のチャネル形成領域と、前記第１のトランジスタの複数の前記ゲート電極に重ならず、かつ前記第１のトランジスタの前記ソース領域又はドレイン領域の濃度よりも低い濃度で不純物を含む領域を有し、
   前記第２のトランジスタは、直列に接続された複数のチャネル形成領域と、前記第２のトランジスタの複数の前記ゲート電極に重なり、かつ前記第２のトランジスタの前記ソース領域又はドレイン領域の濃度よりも低い濃度で不純物を含む領域を有し、
   前記第２のトランジスタの前記チャネル形成領域のチャネル幅は、前記第１のトランジスタの前記チャネル形成領域のチャネル幅よりも大きいことを特徴とする表示装置。
6. 第１のトランジスタ、第２のトランジスタ、及びエレクトロルミネッセンス素子を同一画素内に有し、
   前記第１のトランジスタのソース領域又はドレイン領域の一方は、前記第２のトランジスタのゲート電極に接続され、
   前記第２のトランジスタのソース領域又はドレイン領域の一方は、前記エレクトロルミネッセンス素子に接続され、
   前記第１のトランジスタのゲート電極と前記第２のトランジスタの前記ゲート電極はそれぞれ複数あり、
   前記第１のトランジスタは、直列に接続された複数のチャネル形成領域と、前記第１のトランジスタの複数の前記ゲート電極に重ならず、かつ前記第１のトランジスタの前記ソース領域又はドレイン領域の濃度よりも低い濃度で不純物を含む領域を有し、
   前記第２のトランジスタは、直列に接続された複数のチャネル形成領域と、前記第２のトランジスタの複数の前記ゲート電極に重なり、かつ前記第２のトランジスタの前記ソー ス領域又はドレイン領域の濃度よりも低い濃度で不純物を含む領域を有し、
   前記第１のトランジスタの複数の前記ゲート電極及び前記第２のトランジスタの複数の前記ゲート電極は積層膜でなることを特徴とする表示装置。
7. 第１のトランジスタ、第２のトランジスタ、エレクトロルミネッセンス素子、及び保持容量を同一画素内に有し、
   前記第１のトランジスタのソース領域又はドレイン領域の一方は、前記第２のトランジスタのゲート電極に接続され、
   前記第２のトランジスタのソース領域又はドレイン領域の一方は、前記エレクトロルミネッセンス素子に接続され、
   前記保持容量の電極の一方は、前記第１のトランジスタの前記ソース領域又はドレイン領域の前記一方及び前記第２のトランジスタの前記ゲート電極に接続され、
   前記第１のトランジスタのゲート電極と前記第２のトランジスタの前記ゲート電極はそれぞれ複数あり、
   前記第１のトランジスタは、直列に接続された複数のチャネル形成領域と、前記第１のトランジスタの複数の前記ゲート電極に重ならず、かつ前記第１のトランジスタの前記ソース領域又はドレイン領域の濃度よりも低い濃度で不純物を含む領域を有し、
   前記第２のトランジスタは、直列に接続された複数のチャネル形成領域と、前記第２のトランジスタの複数の前記ゲート電極に重なり、かつ前記第２のトランジスタの前記ソース領域又はドレイン領域の濃度よりも低い濃度で不純物を含む領域を有することを特徴とする表示装置。
8. 画素がマトリクス状に複数配列された画素部と、前記画素部を駆動する駆動回路部とを有し、
   前記画素は、同一画素内に第１のトランジスタ、第２のトランジスタ、及びエレクトロルミネッセンス素子を有し、
   前記第１のトランジスタのソース領域又はドレイン領域の一方は、前記第２のトランジスタのゲート電極に接続され、
   前記第２のトランジスタのソース領域又はドレイン領域の一方は、前記エレクトロルミネッセンス素子に接続され、
   前記第１のトランジスタのゲート電極と前記第２のトランジスタの前記ゲート電極はそれぞれ複数あり、
   前記第１のトランジスタは、直列に接続された複数のチャネル形成領域と、前記第１のトランジスタの複数の前記ゲート電極に重ならず、かつ前記第１のトランジスタの前記ソース領域又はドレイン領域の濃度よりも低い濃度で不純物を含む領域を有し、
   前記第２のトランジスタは、直列に接続された複数のチャネル形成領域と、前記第２のトランジスタの複数の前記ゲート電極に重なり、かつ前記第２のトランジスタの前記ソース領域又はドレイン領域の濃度よりも低い濃度で不純物を含む領域を有し、
   前記画素部と前記駆動回路部は、同一基板上に形成されていることを特徴とする表示装置。
9. 前記第１のトランジスタの複数の前記チャネル形成領域の間には、それぞれ高濃度不純物領域が設けられていることを特徴とする請求項２の表示装置。
10. 前記第１のトランジスタの複数の前記チャネル形成領域の間には、それぞれ高濃度不純物領域と、前記第１のトランジスタの前記不純物を含む領域とが設けられていることを特徴とする請求項２の表示装置。
11. 請求項２乃至請求項４のいずれか一項において、
    前記第２のトランジスタの前記チャネル形成領域のチャネル幅は、前記第１のトランジ スタの前記チャネル形成領域のチャネル幅よりも大きいことを特徴とする表示装置。
12. 請求項２乃至請求項５のいずれか一項において、
    前記第１のトランジスタの複数の前記ゲート電極及び前記第２のトランジスタの複数の前記ゲート電極は積層膜でなることを特徴とする表示装置。
13. 請求項２乃至請求項６、請求項８のいずれか一項において、
    前記同一画素内に保持容量を有し、
    前記保持容量の電極の一方は、前記第１のトランジスタの前記ソース領域又はドレイン領域の前記一方及び前記第２トランジスタの前記ゲート電極に接続されていることを特徴とする表示装置。
14. 前記保持容量は、前記第１のトランジスタおよび前記第２のトランジスタのゲート絶縁膜を有し、
    前記保持容量の電極の前記一方は不純物を含む半導体層であり、前記保持容量の電極の他方は前記第１のトランジスタの前記ゲート電極及び前記第２のトランジスタの前記ゲート電極と同じ材料を含むことを特徴とする請求項７又は請求項１３の表示装置。
15. 請求項１乃至請求項１４のいずれか一項において、
    前記第１のトランジスタの複数の前記ゲート電極及び前記第２のトランジスタの複数の前記ゲート電極は、タンタル、チタン、モリブデン、タングステン、クロム、窒化タンタル、窒化タングステン又は窒化チタンを含むことを特徴とする表示装置。
16. 請求項１乃至請求項１５のいずれか一項において、
    前記第１のトランジスタの前記チャネル形成領域はチャネル長が０．２〜１８μｍ、チャネル幅が０．１〜５μｍであり、前記第２のトランジスタの前記チャネル形成領域はチャネル長が０．１〜５０μｍ、チャネル幅が０．５〜３０μｍであることを特徴とする表示装置。
17. 請求項１乃至請求項１６のいずれか一項において、
    前記第１のトランジスタのチャネル長をＬ１、チャネル幅をＷ１とし、前記第２のトランジスタのチャネル長をＬ２、チャネル幅をＷ２としたとき、
    Ｗ２／Ｌ２≧５×Ｗ１／Ｌ１であることを特徴とする表示装置。
18. 請求項１乃至請求項１７のいずれか一項において、
    前記第１のトランジスタ及び前記第２のトランジスタは、トップゲート型トランジスタであることを特徴とする表示装置。
19. 請求項１乃至請求項１７のいずれか一項において、
    前記第１のトランジスタ及び前記第２のトランジスタは、ボトムゲート型トランジスタであることを特徴とする表示装置。
20. 請求項１乃至請求項１９のいずれか一項において、
    前記第１のトランジスタはスイッチング用トランジスタであり、前記第２のトランジスタは電流制御用トランジスタであることを特徴とする表示装置。