JP2007189218A - トランジスタとそのトランジスタの製造方法及びこれを適用する有機発光ディスプレイ - Google Patents

トランジスタとそのトランジスタの製造方法及びこれを適用する有機発光ディスプレイ Download PDF

Info

Publication number
JP2007189218A
JP2007189218A JP2006341800A JP2006341800A JP2007189218A JP 2007189218 A JP2007189218 A JP 2007189218A JP 2006341800 A JP2006341800 A JP 2006341800A JP 2006341800 A JP2006341800 A JP 2006341800A JP 2007189218 A JP2007189218 A JP 2007189218A
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
gate
transistor
silicon layers
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006341800A
Other languages
English (en)
Inventor
Takashi Noguchi
野口　隆
Jong-Man Kim
鍾 萬 金
Jang-Yeon Kwon
章 淵 權
Kyung-Bae Park
敬 培 朴
Chishin Tei
智 心 鄭
Hyuk Lim
赫 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007189218A publication Critical patent/JP2007189218A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Abstract

【課題】トランジスタとそのトランジスタの製造方法及びこれを適用する有機発光ディスプレイを提供する。
【解決手段】相互に平行して配置され、チャンネル領域とチャンネル領域の両側にドーピングされた二つの高伝導領域とを有する二つの多結晶シリコン層１０ａ、１０ｂと、二つの多結晶シリコン層１０ａ、１０ｂのチャンネル領域に対応して配置され、二つの多結晶シリコン層１０ａ、１０ｂと交差するように形成されたゲート１２と、ゲート１２と多結晶シリコン層１０ａ、１０ｂとの間に介在されるゲート絶縁層と、を備え、ゲート１２の一側端部に隣接して形成され、ニつの多結晶シリコン層１０ａ、１０ｂのチャンネル領域と一側の高伝導領域との間に低伝導領域が形成されている構造を有している。
【選択図】図１

Description

本発明は、多結晶シリコンＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を持つ有機発光ディスプレイ及びその製造方法に関する。
有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：ＯＬＥＤ）を利用する能動型カラー画像表示装置には、各画素がアナログ画像信号をサンプリングするスイッチング（Ｓａｍｐｌｉｎｇ）トランジスタと、画像信号を維持するメモリキャパシタと、メモリキャパシタに蓄積された画像信号電圧によってＯＬＥＤに供給される電流を制御する駆動トランジスタとで構成する、２個のトランジスタと１個のキャパシタとから形成された回路が最も一般的に利用されている。これは、いわゆる、２Ｔ（ｔｗｏ ｔｒａｎｓｉｓｔｏｒｓ）−１Ｃ（ｏｎｅ ｃａｐａｃｉｔｏｒ）の構造であり、このような回路構成は、例えば、特許文献１に開示されている。このような２Ｔ−１Ｃ構造の画素は、単結晶シリコンであるウェーハから得られるＣＭＯＳで具現が可能であり、例えば、ＴＦＴ構造では実現することが難しい。
ガラスまたはプラスチック基板にＯＬＥＤを構成する時には、ｎチャンネル多結晶シリコンＴＦＴが利用される。多結晶シリコンの利点は、非晶質シリコンに比べて非常に高い移動度を得ることができるという点であるが、一方、オフカレント時に高い漏れ電流を有するという欠点がある。
このような多結晶シリコンＴＦＴで、電流の漏れがドレインの空乏領域で結晶境界トラップにより発生すると知られている（下記、非特許文献１参照）。
より効果的な電流漏れの減少のために、オフセット構造が提案されている（下記、非特許文献２参照）。オフセット領域は、チャンネルとゲート／ドレインとの間にそれぞれ位置する。このようなオフセットは、ドレインの電界を弱化させてゲート電圧とドレイン電圧とによる電界放出を減少させる。しかしながら、従来の方法によれば、オフセット構造を形成するために追加的なマスクを利用した局所的に異なるドーピング工程が要求される。このドーピング工程において、マスクを利用してオフセット領域にドーピングを成功させるためには、マスクを基板に対して精密に整列させねばならない。しかしながら、この方法は別途のマスクを利用するため、ドーピング工程が難しいだけでなく、収率も低くて生産性が落ちるという問題点がある。
したがって、オフセット構造を適用しつつも製造工程が単純であり、特にＬＤＤ（Ｌｏｗｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）型のためのマスクの数を最小化することが望まれている。
特開第２００２−１５６９２３号公報 Ｆｅｒｒｙ Ｇ．Ｆｏｓｓｕｍ，ｅｔ ａｌ．，ＩＥＥＥ Ｔｒａｎｓ．Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ，ｖｏｌ．ＥＤ−３２，ｐｐ．１８７８−１８８４，１９８５ Ｍ．Ｒｏｄｄｅｒ ｅｔ ａｌ．，ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ，Ｖｏｌ．ＥＤＬ−６，Ｎｏ．１１，Ｎｏｖｅｍｂｅｒ １９８５
本発明は、前記従来の問題点を解決するために成されたものであり、マスクなしにオフセット構造を形成できるＴＦＴ及びその製造方法、そのＴＦＴを備えた有機発光ディスプレイを提供することを目的とする。
前記目的を達成するための本発明に係るトランジスタは、相互に平行して配置され、チャンネル領域とチャンネル領域の両側にドーピングされた二つの高伝導領域とを有する二つの多結晶シリコン層と、前記二つの多結晶シリコン層のチャンネル領域に対応して配置され、前記二つの多結晶シリコン層と交差するように形成されたゲートと、前記ゲートと前記多結晶シリコン層との間に介在されるゲート絶縁層と、を備え、前記ゲートの一側端部に隣接して形成され、前記二つの多結晶シリコン層のチャンネル領域と一側の高伝導領域との間に低伝導領域が形成されている構造を有することを特徴とする。
前記低伝導領域は、前記高伝導領域に比べて低い濃度の不純物がドーピングされている。本発明の望ましい実施形態によれば、前記両多結晶シリコン層は一体に形成され、さらに望ましくは、前記両多結晶シリコン層の低伝導領域は、高伝導領域により相互連結されている。
また、前記目的を達成するための本発明に係る有機発光ディスプレイは、基板上に垂直走査信号が入力されるＸラインと水平駆動信号が入力されるＹラインとが相互に直交するマトリックス状に配置され、前記Ｘラインと前記Ｙラインとにより定義される画素領域ごとにＯＬＥＤが形成され、ＯＬＥＤを駆動するスイッチングトランジスタと駆動トランジスタとを備える半導体回路部と、前記半導体回路部にＯＬＥＤ駆動用電源を供給するＺラインと、を備える有機発光ディスプレイであって、前記スイッチングトランジスタは、相互に平行して配置され、チャンネル領域とチャンネル領域の両側にドーピングされた二つの高伝導領域とを持つ二つの多結晶シリコン層と、前記二つの多結晶シリコン層のチャンネル領域に対応して配置され、前記二つの多結晶シリコン層と交差するように形成されたゲートと、前記ゲートと前記多結晶シリコン層との間に介在されるゲート絶縁層と、を備え、前記ゲートの一側端部に隣接して形成され、前記２つの多結晶シリコン層のチャンネル領域と一側の高伝導領域との間に低伝導領域が形成されている構造を有することを特徴とする。

また、前記目的を達成するための本発明に係るトランジスタの製造方法は、基板上に相互に平行し、一端が相互連結された二つの多結晶シリコン層を形成する工程と、前記多結晶シリコン層上にゲート絶縁層を形成する工程と、前記ゲート絶縁層上にゲート物質層を形成する工程と、前記ゲート物質層とゲート絶縁層とを同一のパターンでパターニングして、前記二つの多結晶シリコン層と交差するようにゲートを形成する工程と、前記ゲートに覆われていない前記二つの多結晶シリコン層の両側部分に不純物を注入する工程と、を含み、前記前記ゲートに覆われていない前記二つの多結晶シリコン層の両側部分に不純物を注入する工程は、前記ゲート及びゲート絶縁層の一側端部により、前記多結晶シリコン層の一側部分に不純物が直接到達しない陰影部分が形成されるように、前記不純物の注入方向を傾斜して配向させることを特徴とする。
本発明によれば、電流の漏れを効果的に低減することができ、特に、マスクなしにオフセット構造を形成することができ、トランジスタ及びこれを利用するディスプレイのコストダウンだけでなく収率も向上させることができる。
以下、添付された図面を参照しながら本発明に係るトランジスタ及びこれを適用する本発明に係る有機発光ディスプレイについて説明する。
図１は本発明に係るトランジスタの主要部レイアウトを、図２は図１のＡ−Ａ線の断面図を、図３は図１に示されたトランジスタの等価回路図を示したものである。
まず、図１を参照すれば、各一側端部（図面で左側）に、ソース１０ｓとドレイン１０ｄとがそれぞれ設けられる二つの多結晶シリコン層１０ａ、１０ｂが相互に平行して配置されており、これらの他端部（図面で右側）は、ブリッジ１０ｃにより連結されている。多結晶シリコン層１０ａ、１０ｂ上には、これらを交差するように形成された（多結晶シリコン層１０ａ、１０ｂを共に横切る方向に延長されるゲート１２）が配置されている。ゲート１２の下には、ゲート１２と同じパターンを持つゲート絶縁層１１（図９Ｆ参照）が位置する。一方、ゲート１２の一側端部に隣接する領域に、多結晶シリコン１０ａ、１０ｂの低伝導性領域１０ｅ（低移動度領域）が設けられている。低伝導性領域１０ｅは、ドーピングが非常に低い濃度に行われた領域であり、電気的抵抗の高い高抵抗性領域である。このような高抵抗性の低伝導性領域１０ｅ間に位置するブリッジ１０ｃは、高い濃度でドーピングされた高伝導性領域（高移動度領域）である。前記多結晶シリコンによる活性層１０は、前記のような相互に平行してブリッジ１０ｃにより連結された二つの多結晶シリコン層１０ａ、１０ｂを有しており、その形状は図に示すように‘Ｕ’型の形状を呈している。
図２を参照すれば、本発明に係るトランジスタは、あたかもデュアルゲートトランジスタの形態を有している。すなわち、二つの多結晶シリコン層１０ａ、１０ｂによるシリコン活性層１０上に所定間隔をおいた二つの単位ゲート１２ａ、１２ｂが設けられ、単位ゲート１２ａ、１２ｂ間の領域に高伝導性ブリッジ１０ｃとこの両側の低伝導領域１０ｅ、１０ｅとが設けられている。図３は、図１及び図２に図示された本発明に係るトランジスタの等価回路を示す。示したように、形態としてはデュアルゲートトランジスタと類似しているが、単位ゲート１２ａ、１２ｂが一つに連結されているという点で異なる。図２で参照符号３０は、ＩＬＤ（ＩｎｔｅｒＬａｙｅｒ Ｄｉｅｌｅｃｔｒｉｃ）層であり、参照符号２０ｓはソース電極、参照符号２０ｄはドレイン電極である。
前記のような本発明に係るトランジスタは、制限された面積内でチャンネルの有効長を拡張し、これによる漏れ電流の減少を期待することができる。また、二つの単位ゲート１２ａ、１２ｂの間に設けられる二つの低伝導領域１０ｅ、１０ｅによりキャリア移動度が減少することによって、オフカレント時に漏れ電流がさらに減少する。
このような本発明に係るトランジスタは、スイッチングトランジスタと駆動トランジスタとが要求される有機発光ディスプレイで、スイッチングトランジスタとして使われ、一方、アクティブマトリックス液晶ディスプレイの画素スイッチング素子として適用することができる。
以下では、本発明の望ましい一実施形態として、前記トランジスタをスイッチング素子として適用した有機発光ディスプレイを説明する。
図４は本発明に係る有機発光ディスプレイ装置の概略的構造を示す等価回路図を、図５は各画素の概略的な回路図を示したものである。
まず、全体構造を説明すれば、ディスプレイ素子１は、複数の平行したＸラインＸｓとやはり複数の平行したＹラインＹｓとが相互に直交する方向に配置されてマトリックス状の構造を有する。ＺラインＺｄは、ＹラインＹｓに所定間隔をおいてこれと平行して配置される。ＸラインＸｓ、ＹラインＹｄ、及びＺラインＺｄにより取り囲まれた領域に画素が形成される。
ＸラインＸｓは、垂直走査信号が印加されるラインであり、ＹラインＹｓは、映像信号である水平駆動信号が印加されるラインである。ＸラインＸｓは、垂直走査回路に連結され、ＹラインＹｓは、水平駆動回路に連結される。ＺラインＺｄは、ＯＬＥＤ作動のための電源回路に連結される。
各画素は、２つのトランジスタＱ１、Ｑ２と一つのキャパシタＣｍとを備える。各画素で、ＸラインＸｓとＹラインＹｓとにスイッチングトランジスタＱ１のソースとゲートとが連結され、ドレインは、駆動トランジスタＱ２のゲートに接続される。スイッチングトランジスタＱ１の作動により印加される電荷を蓄積して、各画素別イメージ情報をメモリするメモリキャパシタＣｍは、駆動トランジスタＱ２のゲートとソースとに並列接続される。
駆動トランジスタＱ２のドレインは、ＯＬＥＤのアノードが連結される。そして、ＯＬＥＤのカソードＫは、全体画素が共有する共通電極に該当する。ここで、前記スイッチングトランジスタは、ｎ型ＴＦＴであり、図１〜図３のように説明された形態の構造を有し、そして、駆動トランジスタＱ２は、一般的なｐ型ＴＦＴである。
単位画素の等価回路である図５を参照すれば、スイッチングトランジスタが内部的には二つの単位トランジスタＵｎｉｔＴＲを有する構造のために、スイッチングトランジスタのソースとドレインとの間の電圧が、２個の単位トランジスタで２分割される。すなわち、スイッチングトランジスタのソースとドレインとの間の電圧がＶｓｗである時、単位トランジスタＵｎｉｔＴＲのソースとドレインとの間の電圧は１／２Ｖｓｗになる。したがって、スイッチングトランジスタのソースとドレインとの間の総漏れ電流が減少し、特に単位トランジスタ間に設けられる低導電領域１０ｅ、１０ｅの抵抗により、ソースとドレインとの間の漏れ電流がさらに減少する。
実際的な画素構造を示す図６を参照すれば、図６の左右にＹラインとＺラインとが平行して配置され、これに直交する方向にＸラインが配置される。ＸラインＸｓとＹラインＹｄとの交差部分にスイッチングトランジスタＱ１が位置し、ＸラインとＺラインとの交差部の近くには駆動トランジスタＱ２が配置される。スイッチングトランジスタＱ１と駆動トランジスタＱ２との間にはメモリキャパシタＣｍが配置される。メモリキャパシタＣｍの一側電極Ｃｍａは、ＺラインＺｄから延びる部分であり、他側電極Ｃｍｂは、スイッチングトランジスタＱ１のドレイン電極２０ｄと駆動トランジスタＱ２のゲートＱ２ｇと一体的に形成される。スイッチングトランジスタＱ１のゲート１２は、ＳラインＸｓから延びる部分である。
図６のＢ−Ｂ線の断面を示す図７を参照すれば、基板１４にＳｉＯ２などの絶縁物質からなるバッファ層１４ａが形成され、この上に本発明を特徴付けるスイッチングトランジスタＱ１が形成される。スイッチングトランジスタＱ１は、前述したように２個の単位トランジスタを有する。スイッチングトランジスタＱ１上にはＳｉＯ２ＩＬＤ３０（ＩＬＤ３０）が形成され、この上に金属から形成されるソース電極２０ｓ、ドレイン電極２０ｄが形成される。これら電極２０ｓ、２０ｄの下部は、ＩＬＤ３０に形成される貫通孔を通じて下部のソース１０ｓとドレイン１０ｄとに電気的に接続される。これら電極及びメモリキャパシタの上部電極Ｃｍｂ、前記ＺラインＺｄは、ＩＴＯの積層構造を有することができる。スイッチングトランジスタＱ１のゲート１２ａ、１２ａは、前述したＸラインＸｓから延びるものであり、アルミニウムなどにより形成される。
メモリキャパシタＣｍの誘電層は、ＩＬＤ３０の一部であり、上部電極Ｃｍａは、前述したように駆動トランジスタＱ２のゲートと一体的にアルミニウムで形成される。
ＺラインＺｄと、これと一体に形成される上部電極Ｃｍｂ、ソース及びドレイン電極２０ｓ、２０ｄの上には第２、３絶縁層１７、１８が形成され、この上には正孔輸送層（Ｈｏｌｅ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ：ＨＴＬ）、ＯＬＥＤのカソードとしての共通電極Ｋ、そして第４絶縁層１９が設けられる。第４絶縁層１９は、ＯＬＥＤを保護するパッシベーション層である。
図８は、図６のＣ−Ｃ線の断面図を示すものであり、具体的には駆動トランジスタＱ２とＯＬＥＤとの全体積層構造を示したものである。
プラスチック基板１４上にバッファ層１４ａが形成され、この上にスイッチングトランジスタＱ１と同時に形成される駆動トランジスタＱ２が形成される。駆動トランジスタＱ２のシリコン層は、スイッチングトランジスタＱｓの製作時に利用されたシリコン層と同一物質層から得られる。多結晶シリコンは、ソースＱ２ｓ、チャンネルＱ２ｃ及びドレインＱ２ｄを含み、その上のＳｉＯ２から形成される第１絶縁層１３及びゲートＱ２ｇを備える。ゲートＱ２ｇは、前述したようにメモリキャパシタＣｍの上部電極Ｃｍｂとアルミニウムで一体に形成される。
駆動トランジスタＱ２上には、スイッチングトランジスタＱ１を覆うＳｉＯ２ＩＬＤ３０が形成され、この上に金属から形成されるソース電極Ｑ２ｓｅ、ドレイン電極Ｑ２ｄｅが形成される。これら電極Ｑ２ｓｅ、Ｑ２ｄｅの下部は、ＩＭＤ３０に形成される貫通孔を通じて下部のソースＱ２ｓとドレインＱ２ｄとに電気的に接続され、その上には第２、３絶縁層１７、１８が形成される。
第３絶縁層１８上に正孔輸送層（ＨＴＬ）が設けられ、この上の所定領域に発光層（ＥＭ）、電子輸送層（ＥＴＬ）が形成され、この上にカソードの共通電極Ｋが形成される。共通電極Ｋ上には、前述した第４絶縁層１９が形成される。一方、第２、３電極の間には、ドレイン電極Ｑ２ｄｅに連結されて前記ＯＬＥＤの下部に位置するアノードＡｎが設けられる。アノードＡｎは、第３絶縁層１８に形成されたウィンドウ１８ａにより前記正孔輸送層（ＨＴＬ）に物理的に接触されて電気的に連結される。
前述した構造の電界発光ディスプレイのレイアウトは、本発明を例示したものであり、このようなレイアウト及びその修正は、本発明の技術的範囲を制限するものではない。
このような本発明の電界発光ディスプレイは、構造的に低漏れ電流を有するスイッチングトランジスタを適用することによって、低消費電力、クロストークが減少する。
一方、前記のトランジスタで低伝導領域は、既存とは異なり、マスクなしに形成されることによって、トランジスタだけでなくこれを適用するディスプレイの製作コストを削減し、特に収率を高めることができる。
以下、本発明の一実施形態における多結晶シリコントランジスタの製造方法を説明する。本発明による多結晶シリコントランジスタの製造方法は、ディスプレイ、例えば、有機発光ディスプレイの製造過程中にそれぞれ異なる要素、例えば、スイッチングトランジスタと駆動トランジスタとの製造が並行して実行され、本実施形態では一つのトランジスタの製造についてのみ説明する。
図９Ａに示したように、既存の方法によりガラスまたはプラスチック基板１４に多結晶シリコン（ｐ−Ｓｉ）を形成する。多結晶シリコン（ｐ−Ｓｉ）は、非晶質シリコンの蒸着及び非晶質シリコンの結晶化過程を通じて得る。
図９Ｂに示したように、多結晶シリコン（ｐ−Ｓｉ）をパターニングして本発明における平行した二つの多結晶シリコン１０ａ、１０ｂを‘Ｕ’状活性層１０を得る。活性層１０に覆われない部分のＳｉＯ２は、基板１４の表面にあらかじめ形成されていたバッファ層１４ａである。パターニングは、既存のフォトリソグラフィ法などの公知のパターニング法を利用することができる。
図９Ｃに示したように、活性層１０及びバッファ層１４ａ上にＣＶＤ法などによりゲート絶縁層（ＳｉＯ２）１１（図９Ｆ参照）を蒸着する。
図９Ｄに示したように、モリブデンまたはタングステンなどの金属層（ＭまたはＷ）を蒸着法またはスパッタリング法でゲート絶縁層１１上に蒸着して、ゲート物質層１２’を形成する。
図９Ｅに示したように、ゲート物質層１２’とその下部のゲート絶縁層１１とをパターニングして、目的とする形状のゲート１２とその下部のゲート絶縁層１１とを得る。パターニングには、マスクを利用したドライエッチング法を利用することが望ましい。
図９Ｆに示したように、Ｐ＋イオン注入を実施する。イオン注入方向は、基板に対して所定角度傾斜し、したがって、ゲート１２及びゲート絶縁層１１の端部に識別された陰影領域が形成される。この部分は、イオン注入がなされない部分であり、したがって、ドレインジャンクションがゲート下部から所定距離（陰影領域の幅）ほどオフセットされる。このようなオフセット領域は、活性層１０の両側多結晶シリコン層１０ａ、１０ｂに共に形成される。次いで、ドーピングされたシリコン層を活性化するために熱処理を実施する。このような熱処理過程によれば、陰影領域にドーパントが広がって低い伝導度、すなわち、低い移動度を持つ。図９Ｇは、図９ＥのＤ−Ｄ線の断面に対応する図面である。
図９Ｇに示したように、構造物上にＳｉＯ２ＩＬＤ層３０を形成し、後続するＩＬＤ層に対するソースドレインコンタクトホールの形成及び金属層の蒸着及びパターニング過程を経て、図９Ｈに示したような目的とするトランジスタを得る。
前記のような本発明は、基本的に制限された面積内でチャンネルの長さを拡大し、かつマスクなしに低移動度領域、すなわち、いわゆるオフセット構造を形成することができる方法を開示する。
以上、本発明の理解を容易なものとするために、添付した図面を参照して本発明のいくつかの実施形態を説明したが、これは本発明を単に例示したものであって、当業者ならば、これから多様な変形及び均等な他の実施形態が可能であるという点を理解することができる。
本発明は、低漏れ電流が要求されるトランジスタやこれを適用するディスプレイ、例えば、有機発光ディスプレイ及び液晶ディスプレイなどに有用である。
本発明の実施形態に係るトランジスタの概略的レイアウトを示す図面である。 図１のＡ−Ａ線の断面図である。 図１、２に図示されたトランジスタの等価回路図である。 本発明の実施形態に係る有機発光ディスプレイの概略的回路図である。 図４に図示された本発明に係る有機発光ディスプレイの単位画素を抜すいした回路図である。 本発明の実施形態に係る有機発光ディスプレイの具体的構造を示すレイアウトである。 図６のＢ−Ｂ線の断面図である。 図６のＣ−Ｃ線の断面図である。 本発明の実施形態に係るトランジスタの製造工程を示す図面である。 本発明の実施形態に係るトランジスタの製造工程を示す図面である。 本発明の実施形態に係るトランジスタの製造工程を示す図面である。 本発明の実施形態に係るトランジスタの製造工程を示す図面である。 本発明の実施形態に係るトランジスタの製造工程を示す図面である。 本発明の実施形態に係るトランジスタの製造工程を示す図面である。 本発明の実施形態に係るトランジスタの製造工程を示す図面である。 本発明の実施形態に係るトランジスタの製造工程を示す図面である。
符号の説明
１０ 活性層
１０ａ、１０ｂ 多結晶シリコン層、
１０ｃ ブリッジ、
１０ｄ ドレイン、
１０ｅ 伝導性領域、
１０ｓ ソース、
１１ ゲート絶縁層、
１２ ゲート、
１２ａ、１２ｂ 単位ゲート、
２０ｓ ソース電極、
２０ｄ ドレイン電極、
３０ ＩＬＤ層。

Claims (9)

  1. 相互に平行して配置され、チャンネル領域とチャンネル領域の両側にドーピングされた二つの高伝導領域とを有する二つの多結晶シリコン層と、
    前記二つの多結晶シリコン層のチャンネル領域に対応して配置され、前記二つの多結晶シリコン層と交差するように形成されたゲートと、
    前記ゲートと前記多結晶シリコン層との間に介在されるゲート絶縁層と、を備え、
    前記ゲートの一側端部に隣接して形成され、前記ニつの多結晶シリコン層のチャンネル領域と一側の高伝導領域との間に低伝導領域が形成されている構造を有することを特徴とするトランジスタ。
  2. 前記低伝導領域は、前記高伝導領域に比べて低い濃度の不純物がドーピングされていることを特徴とする請求項１に記載のトランジスタ。
  3. 前記ニつの多結晶シリコン層は、一体的に形成されていることを特徴とする請求項１に記載のトランジスタ。
  4. 前記低伝導領域は、相互に対向することを特徴とする請求項３に記載のトランジスタ。
  5. 基板上に垂直走査信号が入力されるＸラインと水平駆動信号が入力されるＹラインとが相互に直交するマトリックス状に配置され、前記Ｘラインと前記Ｙラインとにより定義される画素領域ごとにＯＬＥＤが形成され、ＯＬＥＤを駆動するスイッチングトランジスタと駆動トランジスタとを備える半導体回路部と、前記半導体回路部にＯＬＥＤ駆動用電源を供給するＺラインと、を備える有機発光ディスプレイにであって、
    前記スイッチングトランジスタは、
    相互に平行して配置され、チャンネル領域とチャンネル領域の両側にドーピングされた二つの高伝導領域とを持つ二つの多結晶シリコン層と、
    前記二つの多結晶シリコン層のチャンネル領域に対応して配置され、前記二つの多結晶シリコン層と交差するように形成されたゲートと、
    前記ゲートと前記多結晶シリコン層との間に介在されるゲート絶縁層と、を備え、
    前記ゲートの一側端部に隣接して形成され、前記２つの多結晶シリコン層のチャンネル領域と一側の高伝導領域との間に低伝導領域が形成されている構造を有することを特徴とする有機発光ディスプレイ。
  6. 前記低伝導領域は、前記高伝導領域に比べて低い濃度の不純物がドーピングされていることを特徴とする請求項５に記載の有機発光ディスプレイ。
  7. 前記両多結晶シリコン層は、一体的に形成されていることを特徴とする請求項５に記載の有機発光ディスプレイ。
  8. 前記低伝導領域は、相互に対向することを特徴とする請求項７に記載の有機発光ディスプレイ。
  9. 基板上に相互に平行し、一端が相互に連結された二つの多結晶シリコン層を形成する工程と、
    前記多結晶シリコン層上にゲート絶縁層を形成する工程と、
    前記ゲート絶縁層上にゲート物質層を形成する工程と、
    前記ゲート物質層とゲート絶縁層とを同一のパターンでパターニングして、前記二つの多結晶シリコン層と交差するようにゲートを形成する工程と、
    前記ゲートに覆われていない前記二つの多結晶シリコン層の両側部分に不純物を注入する工程と、を含み、
    前記前記ゲートに覆われていない前記二つの多結晶シリコン層の両側部分に不純物を注入する工程は、前記ゲート及び前記ゲート絶縁層の一側端部により、前記多結晶シリコン層の一側部分に不純物が直接到達しない陰影部分が形成されるように、前記不純物の注入方向を傾斜して配向させることを特徴とするトランジスタの製造方法。
JP2006341800A 2006-01-10 2006-12-19 トランジスタとそのトランジスタの製造方法及びこれを適用する有機発光ディスプレイ Pending JP2007189218A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060002687A KR101186292B1 (ko) 2006-01-10 2006-01-10 트랜지스터와 트랜지스터의 제조방법 및 이를 적용하는유기발광 디스플레이 및 그 제조방법

Publications (1)

Publication Number Publication Date
JP2007189218A true JP2007189218A (ja) 2007-07-26

Family

ID=38344131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006341800A Pending JP2007189218A (ja) 2006-01-10 2006-12-19 トランジスタとそのトランジスタの製造方法及びこれを適用する有機発光ディスプレイ

Country Status (3)

Country Link
US (2) US7700954B2 (ja)
JP (1) JP2007189218A (ja)
KR (1) KR101186292B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013008959A (ja) * 2011-05-26 2013-01-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101534009B1 (ko) * 2008-10-21 2015-07-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판과 그 제조 방법 및 박막 트랜지스터 표시판을 갖는 표시 장치
TWI396025B (zh) * 2009-06-30 2013-05-11 Au Optronics Corp 主動元件陣列基板
KR101108164B1 (ko) * 2010-02-03 2012-02-06 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101486038B1 (ko) 2012-08-02 2015-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치
CN103682175B (zh) * 2012-09-24 2016-09-07 国际商业机器公司 形成包括具有半导体驱动电路的oled显示器的结构的方法和半导体结构
US8946731B2 (en) 2012-09-24 2015-02-03 International Business Machines Corporation OLED display with spalled semiconductor driving circuitry and other integrated functions
TWI713943B (zh) 2013-09-12 2020-12-21 日商新力股份有限公司 顯示裝置及電子機器
KR20150044327A (ko) * 2013-10-16 2015-04-24 삼성디스플레이 주식회사 전계 완화 박막트랜지스터, 이의 제조 방법 및 이를 포함하는 표시장치
WO2015147854A1 (en) * 2014-03-28 2015-10-01 Intel Corporation Method and process for emib chip interconnections
KR102351507B1 (ko) * 2015-01-15 2022-01-14 삼성디스플레이 주식회사 유기 발광 표시 장치
US10825839B2 (en) * 2016-12-02 2020-11-03 Innolux Corporation Touch display device
CN107086227B (zh) * 2017-05-11 2020-02-21 京东方科技集团股份有限公司 发光电路、电子装置、薄膜晶体管及其制备方法
CN107611181A (zh) * 2017-10-26 2018-01-19 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法、显示装置
CN108364963A (zh) * 2018-04-03 2018-08-03 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板和显示装置
CN109742088B (zh) * 2018-12-29 2021-03-16 武汉华星光电技术有限公司 一种tft阵列基板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002156923A (ja) 2000-11-21 2002-05-31 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置
US7416924B2 (en) * 2004-11-11 2008-08-26 Samsung Electronics Co., Ltd. Organic light emitting display with single crystalline silicon TFT and method of fabricating the same
KR20060079958A (ko) * 2005-01-04 2006-07-07 삼성전자주식회사 실리콘 박막트랜지스터
KR101186291B1 (ko) * 2005-05-24 2012-09-27 삼성전자주식회사 게르마늄 온 인슐레이터 구조 및 이를 이용한 반도체 소자
KR20060121514A (ko) * 2005-05-24 2006-11-29 삼성전자주식회사 유기발광 디스플레이 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013008959A (ja) * 2011-05-26 2013-01-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Also Published As

Publication number Publication date
US7700954B2 (en) 2010-04-20
US8058094B2 (en) 2011-11-15
US20070262314A1 (en) 2007-11-15
KR101186292B1 (ko) 2012-09-27
US20100178738A1 (en) 2010-07-15
KR20070074748A (ko) 2007-07-18

Similar Documents

Publication Publication Date Title
JP2007189218A (ja) トランジスタとそのトランジスタの製造方法及びこれを適用する有機発光ディスプレイ
US6501448B1 (en) Electroluminescence display device with improved driving transistor structure
US6724149B2 (en) Emissive display device and electroluminescence display device with uniform luminance
JP5088661B2 (ja) 半導体装置および電気光学装置
KR101073545B1 (ko) 유기 발광 표시 장치
US8652885B2 (en) Method of fabricating thin film transistor
JP4548408B2 (ja) 半導体装置の製造方法
KR100647599B1 (ko) 유기 전계 발광 표시장치 및 그 제조 방법
KR100728129B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
JP3748827B2 (ja) 有機ｅｌ表示装置製造方法
KR100699990B1 (ko) 능동 구동 유기 전계 발광 소자 및 그 제조 방법
US20060270097A1 (en) Organic light emitting display and method of fabricating the same
KR100683679B1 (ko) 유기 발광 소자
US7164153B2 (en) Thin film transistor array panel
KR100683678B1 (ko) 유기 발광 소자
JP5687448B2 (ja) 薄膜トランジスタ及びこれを用いた表示装置、並びに、薄膜トランジスタの製造方法
KR100683675B1 (ko) 유기 발광 소자
KR100739579B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
JP2022077412A (ja) 薄膜トランジスタ回路
JP2022077413A (ja) 酸化物半導体薄膜トランジスタ