JP3636777B2 - 画像表示装置 - Google Patents
画像表示装置 Download PDFInfo
- Publication number
- JP3636777B2 JP3636777B2 JP16842895A JP16842895A JP3636777B2 JP 3636777 B2 JP3636777 B2 JP 3636777B2 JP 16842895 A JP16842895 A JP 16842895A JP 16842895 A JP16842895 A JP 16842895A JP 3636777 B2 JP3636777 B2 JP 3636777B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- nonlinear element
- nonlinear
- resistance
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、画像表示装置に係り、例えば有機ＥＬ画像表示装置のような、エレクトロルミネセンス（ＥＬ）画像表示装置に関する。
【０００２】
【従来の技術】
図５、図６は従来例を示した図である。以下、これらの図面に基づいて従来例を説明する。
【０００３】
図５（Ａ）は、パネルブロック図であり、ディスプレイ（表示）パネル１０には、ディスプレイ画面１１、Ｘ軸のシフトレジスタ１２、Ｙ軸のシフトレジスタ１３が設けてある。
【０００４】
ディスプレイ画面１１には、ＥＬ電源が供給されており、またＸ軸のシフトレジスタ１２には、シフトレジスタ電源の供給とＸ軸同期信号の入力が行われる。さらにＹ軸のシフトレジスタ１３には、シフトレジスタ電源の供給とＹ軸同期信号の入力が行われる。また、Ｘ軸のシフトレジスタ１２の出力部に画像データ信号の出力が設けてある。
【０００５】
図５（Ｂ）は、図５（Ａ）のＡ部の拡大説明図であり、ディスプレイ画面１１の一画素（点線の四角で示す）は、トランジスタが２個、コンデンサが１個、ＥＬ素子が１個より構成されている。
【０００６】
この１画素の発光動作は、例えば、Ｙ軸のシフトレジスタ１３で選択信号Ｙ１の出力があり、またＸ軸のシフトレジスタ１２で選択信号Ｘ１の出力があった場合、トランジスタＴｙ１１とトランジスタＴｘ１がオンとなる。
【０００７】
このため、画像データ（映像信号）Ｄｉは、非線形素子（ＢＩＡＳ ＴＦＴ）Ｍ１１である薄膜トランジスタのゲートに入力される。これにより、このゲート電圧に応じた電流がＥＬ電源から非線形素子Ｍ１１のドレイン、ソース間に流れ、ＥＬ素子ＥＬ１１が発光する。
【０００８】
次のタイミングでは、Ｘ軸のシフトレジスタ１２は、選択信号Ｘ１の出力をオフとし、選択信号Ｘ２を出力することになるが、非線形素子Ｍ１１のゲート電圧は、コンデンサＣ１１で保持されるため、次にこの画素が選択されるまでＥＬ素子ＥＬ１１の前記発光は、持続することになる。
【０００９】
図６に一画素を抜き出して示す如く、一画素毎のＥＬ素子を発光制御用の非線形素子（ＢＩＡＳ ＴＦＴ）Ｍに直列接続し、この非線形素子（ＢＩＡＳ ＴＦＴ）Ｍのゲート電極に信号保持用のキャパシタＣを接続する。
【００１０】
そしてこの信号保持用のキャパシタＣにデータ書き込み用の非線形素子（ＳＥＬＥＣＴ−ＳＷ用ＴＦＴ）Ｔｙを接続し、このデータ書き込み用の非線形素子（ＳＥＬＥＣＴ−ＳＷ用ＴＦＴ）ＴｙにＹ座標選択信号ＹｎとＸ座標選択信号により選択された画像データ（映像信号）Ｄｉを印加する。
【００１１】
この画像データＤｉにより前記信号保持用のキャパシタＣに電荷を蓄積し、この信号保持用のキャパシタＣに蓄積された電圧により前記発光制御用の非線形素子（ＢＩＡＳ ＴＦＴ）Ｍに流れる電流を制御することにより、ＥＬ素子の発光強度が決定される。（“Ａ６×６−in 20−lpi Electroluminescent Display Panel ”T.P.BRODY,FANG CHEN LUO,et.al.IEEE Trans.Electron Devices,Vol.ED-22,No.9,Sept.1975、p739〜p749参照）
【００１２】
【発明が解決しようとする課題】
ところが、発光制御用の非線形素子（ＢＩＡＳ ＴＦＴ）Ｍに流れる電流と、キャパシタＣに蓄積された電圧との特性関係は必ずしも一次比例の関係ではない。このため入力された映像信号の大きさとＥＬ素子の発光輝度との関係が直線的でないため、入力映像信号に忠実にＥＬ素子の発光輝度が得られないため、映像信号の大きさに忠実な発光輝度の再現が難しかった。
【００１３】
例えばこの非線形素子Ｍが電界効果トランジスタ（ＴＦＴ）の場合、これに流れる電流は飽和領域で次式のものとなる。
Ｉｄｓ＝（１／２）（Ｗ／Ｌ）μ0 Ｃ0 （Ｖｇｓ−Ｖｔｈ）2
Ｉｄｓ ＴＦＴに流れる電流
Ｖｇｓ ゲートソース間電圧（キャパシタに蓄積された電圧）
Ｃ0 単位面積当りのゲート容量
μ0 移動度
Ｗ ＴＦＴのゲートのチャネル幅
Ｌ ＴＦＴのゲートのチャネル長
Ｖｔｈ ＴＦＴの閾値電圧
前記式より明らかな如く、ＩｄｓとＶｇｓとは比例関係でなく、このため映像信号に比例した発光輝度を得ることができなかった。
【００１４】
本発明は、前記従来の課題を解決し、入力電圧と非線形素子に流れる電流を一次比例関係にすることで、入力映像信号に忠実な薄膜画素素子の輝度を得ることを目的とする。
【００１５】
【課題を解決するための手段】
この目的を達成するため、本発明では図１（Ａ）に示す如く、この発光制御用の非線形素子（ＢＩＡＳ ＴＦＴ）Ｍと任意の固定電位ＣＯＭとの間に、電流−電圧特性が一次比例特性を有する負荷素子として抵抗Ｒｓを接続する。
【００１６】
【作用】
前記一次比例特性を有する負荷素子としてソース抵抗Ｒｓを接続したので、下記の如く負帰還が非線形素子（ＢＩＡＳ ＴＦＴ）Ｍに係り、非線形素子Ｍに流れる電流ＩｄｓとキャパシタＣに蓄積された電圧Ｖｇとの間に一次比例特性の関係が得られる。
【００１７】
即ち、図１（Ａ）において、非線形素子Ｍのゲート電圧Ｖｇが変化すると非線形素子Ｍに流れる電流Ｉｄｓが変化し、Ｉｄｓ・Ｒｓつまり、非線形素子Ｍのソース電極と固定電位である共通電位ＣＯＭ間の電位Ｖｓが変化する。これにもとづきＶｇ−ＶｓつまりＶｇｓが変化し、非線形素子Ｍに流れる電流が変化する。これにより負帰還が係りゲート電圧Ｖｇが大きくなったとき、Ｉｄｓは増加するものの、ソースフォロア回路を構成しているため負帰還が係りＶｇ−Ｉｄｓ特性は一次比例特性が得られる。
【００１８】
【実施例】
本発明の一実施例を図１に基づき説明する。
本発明では、図１（Ａ）に示す如く、ＥＬ素子に直列接続された発光制御用の非線形素子（ＢＩＡＳ ＴＦＴ）Ｍと共通電位ＣＯＭとの間に、電流−電圧特性が一次比例特性を有する負荷素子として抵抗Ｒｓを接続する。
【００１９】
これにより、非線形素子Ｍのゲート電圧Ｖｇ、つまりコンデンサＣの充電電圧が大きくなるとき、図１（Ｂ）に示す如く、この非線形素子Ｍに流れる電流Ｉｄｓが増加する。この電流Ｉｄｓが増大することにより抵抗Ｒｓにおける電圧降下が大きくなり、ソース電位Ｖｓが上昇する。
【００２０】
これにより下記の式で得られるソースゲート間電圧Ｖｇｓ、Ｖｇｓ＝Ｖｇ−Ｖｓも、ソース電位Ｖｓが上昇するため小さくなり、これによりＢＩＡＳ ＴＦＴに流れる電流Ｉｄｓが減少する。このようにして負帰還がＢＩＡＳ ＴＦＴにかかるので、Ｉｄｓ対Ｖｇ特性は一次比例の関係を持つ範囲を得ることができる。
【００２１】
この場合、前記発光制御用の非線形素子（ＢＩＡＳ ＴＦＴ）Ｍのソース電極と任意の共通電位ＣＯＭの間に、発光制御用の非線形素子の相互コンダクタンスの逆数よりも十分に大きな抵抗〔１０倍以上〜１Ｔ（テラ＝１０12）Ω以下〕を配したことにより負帰還が係り、発光制御用の非線形素子Ｍに流れる電流ＩｄｓとキャパシタＣに蓄積された電圧との間に一次比例の関係を持つ範囲を作ることができる。
【００２２】
例えばこの非線形素子Ｍが電界効果トランジスタ（ＴＦＴ：薄膜トランジスタ）の場合、ソース電位ＶｓとこのＴＦＴに流れる電流Ｉｄｓは、飽和領域で次式の通りとなる。
【００２３】
Ｖｓ＝ＲｓＩｄｓ ・・・・・・・・・・・・・・・・・・・・・・▲１▼
Ｉｄｓ＝（１／２）（Ｗ／Ｌ）μ0 Ｃ0 （Ｖｇ−Ｖｓ−Ｖｔｈ）2 ・・▲２▼
Ｉｄｓ ＴＦＴに流れる電流
Ｖｇ キャパシタＣに蓄積された電圧
Ｖｓ ソース電位
Ｖｔｈ ＴＦＴの閾値電圧
Ｒｓ 電流−電圧特性が一次比例特性を有する抵抗
Ｃ0 単位面積当りのゲート容量
μ0 移動度
Ｗ ＴＦＴのゲートのチャネル幅
Ｌ ＴＦＴのゲートのチャネル長
この▲１▼、▲２▼の両式を微分すると、
ΔＶｓ＝ＲｓΔＩｄｓ ・・・・・・・・・・・・・・・・・・・・▲３▼
ΔＩｄｓ＝ｇｍ（ΔＶｇ−ΔＶｓ）・・・・・・・・・・・・・・・・▲４▼
ここで、ｇｍはＴＦＴの相互コンダクタンス〔ｇｍ＝（Ｗ／Ｌ）μ0 Ｃ0 （Ｖｇ−Ｖｓ−Ｖｔｈ）〕である。
【００２４】
▲３▼式より
ΔＩｄｓ＝ΔＶｓ／Ｒｓ ・・・・・・・・・・・・・・・・・・・▲５▼
▲５▼式を▲４▼式に代入し、
ΔＶｓ／Ｒｓ＝ｇｍ（ΔＶｇ−ΔＶｓ）
これを変形し、
（１＋ｇｍＲｓ）ΔＶｓ＝ｇｍＲｓΔＶｇ
これにより、
ΔＶｓ＝（ｇｍＲｓ）／（１＋ｇｍＲｓ）・ΔＶｇ
ここで、抵抗Ｒｓが発光制御用の非線形素子（ＴＦＴ）の相互コンダクタンスｇｍの逆数より十分大きな場合、即ち、ｇｍＲｓ＞＞１のとき、
ΔＶｓ≒ΔＶｇ
これにより▲５▼式から、
ΔＩｄｓ＝（１／Ｒｓ）ΔＶｓ＝（１／Ｒｓ）ΔＶｇ・・・・・・・・▲６▼
この▲６▼式の関係により、ＥＬ素子に流れる電流Ｉｄｓとゲート電圧Ｖｇとが一次比例の関係となっていることがわかる。
【００２５】
ところで、図１における抵抗Ｒｓは個別の抵抗体を使用せずに、ソース電極を共通電位ＣＯＭに接続する導線を、例えばポリシリコンの如き高抵抗な薄膜により作成することもできる。この場合の抵抗値の制御は、そのパターン寸法（例えば、幅、長さ、厚さ等）を調節することにより行うことができる。
【００２６】
また前記ソース電極に付加する抵抗は、非線形素子（ＢＩＡＳ ＴＦＴ）に必ず存在する寄生抵抗、例えばソース抵抗、オフセット領域（ドーピングのない領域）等を使用して作ってもよい。このときの抵抗値の制御は、ドーピング量、オフセット距離、電極のパターン形状等により行う。図２（Ａ）に示す抵抗Ｒｓは、この寄生抵抗を等価的に示したものである。
【００２７】
図２（Ａ）において、非線形素子（ＢＩＡＳ ＴＦＴ）ＭとしてＰチャネル電界効果トランジスタを使用し、この非線形素子Ｍのドレイン電極と任意の共通電位ＣＯＭの間に、ＥＬ素子が設けてある。また、ゲート電極と任意の固定電位ＶＤとの間に信号保持用のキャパシタＣが設けてある。
【００２８】
この場合も寄生抵抗である抵抗Ｒｓを発光制御用の非線形素子Ｍの相互コンダクタンスの逆数よりも十分に大きな抵抗（１０倍以上〜１ＴΩ以下）とすることにより負帰還が係り、非線形素子Ｍに流れる電流ＩｄｓとキャパシタＣに蓄積された電圧との間に一次比例の関係を持つ範囲を作ることができる。
【００２９】
図２（Ｂ）は非線形素子Ｍの寄生抵抗の一例を示しており、上からドレイン電極Ｄ、ドレインパターン、ゲート電極Ｇ、ソースパターン、ソース電極Ｓを示している。このソースパターンの一部にオフセット領域ＯＰを設け、抵抗Ｒｓを作ることができる。勿論このソースパターンの幅、長さ、厚さ等を調節して抵抗Ｒｓを作るようにしてもよい。
【００３０】
さらに前記ソース電極に付加する抵抗は、薄膜画素素子に必ず発生する寄生抵抗を用いてもよく、図３（Ａ）に示す抵抗Ｒｓは、この寄生抵抗を等価的に示したものである。
【００３１】
図３（Ａ）において、非線形素子（ＢＩＡＳ ＴＦＴ）ＭとしてＰチャネル電界効果トランジスタを使用し、この非線形素子Ｍのゲート電極と固定電位ＶＤとの間に信号保持用のキャパシタＣが設けてある。また、ソース電極と固定電位ＶＤとの間に薄膜画素素子であるＥＬ素子とその寄生抵抗Ｒｓが設けてある。
【００３２】
この場合も寄生抵抗である抵抗Ｒｓを発光制御用の非線形素子Ｍの相互コンダクタンスの逆数よりも十分に大きな抵抗（１０倍以上〜１ＴΩ以下）とすることにより負帰還が係り、非線形素子Ｍに流れる電流ＩｄｓとキャパシタＣに蓄積された電圧との間に一次比例の関係を持つ範囲を作ることができる。
【００３３】
図３（Ｂ）は薄膜画素素子の一例（有機ＥＬ発光素子）を示す図であり、寄生抵抗としてこの図に示す如く、抵抗層１０２を使用してもよい。この場合もその等価回路は図３（Ａ）に示す通りである。なお図３（Ｂ）に示す有機ＥＬ発光素子において、１０１はＭｇＡｇ等の陰極、１０３は電子注入輸送層、１０４は発光層、１０５は正孔注入輸送層、１０６は透明電極である。
【００３４】
この寄生抵抗の値を制御するには、抵抗層１０２としてポリシリコン薄膜、アモルファスシリコン薄膜、高抵抗有機薄膜等の膜厚で制御を行う。勿論薄膜画素素子の電流−電圧特性が一次比例する場合には、これを用いてもよい。
【００３５】
また、前記ソース電極に付加する抵抗は非線形素子の出力抵抗を用いてもよい。図４（Ａ）は非線形素子である負荷ＴＦＴ（ＬＯＡＤ ＴＦＴ）の出力抵抗を用いたときを示したものである。ＬＯＡＤ ＴＦＴのゲート電極には抵抗Ｒ１、Ｒ２で分圧された一定の電位が加えられている。
【００３６】
図４（Ｂ）はこの時のＬＯＡＤ ＴＦＴのＶDS−Ｉｄｓ特性（ドレインソース間の電圧電流特性）を示し、ＶDSに一定以上の値が加わるとき（飽和領域）、ＶDS−Ｉｄｓの関係は一次比例となりＬＯＡＤ ＴＦＴが抵抗と見なせることを表している。なお、ここでのＶDSはＬＯＡＤ ＴＦＴのドレインソース電極間にかかる電圧を表している。この出力抵抗値はＬＯＡＤ ＴＦＴに印加される電圧、すなわち抵抗Ｒ１，Ｒ２の抵抗比、及びＬＯＡＤ ＴＦＴのチャネル長で制御を行うものである。またＬＯＡＤ ＴＦＴのゲート電極に加える一定の電位は抵抗Ｒ１，Ｒ２を使用しないで外部から一定の電位を与える等の他の手段を用いることもできる。
【００３７】
このように、ＬＯＡＤ ＴＦＴのゲート電極に加える電位を制御することにより出力抵抗値の制御を容易に行うことができ、しかも、大きな抵抗値を小さな面積で作ることができる。
【００３８】
なお、前記実施例では非線形素子として薄膜で製造したＴＦＴを用いた場合の説明をしたが、これに限定されるものではなく、他の製法で製造した非線形素子を用いることもできる。
【００３９】
【発明の効果】
以上説明したように、本発明によれば次のような効果がある。
▲１▼：入力電圧と第一の非線形素子に流れる電流を一次比例関係に構成することができるので、入力映像信号に忠実な薄膜画素素子の輝度を得ることができる。
【００４０】
▲２▼：高抵抗導線を使用して前記一次比例関係を得ることができるので、特別な抵抗を必要とせず、入力映像信号に忠実な薄膜画素素子の輝度を得ることができる。
【００４１】
▲３▼：第一の非線形素子の寄生抵抗を用いて前記一次比例関係を得ることができるので、これまた特別な抵抗を必要とせず、入力映像信号に忠実な薄膜画素素子の輝度を得ることができる。
【００４２】
▲４▼：薄膜画素素子の寄生抵抗を用いたので、特別な抵抗を必要とせず、入力映像信号に忠実な薄膜画素素子の輝度を得ることができる。
【００４３】
▲５▼：薄膜画素素子に抵抗薄膜を形成したので、非常に簡単な構成で、入力映像信号に忠実な薄膜画素素子の輝度を得ることができる。
【００４４】
▲６▼：負荷素子として第一の非線形素子の出力抵抗を用いたので出力抵抗の制御が容易に行うことができ、かつ、大きな抵抗値を小さな面積で作ることができる。
【図面の簡単な説明】
【図１】本発明の原理説明図である。
【図２】実施例における非線形素子の寄生抵抗を用いる場合の説明図である。
【図３】実施例における薄膜画素素子の寄生抵抗を用いる場合の説明図である。
【図４】実施例における非線形素子の出力抵抗を用いる場合の説明図である。
【図５】従来例の説明図（１）である。
【図６】従来例の説明図（２）である。
【符号の説明】
ＥＬ 薄膜画素素子
Ｍ 非線形素子
Ｃ キャパシタ
Ｒｓ 負荷素子
Ｔｙ 非線形素子
Ｙｎ Ｙ座標選択信号
Ｄｉ 画像データ
ＣＯＭ 共通電位（固定電位）
ＶＤ 固定電位
Ｖｓ ソース電位
Ｖｇ ゲート電圧
Ｖｇｓ ソースゲート間電圧
Ｉｄｓ 非線形素子Ｍに流れる電流
【産業上の利用分野】
本発明は、画像表示装置に係り、例えば有機ＥＬ画像表示装置のような、エレクトロルミネセンス（ＥＬ）画像表示装置に関する。
【０００２】
【従来の技術】
図５、図６は従来例を示した図である。以下、これらの図面に基づいて従来例を説明する。
【０００３】
図５（Ａ）は、パネルブロック図であり、ディスプレイ（表示）パネル１０には、ディスプレイ画面１１、Ｘ軸のシフトレジスタ１２、Ｙ軸のシフトレジスタ１３が設けてある。
【０００４】
ディスプレイ画面１１には、ＥＬ電源が供給されており、またＸ軸のシフトレジスタ１２には、シフトレジスタ電源の供給とＸ軸同期信号の入力が行われる。さらにＹ軸のシフトレジスタ１３には、シフトレジスタ電源の供給とＹ軸同期信号の入力が行われる。また、Ｘ軸のシフトレジスタ１２の出力部に画像データ信号の出力が設けてある。
【０００５】
図５（Ｂ）は、図５（Ａ）のＡ部の拡大説明図であり、ディスプレイ画面１１の一画素（点線の四角で示す）は、トランジスタが２個、コンデンサが１個、ＥＬ素子が１個より構成されている。
【０００６】
この１画素の発光動作は、例えば、Ｙ軸のシフトレジスタ１３で選択信号Ｙ１の出力があり、またＸ軸のシフトレジスタ１２で選択信号Ｘ１の出力があった場合、トランジスタＴｙ１１とトランジスタＴｘ１がオンとなる。
【０００７】
このため、画像データ（映像信号）Ｄｉは、非線形素子（ＢＩＡＳ ＴＦＴ）Ｍ１１である薄膜トランジスタのゲートに入力される。これにより、このゲート電圧に応じた電流がＥＬ電源から非線形素子Ｍ１１のドレイン、ソース間に流れ、ＥＬ素子ＥＬ１１が発光する。
【０００８】
次のタイミングでは、Ｘ軸のシフトレジスタ１２は、選択信号Ｘ１の出力をオフとし、選択信号Ｘ２を出力することになるが、非線形素子Ｍ１１のゲート電圧は、コンデンサＣ１１で保持されるため、次にこの画素が選択されるまでＥＬ素子ＥＬ１１の前記発光は、持続することになる。
【０００９】
図６に一画素を抜き出して示す如く、一画素毎のＥＬ素子を発光制御用の非線形素子（ＢＩＡＳ ＴＦＴ）Ｍに直列接続し、この非線形素子（ＢＩＡＳ ＴＦＴ）Ｍのゲート電極に信号保持用のキャパシタＣを接続する。
【００１０】
そしてこの信号保持用のキャパシタＣにデータ書き込み用の非線形素子（ＳＥＬＥＣＴ−ＳＷ用ＴＦＴ）Ｔｙを接続し、このデータ書き込み用の非線形素子（ＳＥＬＥＣＴ−ＳＷ用ＴＦＴ）ＴｙにＹ座標選択信号ＹｎとＸ座標選択信号により選択された画像データ（映像信号）Ｄｉを印加する。
【００１１】
この画像データＤｉにより前記信号保持用のキャパシタＣに電荷を蓄積し、この信号保持用のキャパシタＣに蓄積された電圧により前記発光制御用の非線形素子（ＢＩＡＳ ＴＦＴ）Ｍに流れる電流を制御することにより、ＥＬ素子の発光強度が決定される。（“Ａ６×６−in 20−lpi Electroluminescent Display Panel ”T.P.BRODY,FANG CHEN LUO,et.al.IEEE Trans.Electron Devices,Vol.ED-22,No.9,Sept.1975、p739〜p749参照）
【００１２】
【発明が解決しようとする課題】
ところが、発光制御用の非線形素子（ＢＩＡＳ ＴＦＴ）Ｍに流れる電流と、キャパシタＣに蓄積された電圧との特性関係は必ずしも一次比例の関係ではない。このため入力された映像信号の大きさとＥＬ素子の発光輝度との関係が直線的でないため、入力映像信号に忠実にＥＬ素子の発光輝度が得られないため、映像信号の大きさに忠実な発光輝度の再現が難しかった。
【００１３】
例えばこの非線形素子Ｍが電界効果トランジスタ（ＴＦＴ）の場合、これに流れる電流は飽和領域で次式のものとなる。
Ｉｄｓ＝（１／２）（Ｗ／Ｌ）μ0 Ｃ0 （Ｖｇｓ−Ｖｔｈ）2
Ｉｄｓ ＴＦＴに流れる電流
Ｖｇｓ ゲートソース間電圧（キャパシタに蓄積された電圧）
Ｃ0 単位面積当りのゲート容量
μ0 移動度
Ｗ ＴＦＴのゲートのチャネル幅
Ｌ ＴＦＴのゲートのチャネル長
Ｖｔｈ ＴＦＴの閾値電圧
前記式より明らかな如く、ＩｄｓとＶｇｓとは比例関係でなく、このため映像信号に比例した発光輝度を得ることができなかった。
【００１４】
本発明は、前記従来の課題を解決し、入力電圧と非線形素子に流れる電流を一次比例関係にすることで、入力映像信号に忠実な薄膜画素素子の輝度を得ることを目的とする。
【００１５】
【課題を解決するための手段】
この目的を達成するため、本発明では図１（Ａ）に示す如く、この発光制御用の非線形素子（ＢＩＡＳ ＴＦＴ）Ｍと任意の固定電位ＣＯＭとの間に、電流−電圧特性が一次比例特性を有する負荷素子として抵抗Ｒｓを接続する。
【００１６】
【作用】
前記一次比例特性を有する負荷素子としてソース抵抗Ｒｓを接続したので、下記の如く負帰還が非線形素子（ＢＩＡＳ ＴＦＴ）Ｍに係り、非線形素子Ｍに流れる電流ＩｄｓとキャパシタＣに蓄積された電圧Ｖｇとの間に一次比例特性の関係が得られる。
【００１７】
即ち、図１（Ａ）において、非線形素子Ｍのゲート電圧Ｖｇが変化すると非線形素子Ｍに流れる電流Ｉｄｓが変化し、Ｉｄｓ・Ｒｓつまり、非線形素子Ｍのソース電極と固定電位である共通電位ＣＯＭ間の電位Ｖｓが変化する。これにもとづきＶｇ−ＶｓつまりＶｇｓが変化し、非線形素子Ｍに流れる電流が変化する。これにより負帰還が係りゲート電圧Ｖｇが大きくなったとき、Ｉｄｓは増加するものの、ソースフォロア回路を構成しているため負帰還が係りＶｇ−Ｉｄｓ特性は一次比例特性が得られる。
【００１８】
【実施例】
本発明の一実施例を図１に基づき説明する。
本発明では、図１（Ａ）に示す如く、ＥＬ素子に直列接続された発光制御用の非線形素子（ＢＩＡＳ ＴＦＴ）Ｍと共通電位ＣＯＭとの間に、電流−電圧特性が一次比例特性を有する負荷素子として抵抗Ｒｓを接続する。
【００１９】
これにより、非線形素子Ｍのゲート電圧Ｖｇ、つまりコンデンサＣの充電電圧が大きくなるとき、図１（Ｂ）に示す如く、この非線形素子Ｍに流れる電流Ｉｄｓが増加する。この電流Ｉｄｓが増大することにより抵抗Ｒｓにおける電圧降下が大きくなり、ソース電位Ｖｓが上昇する。
【００２０】
これにより下記の式で得られるソースゲート間電圧Ｖｇｓ、Ｖｇｓ＝Ｖｇ−Ｖｓも、ソース電位Ｖｓが上昇するため小さくなり、これによりＢＩＡＳ ＴＦＴに流れる電流Ｉｄｓが減少する。このようにして負帰還がＢＩＡＳ ＴＦＴにかかるので、Ｉｄｓ対Ｖｇ特性は一次比例の関係を持つ範囲を得ることができる。
【００２１】
この場合、前記発光制御用の非線形素子（ＢＩＡＳ ＴＦＴ）Ｍのソース電極と任意の共通電位ＣＯＭの間に、発光制御用の非線形素子の相互コンダクタンスの逆数よりも十分に大きな抵抗〔１０倍以上〜１Ｔ（テラ＝１０12）Ω以下〕を配したことにより負帰還が係り、発光制御用の非線形素子Ｍに流れる電流ＩｄｓとキャパシタＣに蓄積された電圧との間に一次比例の関係を持つ範囲を作ることができる。
【００２２】
例えばこの非線形素子Ｍが電界効果トランジスタ（ＴＦＴ：薄膜トランジスタ）の場合、ソース電位ＶｓとこのＴＦＴに流れる電流Ｉｄｓは、飽和領域で次式の通りとなる。
【００２３】
Ｖｓ＝ＲｓＩｄｓ ・・・・・・・・・・・・・・・・・・・・・・▲１▼
Ｉｄｓ＝（１／２）（Ｗ／Ｌ）μ0 Ｃ0 （Ｖｇ−Ｖｓ−Ｖｔｈ）2 ・・▲２▼
Ｉｄｓ ＴＦＴに流れる電流
Ｖｇ キャパシタＣに蓄積された電圧
Ｖｓ ソース電位
Ｖｔｈ ＴＦＴの閾値電圧
Ｒｓ 電流−電圧特性が一次比例特性を有する抵抗
Ｃ0 単位面積当りのゲート容量
μ0 移動度
Ｗ ＴＦＴのゲートのチャネル幅
Ｌ ＴＦＴのゲートのチャネル長
この▲１▼、▲２▼の両式を微分すると、
ΔＶｓ＝ＲｓΔＩｄｓ ・・・・・・・・・・・・・・・・・・・・▲３▼
ΔＩｄｓ＝ｇｍ（ΔＶｇ−ΔＶｓ）・・・・・・・・・・・・・・・・▲４▼
ここで、ｇｍはＴＦＴの相互コンダクタンス〔ｇｍ＝（Ｗ／Ｌ）μ0 Ｃ0 （Ｖｇ−Ｖｓ−Ｖｔｈ）〕である。
【００２４】
▲３▼式より
ΔＩｄｓ＝ΔＶｓ／Ｒｓ ・・・・・・・・・・・・・・・・・・・▲５▼
▲５▼式を▲４▼式に代入し、
ΔＶｓ／Ｒｓ＝ｇｍ（ΔＶｇ−ΔＶｓ）
これを変形し、
（１＋ｇｍＲｓ）ΔＶｓ＝ｇｍＲｓΔＶｇ
これにより、
ΔＶｓ＝（ｇｍＲｓ）／（１＋ｇｍＲｓ）・ΔＶｇ
ここで、抵抗Ｒｓが発光制御用の非線形素子（ＴＦＴ）の相互コンダクタンスｇｍの逆数より十分大きな場合、即ち、ｇｍＲｓ＞＞１のとき、
ΔＶｓ≒ΔＶｇ
これにより▲５▼式から、
ΔＩｄｓ＝（１／Ｒｓ）ΔＶｓ＝（１／Ｒｓ）ΔＶｇ・・・・・・・・▲６▼
この▲６▼式の関係により、ＥＬ素子に流れる電流Ｉｄｓとゲート電圧Ｖｇとが一次比例の関係となっていることがわかる。
【００２５】
ところで、図１における抵抗Ｒｓは個別の抵抗体を使用せずに、ソース電極を共通電位ＣＯＭに接続する導線を、例えばポリシリコンの如き高抵抗な薄膜により作成することもできる。この場合の抵抗値の制御は、そのパターン寸法（例えば、幅、長さ、厚さ等）を調節することにより行うことができる。
【００２６】
また前記ソース電極に付加する抵抗は、非線形素子（ＢＩＡＳ ＴＦＴ）に必ず存在する寄生抵抗、例えばソース抵抗、オフセット領域（ドーピングのない領域）等を使用して作ってもよい。このときの抵抗値の制御は、ドーピング量、オフセット距離、電極のパターン形状等により行う。図２（Ａ）に示す抵抗Ｒｓは、この寄生抵抗を等価的に示したものである。
【００２７】
図２（Ａ）において、非線形素子（ＢＩＡＳ ＴＦＴ）ＭとしてＰチャネル電界効果トランジスタを使用し、この非線形素子Ｍのドレイン電極と任意の共通電位ＣＯＭの間に、ＥＬ素子が設けてある。また、ゲート電極と任意の固定電位ＶＤとの間に信号保持用のキャパシタＣが設けてある。
【００２８】
この場合も寄生抵抗である抵抗Ｒｓを発光制御用の非線形素子Ｍの相互コンダクタンスの逆数よりも十分に大きな抵抗（１０倍以上〜１ＴΩ以下）とすることにより負帰還が係り、非線形素子Ｍに流れる電流ＩｄｓとキャパシタＣに蓄積された電圧との間に一次比例の関係を持つ範囲を作ることができる。
【００２９】
図２（Ｂ）は非線形素子Ｍの寄生抵抗の一例を示しており、上からドレイン電極Ｄ、ドレインパターン、ゲート電極Ｇ、ソースパターン、ソース電極Ｓを示している。このソースパターンの一部にオフセット領域ＯＰを設け、抵抗Ｒｓを作ることができる。勿論このソースパターンの幅、長さ、厚さ等を調節して抵抗Ｒｓを作るようにしてもよい。
【００３０】
さらに前記ソース電極に付加する抵抗は、薄膜画素素子に必ず発生する寄生抵抗を用いてもよく、図３（Ａ）に示す抵抗Ｒｓは、この寄生抵抗を等価的に示したものである。
【００３１】
図３（Ａ）において、非線形素子（ＢＩＡＳ ＴＦＴ）ＭとしてＰチャネル電界効果トランジスタを使用し、この非線形素子Ｍのゲート電極と固定電位ＶＤとの間に信号保持用のキャパシタＣが設けてある。また、ソース電極と固定電位ＶＤとの間に薄膜画素素子であるＥＬ素子とその寄生抵抗Ｒｓが設けてある。
【００３２】
この場合も寄生抵抗である抵抗Ｒｓを発光制御用の非線形素子Ｍの相互コンダクタンスの逆数よりも十分に大きな抵抗（１０倍以上〜１ＴΩ以下）とすることにより負帰還が係り、非線形素子Ｍに流れる電流ＩｄｓとキャパシタＣに蓄積された電圧との間に一次比例の関係を持つ範囲を作ることができる。
【００３３】
図３（Ｂ）は薄膜画素素子の一例（有機ＥＬ発光素子）を示す図であり、寄生抵抗としてこの図に示す如く、抵抗層１０２を使用してもよい。この場合もその等価回路は図３（Ａ）に示す通りである。なお図３（Ｂ）に示す有機ＥＬ発光素子において、１０１はＭｇＡｇ等の陰極、１０３は電子注入輸送層、１０４は発光層、１０５は正孔注入輸送層、１０６は透明電極である。
【００３４】
この寄生抵抗の値を制御するには、抵抗層１０２としてポリシリコン薄膜、アモルファスシリコン薄膜、高抵抗有機薄膜等の膜厚で制御を行う。勿論薄膜画素素子の電流−電圧特性が一次比例する場合には、これを用いてもよい。
【００３５】
また、前記ソース電極に付加する抵抗は非線形素子の出力抵抗を用いてもよい。図４（Ａ）は非線形素子である負荷ＴＦＴ（ＬＯＡＤ ＴＦＴ）の出力抵抗を用いたときを示したものである。ＬＯＡＤ ＴＦＴのゲート電極には抵抗Ｒ１、Ｒ２で分圧された一定の電位が加えられている。
【００３６】
図４（Ｂ）はこの時のＬＯＡＤ ＴＦＴのＶDS−Ｉｄｓ特性（ドレインソース間の電圧電流特性）を示し、ＶDSに一定以上の値が加わるとき（飽和領域）、ＶDS−Ｉｄｓの関係は一次比例となりＬＯＡＤ ＴＦＴが抵抗と見なせることを表している。なお、ここでのＶDSはＬＯＡＤ ＴＦＴのドレインソース電極間にかかる電圧を表している。この出力抵抗値はＬＯＡＤ ＴＦＴに印加される電圧、すなわち抵抗Ｒ１，Ｒ２の抵抗比、及びＬＯＡＤ ＴＦＴのチャネル長で制御を行うものである。またＬＯＡＤ ＴＦＴのゲート電極に加える一定の電位は抵抗Ｒ１，Ｒ２を使用しないで外部から一定の電位を与える等の他の手段を用いることもできる。
【００３７】
このように、ＬＯＡＤ ＴＦＴのゲート電極に加える電位を制御することにより出力抵抗値の制御を容易に行うことができ、しかも、大きな抵抗値を小さな面積で作ることができる。
【００３８】
なお、前記実施例では非線形素子として薄膜で製造したＴＦＴを用いた場合の説明をしたが、これに限定されるものではなく、他の製法で製造した非線形素子を用いることもできる。
【００３９】
【発明の効果】
以上説明したように、本発明によれば次のような効果がある。
▲１▼：入力電圧と第一の非線形素子に流れる電流を一次比例関係に構成することができるので、入力映像信号に忠実な薄膜画素素子の輝度を得ることができる。
【００４０】
▲２▼：高抵抗導線を使用して前記一次比例関係を得ることができるので、特別な抵抗を必要とせず、入力映像信号に忠実な薄膜画素素子の輝度を得ることができる。
【００４１】
▲３▼：第一の非線形素子の寄生抵抗を用いて前記一次比例関係を得ることができるので、これまた特別な抵抗を必要とせず、入力映像信号に忠実な薄膜画素素子の輝度を得ることができる。
【００４２】
▲４▼：薄膜画素素子の寄生抵抗を用いたので、特別な抵抗を必要とせず、入力映像信号に忠実な薄膜画素素子の輝度を得ることができる。
【００４３】
▲５▼：薄膜画素素子に抵抗薄膜を形成したので、非常に簡単な構成で、入力映像信号に忠実な薄膜画素素子の輝度を得ることができる。
【００４４】
▲６▼：負荷素子として第一の非線形素子の出力抵抗を用いたので出力抵抗の制御が容易に行うことができ、かつ、大きな抵抗値を小さな面積で作ることができる。
【図面の簡単な説明】
【図１】本発明の原理説明図である。
【図２】実施例における非線形素子の寄生抵抗を用いる場合の説明図である。
【図３】実施例における薄膜画素素子の寄生抵抗を用いる場合の説明図である。
【図４】実施例における非線形素子の出力抵抗を用いる場合の説明図である。
【図５】従来例の説明図（１）である。
【図６】従来例の説明図（２）である。
【符号の説明】
ＥＬ 薄膜画素素子
Ｍ 非線形素子
Ｃ キャパシタ
Ｒｓ 負荷素子
Ｔｙ 非線形素子
Ｙｎ Ｙ座標選択信号
Ｄｉ 画像データ
ＣＯＭ 共通電位（固定電位）
ＶＤ 固定電位
Ｖｓ ソース電位
Ｖｇ ゲート電圧
Ｖｇｓ ソースゲート間電圧
Ｉｄｓ 非線形素子Ｍに流れる電流
Claims (7)
- 一画素毎に薄膜画素素子と、
前記薄膜画素素子の発光制御用の第一の非線形素子と、
前記第一の非線形素子のゲート電極に接続された信号保持用のキャパシタと、
前記キャパシタへのデータ書き込み用の第二の非線形素子と、
前記第一の非線形素子と任意の固定電位との間に、電流−電圧特性が一次比例である負荷素子とを有し、
前記負荷素子は、前記第一の非線形素子の相互コンダクタンスの逆数の１０倍以上の抵抗を有する前記第一の非線形素子の寄生抵抗であることを特徴とする画像表示装置。 - 一画素毎に薄膜画素素子と、
前記薄膜画素素子の発光制御用の第一の非線形素子と、
前記第一の非線形素子のゲート電極に接続された信号保持用のキャパシタと、
前記キャパシタへのデータ書き込み用の第二の非線形素子と、
前記第一の非線形素子と任意の固定電位との間に、電流−電圧特性が一次比例である負荷素子とを有し、
前記負荷素子は、前記第一の非線形素子の相互コンダクタンスの逆数の１０倍以上の抵抗を有する前記薄膜画素素子の寄生抵抗であることを特徴とする画像表示装置。 - 一画素毎に薄膜画素素子と、
前記薄膜画素素子の発光制御用の第一の非線形素子と、
前記第一の非線形素子のゲート電極に接続された信号保持用のキャパシタと、
前記キャパシタへのデータ書き込み用の第二の非線形素子と、
前記第一の非線形素子と任意の固定電位との間に、電流−電圧特性が一次比例である負荷素子とを有し、
前記負荷素子は、前記第一の非線形素子のソースパターンの一部にオフセット領域を設けることにより作られるものであることを特徴とする画像表示装置。 - 一画素毎に薄膜画素素子と、
前記薄膜画素素子の発光制御用の第一の非線形素子と、
前記第一の非線形素子のゲート電極に接続された信号保持用のキャパシタと、
前記キャパシタへのデータ書き込み用の第二の非線形素子と、
前記第一の非線形素子と任意の固定電位との間に、電流−電圧特性が一次比例である負荷素子とを有し、
前記負荷素子は、前記薄膜画素素子に抵抗層を設けることにより作られるものであることを特徴とする画像表示装置。 - 前記抵抗層は、ポリシリコン薄膜、アモルファスシリコン薄膜又は高抵抗有機薄膜からなることを特徴とする請求項４に記載の画像表示装置。
- 前記第一の非線形素子又は前記第二の非線形素子は、薄膜トランジスタであることを特徴とする請求項１乃至５のいずれか１項に記載の画像表示装置。
- 前記第一の非線形素子は、飽和領域で駆動されていることを特徴とする請求項１乃至６のいずれか１項に記載の画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16842895A JP3636777B2 (ja) | 1995-07-04 | 1995-07-04 | 画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16842895A JP3636777B2 (ja) | 1995-07-04 | 1995-07-04 | 画像表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004337195A Division JP4175569B2 (ja) | 2004-11-22 | 2004-11-22 | 画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0916123A JPH0916123A (ja) | 1997-01-17 |
| JP3636777B2 true JP3636777B2 (ja) | 2005-04-06 |
Family
ID=15867944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16842895A Expired - Fee Related JP3636777B2 (ja) | 1995-07-04 | 1995-07-04 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3636777B2 (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3106953B2 (ja) * | 1996-05-16 | 2000-11-06 | 富士電機株式会社 | 表示素子駆動方法 |
| EP1465257A1 (en) | 1996-09-26 | 2004-10-06 | Seiko Epson Corporation | Display apparatus |
| US6462722B1 (en) * | 1997-02-17 | 2002-10-08 | Seiko Epson Corporation | Current-driven light-emitting display apparatus and method of producing the same |
| TW578130B (en) | 1997-02-17 | 2004-03-01 | Seiko Epson Corp | Display unit |
| US6518962B2 (en) | 1997-03-12 | 2003-02-11 | Seiko Epson Corporation | Pixel circuit display apparatus and electronic apparatus equipped with current driving type light-emitting device |
| JP3985763B2 (ja) * | 1997-03-12 | 2007-10-03 | セイコーエプソン株式会社 | 表示装置及び電子機器 |
| JP3988707B2 (ja) * | 1997-03-12 | 2007-10-10 | セイコーエプソン株式会社 | 画素回路、表示装置及び電子機器 |
| JP3988794B2 (ja) * | 1997-03-12 | 2007-10-10 | セイコーエプソン株式会社 | 画素回路、表示装置及び電子機器 |
| US5952789A (en) * | 1997-04-14 | 1999-09-14 | Sarnoff Corporation | Active matrix organic light emitting diode (amoled) display pixel structure and data load/illuminate circuit therefor |
| WO1998048403A1 (en) * | 1997-04-23 | 1998-10-29 | Sarnoff Corporation | Active matrix light emitting diode pixel structure and method |
| US6350996B1 (en) * | 1998-04-24 | 2002-02-26 | Canon Kabushiki Kaisha | Light emitting diode device |
| JP2000021568A (ja) * | 1998-06-30 | 2000-01-21 | Nippon Seiki Co Ltd | 有機エレクトロルミネセンスの駆動回路 |
| JP4229513B2 (ja) * | 1999-03-10 | 2009-02-25 | 三洋電機株式会社 | アクティブ型ｅｌ表示装置 |
| JP4627822B2 (ja) * | 1999-06-23 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2001183996A (ja) * | 1999-12-22 | 2001-07-06 | Tdk Corp | 画像表示装置および薄膜表示素子の駆動方法 |
| JP2001318627A (ja) | 2000-02-29 | 2001-11-16 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| US7633471B2 (en) * | 2000-05-12 | 2009-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and electric appliance |
| US6879110B2 (en) * | 2000-07-27 | 2005-04-12 | Semiconductor Energy Laboratory Co., Ltd. | Method of driving display device |
| JP2002108285A (ja) * | 2000-07-27 | 2002-04-10 | Semiconductor Energy Lab Co Ltd | 表示装置の駆動方法 |
| TW463393B (en) * | 2000-08-25 | 2001-11-11 | Ind Tech Res Inst | Structure of organic light emitting diode display |
| US6864628B2 (en) | 2000-08-28 | 2005-03-08 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device comprising light-emitting layer having triplet compound and light-emitting layer having singlet compound |
| JP4925528B2 (ja) * | 2000-09-29 | 2012-04-25 | 三洋電機株式会社 | 表示装置 |
| US7061453B2 (en) | 2001-06-28 | 2006-06-13 | Matsushita Electric Industrial Co., Ltd. | Active matrix EL display device and method of driving the same |
| JP4603233B2 (ja) * | 2001-08-29 | 2010-12-22 | 日本電気株式会社 | 電流負荷素子の駆動回路 |
| KR100767377B1 (ko) * | 2001-09-28 | 2007-10-17 | 삼성전자주식회사 | 유기 이.엘 디스플레이 패널과 이를 구비하는 유기 이.엘디스플레이 장치 |
| JP2005536771A (ja) * | 2002-08-21 | 2005-12-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 表示装置 |
| US7352345B2 (en) * | 2004-05-06 | 2008-04-01 | Au Optronics Corporation | Driving apparatus and method for light emitting diode display |
| JP2006251632A (ja) * | 2005-03-14 | 2006-09-21 | Sony Corp | 画素回路及び表示装置 |
| JP4999351B2 (ja) * | 2005-04-20 | 2012-08-15 | 株式会社半導体エネルギー研究所 | 半導体装置及び表示装置 |
| US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
| JP5491835B2 (ja) * | 2009-12-02 | 2014-05-14 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | 画素回路および表示装置 |
| JP5564556B2 (ja) * | 2012-12-26 | 2014-07-30 | 株式会社半導体エネルギー研究所 | Ｅｌ表示装置 |
| WO2019186725A1 (ja) * | 2018-03-27 | 2019-10-03 | シャープ株式会社 | 表示装置 |
-
1995
- 1995-07-04 JP JP16842895A patent/JP3636777B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0916123A (ja) | 1997-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3636777B2 (ja) | 画像表示装置 | |
| US7158105B2 (en) | Electronic circuit, method of driving electronic circuit, electro-optical device, method of driving electro-optical device, and electronic apparatus | |
| WO2020001635A1 (zh) | 驱动电路及其驱动方法、显示装置 | |
| CN107481675B (zh) | 像素驱动电路及其驱动方法、阵列基板及显示装置 | |
| US7414600B2 (en) | Pixel current driver for organic light emitting diode displays | |
| KR101245218B1 (ko) | 유기발광다이오드 표시소자 | |
| US10885845B2 (en) | OLED pixel driving circuit, driving method thereof and display device including the same | |
| CA2438577C (en) | Pixel current driver for organic light emitting diode displays | |
| JP4170384B2 (ja) | 自発光型表示装置 | |
| KR101089050B1 (ko) | 반도체 장치 | |
| JPH10232649A (ja) | 電界発光表示装置およびその駆動方法 | |
| WO2005045797A1 (ja) | 画素回路、表示装置、および画素回路の駆動方法 | |
| JP2020503553A (ja) | Ｏｌｅｄ駆動薄膜トランジスタの閾値電圧検出方法 | |
| JP2007506144A (ja) | ピクセルドライバ回路 | |
| WO2019095441A1 (zh) | Oled驱动电路及amoled显示面板 | |
| JP3688757B2 (ja) | 画像表示装置およびその駆動方法 | |
| WO2017128467A1 (zh) | 像素补偿电路、方法及平面显示装置 | |
| WO2019205905A1 (zh) | 像素驱动电路及其驱动方法、及显示装置 | |
| WO2021196279A1 (zh) | 像素驱动电路及显示面板 | |
| JP5685747B2 (ja) | アクティブマトリクス型表示装置 | |
| WO2017128474A1 (zh) | 像素补偿电路、方法及平面显示装置 | |
| CN106652910A (zh) | 像素电路及其驱动方法和有机发光显示器 | |
| WO2020206857A1 (zh) | 像素驱动电路及显示面板 | |
| CN107945740A (zh) | 有机发光显示装置、像素电路及其驱动方法 | |
| JP4175569B2 (ja) | 画像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040203 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040405 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040921 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041122 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050104 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050106 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |