JP3636777B2 - 画像表示装置 - Google Patents

画像表示装置 Download PDF

Info

Publication number
JP3636777B2
JP3636777B2 JP16842895A JP16842895A JP3636777B2 JP 3636777 B2 JP3636777 B2 JP 3636777B2 JP 16842895 A JP16842895 A JP 16842895A JP 16842895 A JP16842895 A JP 16842895A JP 3636777 B2 JP3636777 B2 JP 3636777B2
Authority
JP
Japan
Prior art keywords
thin film
nonlinear element
nonlinear
resistance
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16842895A
Other languages
English (en)
Other versions
JPH0916123A (ja
Inventor
一郎 高山
三千男 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
TDK Corp
Original Assignee
Semiconductor Energy Laboratory Co Ltd
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd, TDK Corp filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP16842895A priority Critical patent/JP3636777B2/ja
Publication of JPH0916123A publication Critical patent/JPH0916123A/ja
Application granted granted Critical
Publication of JP3636777B2 publication Critical patent/JP3636777B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Description

【0001】
【産業上の利用分野】
本発明は、画像表示装置に係り、例えば有機EL画像表示装置のような、エレクトロルミネセンス(EL)画像表示装置に関する。
【0002】
【従来の技術】
図5、図6は従来例を示した図である。以下、これらの図面に基づいて従来例を説明する。
【0003】
図5(A)は、パネルブロック図であり、ディスプレイ(表示)パネル10には、ディスプレイ画面11、X軸のシフトレジスタ12、Y軸のシフトレジスタ13が設けてある。
【0004】
ディスプレイ画面11には、EL電源が供給されており、またX軸のシフトレジスタ12には、シフトレジスタ電源の供給とX軸同期信号の入力が行われる。さらにY軸のシフトレジスタ13には、シフトレジスタ電源の供給とY軸同期信号の入力が行われる。また、X軸のシフトレジスタ12の出力部に画像データ信号の出力が設けてある。
【0005】
図5(B)は、図5(A)のA部の拡大説明図であり、ディスプレイ画面11の一画素(点線の四角で示す)は、トランジスタが2個、コンデンサが1個、EL素子が1個より構成されている。
【0006】
この1画素の発光動作は、例えば、Y軸のシフトレジスタ13で選択信号Y1の出力があり、またX軸のシフトレジスタ12で選択信号X1の出力があった場合、トランジスタTy11とトランジスタTx1がオンとなる。
【0007】
このため、画像データ(映像信号)Diは、非線形素子(BIAS TFT)M11である薄膜トランジスタのゲートに入力される。これにより、このゲート電圧に応じた電流がEL電源から非線形素子M11のドレイン、ソース間に流れ、EL素子EL11が発光する。
【0008】
次のタイミングでは、X軸のシフトレジスタ12は、選択信号X1の出力をオフとし、選択信号X2を出力することになるが、非線形素子M11のゲート電圧は、コンデンサC11で保持されるため、次にこの画素が選択されるまでEL素子EL11の前記発光は、持続することになる。
【0009】
図6に一画素を抜き出して示す如く、一画素毎のEL素子を発光制御用の非線形素子(BIAS TFT)Mに直列接続し、この非線形素子(BIAS TFT)Mのゲート電極に信号保持用のキャパシタCを接続する。
【0010】
そしてこの信号保持用のキャパシタCにデータ書き込み用の非線形素子(SELECT−SW用TFT)Tyを接続し、このデータ書き込み用の非線形素子(SELECT−SW用TFT)TyにY座標選択信号YnとX座標選択信号により選択された画像データ(映像信号)Diを印加する。
【0011】
この画像データDiにより前記信号保持用のキャパシタCに電荷を蓄積し、この信号保持用のキャパシタCに蓄積された電圧により前記発光制御用の非線形素子(BIAS TFT)Mに流れる電流を制御することにより、EL素子の発光強度が決定される。(“A6×6−in 20−lpi Electroluminescent Display Panel ”T.P.BRODY,FANG CHEN LUO,et.al.IEEE Trans.Electron Devices,Vol.ED-22,No.9,Sept.1975、p739〜p749参照)
【0012】
【発明が解決しようとする課題】
ところが、発光制御用の非線形素子(BIAS TFT)Mに流れる電流と、キャパシタCに蓄積された電圧との特性関係は必ずしも一次比例の関係ではない。このため入力された映像信号の大きさとEL素子の発光輝度との関係が直線的でないため、入力映像信号に忠実にEL素子の発光輝度が得られないため、映像信号の大きさに忠実な発光輝度の再現が難しかった。
【0013】
例えばこの非線形素子Mが電界効果トランジスタ(TFT)の場合、これに流れる電流は飽和領域で次式のものとなる。
Ids=(1/2)(W/L)μ0 0 (Vgs−Vth)2
Ids TFTに流れる電流
Vgs ゲートソース間電圧(キャパシタに蓄積された電圧)
0 単位面積当りのゲート容量
μ0 移動度
W TFTのゲートのチャネル幅
L TFTのゲートのチャネル長
Vth TFTの閾値電圧
前記式より明らかな如く、IdsとVgsとは比例関係でなく、このため映像信号に比例した発光輝度を得ることができなかった。
【0014】
本発明は、前記従来の課題を解決し、入力電圧と非線形素子に流れる電流を一次比例関係にすることで、入力映像信号に忠実な薄膜画素素子の輝度を得ることを目的とする。
【0015】
【課題を解決するための手段】
この目的を達成するため、本発明では図1(A)に示す如く、この発光制御用の非線形素子(BIAS TFT)Mと任意の固定電位COMとの間に、電流−電圧特性が一次比例特性を有する負荷素子として抵抗Rsを接続する。
【0016】
【作用】
前記一次比例特性を有する負荷素子としてソース抵抗Rsを接続したので、下記の如く負帰還が非線形素子(BIAS TFT)Mに係り、非線形素子Mに流れる電流IdsとキャパシタCに蓄積された電圧Vgとの間に一次比例特性の関係が得られる。
【0017】
即ち、図1(A)において、非線形素子Mのゲート電圧Vgが変化すると非線形素子Mに流れる電流Idsが変化し、Ids・Rsつまり、非線形素子Mのソース電極と固定電位である共通電位COM間の電位Vsが変化する。これにもとづきVg−VsつまりVgsが変化し、非線形素子Mに流れる電流が変化する。これにより負帰還が係りゲート電圧Vgが大きくなったとき、Idsは増加するものの、ソースフォロア回路を構成しているため負帰還が係りVg−Ids特性は一次比例特性が得られる。
【0018】
【実施例】
本発明の一実施例を図1に基づき説明する。
本発明では、図1(A)に示す如く、EL素子に直列接続された発光制御用の非線形素子(BIAS TFT)Mと共通電位COMとの間に、電流−電圧特性が一次比例特性を有する負荷素子として抵抗Rsを接続する。
【0019】
これにより、非線形素子Mのゲート電圧Vg、つまりコンデンサCの充電電圧が大きくなるとき、図1(B)に示す如く、この非線形素子Mに流れる電流Idsが増加する。この電流Idsが増大することにより抵抗Rsにおける電圧降下が大きくなり、ソース電位Vsが上昇する。
【0020】
これにより下記の式で得られるソースゲート間電圧Vgs、Vgs=Vg−Vsも、ソース電位Vsが上昇するため小さくなり、これによりBIAS TFTに流れる電流Idsが減少する。このようにして負帰還がBIAS TFTにかかるので、Ids対Vg特性は一次比例の関係を持つ範囲を得ることができる。
【0021】
この場合、前記発光制御用の非線形素子(BIAS TFT)Mのソース電極と任意の共通電位COMの間に、発光制御用の非線形素子の相互コンダクタンスの逆数よりも十分に大きな抵抗〔10倍以上〜1T(テラ=1012)Ω以下〕を配したことにより負帰還が係り、発光制御用の非線形素子Mに流れる電流IdsとキャパシタCに蓄積された電圧との間に一次比例の関係を持つ範囲を作ることができる。
【0022】
例えばこの非線形素子Mが電界効果トランジスタ(TFT:薄膜トランジスタ)の場合、ソース電位VsとこのTFTに流れる電流Idsは、飽和領域で次式の通りとなる。
【0023】
Vs=RsIds ・・・・・・・・・・・・・・・・・・・・・・▲1▼
Ids=(1/2)(W/L)μ0 0 (Vg−Vs−Vth)2 ・・▲2▼
Ids TFTに流れる電流
Vg キャパシタCに蓄積された電圧
Vs ソース電位
Vth TFTの閾値電圧
Rs 電流−電圧特性が一次比例特性を有する抵抗
0 単位面積当りのゲート容量
μ0 移動度
W TFTのゲートのチャネル幅
L TFTのゲートのチャネル長
この▲1▼、▲2▼の両式を微分すると、
ΔVs=RsΔIds ・・・・・・・・・・・・・・・・・・・・▲3▼
ΔIds=gm(ΔVg−ΔVs)・・・・・・・・・・・・・・・・▲4▼
ここで、gmはTFTの相互コンダクタンス〔gm=(W/L)μ0 0 (Vg−Vs−Vth)〕である。
【0024】
▲3▼式より
ΔIds=ΔVs/Rs ・・・・・・・・・・・・・・・・・・・▲5▼
▲5▼式を▲4▼式に代入し、
ΔVs/Rs=gm(ΔVg−ΔVs)
これを変形し、
(1+gmRs)ΔVs=gmRsΔVg
これにより、
ΔVs=(gmRs)/(1+gmRs)・ΔVg
ここで、抵抗Rsが発光制御用の非線形素子(TFT)の相互コンダクタンスgmの逆数より十分大きな場合、即ち、gmRs>>1のとき、
ΔVs≒ΔVg
これにより▲5▼式から、
ΔIds=(1/Rs)ΔVs=(1/Rs)ΔVg・・・・・・・・▲6▼
この▲6▼式の関係により、EL素子に流れる電流Idsとゲート電圧Vgとが一次比例の関係となっていることがわかる。
【0025】
ところで、図1における抵抗Rsは個別の抵抗体を使用せずに、ソース電極を共通電位COMに接続する導線を、例えばポリシリコンの如き高抵抗な薄膜により作成することもできる。この場合の抵抗値の制御は、そのパターン寸法(例えば、幅、長さ、厚さ等)を調節することにより行うことができる。
【0026】
また前記ソース電極に付加する抵抗は、非線形素子(BIAS TFT)に必ず存在する寄生抵抗、例えばソース抵抗、オフセット領域(ドーピングのない領域)等を使用して作ってもよい。このときの抵抗値の制御は、ドーピング量、オフセット距離、電極のパターン形状等により行う。図2(A)に示す抵抗Rsは、この寄生抵抗を等価的に示したものである。
【0027】
図2(A)において、非線形素子(BIAS TFT)MとしてPチャネル電界効果トランジスタを使用し、この非線形素子Mのドレイン電極と任意の共通電位COMの間に、EL素子が設けてある。また、ゲート電極と任意の固定電位VDとの間に信号保持用のキャパシタCが設けてある。
【0028】
この場合も寄生抵抗である抵抗Rsを発光制御用の非線形素子Mの相互コンダクタンスの逆数よりも十分に大きな抵抗(10倍以上〜1TΩ以下)とすることにより負帰還が係り、非線形素子Mに流れる電流IdsとキャパシタCに蓄積された電圧との間に一次比例の関係を持つ範囲を作ることができる。
【0029】
図2(B)は非線形素子Mの寄生抵抗の一例を示しており、上からドレイン電極D、ドレインパターン、ゲート電極G、ソースパターン、ソース電極Sを示している。このソースパターンの一部にオフセット領域OPを設け、抵抗Rsを作ることができる。勿論このソースパターンの幅、長さ、厚さ等を調節して抵抗Rsを作るようにしてもよい。
【0030】
さらに前記ソース電極に付加する抵抗は、薄膜画素素子に必ず発生する寄生抵抗を用いてもよく、図3(A)に示す抵抗Rsは、この寄生抵抗を等価的に示したものである。
【0031】
図3(A)において、非線形素子(BIAS TFT)MとしてPチャネル電界効果トランジスタを使用し、この非線形素子Mのゲート電極と固定電位VDとの間に信号保持用のキャパシタCが設けてある。また、ソース電極と固定電位VDとの間に薄膜画素素子であるEL素子とその寄生抵抗Rsが設けてある。
【0032】
この場合も寄生抵抗である抵抗Rsを発光制御用の非線形素子Mの相互コンダクタンスの逆数よりも十分に大きな抵抗(10倍以上〜1TΩ以下)とすることにより負帰還が係り、非線形素子Mに流れる電流IdsとキャパシタCに蓄積された電圧との間に一次比例の関係を持つ範囲を作ることができる。
【0033】
図3(B)は薄膜画素素子の一例(有機EL発光素子)を示す図であり、寄生抵抗としてこの図に示す如く、抵抗層102を使用してもよい。この場合もその等価回路は図3(A)に示す通りである。なお図3(B)に示す有機EL発光素子において、101はMgAg等の陰極、103は電子注入輸送層、104は発光層、105は正孔注入輸送層、106は透明電極である。
【0034】
この寄生抵抗の値を制御するには、抵抗層102としてポリシリコン薄膜、アモルファスシリコン薄膜、高抵抗有機薄膜等の膜厚で制御を行う。勿論薄膜画素素子の電流−電圧特性が一次比例する場合には、これを用いてもよい。
【0035】
また、前記ソース電極に付加する抵抗は非線形素子の出力抵抗を用いてもよい。図4(A)は非線形素子である負荷TFT(LOAD TFT)の出力抵抗を用いたときを示したものである。LOAD TFTのゲート電極には抵抗R1、R2で分圧された一定の電位が加えられている。
【0036】
図4(B)はこの時のLOAD TFTのVDS−Ids特性(ドレインソース間の電圧電流特性)を示し、VDSに一定以上の値が加わるとき(飽和領域)、VDS−Idsの関係は一次比例となりLOAD TFTが抵抗と見なせることを表している。なお、ここでのVDSはLOAD TFTのドレインソース電極間にかかる電圧を表している。この出力抵抗値はLOAD TFTに印加される電圧、すなわち抵抗R1,R2の抵抗比、及びLOAD TFTのチャネル長で制御を行うものである。またLOAD TFTのゲート電極に加える一定の電位は抵抗R1,R2を使用しないで外部から一定の電位を与える等の他の手段を用いることもできる。
【0037】
このように、LOAD TFTのゲート電極に加える電位を制御することにより出力抵抗値の制御を容易に行うことができ、しかも、大きな抵抗値を小さな面積で作ることができる。
【0038】
なお、前記実施例では非線形素子として薄膜で製造したTFTを用いた場合の説明をしたが、これに限定されるものではなく、他の製法で製造した非線形素子を用いることもできる。
【0039】
【発明の効果】
以上説明したように、本発明によれば次のような効果がある。
▲1▼:入力電圧と第一の非線形素子に流れる電流を一次比例関係に構成することができるので、入力映像信号に忠実な薄膜画素素子の輝度を得ることができる。
【0040】
▲2▼:高抵抗導線を使用して前記一次比例関係を得ることができるので、特別な抵抗を必要とせず、入力映像信号に忠実な薄膜画素素子の輝度を得ることができる。
【0041】
▲3▼:第一の非線形素子の寄生抵抗を用いて前記一次比例関係を得ることができるので、これまた特別な抵抗を必要とせず、入力映像信号に忠実な薄膜画素素子の輝度を得ることができる。
【0042】
▲4▼:薄膜画素素子の寄生抵抗を用いたので、特別な抵抗を必要とせず、入力映像信号に忠実な薄膜画素素子の輝度を得ることができる。
【0043】
▲5▼:薄膜画素素子に抵抗薄膜を形成したので、非常に簡単な構成で、入力映像信号に忠実な薄膜画素素子の輝度を得ることができる。
【0044】
▲6▼:負荷素子として第一の非線形素子の出力抵抗を用いたので出力抵抗の制御が容易に行うことができ、かつ、大きな抵抗値を小さな面積で作ることができる。
【図面の簡単な説明】
【図1】本発明の原理説明図である。
【図2】実施例における非線形素子の寄生抵抗を用いる場合の説明図である。
【図3】実施例における薄膜画素素子の寄生抵抗を用いる場合の説明図である。
【図4】実施例における非線形素子の出力抵抗を用いる場合の説明図である。
【図5】従来例の説明図(1)である。
【図6】従来例の説明図(2)である。
【符号の説明】
EL 薄膜画素素子
M 非線形素子
C キャパシタ
Rs 負荷素子
Ty 非線形素子
Yn Y座標選択信号
Di 画像データ
COM 共通電位(固定電位)
VD 固定電位
Vs ソース電位
Vg ゲート電圧
Vgs ソースゲート間電圧
Ids 非線形素子Mに流れる電流

Claims (7)

  1. 一画素毎に薄膜画素素子と、
    前記薄膜画素素子の発光制御用の第一の非線形素子と、
    前記第一の非線形素子のゲート電極に接続された信号保持用のキャパシタと、
    前記キャパシタへのデータ書き込み用の第二の非線形素子と、
    前記第一の非線形素子と任意の固定電位との間に、電流−電圧特性が一次比例である負荷素子とを有し、
    前記負荷素子は、前記第一の非線形素子の相互コンダクタンスの逆数の10倍以上の抵抗を有する前記第一の非線形素子の寄生抵抗であることを特徴とする画像表示装置。
  2. 一画素毎に薄膜画素素子と、
    前記薄膜画素素子の発光制御用の第一の非線形素子と、
    前記第一の非線形素子のゲート電極に接続された信号保持用のキャパシタと、
    前記キャパシタへのデータ書き込み用の第二の非線形素子と、
    前記第一の非線形素子と任意の固定電位との間に、電流−電圧特性が一次比例である負荷素子とを有し、
    前記負荷素子は、前記第一の非線形素子の相互コンダクタンスの逆数の10倍以上の抵抗を有する前記薄膜画素素子の寄生抵抗であることを特徴とする画像表示装置。
  3. 一画素毎に薄膜画素素子と、
    前記薄膜画素素子の発光制御用の第一の非線形素子と、
    前記第一の非線形素子のゲート電極に接続された信号保持用のキャパシタと、
    前記キャパシタへのデータ書き込み用の第二の非線形素子と、
    前記第一の非線形素子と任意の固定電位との間に、電流−電圧特性が一次比例である負荷素子とを有し、
    前記負荷素子は、前記第一の非線形素子のソースパターンの一部にオフセット領域を設けることにより作られるものであることを特徴とする画像表示装置。
  4. 一画素毎に薄膜画素素子と、
    前記薄膜画素素子の発光制御用の第一の非線形素子と、
    前記第一の非線形素子のゲート電極に接続された信号保持用のキャパシタと、
    前記キャパシタへのデータ書き込み用の第二の非線形素子と、
    前記第一の非線形素子と任意の固定電位との間に、電流−電圧特性が一次比例である負荷素子とを有し、
    前記負荷素子は、前記薄膜画素素子に抵抗層を設けることにより作られるものであることを特徴とする画像表示装置。
  5. 前記抵抗層は、ポリシリコン薄膜、アモルファスシリコン薄膜又は高抵抗有機薄膜からなることを特徴とする請求項に記載の画像表示装置。
  6. 前記第一の非線形素子又は前記第二の非線形素子は、薄膜トランジスタであることを特徴とする請求項1乃至のいずれか1項に記載の画像表示装置。
  7. 前記第一の非線形素子は、飽和領域で駆動されていることを特徴とする請求項1乃至のいずれか1項に記載の画像表示装置。
JP16842895A 1995-07-04 1995-07-04 画像表示装置 Expired - Fee Related JP3636777B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16842895A JP3636777B2 (ja) 1995-07-04 1995-07-04 画像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16842895A JP3636777B2 (ja) 1995-07-04 1995-07-04 画像表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004337195A Division JP4175569B2 (ja) 2004-11-22 2004-11-22 画像表示装置

Publications (2)

Publication Number Publication Date
JPH0916123A JPH0916123A (ja) 1997-01-17
JP3636777B2 true JP3636777B2 (ja) 2005-04-06

Family

ID=15867944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16842895A Expired - Fee Related JP3636777B2 (ja) 1995-07-04 1995-07-04 画像表示装置

Country Status (1)

Country Link
JP (1) JP3636777B2 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3106953B2 (ja) * 1996-05-16 2000-11-06 富士電機株式会社 表示素子駆動方法
EP1465257A1 (en) 1996-09-26 2004-10-06 Seiko Epson Corporation Display apparatus
US6462722B1 (en) * 1997-02-17 2002-10-08 Seiko Epson Corporation Current-driven light-emitting display apparatus and method of producing the same
TW578130B (en) 1997-02-17 2004-03-01 Seiko Epson Corp Display unit
US6518962B2 (en) 1997-03-12 2003-02-11 Seiko Epson Corporation Pixel circuit display apparatus and electronic apparatus equipped with current driving type light-emitting device
JP3985763B2 (ja) * 1997-03-12 2007-10-03 セイコーエプソン株式会社 表示装置及び電子機器
JP3988707B2 (ja) * 1997-03-12 2007-10-10 セイコーエプソン株式会社 画素回路、表示装置及び電子機器
JP3988794B2 (ja) * 1997-03-12 2007-10-10 セイコーエプソン株式会社 画素回路、表示装置及び電子機器
US5952789A (en) * 1997-04-14 1999-09-14 Sarnoff Corporation Active matrix organic light emitting diode (amoled) display pixel structure and data load/illuminate circuit therefor
WO1998048403A1 (en) * 1997-04-23 1998-10-29 Sarnoff Corporation Active matrix light emitting diode pixel structure and method
US6350996B1 (en) * 1998-04-24 2002-02-26 Canon Kabushiki Kaisha Light emitting diode device
JP2000021568A (ja) * 1998-06-30 2000-01-21 Nippon Seiki Co Ltd 有機エレクトロルミネセンスの駆動回路
JP4229513B2 (ja) * 1999-03-10 2009-02-25 三洋電機株式会社 アクティブ型el表示装置
JP4627822B2 (ja) * 1999-06-23 2011-02-09 株式会社半導体エネルギー研究所 表示装置
JP2001183996A (ja) * 1999-12-22 2001-07-06 Tdk Corp 画像表示装置および薄膜表示素子の駆動方法
JP2001318627A (ja) 2000-02-29 2001-11-16 Semiconductor Energy Lab Co Ltd 発光装置
US7633471B2 (en) * 2000-05-12 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electric appliance
US6879110B2 (en) * 2000-07-27 2005-04-12 Semiconductor Energy Laboratory Co., Ltd. Method of driving display device
JP2002108285A (ja) * 2000-07-27 2002-04-10 Semiconductor Energy Lab Co Ltd 表示装置の駆動方法
TW463393B (en) * 2000-08-25 2001-11-11 Ind Tech Res Inst Structure of organic light emitting diode display
US6864628B2 (en) 2000-08-28 2005-03-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device comprising light-emitting layer having triplet compound and light-emitting layer having singlet compound
JP4925528B2 (ja) * 2000-09-29 2012-04-25 三洋電機株式会社 表示装置
US7061453B2 (en) 2001-06-28 2006-06-13 Matsushita Electric Industrial Co., Ltd. Active matrix EL display device and method of driving the same
JP4603233B2 (ja) * 2001-08-29 2010-12-22 日本電気株式会社 電流負荷素子の駆動回路
KR100767377B1 (ko) * 2001-09-28 2007-10-17 삼성전자주식회사 유기 이.엘 디스플레이 패널과 이를 구비하는 유기 이.엘디스플레이 장치
JP2005536771A (ja) * 2002-08-21 2005-12-02 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 表示装置
US7352345B2 (en) * 2004-05-06 2008-04-01 Au Optronics Corporation Driving apparatus and method for light emitting diode display
JP2006251632A (ja) * 2005-03-14 2006-09-21 Sony Corp 画素回路及び表示装置
JP4999351B2 (ja) * 2005-04-20 2012-08-15 株式会社半導体エネルギー研究所 半導体装置及び表示装置
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP5491835B2 (ja) * 2009-12-02 2014-05-14 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 画素回路および表示装置
JP5564556B2 (ja) * 2012-12-26 2014-07-30 株式会社半導体エネルギー研究所 El表示装置
WO2019186725A1 (ja) * 2018-03-27 2019-10-03 シャープ株式会社 表示装置

Also Published As

Publication number Publication date
JPH0916123A (ja) 1997-01-17

Similar Documents

Publication Publication Date Title
JP3636777B2 (ja) 画像表示装置
US7158105B2 (en) Electronic circuit, method of driving electronic circuit, electro-optical device, method of driving electro-optical device, and electronic apparatus
WO2020001635A1 (zh) 驱动电路及其驱动方法、显示装置
CN107481675B (zh) 像素驱动电路及其驱动方法、阵列基板及显示装置
US7414600B2 (en) Pixel current driver for organic light emitting diode displays
KR101245218B1 (ko) 유기발광다이오드 표시소자
US10885845B2 (en) OLED pixel driving circuit, driving method thereof and display device including the same
CA2438577C (en) Pixel current driver for organic light emitting diode displays
JP4170384B2 (ja) 自発光型表示装置
KR101089050B1 (ko) 반도체 장치
JPH10232649A (ja) 電界発光表示装置およびその駆動方法
WO2005045797A1 (ja) 画素回路、表示装置、および画素回路の駆動方法
JP2020503553A (ja) Oled駆動薄膜トランジスタの閾値電圧検出方法
JP2007506144A (ja) ピクセルドライバ回路
WO2019095441A1 (zh) Oled驱动电路及amoled显示面板
JP3688757B2 (ja) 画像表示装置およびその駆動方法
WO2017128467A1 (zh) 像素补偿电路、方法及平面显示装置
WO2019205905A1 (zh) 像素驱动电路及其驱动方法、及显示装置
WO2021196279A1 (zh) 像素驱动电路及显示面板
JP5685747B2 (ja) アクティブマトリクス型表示装置
WO2017128474A1 (zh) 像素补偿电路、方法及平面显示装置
CN106652910A (zh) 像素电路及其驱动方法和有机发光显示器
WO2020206857A1 (zh) 像素驱动电路及显示面板
CN107945740A (zh) 有机发光显示装置、像素电路及其驱动方法
JP4175569B2 (ja) 画像表示装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040405

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041122

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20041130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050106

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100114

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110114

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110114

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120114

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120114

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130114

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130114

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees