KR102004359B1 - 마이크로 표시장치 - Google Patents

마이크로 표시장치 Download PDF

Info

Publication number
KR102004359B1
KR102004359B1 KR1020180125413A KR20180125413A KR102004359B1 KR 102004359 B1 KR102004359 B1 KR 102004359B1 KR 1020180125413 A KR1020180125413 A KR 1020180125413A KR 20180125413 A KR20180125413 A KR 20180125413A KR 102004359 B1 KR102004359 B1 KR 102004359B1
Authority
KR
South Korea
Prior art keywords
transistor
node
capacitor
terminal
voltage
Prior art date
Application number
KR1020180125413A
Other languages
English (en)
Inventor
이재훈
장진웅
Original Assignee
주식회사 사피엔반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 사피엔반도체 filed Critical 주식회사 사피엔반도체
Priority to KR1020180125413A priority Critical patent/KR102004359B1/ko
Application granted granted Critical
Publication of KR102004359B1 publication Critical patent/KR102004359B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은 마이크로 표시장치를 개시한다.
본 발명의 일실시예에 따른 표시장치는, 복수의 화소들을 포함하고, 상기 복수의 화소들 각각이, 서로 병렬 연결된 제1 트랜지스터와 제2 트랜지스터를 포함하고, 데이터선에 연결된 입력 단자 및 제1 노드에 연결된 출력 단자를 포함하는 제1 스위치; 적어도 하나의 트랜지스터를 포함하고, 상기 제1 노드에 연결된 입력 단자 및 제2 노드에 연결된 출력 단자를 포함하는 제2 스위치; 상기 제2 스위치의 출력 단자에 게이트 단자가 연결되고, 제1 전원전압과 제2 전원전압 사이에 연결된 구동 트랜지스터; 상기 제1 노드와 상기 제2 전원전압 사이에 연결된 제1 커패시터; 및 상기 제2 노드와 상기 제2 전원전압 사이에 연결된 제2 커패시터;를 포함한다.

Description

마이크로 표시장치{Micro Display}
본 발명은 마이크로 표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하는 표시장치에 대한 요구가 증가하고 있으며, 액정 표시장치(Liquid Crystal Display Device), 플라즈마 표시장치(Plasma Display Device), 유기발광 표시장치(Organic Light Emitting Display Device) 등과 같은 다양한 유형의 표시 장치가 활용되고 있다. 최근 마이크로 발광 다이오드(μLED)를 이용한 표시장치(이하, "마이크로 표시장치"라고 함)에 대한 관심도 높아지고 있다.
VR(Virtual Reality), AR(Augmented Reality), MR(Mixed Reality) 기술을 위해 우수한 표시장치 특성이 요구되면서, micro LED on Silicon 또는 AMOLED on Silicon 의 개발이 증가 추세이며, 특히 고해상도 구현을 위하여 화소 사이즈 최소화에 대한 요구가 증가하고 있다.
본 발명의 실시예들은 화소 회로의 누설전류에 의한 구동 트랜지스터의 게이트 단자의 전압 변동을 최소화할 수 있는 마이크로 표시장치를 제공한다.
본 발명의 일실시예에 따른 표시장치는, 복수의 화소들을 포함하고, 상기 복수의 화소들 각각이, 서로 병렬 연결된 제1 트랜지스터와 제2 트랜지스터를 포함하고, 데이터선에 연결된 입력 단자 및 제1 노드에 연결된 출력 단자를 포함하는 제1 스위치; 적어도 하나의 트랜지스터를 포함하고, 상기 제1 노드에 연결된 입력 단자 및 제2 노드에 연결된 출력 단자를 포함하는 제2 스위치; 상기 제2 스위치의 출력 단자에 게이트 단자가 연결되고, 제1 전원전압과 제2 전원전압 사이에 연결된 구동 트랜지스터; 상기 제1 노드와 상기 제2 전원전압 사이에 연결된 제1 커패시터; 및 상기 제2 노드와 상기 제2 전원전압 사이에 연결된 제2 커패시터;를 포함한다.
상기 제2 스위치는, 서로 병렬 연결된 제3 트랜지스터와 제4 트랜지스터를 포함하고, 상기 제3 트랜지스터는 바디가 자신의 소스 단자에 연결된 P채널 트랜지스터이고, 상기 제4 트랜지스터는 바디가 자신의 소스 단자에 연결된 N채널 트랜지스터일 수 있다.
상기 제2 스위치는, 제5 트랜지스터를 포함하고, 상기 제5 트랜지스터는 바디가 자신의 소스 단자에 연결된 N채널 트랜지스터일 수 있다.
상기 제2 스위치는, 제6 트랜지스터를 포함하고, 상기 제6 트랜지스터는 바디가 자신의 소스 단자에 연결된 P채널 트랜지스터일 수 있다.
상기 제1 트랜지스터는 P채널 트랜지스터이고, 상기 제2 트랜지스터는 N채널 트랜지스터이고, 상기 제1 트랜지스터의 바디가 상기 제1 전원전압에 연결되고, 상기 제2 트랜지스터의 바디가 상기 제2 전원전압에 연결될 수 있다.
상기 화소는, 상기 제1 전원전압과 상기 구동 트랜지스터 사이에 연결된 발광다이오드;를 포함할 수 있다.
상기 제2 커패시터의 용량이 상기 제1 커패시터의 용량보다 클 수 있다.
상기 제1 커패시터는 MOS 커패시터이고, 상기 제2 커패시터는 MIM 커패시터일 수 있다.
본 발명의 실시예들은 아날로그 스위치의 누설전류의 보정이 가능한 화소 회로를 적용한 고해상도 마이크로 표시장치를 구현할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 제조 공정을 개략적으로 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 표시장치를 개략적으로 나타낸 도면이다.
도 3은 도 2에 도시된 표시장치의 화소의 일 예이다.
도 4는 도 3에 도시된 화소의 동작 타이밍도이다.
도 5는 도 2에 도시된 표시장치의 화소의 다른 예이다.
도 6은 도 5에 도시된 화소의 동작 타이밍도이다.
도 7 및 도 8은 도 2에 도시된 표시장치의 화소의 다른 예이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. 또한, 이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, X와 Y가 연결되어 있다고 할 때, X와 Y가 전기적으로 연결되어 있는 경우, X와 Y가 기능적으로 연결되어 있는 경우, X와 Y가 직접 연결되어 있는 경우를 포함할 수 있다. 여기에서, X, Y는 대상물(예를 들면, 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)일 수 있다. 따라서, 소정의 연결 관계, 예를 들면, 도면 또는 상세한 설명에 표시된 연결 관계에 한정되지 않고, 도면 또는 상세한 설명에 표시된 연결 관계 이외의 것도 포함할 수 있다.
X와 Y가 전기적으로 연결되어 있는 경우는, 예를 들어, X와 Y의 전기적인 연결을 가능하게 하는 소자(예를 들면, 스위치, 트랜지스터, 용량소자, 인덕터, 저항소자, 다이오드 등)가, X와 Y 사이에 1개 이상 연결되는 경우를 포함할 수 있다.
이하의 실시예에서, 소자 상태와 연관되어 사용되는 "온(ON)"은 소자의 활성화된 상태를 지칭하고, "오프(OFF)"는 소자의 비활성화된 상태를 지칭할 수 있다. 소자에 의해 수신된 신호와 연관되어 사용되는 "온"은 소자를 활성화하는 신호를 지칭하고, "오프"는 소자를 비활성화하는 신호를 지칭할 수 있다. 소자는 높은 전압 또는 낮은 전압에 의해 활성화될 수 있다. 예를 들어, P채널 트랜지스터는 낮은 전압에 의해 활성화되고, N채널 트랜지스터는 높은 전압에 의해 활성화된다. 따라서, P채널 트랜지스터와 N채널 트랜지스터에 대한 "온" 전압은 반대(낮음 대 높음) 전압 레벨임을 이해해야 한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 제조 공정을 개략적으로 나타낸 도면이다.
도 1을 참조하면, 일 실시예에 따른 표시장치(30)는 발광소자 어레이(10) 및 구동회로 기판(20)을 포함할 수 있다. 발광소자 어레이(10)는 구동회로 기판(20)과 결합될 수 있다. 표시장치(30)는 마이크로 표시장치일 수 있다.
발광소자 어레이(10)는 복수의 발광소자들을 포함할 수 있다. 발광소자는 발광다이오드(LED)일 수 있다. 발광소자는 마이크로 내지 나노 단위 크기의 발광다이오드(LED)일 수 있다. 반도체 웨이퍼 상에 복수의 발광다이오드들을 성장시킴으로써 적어도 하나의 발광소자 어레이(10)들이 제조될 수 있다. 따라서, 발광다이오드를 개별적으로 구동회로 기판(20)에 이송할 필요없이 발광소자 어레이(10)를 구동회로 기판(20)과 결합함으로써 표시장치(30)가 제조될 수 있다.
구동회로 기판(20)에는 발광소자 어레이(10) 상의 발광다이오드 각각에 대응하는 화소회로가 배열될 수 있다. 발광소자 어레이(10) 상의 발광다이오드와 구동회로 기판(20) 상의 화소회로는 전기적으로 연결되어 화소를 구성할 수 있다.
도 2는 본 발명의 일 실시예에 따른 표시장치를 개략적으로 나타낸 도면이다.
도 2를 참조하면, 일 실시예에 따른 표시장치(30)는 화소부(110) 및 구동부를 포함할 수 있다.
화소부(110)는 영상을 표시하는 표시 영역에 배치될 수 있다. 화소부(110)는 소정 패턴, 예를 들어, 매트릭스 형, 지그재그 형 등 다양한 패턴으로 배열된 복수의 화소(PX)들을 포함할 수 있다. 화소(PX)는 하나의 색을 방출하며, 예를 들어, 적색, 청색, 녹색, 백색 중 하나의 색을 방출할 수 있다. 화소(PX)는 적색, 청색, 녹색, 백색 외의 다른 색을 방출할 수도 있다.
화소(PX)는 발광소자를 포함할 수 있다. 발광소자는 자발광소자일 수 있다. 예를 들어, 발광소자는 발광다이오드(LED)일 수 있다. 발광소자는 단일 피크 파장을 발광하거나, 복수의 피크 파장을 발광할 수 있다.
화소(PX)는 발광소자와 연결된 화소회로를 더 포함할 수 있다. 화소회로는 적어도 하나의 박막 트랜지스터 및 적어도 하나의 커패시터 등을 포함할 수 있다. 화소회로는 기판 상의 반도체 적층 구조에 의해 구현될 수 있다.
화소부(110)에는 화소(PX)들에 주사신호를 인가하는 주사선들(SL1-SLn), 및 화소들(PX)에 데이터신호를 인가하는 데이터선들(DL1-DLm)을 포함할 수 있다. 주사선들(SL1-SLn) 각각은 동일 행에 배열된 화소들(PX)에 연결되고, 데이터선들(DL1-DLm) 각각은 동일 열에 배열된 화소(PX)들에 연결된다. 도 2에서는 행마다 하나의 주사선을 도시하고 있으나, 이는 편의상 도시된 것으로, 주사선들(SL1-SLn) 각각은 제1 주사신호가 인가되는 제1 주사선과 제1 주사신호의 반전신호인 제2 주사신호가 인가되는 제2 주사선을 포함하는 한 쌍의 주사선일 수 있다. 예를 들어, 첫번째 행의 주사선(SL1)은 제1 주사신호가 인가되는 제1 주사선(SL11)과 제2 주사신호가 인가되는 제2 주사선(SL12)을 포함할 수 있다.
구동부는 화소부(110) 주변의 비표시 영역에 구비되고, 화소부(110)를 구동 및 제어할 수 있다. 구동부(120)는 제어부(121), 주사 구동부(122), 데이터 구동부(123), 및 전원 공급부(124)를 포함할 수 있다.
제어부(121)의 제어에 따라, 주사 구동부(122)는 주사선들(SL1-SLn)에 대하여 차례로 주사신호를 인가하고, 데이터 구동부(123)는 각 화소(PX)에 데이터신호를 인가할 수 있다. 화소(PX)들은 주사선들(SL1-SLn)을 통해 수신되는 주사신호에 응답하여 데이터선들(DL1-DLm)을 통해 수신되는 데이터신호의 전압 레벨 또는 전류 레벨에 상응하는 밝기로 발광한다.
전원 공급부(124)는 외부의 전원 및/또는 내부의 전원을 인가받아 각 구성요소들의 동작에 필요한 다양한 레벨의 전압으로 변환하고, 제어부(121)로부터 입력되는 전원제어신호에 따라 해당 전압을 화소부(110)로 공급할 수 있다.
전원 공급부(124)는 제1 전원전압(VDD)을 생성하여 화소부(110)에 인가할 수 있다. 전원 공급부(124)는 구동 전압을 생성하여 주사 구동부(122), 데이터 구동부(123)로 인가할 수 있다.
제어부(121), 주사 구동부(122), 데이터 구동부(123), 전원 공급부(124)는 각각 별개의 집적 회로 칩 또는 하나의 집적 회로 칩의 형태로 형성되어 화소부(110)가 형성된 기판 위에 직접 장착되거나, 연성인쇄회로필름(flexible printed circuit film) 위에 장착되거나 TCP(tape carrier package)의 형태로 기판에 부착되거나, 기판에 직접 형성될 수도 있다.
도 3은 도 2에 도시된 표시장치의 화소의 일 예이다. 도 4는 도 3에 도시된 화소의 동작 타이밍도이다.
도 3의 실시예에서는 설명의 편의를 위해 n번째 행 및 m번째 열의 화소(PX1)를 예로서 설명하겠다. 화소(PX1)는 n번째 행에 포함된 다수의 화소 중 하나로서, n번째 행에 대응하는 주사선(SLn)과 m번째 열에 대응하는 데이터선(DLm)에 연결되어 있다.
화소(PX1)는 주사신호를 전달하는 주사선(SLn), 주사선(SLn)과 교차하며 데이터신호를 전달하는 데이터선(DLm), 제1 전원전압(VDD)을 전달하는 전원선에 연결될 수 있다.
화소(PX1)는 발광다이오드(LED) 및 발광다이오드(LED)에 연결된 화소회로를 포함할 수 있다. 화소회로는 아날로그 스위치, 제1 트랜지스터(T1), 및 커패시터(C)를 포함할 수 있다.
아날로그 스위치는 제1 트랜스미션 게이트(TG1)로 구현될 수 있다. 제1 트랜스미션 게이트(TG1)의 입력 단자는 제1 노드(Q1)에 연결되고, 출력 단자는 제2 노드(Q2)에 연결될 수 있다. 제1 트랜스미션 게이트(TG1)는 제1 노드(Q1)에 연결된 데이터선으로부터 데이터신호(DATA)를 인가받아 제2 노드(Q2)로 전달할 수 있다. 제1 트랜스미션 게이트(TG1)의 게이트 단자는 일단이 제1 주사선에 연결되어 제1 주사신호(SCAN)를 인가받고, 타단이 제2 주사선에 연결되어 제1 주사신호(SCAN)의 반전신호인 제2 주사신호(SCANB)를 인가받을 수 있다. 제1 트랜스미션 게이트(TG1)는 서로 병렬 연결된 P채널 트랜지스터(TP1)와 N채널 트랜지스터(TN1)를 포함할 수 있다. P채널 트랜지스터(TP1)와 N채널 트랜지스터(TN1)는 MOS 트랜지스터일 수 있다. 이하에서는, P채널 트랜지스터(TP1)와 N채널 트랜지스터(TN1)를 각각 PMOS 트랜지스터(TP1)와 NMOS 트랜지스터(TN1)로 지칭하여 설명한다. PMOS 트랜지스터(TP1)와 NMOS 트랜지스터(TN1)는 제1 노드(Q1)와 제2 노드(Q2)에 공통으로 연결될 수 있다.
PMOS 트랜지스터(TP1)는 제1 단자가 제1 노드(Q1)에 연결되고, 제2 단자가 제2 노드(Q1)에 연결될 수 있다. PMOS 트랜지스터(TP1)의 게이트 단자는 제2 주사선에 연결되어 제2 주사신호(SCANB)를 인가받을 수 있다. PMOS 트랜지스터(TP1)의 바디(body)(예를 들어, 기판, 실리콘)는 제1 전원전압(VDD)에 연결될 수 있다.
NMOS 트랜지스터(TN1)는 제1 단자가 제1 노드(Q1)에 연결되고, 제2 단자가 제2 노드(Q1)에 연결될 수 있다. NMOS 트랜지스터(TN1)의 게이트 단자는 제1 주사선에 연결되어 제1 주사신호(SCAN)를 인가받을 수 있다. NMOS 트랜지스터(TN1)의 바디(body)(예를 들어, 기판, 실리콘)는 제2 전원전압(VSS)에 연결될 수 있다. 제2 전원전압(VSS)은 접지전원(GND)일 수 있다.
제1 트랜지스터(T1)는 제2 노드(Q2)에 연결된 게이트 단자, 발광다이오드(LED)에 연결된 제1 단자 및 제2 전원전압(VSS)에 연결된 제2 단자를 포함할 수 있다. 제1 트랜지스터(T1)는 구동 트랜지스터로서 역할을 하며, 제1 트랜스미션 게이트(TG1)의 스위칭 동작에 따라 데이터 신호를 전달받아 발광다이오드(LED)에 전류를 공급할 수 있다.
커패시터(C)는 제2 노드(Q2)에 연결된 제1 전극 및 제2 전원전압(VSS)에 연결된 제2 전극을 포함할 수 있다.
발광다이오드(LED)의 제1 전원전압(VDD)에 연결된 제1 전극과 제1 트랜지스터(T1)의 제1 전극에 연결된 제2 전극을 포함할 수 있다. 발광다이오드(LED)는 데이터신호에 대응하는 휘도로 발광함으로써 영상을 표시할 수 있다.
도 4를 참조하면, 프레임 단위로, 주사기간 동안, 제1 주사선으로 제1 주사신호(SCAN)가 인가되고, 제2 주사선으로 제2 주사신호(SCANB)가 인가되어 제1 트랜스미션 게이트(TG1)가 턴-온되고, 제1 트랜스미션 게이트(TG1)의 입력 단자를 통해 인가된 데이터신호(DATA)가 출력 단자를 통해 제2 노드(Q2)로 전달될 수 있다. 제2 노드(Q2)에 연결된 커패시터(C)에 데이터신호(DATA)에 해당하는 전압이 저장될 수 있다. 이어서, 발광기간 동안, 제1 트랜스미션 게이트(TG1)는 턴-오프되고, 제1 트랜지스터(T1)가 턴-온되어 발광다이오드(LED)는 데이터신호에 대응하는 휘도로 발광할 수 있다.
발광기간 동안, 제1 트랜지스터(T1)의 게이트 단자의 전압, 즉 제2 노드(Q2)의 전압이 일정하게 유지되어야 한다. 그러나, 턴-오프 상태인 제1 트랜스미션 게이트(TG1)에서 누설 전류가 발생할 수 있다. 제1 트랜스미션 게이트(TG1)에서의 누설 전류에 의해 커패시터(C)의 전압이 변동하고, 이에 따라 제1 트랜지스터(T1)의 게이트 전극의 전압이 변동하여 발광다이오드(LED)의 휘도가 변할 수 있다.
도 4를 참조하면, 발광기간에, 제2 노드(Q2)의 전압(VQ2)은, 데이터신호(DATA)에 해당하는 전압의 중간전압(VM)에서는 변동이 없으나, 중간전압(VM)보다 큰 전압(VH) 및 중간전압(VM)보다 낮은 전압(VL)에서는 다음 프레임이 시작되기 전까지 점진적으로 감소 또는 증가한다. 이에 따라 제2 노드(Q2)의 전압(VQ2)은 한 프레임동안 제1 전압변화량(ΔV1)만큼 변동할 수 있다. 제2 노드(Q2)의 전압(VQ2)이 중간전압(VM)에서 멀어질수록, 즉, 제2 노드(Q2)의 전압(VQ2)이 중간전압(VM)보다 크거나 작을수록 제1 전압변화량(ΔV1)이 커진다. 이러한 전압 변동은 표시장치의 특성에 영향을 줄 수 있다.
표시장치를 고주파수로 구동하여 전압 변동을 최소화할 수 있으나 이 경우 소비 전류의 증가를 초래할 수 있다. 턴-오프된 제1 트랜스미션 게이트(TG1)의 누설전류를 보상하기 위해 커패시터(C)의 용량을 증가시킬 수 있다. 커패시터(C)는 프레임 주파수에 의해 결정된 시간 동안 전압을 유지하기 위한 적절한 용량이 필요하다. 그러나, 마이크로 표시장치와 같은 화소 사이즈가 작은 표시장치에서 제한된 공간에 배치 가능한 커패시터의 용량에 한계가 있다.
도 5는 도 2에 도시된 표시장치의 화소의 다른 예이다. 도 6은 도 5에 도시된 화소의 동작 타이밍도이다.
도 5의 실시예에서는 설명의 편의를 위해 n번째 행 및 m번째 열의 화소(PX2)를 예로서 설명하겠다. 화소(PX2)는 n번째 행에 포함된 다수의 화소 중 하나로서, n번째 행에 대응하는 주사선(SLn)과 m번째 열에 대응하는 데이터선(DLm)에 연결되어 있다.
화소(PX2)는 주사신호를 전달하는 주사선(SLn), 주사선(SLn)과 교차하며 데이터신호를 전달하는 데이터선(DLm), 제1 전원전압(VDD)을 전달하는 전원선에 연결될 수 있다.
화소(PX2)는 발광다이오드(LED) 및 발광다이오드(LED)에 연결된 화소회로를 포함할 수 있다. 화소회로는 두 개의 직렬 연결된 아날로그 스위치들과, 구동 트랜지스터, 및 아날로그 스위치와 구동 트랜지스터에 연결된 커패시터들을 포함할 수 있다.
제1 아날로그 스위치는 제1 트랜스미션 게이트(TG1)로 구현될 수 있다. 제1 트랜스미션 게이트(TG1)의 입력 단자는 제3 노드(Q3)에 연결되고, 출력 단자는 제4 노드(Q4)에 연결될 수 있다. 제1 트랜스미션 게이트(TG1)는 제1 노드(Q3)에 연결된 데이터선으로부터 데이터신호(DATA)를 인가받아 제4 노드(Q4)로 전달할 수 있다. 제1 트랜스미션 게이트(TG1)의 게이트 단자는 일단이 제1 주사선에 연결되어 제1 주사신호(SCAN)를 인가받고, 타단이 제2 주사선에 연결되어 제1 주사신호(SCAN)의 반전신호인 제2 주사신호(SCANB)를 인가받을 수 있다. 제1 트랜스미션 게이트(TG1)는 서로 병렬 연결된 P채널 트랜지스터(TP1)와 N채널 트랜지스터(TN1)를 포함할 수 있다. P채널 트랜지스터(TP1)와 N채널 트랜지스터(TN1)는 MOS 트랜지스터일 수 있다. 이하에서는, P채널 트랜지스터(TP1)와 N채널 트랜지스터(TN1)를 각각 PMOS 트랜지스터(TP1)와 NMOS 트랜지스터(TN1)로 지칭하여 설명한다. PMOS 트랜지스터(TP1)와 NMOS 트랜지스터(TN1)는 제3 노드(Q3)와 제4 노드(Q4)에 공통으로 연결될 수 있다.
PMOS 트랜지스터(TP1)는 제1 단자가 제3 노드(Q3)에 연결되고, 제2 단자가 제4 노드(Q4)에 연결될 수 있다. PMOS 트랜지스터(TP1)의 게이트 단자는 제2 주사선에 연결되어 제2 주사신호(SCANB)를 인가받을 수 있다. PMOS 트랜지스터(TP1)의 바디(body)(예를 들어, 기판, 실리콘)는 제1 전원전압(VDD)에 연결될 수 있다.
NMOS 트랜지스터(TN1)는 제1 단자가 제3 노드(Q3)에 연결되고, 제2 단자가 제4 노드(Q4)에 연결될 수 있다. NMOS 트랜지스터(TN1)의 게이트 단자는 제1 주사선에 연결되어 제1 주사신호(SCAN)를 인가받을 수 있다. NMOS 트랜지스터(TN1)의 바디(body)(예를 들어, 기판, 실리콘)는 제2 전원전압(VSS)에 연결될 수 있다. 제2 전원전압(VSS)은 접지전원(GND)일 수 있다.
제2 아날로그 스위치는 제1 아날로그 스위치에 직렬 연결될 수 있다. 제2 아날로그 스위치는 제2 트랜스미션 게이트(TG2)로 구현될 수 있다. 제2 트랜스미션 게이트(TG2)의 입력 단자는 제4 노드(Q4)에 연결되고, 출력 단자는 제5 노드(Q5)에 연결될 수 있다. 제2 트랜스미션 게이트(TG2)는 제1 트랜스미션 게이트(TG1)에 의해 제4 노드(Q4)로 전달된 데이터신호(DATA)를 인가받아 제5 노드(Q5)로 전달할 수 있다. 제2 트랜스미션 게이트(TG2)의 게이트 단자는 일단이 제1 주사선에 연결되어 제1 주사신호(SCAN)를 인가받고, 타단이 제2 주사선에 연결되어 제1 주사신호(SCAN)의 반전신호인 제2 주사신호(SCANB)를 인가받을 수 있다. 제2 트랜스미션 게이트(TG2)는 서로 병렬 연결된 P채널 트랜지스터(TP2)와 N채널 트랜지스터(TN2)를 포함할 수 있다. P채널 트랜지스터(TP2)와 N채널 트랜지스터(TN2)는 MOS 트랜지스터일 수 있다. 이하에서는, P채널 트랜지스터(TP2)와 N채널 트랜지스터(TN2)를 각각 PMOS 트랜지스터(TP2)와 NMOS 트랜지스터(TN2)로 지칭하여 설명한다. PMOS 트랜지스터(TP2)와 NMOS 트랜지스터(TN2)는 제4 노드(Q4)와 제5 노드(Q5)에 공통으로 연결될 수 있다.
PMOS 트랜지스터(TP2)는 제1 단자가 제4 노드(Q4)에 연결되고, 제2 단자가 제5 노드(Q5)에 연결될 수 있다. PMOS 트랜지스터(TP2)의 게이트 단자는 제2 주사선에 연결되어 제2 주사신호(SCANB)를 인가받을 수 있다. PMOS 트랜지스터(TP2)의 바디(body)(예를 들어, 기판, 실리콘)는 제5 노드(Q5), 즉, PMOS 트랜지스터(TP2)의 제2 단자에 연결될 수 있다. PMOS 트랜지스터(TP2)의 제1 단자는 드레인 단자이고, 제2 단자는 소스 단자일 수 있다.
NMOS 트랜지스터(TN2)는 제1 단자가 제4 노드(Q4)에 연결되고, 제2 단자가 제5 노드(Q5)에 연결될 수 있다. NMOS 트랜지스터(TN2)의 게이트 단자는 제1 주사선에 연결되어 제1 주사신호(SCAN)를 인가받을 수 있다. NMOS 트랜지스터(TN2)의 바디(body)(예를 들어, 기판, 실리콘)는 제4 노드(Q4), 즉, NMOS 트랜지스터(TN2)의 제1 단자에 연결될 수 있다. NMOS 트랜지스터(TN2)의 제1 단자는 소스 단자이고, 제2 단자는 드레인 단자일 수 있다.
제1 트랜지스터(T1)는 제5 노드(Q5)에 연결된 게이트 단자, 발광다이오드(LED)에 연결된 제1 단자 및 제2 전원전압(VSS)에 연결된 제2 단자를 포함할 수 있다. 제1 트랜지스터(T1)는 구동 트랜지스터로서 역할을 하며, 제1 트랜스미션 게이트(TG1) 및 제2 트랜스미션 게이트(TG2)의 스위칭 동작에 따라 데이터 신호를 전달받아 발광다이오드(LED)에 전류를 공급할 수 있다.
제1 커패시터(C1)는 제1 트랜스미션 게이트(TG1)와 제2 트랜스미션 게이트(TG2) 사이에 전기적으로 연결될 수 있다. 제1 커패시터(C1)는 제4 노드(Q4)에 연결된 제1 전극 및 제2 전원전압(VSS)에 연결된 제2 전극을 포함할 수 있다. 제1 커패시터(C1)는 MOS(metal-oxide-semiconductor) 커패시터일 수 있다.
제2 커패시터(C2)는 제2 트랜스미션 게이트(TG2)와 제1 트랜지스터(T1) 사이에 전기적으로 연결될 수 있다. 제2 커패시터(C2)는 제5 노드(Q5)에 연결된 제1 전극 및 제2 전원전압(VSS)에 연결된 제2 전극을 포함할 수 있다. 제2 커패시터(C2)는 MIM(metal-insulator-metal) 커패시터일 수 있다.
제2 커패시터(C2)의 용량은 제1 커패시터(C1)의 용량보다 클 수 있다. 제1 커패시터(C1)의 용량과 제2 커패시터(C2)의 용량의 합은 도 3에 도시된 실시예의 커패시터(C)의 용량과 같거나 근사할 수 있다.
발광다이오드(LED)의 제1 전원전압(VDD)에 연결된 제1 전극과 제1 트랜지스터(T1)의 제1 전극에 연결된 제2 전극을 포함할 수 있다. 발광다이오드(LED)는 데이터신호에 대응하는 휘도로 발광함으로써 영상을 표시할 수 있다.
도 6을 참조하면, 프레임 단위로, 주사기간 동안, 제1 주사선으로 제1 주사신호(SCAN)가 인가되고, 제2 주사선으로 제2 주사신호(SCANB)가 인가되어 제1 트랜스미션 게이트(TG1)와 제2 트랜스미션 게이트(TG2)가 턴-온될 수 있다. 이때, 제1 트랜스미션 게이트(TG1)의 입력 단자를 통해 인가된 데이터신호(DATA)가 출력 단자를 통해 제4 노드(Q4)로 전달되고, 제2 트랜스미션 게이트(TG2)의 입력 단자를 통해 인가된 제4 노드(Q4)의 전압이 출력 단자를 통해 제5 노드(Q5)로 전달될 수 있다. 제4 노드(Q4)에 연결된 제1 커패시터(C1)와 제5 노드(Q5)에 연결된 제2 커패시터(C2)에 각각 데이터신호(DATA)에 해당하는 전압이 저장될 수 있다.
이어서, 발광기간 동안, 제1 트랜스미션 게이트(TG1)와 제2 트랜스미션 게이트(TG2)는 턴-오프되고, 제1 트랜지스터(T1)가 턴-온되어 발광다이오드(LED)는 데이터신호에 대응하는 휘도로 발광할 수 있다. 발광기간 동안, 제1 트랜지스터(T1)의 게이트 단자, 즉, 제5 노드(Q5)에서의 누설전류는 제4 노드(Q4)와 제5 노드(Q5)의 전압 차이에 의해 결정될 수 있다. 제1 커패시터(C1)의 지연 효과에 의해 제4 노드(Q4)의 전압변동이 감소함으로써 제5 노드(Q5)의 전압변동 또한 감소할 수 있다.
도 6을 참조하면, 발광기간에, 제5 노드(Q5)의 전압(VQ5)은, 도 4의 실시예와 마찬가지로 데이터신호(DATA)에 해당하는 전압의 중간전압(VM)에서는 변동이 없다. 그리고, 중간전압(VM)보다 큰 전압(VH) 및 중간전압(VM)보다 낮은 전압(VL)에서 한 프레임 동안, 제5 노드(Q5)의 전압(VQ5)의 제2 전압변화량(ΔV2)은 도 4의 실시예에서의 제1 전압변화량(ΔV1)(점선 참조)에 비해 감소되고 있다.
도 5의 실시예는 도 3의 실시예에 비해 커패시터의 용량을 증가시키지 않고, 커패시터의 용량을 분산시키고, 제2 트랜스미션 게이트를 추가하여, 제2 트랜스미션 게이트의 양 단자의 전압 변화를 억제함으로써 제1 트랜지스터(T1)의 게이트 전극의 전압 변화를 최소화할 수 있다.
도 7 및 도 8은 도 2에 도시된 표시장치의 화소의 다른 예이다.
도 7의 화소(PX3)와 도 8의 화소(PX4)는 제2 아날로그 스위치가 도 5에 도시된 화소(PX2)의 제2 트랜스미션 게이트(TG2)를 구성하는 PMOS 트랜지스터(TP2)와 NMOS 트랜지스터(TN2) 중 하나의 트랜지스터만을 구비하는 점에서, 도 5의 화소(PX2)와 차이가 있다.
도 7의 화소(PX3)와 도 8의 화소(PX4)는 각각 발광다이오드(LED) 및 발광다이오드(LED)에 연결된 화소회로를 포함할 수 있다. 화소회로는 두 개의 직렬 연결된 아날로그 스위치들과, 구동 트랜지스터, 및 아날로그 스위치와 구동 트랜지스터에 연결된 커패시터들을 포함할 수 있다.
제1 아날로그 스위치는 제1 트랜스미션 게이트(TG1)로 구현될 수 있다. 제1 트랜스미션 게이트(TG1), 구동 트랜지스터로 기능하는 제1 트랜지스터(T1), 제1 및 제2 커패시터(C1, C2), 발광다이오드(LED)는, 도 5에 도시된 화소(PX2)의 대응 소자들과 동일하므로 이하 상세한 설명은 생략한다.
제2 아날로그 스위치는 NMOS 트랜지스터(TN2)(도 7) 또는 PMOS 트랜지스터(TP2)(도 8)로 구현될 수 있다.
도 7에서, NMOS 트랜지스터(TN2)는 제1 단자가 제4 노드(Q4)에 연결되고, 제2 단자가 제5 노드(Q5)에 연결될 수 있다. NMOS 트랜지스터(TN2)의 게이트 단자는 제1 주사선에 연결되어 제1 주사신호(SCAN)를 인가받을 수 있다. NMOS 트랜지스터(TN2)의 바디(body)(예를 들어, 기판, 실리콘)는 제4 노드(Q4), 즉, NMOS 트랜지스터(TN2)의 제1 단자에 연결될 수 있다. NMOS 트랜지스터(TN2)의 제1 단자는 소스 단자이고, 제2 단자는 드레인 단자일 수 있다.
제1 트랜지스터(T1)는 구동 트랜지스터로서 역할을 하며, 제1 트랜스미션 게이트(TG1) 및 제2 NMOS 트랜지스터(TN2)의 스위칭 동작에 따라 데이터 신호를 전달받아 발광다이오드(LED)에 전류를 공급할 수 있다. 제1 커패시터(C1)는 제1 트랜스미션 게이트(TG1)와 NMOS 트랜지스터(TN2) 사이에 전기적으로 연결될 수 있다. 제2 커패시터(C2)는 NMOS 트랜지스터(TN2)와 제1 트랜지스터(T1) 사이에 전기적으로 연결될 수 있다.
도 8에서, PMOS 트랜지스터(TP2)는 제1 단자가 제4 노드(Q4)에 연결되고, 제2 단자가 제5 노드(Q5)에 연결될 수 있다. PMOS 트랜지스터(TP2)의 게이트 단자는 제2 주사선에 연결되어 제2 주사신호(SCANB)를 인가받을 수 있다. PMOS 트랜지스터(TP2)의 바디(body)(예를 들어, 기판, 실리콘)는 제5 노드(Q5), 즉, PMOS 트랜지스터(TP2)의 제2 단자에 연결될 수 있다. PMOS 트랜지스터(TP2)의 제1 단자는 드레인 단자이고, 제2 단자는 소스 단자일 수 있다.
제1 트랜지스터(T1)는 구동 트랜지스터로서 역할을 하며, 제1 트랜스미션 게이트(TG1) 및 제2 PMOS 트랜지스터(TP2)의 스위칭 동작에 따라 데이터 신호를 전달받아 발광다이오드(LED)에 전류를 공급할 수 있다. 제1 커패시터(C1)는 제1 트랜스미션 게이트(TG1)와 PMOS 트랜지스터(TP2) 사이에 전기적으로 연결될 수 있다. 제2 커패시터(C2)는 PMOS 트랜지스터(TP2)와 제1 트랜지스터(T1) 사이에 전기적으로 연결될 수 있다.
도 7 및 도 8의 실시예는 도 3의 실시예에 비해 커패시터의 용량을 증가시키지 않고, 커패시터의 용량을 분산시키면서 NMOS 트랜지스터 또는 PMOS 트랜지스터를 추가하여, NMOS 트랜지스터 또는 PMOS 트랜지스터의 양 단자의 전압 변화를 억제함으로써 제1 트랜지스터(T1)의 게이트 전극의 전압 변화를 최소화할 수 있다. 도 7 및 도 8의 실시예들은 도 5의 실시예와 유사한 효과를 가지면서 도 5의 실시예에 비해 화소 사이즈를 줄일 수 있다.
마이크로 표시장치와 같은 작은 사이즈의 영역에서 구동 회로 구현이 필수적으로 필요하여 프레임 기간 동안 구동 전압을 보전하기 위한 커패시터의 용량 값이 중요한 문제가 된다. 커패시터 용량이 적은 상태에서 MOS 스위치의 누설 전류가 발생하면 1 프레임 기간 동안 급격한 전압 변동이 발생하고 이런 현상이 표시장치 품질에 문제를 야기한다. 이를 방지하기 위하여 높은 주파수 구동으로 프레임 기간을 단축시킬 수 있지만 소모 전류의 증가를 유발하여 소비 전류가 중요한 애플리케이션에서는 적합하지 않은 방법이다.
본 발명의 실시예는 바디 바이어스를 소스와 연결한 아날로그 스위치와 작은 용량의 커패시터를 포함하는 화소 회로를 구현함으로써 구동 트랜지스터의 게이트에 연결된 커패시터에 영향을 주는 아날로그 스위치에서 발생하는 누설전류의 양을 최소화할 수 있다.
본 발명의 실시예는 작은 면적의 화소 회로에서 구성 가능한 커패시터의 전압 변동을 최소화함으로써 구동 트랜지스터의 게이트 전압 변동을 최소화할 수 있다. 이에 따라 본 발명의 실시예는 1 ㎛ 피치의 화소 회로 구현이 가능하고, 낮은 프레임 주파수에서도 소비 전류 절감 및 표시장치 특성을 유지할 수 있다.
본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.

Claims (7)

  1. 삭제
  2. 복수의 화소들을 포함하는 마이크로 표시장치에 있어서,
    상기 복수의 화소들 각각이,
    서로 병렬 연결된 제1 트랜지스터와 제2 트랜지스터를 포함하고, 데이터선에 연결된 입력 단자 및 제1 노드에 연결된 출력 단자를 포함하는 제1 스위치;
    서로 병렬 연결된 제3 트랜지스터와 제4 트랜지스터를 포함하고, 상기 제1 노드에 연결된 입력 단자 및 제2 노드에 연결된 출력 단자를 포함하는 제2 스위치;
    상기 제2 스위치의 출력 단자에 게이트 단자가 연결되고, 제1 전원전압과 제2 전원전압 사이에 연결된 구동 트랜지스터;
    상기 제1 노드와 상기 제2 전원전압 사이에 연결된 제1 커패시터; 및
    상기 제2 노드와 상기 제2 전원전압 사이에 연결된 제2 커패시터;를 포함하고,
    상기 제1 트랜지스터는 바디가 상기 제1 전원전압에 연결된 P채널 트랜지스터이고, 상기 제2 트랜지스터는 바디가 상기 제2 전원전압에 연결된 N채널 트랜지스터이고,
    상기 제3 트랜지스터는 바디가 자신의 소스 단자에 연결된 P채널 트랜지스터이고, 상기 제4 트랜지스터는 바디가 자신의 소스 단자에 연결된 N채널 트랜지스터인, 마이크로 표시장치.
  3. 복수의 화소들을 포함하는 마이크로 표시장치에 있어서,
    상기 복수의 화소들 각각이,
    서로 병렬 연결된 제1 트랜지스터와 제2 트랜지스터를 포함하고, 데이터선에 연결된 입력 단자 및 제1 노드에 연결된 출력 단자를 포함하는 제1 스위치;
    제5 트랜지스터를 포함하고, 상기 제1 노드에 연결된 입력 단자 및 제2 노드에 연결된 출력 단자를 포함하는 제2 스위치;
    상기 제2 스위치의 출력 단자에 게이트 단자가 연결되고, 제1 전원전압과 제2 전원전압 사이에 연결된 구동 트랜지스터;
    상기 제1 노드와 상기 제2 전원전압 사이에 연결된 제1 커패시터; 및
    상기 제2 노드와 상기 제2 전원전압 사이에 연결된 제2 커패시터;를 포함하고,
    상기 제1 트랜지스터는 바디가 상기 제1 전원전압에 연결된 P채널 트랜지스터이고, 상기 제2 트랜지스터는 바디가 상기 제2 전원전압에 연결된 N채널 트랜지스터이고,
    상기 제5 트랜지스터는 바디가 자신의 소스 단자에 연결된 N채널 트랜지스터인, 마이크로 표시장치.
  4. 복수의 화소들을 포함하는 마이크로 표시장치에 있어서,
    상기 복수의 화소들 각각이,
    서로 병렬 연결된 제1 트랜지스터와 제2 트랜지스터를 포함하고, 데이터선에 연결된 입력 단자 및 제1 노드에 연결된 출력 단자를 포함하는 제1 스위치;
    제6 트랜지스터를 포함하고, 상기 제1 노드에 연결된 입력 단자 및 제2 노드에 연결된 출력 단자를 포함하는 제2 스위치;
    상기 제2 스위치의 출력 단자에 게이트 단자가 연결되고, 제1 전원전압과 제2 전원전압 사이에 연결된 구동 트랜지스터;
    상기 제1 노드와 상기 제2 전원전압 사이에 연결된 제1 커패시터; 및
    상기 제2 노드와 상기 제2 전원전압 사이에 연결된 제2 커패시터;를 포함하고,
    상기 제1 트랜지스터는 바디가 상기 제1 전원전압에 연결된 P채널 트랜지스터이고, 상기 제2 트랜지스터는 바디가 상기 제2 전원전압에 연결된 N채널 트랜지스터이고,
    상기 제6 트랜지스터는 바디가 자신의 소스 단자에 연결된 P채널 트랜지스터인, 마이크로 표시장치.
  5. 삭제
  6. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 제2 커패시터의 용량이 상기 제1 커패시터의 용량보다 큰, 마이크로 표시장치.
  7. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 커패시터는 MOS 커패시터이고, 상기 제2 커패시터는 MIM 커패시터인, 마이크로 표시장치.
KR1020180125413A 2018-10-19 2018-10-19 마이크로 표시장치 KR102004359B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180125413A KR102004359B1 (ko) 2018-10-19 2018-10-19 마이크로 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180125413A KR102004359B1 (ko) 2018-10-19 2018-10-19 마이크로 표시장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020190088532A Division KR20200044675A (ko) 2019-07-22 2019-07-22 마이크로 표시장치

Publications (1)

Publication Number Publication Date
KR102004359B1 true KR102004359B1 (ko) 2019-07-29

Family

ID=67480604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180125413A KR102004359B1 (ko) 2018-10-19 2018-10-19 마이크로 표시장치

Country Status (1)

Country Link
KR (1) KR102004359B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050028559A (ko) * 2003-09-18 2005-03-23 삼성에스디아이 주식회사 평판표시장치
JP2005157261A (ja) * 2003-05-29 2005-06-16 Sanyo Electric Co Ltd 画素回路および表示装置
KR20080022696A (ko) * 2006-09-07 2008-03-12 재단법인서울대학교산학협력재단 능동구동형 표시장치의 화소구조
KR20080074588A (ko) * 2007-02-09 2008-08-13 엘지전자 주식회사 유기전계발광표시장치
JP2010008522A (ja) * 2008-06-25 2010-01-14 Sony Corp 表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005157261A (ja) * 2003-05-29 2005-06-16 Sanyo Electric Co Ltd 画素回路および表示装置
KR20050028559A (ko) * 2003-09-18 2005-03-23 삼성에스디아이 주식회사 평판표시장치
KR20080022696A (ko) * 2006-09-07 2008-03-12 재단법인서울대학교산학협력재단 능동구동형 표시장치의 화소구조
KR20080074588A (ko) * 2007-02-09 2008-08-13 엘지전자 주식회사 유기전계발광표시장치
JP2010008522A (ja) * 2008-06-25 2010-01-14 Sony Corp 表示装置

Similar Documents

Publication Publication Date Title
TWI596592B (zh) 像素補償電路
US10891895B2 (en) Light emitting device, display device, and LED display device
US9773449B2 (en) Pixel circuit with organic light emitting diode
CN110085161B (zh) 显示面板和像素电路
US20070018933A1 (en) Driving circuit for display device and display device having the same
US20130082912A1 (en) Display Drives Circuits and Techniques
US11688337B2 (en) Display device having bootstrap circuit supplied with a precharge voltage
TWI703547B (zh) 畫素補償電路
CN109493789B (zh) 像素电路
CN111063297A (zh) 一种微型micro LED显示装置
KR102228084B1 (ko) 저전압 트랜지스터를 이용한 화소 및 이를 포함하는 마이크로 표시장치
US11990099B2 (en) Source driver integrated circuit and display driving device
KR102257302B1 (ko) 표시장치
KR102004359B1 (ko) 마이크로 표시장치
KR20210131852A (ko) 디스플레이 패널
KR20200044675A (ko) 마이크로 표시장치
CN115101011A (zh) 配置成控制发光元件的像素电路
US10997915B2 (en) Pixel circuit, method for driving, and display device
JP7362742B2 (ja) 表示装置
CN111083855B (zh) 一种适用于micro LED的数据驱动电路
US20230316999A1 (en) Method for image display in a display apparatus, display apparatus, peripheral sensing circuit, and pixel driving circuit
JP2023050791A (ja) 電気光学装置、電子機器および電気光学装置の駆動方法
KR102107832B1 (ko) 마이크로 표시장치
JP7396038B2 (ja) 表示装置および電子機器
KR102189929B1 (ko) 데이터 구동회로

Legal Events

Date Code Title Description
A107 Divisional application of patent
GRNT Written decision to grant