CN111083855B - 一种适用于micro LED的数据驱动电路 - Google Patents

Abstract

本发明公开了一种适用于micro LED的数据驱动电路，包含生成对应设定亮度的标准电流的标准电流生成电路；所述标准电流生成电路和用电流镜运行，包含尺寸不同的多数晶体管，将所述标准电流转换成第一至第M伽马电流输出的伽马电流生成电路；将所述第一至第M伽马电流转换成第一至第M标准伽马电压的伽马电压生成电路；将所述第一至第M标准伽马电压转换成第一至第M伽马缓冲电压的伽马电压生成电路；及根据所述第一至第M伽马缓冲电压的分配生成第一至第N伽马电压的分配部。本发明通过将伽马电路的晶体管与像素的驱动晶体管在同一块基板上用相同的工艺生产，利用与驱动晶体管相搭配的晶体管体现伽马电路。

Description

一种适用于micro LED的数据驱动电路

技术领域

本发明涉及一种驱动电路，具体是一种适用于micro LED的数据驱动电路。

背景技术

随着信息化社会的发展，对显示图像的显示装置的要求也正在增加，液晶显示装置(LiquidCrystalDisplayDevice)，等离子显示装置(Plasmadisplaydevice)，有机发光显示装置（organiclightemittingdisplaydevice）等各种类型的显示装置充分应用起来。最近，人们对利用微型发光二极管(uLED)的显示装置(以下简称"微型显示装置")的关注也越来越高。

为了VR(VirtualReality)，AR(AugmentedReality)，MR(MixedReality)技术，需要具备优秀显示特性的装置，因此microLEDonSilicon或AMOLEDonSilicon的开发呈上升趋势，特别是为了实现高分辨率，对像素尺寸最小化的要求正在增加。

发明内容

本发明的目的在于提供一种适用于micro LED的数据驱动电路，以解决所述背景技术中提出的问题。

为实现所述目的，本发明提供如下技术方案：

一种适用于micro LED的数据驱动电路，包括：对应设定亮度生成标准电流的标准电流生成电路；所述标准电流生成电路和通过镜像电流运行，包含尺寸不同的多个晶体管，将所述标准电流转换为第一至第M伽马电流并输出的伽马电流生成电路；将所述第一至第M伽马电流转换为第一至第M标准伽马电流的标准伽马电流生成电路；将所述第一至第M标准伽马电流转换为第一至第M伽马缓冲电流的伽马电压生成电路；及根据所述第一至第M伽马缓冲电流的分配生成第一至第M伽马电流的分配部。

所述伽马电流生成电路可以包括输出第一至第M伽马电流的第一至第M晶体管。所述每一个第一至第M晶体管，可以由直联及/或并联的相同或不同尺寸的一个以上晶体管构成。

所述标准伽马电流生成电路包括第一至第M晶体管，所述第一至第M晶体管可以具有与像素驱动晶体管相同的尺寸。所述第一至第M晶体管每一个栅电压可以是所述第一至第M标准伽马电流。

与现有技术相比，本发明的有益效果是：本发明通过将伽马电路的晶体管与像素的驱动晶体管在同一块基板上用相同的工艺生产，利用与驱动晶体管相搭配的晶体管体现伽马电路。因此，无论工艺上发生的变化如何，都可以准确体现显示装置所要求的伽玛特性，不用测量伽玛特性，设定伽玛电压。此外，本发明的实施例可以利用标准电流生成电路对亮度进行全方位调整，从而能简单地生成和调整内含伽马信息的伽马电流。

附图说明

图1为根据本发明的一个实施例，概括表示显示装置制造工序的图纸。

图2为根据本发明的一个实施例，概括表示显示装置的图纸。

图3及图4为图2中表示的，显示装置像素的一个例子。

图5为根据本发明的一个实施例，概括表示数据驱动部的图纸。

图6为根据本发明的一个实施例，概括表示伽马电压生成部的图纸。

图7为根据本发明的一个实施例，概括表示伽马电压生成部的图纸。

图8及图9为根据本发明的另一个实施例，概括表示伽马电压生成部的图纸。

具体实施方式

本发明可进行多种变换，并具有多种实施例，将特定实施例在图纸上表示，并进行详细说明。本发明的效果及特点，以及实现它们的方法，参阅后面配图详细描述的实施例，则会更加明确。但本发明不限于以下提示的实施例，而是可以多种形式体现。

以下，参照附图，详细说明本发明的实施例子，参照图纸说明时，对同一或对应的构成要素给予相同的图纸符号，并省略对此重复的说明。

在以下实施例中，第1，第2等术语不是限定意义上的，而是为了将一个构成要素与其他构成要素区别开来。另外，在以下实施例中，除了单数的表述在文理上表示明显不同的意思外，包含复数的意思。

在以下实施例中，表述X和Y连接时，包括X和Y电气连接，X和Y功能上连接，X和Y直接连接等几种情况。这里，X，Y是对象物体（例如，装置，元件，回路，配线，电极，端子，导电膜，层等）。因此，所定的连接关系，不局限于图纸或详细说明所表示的连接关系，可以包含图纸或详细说明所表示的连接关系以外的连接。

X和Y电气连接时，实现X和Y电气连接的元件（例如，开关，晶体管，容量元件，电感器，电阻元件，二极管等），在X和Y之间可以包含连接1个以上元件的情况。

X和Y功能上连接时，从X输出的信号传递到Y一样，实现X和Y功能上连接的回路（例如，逻辑电路(或闸，逆变器等)，信号转换电路(AD转换电路，伽马修正电路等)，电位水平转换转换电路(水平转换电路等)，电流供给电路，增幅电路(可放大信号振幅或电流量的电路)，信号生成电路，记忆电路(存储器等)）在X和Y之间可以包含1个以上连接关系的情况。

在以下实施例中，与元件状态相关使用的"开ON"指元件的活跃状态，"关OFF"指元件的非活跃状态。与元件接收的信号相联系使用的"开ON"是指激活元件的信号，"关Off"可以指不激活元件的信号。元件可以被高电压或低电压激活。例如，P型晶体管由低电压激活，N型晶体管由高电压而激活。因此，要理解对P型晶体管和N型晶体管的"开ON"电压是相反(低对高)电压水平。

在以下实施例中，"包括"或"具有"等术语意味着详单上所列的特征，或构成要素的存在，而不是预先排除一个以上其他特征或构成要素附加的可能性。

图1为根据本发明的一个实施例，概括表示显示装置制造工序的图纸。

参照图1，根据一个实施例，显示装置（30）可以包含发光元件数组（10）及驱动电路板（20）。发光元件数组（10）可以与驱动电路基板结合。显示装置（30）可以是微型显示装置。

发光元件数组（10）可以包含多个发光元件。发光元件可以是发光二极管（LED）。发光元件可以是微型发光二极管（LED）。发光元件可以是微型至纳米大小的发光二极管（LED）。通过在半导体晶片(SW)上成长多个发光二极管，至少可以制造出一个发光元件数组(10)。因此，无需将发光二极管单独移送到驱动电路板(20)，即可将发光元件数组(10)与驱动电路基板(20)结合，从而制造出显示装置(30)。

驱动电路基板（20）对应发光元件数组（10）上的各个发光二极管，独立控制发光二极管的像素回路可以是排列的Si-CMOS基板。像素回路可包含至少一个晶体管及一个电容器。

微型发光二极管处理需要1000°C以上的高温，不能直接成长及模块化在驱动电路基板（20）晶体管上部。本发明的实施例为，各自形成发光元件数组（10）和驱动电路基板（20）上的像素回路数组后结合，使发光元件数组（10）的发光二极管和驱动电路基板（20）的像素回路电气连接构成像素（PX）。这时需要像素回路数组和发光二极管数组的正确排列。

图2为根据本发明的一个实施例，概括表示显示装置的图纸。参照图2，显示装置（30）可包含像素部（110）及驱动部（120）。

像素部（110）使用可显示1至2^m阶调层次的m比特数码图像数据来表示。像素部（110）可配置在显示图像的显示领域。像素部（110）可包含所定的样式，例如，矩阵形，之字形等多种样式排列的多个像素（PX）。像素（PX）投放出一个颜色，可投放例如，红色，蓝色，绿色，白色中的一个色。像素（PX）可投放红色，蓝色，绿色，白色以外的其他颜色。

像素（PX）可包含发光元件。发光元件可以是自发光元件。例如，发光元件可以是无机发光二极管（LED）。发光元件可以是微型发光二极管（LED）。发光元件可以使单一高峰波长发光，也可以使多个高峰波长发光。

像素(PX)可以包括更多与发光元件相连的像素回路。像素回路，至少可以包括一个晶体管及至少一个电容器等。晶体管可能是CMOS晶体管。

像素部(110)包括向像素(PX)传递扫描信号的扫描线(SL1-Sli)，向像素(PX)施加数据信号的数据线(DL1-DLj)。在像素部(110)中，有可能包括向像素(PX)施加发光控制信号（EM，参照图4）的发光控制线。

扫描线(SL1-Sli)连接到同一行排列的像素（PX）上，各个数据线(DL1-DLj)可连接到同一列排列的像素（PX）上。发光控制线可连接到同一行排列的像素（PX）上。

驱动部（120）配置在像素部（110）周边非显示领域，可驱动及控制像素部（110）。驱动部（120）可包含控制部（121），扫描驱动部（122），数据驱动部（123）及电源供给部（124）。

根据控制部（121）的控制，扫描驱动部（122）向扫描线依次施加扫描信号，数据驱动部（123）向各像素(PX)施加数据信号。根据控制部（121）的控制，扫描驱动部（122）将发光控制信号依次施加给发光控制线。这些像素（PX）对应通过扫描线（SL1-SLi）接收的扫描信号，经数据线收信的数据信号电压水平或电流等级发出相应亮度的光。

电源供给部（124）接收外部电源及/或内部电源，将其转换为各构成要素动作所需的各种水平电压，根据从控制部（121）输入的电源控制信号，将该电压供应给像素部（110）。

电源供给部（124）可生成第一电源电压（VDD）施加给像素部（110）。电源供给部（124）生成驱动电压，可施加给扫描驱动部（122）及数据驱动部（123）。

控制部（121），扫描驱动部（122），数据驱动部（123），电源供给部（124）分别以不同的集成电路芯片或一个集成电路芯片的形态形成，直接安装在形成像素部(110)的基板上，或安装在柔性印刷电路膜(flexibleprintedcuitfilm)上或以TCP(tapecarrierpackage)的形式附着在基板上，或直接在基板上形成。

图3及图4为图2中表示的，显示装置像素的一个例子。

参照图3，像素可连接到传递扫描信号（SCAN）的扫描线（SL），与扫描线（SL）交叉传递数据信号（DATA）的数据线（DL），传递第一电源电压（VDD）的电源线。

像素（PX1）可包括发光二极管（LED）及连接到发光二极管（LED）的像素电路。像素电路可包括第一晶体管(T1)，第二晶体管(T2)及电容器(C)。

第一晶体管（T1）可包括与电容器第一电极连接的栅电极，与发光二极管（LED）连接的第一电极，与第二电源电压（VSS）连接的第二电极。第二电源电压（VSS）可能是接地电压（GND）。第一晶体管（T1）起驱动晶体管的作用，根据第二晶体管的（T2）开关动作，接收数据信号向发光二极管供给电流。

第二晶体管（T2）可包括与扫描线连接的栅电极，与数据线（DL）连接的第一电极，与第一晶体管（T1）的栅电极连接的第二电极。第二晶体管根据通过扫描线（SL）接收的扫描信号开启，并起到将通过数据线（DL）接收的数据信号（DATA）传递给第一晶体管（T1）栅电极的开关晶体管的作用。

电容器（C）可包括连接到第一晶体管（T1）栅电极的第一电极，及连接到第二电源电压的第二电极。

发光二极管（LED）的第一电极可从电源线接收第一电源电压(VDD。发光二极管（LED）的第二电极可连接到第一晶体管的第一电极。发光二极管(LED)可以通过对应数据信号的亮度发光来显示影像。

参照图4，像素（PX2）在图3表示的像素（PX1）中，在第一晶体管(T1)和发光二极管(LED)之间可以再添加第三晶体管(T3)。

第三晶体管（T3）可以包括连接到发光控制线的栅电极，连接到发光二极管（LED）第二电极的第一电极，连接到第一晶体管（T1）第一电极的第二电极。第三晶体管（T3）通过经发光控制线施加的发光控制信号（EM）开启，使第一晶体管（T1）的驱动电流流在发光二极管上。图2实施例中，发光控制线连接到扫描驱动部（122），由扫描驱动部（122）接收发光控制信号（EM）。另一个实施例中，发光控制线连接到扫描驱动部（122）和另外的发光控制驱动部（未图示）接收发光控制信号（EM）。

图5为根据本发明的一个实施例，概括表示数据驱动部的图纸。

参照图5，数据驱动部（123）可包括伽马电压生成部（1231），数据转换部（1233），解码器（1235），及缓冲器（1237）。

伽马电压生成部（1231）可以生成多数的伽马电压（V<0>及V<N-1>）（N为自然数）。根据实施例，伽马电压生成部（1231）可以生成任意数量的伽马电压。例如，伽马电压生成部（1231）可以生成拥有256个阶调层次的多数伽马电压（V<0>及V<255>）.。在另一个实施例中，伽马电压生成部（1231）可以生成拥有1024个阶调层次的多数伽马电压（V<0>及V<1023>）。

解码器（1233）可从控制部（121）的输入数据及伽马电压生成部（1231）接收多数伽马电压（V<0>至V<N-1>）。解码器（1233）根据输入数据（I-DATA），从多数伽马电压（V<0>至V<N-1>）选择一个输出为输入电压（VIN）。解码器（1233）可对应每个数据线（DL1-DLj）按频道组成。

缓冲器（1235）可生成对应输入电压（VIN）的数据信号（DATA），输出到数据线（DL1-DLj）。缓冲器（1235）可对应每个数据线（DL1-DLj）按频道组成。缓冲器（1235）可通过多个数据线（DL1-DLj）线中对应的数据线输出数据信号（DATA）。

图6为根据本发明的一个实施例，概括表示伽马电压生成部的图纸。

参照图6，根据本发明的一个实施例，伽马电压生成部（1231）可包括标准电流生成电路（141），伽马电流生成电路（143），标准伽马电压生成电路（145），伽马电压生成电路（147）及分配部（149）。

标准电流生成电路（141）可生成标准电流（Iref）。标准电流生成电路（141）可生成对应显示装置设定亮度的标准电流（Iref）。

伽马电流生成电路（143）可以根据标准电流（Iref）生成第一至第M伽马电流（Igamma_1至Igamma_M）(M为自然数，M≤N)。比如，M为13，N为256。第一至第M伽马电流（Igamma_1至Igamma_M）可能是在多个伽马电压中（V<0>至V<N-1>）对应M个伽马电压的电流。

标准伽马电压生成电路（145）可以输出从伽马电流生成电路（143）输出的，对应于第一至第M伽马电流（Igamma_1至Igamma_M）的第一至第M标准伽马电压（VGMA_1至VGMA_M）。

伽马电压生成电路（147）是将第一至第M标准伽马电压（VGMA_1至VGMA_M）进行缓冲，输出为第一至第M缓冲电压（VG_1至VG_M）。为了提供稳定电压，伽马电压生成电路（147）可以包括提供多数的电压输出器。

分配部（149）可由电阻串（resistorstring）构成。分配部（149）通过从伽马电压生成电路（147）输出的第一至第M缓冲电压（VG_1至VG_M）之间的电压分配，生成第一至第N伽马电压（V<0>，…V<N-1>）。例如，分配部（149）输出256个伽马电压时，可以生成第一伽马电压（V<0>）至第255个伽马电压（V<255>）。

图7为根据本发明的一个实施例，概括表示伽马电压生成部的图纸。

参照图7，根据本发明的一个实施例，伽马电压生成部（1231A）可以包括标准电流生成电路（141A），伽马电流生成电路（143A），标准伽马电压生成电路（145A），伽马电压生成电路（147A）及分配部（149A）。

标准电流生成电路（141A）可以包括第一晶体管（21），第二晶体管（22），运算放大器（OperationalAmplifier）（23）及电阻（24）。

第一晶体管（21）栅子与第一控制线（151）连接，第一端子与第一电源电压（VDD）的供给源连接，第二端子与栅子及第二晶体管（22）的第一端子连接。

第二晶体管（22）栅子与运算放大器（23）的输出端连接，第一端子与第一晶体管（21）的第二端子连接，第二端子与运算放大器（23）的第二输入端（-）连接。

运算放大器（23）的第一输入端（+）与标准电压（Vref）的供给源连接，第二输入端（-）与电阻（24）连接。运算放大器（23）的输出端与第二晶体管（22）的栅端连接。标准电压施加到第一输入端（+），根据第二输入端（-）和输出端之间的电压差而产生的输出端的电压，导致第二晶体管（22）开启或关闭。标准电压（Vref）可具有与设定亮度对应的值。

运算放大器（23）根据标准电压（Vref）及电阻（24）的电阻值确定输出端电压，确定顺着第一电源电压（VDD）开启的第一晶体管（21）和第二晶体管（22）流通的标准电流（Iref）。

标准电流生成电路（141A）通过构成伽马电流生成电路（143A）和电流镜，向伽马电流生成电路（143A）供应标准电流。

前述的实施例中，图示了标准电流生成电路（141A）体现为P型晶体管的第一晶体管（21）及体现为N型晶体管的第二晶体管（22），但本发明的实施例不局限于此，可以将第一晶体管（21）及第二晶体管（22）体现为其他类型的晶体管，构成与之对应的运算放大器来形成标准电流生成电路（141A）。

伽马电流生成电路（143A）可以根据标准电流（Iref）生成第一至第M伽马电流（Igamma_1至Igamma_M）。伽马电流生成电路（143A）可以包括第一至第M晶体管（41_1至41_M）。第一至第M晶体管（41_1至41_M）可以体现为P型晶体管。

第一至第M晶体管（41_1至41_M）各自包括与第一控制线连接的栅端，与第一电源电压（VDD）供给源连接的第一端子，及连接到标准伽马电压生成电路（145A）的第二端子。第一至第M晶体管（41_1至41_M）可以具有相互不同的尺寸。这里的尺寸可能是关于频道宽度的频道长度(W/L)。第一至第M晶体管（41_1至41_M）可以具有各个伽马电压中（V<0>至V<N-1>）对应M个伽马电压的第一至第M伽马电流（Igamma_1至Igamma_M）中生成一个的尺寸。图7中，第一至第M晶体管（41_1至41_M）图示为一个个的晶体管。其他的例子中，第一至第M晶体管（41_1至41_M）在满足每个规定的晶体管尺寸的条件下，体现为一个以上的晶体管。

第一至第M晶体管（41_1至41_M）各自可构成标准电流生成电路（141A）和电流镜电路。因此，标准电流生成电路（141A）的第一晶体管（21）开启，以标准电流生成电路（141A）形成的标准电流（Iref）为基础，第一至第M晶体管（41_1至41_M）可以生成第一至第M伽马电流（Igamma_1至Igamma_M）。

标准伽马电流生成电路（145A）可以根据伽马电流生成电路（143A）输出的第一至第M伽马电流（Igamma_1至Igamma_M），生成第一至第M伽马电压（VGMA_1至VGMA_M）。标准伽马电流生成电路（145A）可以包括第一至第M晶体管（61_1至61_M）。第一至第M晶体管（61_1至61_M）可以体现为N型晶体管。

第一至第M晶体管（61_1至61_M）各自可包括与第2-1至2-M控制线(153_1至153_M)中对应的控制线连接的栅端，与伽马电流生成电路（143A）及栅端连接的第一端子，及第二端子。第一至第M晶体管（61_1至61_M）的第二端子可连接到供应与第一电源电压（VDD）不同电源电压（比如，第二电源电压（VSS），接地电压等）的电源。第一至第M晶体管（61_1至61_M）可以具有同一尺寸。第一至第M晶体管（61_1至61_M）可以与像素（PX）的驱动晶体管具有同一的尺寸。第一至第M晶体管（61_1至61_M）的栅电压可以是第一至第M标准伽马电压（VGMA_1至VGMA_M）。

伽马电压生成电路（147）以第一至第M标准伽马电压（VGMA_1至VGMA_M）为基础，可以生成第一至第M缓冲电压（VG_1至VG_M）。伽马电压生成电路（147）可以包括第一至第M缓冲器（81_1至81_M）。

第一至第M缓冲器（81_1至81_M）可包括各自接收第一至第M标准伽马电压（VGMA_1至VGMA_M）中一个的第一输入端（+），与输出端连接的第二输入端（-），及输出端。第一至第M缓冲器（81_1至81_M）可向各个输出端输出第一至第M缓冲电压（VG_1至VG_M）。

分配部（149）可由电阻串（resistorstring）构成。分配部（149）通过从伽马电压生成电路（147）输出的第一至第M缓冲电压（VG_1至VG_M）之间的电压分配，生成第一至第N伽马电压（V<0>，…V<N-1>）。

图8及图9为根据本发明的另一个实施例，概括表示伽马电压生成部的图纸。

参照图8，根据本发明的一个实施例，伽马电压生成部（1231B）可以包括标准电流生成电路（141B），伽马电流生成电路（143B），标准伽马电压生成电路（145B）。为了便于说明，图8省略了伽马电压生成电路及分配部。图8中省略的伽马电压生成电路及分配部与图7中图示的伽马电压生成电路（147A）及分配部（149A）相同。

标准电流生成电路（141B）可以包括第一晶体管（21），第二晶体管（22），运算放大器（OperationalAmplifier）（23）及电阻（24）。

第一晶体管（21）可包括直联的一对第1-1晶体管（21a）及第1-2晶体管（21b）。第1-1晶体管（21a）栅子与第1-1控制线（151a）连接，第一端子与第一电源电压（VDD）的供给源连接，第二端子与栅子及第1-2晶体管（21b）的第一端子连接。第1-1晶体管（21a）可根据栅电压（Bias1）开闭。第1-2晶体管（21b）栅子与第1-2控制线（151b）连接，第一端子与第1-1晶体管（21b）的第二端子连接，，第二端子与栅子及第2晶体管（22）的第一端子连接。第1-2晶体管（21b）可根据栅电压（Bias2）开闭。

第二晶体管（22）栅子与运算放大器（23）的输出端连接，第一端子与第1-2晶体管（21b）的第二端子连接，第二端子与运算放大器（23）的第二输入端（-）连接。

运算放大器（23）的第一输入端（+）与标准电压（Vref）的供给源连接，第二输入端（-）与电阻（24）连接。运算放大器（23）的输出端与第二晶体管（22）的栅端连接。标准电压施加到第一输入端（+），根据第二输入端（-）和输出端之间的电压差而产生的输出端的电压，导致第二晶体管（22）开启或关闭。标准电压（Vref）可具有与设定亮度对应的值。

运算放大器（23）根据标准电压（Vref）及电阻（24）的电阻值确定输出端电压，确定顺着第一电源电压（VDD）开启的第一晶体管（21）和第二晶体管（22）流通的标准电流（Iref）。

前述的实施例中，图示了标准电流生成电路（141B）体现为P型晶体管的第一晶体管（21）及体现为N型晶体管的第二晶体管（22），但本发明的实施例不局限于此，可以将第一晶体管（21）及第二晶体管（22）体现为其他类型的晶体管，构成与之对应的运算放大器来形成标准电流生成电路（141B）。

伽马电流生成电路（143B）可由标准电流生成电路（141B）和电流镜来启动。伽马电流生成电路（143B）以标准电流（Iref）为基础，可以生成对应于储存器m比特伽马数据的第一至第M伽马电流（Igamma_1至Igamma_M）。伽马电流生成电路（143B）可包括第一至第M电流转换电路（43_1至43_M）。第一至第M电流转换电路（43_1至43_M）各自可包括直联及/或并联的一个以上的晶体管。第一至第M电流转换电路（43_1至43_M）各自可构成标准电流生成电路（141B）和电流镜电路。

伽马数据可能是对应于第一至第N伽马电压（V<0>，…V<N-1>）中一个的m比特（比如，D0至D7的8比特）的数码值。例如，第一电流转换电路（43_1）可接收对应于第一伽马电压（V<0>）的伽马数据，第二电流转换电路（43_2）可接收对应于第4伽马电压（V<3）的伽马数据，第三电流转换电路（43_3）可接收对应于第12伽马电压（V<11）的伽马数据。

图9是根据本发明的一个实施例图示了第一电流转换电路（43_1），也适用于第二至第M电流转换电路（43_2至43_M）。

第一电流转换电路（43_1）可包括第1-1控制线（151a）上连接了栅端的多数第一晶体管（431），根据伽马数据开闭的多数开关（433_1至433_K-1），第1-2控制线（151b）上连接了栅端的多数第二晶体管（437）及第三晶体管（439）。第一电流转换电路（43_1）可包括第1至第K电路部（430_1至430_K）。第1晶体管（431），第2晶体管（437）及第3晶体管（439）各自可体现为P型晶体管。

第一电路部（430_1）可包括栅端与第1-1控制线（151a）连接，位置在第一节点（Q1）和第3晶体管（439）之间，相互直联的一对第一晶体管（431）。第一电路部（430_1）的一对第一晶体管（431）可以有相同的尺寸。第一电路部（430_1）的一对第一晶体管（431）各自可与像素（PX）驱动晶体管有相同的尺寸。

第2电路部（430_2）可包括3个第1晶体管（431）及第1开关（433_1）。第2电路部（430_2）可包括栅端与第1-1控制线（151a）连接，在第一节点（Q1）和第1开关（431_1）之间直联的一对第一晶体管（431）及第一节点（Q1）和第二节点（Q2）之间具有的第一晶体管（431）。第二电路部（430_2）的3个第一晶体管（431）可以有相同的尺寸。第二电路部（430_2）的3个第一晶体管（431）各自可与像素（PX）驱动晶体管有相同的尺寸。第1开关（431_1）根据伽马数据的第一比特（D0）的比特值，可将第1晶体管（431）的输出端子（第2端子）选择性地与第2晶体管（437）或第3晶体管（439）连接。

第3电路部（430_3）可包括3个第1晶体管（431）及第2开关（433_2）。第3电路部（430_3）可包括栅端与第1-1控制线（151a）连接，在第2节点（Q2）和第2开关（433_2）之间直联的一对第一晶体管（431）及第2节点（Q2）和第3节点（Q3）之间具有的一个第一晶体管（431）。第3电路部（430_3）的3个第一晶体管（431）可以有相同的尺寸。第3电路部（430_3）的3个第一晶体管（431）各自可与像素（PX）驱动晶体管有相同的尺寸。第2开关（433_2）根据伽马数据的第2比特（D1）的比特值，可将第1晶体管（431）的输出端子（第2端子）选择性地与第2晶体管（437）或第3晶体管（439）连接。

第4电路部（430_4）可包括3个第1晶体管（431）及第3开关（433_3）。第4电路部（430_4）可包括栅端与第1-1控制线（151a）连接，在第3节点（Q3）和第3开关（433_3）之间直联的一对第一晶体管（431）及第3节点（Q3）。第4电路部（430_4）的一对第一晶体管（431）可以有相同的尺寸。第4电路部（430_4）的一对第一晶体管（431）各自可与像素（PX）驱动晶体管有相同的尺寸。第3开关（433_3）根据伽马数据的第3比特（D2）的比特值，可将第1晶体管（431）的输出端子（第2端子）选择性地与第2晶体管（437）或第3晶体管（439）连接。

第5电路部（430_5）可包括1个第1晶体管（431）及第4开关（433_4）。第5电路部（430_5）的第一晶体管可以是栅端与第1-1控制线（151a）连接，位置在第3节点（Q3）和第4开关（433_4）之间。第5电路部（430_5）的第一晶体管（431）可与像素（PX）驱动晶体管有相同的尺寸。第4开关（433_4）根据伽马数据的第4比特（D3）的比特值，可将第1晶体管（431）的输出端子（第2端子）选择性地与第2晶体管（437）连接。

第6电路部（430_6）可包括1个第1晶体管（431）及第5开关（433_5）。第6电路部（430_6）的第一晶体管可以是栅端与第1-1控制线（151a）连接，位置在第3节点（Q3）和第5开关（433_5）之间。第6电路部（430_6）的第一晶体管（431）的尺寸可能是像素（PX）驱动晶体管的2倍。第5开关（433_5）根据伽马数据的第5比特（D4）的比特值，可将第1晶体管（431）的输出端子（第2端子）选择性地与第2晶体管（437）连接。

第7电路部（430_7）可包括1个第1晶体管（431）及第6开关（433_6）。第7电路部（430_7）的第一晶体管可以是栅端与第1-1控制线（151a）连接，位置在第3节点（Q3）和第6开关（433_6）之间。第7电路部（430_7）的第一晶体管（431）的尺寸可能是像素（PX）驱动晶体管的4倍。第6开关（433_6）根据伽马数据的第6至8比特（D5至D7）中由选择部（170）选择的比特值，可将第1晶体管（431）的输出端子（第2端子）选择性地与第2晶体管（437）连接。

选择部（170）选择第6至8比特（D5至D7）中的一个输出到第7至第K电路部（430_7至430_K）的第6至第K-1开关（433_6至433_K-1）。图9举例图示了选择部（170）选择第6至8比特（D5至D7）中的一个输出到7个电路部。

第8至第K电路部（430_7至430_K）分别与第7电路部相同，因此省略其详细说明。第1至第K-1开关（433_1至433_K-1）可用晶体管来体现。

第2晶体管（437）可包括与第1-2控制线（151b）连接的栅端，通过第1至第K-1开关（433_1至433_K-1）与第1晶体管（431）电气连接的第一端子，及第二端子。通过第2晶体管（437）的第2端子可输出第1伽马电流（Igmma_1）。

第3晶体管（439）可包括与第1-2控制线（151b）连接的栅端，通过第1至第3开关（433_1至433_3）与第1晶体管（431）电气连接的第一端子，及第二端子。第3晶体管（439）的第二端子可与供应与第一电源电压（VDD）不同的电压的电源（例如，第二电源电压（VSS），接地电压等）连接。

再参照图8，标准伽马电流生成电路（145B）可以根据伽马电流生成电路（143B）输出的第一至第M伽马电流（Igamma_1至Igamma_M），生成第一至第M标准伽马电压（VGMA_1至VGMA_M）。标准伽马电流生成电路（145B）可包括第一至第M晶体管（61_1至61_M）对组。

第一至第M晶体管（61_1至61_M）对组分别可用直联的一对晶体管（61a_1/61b_1，…61a_M-1/61b_M-1，.61a_M/61b_M）来体现。晶体管（61a_1至61a_M）分别可包括与第2-1至第2-M控制线中（153_1至153_M）对应的控制线连接的栅端，伽马电流生成电路（143B）及与栅端连接的第一端子，及第二端子。晶体管（61b_1至61b_M）分别可包括栅端，与栅端连接的第一端子，及第二端子。晶体管（61b_1至61b_M）的第一端子可与晶体管（61a_1至61a_M）中对应的一个第二端子连接。晶体管（61b_1至61b_M）的第二端子可与供应与第一电源电压（VDD）不同的电压的电源（例如，第二电源电压（VSS），接地电压等）连接。

晶体管（61a_1/61b_1，…61a_M-1/61b_M-1，.61a_M/61b_M）对组各个尺寸可以相同。晶体管（61a_1/61b_1，…61a_M-1/61b_M-1，.61a_M/61b_M）对组的尺寸可与像素（PX）驱动晶体管尺寸相同。晶体管（61_1至61_M）各自的栅端电压可以是第一至第M标准电压（VGMA_1至VGMA_M）。晶体管（61a_1至61a_M）各自的栅端可以与伽马电压生成电路连接。

图8的实施例中，一对晶体管（61a_1/61b_1，…61a_M-1/61b_M-1，.61a_M/61b_M）体现为N型晶体管。另外的例子中，晶体管（61a_1至61a_M）各自体现为N型晶体管，晶体管（61b_1至61b_M）各自体现为P型晶体管。此时，晶体管（61b_1至61b_M）分别可包括栅端，第一段子，及与栅端连接的第二端子。晶体管（61b_1至61b_M）的第二端子可与供应与第一电源电压（VDD）不同的电压的电源（例如，第二电源电压（VSS），接地电压等）连接。

以往的伽马电路通过测量伽马特性，生成任意电压设定的伽马电压，根据工艺变动所引起的显示装置特性变化，伽马调整成为必需。本发明的实施例子是通过将伽马电路的晶体管与像素的驱动晶体管在同一块基板上用相同的工艺生产，利用与驱动晶体管相搭配的晶体管体现伽马电路。因此，无论工艺上发生的变化如何，都可以准确体现显示装置所要求的伽玛特性，不用测量伽玛特性，设定伽玛电压。此外，本发明的实施例可以利用标准电流生成电路对亮度进行全方位调整，从而能简单地生成和调整内含伽马信息的伽马电流(Igamma)。

本详单主要以有限的实施例来说明，但在本发明范围内可以实施多种案例。虽然没有说明，但均等的手段也是可以与本发明相结合。因此，本发明真正的保护范围应该根据下列专利请求范围而定。

Claims (2)

1.一种适用于micro LED的数据驱动电路，其特征在于，包含生成对应设定亮度的标准电流的标准电流生成电路；所述标准电流生成电路和电流镜，包含尺寸不同的多数晶体管，将所述标准电流转换成第一至第M伽马电流输出的伽马电流生成电路；将所述第一至第M伽马电流转换成第一至第M标准伽马电压的标准伽马电压生成电路；将所述第一至第M标准伽马电压转换成第一至第M伽马缓冲电压的伽马电压生成电路；及根据所述第一至第M伽马缓冲电压的分配生成第一至第N伽马电压的分配部；

所述伽马电流生成电路是包含输出第一至第M伽马电流的第一至第M晶体管的适用于micro LED的数据驱动电路；

第一至第M晶体管是分别由串联及/或并联的相同或不同尺寸的一个以上晶体管组成；

所述标准伽马电压生成电路是包含第一至第M晶体管，所述第一至第M晶体管具有与像素的驱动晶体管相同尺寸。

2.根据权利要求1所述的适用于micro LED的数据驱动电路，其特征在于，所述第一至第M晶体管各自的栅电压为所述第一至第M标准伽马电压。

Images