KR102249440B1 - 디지털 감마 보정 표시장치 및 이의 구동 방법 - Google Patents

디지털 감마 보정 표시장치 및 이의 구동 방법 Download PDF

Info

Publication number
KR102249440B1
KR102249440B1 KR1020190092000A KR20190092000A KR102249440B1 KR 102249440 B1 KR102249440 B1 KR 102249440B1 KR 1020190092000 A KR1020190092000 A KR 1020190092000A KR 20190092000 A KR20190092000 A KR 20190092000A KR 102249440 B1 KR102249440 B1 KR 102249440B1
Authority
KR
South Korea
Prior art keywords
bits
bit
pixel
image data
light emitting
Prior art date
Application number
KR1020190092000A
Other languages
English (en)
Other versions
KR20210014015A (ko
Inventor
이재훈
장진웅
Original Assignee
주식회사 사피엔반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 사피엔반도체 filed Critical 주식회사 사피엔반도체
Priority to KR1020190092000A priority Critical patent/KR102249440B1/ko
Publication of KR20210014015A publication Critical patent/KR20210014015A/ko
Application granted granted Critical
Publication of KR102249440B1 publication Critical patent/KR102249440B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 디지털 감마 보정 방식을 통해 구현되는 표시장치에 관한 것이다. 본 발명의 표시장치는 화소를 포함하는 화소부 및 y 비트의 제1 영상데이터를 n 비트(n > y 인 자연수)의 제2 영상데이터로 변환하고, 제2 영상데이터에 대응하는 감마전압을 기초로 PWM 신호를 생성하여 화소로 출력하는 PWM 구동부를 포함하고, PWM 구동부는, x 비트의 영역 비트를 기초로 상기 n 비트에 대응하는 2n개의 계조를 2x개의 하위 영역으로 구분하고, 하위 영역 각각에 대하여 y 비트를 기초로 제2 영상 데이터로 변환한다.

Description

디지털 감마 보정 표시장치 및 이의 구동 방법{Digital Gamma Correction Display and the Driving Method thereof}
본 발명은 디지털 감마 보정 방식을 통해 구현되는 표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하는 표시장치에 대한 요구가 증가하고 있으며, 액정 표시장치(Liquid Crystal Display Device-), 플라즈마 표시장치(Plasma Display Device), 유기발광 표시장치(Organic Light Emitting Display Device) 등과 같은 다양한 유형의 표시 장치가 활용되고 있다. 최근 마이크로 발광 다이오드(μLED)를 이용한 표시장치(이하, "마이크로 표시장치"라고 함)에 대한 관심도 높아지고 있다.
마이크로 발광 다이오드(μLED) 등을 이용한 표시장치의 경우 PWM 구동 방식 등 디지털 구동 방식이 높은 점유율로 적용 중이며, 수율 및 구동 회로의 단순화가 가능하여 소형 방식에서도 확대 적용이 예상된다.
디지털 구동 방식에서 사람의 시각적 특성에 적합한 이미지 구현을 위해서는 기존 아날로그 방식과 다르게 LUT 등을 활용한 디지털 감마(Digital Gamma) 보정 방식이 주로 사용되게 된다.
한편, 디지털 감마 보정 방식의 경우, 통상적으로 r=2.2~2.4 설정이 필요하게 되는데, 이를 위하여 다수의 비트(bit) 확장이 요구된다. 이에 따라, 하드웨어(H/W)의 확장을 최소화 할 수 있는 방법이 필요하다.
본 발명은 상술한 필요성에 따른 것으로, 확장된 비트(Bit)를 최소화하기 위하여 확장된 비트(Bit)의 일부를 영역을 배정하기 위한 영역 비트(RB; Range Bit)로 활용하는 표시장치 및 이의 구동 방법을 제공하는 것을 목적으로 한다.
그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시예에 따른 표시장치는, 화소를 포함하는 화소부; 및 y 비트의 제1 영상데이터를 n 비트(n > y 인 자연수)의 제2 영상데이터로 변환하고, 상기 제2 영상데이터에 대응하는 감마전압을 기초로 PWM 신호를 생성하여 상기 화소로 출력하는 PWM 구동부;를 포함하고, 상기 PWM 구동부가, x 비트의 영역 비트를 기초로 상기 n 비트에 대응하는 2n개의 계조를 2x개의 하위 영역으로 구분하고, 상기 하위 영역 각각에 대하여 상기 y 비트를 기초로 제2 영상 데이터로 변환할 수 있다.
또한, 상기 하위 영역은 상기 2n 개의 계조 중 저계조 영역으로 갈수록 적은 수의 계조수를 포함하도록 설정될 수 있다.
또한, 상기 x 비트 및 상기 y 비트의 비트 수 합은 상기 n 비트의 비트 수보다 작은 것을 특징으로 할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 구동단과 화소부의 하드웨어(H/W)를 효과적으로 축소하는 것이 가능할 수 있다.
또한, 본 발명의 일 실시예에 따르면, 구동단에서 화소 회로 쪽으로 전달하여야 하는 데이터(Data)의 감소로 BW(band width)의 증가를 억제하는 것이 가능할 수 있다.
특히, 메모리를 내장한 화소 회로에 소요되는 메모리의 용량 감소가 가능하다는 장점이 있다.
물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 제조 공정을 개략적으로 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 표시장치를 개략적으로 나타낸 도면이다.
도 3은 도 2에 도시된 표시장치의 화소의 일 예이다.
도 4는 본 발명의 일 실시예에 따른 PWM 구동부의 구성요소를 설명하기 위한 블록도이다.
도 5는 비트 확장이 필요한 이유 및 비트 확장 시 영역 비트가 영역을 구분하는 기준을 설명하기 위한 도면이다.
도 6a 및 도 6b는 본 발명의 일 실시예에 따른 감마보정을 위한 비트 확장을 설명하기 위한 도면이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. 또한, 이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, X와 Y가 연결되어 있다고 할 때, X와 Y가 전기적으로 연결되어 있는 경우, X와 Y가 기능적으로 연결되어 있는 경우, X와 Y가 직접 연결되어 있는 경우를 포함할 수 있다. 여기에서, X, Y는 대상물(예를 들면, 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)일 수 있다. 따라서, 소정의 연결 관계, 예를 들면, 도면 또는 상세한 설명에 표시된 연결 관계에 한정되지 않고, 도면 또는 상세한 설명에 표시된 연결 관계 이외의 것도 포함할 수 있다.
X와 Y가 전기적으로 연결되어 있는 경우는, 예를 들어, X와 Y의 전기적인 연결을 가능하게 하는 소자(예를 들면, 스위치, 트랜지스터, 용량소자, 인덕터, 저항소자, 다이오드 등)가, X와 Y 사이에 1개 이상 연결되는 경우를 포함할 수 있다.
X와 Y가 기능적으로 연결되어 있는 경우는, X로부터 출력된 신호가 Y에 전달되는 경우처럼 X와 Y의 기능적인 연결을 가능하게 하는 회로(예를 들면, 논리회로(OR 게이트, 인버터 등), 신호 변환 회로(AD 변환회로, 감마 보정회로 등), 전위 레벨 변환 회로(레벨 쉬프터 회로 등), 전류 공급 회로, 증폭회로(신호 진폭 또는 전류량 등을 크게 할 수 있는 회로), 신호 생성 회로, 기억 회로(메모리 등) 등이, X와 Y 사이에 1개 이상 연결되는 경우를 포함할 수 있다.
이하의 실시예에서, 소자 상태와 연관되어 사용되는 "온(ON)"은 소자의 활성화된 상태를 지칭하고, "오프(OFF)"는 소자의 비활성화된 상태를 지칭할 수 있다. 소자에 의해 수신된 신호와 연관되어 사용되는 "온"은 소자를 활성화하는 신호를 지칭하고, "오프"는 소자를 비활성화하는 신호를 지칭할 수 있다. 소자는 높은 전압 또는 낮은 전압에 의해 활성화될 수 있다. 예를 들어, P타입 트랜지스터는 낮은 전압에 의해 활성화되고, N타입 트랜지스터는 높은 전압에 의해 활성화된다. 따라서, P타입 트랜지스터와 N타입 트랜지스터에 대한 "온" 전압은 반대(낮음 대 높음) 전압 레벨임을 이해해야 한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 제조 공정을 개략적으로 나타낸 도면이다.
도 1을 참조하면, 일 실시예에 따른 표시장치(30)는 발광소자 어레이(10) 및 구동회로 기판(20)을 포함할 수 있다. 발광소자 어레이(10)는 구동회로 기판(20)과 결합할 수 있다. 표시장치(30)는 마이크로 표시장치일 수 있다.
발광소자 어레이(10)는 복수의 발광소자들을 포함할 수 있다. 발광소자는 발광다이오드(LED)일 수 있다. 발광소자는 마이크로 발광다이오드(LED)일 수 있다. 발광소자는 마이크로 내지 나노 단위 크기의 발광다이오드(LED)일 수 있다. 반도체 웨이퍼(SW) 상에 복수의 발광다이오드들을 성장시킴으로써 적어도 하나의 발광소자 어레이(10)들이 제조될 수 있다. 따라서, 발광다이오드를 개별적으로 구동회로 기판(20)에 이송할 필요없이 발광소자 어레이(10)를 구동회로 기판(20)과 결합함으로써 표시장치(30)가 제조될 수 있다.
구동회로 기판(20)은 발광소자 어레이(10) 상의 발광다이오드 각각에 대응하며 발광다이오드를 독립적으로 제어하는 화소회로가 배열된 Si-CMOS 기판일 수 있다. 화소회로는 적어도 하나의 트랜지스터 및 적어도 하나의 커패시터를 포함할 수 있다.
마이크로 발광다이오드는 1000
Figure 112019077860024-pat00001
이상의 높은 처리 온도를 요하며, 구동회로 기판(20)의 트랜지스터 상부에 직접 성장 및 패터닝할 수 없다. 본 발명의 실시예는 발광소자 어레이(10)와 구동회로 기판(20) 상의 화소회로 어레이를 각각 형성한 후 결합함으로써, 발광소자 어레이(10)의 발광다이오드와 구동회로 기판(20)의 화소회로가 전기적으로 연결되어 화소(PX)를 구성할 수 있다. 이때 화소회로 어레이와 발광다이오드 어레이의 정확한 배열이 중요하다.
도 2는 본 발명의 일 실시예에 따른 표시장치를 개략적으로 나타낸 도면이다. 도 2를 참조하면, 표시장치(30)는 화소부(110) 및 구동부(120)를 포함할 수 있다.
화소부(110)는 1 내지 2y 계조 레벨을 표시할 수 있는 y 비트 디지털 영상데이터를 사용하여 영상을 표시할 수 있다. 화소부(110)는 영상을 표시하는 표시 영역에 배치될 수 있다. 화소부(110)는 소정 패턴, 예를 들어, 매트릭스 형, 지그재그 형 등 다양한 패턴으로 배열된 복수의 화소(PX)들을 포함할 수 있다. 화소(PX)는 하나의 색을 방출하며, 예를 들어, 적색, 청색, 녹색, 백색 중 하나의 색을 방출할 수 있다. 화소(PX)는 적색, 청색, 녹색, 백색 외의 다른 색을 방출할 수도 있다.
화소(PX)는 발광소자를 포함할 수 있다. 발광소자는 자발광소자일 수 있다. 예를 들어, 발광소자는 무기 발광다이오드(LED)일 수 있다. 발광소자는 마이크로 발광다이오드(LED)일 수 있다. 발광소자는 단일 피크 파장을 발광하거나, 복수의 피크 파장을 발광할 수 있다.
화소(PX)는 발광소자와 연결된 화소회로를 더 포함할 수 있다. 화소회로는 적어도 하나의 트랜지스터 및 적어도 하나의 커패시터 등을 포함할 수 있다. 화소회로는 기판상의 반도체 적층 구조에 의해 구현될 수 있다. 트랜지스터는 CMOS 트랜지스터일 수 있다.
화소(PX)는 프레임 단위로 동작할 수 있다. 각 프레임은 데이터 기입 기간 및 발광 기간을 포함할 수 있다. 데이터 기입 기간에 소정 비트의 디지털 데이터가 화소(PX)에 인가되어 저장될 수 있다. 발광 기간에 저장된 소정 비트의 디지털 데이터가 클럭 신호에 동기되어 판독되고, 디지털 데이터는 PWM 신호로 변환되어 화소(PX)는 계조를 표현할 수 있다.
화소부(110)에는 화소(PX)들에 PWM 신호를 인가하는 펄스선들(PL1-PLm)이 포함될 수 있다. 화소부(110)에는 화소(PX)들에 발광제어신호를 인가하는 발광제어선들이 더 포함될 수 있다. 발광제어선들은 동일 행에 배열된 화소들(PX)에 연결될 수 있다.
구동부(120)는 화소부(110) 주변의 비표시 영역에 구비되고, 화소부(110)를 구동 및 제어할 수 있다. 구동부(120)는 제어부(121), PWM 구동부(122), 전원 공급부(123) 및 전류 공급부(124)를 포함할 수 있다.
제어부(121)의 제어에 따라, PWM 구동부(122)는 펄스선들(PL1-PLm)에 대하여 차례로 PWM 신호를 인가하고, 전류 공급부(124)는 각 화소(PX)에 전류(Iref)를 인가할 수 있다. 화소(PX)들은 PWM 구동부(122)를 통해 수신되는 PWM 신호에 상응하는 밝기로 발광한다.
PWM 구동부(122)는 y 비트의 제1 영상데이터를 n 비트(n > y 인 자연수)의 제2 영상데이터로 변환하고, 제2 영상데이터에 대응하는 감마전압을 기초로 PWM 신호를 생성하여 펄스선들(PL1-PLm) 중 해당 펄스선으로 출력할 수 있다.
PWM 구동부(122)는 2n개의 계조 레벨들 중 화소(PX)의 구동트랜지스터의 특성 데이터에 대응하는 제1 제어데이터와 2y개의 계조 레벨들 중 구동트랜지스터의 특성 데이터에 대응하는 제2 제어데이터의 관계를 기초로, 제1 영상데이터를 제2 영상데이터로 변환할 수 있다.
전원 공급부(123)는 외부의 전원 및/또는 내부의 전원을 인가받아 각 구성요소들의 동작에 필요한 다양한 레벨의 전압으로 변환하고, 제어부(121)로부터 입력되는 전원제어신호에 따라 해당 전압을 화소부(110)로 공급할 수 있다. 전원 공급부(123)는 제1 전원전압(VDD)을 생성하여 화소부(110)에 인가할 수 있다.
제어부(121), PWM 구동부(122), 전원공급부(123) 및 전류공급부(124)는 각각 별개의 집적 회로 칩 또는 하나의 집적 회로 칩의 형태로 형성되어 화소부(110)가 형성된 기판 위에 직접 장착되거나, 연성인쇄회로필름(flexible printed circuit film) 위에 장착되거나 TCP(tape carrier package)의 형태로 기판에 부착되거나, 기판에 직접 형성될 수도 있다.
도 3은 도 2에 도시된 표시장치의 화소의 일 예이다.
발광소자 어레이(10)는 화소부(110)에 배치된 복수의 화소(PX)들을 포함한다. 각 화소(PX)는 화소회로, 및 화소회로에 연결된 표시요소로서, 발광다이오드(LED)를 포함한다. 화소회로는 트랜지스터(T1)를 포함할 수 있다. 각 화소(PX)는 발광다이오드(LED)를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. 제1트랜지스터(T1)는 박막 트랜지스터로 구현될 수 있다.
트랜지스터(T1)는 구동 트랜지스터로서, PWM 신호에 대응하여 발광다이오드(LED)를 흐르는 구동 전류를 제어할 수 있다. 발광다이오드(LED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 3은 화소회로가 1개의 트랜지스터와 1개의 발광다이오드(LED)를 포함하는 것을 설명하고 있으나, 본 발명은 이에 한정되지 않는다. 화소회로는 발광제어를 위해 발광제어신호에 의해 온오프되는 트랜지스터 및 트랜지스터의 전압과 구동전압선에 공급되는 전원 전압 간의 차이에 해당하는 전압을 저장하기 위한 커패시터를 더 포함할 수 있다. 트랜지스터의 개수 및 커패시터의 개수는 화소회로의 설계에 따라 다양하게 변경될 수 있음은 물론이다. 또한, 도 3은 화소회로가 P타입 트랜지스터로 구현된 예를 도시하였으나, 본 발명의 실시예는 이에 한정되지 않고, N타입 트랜지스터 또는 P타입 및 N타입 트랜지스터가 혼용된 화소회로로 구현될 수 있다.
도 4는 본 발명의 일 실시예에 따른 PWM 구동부의 구성요소를 설명하기 위한 블록도이다.
도 4를 참조하면, PWM 구동부(122)는 그레이 영역 선택부(1221), 감마 전압 생성부(1222) 및 PWM 펄스 생성부(1224)를 포함할 수 있다. 본 발명의 일 실시예에 따르면, PWM 구동부(122)는 메모리(1223)를 더 포함할 수 있으나, 이에 한정하지 않고, 메모리(1223)는 화소부(110)의 화소에 포함된 구성일 수 있다.
본 발명의 일 실시예에 따른 그레이 영역 선택부(1221)는 y 비트의 제1 영상 데이터를 n 비트의 제2 영상데이터로 확장하기 위한 x 개의 확장 비트(bit)에 대한 정보를 포함할 수 있다.
이때, x 개의 확장 비트는 영역 비트(RB; range bit)일 수 있다. 구체적으로, 영역 비트는 n 비트의 영역을 y 비트 크기인 2x개의 영역으로 구분(eg, n>y)하기 위한 추가 비트일 수 있다. 예를 들어, x= 2, y= 8, n= 16(eg. x+y <n)일 때, 16(n) 비트는 4(2x)개의 8(y) 비트의 영역으로 구분될 수 있다.
감마 전압 생성부(1222)는 입력데이터에 적용할 감마전압을 생성하여 출력할 수 있다. 구체적으로 감마전압 생성부(1222)는 제2 영상 데이터 비트수(n)에 대응하는 계조 레벨(입력데이터)과 감마전압(출력데이터)의 관계를 정의하는 감마그래프를 기초로 감마전압을 생성할 수 있다.
즉, 감마 전압 생성부(1222)는 감마그래프를 기초로 n 비트 중 일부 y 비트 영역 내 계조 레벨 정보에 대응하는 감마전압을 선택하여 출력할 수 있다.
PWM 펄스 생성부(1224)는 감마 전압 생성부(1222)로부터 수신한 감마 전압 및 그레이 표현을 위한 y 비트 기초로 n 비트 영상 데이터에 대한 PWM 신호를 생성할 수 있다.
도 5는 비트 확장이 필요한 이유 및 비트 확장 시 영역 비트가 영역을 구분하는 기준을 설명하기 위한 도면이다.
통상적으로 표시부에 표현되는 영상 정보는 실제로 눈으로 느낄 때 좀 더 어둡게 보이기 때문에 영상의 값을 좀 더 높게 출력하여 원래 표시하고자 하는 영상을 표시한다.　이때, 영상 출력 값을 높이는 비율인 감마(Gamma) 값은 도 5와 같이 2.2일 때 가장 근접한 값으로 알려져 있다. 즉, 상술한 감마 보정을 수행하기 위해서 높은 해상도의 그레이 표현이 필요하며, 이에 따라 비트의 확장(예로, 8비트에서 16비트로 확장)이 필요하다.
도 5를 참조하면, 디지털 그레이 스케일이 저계조 영역(A)인 경우, 그레이 스케일이 증가함에 따라 상대 휘도(relative luminance)의 증가량이 선형(linear; r=1)에 크게 못 미친다. 즉, 그레이 스케일이 낮은 저계조 영역(A)의 경우, 고해상도가 필수로 적용되어야 하며, 스케일 증가에 따른 상대 휘도 증가량이 선형(r=1)인 경우보다 높은 고계조 영역의 경우, 고해상도 적용이 필수적이지 않을 수 있다.
이에 따라, 비트 확장에 따른 하드웨어 증가를 최소화하면서, 고해상도를 구현하기 위해 본 발명의 표시장치는 도 6a 및 6b와 같은 방법을 적용할 수 있다.
도 6a 및 도 6b는 본 발명의 일 실시예에 따른 감마보정을 위한 비트 확장을 설명하기 위한 도면이다.
구체적으로 도 6a는, 16 비트의 계조(216=65536)를 근사적으로 표현하기 위해 4개의 영역으로 영역 구분을 수행하는 예시를 도시한다.
본 발명의 일 실시예에 따른 표시장치(30)는 가장 저계조 영역부터 고계조 영역까지 각각 영역 비트(RB)의 00, 01, 10, 11에 할당할 수 있다. 예를 들어, 11에 할당된 영역은 32768~65536 계조이고, 10에 할당된 영역은 16384~32767 계조이고, 01에 할당된 영역은 8192~16383 계조이고, 00에 할당된 영역은 1~8191 계조일 수 있으나 이는 일 예에 불과하다. 즉, 상술한 예시는 저계조 영역에 더 높은 해상도를 구현하기 위해 저계조로 갈수록 1/2의 계조수 범위로 영역을 할당하였으나(11에 대응하는 영역은 전체 계조수의 1/2 할당, 10 에 대응하는 영역은 전체 계조수의 1/4 할당, 01 에 대응하는 영역은 전체 계조수의 1/8 할당, 00에 대응하는 영역은 전체 계조수의 1/16 할당) 설정에 따라 계조수 범위는 변경될 수 있음은 물론이다.
도 6b는 본 발명의 일 실시예에 따른 표시장치(30)가 영역 비트(RB; range bit) 및 그레이 표현 비트(8비트)를 이용하여 16비트로 변환하는 예시를 설명하기 위한 도면이다.
일 실시예에 따르면, 영역 비트는 2개의 비트일 수 있고, 변환될 16비트의 영역을 4(22)개의 영역으로 구분할 수 있다. 각각의 영역에서 각각 8 비트가 그레이 표현을 위해 사용될 수 있다. 예를 들어, 영역 비트 00에 할당된 영역은 bit 0 ~ bit 7일 수 있고, 해당 범위 내에서 8 비트(256 계조)가 각각 그레이 표현을 수행할 수 있다. 마찬가지로 영역 비트 01에 할당된 영역은 bit 3 ~ bit 10일 수 있고, 해당 범위 내에서 8 비트(256 계조)가 각각 그레이 표현을 수행할 수 있다.
즉, 상술한 방법에 따르면 각각의 영역에서 8비트(256 계조)의 그레이 표현이 가능하고, 특히 저계조 영역에서는 10비트(영역 비트 포함)만으로 16비트를 통한 그레이 표현에 근사하게 구현할 수 있다.
본 명세서에서는 본 발명을 한정된 실시예를 중심으로 설명하였으나, 본 발명의 범위 내에서 다양한 실시예가 가능하다. 또한, 설명되지는 않았으나, 균등한 수단도 또한 본 발명에 그대로 결합되는 것이라 할 것이다. 따라서 본 발명의 진정한 보호범위는 아래의 특허청구범위에 의하여 정해져야 할 것이다.

Claims (3)

  1. 화소를 포함하는 화소부; 및
    y 비트의 제1 영상데이터를 n 비트(n > y 인 자연수)의 제2 영상데이터로 변환하고, 상기 제2 영상데이터에 대응하는 감마전압을 기초로 PWM 신호를 생성하여 상기 화소로 출력하는 PWM 구동부;를 포함하고,
    상기 PWM 구동부가,
    x 비트의 영역 비트를 기초로 상기 n 비트에 대응하는 2n개의 계조를 2x개의 하위 영역으로 구분하고, 상기 하위 영역 각각에 대하여 상기 y 비트를 기초로 제2 영상 데이터로 변환하고,
    상기 하위 영역에는, 상기 n 비트에 대응하는 전체 계조수 범위에서 기 할당된 계조수 범위가 제외된 나머지 계조수 범위의 1/2에 대응하는 영역이, 고계조 영역으로부터 저계조 영역의 순서로 할당되는, 표시장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 x 비트 및 상기 y 비트의 비트 수 합은 상기 n 비트의 비트 수보다 작은 것을 특징으로 하는, 표시장치.
KR1020190092000A 2019-07-29 2019-07-29 디지털 감마 보정 표시장치 및 이의 구동 방법 KR102249440B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190092000A KR102249440B1 (ko) 2019-07-29 2019-07-29 디지털 감마 보정 표시장치 및 이의 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190092000A KR102249440B1 (ko) 2019-07-29 2019-07-29 디지털 감마 보정 표시장치 및 이의 구동 방법

Publications (2)

Publication Number Publication Date
KR20210014015A KR20210014015A (ko) 2021-02-08
KR102249440B1 true KR102249440B1 (ko) 2021-05-10

Family

ID=74560366

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190092000A KR102249440B1 (ko) 2019-07-29 2019-07-29 디지털 감마 보정 표시장치 및 이의 구동 방법

Country Status (1)

Country Link
KR (1) KR102249440B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102721546B1 (ko) * 2022-12-27 2024-10-23 엘지전자 주식회사 디스플레이 모듈 및 이를 포함하는 영상표시장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039490A (ja) * 2003-07-18 2005-02-10 Toshiba Corp 映像信号処理装置及び映像信号処理方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039490A (ja) * 2003-07-18 2005-02-10 Toshiba Corp 映像信号処理装置及び映像信号処理方法

Also Published As

Publication number Publication date
KR20210014015A (ko) 2021-02-08

Similar Documents

Publication Publication Date Title
US11605337B2 (en) Pixel driving circuit
CN111602191B (zh) 像素和包括该像素的显示装置
US20060220578A1 (en) Organic light emitting display and method of driving the same
KR102147402B1 (ko) 화소 및 이를 포함하는 마이크로 표시장치
US11645971B2 (en) Light emitting diode package and display apparatus including the same
KR102131266B1 (ko) 화소 및 이를 포함하는 표시장치
CN111179819A (zh) 一种像素及包括此像素的micro LED显示装置
KR101230311B1 (ko) 표시 장치 및 그의 구동 방법
KR102249440B1 (ko) 디지털 감마 보정 표시장치 및 이의 구동 방법
JP2022145663A (ja) 発光型ｌｅｄ表示デバイス
KR102257302B1 (ko) 표시장치
CN111179818A (zh) 一种micro LED显示装置
US11705059B2 (en) Display device
KR102256737B1 (ko) 화소 및 이를 포함하는 표시장치
KR102260511B1 (ko) 픽셀 및 이를 포함하는 표시장치
KR102399370B1 (ko) 화소 및 이를 포함하는 표시장치
US12190796B2 (en) Pixel and display device
US12062328B2 (en) Pixel driving circuit and display device
US20240282229A1 (en) Pixel and display device
KR102750508B1 (ko) 구동 방식이 융합된 디스플레이 장치
TW202503721A (zh) 具有脈衝寬度調變訊號的轉換和偏移之發光二極體封裝及相關方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20190729

PA0201 Request for examination
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200825

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210416

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20210430

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20210503

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20240327

Start annual number: 4

End annual number: 4