KR102260511B1 - 픽셀 및 이를 포함하는 표시장치 - Google Patents

픽셀 및 이를 포함하는 표시장치 Download PDF

Info

Publication number
KR102260511B1
KR102260511B1 KR1020190139742A KR20190139742A KR102260511B1 KR 102260511 B1 KR102260511 B1 KR 102260511B1 KR 1020190139742 A KR1020190139742 A KR 1020190139742A KR 20190139742 A KR20190139742 A KR 20190139742A KR 102260511 B1 KR102260511 B1 KR 102260511B1
Authority
KR
South Korea
Prior art keywords
signal
voltage
voltage signal
pixel
value
Prior art date
Application number
KR1020190139742A
Other languages
English (en)
Other versions
KR20210036232A (ko
Inventor
이재훈
장진웅
Original Assignee
주식회사 사피엔반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 사피엔반도체 filed Critical 주식회사 사피엔반도체
Priority to US17/763,429 priority Critical patent/US11817041B2/en
Priority to PCT/KR2020/012331 priority patent/WO2021060751A1/ko
Priority to EP20869701.1A priority patent/EP3971877A4/en
Publication of KR20210036232A publication Critical patent/KR20210036232A/ko
Application granted granted Critical
Publication of KR102260511B1 publication Critical patent/KR102260511B1/ko
Priority to US18/464,429 priority patent/US12080227B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 실시예들은 픽셀 및 이를 포함하는 표시장치에 관한 것이다. 본 발명의 표시장치는 복수의 픽셀을 포함하는 표시부, 제1 전압 신호 및 제2 전압 신호를 생성하는 신호제어부, 픽셀 각각에 연결되어 컬럼(column) 라인을 통해 픽셀로 제1 전압 신호를 전달하는 컬럼 드라이버 및 픽셀 각각에 연결되어 로우(row) 라인을 통해 픽셀로 제2 전압 신호를 전달하는 로우 드라이버를 포함하고, 신호제어부는 픽셀의 비발광 기간에 제2 전압 신호의 전압 레벨이 기설정된 레벨값 이상 상승하도록 제2 전압 신호를 생성한다.

Description

픽셀 및 이를 포함하는 표시장치{Pixel and Display comprising pixels}
본 실시예들은 픽셀 및 이를 포함하는 표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하는 표시장치에 대한 요구가 증가하고 있으며, 액정 표시장치(Liquid Crystal Display Device), 플라즈마 표시장치(Plasma Display Device), 유기발광 표시장치(Organic Light Emitting Display Device) 등과 같은 다양한 유형의 표시 장치가 활용되고 있다. 최근 마이크로 발광 다이오드(μLED)를 이용한 표시장치(이하, "마이크로 표시장치"라고 함)에 대한 관심도 높아지고 있다.
VR(Virtual Reality), AR(Augmented Reality), MR(Mixed Reality) 기술을 위해 우수한 표시장치 특성이 요구되면서, micro LED on Silicon 또는 AMOLED on 실리콘(Silicon)의 개발이 증가 추세이며, 특히 고해상도 구현을 위하여 픽셀 사이즈 최소화에 대한 요구가 증가하고 있다.
이에 반도체에 픽셀(Pixel) 회로를 구성하는 경우, 픽셀 회로와 라인 간 연결되는 접점의 수가 많을수록 전사(Pick & Place) 수율 및 효율이 감소하게 되고 대형 사이즈 표시장치의 구현이 어려울 수 있다. 이에 전사(Pick & Place)의 효율을 향상시키기 위해서 필요한 접점 수를 최소화하기 위한 표시장치 구조를 위한 연구가 진행되고 있다.
한편, 종래에는 픽셀 회로에 신호와 파워가 분리되어 입력되고, 파워 온(Power on) 이후 지속적으로 전원이 공급됨으로, 픽셀 회로의 스태틱(Static) 전류는 지속적으로 흐르게 구성되어 있다. 즉, 종래의 픽셀 회로는 스태틱(Static) 전류를 소모하는 구조로 구현되어 있어서, 높은 해상도에서 전력 소비를 급격하게 증가시키는 요인이 된다는 문제점이 있다.
본 발명은 상술한 필요성에 따른 것으로, 픽셀 회로에서 소비 전력을 최적화할 수 있는 구동 방법을 이용하는 표시장치를 제공하는 것을 목적으로 한다.
또한, 본 발명은 픽셀 회로에 대한 접점의 수를 감소시키기 위한 표시장치를 제공하는 것을 목적으로 한다.
그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시 예에 따른 표시장치에 있어서, 복수의 픽셀을 포함하는 표시부; 제1 전압 신호 및 제2 전압 신호를 생성하는 신호제어부; 상기 픽셀 각각에 연결되어 컬럼(column) 라인을 통해 상기 픽셀로 상기 제1 전압 신호를 전달하는 컬럼 드라이버; 및 상기 픽셀 각각에 연결되어 로우(row) 라인을 통해 상기 픽셀로 상기 제2 전압 신호를 전달하는 로우 드라이버;를 포함하고, 상기 신호제어부는 상기 픽셀의 비발광 기간에 상기 제2 전압 신호의 전압 레벨이 기설정된 레벨값 이상 상승하도록 상기 제2 전압 신호를 생성할 수 있다.
또한, 상기 제1 전압 신호는 전원 전압에 제1 신호가 중첩된 것이고, 상기 제2 전압 신호는 접지 전압에 제2 신호가 중첩된 것일 수 있다.
또한, 상기 제1 신호는 아날로그 데이터 신호이고, 상기 제2 신호는 스위치 클락 신호이고, 상기 신호제어부는 기설정된 듀티비(duty ratio)를 기초로 상기 픽셀의 비발광 기간에 상기 제2 전압 신호의 전압 레벨이 기설정된 레벨값 이상 상승하도록 상기 제2 전압 신호를 생성할 수 있다.
또한, 상기 제1 신호는 데이터 생성을 위한 신호이고, 상기 제2 신호는 클락 생성 신호이고, 상기 신호제어부는 상기 기설정된 듀티비(duty ratio)를 기초로 상기 픽셀의 비발광 기간에 상기 제2 전압 신호의 전압 레벨이 기설정된 레벨값 이상 상승하도록 상기 제2 전압 신호를 생성할 수 있다.
또한, 상기 기설정된 레벨값은 상기 제1 전압 신호의 최소 레벨 값 미만이고, 상기 제2 전압 신호의 최대 레벨 값 이상일 수 있다.
또한, 상기 비발광 기간은 상기 픽셀의 프레임 기간 중 데이터 기입 기간 및 발광 기간을 제외한 기간일 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 감소된 접점을 통해 구현된 표시장치에서 스태틱(Static) 파워를 최소화할 수 있다.
또한, 본 발명에 따르면, 전압 신호의 변화를 이용하여 픽셀 회로의 초기화가 가능할 수 있다.
물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 제조 공정을 개략적으로 나타낸 도면이다.
도 2는 종래의 픽셀회로에 연결되는 접점을 설명하기 위한 표시장치의 구성요소를 도시한다.
도 3은 4개의 접점을 이용한 아날로그 구동 픽셀회로의 타이밍 다이어그램을 도시한다.
도 4는 본 발명의 일 실시예에 따른 표시장치의 구성요소를 개략적으로 도시한 블록도이다.
도 5는 본 발명의 일 실시예에 따른 신호제어부의 구성요소를 설명하기 위한 블록도이다.
도 6은 본 발명의 일 실시예에 따른 픽셀회로에 연결되는 접점이 감소된 표시장치를 도시한다.
도 7은 본 발명의 일 실시예에 따른 표시장치의 아날로그 구동 픽셀 회로의 타이밍 다이어그램을 도시한다.
도 8은 본 발명의 일 실시예에 따른 전력 소비를 최소화하는 표시장치의 아날로그 구동 픽셀 회로의 타이밍 다이어그램을 도시한다.
도 9는 본 발명의 일 실시예에 따른 전력 소비를 최소화하는 표시장치의 디지털 구동 픽셀 회로의 타이밍 다이어그램을 도시한다.
도 10은 본 발명의 일 실시예에 따른 전력 소비를 최소화하는 표시장치의 아날로그 구동 픽셀 회로의 타이밍 다이어그램을 도시한다.
이하, 본 개시의 다양한 실시예가 첨부된 도면과 연관되어 기재된다. 본 개시의 다양한 실시예는 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는바, 특정 실시예들이 도면에 예시되고 관련된 상세한 설명이 기재되어 있다. 그러나 이는 본 개시의 다양한 실시예를 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 개시의 다양한 실시예의 사상 및 기술 범위에 포함되는 모든 변경 및/또는 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용되었다.
본 개시의 다양한 실시예에서, "포함하다." 또는 "가지다." 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 개시의 다양한 실시예에서 "또는" 등의 표현은 함께 나열된 단어들의 어떠한, 그리고 모든 조합을 포함한다. 예를 들어, "A 또는 B"는, A를 포함할 수도, B를 포함할 수도, 또는 A 와 B 모두를 포함할 수도 있다.
본 개시의 다양한 실시예에서 사용된 "제1", "제2", "첫째", 또는 "둘째" 등의 표현들은 다양한 실시예들의 다양한 구성요소들을 수식할 수 있지만, 해당 구성요소들을 한정하지 않는다. 예를 들어, 상기 표현들은 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않으며, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 상기 어떤 구성요소와 상기 다른 구성요소 사이에 새로운 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다.
본 개시의 실시 예에서 "모듈", "유닛", "부(part)" 등과 같은 용어는 적어도 하나의 기능이나 동작을 수행하는 구성요소를 지칭하기 위한 용어이며, 이러한 구성요소는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다. 또한, 복수의 "모듈", "유닛", "부(part)" 등은 각각이 개별적인 특정한 하드웨어로 구현될 필요가 있는 경우를 제외하고는, 적어도 하나의 모듈이나 칩으로 일체화되어 적어도 하나의 프로세서로 구현될 수 있다.
일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미가 있는 것으로 해석되어야 하며, 본 개시의 다양한 실시예에서 명백하게 정의되지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하에서, 첨부된 도면을 이용하여 본 발명의 다양한 실시 예들에 대하여 구체적으로 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 제조 공정을 개략적으로 나타낸 도면이다.
도 1을 참조하면, 일 실시예에 따른 표시장치(30)는 발광소자 어레이(10) 및 구동회로 기판(20)을 포함할 수 있다. 발광소자 어레이(10)는 구동회로 기판(20)과 결합될 수 있다.
발광소자 어레이(10)는 복수의 발광소자들을 포함할 수 있다. 발광소자는 발광다이오드(LED)일 수 있다. 반도체 웨이퍼(SW) 상에 복수의 발광다이오드들을 성장시킴으로써 적어도 하나의 발광소자 어레이(10)들이 제조될 수 있다. 따라서, 발광다이오드를 개별적으로 구동회로 기판(20)에 이송할 필요없이 발광소자 어레이(10)를 구동회로 기판(20)과 결합함으로써 표시장치(30)가 제조될 수 있다.
구동회로 기판(20)에는 발광소자 어레이(10) 상의 발광다이오드 각각에 대응하는 픽셀회로가 배열될 수 있다. 발광소자 어레이(10) 상의 발광다이오드와 구동회로 기판(20) 상의 픽셀회로는 전기적으로 연결되어 픽셀(PX)을 구성할수 있다.
도 2는 종래의 픽셀회로에 연결되는 접점을 설명하기 위한 표시장치의 구성요소를 도시한다.
도 2를 참조하면, 종래의 표시장치에 포함된 각각의 픽셀회로는 픽앤플레이스(Pick & Place)에 필요한 접점은 4개다. 예를 들어, 종래의 픽셀회로는 VCC 전압, GND 전압, 로우 라인(또는 스캔/클럭 라인) 및 컬럼 라인(또는 데이터 라인)과 각각 연결되기 위하여 4개의 접점을 필요로 할 수 있다.
이와 같이 접점의 수가 많을 경우, 제조수율 및 전사효율에 악영향을 줄 수 있고, 또한 픽셀 사이즈(Pixel Size) 축소가 어렵기 때문에 원가를 증가시키는 원인이 될 수 있다.
도 3은 4개의 접점을 이용한 아날로그 구동 픽셀회로의 타이밍 다이어그램을 도시한다.
도 3을 참조하면, 픽셀 회로는 전력 라인을 통해 전원 전압(VCC) 및 접지 전압(GND)이 공급 받을 수 있고, 컬럼(column) 라인을 통해 아날로그 데이터 및 로우(row) 라인을 통해 스위치 클락 신호를 수신할 수 있다. 이때 픽셀 회로는 표시장치(30)의 픽셀 각각을 구동하기 위해 포함된 회로구성일 수 있다.
이때, 스위치 클락 신호는 아날로그 데이터 신호에 포함된 레드(R), 그린(G) 및 블루(B) 데이터에 대한 신호를 각각 대응하는 서브 픽셀에 기입(write) 또는 프로그래밍하기 위한 클락을 포함할 수 있다. 이때, 레드(R), 그린(G) 및 블루(B) 데이터에 대한 신호는 각각 대응되는 발광 소자에 인가하는 전압 레벨(예로 256 RGB 레벨)을 조절하여 조도를 조절할 수 있다.
제1 컬럼(column) 라인을 통해 수신되는 아날로그 데이터 신호에 포함된 레드(R), 그린(G) 및 블루(B) 데이터는 스위치 클락 신호에 대응하여 제1 라인의 픽셀 회로에 기입(write)될 수 있다.
스위치 클락 신호는 픽셀 회로에 기입된 아날로그 데이터를 기초로 발광하도록 제어하기 위한 에미션(emission) 클락을 포함할 수 있다. 픽셀 회로는 에미션 클락에 응답하여 아날로그 데이터에 대응하도록 발광 소자(LED)를 발광하도록 제어할 수 있다.
한편, 종래의 픽셀 회로는 제1 라인에 대한 프레임 기간 동안 지속적으로 스태틱 전류를 포함하는 출력 전류를 인가한다. 즉, 종래의 픽셀 회로는 데이터 신호와 파워(VCC/GND)가 각각 분리되어 입력됨에 따라, 파워 온(Power on) 이후 지속적으로 전원이 공급된다. 이에 따라, 발광 기간 이후 픽셀 회로에는 스태틱(Static) 전류가 지속적으로 흐른다.
상술한 바와 같이 종래의 픽셀 회로는 스태틱(Static) 전류를 소모하는 구조로 구현되어 있어서, 높은 해상도에서 전력 소비를 급격하게 증가시키는 요인이 된다는 문제점이 있다.
도 4는 본 발명의 일 실시예에 따른 표시장치의 구성요소를 개략적으로 도시한 블록도이다.
도 4를 참조하면, 표시장치(30)는 픽셀부(110) 및 구동부(120)를 포함할 수 있다.
픽셀부(110)는 1 내지 2m 그레이 스케일들을 표시할 수 있는 m 비트 디지털 영상신호를 사용하여 영상을 표시할 수 있다. 픽셀부(110)는 소정 패턴, 예를 들어, 매트릭스 형, 지그재그 형 등 다양한 패턴으로 배열된 복수의 픽셀(PX)들을 포함할 수 있다. 픽셀(PX)은 하나의 색을 방출하며, 예를 들어, 적색, 청색, 녹색, 백색 중 하나의 색을 방출할 수 있다. 픽셀(PX)은 적색, 청색, 녹색, 백색 외의 다른 색을 방출할 수도 있다.
픽셀(PX)은 발광소자를 포함할 수 있다. 발광소자는 자발광소자일 수 있다. 예를 들어, 발광소자는 발광다이오드(LED)일 수 있다. 발광소자는 마이크로 내지 나노 단위 크기의 발광다이오드(LED)일 수 있다. 발광소자는 단일 피크 파장을 발광하거나, 복수의 피크 파장을 발광할 수 있다.
픽셀(PX)은 발광소자와 연결된 픽셀회로를 더 포함할 수 있다. 픽셀회로는 적어도 하나의 박막 트랜지스터 및 적어도 하나의 커패시터 등을 포함할 수 있다. 픽셀회로는 기판 상의 반도체 적층 구조에 의해 구현될 수 있다.
픽셀(PX)은 프레임 단위로 동작할 수 있다. 하나의 프레임(Frame)은 복수의 서브프레임들로 구성될 수 있다. 각 서브프레임은 데이터 기입 기간 및 발광 기간을 포함할 수 있다. 데이터 기입 기간에 소정 비트의 디지털 데이터가 픽셀(PX)에 인가되어 저장될 수 있다. 발광 기간에 저장된 소정 비트의 디지털 데이터가 클럭 신호에 동기되어 판독되고, 디지털 데이터는 PWM 신호로 변환되어 픽셀(PX)은 계조를 표현할 수 있다. 서브프레임의 발광 기간은 디지털 데이터의 각 비트에 할당된 시간의 합일 수 있다.
구동부(120)는 픽셀부(110)를 구동 및 제어할 수 있다. 본 발명의 일 실시예에 따른 구동부(120)는 신호제어부(121), 컬럼(column) 구동부(122) 및 로우(row) 구동부(123)를 포함할 수 있다.
신호제어부(121)는 컬럼 구동부(122) 및 로우 구동부(123)를 통해서 픽셀부(110)로 전송하기 위한 신호를 생성 및 제어할 수 있다. 본 발명의 일 실시예에 따르면, 신호제어부(121)는 제1 전압 신호 및 제2 전압 신호를 생성할 수 있고, 이를 컬럼 구동부(122) 및 로우 구동부(123)로 전송할 수 있다.
일예로, 제1 전압 신호는 VCC 전압에 제1 신호가 중첩된 신호일 수 있고, 제2 전압 신호는 접지 전압에 제2 신호가 중첩된 신호일 수 있다. 이때, 제1 신호는 데이터를 생성하기 위한 신호일 수 있고, 제2 신호는 클락을 생성하기 위한 신호일 수 있다. 다만, 이는 예시에 불과하며, 제1 신호는 클락을 생성하기 위한 신호일 수 있고, 제2 신호는 접지 전압에 데이터를 생성하기 위한 신호일 수 있다. 또한, 제1 신호는 아날로그 데이터 신호일 수 있고, 제2 신호는 스위치 클락일 수 있다.
본 발명의 일 실시예에 따른 신호제어부(121)는 상기 제1 전압 신호 및 제2 전압 신호가 공급되는 픽셀(111)의 비발광 기간 동안 제2 전압 신호의 전압 레벨을 기설정된 레벨값 이상 상승하도록 제2 전압 신호를 생성할 수 있다.
구체적으로, 신호제어부(121)는 픽셀(111)의 비발광 기간 동안 제2 전압 신호의 전압 레벨을 제1 값 이상 제2 값 미만이 되도록 제2 전압 신호를 생성할 수 있다. 일 실시예에 따르면, 제1 값은 픽셀(111)의 비발광 기간을 제외한 나머지 기간 동안의 제2 전압 신호 레벨 중 최대 전압 레벨일 수 있고, 제2 값은 전체 프레임 기간 동안의 제1 전압 신호 레벨 중 최소 전압 레벨일 수 있다.
예를 들어, 제1 전압 신호가 전체 프레임 기간 중 18V 내지 24V 사이의 값을 가지고, 제2 전압 신호가 비발광 기간을 제외한 나머지 기간 동안 2V 내지 8V의 값을 가지는 경우, 제1 값은 8V이고, 제2 값은 18V일 수 있다. 신호 제어부(121)는 비발광 기간 동안 제2 전압 신호의 전압 레벨을 8V 이상 18V 미만이 되도록 제2 전압 신호를 생성할 수 있다.
본 발명의 일 실시예에 따르면, 신호제어부(121)는 스태틱(static) 전류로 인한 낭비되는 전류가 최소화되도록 비발광 기간 동안 제2 전압 신호의 전압 레벨을 생성 및 출력할 수 있다.
일예로, 신호제어부(121)는 픽셀(111)의 비발광 기간 동안 제2 전압 신호의 전압 레벨과 상기 제2 값과의 차이가 기설정된 값보다 작도록 제2 전압 신호를 생성할 수 있다. 이때, 기설정된 값은 제1 값과 제2 값 간 차이의 50%에 해당하는 값일 수도 있으나, 이는 일예에 불과할 뿐, 실시예에 따라 다양할 수 있음은 물론이다.
구체적으로, 제1 값이 8V, 제2 값이 18V이고, 기설정된 값이 제1 값과 제2 값 간 차이의 50% 으로 설정된 경우, 기설정된 값은 5V일 수 있다. 즉, 신호제어부(121)는 비발광 기간 동안 제2 전압 신호의 전압 레벨을 13V 이상 18V 미만 중 어느 한 값이 되도록 제2 전압 신호를 생성할 수 있다.
이때, 비발광 기간은 상기 픽셀의 프레임 기간 중 데이터 기입 기간 및 발광 기간을 제외한 기간일 수 있다. 한편, 신호제어부(121)는 기설정된 프레임 듀티비(duty ratio)를 기초로 비발광 기간에 대응하는 제2 전압 신호를 생성할 수 있다. 즉, 신호제어부(121)는 데이터 기입 기간을 제외한 기간 중 기설정된 듀티비(duty ratio)에 대응하는 기간을 발광 기간으로 판단하고, 이외의 기간에 대응하는 제2 전압 신호의 전압 레벨을 상승시킬 수 있다.
구체적으로, 신호제어부(121)는 기설정된 듀티비에 대응하는 기간 동안 PWM 클락 신호를 생성하여 발광소자의 발광을 제어하고, 나머지 기간 동안 제2 전압 신호의 전압 레벨이 기설정된 레벨값 이상 상승하도록 상기 제2 전압 신호를 생성할 수 있다.
컬럼 구동부(122) 및 로우 구동부(123)는 컬럼 라인(CL1 내지 CLm) 및 로우 라인(RL1 내지 RLn)을 통해 상기 제1 전압 신호 및 제2 전압 신호를 픽셀부(110)로 전달할 수 있다. 픽셀(111)에 포함된 픽셀회로는 제1 전압 신호 및 제2 전압 신호에 대응하는 데이터 및 클락을 생성할 수 있다.
도 5는 본 발명의 일 실시예에 따른 신호제어부의 구성요소를 설명하기 위한 블록도이다.
도 5를 참조하면, 본 발명의 신호제어부(121)는 제어부(124), 전원부(125) 및 신호생성부(126)를 포함할 수 있다.
제어부(124)는 전원부(125) 및 신호생성부(126)를 제어해서 데이터 신호를 포함하는 제1 전압 신호 및 클락 신호를 포함하는 제2 전압 신호를 생성할 수 있다. 본 발명의 제1 전압 신호는 전원 전압에 제1 신호가 중첩된 것이고, 상기 제2 전압 신호는 접지 전압에 제2 신호가 중첩된 것일 수 있다.
일 실시예에 따르면, 제1 전압 신호는 전원 전압에 데이터를 생성하기 위한 신호를 중첩한 것이고, 제2 전압 신호는 접지 전압에 클락을 생성하기 위한 신호를 중첩한 것일 수 있다. 다만, 이는 일 예에 불과하고, 제1 전압 신호는 전원 전압에 클락을 생성하기 위한 신호를 중첩한 것이고, 제2 전압 신호는 접지 전압에 데이터를 생성하기 위한 신호를 중첩한 것일 수 있다. 또 다른 예로, 제1 전압 신호는 전원 전압에 데이터를 중첩된 것이고, 제2 전압 신호는 접지 전압에 스위치 클락 신호가 중첩된 것일 수 있다.
구체적으로, 제어부(124)는 전원 전압(VCC) 및 접지 전압(GND)을 출력하도록 전원부(125)를 제어할 수 있다. 제어부(124)는 전원 전압(VCC) 및 접지 전압(GND) 각각에 제1 신호(예로, 클락을 생성하기 위한 신호) 및 제2 신호(예로, 데이터를 생성하기 위한 신호)를 중첩하도록 신호생성부(126)를 제어할 수 있다.
이때, 클락을 생성하기 위한 신호 및 데이터를 생성하기 위한 신호는 픽셀(111)에 포함된 픽셀회로에서의 기설정된 규칙에 따라 감지될 수 있고, 픽셀회로는 기설정된 규칙에 대응하여 데이터 및 클락을 생성할 수 있다.
본 발명의 일 실시예에 따르면, 상기 제1 신호는 아날로그 데이터 신호이고, 상기 제2 신호는 스위치 클락 신호일 수 있다. 이때, 제2 신호는 데이터 기입기간 및 발광기간에 대응하는 스위치 클락일 수 있고, 픽셀회로는 이에 대응하여 동작을 수행할 수 있다.
도 6은 본 발명의 일 실시예에 따른 픽셀회로에 연결되는 접점이 감소된 표시장치를 도시한다.
도 6을 참조하면, 본 발명의 표시부(110)의 픽셀(111)은 로우 구동부(123)와 연결된 로우 라인(RL)과 연결되는 접점 및 컬럼 구동부(122)와 연결된 컬럼 라인(CL)과 연결되는 접점을 포함할 수 있다.
컬럼 구동부(122)는 제1 전압 신호를 픽셀(111)로 전송할 수 있고, 로우 구동부(123)는 제2 전압 신호를 픽셀(111)로 전송할 수 있다. 예를 들어, 컬럼 구동부(122)는 전원 전압(VCC)에 데이터 생성 신호가 중첩된 신호를 픽셀(111)로 전송할 수 있고, 로우 구동부(123)는 접지 전압(GND)에 클락 생성 신호가 중첩된 신호를 픽셀(111)로 전송할 수 있다. 다른 실시예로 컬럼 구동부(122)는 전원 전압(VCC)에 클락 생성 신호가 중첩된 신호를 픽셀(111)로 전송할 수 있고, 로우 구동부(123)는 접지 전압(GND)에 데이터 생성 신호가 중첩된 신호를 픽셀(111)로 전송할 수 있다.
또 다른 실시예로, 컬럼 구동부(122)는 접지 전압(GND)에 데이터 생성 신호가 중첩된 신호를 픽셀(111)로 전송할 수 있고, 로우 구동부(123)는 전원 전압(VCC)에 클락 생성 신호가 중첩된 신호를 픽셀(111)로 전송할 수 있다. 다른 실시예로 컬럼 구동부(122)는 접지 전압(GND)에 클락 생성 신호가 중첩된 신호를 픽셀(111)로 전송할 수 있고, 로우 구동부(123)는 전원 전압(VCC)에 데이터 생성 신호가 중첩된 신호를 픽셀(111)로 전송할 수 있다.
즉, 본 발명의 표시장치(30)는 데이터 신호 및 클락 신호를 전원 전압 및 접지 전압과 중첩하여 전송함으로써, 데이터 및/또는 클락 신호를 위한 별도의 라인을 줄일 수 있고, 종래의 표시장치보다 감소된 접점을 통해 구현될 수 있다.
도 7은 본 발명의 일 실시예에 따른 표시장치의 아날로그 구동 픽셀 회로의 타이밍 다이어그램을 도시한다.
도 7을 참조하면, 픽셀 회로는 컬럼(column) 라인을 통해 제1 전압 신호 및 로우(row) 라인을 통해 제2 전압 신호를 수신할 수 있다. 본 발명의 일 실시예에 따르면, 제1 전압 신호는 아날로그 데이터가 중첩된 전원 전압(VCC)일 수 있고, 제2 전압 신호는 스위치 클락 신호가 중첩된 접지 전압(GND)일 수 있다.
아날로그 데이터는 레드(R), 그린(G) 및 블루(B) 각각에 대한 조도 조절을 위해 각각의 전압 레벨에 대한 정보를 포함할 수 있다. 스위치 클락 신호는 아날로그 데이터 신호에 포함된 레드(R), 그린(G) 및 블루(B) 데이터에 대한 신호 각각 대응하는 서브픽셀에 상기 아날로그 데이터를 기입(write) 또는 프로그래밍하기 위한 클락을 포함할 수 있다. 이때, 레드(R), 그린(G) 및 블루(B) 데이터에 대한 신호는 각각 대응되는 발광 소자에 인가하는 전압 레벨(예로 256 RGB 레벨)을 조절하여 조도를 조절할 수 있다.
제1 컬럼(column) 라인을 통해 수신되는 제1 전압 신호에 포함된 레드(R), 그린(G) 및 블루(B) 데이터는 스위치 클락 신호에 대응하여 제1 라인의 픽셀 회로에 기입(write)될 수 있다.
스위치 클락 신호는 픽셀 회로에 기입된 아날로그 데이터를 기초로 발광하도록 제어하기 위한 에미션(emission) 클락을 포함할 수 있다. 픽셀 회로는 에미션 클락에 응답하여 아날로그 데이터에 대응하도록 발광 소자(LED)를 발광하도록 제어할 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 픽셀 회로에서 신호 전달에 필요한 접점의 수를 절감할 수 있다. 즉, 단순화한 접점 구조로 전사(Pick & Place)의 수율 및 효율 증가가 가능할 수 있다.
도 8은 본 발명의 일 실시예에 따른 전력 소비를 최소화하는 표시장치의 아날로그 구동 픽셀 회로의 타이밍 다이어그램을 도시한다.
도 7에서 상술한 바와 같이, 픽셀 회로는 제1 컬럼 라인(Col.1)을 통해 제1 전압 신호 및 제1 로우 라인(Row 1)을 통해 제2 전압 신호를 수신할 수 있다. 본 발명의 일 실시예에 따르면, 제1 전압 신호는 아날로그 데이터가 중첩된 전원 전압(VCC)일 수 있고, 제2 전압 신호는 스위치 클락 신호가 중첩된 접지 전압(GND)일 수 있다.
제1 컬럼 라인(Col.1)을 통해 수신된 제1 라인(1st Line)에 대응하는 아날로그 데이터는 스위치 클락 신호에 따라 제1 라인에 포함된 커패시터(1st Line Storage Capacitor)에 기입(write)될 수 있다. 이후, 스위치 클락 신호에 포함된 에미션(emission) 클락에 따라 아날로그 데이터는 발광될 수 있다.
한편, 본 발명의 일 실시예에 따르면, 제1 전압 신호 및 제2 전압 신호가 공급되는 픽셀(111)의 비발광 기간 동안 제2 전압 신호의 전압 레벨은 기설정된 레벨값 이상 상승할 수 있다. 이에 따라, 아날로그 데이터에 대응하는 발광을 위한 제1 라인 출력 전류(1st Line Output current)는 비발광 기간 동안 흐르지 않을 수 있다.
이때, 비발광 기간은 픽셀의 프레임 기간 중 데이터 기입 기간 및 발광 기간을 제외한 기간일 수 있다. 도 8을 참조하면, 한 주기 프레임(V_Sync 기준) 중 데이터 기입 기간(PGM) 및 발광 기간(On-duty Period)을 제외한 기간이 비발광 기간일 수 있다.
한편, 픽셀(111)의 비발광 기간 동안 제2 전압 신호의 전압 레벨은 제1 값 이상 제2 값 미만이 되도록 상승할 수 있다. 일 실시예에 따르면, 제1 값은 픽셀(111)의 비발광 기간을 제외한 나머지 기간 동안의 제2 전압 신호 레벨 중 최대 전압 레벨일 수 있고, 제2 값은 전체 프레임 기간 동안의 제1 전압 신호 레벨 중 최소 전압 레벨일 수 있다.
예를 들어, 도 8의 실시예에서 전원 전압(VCC)이 18V, 아날로그 데이터에 대한 전압 신호의 전압 폭이 6V인 경우, 제1 전압 신호는 전체 프레임 기간 중 18V 내지 24V 사이의 값을 가진다. 또한, 접지 전압(GND)이 2V를 가지고, 스위치 클락 전압 신호 전압 폭이 6V인 경우, 제2 전압 신호는 비발광 기간을 제외한 나머지 기간 동안 2V 내지 8V의 값을 가진다. 이 경우, 제1 값은 8V이고, 제2 값은 18V일 수 있고, 비발광 기간 동안 제2 전압 신호의 전압 레벨은 8V 이상 18V 미만으로 상승될 수 있다.
본 발명의 일 실시예에 따르면, 픽셀(111)의 비발광 기간 동안 제2 전압 신호의 전압 레벨과 상기 제2 값과의 차이가 기설정된 값보다 작도록 제2 전압 신호가 상승될 수 있다. 이때, 기설정된 값은 제1 값과 제2 값간 차이의 50%에 해당하는 값일 수도 있으나, 이는 일예에 불과할 뿐, 실시예에 따라 다양할 수 있음은 물론이다.
구체적으로, 제1 값이 8V, 제2 값이 18V이고, 기설정된 값이 제1 값과 제2 값간 차이의 50%으로 설정된 경우, 기설정된 값은 5V일 수 있다. 즉, 신호제어부(121)는 비발광 기간 동안 제2 전압 신호의 전압 레벨을 13V이상 18V 미만 중 어느 한 값이 되도록 제2 전압 신호를 생성할 수 있다.
상술한 실시예에 따르면, 비발광 기간 동안 전원 전압(VCC)과 접지 전압(GND) 간 차이가 줄어들고, 제1 라인 출력 전류(1st Line Output current)는 비발광 기간 동안 흐르지 않을 수 있다. 이에 따라, 본 발명에 따르면 비발광 기간 동안의 스태틱(static) 전류로 인한 낭비되는 전류가 최소화될 수 있다.
도 9는 본 발명의 일 실시예에 따른 전력 소비를 최소화하는 표시장치의 디지털 구동 픽셀 회로의 타이밍 다이어그램을 도시한다.
도 9를 참조하면, 픽셀 회로는 제1 컬럼 라인(Col. 1)을 통해 제1 전압 신호 및 제1 로우 라인(Row 1)을 통해 제2 전압 신호를 수신할 수 있다. 본 발명의 일 실시예에 따르면, 제1 전압 신호는 디지털 데이터 생성 신호가 중첩된 전원 전압(VCC)일 수 있고, 제2 전압 신호는 클락 생성 신호가 중첩된 접지 전압(GND)일 수 있다.
본 발명의 일 실시예에 따른 픽셀 회로는 컬럼 라인(CL) 및 로우 라인(RL)을 통해 수신한 신호를 기초로 각각 데이터 및 클락을 생성할 수 있다. 구체적으로, 픽셀 회로는 데이터 생성 신호 및 클락 생성 신호가 모듈레이션된 전원 전압 및 접지 전압을 기초로 기설정된 규칙에 따라 데이터 및 클락을 생성할 수 있다.
상기 규칙은 픽셀 회로가 로우 라인(RL)을 통한 제2 전압 신호, 즉 접지 전압(GND)이 일정할 때, 컬럼 라인(CL)을 통한 제1 전압 신호, 즉 신호가 중첩된 전원 전압(VCC)의 상대적인 전압 변화를 감지하는 것일 수 있다. 또한, 상기 규칙은 픽셀 회로가 컬럼 라인(CL)을 통한 제1 전압 신호가 일정할 때, 로우 라인(RL)을 통한 제2 전압 신호의 상대적인 전압 변화를 감지 것일 수 있다. 또한, 상기 규칙은 픽셀 회로가 컬럼 라인(CL)을 통한 제1 전압 신호와 로우 라인(RL)을 통한 제2 전압 신호의 상대적인 전압 변화를 감지하는 것일 수 있다.
픽셀 회로는 감지된 상기 규칙에 따라 프로그래밍 수행(Program time), 에미션 수행(Emission time), 초기 설정(Initial setting), 데이터 신호 생성 및 클락 신호 생성 등 다양한 동작을 수행할 수 있다.
도 9를 참조하면, 픽셀 회로는 기설정된 규칙에 의해 제1 라인에 대응하는 제1 라인 데이터(1st Line Data) 및 제1 라인에 대응하는 클락 신호(1st Line Write & Gray CLK)를 생성할 수 있다. 제1 라인 데이터(1st Line Data)는 클락 신호(1st Line Write & Gray CLK)에 따라 기입(write)될 수 있고, 에미션(emission) 될 수 있다.
한편, 본 발명의 일 실시예에 따르면, 제1 전압 신호 및 제2 전압 신호가 공급되는 픽셀(111)의 비발광 기간 동안 제2 전압 신호의 전압 레벨은 기설정된 레벨값 이상 상승할 수 있다.
이때, 비발광 기간은 픽셀의 프레임 기간 중 데이터 기입 기간 및 발광 기간을 제외한 기간일 수 있다. 도 9를 참조하면, 한 주기 프레임(V_Sync 기준) 중 데이터 기입 기간(PGM) 및 발광 기간을 제외한 기간이 비발광 기간일 수 있다.
한편, 픽셀(111)의 비발광 기간 동안 제2 전압 신호의 전압 레벨은 제1 값 이상 제2 값 미만이 되도록 상승할 수 있다. 일 실시예에 따르면, 제1 값은 픽셀(111)의 비발광 기간을 제외한 나머지 기간 동안의 제2 전압 신호 레벨 중 최대 전압 레벨일 수 있고, 제2 값은 전체 프레임 기간 동안의 제1 전압 신호 레벨 중 최소 전압 레벨일 수 있다.
본 발명의 일 실시예에 따르면, 픽셀(111)의 비발광 기간 동안 제2 전압 신호의 전압 레벨과 상기 제2 값과의 차이가 기설정된 값보다 작도록 제2 전압 신호가 상승될 수 있다. 이때, 기설정된 값은 제1 값과 제2 값간 차이의 50%에 해당하는 값일 수도 있으나, 이는 일예에 불과할 뿐, 실시예에 따라 다양할 수 있음은 물론이다.
상술한 실시예에 따르면, 비발광 기간 동안 제2 전압 신호의 전압 레벨이 제1 전압 신호와 상대적으로 차이가 작아지기 때문에, 비발광 기간 동안의 스태틱(static) 전류로 인한 낭비되는 전류가 최소화될 수 있다.
상술한 실시예에 따르면, 비발광 기간 동안 전원 전압(VCC)과 접지 전압(GND) 간 차이가 줄어들고, 제1 라인 출력 전류(1st Line Output current)는 비발광 기간 동안 흐르지 않을 수 있다. 이에 따라, 본 발명에 따르면 비발광 기간 동안의 스태틱(static) 전류로 인한 낭비되는 전류가 최소화될 수 있다.
도 10은 본 발명의 일 실시예에 따른 전력 소비를 최소화하는 표시장치의 아날로그 구동 픽셀 회로의 타이밍 다이어그램을 도시한다.
도 7 내지 도 9에서는 접점을 최소화하기 위해 컬럼 라인(column) 및 로우 라인(row) 중 각각 선택적으로 전원 전압(VCC) 및 접지 전압(GND)이 중첩된 실시예를 도시하였다.
한편, 본 발명의 또 다른 실시예에 따르면, 표시장치(30)는 전원 전압(VCC) 및 접지 전압(GND) 중 하나의 전압만을 컬럼 라인(column) 및 로우 라인(row) 중 적어도 하나에 중첩하여 전송할 수 있다. 예를 들어, 전력 인가 상판을 통해서 접점의 수를 감소시키는 실시예의 경우, 3개의 접점을 통해 전력 전압(VCC), 접지 전압(GND), 데이터 및 클락을 픽셀 회로로 전달할 수 있다.
도 10을 참조하면, 픽셀 회로는 제1 컬럼 라인(Col. 1)을 통해 제1 전압 신호를 수신할 수 있고, 제1 로우 라인(Row 1)을 통해 제2 전압 신호를 수신할 수 있다. 이때, 제1 전압 신호는 아날로그 데이터만을 포함하는 신호일 수 있고, 제2 전압 신호는 스위치 클락 신호가 중첩된 접지 전압(GND)일 수 있다. 나아가 본 실시예에서는 전원 전압(VCC)은 별도의 접점을 통해서 픽셀 회로로 전송될 수 있다.
본 실시예의 경우에도, 제1 전압 신호 및 제2 전압 신호가 공급되는 픽셀(111)의 비발광 기간 동안 제2 전압 신호의 전압 레벨은 기설정된 레벨값 이상 상승할 수 있다. 이에 따라, 아날로그 데이터에 대응하는 발광을 위한 제1 라인 출력 전류(1st Line Output current)는 비발광 기간 동안 흐르지 않을 수 있다.
이때, 비발광 기간은 픽셀의 프레임 기간 중 데이터 기입 기간 및 발광 기간을 제외한 기간일 수 있다. 도 10을 참조하면, 한 주기 프레임(V_Sync 기준) 중 데이터 기입 기간(PGM) 및 발광 기간(On-duty Period)을 제외한 기간이 비발광 기간일 수 있다.
한편, 픽셀(111)의 비발광 기간 동안 제2 전압 신호의 전압 레벨은 제1 값 이상 제2 값 미만이 되도록 상승할 수 있다. 일 실시예에 따르면, 제1 값은 픽셀(111)의 비발광 기간을 제외한 나머지 기간 동안의 제2 전압 신호 레벨 중 최대 전압 레벨일 수 있고, 제2 값은 전체 프레임 기간 동안의 전원 전압(VCC) 중 최소 전압 레벨일 수 있다.
상술한 실시예에 따르면, 비발광 기간 동안 전원 전압(VCC)과 접지 전압(GND) 간 차이가 줄어들고, 제1 라인 출력 전류(1st Line Output current)는 비발광 기간 동안 흐르지 않을 수 있다. 이에 따라, 본 발명에 따르면 비발광 기간 동안의 스태틱(static) 전류로 인한 낭비되는 전류가 최소화될 수 있다.
상술한 바와 같이, 도 8 내지 도 10의 실시예의 표시장치(30)는 픽셀(111)의 비발광 기간 중 제2 전압 신호를 기설정된 값 이상 상승시킬 수 있다. 이때, 제2 전압 신호는 일예에 불과하고, 표시장치(30)는 실시예에 따라 제1 전압 신호가 접지 전압(GND)과 중첩된 경우, 제1 전압 신호를 비발광 기간 중 기설정된 값 이상 상승시킬 수 있음은 물론이다.
본 발명의 일 실시예에 따른 표시장치(30)는 하나의 프레임 기간(V_Sync 기준 1주기)이 종료되면, 제2 전압 신호의 전압 레벨을 제2 신호의 전압 레벨로 다시 하강시킬 수 있다. 이때, 제2 신호는 접지 전압(GND)일 수 있다.
한편, 본 발명의 일 실시예에 따른 표시장치(30)는 제2 전압 신호의 전압 레벨이 상기 기설정된 값보다 작아지는 경우, 픽셀 회로를 초기화시킬 수 있다.
구체적으로, 본 발명의 일 실시예에 따른 픽셀 회로는 POR 생성부(미도시)를 포함할 수 있다. 이때, POR 생성부는 예측가능하고 표준화된 전압을 제공하기 위한 회로구성일 수 있다. POR 생성부는 발광 소자가 항상 동일한 조건에서 발광을 수행할 수 있도록 기준 전류(reference current)를 제공할 수 있다.
본 발명의 픽셀 회로는 제2 전압 신호의 전압 레벨이 기설정된 값 이상의 전압 레벨에서 상기 기설정된 값 이하의 전압 레벨로 변경되는 것으로 감지하면, 픽셀 회로를 초기화하도록 상기 POR 생성부를 제어할 수 있다.
이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
10: 발광소자 어레이
20: 구동회로 기판
30: 표시장치
120: 구동부
121: 신호제어부
122: 컬럼 구동부
123: 로우 구동부
124: 제어부
125: 전원부
126: 신호생성부

Claims (6)

  1. 표시장치에 있어서,
    복수의 픽셀을 포함하는 표시부;
    제1 전압 신호 및 제2 전압 신호를 생성하는 신호제어부;
    상기 픽셀 각각에 연결되어 컬럼(column) 라인을 통해 상기 픽셀로 상기 제1 전압 신호를 전달하는 컬럼 드라이버; 및
    상기 픽셀 각각에 연결되어 로우(row) 라인을 통해 상기 픽셀로 상기 제2 전압 신호를 전달하는 로우 드라이버;를 포함하고,
    상기 신호제어부는 상기 픽셀의 비발광 기간에 상기 제1 전압 신호의 전압 레벨 및 상기 제2 전압 신호의 전압 레벨을 기초로 상기 제2 전압 신호의 전압 레벨이 기설정된 레벨값 이상 상승하도록 상기 제2 전압 신호를 생성하고,
    상기 제1 전압 신호는 전원 전압에 제1 신호가 중첩된 것이고, 상기 제2 전압 신호는 접지 전압에 제2 신호가 중첩된 것이며,
    상기 전원 전압 및 상기 접지 전압은 픽셀회로와 직접 연결되지 않고, 상기 컬럼 드라이버 또는 상기 로우 드라이버를 통해 상기 픽셀회로와 연결되며,
    상기 비발광 기간 동안 상기 제2 전압 신호의 전압 레벨은 제1 값 이상 제2 값 미만이 되도록 상승하고, 상기 제1 값은 상기 비발광 기간을 제외한 나머지 기간 동안의 상기 제2 전압 신호 레벨 중 최대 전압 레벨이고 상기 제2 값은 전체 프레임 기간 동안의 상기 제1 전압 신호 레벨 중 최소 전압 레벨인 것인 표시장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 제1 신호는 아날로그 데이터 신호이고, 상기 제2 신호는 스위치 클락 신호이고,
    상기 신호제어부는 기설정된 듀티비(duty ratio)를 기초로 상기 픽셀의 비발광 기간에 상기 제2 전압 신호의 전압 레벨이 기설정된 레벨값 이상 상승하도록 상기 제2 전압 신호를 생성하는 표시장치.
  4. 제1항에 있어서,
    상기 제1 신호는 데이터 생성을 위한 신호이고, 상기 제2 신호는 클락 생성 신호이고,
    상기 신호제어부는 상기 기설정된 듀티비(duty ratio)를 기초로 상기 픽셀의 비발광 기간에 상기 제2 전압 신호의 전압 레벨이 기설정된 레벨값 이상 상승하도록 상기 제2 전압 신호를 생성하는 표시장치.
  5. 제1항에 있어서,
    상기 기설정된 레벨값은 상기 제1 전압 신호의 최소 레벨 값 미만이고, 상기 제2 전압 신호의 최대 레벨 값 이상인 표시장치.
  6. 제1항에 있어서,
    상기 비발광 기간은 상기 픽셀의 프레임 기간 중 데이터 기입 기간 및 발광 기간을 제외한 기간인 표시장치.
KR1020190139742A 2019-09-25 2019-11-04 픽셀 및 이를 포함하는 표시장치 KR102260511B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US17/763,429 US11817041B2 (en) 2019-09-25 2020-09-11 Pixels and display apparatus comprising same
PCT/KR2020/012331 WO2021060751A1 (ko) 2019-09-25 2020-09-11 픽셀 및 이를 포함하는 표시장치
EP20869701.1A EP3971877A4 (en) 2019-09-25 2020-09-11 PIXELS AND DISPLAY DEVICE WITH THEM
US18/464,429 US12080227B2 (en) 2019-09-25 2023-09-11 Pixels and display apparatus comprising same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20190118384 2019-09-25
KR1020190118384 2019-09-25

Publications (2)

Publication Number Publication Date
KR20210036232A KR20210036232A (ko) 2021-04-02
KR102260511B1 true KR102260511B1 (ko) 2021-06-07

Family

ID=73786500

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020190139741A KR102249441B1 (ko) 2019-09-25 2019-11-04 픽셀 및 이를 포함하는 표시장치
KR1020190139742A KR102260511B1 (ko) 2019-09-25 2019-11-04 픽셀 및 이를 포함하는 표시장치
KR1020200030387A KR102259863B1 (ko) 2019-09-25 2020-03-11 픽셀 및 이를 포함하는 표시장치
KR1020200037068A KR102189930B1 (ko) 2019-09-25 2020-03-26 픽셀 및 이를 포함하는 표시장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020190139741A KR102249441B1 (ko) 2019-09-25 2019-11-04 픽셀 및 이를 포함하는 표시장치

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020200030387A KR102259863B1 (ko) 2019-09-25 2020-03-11 픽셀 및 이를 포함하는 표시장치
KR1020200037068A KR102189930B1 (ko) 2019-09-25 2020-03-26 픽셀 및 이를 포함하는 표시장치

Country Status (1)

Country Link
KR (4) KR102249441B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102389188B1 (ko) * 2021-03-05 2022-04-21 주식회사 센소니아 제작 용이성이 향상되는 디스플레이 장치 및 그의 구동방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019008262A1 (fr) * 2017-07-04 2019-01-10 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif d'affichage a leds

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101058093B1 (ko) * 2004-07-09 2011-08-24 삼성전자주식회사 유기전계발광 표시장치
KR20080001870A (ko) * 2006-06-30 2008-01-04 엘지전자 주식회사 전계발광표시장치 및 그 구동방법
TW201108186A (en) * 2009-08-20 2011-03-01 Ene Technology Inc LED display system and related control method
TW201430809A (zh) * 2013-01-11 2014-08-01 Sony Corp 顯示面板、像素晶片及電子機器
KR101942466B1 (ko) * 2018-06-28 2019-04-17 주식회사 사피엔반도체 화소 및 이를 포함하는 표시장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019008262A1 (fr) * 2017-07-04 2019-01-10 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif d'affichage a leds

Also Published As

Publication number Publication date
KR20210036232A (ko) 2021-04-02
KR102259863B1 (ko) 2021-06-07
KR102249441B1 (ko) 2021-05-10
KR20210036241A (ko) 2021-04-02
KR20210036231A (ko) 2021-04-02
KR102189930B1 (ko) 2020-12-11

Similar Documents

Publication Publication Date Title
US11645975B2 (en) Pixel driving circuit
TWI801494B (zh) 顯示面板
TWI820083B (zh) 顯示面板以及顯示面板的驅動方法
US20210049957A1 (en) Pixel and display device including the same
US11315479B2 (en) Array substrate and method for driving the same, display panel
KR102131266B1 (ko) 화소 및 이를 포함하는 표시장치
KR102260511B1 (ko) 픽셀 및 이를 포함하는 표시장치
KR102257302B1 (ko) 표시장치
US11705059B2 (en) Display device
CN111179818A (zh) 一种micro LED显示装置
KR102256737B1 (ko) 화소 및 이를 포함하는 표시장치
US11244601B2 (en) Display device and method of driving the same
KR20210053821A (ko) 픽셀 및 이를 포함하는 표시장치
KR20210142949A (ko) 마이크로 발광 다이오드 디스플레이 장치 및 그것의 제어 방법
US11817041B2 (en) Pixels and display apparatus comprising same
KR102249440B1 (ko) 디지털 감마 보정 표시장치 및 이의 구동 방법
KR102399370B1 (ko) 화소 및 이를 포함하는 표시장치
JP7554523B2 (ja) 発光ダイオードを有する表示画素
KR20200093941A (ko) 데이터 구동회로

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right