KR20200093941A - 데이터 구동회로 - Google Patents

데이터 구동회로 Download PDF

Info

Publication number
KR20200093941A
KR20200093941A KR1020190011304A KR20190011304A KR20200093941A KR 20200093941 A KR20200093941 A KR 20200093941A KR 1020190011304 A KR1020190011304 A KR 1020190011304A KR 20190011304 A KR20190011304 A KR 20190011304A KR 20200093941 A KR20200093941 A KR 20200093941A
Authority
KR
South Korea
Prior art keywords
gamma
transistor
transistors
circuit
generation circuit
Prior art date
Application number
KR1020190011304A
Other languages
English (en)
Other versions
KR102189929B1 (ko
Inventor
이재훈
장진웅
Original Assignee
주식회사 사피엔반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 사피엔반도체 filed Critical 주식회사 사피엔반도체
Priority to KR1020190011304A priority Critical patent/KR102189929B1/ko
Publication of KR20200093941A publication Critical patent/KR20200093941A/ko
Application granted granted Critical
Publication of KR102189929B1 publication Critical patent/KR102189929B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 실시예들은 데이터 구동회로 및 이를 포함하는 표시장치를 개시한다.
본 발명의 일 실시예에 따른 데이터 구동회로는, 설정된 밝기에 대응하는 기준전류를 생성하는 기준전류 생성회로; 상기 기준전류 생성회로와 전류 미러로 동작하고, 사이즈가 상이한 복수의 트랜지스터를 포함하고, 상기 기준전류를 제1 내지 제M 감마전류로 변환하여 출력하는 감마전류 생성회로; 상기 제1 내지 제M 감마전류를 제1 내지 제M 기준 감마전압으로 변환하는 기준 감마전압 생성회로; 상기 제1 내지 제M 기준 감마전압을 제1 내지 제M 감마 버퍼전압으로 변환하는 감마전압 생성회로; 및 상기 제1 내지 제M 감마 버퍼전압의 전압 분배에 의해 제1 내지 제N 감마전압을 생성하는 분배부;를 포함한다.

Description

데이터 구동회로{Data driver}
본 실시예들은 데이터 구동회로 및 이를 포함하는 표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하는 표시장치에 대한 요구가 증가하고 있으며, 액정 표시장치(Liquid Crystal Display Device), 플라즈마 표시장치(Plasma Display Device), 유기발광 표시장치(Organic Light Emitting Display Device) 등과 같은 다양한 유형의 표시 장치가 활용되고 있다. 최근 마이크로 발광 다이오드(μLED)를 이용한 표시장치(이하, "마이크로 표시장치"라고 함)에 대한 관심도 높아지고 있다.
VR(Virtual Reality), AR(Augmented Reality), MR(Mixed Reality) 기술을 위해 우수한 표시장치 특성이 요구되면서, micro LED on Silicon 또는 AMOLED on Silicon 의 개발이 증가 추세이며, 특히 고해상도 구현을 위하여 화소 사이즈 최소화에 대한 요구가 증가하고 있다.
본 발명은 화소회로와 매칭되는 감마회로를 구현하여 공정 상의 변화에도 감마특성을 정확하게 구현할 수 있는 데이터 구동회로 및 이를 포함하는 표시장치를 제공하고자 한다.
본 발명의 일 실시예에 따른 데이터 구동회로는, 설정된 밝기에 대응하는 기준전류를 생성하는 기준전류 생성회로; 상기 기준전류 생성회로와 전류 미러로 동작하고, 사이즈가 상이한 복수의 트랜지스터를 포함하고, 상기 기준전류를 제1 내지 제M 감마전류로 변환하여 출력하는 감마전류 생성회로; 상기 제1 내지 제M 감마전류를 제1 내지 제M 기준 감마전압으로 변환하는 기준 감마전압 생성회로; 상기 제1 내지 제M 기준 감마전압을 제1 내지 제M 감마 버퍼전압으로 변환하는 감마전압 생성회로; 및 상기 제1 내지 제M 감마 버퍼전압의 전압 분배에 의해 제1 내지 제N 감마전압을 생성하는 분배부;를 포함한다.
상기 감마전류 생성회로는, 상기 제1 내지 제M 감마전류를 출력하는 제1 내지 제M 트랜지스터들을 포함하할 수 있다. 상기 제1 내지 제M 트랜지스터들 각각은 직렬 및/또는 병렬 연결된 동일 또는 상이한 사이즈의 하나 이상의 트랜지스터로 구성될 수 있다.
상기 기준 감마전압 생성회로는 제1 내지 제M 트랜지스터들을 포함하고, 상기 제1 내지 제M 트랜지스터들은 화소의 구동 트랜지스터와 동일한 사이즈를 가질 수 있다. 상기 제1 내지 제M 트랜지스터들 각각의 게이트 전압이 상기 제1 내지 제M 기준 감마전압일 수 있다.
본 발명의 실시예들은 화소회로와 매칭되는 감마회로를 구현하여 공정 상의 변화에도 감마특성을 정확하게 구현할 수 있는 데이터 구동회로 및 이를 포함하는 표시장치를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 제조 공정을 개략적으로 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 표시장치를 개략적으로 나타낸 도면이다.
도 3 및 도 4는 도 2에 도시된 표시장치의 화소의 일 예이다.
도 5는 본 발명의 일 실시예에 따른 데이터 구동부를 개략적으로 나타낸 도면이다.
도 6은 본 발명의 일 실시예에 따른 감마전압 생성부를 개략적으로 나타낸 도면이다.
도 7은 본 발명의 일 실시예에 따른 감마전압 생성부를 개략적으로 나타낸 도면이다.
도 8 및 도 9는 본 발명의 다른 실시예에 따른 감마전압 생성부를 개략적으로 나타낸 도면이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. 또한, 이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, X와 Y가 연결되어 있다고 할 때, X와 Y가 전기적으로 연결되어 있는 경우, X와 Y가 기능적으로 연결되어 있는 경우, X와 Y가 직접 연결되어 있는 경우를 포함할 수 있다. 여기에서, X, Y는 대상물(예를 들면, 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)일 수 있다. 따라서, 소정의 연결 관계, 예를 들면, 도면 또는 상세한 설명에 표시된 연결 관계에 한정되지 않고, 도면 또는 상세한 설명에 표시된 연결 관계 이외의 것도 포함할 수 있다.
X와 Y가 전기적으로 연결되어 있는 경우는, 예를 들어, X와 Y의 전기적인 연결을 가능하게 하는 소자(예를 들면, 스위치, 트랜지스터, 용량소자, 인덕터, 저항소자, 다이오드 등)가, X와 Y 사이에 1개 이상 연결되는 경우를 포함할 수 있다.
X와 Y가 기능적으로 연결되어 있는 경우는, X로부터 출력된 신호가 Y에 전달되는 경우처럼 X와 Y의 기능적인 연결을 가능하게 하는 회로(예를 들면, 논리회로(OR 게이트, 인버터 등), 신호 변환 회로(AD 변환회로, 감마 보정회로 등), 전위 레벨 변환 회로(레벨 쉬프터 회로 등), 전류 공급 회로, 증폭회로(신호 진폭 또는 전류량 등을 크게 할 수 있는 회로), 신호 생성 회로, 기억 회로(메모리 등) 등이, X와 Y 사이에 1개 이상 연결되는 경우를 포함할 수 있다.
이하의 실시예에서, 소자 상태와 연관되어 사용되는 "온(ON)"은 소자의 활성화된 상태를 지칭하고, "오프(OFF)"는 소자의 비활성화된 상태를 지칭할 수 있다. 소자에 의해 수신된 신호와 연관되어 사용되는 "온"은 소자를 활성화하는 신호를 지칭하고, "오프"는 소자를 비활성화하는 신호를 지칭할 수 있다. 소자는 높은 전압 또는 낮은 전압에 의해 활성화될 수 있다. 예를 들어, P타입 트랜지스터는 낮은 전압에 의해 활성화되고, N타입 트랜지스터는 높은 전압에 의해 활성화된다. 따라서, P타입 트랜지스터와 N타입 트랜지스터에 대한 "온" 전압은 반대(낮음 대 높음) 전압 레벨임을 이해해야 한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 제조 공정을 개략적으로 나타낸 도면이다.
도 1을 참조하면, 일 실시예에 따른 표시장치(30)는 발광소자 어레이(10) 및 구동회로 기판(20)을 포함할 수 있다. 발광소자 어레이(10)는 구동회로 기판(20)과 결합할 수 있다. 표시장치(30)는 마이크로 표시장치일 수 있다.
발광소자 어레이(10)는 복수의 발광소자들을 포함할 수 있다. 발광소자는 발광다이오드(LED)일 수 있다. 발광소자는 마이크로 발광다이오드(LED)일 수 있다. 발광소자는 마이크로 내지 나노 단위 크기의 발광다이오드(LED)일 수 있다. 반도체 웨이퍼(SW) 상에 복수의 발광다이오드들을 성장시킴으로써 적어도 하나의 발광소자 어레이(10)들이 제조될 수 있다. 따라서, 발광다이오드를 개별적으로 구동회로 기판(20)에 이송할 필요없이 발광소자 어레이(10)를 구동회로 기판(20)과 결합함으로써 표시장치(30)가 제조될 수 있다.
구동회로 기판(20)은 발광소자 어레이(10) 상의 발광다이오드 각각에 대응하며 발광다이오드를 독립적으로 제어하는 화소회로가 배열된 Si-CMOS 기판일 수 있다. 화소회로는 적어도 하나의 트랜지스터 및 적어도 하나의 커패시터를 포함할 수 있다.
마이크로 발광다이오드는 1000℃ 이상의 높은 처리 온도를 요하며, 구동회로 기판(20)의 트랜지스터 상부에 직접 성장 및 패터닝할 수 없다. 본 발명의 실시예는 발광소자 어레이(10)와 구동회로 기판(20) 상의 화소회로 어레이를 각각 형성한 후 결합함으로써, 발광소자 어레이(10)의 발광다이오드와 구동회로 기판(20)의 화소회로가 전기적으로 연결되어 화소(PX)를 구성할 수 있다. 이때 화소회로 어레이와 발광다이오드 어레이의 정확한 배열이 중요하다.
도 2는 본 발명의 일 실시예에 따른 표시장치를 개략적으로 나타낸 도면이다. 도 2를 참조하면, 표시장치(30)는 화소부(110) 및 구동부(120)를 포함할 수 있다.
화소부(110)는 1 내지 2m 계조 레벨을 표시할 수 있는 m 비트 디지털 영상신호를 사용하여 영상을 표시할 수 있다. 화소부(110)는 영상을 표시하는 표시 영역에 배치될 수 있다. 화소부(110)는 소정 패턴, 예를 들어, 매트릭스 형, 지그재그 형 등 다양한 패턴으로 배열된 복수의 화소(PX)들을 포함할 수 있다. 화소(PX)는 하나의 색을 방출하며, 예를 들어, 적색, 청색, 녹색, 백색 중 하나의 색을 방출할 수 있다. 화소(PX)는 적색, 청색, 녹색, 백색 외의 다른 색을 방출할 수도 있다.
화소(PX)는 발광소자를 포함할 수 있다. 발광소자는 자발광소자일 수 있다. 예를 들어, 발광소자는 무기 발광다이오드(LED)일 수 있다. 발광소자는 마이크로 발광다이오드(LED)일 수 있다. 발광소자는 단일 피크 파장을 발광하거나, 복수의 피크 파장을 발광할 수 있다.
화소(PX)는 발광소자와 연결된 화소회로를 더 포함할 수 있다. 화소회로는 적어도 하나의 트랜지스터 및 적어도 하나의 커패시터 등을 포함할 수 있다. 트랜지스터는 CMOS 트랜지스터일 수 있다.
화소부(110)에는 화소(PX)들에 주사신호를 인가하는 주사선들(SL1-SLi), 화소들(PX)에 데이터신호를 인가하는 데이터선들(DL1-DLj)이 포함될 수 있다. 화소부(110)에는 화소(PX)들에 발광제어신호(EM, 도 4 참조)를 인가하는 발광제어선들이 더 포함될 수 있다.
주사선들(SL1-SLi)은 동일 행에 배열된 화소들(PX)에 연결되고, 데이선들(DL1-DLj) 각각은 동일 열에 배열된 화소(PX)들에 연결될 수 있다. 발광제어선들은 동일 행에 배열된 화소들(PX)에 연결될 수 있다.
구동부(120)는 화소부(110) 주변의 비표시 영역에 구비되고, 화소부(110)를 구동 및 제어할 수 있다. 구동부(120)는 제어부(121), 주사 구동부(122), 데이터 구동부(123) 및 전원 공급부(124)를 포함할 수 있다.
제어부(121)의 제어에 따라, 주사 구동부(122)는 주사선들(SL1-SLi)에 대하여 차례로 주사신호를 인가하고, 데이터 구동부(123)는 각 화소(PX)에 데이터신호를 인가할 수 있다. 제어부(121)의 제어에 따라, 주사 구동부(122)는 발광제어신호를 발광제어선들에 대하여 차례로 발광제어신호를 인가할 수 있다. 화소(PX)들은 주사선들(SL1-SLi)을 통해 수신되는 주사신호에 응답하여 데이터선들(DL1-DLj)을 통해 수신되는 데이터신호의 전압 레벨 또는 전류 레벨에 상응하는 밝기로 발광한다.
전원 공급부(124)는 외부의 전원 및/또는 내부의 전원을 인가받아 각 구성요소들의 동작에 필요한 다양한 레벨의 전압으로 변환하고, 제어부(121)로부터 입력되는 전원제어신호에 따라 해당 전압을 화소부(110)로 공급할 수 있다.
전원 공급부(124)는 제1 전원전압(VDD)을 생성하여 화소부(110)에 인가할 수 있다. 전원 공급부(124)는 구동 전압을 생성하여 주사 구동부(122) 및 데이터 구동부(123)로 인가할 수 있다.
제어부(121), 주사 구동부(122), 데이터 구동부(123), 전원 공급부(124)는 각각 별개의 집적 회로 칩 또는 하나의 집적 회로 칩의 형태로 형성되어 화소부(110)가 형성된 기판 위에 직접 장착되거나, 연성인쇄회로필름(flexible printed circuit film) 위에 장착되거나 TCP(tape carrier package)의 형태로 기판에 부착되거나, 기판에 직접 형성될 수도 있다.
도 3 및 도 4는 도 2에 도시된 표시장치의 화소의 일 예이다.
도 3을 참조하면, 화소(PX1)는 주사신호(SCAN)를 전달하는 주사선(SL), 주사선(SL)과 교차하며 데이터신호(DATA)를 전달하는 데이터선(DL), 제1 전원전압(VDD)을 전달하는 전원선에 연결될 수 있다.
화소(PX1)는 발광다이오드(LED) 및 발광다이오드(LED)에 연결된 화소회로를 포함할 수 있다. 화소회로는 제1 및 제2 트랜지스터(T1 및 T2), 및 커패시터(C)를 포함할 수 있다.
제1 트랜지스터(T1)는 커패시터(C)의 제1 전극에 연결된 게이트 전극, 발광다이오드(LED)에 연결된 제1 전극, 제2 전원전압(VSS)에 연결된 제2 전극을 포함할 수 있다. 제2 전원전압(VSS)은 접지전압(GND)일 수 있다. 제1 트랜지스터(T1)는 구동 트랜지스터로서 역할을 하며, 제2 트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호를 전달받아 발광다이오드(LED)에 전류를 공급할 수 있다.
제2 트랜지스터(T2)는 주사선(SL)에 연결된 게이트 전극, 데이터선(DL)에 연결된 제1 전극, 제1 트랜지스터(T1)의 게이트 전극에 연결된 제2 전극을 포함할 수 있다. 제2 트랜지스터(T2)는 주사선(SL)을 통해 전달받은 주사신호(SCAN)에 따라 턴-온되어 데이터선(DL)으로 전달된 데이터신호(DATA)를 제1 트랜지스터(T1)의 게이트 전극으로 전달하는 스위칭 트랜지스터로서 역할을 할 수 있다.
커패시터(C)는 제1 트랜지스터(T1)의 게이트 전극에 연결된 제1 전극, 및 제2 전원전압(VSS) 연결된 제2 전극을 포함할 수 있다.
발광다이오드(LED)의 제1 전극은 전원선으로부터 제1 전원전압(VDD)을 공급받을 수 있다. 발광다이오드(LED)의 제2 전극은 제1 트랜지스터(T1)의 제1 전극에 연결될 수 있다. 발광다이오드(LED)는 데이터신호에 대응하는 휘도로 발광함으로써 영상을 표시할 수 있다.
도 4를 참조하면, 화소(PX2)는 도 3에 도시된 화소(PX1)에서 제1 트랜지스터(T1)와 발광다이오드(LED) 사이에 제3 트랜지스터(T3)를 더 포함할 수 있다.
제3 트랜지스터(T3)는 발광 제어선에 연결된 게이트 전극, 발광다이오드(LED)의 제2 전극에 연결된 제1 전극, 제1 트랜지스터(T1)의 제1 전극에 연결된 제2 전극을 포함할 수 있다. 제3 트랜지스터(T3)는 발광 제어선을 통해 전달받은 발광제어신호(EM)에 따라 턴-온되어 제1 트랜지스터(T1)의 구동전류가 발광다이오드(LED)에 흐르도록 할 수 있다. 도 2의 실시예에서, 발광 제어선은 주사 구동부(122)에 연결되고, 주사 구동부(122)로부터 발광제어신호(EM)를 인가받을 수 있다. 다른 실시예에서, 발광 제어선은 주사 구동부(122)와 별개의 발광제어 구동부(미도시)에 연결되어 발광제어신호(EM)를 인가받을 수 있다.
도 5는 본 발명의 일 실시예에 따른 데이터 구동부를 개략적으로 나타낸 도면이다.
도 5를 참조하면, 데이터 구동부(123)는 감마전압 생성부(1231), 디코더(1233) 및 버퍼(1235)를 포함할 수 있다.
감마전압 생성부(1231)는 복수의 감마전압들(V<0> 내지 V<N-1>)(N은 자연수)을 생성할 수 있다. 실시예에 따라 감마전압 생성부(1231)는 임의의 개수의 감마전압들을 생성할 수 있다. 예를 들어, 감마전압 생성부(1231)는 256개의 계조 레벨을 갖는 감마전압들(V<0> 내지 V<255>)을 생성할 수 있다. 다른 실시예에서, 감마전압 생성부(1231)는 1024개의 계조 레벨을 갖는 감마전압들(V<0> 내지 V<1023>)을 생성할 수 있다.
디코더(1233)는 제어부(121)로부터의 입력 데이터(I_DATA) 및 감마전압 생성부(1231)로부터 감마전압들(V<0> 내지 V<N-1>)을 수신할 수 있다. 디코더(1233)는 입력 데이터(I_DATA)에 기초하여 복수의 감마전압들(V<0> 내지 V<N-1>) 중 하나를 선택하여 입력 전압(VIN)으로 출력할 수 있다. 디코더(1233)는 데이터선들(DL1-DLj) 각각에 대응하여 채널별로 구성될 수 있다.
버퍼(1235)는 입력 전압(VIN)에 대응하는 데이터신호(DATA)를 생성하여 데이터선들(DL1-DLj)로 출력할 수 있다. 버퍼(1235)는 데이터선들(DL1-DLj) 각각에 대응하여 채널별로 구성될 수 있다. 버퍼(1235)는 복수의 데이터선들(DL1-DLj) 중 대응하는 데이터선으로 데이터신호(DATA)를 출력할 수 있다.
도 6은 본 발명의 일 실시예에 따른 감마전압 생성부를 개략적으로 나타낸 도면이다.
도 6을 참조하면, 본 발명의 일 실시예에 따른 감마전압 생성부(1231)는 기준전류 생성회로(141), 감마전류 생성회로(143), 기준 감마전압 생성회로(145), 감마전압 생성회로(147) 및 분배부(149)를 포함할 수 있다.
기준전류 생성회로(141)는 기준전류(Iref)를 생성할 수 있다. 기준전류 생성회로(141)는 표시장치에 설정되는 밝기에 대응하는 기준전류(Iref)를 생성할 수 있다.
감마전류 생성회로(143)는 기준전류(Iref)를 기초로 제1 내지 제M 감마전류(Igamma_1 내지 Igamma_M)(M은 자연수, M≤N)를 생성할 수 있다. 예를 들어, M은 13, N은 256일 수 있다. 제1 내지 제M 감마전류(Igamma_1 내지 Igamma_M)는 각각 감마전압들(V<0> 내지 V<N-1>) 중 M개의 감마전압에 대응하는 전류일 수 있다.
기준 감마전압 생성회로(145)는 감마전류 생성회로(143)로부터 출력되는 제1 내지 제M 감마전류(Igamma_1 내지 Igamma_M)에 대응하는 제1 내지 제M 기준 감마전압(VGMA_1 내지 VGMA_M)을 출력할 수 있다.
감마전압 생성회로(147)는 제1 내지 제M 기준 감마전압(VGMA_1 내지 VGMA_M)을 버퍼링하여 제1 내지 제M 감마 버퍼전압(VG_1 내지 VG_M))을 출력할 수 있다. 감마전압 생성회로(147)는 안정화된 전압 제공을 위한 다수의 전압 팔로워들을 포함할 수 있다.
분배부(149)는 저항열(resistor string)로 구성될 수 있다. 분배부(149)는 감마전압 생성회로(147)로부터 출력된 제1 내지 제M 감마 버퍼전압(VG_1 내지 VG_M) 사이의 전압 분배를 통하여 제1 내지 제N 감마전압(V<0>, ..., V<N-1>)을 생성하여 출력할 수 있다. 예를 들어, 분배부(149)는 256개의 감마전압을 출력하는 경우에, 제1 감마전압(V<0>) 내지 제255 감마전압(V<255>)을 생성할 수 있다.
도 7은 본 발명의 일 실시예에 따른 감마전압 생성부를 개략적으로 나타낸 도면이다.
도 7을 참조하면, 본 발명의 일 실시예에 따른 감마전압 생성부(1231A)는 기준전류 생성회로(141A), 감마전류 생성회로(143A), 기준 감마전압 생성회로(145A), 감마전압 생성회로(147A) 및 분배부(149A)를 포함할 수 있다.
기준전류 생성회로(141A)는 제1 트랜지스터(21), 제2 트랜지스터(22), 연산 증폭기(Operational Amplifier)(23) 및 저항(24)을 포함할 수 있다.
제1 트랜지스터(21)는 게이트가 제1 제어선(151)에 연결되고, 제1 단자가 제1 전원전압(VDD)의 공급원과 연결되고, 제2 단자가 게이트 및 제2 트랜지스터(22)의 제1 단자에 연결된다.
제2 트랜지스터(22)는 게이트가 연산 증폭기(23)의 출력단에 연결되고, 제1 단자가 제1 트랜지스터(21)의 제2 단자에 연결되고, 제2 단자가 연산 증폭기(23)의 제2 입력단(-)에 연결된다.
연산 증폭기(23)의 제1 입력단(+)은 기준전압(Vref)의 공급원과 연결되고, 제2 입력단(-)은 저항(24)과 연결된다. 연산 증폭기(23)의 출력단은 제2 트랜지스터(22)의 게이트에 연결된다. 제1 입력단(+)에 기준전압(Vref)이 인가되면, 제2 입력단(-)과 출력단 간의 전압 차에 의한 출력단의 전압에 따라 제2 트랜지스터(22)가 턴온 또는 턴오프될 수 있다. 기준전압(Vref)은 설정된 밝기(휘도)에 대응하는 값을 가질 수 있다.
연산 증폭기(23)는 기준전압(Vref) 및 저항(24)의 저항값에 따라 출력단 전압이 결정되고, 제1 전원전압(VDD)으로부터 턴온된 제1 트랜지스터(21)와 제2 트랜지스터(22)를 따라 흐르는 기준전류(Iref)가 결정될 수 있다.
기준전류 생성회로(141A)는 감마전류 생성회로(143A)와 전류 미러를 구성함으로써 감마전류 생성회로(143A)에 기준전류(Iref)를 공급할 수 있다.
전술된 실시예에서 기준전류 생성회로(141A)가 P타입 트랜지스터로 구현된 제1 트랜지스터(21) 및 N타입 트랜지스터로 구현된 제2 트랜지스터(22)를 포함하는 예를 도시하였으나, 본 발명의 실시예는 이에 한정되지 않고, 제1 트랜지스터(21) 및 제2 트랜지스터(22)를 다른 타입의 트랜지스터로 구현하고, 그에 대응한 연산 증폭기를 구성하여 기준전류 생성회로(141A)를 구성할 수 있다.
감마전류 생성회로(143A)는 기준전류(Iref)를 기초로 제1 내지 제M 감마전류(Igamma_1 내지 Igamma_M)를 생성할 수 있다. 감마전류 생성회로(143A)는 제1 내지 제M 트랜지스터들(41_1 내지 41_M)을 포함할 수 있다. 제1 내지 제M 트랜지스터들(41_1 내지 41_M)은 P타입 트랜지스터로 구현될 수 있다.
제1 내지 제M 트랜지스터들(41_1 내지 41_M) 각각은 제1 제어선(151)에 연결된 게이트, 제1 전원전압(VDD)의 공급원과 연결된 제1 단자, 및 기준 감마전압 생성회로(145A)에 연결된 제2 단자를 포함할 수 있다. 제1 내지 제M 트랜지스터들(41_1 내지 41_M)은 서로 상이한 사이즈를 가질 수 있다. 여기서 사이즈는 채널 폭에 대한 채널 길이(W/L)일 수 있다. 제1 내지 제M 트랜지스터들(41_1 내지 41_M)은 각각 감마전압들(V<0> 내지 V<N-1>) 중 M개의 감마전압들에 대응하는 제1 내지 제M 감마전류(Igamma_1 내지 Igamma_M) 중 하나를 생성할 수 있는 사이즈를 가질 수 있다. 도 7에서 제1 내지 제M 트랜지스터들(41_1 내지 41_M)은 각각 하나의 트랜지스터로 도시되어 있다. 다른 예에서 제1 내지 제M 트랜지스터들(41_1 내지 41_M)은 각각 정해진 트랜지스터 사이즈를 만족하는 조건에서 하나 이상의 트랜지스터로 구현될 수 있다.
제1 내지 제M 트랜지스터들(41_1 내지 41_M)은 각각 기준전류 생성회로(141A)와 전류미러회로를 구성할 수 있다. 이에 따라 기준전류 생성회로(141A)의 제1 트랜지스터(21)가 턴온되면서 기준전류 생성회로(141A)에 형성되는 기준전류(Iref)를 기초로, 제1 내지 제M 트랜지스터(41_1 내지 41_M)는 각각 제1 내지 제M 감마전류(Igamma_1 내지 Igamma_M)를 생성할 수 있다.
기준 감마전압 생성회로(145A)는 감마전류 생성회로(143A)로부터 출력되는 제1 내지 제M 감마전류(Igamma_1 내지 Igamma_M)를 기초로 제1 내지 제M 기준 감마전압(VGMA_1 내지 VGMA_M)을 생성할 수 있다. 기준 감마전압 생성회로(145A)는 제1 내지 제M 트랜지스터(61_1 내지 61_M)를 포함할 수 있다. 제1 내지 제M 트랜지스터(61_1 내지 61_M)는 N타입 트랜지스터로 구현될 수 있다.
제1 내지 제M 트랜지스터들(61_1 내지 61_M) 각각은 제2-1 내지 제2-M 제어선들(153_1 내지 153_M) 중 대응하는 제어선에 연결된 게이트, 감마전류 생성회로(143A) 및 게이트에 연결된 제1 단자, 및 제2 단자를 포함할 수 있다. 제1 내지 제M 트랜지스터들(61_1 내지 61_M)의 제2 단자는 제1 전원전압(VDD)과 상이한 전원전압(예를 들어, 제2 전원전압(VSS), 그라운드 전압 등)을 공급하는 전원에 연결될 수 있다. 제1 내지 제M 트랜지스터들(61_1 내지 61_M)은 동일한 사이즈를 가질 수 있다. 제1 내지 제M 트랜지스터들(61_1 내지 61_M)은 화소(PX)의 구동 트랜지스터(도 3의 T1)와 동일한 사이즈를 가질 수 있다. 제1 내지 제M 트랜지스터들(61_1 내지 61_M)의 게이트 전압은 제1 내지 제M 기준 감마전압들(VGMA_1 내지 VGMA_M)일 수 있다.
감마전압 생성회로(147A)는 제1 내지 제M 기준 감마전압(VGMA_1 내지 VGMA_M)을 기초로 제1 내지 제M 감마 버퍼전압(VG_1 내지 VG_M)을 생성할 수 있다. 감마전압 생성회로(147A)는 제1 내지 제M 버퍼들(81_1 내지 81_M)을 포함할 수 있다.
제1 내지 제M 버퍼들(81_1 내지 81_M)은 각각 제1 내지 제M 기준 감마전압(VGMA_1 내지 VGMA_M) 중 하나를 입력받는 제1 입력단(+), 출력단과 연결된 제2 입력단(-), 및 출력단을 포함할 수 있다. 제1 내지 제M 버퍼들(81_1 내지 81_M)은 각각의 출력단으로 제1 내지 제M 감마 버퍼전압(VG_1 내지 VG_M)을 출력할 수 있다.
분배부(149A)는 저항열(resistor string)로 구성될 수 있다. 분배부(149A)는 감마전압 생성회로(147A)로부터 출력된 제1 내지 제M 감마 버퍼전압(VG_1 내지 VG_M) 사이의 전압 분배를 통하여 제1 내지 제N 감마전압(V<0>, ..., V<N-1>)을 생성할 수 있다.
도 8 및 도 9는 본 발명의 다른 실시예에 따른 감마전압 생성부를 개략적으로 나타낸 도면이다.
도 8을 참조하면, 본 발명의 일 실시예에 따른 감마전압 생성부(1231B)는 기준전류 생성회로(141B), 감마전류 생성회로(143B), 및 기준 감마전압 생성회로(145B)를 포함할 수 있다. 설명의 편의를 위해, 도 8에서는 감마전압 생성회로 및 분배부를 생략하였다. 도 8에서 생략된 감마전압 생성회로 및 분배부는 도 7에 도시된 감마전압 생성회로(147A) 및 분배부(149A)와 동일하다.
기준전류 생성회로(141B)는 제1 트랜지스터(21), 제2 트랜지스터(22), 연산 증폭기(23) 및 저항(24)을 포함할 수 있다.
제1 트랜지스터(21)는 직렬 연결된 한 쌍의 제1-1 트랜지스터(21a) 및 제1-2 트랜지스터(21b)를 포함할 수 있다. 제1-1 트랜지스터(21a)는 게이트가 제1-1 제어선(151a)에 연결되고, 제1 단자가 제1 전원전압(VDD)의 공급원과 연결되고, 제2 단자가 게이트 및 제1-2 트랜지스터(21b)의 제1 단자에 연결된다. 제1-1 트랜지스터(21a)는 게이트 전압(Bias1)에 의해 온오프될 수 있다. 제1-2 트랜지스터(21b)는 게이트가 제1-2 제어선(151b)에 연결되고, 제1 단자가 제1-1 트랜지스터(21a)의 제2 단자와 연결되고, 제2 단자가 게이트 및 제2 트랜지스터(22)의 제1 단자에 연결된다. 제1-2 트랜지스터(21b)는 게이트 전압(Bias2)에 의해 온오프될 수 있다.
제2 트랜지스터(22)는 게이트가 연산 증폭기(23)의 출력단에 연결되고, 제1 단자가 제1-2 트랜지스터(21b)의 제2 단자에 연결되고, 제2 단자가 연산 증폭기(23)의 제2 입력단(-)에 연결된다.
연산 증폭기(23)의 제1 입력단(+)은 기준전압(Vref)의 공급원과 연결되고, 제2 입력단(-)은 저항(24)과 연결된다. 연산 증폭기(23)의 출력단은 제2 트랜지스터(22)의 게이트에 연결된다. 제1 입력단(+)에 기준전압(Vref)이 인가되면, 제2 입력단(-)과 출력단 간의 전압 차에 의한 출력단의 전압에 따라 제2 트랜지스터(22)가 턴온 또는 턴오프될 수 있다. 기준전압(Vref)은 밝기(휘도)에 대응하는 값을 가질 수 있다.
연산 증폭기(23)는 기준전압(Vref) 및 저항(24)의 저항값에 따라 출력단 전압이 결정되고, 제1 전원전압(VDD)으로부터 턴온된 제1 트랜지스터(21)와 제2 트랜지스터(22)를 따라 흐르는 기준전류(Iref)가 결정될 수 있다.
전술된 실시예에서 기준전류 생성회로(141B)가 P타입 트랜지스터로 구현된 제1 트랜지스터(21) 및 N타입 트랜지스터로 구현된 제2 트랜지스터(22)를 포함하는 예를 도시하였으나, 본 발명의 실시예는 이에 한정되지 않고, 제1 트랜지스터(21) 및 제2 트랜지스터(22)를 다른 타입의 트랜지스터로 구현하고, 그에 대응한 연산 증폭기를 구성하여 기준전류 생성회로(141B)를 구성할 수 있다.
감마전류 생성회로(143B)는 기준전류 생성회로(141B)와 전류 미러로 동작할 수 있다. 감마전류 생성회로(143B)는 기준전류(Iref)를 기초로 레지스터(미도시)로부터의 m 비트의 감마데이터에 대응하는 제1 내지 제M 감마전류(Igamma_1 내지 Igamma_M)를 생성할 수 있다. 감마전류 생성회로(143B)는 제1 내지 제M 전류변환회로들(43_1 내지 43_M)을 포함할 수 있다. 제1 내지 제M 전류변환회로들(43_1 내지 43_M) 각각은 직렬 및/또는 병렬 연결된 하나 이상의 트랜지스터들을 포함할 수 있다. 제1 내지 제M 전류변환회로들(43_1 내지 43_M)은 각각 기준전류 생성회로(141B)와 전류미러회로를 구성할 수 있다.
감마데이터는 제1 내지 제N 감마전압(V<0>, ..., V<N-1>) 중 하나에 대응하는 m 비트(예를 들어, D0 내지 D7의 8비트)의 디지털 값일 수 있다. 예를 들어, 제1 전류변환회로(43_1)는 제1 감마전압(V<0>)에 대응하는 감마데이터를 입력받고, 제2 전류변환회로(43_2)는 제4 감마전압(V<3)에 대응하는 감마데이터를 입력받고, 제3 전류변환회로(43_3)는 제12 감마전압(V<11>)에 대응하는 감마데이터를 입력받을 수 있다.
도 9는 본 발명의 일 실시예에 따른 제1 전류변환회로(43_1)를 도시하며, 제2 내지 제M 전류변환회로(43_2 내지 43_M)에도 유사하게 적용될 수 있다.
제1 전류변환회로(43_1)는 제1-1 제어선(151a)에 게이트가 연결된 복수의 제1 트랜지스터(431)들, 감마데이터에 따라 온오프되는 복수의 스위치들(433_1 내지 433_K-1), 제1-2 제어선(151b)에 게이트가 연결된 제2 트랜지스터(437) 및 제3 트랜지스터(439)를 포함할 수 있다. 제1 전류변환회로(43_1)는 제1 내지 제K 회로부(430_1 내지 430_K)를 포함할 수 있다. 제1 트랜지스터(431), 제2 트랜지스터(437) 및 제3 트랜지스터(439)는 각각 P타입 트랜지스터로 구현될 수 있다.
제1 회로부(430_1)는 제1-1 제어선(151a)에 게이트가 연결되고, 제1 노드(Q1)와 제3 트랜지스터(439) 사이에 구비되고, 서로 직렬 연결된 한 쌍의 제1 트랜지스터(431)들을 포함할 수 있다. 제1 회로부(430_1)의 한 쌍의 제1 트랜지스터(431)들은 서로 동일한 사이즈를 가질 수 있다. 제1 회로부(430_1)의 한 쌍의 제1 트랜지스터(431)들은 각각 화소(PX)의 구동 트랜지스터와 동일한 사이즈를 가질 수 있다.
제2 회로부(430_2)는 세 개의 제1 트랜지스터(431)들 및 제1 스위치(433_1)를 포함할 수 있다. 제2 회로부(430_2)는 제1-1 제어선(151a)에 게이트가 연결되고, 제1 노드(Q1)와 제1 스위치(433_1) 사이에 직렬 연결된 한 쌍의 제1 트랜지스터(431)들 및 제1 노드(Q1)와 제2 노드(Q2) 사이에 구비된 하나의 제1 트랜지스터(431)를 포함할 수 있다. 제2 회로부(430_2)의 세 개의 제1 트랜지스터(431)들은 서로 동일한 사이즈를 가질 수 있다. 제2 회로부(430_2)의 세 개의 제1 트랜지스터(431)들은 각각 화소(PX)의 구동 트랜지스터와 동일한 사이즈를 가질 수 있다. 제1 스위치(433_1)는 감마데이터의 제1 비트(D0)의 비트 값에 따라 제1 트랜지스터(431)의 출력 단자(제2 단자)를 제2 트랜지스터(437) 또는 제3 트랜지스터(439)에 선택적으로 연결할 수 있다.
제3 회로부(430_3)는 세 개의 제1 트랜지스터(431)들 및 제2 스위치(433_2)를 포함할 수 있다. 제3 회로부(430_3)는 제1-1 제어선(151a)에 게이트가 연결되고, 제2 노드(Q2)와 제2 스위치(433_2) 사이에 직렬 연결된 한 쌍의 제1 트랜지스터(431)들 및 제2 노드(Q2)와 제3 노드(Q3) 사이에 구비된 하나의 제1 트랜지스터(431)를 포함할 수 있다. 제3 회로부(430_3)의 세 개의 제1 트랜지스터(431)들은 서로 동일한 사이즈를 가질 수 있다. 제3 회로부(430_3)의 세 개의 제1 트랜지스터(431)들은 각각 화소(PX)의 구동 트랜지스터와 동일한 사이즈를 가질 수 있다. 제2 스위치(433_2)는 감마데이터의 제2 비트(D1)의 비트 값에 따라 제1 트랜지스터(431)의 출력 단자(제2 단자)를 제2 트랜지스터(437) 또는 제3 트랜지스터(439)에 선택적으로 연결할 수 있다.
제4 회로부(430_4)는 세 개의 제1 트랜지스터(431)들 및 제3 스위치(433_3)를 포함할 수 있다. 제4 회로부(430_4)는 제1-1 제어선(151a)에 게이트가 연결되고, 제3 노드(Q3)와 제3 스위치(433_3) 사이에 직렬 연결된 한 쌍의 제1 트랜지스터(431)들을 포함할 수 있다. 제4 회로부(430_4)의 한 쌍의 제1 트랜지스터(431)들은 서로 동일한 사이즈를 가질 수 있다. 제4 회로부(430_4)의 한 쌍의 제1 트랜지스터(431)들은 각각 화소(PX)의 구동 트랜지스터와 동일한 사이즈를 가질 수 있다. 제3 스위치(433_3)는 감마데이터의 제3 비트(D2)의 비트 값에 따라 제1 트랜지스터(431)의 출력 단자(제2 단자)를 제2 트랜지스터(437) 또는 제3 트랜지스터(439)에 선택적으로 연결할 수 있다.
제5 회로부(430_5)는 하나의 제1 트랜지스터(431) 및 제4 스위치(433_4)를 포함할 수 있다. 제5 회로부(430_5)의 제1 트랜지스터(431)는 제1-1 제어선(151a)에 게이트가 연결되고, 제3 노드(Q3)와 제4 스위치(433_4) 사이에 구비될 수 있다. 제5 회로부(430_5)의 제1 트랜지스터(431)는 화소(PX)의 구동 트랜지스터와 동일한 사이즈를 가질 수 있다. 제4 스위치(433_4)는 감마데이터의 제4 비트(D3)의 비트 값에 따라 제1 트랜지스터(431)의 출력 단자(제2 단자)를 제2 트랜지스터(437)에 선택적으로 연결할 수 있다.
제6 회로부(430_6)는 하나의 제1 트랜지스터(431) 및 제5 스위치(433_5)를 포함할 수 있다. 제6 회로부(430_6)의 제1 트랜지스터(431)는 제1-1 제어선(151a)에 게이트가 연결되고, 제3 노드(Q3)와 제5 스위치(433_5) 사이에 구비될 수 있다. 제6 회로부(430_6)의 제1 트랜지스터(431)의 사이즈는 화소(PX)의 구동 트랜지스터 사이즈의 2배일 수 있다. 제5 스위치(433_5)는 감마데이터의 제5 비트(D4)의 비트 값에 따라 제1 트랜지스터(431)의 출력 단자(제2 단자)를 제2 트랜지스터(437)에 선택적으로 연결할 수 있다.
제7 회로부(430_7)는 하나의 제1 트랜지스터(431) 및 제6 스위치(433_6)를 포함할 수 있다. 제7 회로부의 제1 트랜지스터(431)는 제1-1 제어선(151a)에 게이트가 연결되고, 제3 노드(Q3)와 제6 스위치(433_6) 사이에 구비될 수 있다. 제7 회로부의 제1 트랜지스터(431)의 사이즈는 화소(PX)의 구동 트랜지스터의 4배일 수 있다. 제6 스위치(433_6)는 감마데이터의 제6 내지 제8 비트(D5 내지 D7) 중 선택부(170)에 의해 선택된 비트의 비트 값에 따라 제1 트랜지스터(431)의 출력 단자(제2 단자)를 제2 트랜지스터(437)에 선택적으로 연결할 수 있다.
선택부(170)는 제6 내지 제8 비트(D5 내지 D7) 중 하나를 선택하여 제7 내지 제K 회로부(430_7 내지 430_K)의 제6 내지 제K-1 스위치(433_6 내지 433_K-1)로 출력할 수 있다. 도 9에서는 예시적으로 선택부(170)가 제6 내지 제8 비트(D5 내지 D7) 중 하나를 선택하여 7개의 회로부로 출력하는 예를 도시하고 있다.
제8 내지 제K 회로부(430_8 내지 430_K) 각각은 제7 회로부와 동일하므로 상세한 설명은 생략한다. 제1 내지 제K-1 스위치들(433_1 내지 433_K-1)은 트랜지스터로 구현될 수 있다.
제2 트랜지스터(437)는 제1-2 제어선(151b)에 연결된 게이트, 제1 내지 제K-1 스위치들(433_1 내지 433_K-1)을 통해 제1 트랜지스터(431)와 전기적으로 연결되는 제1 단자, 및 제2 단자를 포함할 수 있다. 제2 트랜지스터(437)의 제2 단자를 통해 제1 감마전류(Igamma_1)가 출력될 수 있다.
제3 트랜지스터(439)는 제1-2 제어선(151b)에 연결된 게이트, 제1 내지 제3 스위치들(433_1 내지 433_3)을 통해 제1 트랜지스터(431)와 전기적으로 연결되는 제1 단자, 및 제2 단자를 포함할 수 있다. 제3 트랜지스터(439)의 제2 단자는 제1 전원전압(VDD)과 상이한 전압(예를 들어, 제2 전원전압(VSS), 그라운드 전압 등)을 공급하는 전원에 연결될 수 있다.
다시 도 8을 참조하면, 기준 감마전압 생성회로(145B)는 감마전류 생성회로(143B)로부터 출력되는 제1 내지 제M 감마전류(Igamma_1 내지 Igamma_M)를 기초로 제1 내지 제M 기준 감마전압(VGMA_1 내지 VGMA_M)을 생성할 수 있다. 기준 감마전압 생성회로(145B)는 제1 내지 제M 트랜지스터 쌍들(61_1 내지 61_M)을 포함할 수 있다.
제1 내지 제M 트랜지스터 쌍들(61_1 내지 61_M)은 각각 직렬 연결된 한 쌍의 트랜지스터들(61a_1/61b_1, ..., 61a_M-1/61b_M-1, 61a_M/61b_M)로 구현될 수 있다. 트랜지스터들(61a_1 내지 61a_M)은 각각 제2-1 내지 제2-M 제어선들(153_1 내지 153_M) 중 대응하는 제어선에 연결된 게이트, 감마전류 생성회로(143B) 및 게이트에 연결된 제1 단자, 및 제2 단자를 포함할 수 있다. 트랜지스터들(61b_1 내지 61b_M)은 각각 게이트, 게이트와 연결된 제1 단자, 및 제2 단자를 포함할 수 있다. 트랜지스터들(61b_1 내지 61b_M)의 제1 단자는 트랜지스터들(61a_1 내지 61a_M) 중 대응하는 하나의 제2 단자와 연결될 수 있다. 트랜지스터들(61b_1 내지 61b_M)의 제2 단자는 제1 전원전압(VDD)과 상이한 전원전압(예를 들어, 제2 전원전압(VSS), 그라운드 전압 등)을 공급하는 전원에 연결될 수 있다.
트랜지스터들(61a_1/61b_1, 61a_2/61b_2, ..., 61a_M-1/61b_M-1, 61a_M/61b_M) 각각은 동일한 사이즈를 가질 수 있다. 트랜지스터들(61a_1/61b_1, 61a_2/61b_2, ..., 61a_M-1/61b_M-1, 61a_M/61b_M)은 화소(PX)의 구동 트랜지스터와 동일한 사이즈를 가질 수 있다. 트랜지스터들(61a_1 내지 61a_M) 각각의 게이트 전압은 제1 내지 제M 기준 감마전압(VGMA_1 내지 VGMA_M)일 수 있다. 트랜지스터들(61a_1 내지 61a_M) 각각의 게이트는 감마전압 생성회로와 연결될 수 있다.
도 8의 실시예는, 한 쌍의 트랜지스터들(61a_1/61b_1, ..., 61a_M-1/61b_M-1, 61a_M/61b_M)이 N타입 트랜지스터로 구현된 예이다. 다른 실시예에서, 트랜지스터들(61a_1 내지 61a_M)은 각각 N타입 트랜지스터로 구현되고, 트랜지스터들(61b_1 내지 61b_M)은 각각 P타입 트랜지스터로 구현될 수 있다. 여기서, 트랜지스터들(61b_1 내지 61b_M)은 각각 게이트, 제1 단자, 및 게이트와 연결된 제2 단자를 포함할 수 있다. 트랜지스터들(61b_1 내지 61b_M)의 제1 단자는 트랜지스터들(61a_1 내지 61a_M) 중 대응하는 하나의 제2 단자와 연결될 수 있다. 트랜지스터들(61b_1 내지 61b_M)의 제2 단자는 제1 전원전압(VDD)과 상이한 전원전압(예를 들어, 제2 전원전압(VSS), 그라운드 전압 등)을 공급하는 전원에 연결될 수 있다.
종래의 감마회로는 감마 특성을 측정하여 임의의 전압 설정에 의한 감마전압을 생성하며, 공정 변동에 따른 표시장치 특성 변화에 의해 감마조정이 필수로 요구된다. 본 발명의 실시예들은 감마회로의 트랜지스터들을 화소의 구동 트랜지스터와 동일 기판에서 동일 공정으로 생산함으로써, 구동 트랜지스터와 매칭되는 트랜지스터를 이용한 감마회로를 구현할 수 있다. 이에 따라 공정상 발생하는 변화에 무관하게 표시장치가 요구하는 감마 특성을 정확하게 구현할 수 있고, 감마 특성을 측정하지 않고 감마전압을 설정할 수 있다. 또한, 본 발명의 실시예들은 기준전류 생성회로를 이용하여 밝기를 글로벌하게 조정함으로써 감마정보가 내재된 감마전류(Igamma)를 간단하게 생성 및 조정할 수 있다.
본 명세서에서는 본 발명을 한정된 실시예를 중심으로 설명하였으나, 본 발명의 범위 내에서 다양한 실시예가 가능하다. 또한 설명되지는 않았으나, 균등한 수단도 또한 본 발명에 그대로 결합되는 것이라 할 것이다. 따라서 본 발명의 진정한 보호범위는 아래의 특허청구범위에 의하여 정해져야 할 것이다.

Claims (5)

  1. 설정된 밝기에 대응하는 기준전류를 생성하는 기준전류 생성회로;
    상기 기준전류 생성회로와 전류 미러로 동작하고, 사이즈가 상이한 복수의 트랜지스터를 포함하고, 상기 기준전류를 제1 내지 제M 감마전류로 변환하여 출력하는 감마전류 생성회로;
    상기 제1 내지 제M 감마전류를 제1 내지 제M 기준 감마전압으로 변환하는 기준 감마전압 생성회로;
    상기 제1 내지 제M 기준 감마전압을 제1 내지 제M 감마 버퍼전압으로 변환하는 감마전압 생성회로; 및
    상기 제1 내지 제M 감마 버퍼전압의 전압 분배에 의해 제1 내지 제N 감마전압을 생성하는 분배부;를 포함하는 데이터 구동회로.
  2. 제1항에 있어서,
    상기 감마전류 생성회로는, 상기 제1 내지 제M 감마전류를 출력하는 제1 내지 제M 트랜지스터들을 포함하는, 데이터 구동회로.
  3. 제2항에 있어서,
    상기 제1 내지 제M 트랜지스터들 각각은 직렬 및/또는 병렬 연결된 동일 또는 상이한 사이즈의 하나 이상의 트랜지스터로 구성된, 데이터 구동회로.
  4. 제1항에 있어서,
    상기 기준 감마전압 생성회로는 제1 내지 제M 트랜지스터들을 포함하고,
    상기 제1 내지 제M 트랜지스터들은 화소의 구동 트랜지스터와 동일한 사이즈를 갖는, 데이터 구동회로.
  5. 제4항에 있어서,
    상기 제1 내지 제M 트랜지스터들 각각의 게이트 전압이 상기 제1 내지 제M 기준 감마전압인, 데이터 구동회로.
KR1020190011304A 2019-01-29 2019-01-29 데이터 구동회로 KR102189929B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190011304A KR102189929B1 (ko) 2019-01-29 2019-01-29 데이터 구동회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190011304A KR102189929B1 (ko) 2019-01-29 2019-01-29 데이터 구동회로

Publications (2)

Publication Number Publication Date
KR20200093941A true KR20200093941A (ko) 2020-08-06
KR102189929B1 KR102189929B1 (ko) 2020-12-11

Family

ID=72040099

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190011304A KR102189929B1 (ko) 2019-01-29 2019-01-29 데이터 구동회로

Country Status (1)

Country Link
KR (1) KR102189929B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070021360A (ko) * 2005-08-18 2007-02-23 삼성전자주식회사 표시 장치의 전류 구동 데이터 드라이버 및 이를 가지는표시 장치
KR20150027925A (ko) * 2013-09-04 2015-03-13 엘지디스플레이 주식회사 표시장치용 구동회로 및 이의 구동방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070021360A (ko) * 2005-08-18 2007-02-23 삼성전자주식회사 표시 장치의 전류 구동 데이터 드라이버 및 이를 가지는표시 장치
KR20150027925A (ko) * 2013-09-04 2015-03-13 엘지디스플레이 주식회사 표시장치용 구동회로 및 이의 구동방법

Also Published As

Publication number Publication date
KR102189929B1 (ko) 2020-12-11

Similar Documents

Publication Publication Date Title
US11482165B2 (en) Pixel driving circuit
US20210049957A1 (en) Pixel and display device including the same
KR102257302B1 (ko) 표시장치
KR102228084B1 (ko) 저전압 트랜지스터를 이용한 화소 및 이를 포함하는 마이크로 표시장치
CN111083855B (zh) 一种适用于micro LED的数据驱动电路
TWI404000B (zh) 平面板顯示器用之驅動器
KR102131266B1 (ko) 화소 및 이를 포함하는 표시장치
KR102189929B1 (ko) 데이터 구동회로
JP2004254190A (ja) 電子回路、電子装置、電気光学装置及び電子機器
KR102189930B1 (ko) 픽셀 및 이를 포함하는 표시장치
JP2004271759A (ja) 電流駆動型表示装置の駆動用半導体回路群、及びそれを用いた電流駆動型表示装置
KR102256737B1 (ko) 화소 및 이를 포함하는 표시장치
CN111179818A (zh) 一种micro LED显示装置
KR102131264B1 (ko) 마이크로 표시장치
CN210429264U (zh) 一种微型显示装置
KR20200085692A (ko) 마이크로 표시장치 및 그의 검사 방법
KR102107832B1 (ko) 마이크로 표시장치
KR102345689B1 (ko) 마이크로 표시장치
KR102004359B1 (ko) 마이크로 표시장치
US11705059B2 (en) Display device
KR102249440B1 (ko) 디지털 감마 보정 표시장치 및 이의 구동 방법
KR102222495B1 (ko) 마이크로 표시장치
KR102131265B1 (ko) 마이크로 표시장치 및 그의 검사 방법
KR20200044675A (ko) 마이크로 표시장치
KR20210066764A (ko) 화소 및 이를 포함하는 표시장치

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant