KR102131264B1 - 마이크로 표시장치 - Google Patents

마이크로 표시장치 Download PDF

Info

Publication number
KR102131264B1
KR102131264B1 KR1020180124214A KR20180124214A KR102131264B1 KR 102131264 B1 KR102131264 B1 KR 102131264B1 KR 1020180124214 A KR1020180124214 A KR 1020180124214A KR 20180124214 A KR20180124214 A KR 20180124214A KR 102131264 B1 KR102131264 B1 KR 102131264B1
Authority
KR
South Korea
Prior art keywords
pixel
light emitting
pixels
repair
selection
Prior art date
Application number
KR1020180124214A
Other languages
English (en)
Other versions
KR20200043637A (ko
Inventor
이재훈
Original Assignee
주식회사 사피엔반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 사피엔반도체 filed Critical 주식회사 사피엔반도체
Priority to KR1020180124214A priority Critical patent/KR102131264B1/ko
Publication of KR20200043637A publication Critical patent/KR20200043637A/ko
Application granted granted Critical
Publication of KR102131264B1 publication Critical patent/KR102131264B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10—Dealing with defective pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 실시예들은 마이크로 표시장치를 개시한다.
본 발명의 일 실시예에 따른 마이크로 표시장치는, 제1 화소회로 및 상기 제1 화소회로에 연결된 제1 발광소자를 포함하는 제1 화소; 상기 제1 화소에 인접하고, 제2 화소회로 및 상기 제2 화소회로에 연결된 제2 발광소자를 포함하는 제2 화소; 제어신호에 응답하여, 상기 제1 화소의 제1 발광소자를 상기 제2 화소의 제2 화소회로에 연결하고, 상기 제2 화소의 제2 발광소자를 상기 제1 화소의 제1 화소회로에 연결하는 스위칭 소자; 및 상기 제1 화소 또는 상기 제2 화소의 선택에 대응하는 입력신호에 응답하여 상기 제어신호를 상기 스위칭 소자로 출력하는 논리소자;를 포함한다.

Description

마이크로 표시장치{Micro Display}
본 발명의 실시예들은 마이크로 표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하는 표시장치에 대한 요구가 증가하고 있으며, 액정 표시장치(Liquid Crystal Display Device), 플라즈마 표시장치(Plasma Display Device), 유기발광 표시장치(Organic Light Emitting Display Device) 등과 같은 다양한 유형의 표시 장치가 활용되고 있다.
최근 마이크로 발광다이오드(μLED)를 이용한 고해상도 표시장치(이하, "마이크로 표시장치"라고 함)에 대한 관심이 높아지고 있다.
본 발명의 실시예들은 결함 화소에 대한 리페어(repair)를 통해 결함 화소를 정상 구동할 수 있도록 함으로써, 생산 수율을 높이고, 품질 열화를 개선할 수 있는 마이크로 표시장치를 제공하고자 한다.
본 발명의 일 실시예에 따른 마이크로 표시장치는, 제1 화소회로 및 상기 제1 화소회로에 연결된 제1 발광소자를 포함하는 제1 화소; 상기 제1 화소에 인접하고, 제2 화소회로 및 상기 제2 화소회로에 연결된 제2 발광소자를 포함하는 제2 화소; 제어신호에 응답하여, 상기 제1 화소의 제1 발광소자를 상기 제2 화소의 제2 화소회로에 연결하고, 상기 제2 화소의 제2 발광소자를 상기 제1 화소의 제1 화소회로에 연결하는 스위칭 소자; 및 상기 제1 화소 또는 상기 제2 화소의 선택에 대응하는 입력신호에 응답하여 상기 제어신호를 상기 스위칭 소자로 출력하는 논리소자;를 포함한다.
상기 마이크로 표시장치는, 상기 논리소자로 제1 선택신호 및 제2 선택신호를 상기 입력신호로서 출력하는 선택기;를 더 포함하고, 상기 논리소자는 상기 제1 선택신호 및 상기 제2 선택신호의 논리곱에 의해 상기 스위칭 소자를 턴-온시키는 상기 제어신호를 출력할 수 있다.
상기 스위칭 소자는, 상기 제어신호가 인가되는 게이트 단자, 상기 제1 화소의 제1 화소회로와 제1 발광소자 사이에 연결된 제1 단자, 및 상기 제2 화소의 제2 화소회로와 제2 발광소자 사이에 연결된 제2 단자를 포함하는 트랜지스터일 수 있다.
상기 논리소자는 AND 게이트일 수 있다.
본 발명의 일 실시예에 따른 마이크로 표시장치는, 복수의 화소들 및 상기 복수의 화소들 중 두 개의 인접한 화소들에 연결된 복수의 리페어 회로들을 포함하는 표시부; 및 상기 복수의 리페어 회로들 중 적어도 하나를 선택하는 선택신호를 출력하는 선택부;를 포함하고, 상기 복수의 리페어 회로들 각각이, 제어신호에 응답하여, 상기 두 개의 화소들의 발광소자들을 상기 두 개의 화소들의 화소회로들에 연결하는 스위칭 소자; 및 상기 선택부로부터 상기 리페어 회로를 선택하는 선택신호에 응답하여 상기 제어신호를 상기 스위칭 소자로 출력하는 논리소자;를 포함한다.
본 발명의 실시예들은 결함 화소 발생 시 용이하게 리페어함으로써, 결함 화소를 정상 구동시켜 마이크로 표시장치의 생산 수율을 높일 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 제조 공정을 개략적으로 나타낸 도면이다.
도 2 및 도 3은 본 발명의 일 실시예에 따른 표시장치를 개략적으로 나타낸 도면이다.
도 4 및 도 5는 본 발명의 일 실시예에 따른 화소부의 화소 및 리페어부의 배열을 개략적으로 나타낸 도면이다.
도 6은 도 2에 도시된 화소 및 리페어부의 일부를 나타낸 회로도이다.
도 7은 도 6에 도시된 화소 및 리페어부의 동작을 설명하는 도면이다.
도 8은 본 발명의 다른 실시예에 따른 화소 및 리페어부의 예를 나타낸 도면이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. 또한, 이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, X와 Y가 연결되어 있다고 할 때, X와 Y가 전기적으로 연결되어 있는 경우, X와 Y가 기능적으로 연결되어 있는 경우, X와 Y가 직접 연결되어 있는 경우를 포함할 수 있다. 여기에서, X, Y는 대상물(예를 들면, 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)일 수 있다. 따라서, 소정의 연결 관계, 예를 들면, 도면 또는 상세한 설명에 표시된 연결 관계에 한정되지 않고, 도면 또는 상세한 설명에 표시된 연결 관계 이외의 것도 포함할 수 있다.
X와 Y가 전기적으로 연결되어 있는 경우는, 예를 들어, X와 Y의 전기적인 연결을 가능하게 하는 소자(예를 들면, 스위치, 트랜지스터, 용량소자, 인덕터, 저항소자, 다이오드 등)가, X와 Y 사이에 1개 이상 연결되는 경우를 포함할 수 있다.
X와 Y가 기능적으로 연결되어 있는 경우는, X로부터 출력된 신호가 Y에 전달되는 경우처럼 X와 Y의 기능적인 연결을 가능하게 하는 회로(예를 들면, 논리회로(OR 게이트, AND 게이트, 인버터 등), 신호 변환 회로(AD 변환회로, 감마 보정회로 등), 전위 레벨 변환 회로(레벨쉬프트 회로 등), 전류 공급 회로, 증폭회로(신호 진폭 또는 전류량 등을 크게 할 수 있는 회로), 신호 생성 회로, 기억 회로(메모리 등) 등이, X와 Y 사이에 1개 이상 연결되는 경우를 포함할 수 있다.
이하의 실시예에서, 소자 상태와 연관되어 사용되는 "온(ON)"은 소자의 활성화된 상태를 지칭하고, "오프(OFF)"는 소자의 비활성화된 상태를 지칭할 수 있다. 소자에 의해 수신된 신호와 연관되어 사용되는 "온"은 소자를 활성화하는 신호를 지칭하고, "오프"는 소자를 비활성화하는 신호를 지칭할 수 있다. 소자는 높은 전압 또는 낮은 전압에 의해 활성화될 수 있다. 예를 들어, P채널 트랜지스터는 낮은 전압에 의해 활성화되고, N채널 트랜지스터는 높은 전압에 의해 활성화된다. 따라서, P채널 트랜지스터와 N채널 트랜지스터에 대한 "온" 전압은 반대(낮음 대 높음) 전압 레벨임을 이해해야 한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 제조 공정을 개략적으로 나타낸 도면이다.
도 1을 참조하면, 일 실시예에 따른 표시장치(30)는 발광소자 어레이(10) 및 구동회로 기판(20)을 포함할 수 있다. 발광소자 어레이(10)는 구동회로 기판(20)과 결합될 수 있다. 표시장치(30)는 마이크로 표시장치일 수 있다.
발광소자 어레이(10)는 복수의 발광소자들을 포함할 수 있다. 발광소자는 발광다이오드(LED)일 수 있다. 발광소자는 마이크로 내지 나노 단위 크기의 발광다이오드(LED)일 수 있다. 반도체 웨이퍼 상에 복수의 발광다이오드들을 성장시킴으로써 적어도 하나의 발광소자 어레이(10)들이 제조될 수 있다. 따라서, 발광다이오드를 개별적으로 구동회로 기판(20)에 이송할 필요없이 발광소자 어레이(10)를 구동회로 기판(20)과 결합함으로써 표시장치(30)가 제조될 수 있다.
구동회로 기판(20)에는 발광소자 어레이(10) 상의 발광다이오드 각각에 대응하는 화소회로가 배열될 수 있다. 발광소자 어레이(10) 상의 발광다이오드와 구동회로 기판(20) 상의 화소회로는 전기적으로 연결되어 화소를 구성할 수 있다.
도 2 및 도 3은 본 발명의 일 실시예에 따른 표시장치를 개략적으로 나타낸 도면이다.
도 2를 참조하면, 일 실시예에 따른 표시장치(30)는 화소부(110) 및 구동부(120)를 포함할 수 있다.
화소부(110)는 영상을 표시하는 표시 영역에 배치될 수 있다. 화소부(110)는 소정 패턴, 예를 들어, 매트릭스 형, 지그재그 형 등 다양한 패턴으로 배열된 복수의 화소(PX)들을 포함할 수 있다.
단위 화소는 다양한 색상을 표시하기 위해 복수의 색상들을 각각 표시하는 복수의 서브화소들을 포함할 수 있다. 본 명세서에서, 화소(PX)는 주로 하나의 서브화소를 의미한다. 그러나, 본 발명은 이에 한정되지 않으며, 화소(PX)는 복수의 서브화소들을 포함하는 하나의 단위 화소를 의미할 수도 있다. 즉, 본 명세서에서 하나의 화소(PX)가 존재한다고 기재되어 있더라도, 이는 하나의 서브화소가 존재하는 것으로 해석될 수도 있고, 하나의 단위 화소를 구성하는 복수의 서브화소들이 존재한다고 해석될 수도 있다.
화소(PX)는 발광소자를 포함할 수 있다. 발광소자는 자발광소자일 수 있다. 예를 들어, 발광소자는 발광다이오드(LED)일 수 있다. 발광소자는 단일 피크 파장을 발광하거나, 복수의 피크 파장을 발광할 수 있다.
화소(PX)는 발광소자와 연결된 화소회로를 더 포함할 수 있다. 화소회로는 적어도 하나의 박막 트랜지스터 및 적어도 하나의 커패시터 등을 포함할 수 있다. 화소회로는 기판 상의 반도체 적층 구조에 의해 구현될 수 있다.
화소부(110)에는 화소(PX)들에 주사신호를 인가하는 복수의 주사선들(SL1-SLn), 및 화소들(PX)에 데이터신호를 인가하는 복수의 데이터선들(DL1-DLm)을 포함할 수 있다. 주사선들(SL1-SLn) 각각은 동일 행에 배열된 화소들(PX)에 연결되고, 데이터선들(DL1-DLm) 각각은 동일 열에 배열된 화소(PX)들에 연결될 수 있다. 화소(PX)들은 주사선들(SL1-SLn)을 통해 인가되는 주사신호에 응답하여 데이터선들(DL1-DLm)을 통해 인가되는 데이터신호의 전압 레벨 또는 전류 레벨에 상응하는 밝기로 발광할 수 있다.
화소부(110)는 복수의 리페어부(RU)들을 포함할 수 있다. 각 리페어부(RU)는 두 개의 인접한 화소들, 예를 들어 제1 화소(PX1) 및 제2 화소(PX2)에 연결될 수 있다. 화소부(110)는 리페어부(RU)들에 제1 선택신호를 인가하는 복수의 제1 선택선들(RL1 내지 RLx), 및 리페어부(RU)들에 제2 선택신호를 인가하는 복수의 제2 선택선들(CL1 내지 CLy)을 포함할 수 있다. 제1 선택선들(RL1 내지 RLx) 각각은 동일 행에 배열된 리페어부(RU)들에 연결되고, 제2 선택선들(CL1 내지 CLy) 각각은 동일 열에 배열된 리페어부(RU)들에 연결될 수 있다. 리페어부(RU)들은 제1 선택선들(RL1 내지 RLx)을 통해 인가되는 제1 선택신호 및 제2 선택선들(CL1 내지 CLy)을 통해 인가되는 제2 선택신호에 의해 두 개의 인접한 제1 및 제2 화소들(PX1, PX2)의 발광소자들이 자신의 화소회로들을 서로 공유할 수 있도록 할 수 있다. 이로써 두 개의 인접한 제1 및 제2 화소들(PX1, PX2) 중 결함 화소의 발광소자가 리페어부(RU)에 의해 공유하는 정상 화소의 화소회로에 연결되어 발광할 수 있다. 리페어부(RU)에 의해 연결되는 두 개의 인접한 제1 및 제2 화소들(PX1, PX2)은 동일 휘도로 발광할 수 있다.
일 실시예에서, 제1 화소(PX1)와 제2 화소(PX2)는 도 4에 도시된 바와 같이, 동일 행의 인접한 화소들일 수 있다. 이 경우 제1 화소(PX1)에 연결된 주사선(SLa)과 제2 화소(PX2)에 연결된 주사선(SLb)은 동일한 주사선일 수 있다. 다른 실시예에서, 제1 화소(PX1)와 제2 화소(PX2)는 도 5에 도시된 바와 같이, 동일 열의 인접한 화소들일 수 있다. 이 경우 제1 화소(PX1)에 연결된 데이터선(DLa)과 제2 화소(PX2)에 연결된 데이터선(DLb)은 동일한 데이터선일 수 있다.
구동부는 화소부(110) 주변의 비표시 영역에 구비되고, 화소부(110)를 구동 및 제어할 수 있다. 구동부는 제어부(121), 주사 구동부(122), 데이터 구동부(123), 전원 공급부(124) 및 리페어 선택부(125)를 포함할 수 있다.
제어부(121)는 제어신호를 생성하여 주사 구동부(122), 데이터 구동부(123), 및 리페어 선택부(125)로 전달함으로써, 주사 구동부(122), 데이터 구동부(123) 및 리페어 선택부(125)의 동작을 제어할 수 있다.
주사 구동부(122)는 제어부(121)로부터 입력되는 주사제어신호에 따라 주사선들(SL1-SLn)에 대하여 차례로 주사신호를 인가하고, 데이터 구동부(123)는 제어부(121)로부터 입력되는 데이터제어신호에 따라 데이터선들(DL1-DLm)에 데이터신호를 인가할 수 있다.
전원 공급부(124)는 외부의 전원 및/또는 내부의 전원을 인가받아 각 구성요소들의 동작에 필요한 다양한 레벨의 전압으로 변환하고, 제어부(121)로부터 입력되는 전원제어신호에 따라 해당 전압을 화소부(110)로 공급할 수 있다. 전원 공급부(124)는 제1 전원전압(VDD) 및 제2 전원전압(VSS)을 생성하여 화소부(110)에 인가할 수 있다. 제2 전원전압(VSS)은 그라운드 전압일 수 있다. 또한, 전원 공급부(124)는 구동 전압을 생성하여 주사 구동부(122) 및 데이터 구동부(123)로 인가할 수 있다.
리페어 선택부(125)는 제1 선택부(126) 및 제2 선택부(127)를 포함할 수 있다. 도 3을 함께 참조하면, 제1 선택부(126)는 복수의 제1 디코더들(DC11 내지 DC1k)을 포함하고, 제2 선택부(127)는 복수의 제2 디코더들(DC21 내지 DC2k)을 포함할 수 있다. 제1 디코더의 개수 및 제2 디코더의 개수는 화소부(110)의 화소 수(해상도) 또는 리페어하고자 하는 화소 수(불량 커버리지)를 고려하여 결정될 수 있다. 도 3의 실시예에서는, 설명의 편의상, 화소부(110)의 화소(PX)들 및 그에 연결된 배선들을 생략하고, 또한, 제1 선택선들(RL1 내지 RLx)과 제2 선택선들(CL1 내지 CLy)의 교차 영역마다 구비된 복수의 리페어부(RU)들 중 일부만을 도시하였다.
제1 디코더들(DC11 내지 DC1k) 각각은 대응하는 i개의 제1 선택선들에 연결될 수 있다. 제1 디코더들(DC11 내지 DC1k) 각각은 제어부(121)로부터의 선택제어신호에 따라 i개의 제1 선택선들 중 하나를 선택하고, 선택된 제1 선택선으로 제1 선택신호를 인가할 수 있다. 예를 들어, 제1 선택부(126)는 5개의 제1 디코더들(DC11 내지 DC15)을 포함할 수 있다. 제1 디코더(DC11)는 i개의 제1 선택선들(RL1 내지 RLi)에 연결되고, i개의 제1 선택선들(RL1 내지 RLi) 중 선택제어신호에 대응하는 하나의 제1 선택선으로 제1 선택신호를 인가할 수 있다. 마찬가지로 제5 디코더(DC15)는 i개의 제1 선택선들(RLx-i 내지 RLx)에 연결되고, i개의 제1 선택선들(RLx-i 내지 RLx) 중 선택제어신호에 대응하는 제1 선택선으로 제1 선택신호를 인가할 수 있다. 제1 선택선들(RL1 내지 RLx)은 제1 방향으로 이격 배치될 수 있다.
제2 디코더들(DC21 내지 DC2k) 각각은 대응하는 j개의 제2 선택선들에 연결될 수 있다. 제2 디코더들(DC21 내지 DC2k) 각각은 제어부(121)로부터의 선택제어신호에 따라 j개의 제2 선택선들 중 하나를 선택하고, 선택된 제2 선택선으로 제2 선택신호를 인가할 수 있다. 예를 들어, 제2 선택부(127)는 5개의 제2 디코더들(DC21 내지 DC25)을 포함할 수 있다. 제1 디코더(DC21)는 j개의 제2 선택선들(CL1 내지 CLj)에 연결되고, j개의 제2 선택선들(CL1 내지 CLj) 중 선택제어신호에 대응하는 하나의 제2 선택선으로 제2 선택신호를 인가할 수 있다. 마찬가지로 제5 디코더(DC25)는 j개의 제2 선택선들(CLy-j 내지 CLy)에 연결되고, j개의 제2 선택선들(CLy-j 내지 RLy) 중 선택제어신호에 대응하는 제2 선택선으로 제2 선택신호를 인가할 수 있다. 제2 선택선들(CL1 내지 CLy)은 제2 방향으로 이격 배치될 수 있다.
제1 선택선(RL)과 제2 선택선(CL)의 교차 영역에 리페어부(RU)가 배치될 수 있다. 리페어부(RU)의 위치(좌표)(a,b)는 제1 선택선들(RL1 내지 RLx) 중 몇 번째 제1 선택선과 제2 선택선들(CL1 내지 CLy) 중 몇 번째 제2 선택선에 리페어부(RU)가 연결되었는지를 나타낼 수 있다. 예를 들어 2번째 제1 선택선(RL2)과 다섯번째 제2 선택선(CL5)에 연결된 리페어부(RU)의 위치(좌표)는 (2,5)일 수 있다.
제어부(121), 주사 구동부(122), 데이터 구동부(123), 전원 공급부(124), 및 리페어 선택부(125)는 각각 별개의 집적 회로 칩 또는 하나의 집적 회로 칩의 형태로 형성되어 화소부(110)가 형성된 기판 위에 직접 장착되거나, 연성인쇄회로필름(flexible printed circuit film) 위에 장착되거나 TCP(tape carrier package)의 형태로 기판에 부착되거나, 기판에 직접 형성될 수도 있다.
도시되지 않았으나, 화소부(110)는 전원 공급부(124)로부터 제1 전원전압(VDD) 및/또는 제2 전원전압(VSS)을 인가받아 화소(PX)들로 인가하는 전원선들 및 발광제어신호를 인가받아 화소(PX)들로 인가하는 발광제어선들을 더 포함할 수 있다. 발광제어신호는 주사 구동부(122)로부터 발광제어선들로 인가될 수도 있고, 주사 구동부(122)와 별개의 구동부를 통해 발광제어선들로 인가될 수 있다.
도 4 및 도 5는 본 발명의 일 실시예에 따른 화소부의 화소 및 리페어부의 배열을 개략적으로 나타낸 도면이다.
도 4를 참조하면, 화소부(110)에는 복수의 화소(PX)들 및 복수의 리페어부(RU)들이 소정 패턴으로 배열될 수 있다.
복수의 화소(PX)들 각각은 대응하는 주사선(SL) 및 대응하는 데이터선(DL)에 연결될 수 있다. 복수의 화소(PX)들 각각은 화소회로(PC) 및 화소회로(PC)에 연결된 발광소자(ED)를 포함할 수 있다.
복수의 리페어부(RU)들 각각은 대응하는 제1 선택선(RL) 및 제2 선택선(CL)에 연결될 수 있다. 복수의 리페어부(RU)들 각각은 두 개의 인접한 화소(PX)들에 연결될 수 있다.
도 4의 실시예에서 리페어부(RU)는 행 방향으로 인접한 두 개의 화소(PX)들, 즉 동일 행의 인접한 두 개의 화소들(PX1, PX2)에 연결되고 있다. 그러나 본 발명의 실시예는 이에 한정되지 않고, 도 5에 도시된 실시예의 화소부(110')와 같이, 리페어부(RU)는 열 방향으로 인접한 두 개의 화소(PX)들, 즉 동일 열의 인접한 두 개의 화소들(PX1, PX2)에 연결될 수 있다.
도 6은 도 2에 도시된 화소 및 리페어부의 일부를 나타낸 회로도이다.
도 6의 실시예에서는 설명의 편의를 위해 동일 행에 인접한 제1 화소(PX1) 및 제2 화소(PX2)를 예로서 설명하겠다. 제1 화소(PX1)는 제1 행의 제1 주사선(SL1)과 제1 열의 제1 데이터선(DL1)에 연결되어 있다. 제2 화소(PX2)는 제1 행의 제1 주사선(SL1)과 제1 열에 인접한 제2 열의 제2 데이터선(DL2)에 연결되어 있다.
제1 화소(PX1)는 제1 화소회로(PC1) 및 제1 화소회로(PC1)에 연결된 제1 발광소자(ED1)를 포함할 수 있다. 제2 화소(PX2)는 제2 화소회로(PC2) 및 제2 화소회로(PC2)에 연결된 제2 발광소자(ED2)를 포함할 수 있다.
제1 화소회로(PC1) 및 제2 화소회로(PC2)는 각각 제1 내지 제3 트랜지스터(T1 내지 T3)와 커패시터(C)를 포함할 수 있다. 제1 발광소자(ED1) 및 제2 발광소자(ED2)는 발광다이오드일 수 있다.
제1 트랜지스터(T1)는 커패시터(C)의 제1 단자에 연결된 게이트 단자, 제3 트랜지스터(T3)를 통해 발광소자(ED)에 연결된 제1 단자, 제2 전원전압(VSS)에 연결된 제2 단자를 포함할 수 있다. 제2 전원전압(VSS)은 그라운드 전압(GND)일 수 있다. 제1 트랜지스터(T1)는 구동 트랜지스터로서 역할을 하며, 제2 트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호를 전달받아 발광소자(ED)에 전류를 공급할 수 있다.
제2 트랜지스터(T2)는 주사선(SL)에 연결된 게이트 단자, 데이터선(DL)에 연결된 제1 단자, 제1 트랜지스터(T1)의 게이트 단자에 연결된 제2 단자를 포함할 수 있다. 제2 트랜지스터(T2)는 주사선(SL)을 통해 전달받은 주사신호에 따라 턴-온되어 데이터선(DL)으로부터 전달된 데이터신호를 제1 트랜지스터(T1)의 게이트 단자로 전달하는 스위칭 트랜지스터로서 역할을 할 수 있다.
제3 트랜지스터(T3)는 발광 제어선(EL)에 연결된 게이트 단자, 발광소자(ED)에 연결된 제1 단자, 제1 트랜지스터(T1)의 제1 단자에 연결된 제2 단자를 포함할 수 있다. 제3 트랜지스터(T3)는 발광 제어선(EL)을 통해 전달받은 발광제어신호에 따라 턴-온되어 제1 트랜지스터(T1)의 구동전류가 발광소자(ED)에 흐르도록 할 수 있다.
커패시터(C)는 제1 트랜지스터(T1)의 게이트 단자에 연결된 제1 단자, 및 제2 전원전압(VSS) 연결된 제2 단자를 포함할 수 있다.
발광소자(ED)의 제1 전극은 제1 전원전압(VDD)을 인가하는 전원선에 연결되고, 제2 전극은 제3 트랜지스터(T3)의 제1 전극에 연결될 수 있다. 발광소자(ED)는 데이터신호에 대응하는 휘도로 발광함으로써 영상을 표시할 수 있다.
리페어부(RU)는 논리소자(AND) 및 스위칭 소자(SW)를 포함할 수 있다.
논리소자(AND)는 제1 선택선(RL)에 연결된 제1 입력 단자, 제2 선택선(CL)에 연결된 제2 입력 단자, 스위칭 소자(SW)의 게이트 단자에 연결된 출력 단자를 포함할 수 있다. 논리소자(AND)는 AND 게이트일 수 있다. 논리소자(AND)는 제1 입력 단자에 인가되는 제1 선택신호와 제2 입력 단자에 인가되는 제2 선택신호를 논리곱 연산하여 출력 단자로 게이트 온 신호 또는 게이트 오프 신호를 출력할 수 있다.
스위칭 소자(SW)는 제1 화소(PX1)의 제1 화소회로(PC1)와 제1 발광소자(ED1)에 연결된 제1 단자, 제2 화소(PX2)의 제2 화소회로(PC2)와 제2 발광소자(ED2)에 연결된 제2 단자, 논리소자(AND)의 출력 단자에 연결된 게이트 단자를 포함하는 트랜지스터일 수 있다. 스위칭 소자(SW)는 게이트 오프 신호에 의해 턴-오프되고, 게이트 온 신호에 의해 턴-온될 수 있다.
도 7은 도 6에 도시된 화소 및 리페어부의 동작을 설명하는 도면이다.
도 7은 제1 화소(PX1)가 결함 화소이고, 제2 화소(PX2)가 정상 화소인 경우의 예이다. 도 7을 참조하면, 제1 화소(PX)가 결함 화소로 검출됨에 따라, 제어부(121)는 제1 선택부(126) 및 제2 선택부(127)로 결함 화소에 연결된 리페어부(RU)를 선택하는 선택제어신호를 출력할 수 있다. 선택제어신호는 결함 화소의 위치를 정의하는 신호일 수 있다. 예를 들어, 제어부(121)가 제1 선택부(126)로 출력하는 선택제어신호는 결함 화소의 행의 위치를 정의하는 디지털 신호이고, 제어부(121)가 제2 선택부(127)로 출력하는 선택제어신호는 결함 화소의 열의 위치를 정의하는 디지털 신호일 수 있다.
선택제어신호에 따라, 제1 선택부(126)의 대응하는 제1 디코더(DC1)가 제1 선택선(RL)을 통해 결함 화소에 연결된 리페어부(RU)의 제1 입력단자로 제1 선택신호를 출력할 수 있다. 그리고, 선택제어신호에 따라, 제2 선택부(127)의 대응하는 제2 디코더(DC2)가 제2 선택선(CL)을 통해 결함 화소에 연결된 리페어부(RU)의 제2 입력단자로 제2 선택신호를 출력할 수 있다.
제1 선택신호와 제2 선택신호가 입력된 리페어부(RU)의 논리소자(AND)는 제1 선택신호와 제2 선택신호의 논리곱에 의해 게이트 온 신호를 출력하고, 스위칭 소자(SW)는 턴-온될 수 있다. 턴-온된 스위칭 소자(SW)는 결함 화소인 제1 화소(PX1)의 제1 발광소자(ED1)를 정상 화소인 제2 화소(PX2)의 제2 화소회로(PC2)에 전기적으로 연결하고, 제2 화소(PX2)의 제2 발광소자(ED2)를 제1 화소(PX1)의 제1 화소회로(PC1)에 전기적으로 연결할 수 있다.
이에 따라, 정상 화소인 제2 화소(PX2)의 제2 화소회로(PC2)를 제1 발광소자(ED1)와 제2 발광소자(ED2)가 공유할 수 있고, 제1 발광소자(ED1)와 제2 발광소자(ED2)에는 제2 화소회로(PC2)를 통해 구동전류(I)가 흐를 수 있다.
도 8은 본 발명의 다른 실시예에 따른 화소 및 리페어부의 예를 나타낸 도면이다.
도 8을 참조하면, 제1 화소(PX1)는 제1 내지 제3 서브화소(SPX1r, SPX1g, SPX1b)를 포함하고, 제2 화소(PX2)는 제1 내지 제3 서브화소(SPX2r, SPX2g, SPX2b)를 포함할 수 있다. 제1 서브화소(SPX1r, SPX2r)는 적색 서브화소일 수 있다. 제2 서브화소(SPX1g, SPX2g)는 녹색 서브화소일 수 있다. 제3 서브화소(SPX1b, SPX2b)는 청색 서브화소일 수 있다.
도 8에서는 편의상 화소회로의 제2 트랜지스터(T2)를 생략하였다. 제1 내지 제3 서브화소(SPX1r, SPX1g, SPX1b)의 제1 트랜지스터(T1)의 게이트 단자에는 제2 트랜지스터(T2)로부터 전달된 제1 내지 제3 데이터신호(Dr1, Dg1, Db1)가 인가될 수 있다. 제1 내지 제3 서브화소(SPX2r, SPX2g, SPX2b)의 제1 트랜지스터(T1)의 게이트 단자에는 제2 트랜지스터(T2)로부터 전달된 제1 내지 제3 데이터신호(Dr2, Dg2, Db2)가 인가될 수 있다.
제1 화소(PX1)의 제1 서브화소(SPX1r)와 제2 화소(PX2)의 제1 서브화소(SPX2r)는 제1 리페어부(RU1)에 연결될 수 있다. 제1 화소(PX1)의 제2 서브화소(SPX1g)와 제2 화소(PX2)의 제2 서브화소(SPX2g)는 제2 리페어부(RU2)에 연결될 수 있다. 제1 화소(PX1)의 제3 서브화소(SPX1b)와 제2 화소(PX2)의 제3 서브화소(SPX2b)는 제3 리페어부(RU3)에 연결될 수 있다.
제1 리페어부(RU1), 제2 리페어부(RU2), 및 제3 리페어부(RU3)의 제2 입력단자는 하나의 제2 선택선(CL)에 연결되어 제2 선택선(CL)을 공유할 수 있다. 제1 리페어부(RU1)의 제1 입력단자는 제1 선택선(RLr)에 연결되고, 제2 리페어부(RU2)의 제1 입력단자는 제1 선택선(RLg)에 연결되고, 제3 리페어부(RU3)의 제1 입력단자는 제1 선택선(RLb)에 각각 연결될 수 있다.
제1 리페어부(RU1), 제2 리페어부(RU2), 및 제3 리페어부(RU3)의 논리소자(AND)는 제1 입력단자로 인가되는 제1 선택신호와 제2 입력단자로 인가되는 제2 선택신호의 논리곱에 의해 출력단자로 게이트 온 신호 또는 게이트 오프 신호를 출력할 수 있다. 제1 리페어부(RU1), 제2 리페어부(RU2), 및 제3 리페어부(RU3)의 스위칭 소자(SW)는 게이트 온 신호에 의해 턴-온되고, 턴-온된 스위칭 소자(SW)에 의해 결함으로 검출된 서브화소의 발광소자가 정상인 서브화소의 화소회로와 전기적으로 연결될 수 있다.
마이크로 표시장치와 같은 화소 사이즈가 작은 표시장치에서는 화소 수가 많아 결함 화소가 발생할 수 있으며, 단위 웨이퍼(wafer) 당 글로스 다이(Gloss Die) 수가 작아 수율 향상을 위한 리페어가 필요하다.
본 발명의 실시예는 인접 화소들에 연결된 스위칭 소자 및 논리소자를 포함하는 리페어 회로를 화소부 내에 구비하고, 결함 화소를 정의하는 라인 선택기 회로를 통해 리페어 회로를 선택함으로써, 결함 화소와 인접한 화소를 결함 화소가 공유(share)함으로써 결함 현상을 제거하거나 완화할 수 있다.
본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.

Claims (5)

  1. 복수의 화소들 및 상기 복수의 화소들 중 두 개의 화소들에 연결된 복수의 리페어 회로들을 포함하는 표시부;
    상기 표시부와 복수의 로우(Row) 선택신호선으로 연결된 제1 선택부;
    상기 표시부와 복수의 컬럼(Column) 선택신호선으로 연결된 제2 선택부; 및
    상기 복수의 로우 선택신호선 중 적어도 하나의 로우 선택신호선을 통해 로우 선택신호를 출력하도록 상기 제1 선택부를 제어하고, 상기 복수의 컬럼 선택신호선 중 적어도 하나의 컬럼 선택신호선을 통해 컬럼 선택신호를 출력하도록 상기 제2 선택부를 제어하는 제어부;를 포함하고,
    상기 복수의 화소들 각각이, 화소회로; 및 상기 화소회로에 연결된 발광소자;를 포함하고,
    상기 복수의 리페어 회로들 각각이, 상기 적어도 하나의 로우 선택신호선과 상기 적어도 하나의 컬럼 선택신호선의 교차 영역에 배치되고,
    상기 복수의 리페어 회로들 각각이, 제어신호에 응답하여 상기 두 개의 화소들의 발광소자들을 상기 두 개의 화소들의 화소회로들에 연결하는 스위칭 소자; 및 상기 로우 선택신호 및 상기 컬럼 선택신호에 응답하여 상기 제어신호를 상기 스위칭 소자로 출력하는 논리소자;를 포함하고,
    상기 복수의 리페어 회로들 중 제1 리페어 회로에 상기 로우 선택신호 및 상기 컬럼 선택신호가 입력되면,
    상기 제1 리페어 회로의 제1 논리소자는 상기 로우 선택신호 및 상기 컬럼 선택신호에 응답하여 상기 제1 리페어 회로의 제1 스위칭 소자로 제1 제어신호를 출력하고,
    상기 제1 스위칭 소자는 상기 제1 제어신호에 응답하여, 상기 두 개의 화소 중 제1 화소의 제1 발광소자를 상기 두 개의 화소 중 제2 화소의 제2 화소회로에 연결하고, 상기 제2 화소의 제2 발광소자를 상기 제1 화소의 제1 화소회로에 연결하는 마이크로 표시장치.
  2. 제1항에 있어서,
    상기 논리소자는 상기 컬럼 선택신호 및 상기 로우 선택신호의 논리곱에 의해 상기 스위칭 소자를 턴-온시키는 상기 제어신호를 출력하는, 마이크로 표시장치.
  3. 제1항에 있어서, 상기 스위칭 소자는,
    상기 제어신호가 인가되는 게이트 단자, 상기 제1 화소의 제1 화소회로와 제1 발광소자 사이에 연결된 제1 단자, 및 상기 제2 화소의 제2 화소회로와 제2 발광소자 사이에 연결된 제2 단자를 포함하는 트랜지스터인, 마이크로 표시장치.
  4. 제1항에 있어서,
    상기 논리소자는 AND 게이트인, 마이크로 표시장치.

  5. 삭제
KR1020180124214A 2018-10-18 2018-10-18 마이크로 표시장치 KR102131264B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180124214A KR102131264B1 (ko) 2018-10-18 2018-10-18 마이크로 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180124214A KR102131264B1 (ko) 2018-10-18 2018-10-18 마이크로 표시장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020200080494A Division KR102222495B1 (ko) 2020-06-30 2020-06-30 마이크로 표시장치

Publications (2)

Publication Number Publication Date
KR20200043637A KR20200043637A (ko) 2020-04-28
KR102131264B1 true KR102131264B1 (ko) 2020-07-07

Family

ID=70456099

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180124214A KR102131264B1 (ko) 2018-10-18 2018-10-18 마이크로 표시장치

Country Status (1)

Country Link
KR (1) KR102131264B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11942024B2 (en) 2021-06-18 2024-03-26 Samsung Electronics Co., Ltd. Display device including cell matrix including redundancy cell

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9468050B1 (en) * 2014-09-25 2016-10-11 X-Celeprint Limited Self-compensating circuit for faulty display pixels

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11942024B2 (en) 2021-06-18 2024-03-26 Samsung Electronics Co., Ltd. Display device including cell matrix including redundancy cell

Also Published As

Publication number Publication date
KR20200043637A (ko) 2020-04-28

Similar Documents

Publication Publication Date Title
US11514834B2 (en) Tiled display device
US11790836B2 (en) Display module and driving method thereof
KR102098743B1 (ko) 유기 발광 표시 패널
US11557267B2 (en) Display device
US9262952B2 (en) Organic light emitting display panel
KR102047005B1 (ko) 유기 발광 표시 패널
KR102270083B1 (ko) 유기 발광 표시 패널 및 테스트 방법
US11605355B2 (en) Organic light emitting display device and method of testing the same
US20150022513A1 (en) Light emitting display apparatus, method of repairing the same and method of driving the same
KR102644863B1 (ko) 표시 장치
KR20150074366A (ko) 디스플레이 장치
KR102131264B1 (ko) 마이크로 표시장치
KR102228084B1 (ko) 저전압 트랜지스터를 이용한 화소 및 이를 포함하는 마이크로 표시장치
KR102222495B1 (ko) 마이크로 표시장치
KR102189930B1 (ko) 픽셀 및 이를 포함하는 표시장치
KR102281948B1 (ko) 마이크로 표시장치 및 그의 검사 방법
CN111179775B (zh) 一种微型micro LED显示器
KR102135925B1 (ko) 유기 발광 다이오드 표시장치 및 그 제조방법
WO2021035808A1 (zh) Oled显示面板
KR102131265B1 (ko) 마이크로 표시장치 및 그의 검사 방법
KR102189929B1 (ko) 데이터 구동회로
US20230320147A1 (en) Display device and method of testing the same
US20230419889A1 (en) Pixels and display apparatus comprising same
KR20200044675A (ko) 마이크로 표시장치

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant