KR20210131852A

KR20210131852A - 디스플레이 패널

Info

Publication number: KR20210131852A
Application number: KR1020200137268A
Authority: KR
Inventors: 김진호; 김용상; 오동건; 오종수
Original assignee: 삼성전자주식회사; 성균관대학교산학협력단
Priority date: 2020-04-24
Filing date: 2020-10-22
Publication date: 2021-11-03

Abstract

디스플레이 패널이 개시된다. 본 디스플레이 패널은, 복수의 서브 픽셀을 각각 포함하는 픽셀들이 매트릭스 형태로 배치되고, 복수의 서브 픽셀 각각은, 무기 발광 소자, 정전류원 데이터 전압에 기초하여 무기 발광 소자로 구동 전류를 제공하는 정전류원 회로, 및 PWM 데이터 전압에 기초하여 구동 전류가 무기 발광 소자를 흐르는 시간을 제어하는 PWM 회로를 포함하고, 정전류원 회로 및 상기 PWM 회로는, 각각 구동 트랜지스터를 포함하고, 정전류원 회로 또는 PWM 회로는, 정전류원 회로 또는 PWM 회로에 포함된 구동 트랜지스터의 전기적 특성을 보상하기 위한 내부 보상 회로를 포함한다.

Description

디스플레이 패널{DISPLAY PANEL}

본 개시는 디스플레이 패널에 관한 것으로, 보다 상세하게는, 자발광 소자가 서브 픽셀을 구성하는 디스플레이 패널에 관한 것이다.

종래, 적색 LED(Light Emitting Diode), 녹색 LED, 청색 LED와 같은 무기 발광 소자(이하에서, LED는 무기 발광 소자를 말한다.)를 서브 픽셀로 구동하는 디스플레이 패널에서는, PAM(Pulse Amplitude Modulatio) 구동 방식을 통해 서브 픽셀의 계조를 표현하였다.

이 경우, 구동 전류의 크기(magnitude)에 따라, 발광하는 빛의 계조뿐 아니라 파장도 함께 변화하게 되어 영상의 색 재현성이 감소된다. 도 1은 청색 LED, 녹색LED 및 적색 LED를 흐르는 구동 전류의 크기에 따른 파장 변화를 도시하고 있다.

본 개시의 목적은, 입력되는 영상 신호에 대해 향상된 색재현성을 제공하는 디스플레이 패널 및 이의 구동 방법을 제공함에 있다.

본 개시의 다른 목적은, 서브 픽셀을 구성하는 무기 발광 소자를, 보다 효율적이고 안정적으로 구동할 수 있는 서브 픽셀 회로를 포함하여 이루어진 디스플레이 패널 및 이의 구동 방법을 제공함에 있다.

본 개시의 또 다른 목적은, 높은 화소 집적도를 갖는 디스플레이 패널 및 이의 구동 방법을 제공함에 있다.

이상과 같은 목적을 달성하기 위한 본 개시의 일 실시 예에 따른 디스플레이 패널은, 복수의 서브 픽셀을 각각 포함하는 픽셀들이 매트릭스 형태로 배치되고, 상기 복수의 서브 픽셀 각각은, 무기 발광 소자, 정전류원 데이터 전압에 기초하여 상기 무기 발광 소자로 구동 전류를 제공하는 정전류원 회로, 및 PWM 데이터 전압에 기초하여 상기 구동 전류가 상기 무기 발광 소자를 흐르는 시간을 제어하는 PWM 회로를 포함하고, 상기 정전류원 회로 및 상기 PWM 회로는, 각각 구동 트랜지스터를 포함하고, 상기 정전류원 회로 또는 상기 PWM 회로는, 상기 정전류원 회로 또는 상기 PWM 회로에 포함된 구동 트랜지스터의 전기적 특성을 보상하기 위한 내부 보상 회로를 포함한다.

또한, 상기 내부 보상 회로는, 상기 정전류원 회로 또는 상기 PWM 회로에 포함된 구동 트랜지스터의 게이트 단자와 드레인 단자 사이에 연결된 제 1 트랜지스터, 및 드레인 단자가 상기 포함된 구동 트랜지스터의 소스 단자에 연결되고, 게이트 단자가 상기 제 1 트랜지스터의 게이트 단자에 연결된 제 2 트랜지스터를 포함할 수 있다.

또한, 상기 정전류원 회로는, 제 1 구동 트랜지스터를 포함하고, 상기 정전류원 데이터 전압이 인가되면, 상기 인가된 정전류원 데이터 전압을 상기 제 1 구동 트랜지스터의 게이트 단자에 인가하고, 상기 PWM 회로는, 제 2 구동 트랜지스터 및 상기 내부 보상 회로를 포함하고, 상기 제 2 트랜지스터의 소스 단자로 상기 PWM 데이터 전압이 인가되면, 상기 내부 보상 회로를 통해 상기 제 2 구동 트랜지스터의 문턱 전압이 보상된 PWM 데이터 전압을 상기 제 2 구동 트랜지스터의 게이트 단자에 인가할 수 있다.

또한, 상기 제 2 구동 트랜지스터의 드레인 단자는, 상기 제 1 구동 트랜지스터의 게이트 단자에 연결되고, 상기 PWM 회로는, 상기 문턱 전압이 보상된 PWM 데이터 전압 및 선형적으로 변화하는 스윕 전압에 기초하여 온/오프되는 상기 제 2 구동 트랜지스터의 동작을 통해 상기 제 1 구동 트랜지스터의 온/오프 동작을 제어하여 상기 구동 전류가 상기 무기 발광 소자를 흐르는 시간을 제어할 수 있다.

또한, 상기 정전류원 데이터 전압은, 상기 디스플레이 패널에 포함된 모든 픽셀들에 일괄적으로 인가되고, 상기 PWM 데이터 전압은, 상기 매트릭스 형태로 배치된 픽셀들에 로우 라인 순으로 인가될 수 있다.

또한, 상기 정전류원 데이터 전압은, 상기 제 1 구동 트랜지스터의 전기적 특성에 대한 기저장된 보상값이 반영된 값이고, 상기 매트릭스 형태로 배치된 픽셀들에 로우 라인 순으로 인가되며, 상기 PWM 데이터 전압은, 상기 매트릭스 형태로 배치된 픽셀들에 로우 라인 순으로 인가될 수 있다.

또한, 상기 기저장된 보상값은, 영상 촬영 장치를 통해 촬영된 상기 디스플레이 패널에 표시된 테스트 영상에 기초하여 측정된 상기 디스플레이 패널의 픽셀 별 휘도 값에 기초하여 산출된 값일 수 있다.

또한, 상기 정전류원 회로는, 제 1 구동 트랜지스터 및 상기 내부 보상 회로를 포함하고, 상기 제 2 트랜지스터의 소스 단자로 상기 정전류원 데이터 전압이 인가되면, 상기 내부 보상 회로를 통해 상기 제 1 구동 트랜지스터의 문턱 전압이 보상된 정전류원 데이터 전압을 상기 제 1 구동 트랜지스터의 게이트 단자에 인가하고, 상기 PWM 회로는, 제 2 구동 트랜지스터를 포함하고, 상기 PWM 데이터 전압이 인가되면, 상기 인가된 PWM 데이터 전압을 상기 제 2 구동 트랜지스터의 게이트 단자에 인가할 수 있다.

또한, 상기 제 2 구동 트랜지스터의 드레인 단자는, 상기 제 1 구동 트랜지스터의 게이트 단자에 연결되고, 상기 정전류원 회로는, 상기 제 1 구동 트랜지스터의 소스 단자에 인가된 구동 전압 및 상기 제 1 구동 트랜지스터의 게이트 단자에 인가된 상기 문턱 전압이 보상된 정전류원 데이터 전압의 차이 값에 대응되는 크기의 구동 전류를 상기 무기 발광 소자로 제공하고, 상기 PWM 회로는, 상기 PWM 데이터 전압 및 선형적으로 변화하는 스윕 전압에 기초하여 온/오프되는 상기 제 2 구동 트랜지스터의 동작을 통해 상기 제 1 구동 트랜지스터의 온/오프 동작을 제어하여 상기 구동 전류가 상기 무기 발광 소자를 흐르는 시간을 제어할 수 있다.

또한, 상기 PWM 데이터 전압은, 상기 제 2 구동 트랜지스터의 전기적 특성에 대한 기저장된 보상값이 반영된 값일 수 있다.

또한, 상기 디스플레이 패널의 픽셀 집적도는, 100PPI(Pixel Per Inch) 이상일 수 있다.

이상 설명한 바와 같이 본 개시의 다양한 실시 예에 따르면, 디스플레이 패널에 포함된 무기 발광 소자가 발광하는 빛의 파장이 계조에 따라 변화되는 것을 방지할 수 있다.

또한, 디스플레이 패널을 구성하는 무기 발광 소자의 얼룩이나 색상을 보정할 수 있고, 모듈 형태의 디스플레이 패널들을 조합하여 대면적의 디스플레이 패널을 구성할 경우에도 각 디스플레이 패널 모듈 간의 휘도나 색상 차이를 보정할 수 있다.

또한, 높은 화소 집적도를 갖는 디스플레이 패널이 구현될 수 있다. 이에 따라, 디스플레이 패널의 고화질화, 소형화 및 경량화에 이바지할 수 있다.

도 1은 청색 LED, 녹색 LED 및 적색 LED를 흐르는 구동 전류의 크기에 따른 파장 변화를 나타내는 그래프,
도 2는 본 개시의 일 실시 예에 따른 디스플레이 패널의 픽셀 구조를 설명하기 위한 도면,
도 3은 본 개시의 일 실시 예에 따른 디스플레이 패널의 블럭도,
도 4a는 본 개시의 일 실시 예에 따른 서브 픽셀 회로의 상세 회로도,
도 4b는 본 개시의 일 실시 예에 따라 도 4a의 서브 픽셀 회로를 구동하기 위한 각종 신호의 타이밍도,
도 5는 본 개시의 일 실시 예에 따른 내부 보상 회로의 회로도,
도 6은 픽셀 집적도와 관련된 문제점을 설명하기 위한 도면,
도 7a는 본 개시의 일 실시 예에 따른 서브 픽셀 회로의 상세 회로도,
도 7b는 도 본 개시의 일 실시 예에 따라 도 7a의 서브 픽셀 회로를 구동하기 위한 각종 신호의 타이밍도,
도 8a는 본 개시의 일 실시 예에 따른 서브 픽셀 회로의 상세 회로도,
도 8b는 본 개시의 일 실시 예에 따라 도 8a의 서브 픽셀 회로를 구동하기 위한 각종 신호의 타이밍도,
도 9a는 본 개시의 또 다른 일 실시 예에 따른 서브 픽셀 회로의 상세 회로도,
도 9b는 도 본 개시의 일 실시 예에 따라 도 9a의 서브 픽셀 회로를 구동하기 위한 각종 신호의 타이밍도,
도 10은 본 개시의 일 실시 예에 따른 디스플레이 장치의 구성도,
도 11a는 본 개시의 일 실시 예에 따른 디스플레이 패널의 단면도, 및
도 11b는 본 개시의 다른 일 실시 예에 따른 디스플레이 패널)의 단면도이다.

본 개시를 설명함에 있어, 관련된 공지 기술에 대한 구체적인 설명이 본 개시의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 동일한 구성의 중복 설명은 되도록 생략하기로 한다.

이하의 설명에서 사용되는 구성요소에 대한 접미사 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다.

본 개시에서 사용한 용어는 실시 예를 설명하기 위해 사용된 것으로, 본 개시를 제한 및/또는 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

본 개시에서, '포함하다' 또는 '가지다' 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

본 개시에서 사용된 "제1," "제2," "첫째," 또는 "둘째," 등의 표현들은 다양한 구성요소들을, 순서 및/또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다.

어떤 구성요소(예: 제1 구성요소)가 다른 구성요소(예: 제2 구성요소)에 "(기능적으로 또는 통신적으로) 연결되어((operatively or communicatively) coupled with/to)" 있다거나 "접속되어(connected to)" 있다고 언급된 때에는, 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(예: 제3 구성요소)를 통하여 연결될 수 있다고 이해되어야 할 것이다.

반면에, 어떤 구성요소(예: 제 1 다른 구성요소(예: 제 2 구성요소)에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 상기 어떤 구성요소와 상기 다른 구성요소 사이에 다른 구성요소(예: 제 3 구성요소)가 존재하지 않는 것으로 이해될 수 있다.

본 개시의 실시 예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다.

이하에서 첨부된 도면을 참조하여 본 개시의 다양한 실시 예를 상세히 설명한다.

도 2는 본 개시의 일 실시 예에 따른 디스플레이 패널의 픽셀 구조를 설명하기 위한 도면이다.

도 2를 참조하면, 디스플레이 패널(100)은 매트릭스 형태로 배치(disposed)(또는 배열(arranged))된 복수의 픽셀(10) 즉, 픽셀 어레이를 포함한다.

픽셀 어레이는, 복수의 로우(row) 라인 또는 복수의 컬럼(column) 라인을 포함한다. 경우에 따라, 로우 라인은 가로(horizontal) 라인 또는 스캔(scan) 라인 또는 게이트 라인이라 불리울 수도 있고, 컬럼 라인은 세로(vertical) 라인 또는 데이터 라인이라 불리울 수도 있다.

또는, 로우 라인, 컬럼 라인, 가로 라인, 세로 라인이라는 용어는 픽셀 어레이 상의 라인을 지칭하기 위한 용어로 사용되고, 스캔 라인, 게이트 라인, 데이터 라인이라는 용어는 데이터나 신호가 전달되는 디스플레이 패널(100) 상의 실제 라인을 지칭하기 위한 용어로 사용될 수도 있다.

픽셀 어레이의 각 픽셀(10)은 해당 픽셀의 서브 픽셀들을 구성하는 서로 다른 색상의 복수의 무기 발광 소자(20-1, 20-2, 20-3)를 포함한다. 예를 들어, 도 2에 도시된 바와 같이, 각 픽셀(10)은 적색(R) 무기 발광 소자(20-1), 녹색(G) 무기 발광 소자(20-2) 및 청색(B) 무기 발광 소자(20-3)과 같은 3 종류의 무기 발광 소자를 포함할 수 있다.

여기서, 무기 발광 소자는, 유기 재료를 이용하여 제작되는 OLED(Organic Light Emitting Diode)와는 다른, 무기 재료를 이용하여 제작되는 발광 소자를 말한다.

특히, 본 개시의 일 실시 예에 따르면, 무기 발광 소자는, 100 마이크로미터(μm) 이하의 크기를 갖는 마이크로 LED(Light Emitting Diode)(μ-LED)일 수 있다. 이 경우, 디스플레이 패널(100)은, 각 서브 픽셀이 마이크로 LED로 구현된 마이크로 LED 디스플레이 패널이 된다.

마이크로 LED 디스플레이 패널은 평판 디스플레이 패널 중 하나로, 각각 100 마이크로미터 이하인 복수의 무기 발광 다이오드(inorganic LED)로 구성된다. 마이크로 LED 디스플레이 패널은 백라이트가 필요한 액정 디스플레이(LCD) 패널에 비해 더 나은 대비, 응답 시간 및 에너지 효율을 제공한다. 한편, 유기 발광 다이오드(organic LED, OLED)와 마이크로 LED는 모두 에너지 효율이 좋지만, 마이크로 LED가 밝기, 발광 효율, 수명 측면에서 OLED보다 더 나은 성능을 제공한다.

그러나, 본 개시의 다양한 실시 예들에서, 무기 발광 소자가 반드시 마이크로 LED로 한정되는 것은 아니다.

한편, 도면에 도시하지는 않았지만, 디스플레이 패널(100)에는 무기 발광 소자를 구동하기 위한 서브 픽셀 회로가 서브 픽셀 마다 마련될 수 있다. 서브 픽셀 회로는 데이터 드라이버로부터 인가되는 데이터 전압에 기초하여 무기 발광 소자로 제공되는 구동 전류의 크기(magnitude) 및 구동 시간(duration)을 제어할 수 있다.

구체적으로, 서브 픽셀 회로는 정전류원 데이터 전압에 기초하여 구동 전류의 크기(magnitude)를 제어함으로써 무기 발광 소자를 PAM(Pulse Amplitude Modulation) 구동하기 위한 정전류원 회로, 및 PWM 데이터 전압에 기초하여 구동 전류의 구동 시간을 제어함으로써 무기 발광 소자를 PWM(Pulse Width Modulation) 구동하기 위한 PWM 회로를 포함할 수 있다.

특히, PWM 구동 방식으로 무기 발광 소자(110)를 구동하는 경우, 구동 전류의 크기가 동일하더라도, 구동 전류의 구동 시간을 달리함으로써 다양한 계조를 표현할 수 있다. 따라서, 본 개시의 다양한 실시 예들에 따르면, PAM 방식만으로 LED를 구동하는 경우 발생할 수 있는 문제인, LED(특히, 마이크로 LED)가 발광하는 빛의 파장이 계조에 따라 변화하는 문제가 해결될 수 있다.

한편, 도 2에서는, 하나의 픽셀(10) 내에서 무기 발광 소자들(20-1 내지 20-3)은 좌우가 뒤바뀐 L자 모양으로 배열된 것을 볼 수 있다. 그러나, 도시된 무기 발광 소자들(20-1 내지 20-3)의 배치 형태는 일 예에 불과하며, 픽셀 내에서 실시 예에 따라 다양한 형태로 배치될 수 있다.

또한, 상술한 예에서는 픽셀이 R, G, B 3종류의 무기 발광 소자로 구성되는 것을 예로 들었으나, 이에 한정되는 것은 아니다. 가령, 픽셀은 R, G, B, W(white)와 같은 4종류의 무기 발광 소자로 구성될 수도 있다. 이 경우, W 무기 발광 소자가 픽셀의 휘도 표현에 이용되므로, R, G, B 3종류의 무기 발광 소자로 구성되는 픽셀에 비해 소비 전력이 감소될 수 있다. 이하에서는, 설명의 편의를 위해, 픽셀(10)이 R, G, B와 같은 세 종류의 서브 픽셀로 구성된 경우를 예로 들어 설명하기로 한다.

도 3은 본 개시의 일 실시 예에 다른 디스플레이 패널의 블럭도이다. 도 3에서는 설명의 편의를 위해 하나의 서브 픽셀 관련 구성만을 도시하였다. 도 3에 따르면, 디스플레이 패널(1000)은, 무기 발광 소자(120), 정전류원 회로(112) 및 PWM 회로(111)를 포함할 수 있다.

전술한 바와 같이 정전류원 회로(112) 및 PWM 회로(111)는 서브 픽셀마다 마련되므로, 둘을 합쳐 서브 픽셀 회로(110)라고 부를 수 있다.

무기 발광 소자(120)는 디스플레이 패널(100)의 서브 픽셀(20-1 내지 20-3)을 구성하며, 서브 픽셀 회로(110)로부터 제공되는 구동 전류에 기초하여 빛을 발광할 수 있다.

무기 발광 소자(120)는 발광하는 빛의 색상에 따라 복수의 종류가 있을 수 있다. 예를 들어, 무기 발광 소자(120)는 적색 색상의 빛을 발광하는 적색(R) 무기 발광 소자, 녹색 색상의 빛을 발광하는 녹색(G) 무기 발광 소자 및 청색 색상의 빛을 발광하는 청색(B) 무기 발광 소자가 있을 수 있으며, 이와 같은 무기 발광 소자(120)의 종류에 따라 서브 픽셀의 종류가 결정될 수 있다.

무기 발광 소자(120)는, 서브 픽셀 회로(110)로부터 제공되는 구동 전류의 크기(magnitude) 또는 구동 전류의 펄스 폭(Pulse Width)에 따라 상이한 밝기의 계조 값을 표현할 수 있다. 여기서, 구동 전류의 펄스 폭은 구동 전류의 듀티비(Duty Ratio) 또는 구동 전류의 구동 시간(Duration)이라 불리울 수도 있다.

예를 들어, 무기 발광 소자(120)는 구동 전류의 크기가 클수록 더 밝은 계조 값을 표현할 수 있다. 또한, 무기 발광 소자(120)는 구동 전류의 펄스 폭이 길수록(즉, 듀티비가 높을수록 또는 구동 시간이 길수록) 더 밝은 계조 값을 표현할 수 있다.

서브 픽셀 회로(110)는 무기 발광 소자(120)로 구동 전류를 제공한다. 구체적으로, 서브 픽셀 회로(110)는 구동부(미도시)(예를 들어, 데이터 드라이버, 게이트 드라이버 등)로부터 인가되는, 데이터 전압(예를 들어, 정전류원 데이터 전압, PWM 데이터 전압), 구동 전압(예를 들어, VDD_CCG, VDD_PWM) 및 각종 제어 신호에 기초하여, 크기 및 구동 시간이 제어된 구동 전류를 무기 발광 소자(120)로 제공할 수 있다.

즉, 서브 픽셀 회로(110)는 무기 발광 소자(120)를 PAM(Pulse Amplitued Modulation) 및 PWM(Pulse Width Modulation) 구동하여 무기 발광 소자(120)가 발광하는 빛의 밝기를 제어할 수 있다.

이를 위해, 서브 픽셀 회로(110)는, 인가되는 정전류원 데이터 전압에 기초하여 무기 발광 소자(120)로 일정한 크기의 정전류를 제공하기 위한 정전류원(Constant Current Generator) 회로(112), 및 정전류원 회로(112)에서 제공되는 정전류를 인가된 PWM 데이터 전압에 대응되는 시간 동안 무기 발광 소자(120)로 제공하기 위한 PWM 회로(111)를 포함할 수 있다. 여기서는, 무기 발광 소자(120)로 제공되는 정전류가 구동 전류가 된다.

이와 같이, 본 개시의 일 실시 예에 따르면, 무기 발광 소자를 PWM 구동하여 계조를 표현하므로, PAM 방식만으로 무기 발광 소자를 구동하는 경우 무기 발광 소자가 발광하는 빛의 파장이 계조에 따라 변화하는 문제가 해결될 수 있다.

한편, 정전류원 회로(112) 및 PWM 회로(111)는 구동 트랜지스터를 각각 포함한다. 구동 트랜지스터는 정전류원 회로(112) 또는 PWM 회로(111)의 동작을 결정하는 핵심적인 구성으로, 이론적으로는 구동 트랜지스터의 문턱 전압(Vth)이나 이동도(μ)와 같은 전기적 특성이 디스플레이 패널(100)의 서브 픽셀 회로들 간에 서로 동일해야 한다.

그러나, 실제 구동 트랜지스터의 문턱 전압(Vth) 및 이동도(μ)는 공정 편차나 경시 변화와 같은 다양한 요인에 의해 픽셀 회로들마다 편차가 있을 수 있으며, 이러한 편차는 영상의 화질 저하를 초래하므로 보상될 필요가 있다.

이하에서는, 무기 발광 소자를 PWM 구동하면서 구동 트랜지스터들 간의 전기적 특성의 편차를 보상할 수 있는 본 개시의 다양한 실시 예들에 따른 서브 픽셀 회로들을 설명한다.

도 4a는 본 개시의 일 실시 예에 따른 서브 픽셀 회로(110)의 상세 회로도이다. 도 4a는 하나의 서브 픽셀 관련 회로 즉, 하나의 무기 발광 소자(120) 및 그 하나의 무기 발광 소자(120)를 구동하기 위한 서브 픽셀 회로(110)를 도시하고 있다. 디스플레이 패널(100)에는 도 4a와 같은 무기 발광 소자(120) 및 서브 픽셀 회로(110)가 서브 픽셀 별로 마련될 수 있다. 한편, 무기 발광 소자(1200)는 R, G, B 중 어느 한 색상의 LED일 수 있다.

도 4a에 따르면, 서브 픽셀 회로(110)는, 정전류원 회로(112), PWM 회로(111)를 포함할 수 있다.

정전류원 회로(112)는 구동 트랜지스터(T8)를 포함한다. 정전류원 회로(112)는, 제어 신호 SCCG에 따라 트랜지스터(T9, T7)가 온된 동안 정전류원 데이터 전압이 트랜지스터(T7)의 소스 단자를 통해 인가되면, 온된 구동 트랜지스터(T8) 및 트랜지스터(T9)를 통해, 정전류원 데이터 전압 및 구동 트랜지스터(T8)의 문턱 전압을 합한 값만큼의 전압을 구동 트랜지스터(T8)의 게이트 단자에 인가한다.

이때, 정전류원 데이터 전압은, 구동 전압(VDD_CCG)과 구동 트랜지스터(T8)의 문턱 전압(Vth)의 합 미만의 전압 범위 내의 전압일 수 있다. 따라서, 구동 트랜지스터(T8)의 게이트 단자에 정전류원 데이터 전압이 설정된 상태에서 구동 트랜지스터(T8)은 온 상태를 유지한다.

PWM 회로(111)는, 구동 트랜지스터(T3)을 포함한다. PWM 회로(111)는, 제어 신호 SPWM(n)에 따라 트랜지스터(T4, T2)가 온된 동안 PWM 데이터 전압이 트랜지스터(T2)의 소스 단자를 통해 인가되면, 온된 구동 트랜지스터(T3) 및 트랜지스터(T4)를 통해, PWM 데이터 전압 및 구동 트랜지스터(T3)의 문턱 전압을 합한 값만큼의 전압을 구동 트랜지스터(T3)의 게이트 단자에 인가한다.

이때, PWM 데이터 전압은, 구동 전압(VDD_PWM)과 구동 트랜지스터(T3)의 문턱 전압(Vth)의 합 이상의 전압 범위 내의 전압일 수 있다. 따라서, PWM 데이터 전압이 풀블랙 계조에 대응되는 전압인 경우를 제외하고는, 구동 트랜지스터(T3)의 게이트 단자에 PWM 데이터 전압이 설정된 상태에서 구동 트랜지스터(T3)은 오프 상태를 유지한다.

트랜지스터(T1)는, 제어 신호(Emi)에 따라 온/오프되어 구동 전압(VDD_PWM)과 PWM 회로(111)를 전기적으로 연결 또는 분리한다.

트랜지스터(T5) 및 트랜지스터(T6)은, 제어 신호(Emi)에 따라 온/오프되어 PWM 회로(111)와 정전류원 회로(112)를 전기적으로 연결 또는 분리한다.

트랜지스터(T10)는, 제어 신호(Emi)에 따라 온/오프되어 정전류원 회로(112)와 무기 발광 소자(120)를 전기적으로 연결 또는 분리한다.

캐패시터(C1)는, 서로 다른 두 전압 사이를 스윕하는 전압인 스윕 전압(Sweep)을 인가받는다.

트랜지스터(T11) 및 트랜지스터(12)는, 제어 신호(VST)에 따라 온되어, 초기 전압(Vinitial)을 구동 트랜지스터(T8) 및 및 구동 트랜지스터(T3)의 각 게이트 단자에 인가한다.

트랜지스터(T13)는, 무기 발광 소자(120)의 애노드 단자 및 캐소드 단자 사이에 연결된다. 트랜지스터(T13)는, 무기 발광 소자(120)가 서브 픽셀 회로(110)에 전기적으로 연결되기 전에는 서브 픽셀 회로(110)의 이상 여부를 체크하기 위해 제어 신호(Test)에 따라 온 되고, 무기 발광 소자(120)가 서브 픽셀 회로(110)에 전기적으로 연결된 이후에는 무기 발광 소자(120)에 잔류하는 전하를 방전시키기 위해 제어 신호(Discharging)에 따라 온된다.

한편, 무기 발광 소자(120)의 캐소드 단자는 그라운드 전압(VSS) 단자에 연결된다.

도 4b는 본 개시의 일 실시 예에 따라 도 4a의 서브 픽셀 회로를 구동하기 위한 각종 신호의 타이밍도이다. 도 4b를 참조하면, 서브 픽셀 회로(110)는 한 영상 프레임 시간 동안, 초기화 기간(Initialize), 유지 기간(Hold), 데이터 전압 설정 및 문턱 전압 보상 기간, 발광 기간(Emitting), 방전 기간(LED Discharging) 기간 순으로 구동될 수 있다.

이때, 데이터 전압 설정 및 문턱 전압 보상 기간은, 도 4b에 도시된 예와 같이, PWM 데이터 전압 설정 및 구동 트랜지스터(T3)의 문턱 전압 보상 기간(PWM 데이터 설정+Vth 보상) 및 정전류원(Constant Current Generator, CCG) 데이터 전압 설정 및 구동 트랜지스터(T8)의 문턱 전압 보상 기간(CCG 데이터 설정+Vth 보상)을 포함할 수 있다.

초기화 기간은 구동 트랜지스터(T8, T3)의 게이트 단자 전압을 초기화하기 위한 기간이다. 서브 픽셀 회로(110)는 초기화 기간에 구동 트랜지스터(T8, T3)의 게이트 단자 전압을 초기 전압(Vinitial)으로 초기화한다.

유지 기간은 구동 트랜지스터(T8, T3)의 게이트 단자 전압을 로우(Low) 상태(즉, 초기화된 상태)로 계속 유지하기 위한 기간이다. 이는 데이터 전압 설정 및 문턱 전압(Vth) 보상 기간이 시작될 때, 구동 트랜지스터(T8, T3)가 온된 상태이어야 하기 때문이다.

데이터 전압 설정 및 문턱 전압 보상 기간은, PWM 회로(111) 및 정전류원 회로(112)에 PWM 데이터 전압 및 정전류원 데이터 전압을 각각 설정하고, 구동 트랜지스터(T8, T3)의 문턱 전압(Vth)를 보상하기 위한 기간이다.

본 개시의 일 실시 예에 따르면, 도 4b에 도시된 바와 같이, PWM 데이터 전압 설정 및 구동 트랜지스터(T3)의 문턱 전압 보상이 먼저 수행되고, 이후에 정전류원 데이터 전압 설정 및 구동 트랜지스터(T8)의 문턱 전압 보상이 수행될 수 있다. 그러나, 실시 예에 따라 순서가 바뀔 수도 있다.

한편, 데이터 전압 설정 및 문턱 전압 보상 기간 동안에는, 제어 신호(Emi)에 따라 트랜지스터(T1, T5, T6, T10)가 모두 오프되며, 따라서, 정전류원 회로(112)와 PWM 회로(111)는 각각 독립된 상태로 데이터 전압 설정 및 문턱 전압 보상이 이루어지게 된다.

한편, 제어 신호 SPWM(n), 제어 신호 SCCG는 디스플레이 패널(100)의 내부 또는 외부에 구현된 적어도 하나의 게이트 드라이버 회로에서 출력된 신호일 수 있다. SPWM(n)에서 n은 디스플레이 패널(100)의 로우 라인의 번호를 의미한다.

한편, 도 4b에 도시된 바에 따르면 제어 신호 SCCG는, 제어 신호 SPWM(n)과 달리, 디스플레이 패널(100)에 포함된 모든 픽셀(또는 모든 서브 픽셀)에 일괄적으로 인가될 수 있다. 따라서, 도 4a 및 도 4b의 실시 예에서, 정전류원 데이터 전압은 디스플레이 패널(100)에 포함된 모든 픽셀(또는 서브 픽셀)에 일괄적으로 인가될 수 있다. 이때, 각 픽셀에 인가되는 정전류원 데이터 전압은 서브 픽셀의 종류별로 동일한 크기의 전압일 수 있으나, 이에 한정되는 것은 아니다.

한편, 데이터 전압 설정 및 문턱 전압 보상 기간에서, 구동 트랜지스터(T3)는, 게이트 단자에 PWM 데이터 전압(구체적으로는, PWM 데이터 전압과 구동 트랜지스터(T3)의 문턱 전압(Vth)의 합에 해당하는 전압)이 설정된 상태에서 오프된 상태를 유지하며, 구동 트랜지스터(T8)는, 게이트 단자에 정전류원 데이터 전압(구체적으로는, 정전류원 데이터 전압과 구동 트랜지스터(T8)의 문턱 전압(Vth)의 합에 해당하는 전압)이 설정된 상태에서 온된 상태를 유지하게 된다.

발광 기간(Emitting)은 무기 발광 소자(120)가 발광하는 구간이다. 발광 기간 동안 무기 발광 소자(120)는 서브 픽셀 회로(110)에서 제공되는 구동 전류의 크기 및 구동 시간에 따라 발광함으로써 계조를 표현하게 된다.

구체적으로, 발광 기간 동안에는 제어 신호(Emi)에 따라 트랜지스터(T1, T5, T6, T10)가 온되므로, 정전류원 회로(112) 및 PWM 회로(111)는 서로 전기적으로 연결된다.

또한, 발광 기간이 시작되면, 제어 신호(Emi)에 따라 온된 트랜지스터(T6, T8) 및 온된 상태의 구동 트랜지스터(T8)를 통해 무기 발광 소자(120)에 구동 전압(VDD_CCG)가 인가된다.

따라서, 발광 기간이 시작되면, 구동 전류가 무기 발광 소자(120)를 흐르게 되며, 무기 발광 소자(120)는 발광을 시작한다. 이때, 무기 발광 소자(120)를 발광시키는 구동 전류는 정전류원 데이터 전압에 대응되는 크기를 갖는다.

한편, 발광 기간에는 서로 다른 두 전압 사이를 선형적으로 스윕하는 스윕 전압(Sweep)이 커패시터(C1)를 통해 커플링 되어 구동 트랜지스터(T3)의 게이트 단자에 인가된다. 따라서, 구동 트랜지스터(T3)의 게이트 단자의 전압은 스윕 전압에 따라 변화하게 된다.

이에 따라, 구동 트랜지스터(T3)의 소스 단자와 게이트 단자 사이의 전압이 구동 트랜지스터(T3)의 문턱 전압에 도달하면, 구동 트랜지스터(T3)는 오프 상태에서 온 상태가 된다.

구동 트랜지스터(T3)가 온되면, 제어 신호(Emi)에 따라 온된 트랜지스터(T1, T5) 및 온된 구동 트랜지스터(T3)를 통해, 구동 트랜지스터(T8)의 게이트 단자에 구동 전압(VDD_PWM)이 전달된다.

구동 전압(VDD_PWM)이 구동 트랜지스터(T8)의 게이트 단자에 인가되면 구동 트랜지스터(T8)는 오프되며, 더이상 구동 전류가 무기 발광 소자(120)를 흐르지 못하게 되어 무기 발광 소자(120)의 발광은 종료된다.

이와 같이, PWM 회로(111)는, 구동 전류가 무기 발광 소자(120)를 흐르는 시간 즉, 구동 전류의 구동 시간을 PWM 데이터 전압에 기초하여 제어함으로써, 무기 발광 소자(120)를 PWM 구동할 수 있다.

한편, 무기 발광 소자(120)의 발광이 종료되었음에도 무기 발광 소자(120)에 잔류하는 전하가 존재할 수가 있다. 이로 인해, 발광 종료 후에 무기 발광 소자(120)가 미세하게 발광하는 문제점이 유발될 수 있으며, 이는, 낮은 계조(예를 들어, 블랙)를 표현할 때 특히 문제가 될 수 있다.

방전 기간(LED Discharging) 기간은, 발광 기간이 종료된 후 무기 발광 소자(120)에 잔류하는 전하를 방전시키기 위한 기간으로, 서브 픽셀 회로(110)는 제어 신호(Discharging)에 따라 트랜지스터(T13)를 온시킴으로써, 무기 발광 소자(120)에 잔류하는 전하를 그라운드 전압(VSS) 단자로 완전히 방전시키며, 이에 따라, 상술한 문제점이 해결될 수 있다.

한편, 트랜지스터(T13)는, 무기 발광 소자(120)가 서브 픽셀 회로(110)와 전기적으로 연결되기 전에는, 서브 픽셀 회로(110)의 이상 여부를 체크하기 위한 용도로 이용될 수 있다. 예를 들어, 제품의 개발자나 제조자는 발광 기간 동안 트랜지스터(T13)를 온 시킨 후, 트랜지스터(T13)를 흐르는 전류를 확인함으로써, 서브 픽셀 회로(110)의 이상 여부(예를 들어, 회로의 쇼트나 오픈 등)를 체크할 수 있다.

이상 도 4a 및 도 4b를 통해 전술한 바와 같이, 본 개시의 일 실시 예에 따르면, 서브 픽셀 회로(110)는 무기 발광 소자를 PWM 구동하면서 구동 트랜지스터(T3, T8)의 문턱 전압 편차를 보상할 수 있다.

이하에서는, 도 5을 통해 구동 트랜지스터(T3, T8)의 문턱 전압 편차 보상 동작에 관해 보다 자세히 설명한다.

도 5는 본 개시의 일 실시 예에 따른 내부 보상 회로의 회로도이다. 도 5를 참조하면, 내부 보상 회로(50)는 트랜지스터(51) 및 트랜지스터(52)를 포함한다. 이때, 트랜지스터(52)는 구동 트랜지스터의 게이트 단자(5)와 드레인 단자 사이에 연결되며, 트랜지스터(51)는 드레인 단자가 구동 트랜지스터의 소스 단자에 연결되고, 게이트 단자가 트랜지스터(52)의 게이트 단자에 연결되는 구조를 갖는다.

도 4a를 참조하면, PWM 회로(111) 및 정전류원 회로(112)는, 구동 트랜지스터(T3, T8)의 문턱 전압을 보상하기 위한 내부 보상 회로를 각각 포함하는 것을 볼 수 있다.

구체적으로, PWM 회로(111)는 구동 트랜지스터(T3)의 게이트 단자와 드레인 단자 사이에 연결된 트랜지스터(T4), 및 드레인 단자가 구동 트랜지스터(T3)의 소스 단자에 연결되고, 게이트 단자가 트랜지스터(T4)의 게이트 단자에 연결되는 트랜지스터(T2)를 포함한다.

또한, 정전류원 회로(112)는 구동 트랜지스터(T8)의 게이트 단자와 드레인 단자 사이에 연결된 트랜지스터(T9), 및 드레인 단자가 구동 트랜지스터(T8)의 소스 단자에 연결되고, 게이트 단자가 트랜지스터(T9)의 게이트 단자에 연결되는 트랜지스터(T7)를 포함한다.

PWM 회로(111)의 내부 보상 회로와, 정전류원 회로(112)의 내부 보상 회로의 구성 및 동작은 유사하므로, 이하에서는 도 5에 도시된 내부 보상 회로(50)가 정전류원 회로(112)의 내부 보상 회로인 것을 예로 들어 설명한다.

내부 보상 회로(50)는, 정전류원 데이터 전압이 인가되면, 인가된 정전류원 데이터 전압 및 구동 트랜지스터(T8)의 문턱 전압의 합에 해당하는 전압을 구동 트랜지스터(T8)의 게이트 단자(5)에 인가하여 구동 트랜지스터(T8)의 문턱 전압을 보상하게 된다.

이를 위해, 내부 보상 회로(50)는, 도 5에 도시된 바와 같이, 구동 트랜지스터(T8)의 게이트 단자(5)와 드레인 단자 사이에 연결된 트랜지스터(52, T9) 및 드레인 단자가 구동 트랜지스터(T8)의 소스 단자에 연결되고 게이트 단자가 트랜지스터(52)의 게이트 단자에 연결된 트랜지스터(51, T7)을 포함한다.

구체적으로, 트랜지스터(T7, T9)의 게이트 단자에 인가된 제어 신호(SCCG)에 따라 트랜지스터(T7, T9)가 온되면, 트랜지스터(T7)의 소스 단자에 인가된 정전류원 데이터 전압이 내부 보상 회로(50)로 입력된다.

이때, 구동 트랜지스터(T8)의 게이트 단자의 전압은 초기 전압(Vinitial)이 인가되어 완전히 턴-온(fully turn-on)된 상태이므로, 입력된 정전류원 데이터 전압은 트랜지스터(T7), 구동 트랜지스터(T8) 및 트랜지스터(T9)를 차례로 지나면서 구동 트랜지스터(T8)의 게이트 단자에 인가되게 된다.

이때, 구동 트랜지스터(T8)의 게이트 단자의 전압은 입력된 정전류원 데이터 전압 데이터 전압까지 상승하는 것이 아니라, 정전류원 데이터 전압 및 구동 트랜지스터(T8)의 문턱 전압의 합에 해당하는 전압까지만 상승하게 된다.

이는, 처음 정전류원 데이터 전압이 내부 보상 회로(50)로 인가될 때에는, 구동 트랜지스터(T8)의 게이트 단자의 전압이 로우 상태여서 구동 트랜지스터(T8)가 완전히 턴-온(fully turn-on)되므로, 전류가 충분히 흘러 구동 트랜지스터(T8)의 게이트 단자의 전압이 원활히 상승하지만, 구동 트랜지스터(T8)의 게이트 단자의 전압이 상승할수록 구동 트랜지스터(T8)의 게이트 단자 및 소스 단자 간의 전압 차이가 줄어들어 전류의 흐름이 줄어들게 되어 결국 구동 트랜지스터(T8)의 게이트 단자 및 소스 단자 간의 전압 차이가 구동 트랜지스터(T8)의 문턱 전압에 도달하면, 구동 트랜지스터(T8)가 오프되어 전류의 흐름이 멈추게 되기 때문이다.

즉, 구동 트랜지스터(T8)의 소스 단자에는 정전류원 데이터 전압이 인가되고 있으므로, 정전류원 데이터 전압에 구동 트랜지스터(T8)의 문턱 전압을 합한 전압까지만 구동 트랜지스터(T8)의 게이트 단자의 전압이 상승하게 되는 것이다. 이와 같이, 내부 보상 회로(50)에 의해 구동 트랜지스터(T8)의 문턱 전압이 보상될 수 있다.

PWM 회로(111)의 내부 보상 회로의 구성 및 동작은 정전류원 회로(112)의 내부 보상 회로와 유사하므로, 중복되는 설명은 생략한다.

이와 같이 본 개시의 일 실시 예에 따르면, 정전류원 회로(112)는 인가된 정전류원 데이터 전압을 구동 트랜지스터(T8)의 게이트 단자에 설정(또는 인가)하는 동안, 자동으로 구동 트랜지스터(T8)의 문턱 전압을 보상하게 되며, 이는 PWM 회로(111) 역시 마찬가지이다.

한편, "내부 보상"이라는 용어는, 구동 트랜지스터(T8, T3)의 문턱 전압이 서브 픽셀 회로(110)의 동작 중에 서브 픽셀 회로(110) 내부에서 자체적으로 보상됨을 나타내며, 이와 같은 내부 보상 방식은, 구동 트랜지스터를 흐르는 전류를 센싱하고, 센싱 결과를 바탕으로 데이터 전압을 보정함으로써 구동 트랜지스터의 문턱 전압(Vth)이나 이동도(μ) 편차를 보상하는 외부 보상 방식과는 구별된다.

특히, 정전류원 회로(112)의 구동 트랜지스터(T3)의 문턱 전압이 내부 보상되므로, 본 개시의 일 실시 예에 따르면, 디스플레이 패널(100)에 포함된 모든 픽셀(또는 모든 서브 픽셀)에 정전류원 데이터 전압을 일괄적으로 인가(내지 설정)할 수 있게 된다. 이에 따라, 한 영상 프레임 시간 중 발광 구간을 충분히 확보할 수 있게 된다. 이는, 디스플레이 패널에 포함된 픽셀들을 라인 별로 순차적으로 스캔하여 문턱 전압이 보상된 정전류원 데이터 전압을 라인 별로 따로 인가해야 하는 외부 보상 방식과의 차이점이 된다.

한편, 도 4a 및 도 4b의 예에서, PWM 데이터 전압은, 픽셀별 계조 표현을 위해, 디스플레이 패널(100)에 포함된 픽셀들(또는 서브 픽셀들)에 라인별로 순차적으로 인가되게 된다.

도 6은 픽셀 집적도와 관련된 문제점을 설명하기 위한 도면이다. 이하에서는 픽셀 집적도를 나타내는 지표로 PPI(Pixel Per Inch)를 사용하여 설명한다.

고(Hihg) PPI의 디스플레이 패널 구현을 위해서는 TFT 백플레인에 포함되는 트랜지스터의 개수나 제어 신호선의 개수가 적을수록 유리하다.

예를 들어, 도 4a에서 설명한 서브 픽셀 회로(110)의 구동을 위해서는, 구동 전압(VDD_PWM) 및 게이트 신호들(TEST/Discharging, Sweep, SPWM, Emi, SCCG, VST, Vinitail)을 서브 픽셀 회로(110)에 인가하기 위해, 최소 8개의 제어 신호선이 필요하다.

이때, 제어 신호 선의 최소 선폭 5um와, 제어 신호 선들 간의 최소 이격폭 5um를 고려하면, 제어 신호 선들을 구현하기 위해 최소 80um의 공간이 필요하게 된다.

따라서, 예를 들어, 300PPI와 같은 고 PPI의 픽셀 레이아웃을 설계하는 경우, 도 4a에 도시된 서브 픽셀 회로(110)는, 도 6에 도시된 바와 같이 제어 신호 배선 간 이격폭인 5um 내에 트랜지스터의 소스와 드레인 배치가 불가능하여 TFT 레이아웃이 불가능하며, 커패시터(C1, C2)를 배치할 공간도 없게 된다.

이하에서는, 도 7a 내지 도 9b를 통해, 도 4a에 도시된 서브 픽셀 회로(110)보다 적은 개수의 트랜지스터 및 적은 개수의 제어 신호를 이용하는 서브 픽셀 회로들의 다양한 예를 설명한다. 도 7a 내지 도 9b를 설명함에 있어, 전술한 것과 중복되는 내용은 설명을 생략한다.

도 7a는 본 개시의 일 실시 예에 따른 서브 픽셀 회로(110)의 상세 회로도이다. 도 7a에 따르면, 서브 픽셀 회로(110)는, 정전류원 회로(112) 및 PWM 회로(111)를 포함할 수 있다.

구체적으로, PWM 회로(111)는, 구동 트랜지스터(T_pwm)을 포함한다. 또한, PWM 회로(111)는 내부 보상 회로(T_spwm1, T_spwm2)를 포함한다. PWM 회로(111)는, 제어 신호 SPWM(n)에 따라 트랜지스터(T_spwm1, T_spwm2)가 온된 동안 PWM 데이터 전압이 트랜지스터(T_spwm1)의 소스 단자를 통해 인가되면, 온된 구동 트랜지스터(T_pwm) 및 트랜지스터(T_spwm1, T_spwm2)를 통해, PWM 데이터 전압 및 구동 트랜지스터(T_pwm)의 문턱 전압을 합한 값만큼의 전압을 구동 트랜지스터(T_pwm)의 게이트 단자(A 노드)에 인가한다.

이때, PWM 데이터 전압은, 구동 전압(VDD_PWM)과 구동 트랜지스터(T_pwm)의 문턱 전압(Vth)의 합 이상의 전압 범위 내의 전압일 수 있다. 따라서, PWM 데이터 전압이 풀블랙 계조에 대응되는 전압인 경우를 제외하고는, 구동 트랜지스터(T_pwm)의 게이트 단자에 PWM 데이터 전압이 설정된 상태에서 구동 트랜지스터(T3)은 오프 상태를 유지한다.

한편, 정전류원 회로(112)는 구동 트랜지스터(T_cc)를 포함한다. 정전류원 회로(112)는, 제어 신호 SCCG에 따라 트랜지스터(T_scc1)가 온된 동안 정전류원 데이터 전압이 인가되면, 온된 트랜지스터(T_scc1)를 통해, 정전류원 데이터 전압을 구동 트랜지스터(T_cc)의 게이트 단자(C 노드)에 인가한다. 이때, 도 4a의 서브 픽셀 회로(110)와 달리, 정전류원 회로(112)에는 내부 보상 회로가 포함되지 않는다.

트랜지스터(T_emi1)는, 제어 신호(Emi)에 따라 온/오프되어 구동 전압(VDD_PWM)과 PWM 회로(111)를 전기적으로 연결 또는 분리한다.

트랜지스터(T_emi2)는, 제어 신호(Emi)에 따라 온/오프되어 PWM 회로(111)와 정전류원 회로(112)를 전기적으로 연결 또는 분리한다.

캐패시터(C_sweep)는, 서로 다른 두 전압 사이를 스윕하는 전압인 스윕 전압(Sweep)을 인가받는다.

트랜지스터(T_st1)은, 제어 신호(Vinitial)에 따라 온되어, 초기 전압(Vinitial)을 구동 트랜지스터(T_pwm)의 게이트 단자(A 노드)에 인가한다.

한편, 무기 발광 소자(120)의 애노드 단자는 구동 트랜지스터(T_cc)의 드레인 단자에 연결되고, 캐소드 단자는 그라운드 전압(VSS) 단자에 연결된다.

한편, 도 7a의 서브 픽셀 회로(110)는, 도 4a의 서브 픽셀 회로(110)와 달리, 서브 픽셀 회로(110)의 이상 여부를 체크하거나 무기 발광 소자(120)에 잔류하는 전하를 방전시키기 위한 트랜지스터(T13)에 해당하는 트랜지스터가 포함되지 않는다.

도 7b는 도 본 개시의 일 실시 예에 따라 도 7a의 서브 픽셀 회로를 구동하기 위한 각종 신호의 타이밍도이다. 도 7b를 참조하면, 서브 픽셀 회로(110)는 한 영상 프레임 시간 동안, 초기화 기간(Initialize), 데이터 전압 설정 및 문턱 전압 보상 기간, 발광 기간(Emitting) 순으로 구동될 수 있다.

초기화 기간은 구동 트랜지스터(T_pwm)의 게이트 단자(A 노드)의 전압을 초기화하기 위한 기간이다. 서브 픽셀 회로(110)는 초기화 기간에 구동 트랜지스터(T_pwm)의 게이트 단자 전압을 초기 전압(Vinitial)으로 초기화한다.

데이터 전압 설정 및 문턱 전압 보상 기간은, PWM 회로(111) 및 정전류원 회로(112)에 데이터 전압을 설정하기 위한 기간이다.

이때, 도 7b의 데이터 전압 설정 및 문턱 전압 보상 기간은, PWM 데이터 전압 설정 및 구동 트랜지스터(T_pwm)의 문턱 전압 보상 기간(PWM 데이터 설정+Vth 보상) 및 정전류원(Constant Current Generator, CCG) 데이터 전압 설정 기간(CCG 데이터 설정)을 포함할 수 있다.

도 7a에서 전술한 바와 같이 정전류원 회로(112)는 내부 보상 회로를 포함하지 않으므로, 도 7b에 도시된 바와 같이, 정전류원 데이터 전압 설정 구간(CCG 데이터 설정)에는 구동 트랜지스터(T_cc)의 문턱 전압이 보상되지 않고, 정전류원 데이터 전압만 구동 트랜지스터(T_cc)의 게이트 단자에 설정되게 된다.

한편, 도 7b를 참조하면, 정전류원 데이터 전압 설정 기간(CCG 데이터 설정)이 시작됨과 동시에 발광 기간(Emitting)이 시작되는 것을 볼 수 있다. 즉, 제어 신호(SCCG)의 인가와 동시에 제어 신호(Emi) 및 스윕 전압(Sweep)이 서브 픽셀 회로(110)에 인가되는 것을 볼 수 있다. 따라서, 도 7a 및 도 7b의 실시 예에서 무기 발광 소자(120)는 정전류원 데이터 전압이 구동 트랜지스터(T_cc)의 게이트 단자(C 노드)에 인가됨과 동시에 발광하게 된다.

만일, 제어 신호(Emi)와 스윕 전압(Sweep)이 정전류원 데이터 전압 설정 기간(CCG 데이터 설정)이 완료된 후에 인가된다면, PWM 구동을 통해 계조를 표현하는 도 7a와 같은 서브 픽셀 회로(110) 구조 하에서 블랙 계조를 표현할 수 없게 되므로, 도 7a와 같은 회로 구조에서는 도 7b와 같이 구동하는 것이 바람직할 수 있다.

한편, 도 7b에 도시된 바에 따르면 제어 신호 SCCG는, 제어 신호 SPWM(n)과 달리, 디스플레이 패널(100)에 포함된 모든 픽셀(또는 모든 서브 픽셀)에 일괄적으로 인가될 수 있다. 따라서, 도 7a 및 도 7b의 실시 예에서, 정전류원 데이터 전압은 디스플레이 패널(100)에 포함된 모든 픽셀(또는 서브 픽셀)에 일괄적으로 인가될 수 있다. 이때, 각 픽셀에 인가되는 정전류원 데이터 전압은 서브 픽셀의 종류별로 동일한 크기의 전압일 수 있으나, 이에 한정되는 것은 아니다.

구체적으로, 발광 기간 동안에는 제어 신호(Emi)에 따라 트랜지스터(T_emi1, T_emi2)가 온되므로, 정전류원 회로(112) 및 PWM 회로(111)는 서로 전기적으로 연결된다.

또한, 발광 기간이 시작되면, 정전류원 데이터 전압의 인가에 따라 온된 구동 트랜지스터(T_cc)를 통해 무기 발광 소자(120)에 구동 전압(VDD_CCG)가 인가된다.

한편, 발광 기간에는 서로 다른 두 전압 사이를 선형적으로 스윕하는 스윕 전압(Sweep)이 커패시터(C_sweep)를 통해 커플링 되어 구동 트랜지스터(T_pmw)의 게이트 단자(A 노드)에 인가된다. 따라서, 구동 트랜지스터(T_pwm)의 게이트 단자의 전압은 스윕 전압에 따라 변화하게 된다.

이에 따라, 구동 트랜지스터(T_pwm)의 소스 단자와 게이트 단자 사이의 전압이 구동 트랜지스터(T_pwm)의 문턱 전압에 도달하면, 구동 트랜지스터(T_pwm)는 오프 상태에서 온 상태가 된다.

구동 트랜지스터(T_pwm)가 온되면, 제어 신호(Emi)에 따라 온된 트랜지스터(T_emi1, T_emi2) 및 온된 구동 트랜지스터(T_pwm)를 통해, 구동 트랜지스터(T_cc)의 게이트 단자(C 노드)에 구동 전압(VDD_PWM)이 전달된다.

구동 전압(VDD_PWM)이 구동 트랜지스터(T_cc)의 게이트 단자에 인가되면 구동 트랜지스터(T_cc)는 오프되며, 더이상 구동 전류가 무기 발광 소자(120)를 흐르지 못하게 되어 무기 발광 소자(120)의 발광은 종료된다.

도 7a 및 도 7b의 실시 예에서 정전류원 회로(112)의 구동 트랜지스터(T_cc)의 문턱 전압은 보상되지 않는 것을 볼 수 있다. 그러나, 복수의 디스플레이 패널을 결합하여 하나의 디스플레이 패널을 만드는 형태가 아닌, 하나의 소형 디스플레이 패널에서는 구동 트랜지스터(T_cc)의 편차로 인한 영향이 크지 않으므로, 도 7a 및 도 7b에서 설명한 실시 예가 충분히 이용될 수 있다.

이하에서는, 도 8a 및 도 8b를 통해, 도 7a 및 도 7b와 같은 서브 픽셀 회로(110) 구조에서, 정전류원 회로(112)의 구동 트랜지스터(T_cc)의 전기적 특성 편차를 보상하는 실시 예를 설명한다.

본 개시의 일 실시 예에 따르면, 기저장된 보상값이 반영된 정전류원 데이터 전압이 정전류원 회로(112)에 인가될 수 있다.

구체적으로, 디스플레이 패널(110)을 포함하는 디스플레이 장치를 제작할 때, 모든 픽셀이 동일한 계조(예를 들어, 풀 화이트 계조) 값을 갖는 테스트 영상을 디스플레이 패널(100)에 표시하고, 이를 카메라와 같은 영상 촬영 장치를 통해 촬영한 후 촬영된 영상에 기초하여 픽셀 별 휘도 값을 산출할 수 있다.

한편, 이와 같이 산출된 픽셀 별 휘도 값에 기초하여 픽셀 별 구동 트랜지스터(T_cc)의 문턱 전압 보상값이 산출될 수 있으며, 이와 같이 산출된 보상값이 디스플레이 장치에 저장될 수 있다.

따라서, 정전류원 데이터 전압을 서브 픽셀 회로(110)에 인가할 때, 상기 기저장된 보상값을 반영함으로써, 정전류원 회로(112)의 구동 트랜지스터(T_cc)의 문턱 전압이 보상될 수 있다.

이와 같이, 디스플레이 패널 제작시 카메라를 통해 촬영된 영상에 기초하여 보상값을 산출하여 미리 저장하고, 저장된 보상값을 데이터 전압에 반영하여 인가함으로써 픽셀 간 편차를 보상하는 방식을 "LED 캘리브레이션 방식"이라 부를 수 있다.

도 8a 및 도 8b는, 도 7a 및 도 7b와 같은 서브 픽셀 회로(110) 구조에서, LED 캘리브레이션 방식을 적용한 실시 예를 도시하고 있다.

도 8a는 본 개시의 일 실시 예에 따른 서브 픽셀 회로(110)의 상세 회로도이다. 도 8a의 서브 픽셀 회로(110)는 트랜지스터(T_emi3)가 구동 트랜지스터(T_cc)와 무기 발광 소자(120) 사이에 추가된 것을 제외하고, 도 7a의 서브 픽셀 회로(110)와 동일한 것을 볼 수 있다.

도 8b는 본 개시의 일 실시 예에 따라 도 8a의 서브 픽셀 회로를 구동하기 위한 각종 신호의 타이밍도이다.

전술한 LED 캘리브레이션 방식에 따르면, 디스플레이 패널(100)에 포함된 각 서브 픽셀 회로(110)의 구동 트랜지스터(T_cc)마다 보상값이 다를 수 있다. 따라서, 서브 픽셀 회로(110)마다 상이한 정전류원 데이터 전압이 인가될 수 있다.

이를 위해서는, 도 7b에 도시된 바와 달리, 정전류원 데이터 전압이 로우 라인별로 순차적으로 인가되어야 한다. 도 8b의 정전류원 데이터 전압 설정 기간(CCG 데이터 설정)에 도시된 Vdata 및 SCCG(n)은 이를 나타내고 있다.

한편, 이와 같이 도 8b의 실시 예에서는 정전류원 데이터 전압이 디스플레이 패널(100)에 로우 라인 순으로 순차적으로 인가되므로, 도 7b에 도시된 바와 달리, 정전류원 데이터 전압이 디스플레이 패널(100)에 포함된 모든 서브 픽셀 회로(110)에 설정된 후에 발광 기간(Emitting)이 시작되어야 한다.

이를 위해, 도 8a에 도시된 바와 같이 트랜지스터(T_emi3)가 추가적으로 필요하며, 트랜지스터(T_emi3)는 정전류원 데이터 전압 설정 기간(CCG 데이터 설정)이 완료된 후에 제어 신호(Emi2)에 따라 온되며, 이에 따라, 발광 기간(Emitting)이 시작되게 된다.

도 9a는 본 개시의 또 다른 일 실시 예에 따른 서브 픽셀 회로(110)의 상세 회로도이다. 도 9a에 따르면, 서브 픽셀 회로(110)는, 정전류원 회로(112) 및 PWM 회로(111)를 포함할 수 있다.

구체적으로, PWM 회로(111)는, 구동 트랜지스터(T_pwm)를 포함한다. PWM 회로(111)는, 제어 신호 SPWM(n)에 따라 트랜지스터(T_spwm1)가 온된 동안 PWM 데이터 전압이 인가되면, 온된 트랜지스터(T_spwm1)를 통해, PWM 데이터 전압을 구동 트랜지스터(T_pwm)의 게이트 단자(A 노드)에 인가한다. 이때, 도 4a의 서브 픽셀 회로(110)와 달리, PWM 회로(111)에는 내부 보상 회로가 포함되지 않는다.

한편, 정전류원 회로(112)는 구동 트랜지스터(T_cc)을 포함한다. 또한, 정전류원 회로(112)는 내부 보상 회로(T_scc1, T_scc2)를 포함한다. 정전류원 회로(112)는, 제어 신호 SCCG에 따라 트랜지스터(T_scc1, T_scc2)가 온된 동안 정전류원 데이터 전압이 트랜지스터(T_scc1)의 소스 단자를 통해 인가되면, 온된 구동 트랜지스터(T_cc) 및 트랜지스터(T_scc1, T_scc2)를 통해, 정전류원 데이터 전압 및 구동 트랜지스터(T_cc)의 문턱 전압을 합한 값만큼의 전압을 구동 트랜지스터(T_cc)의 게이트 단자(C 노드)에 인가한다.

이때, 정전류원 데이터 전압은, 구동 전압(VDD_CCG)과 구동 트랜지스터(T_cc)의 문턱 전압(Vth)의 합 미만의 전압 범위 내의 전압일 수 있다. 따라서, 구동 트랜지스터(T_cc)의 게이트 단자에 정전류원 데이터 전압이 설정된 상태에서 구동 트랜지스터(T_cc)은 온 상태를 유지한다.

트랜지스터(T_emi3)는, 제어 신호(Emi)에 따라 온/오프되어 구동 전압(VDD_CCG)과 정전류원 회로(112)를 전기적으로 연결 또는 분리한다.

트랜지스터(T_emi4)는, 제어 신호(Emi)에 따라 온/오프되어 정전류원 회로(112)와 무기 발광 소자(120)를 전기적으로 연결 또는 분리한다.

트랜지스터(T_st2)은, 제어 신호(Vinitial)에 따라 온되어, 초기 전압(Vinitial)을 구동 트랜지스터(T_cc)의 게이트 단자(C 노드)에 인가한다.

한편, 무기 발광 소자(120)의 애노드 단자는 트랜지스터(T_emi4)의 드레인 단자에 연결되고, 캐소드 단자는 그라운드 전압(VSS) 단자에 연결된다.

한편, 도 9a의 서브 픽셀 회로(110) 역시, 도 4a의 서브 픽셀 회로(110)와 달리, 서브 픽셀 회로(110)의 이상 여부를 체크하거나 무기 발광 소자(120)에 잔류하는 전하를 방전시키기 위한 트랜지스터(T13)에 해당하는 트랜지스터가 포함되지 않는다.

도 9b는 도 본 개시의 일 실시 예에 따라 도 9a의 서브 픽셀 회로를 구동하기 위한 각종 신호의 타이밍도이다. 도 9b를 참조하면, 서브 픽셀 회로(110)는 한 영상 프레임 시간 동안, 초기화 기간(Initialize), 데이터 전압 설정 및 문턱 전압 보상 기간, 발광 기간(Emitting) 순으로 구동될 수 있다.

초기화 기간은 구동 트랜지스터(T_cc)의 게이트 단자(C 노드)의 전압을 초기화하기 위한 기간이다. 서브 픽셀 회로(110)는 초기화 기간에 구동 트랜지스터(T_cc)의 게이트 단자 전압을 초기 전압(Vinitial)으로 초기화한다.

이때, 도 9b의 데이터 전압 설정 및 문턱 전압 보상 기간은, PWM 데이터 전압 설정 기간(PWM 데이터 설정), 및 정전류원 데이터 전압 설정 및 구동 트랜지스터(T_cc)의 문턱 전압 보상 기간(CCG 데이터 설정+Vth 보상)을 포함할 수 있다.

도 9a에서 전술한 바와 같이 PWM 회로(112)는 내부 보상 회로를 포함하지 않으므로, 도 9b에 도시된 바와 같이, PWM 데이터 전압 설정 구간(PWM 데이터 설정)에는 구동 트랜지스터(T_pwm)의 문턱 전압이 보상되지 않고, PWM 데이터 전압만 구동 트랜지스터(T_pwm)의 게이트 단자에 설정되게 된다.

이때, 본 개시의 일 실시 예에 따르면, 기저장된 보상값이 반영된 PWM 데이터 전압이 PWM 회로(111)에 인가될 수 있다.

한편, 이와 같이 산출된 픽셀 별 휘도 값에 기초하여 픽셀 별 구동 트랜지스터(T_pwm)의 문턱 전압 보상값이 산출될 수 있으며, 이와 같이 산출된 보상값이 디스플레이 장치에 저장될 수 있다.

따라서, PWM 데이터 전압을 서브 픽셀 회로(110)에 인가할 때, 상기 기저장된 보상값을 반영함으로써, PWM 회로(111)의 구동 트랜지스터(T_pwm)의 문턱 전압이 보상될 수 있다.

즉, 도 9a와 같이, PWM 회로(111)에 내부 보상 회로가 없는 경우, PWM 회로(111)의 구동 트랜지스터(T_pwm)의 문턱 전압 보상을 위해서 LED 캘리브레이션 방식이 적용될 수 있다.

한편, 도 9b에 도시된 바에 따르면 제어 신호 SCCG는, 제어 신호 SPWM(n)과 달리, 디스플레이 패널(100)에 포함된 모든 픽셀(또는 모든 서브 픽셀)에 일괄적으로 인가될 수 있다. 따라서, 도 9a 및 도 9b의 실시 예에서, 정전류원 데이터 전압은 디스플레이 패널(100)에 포함된 모든 픽셀(또는 서브 픽셀)에 일괄적으로 인가될 수 있다. 이때, 각 픽셀에 인가되는 정전류원 데이터 전압은 서브 픽셀의 종류별로 동일한 크기의 전압일 수 있으나, 이에 한정되는 것은 아니다.

구체적으로, 발광 기간 동안에는 제어 신호(Emi)에 따라 트랜지스터(T_emi3, T_emi4)가 온되므로, 정전류원 데이터 전압의 인가에 따라 이미 온된 상태인 구동 트랜지스터(T_cc)를 통해 무기 발광 소자(120)에 구동 전압(VDD_CCG)이 인가된다.

구동 트랜지스터(T_pwm)가 온되면, 온된 구동 트랜지스터(T_pwm)를 통해, 구동 트랜지스터(T_cc)의 게이트 단자(C 노드)에 구동 전압(VDD_PWM)이 전달된다.

이상, 도 7a 내지 도 9b를 통해 설명한 바와 같이, 도 4a 및 도 4b의 실시 예에서보다 적은 개수의 트랜지스터 및 적은 개수의 제어 신호를 이용하여 서브 픽셀 회로(110)를 구현함으로써, 고 PPI의 디스플레이 패널 구현이 가능해질 수 있다.

한편, 도 4a, 7a, 8a 및 9a를 참조하면, 정전류원 회로(112)와 PWM 회로(111)에는 서로 다른 별도의 구동 전압(VDD_CCG, VDD_PWM))이 인가되는 것을 볼 수 있다.

만일, 하나의 구동 전압(예를 들어, VDD)을 정전류원 회로(112)와 PWM 회로(111)에 공통적으로 사용한다면, 무기 발광 소자(120)로 구동 전류를 인가하기 위해 구동 전압을 사용하는 정전류원 회로(112)와, 구동 트랜지스터(T_pwm)의 온/오프 제어를 통해 구동 전류의 펄스 폭만을 제어하는 PWM 회로(111)가 동일한 구동 전압(VDD)을 이용하게 되어 문제가 될 수 있다.

구체적으로, 실제 디스플레이 패널(100)은 영역별로 저항값에 차이가 있다. 따라서, 구동 전류가 흐를 때 영역별로 IR 드랍값에 차이가 발생하며, 이로 인해, 디스플레이 패널(100)의 위치에 따라 구동 전압(VDD)의 차이가 발생하게 된다.

따라서, PWM 회로(111)와 정전류원 회로(112)가 구동 전압(VDD)을 공통으로 사용하는 경우, 동일한 PWM 데이터 전압에 대해 디스플레이 패널(100)의 영역별로 PWM 회로(111)의 동작 시점이 달라지게 되는 문제가 발생한다. 이는, 구동 트랜지스터(T_pwm)의 소스 단자에 구동 전압(VDD)이 인가되므로, 구동 전압(VDD)의 변화에 따라 구동 트랜지스터(T_pwm)의 온/오프 동작이 영향을 받게 되기 때문이다.

이와 같은 문제는, 도 4a, 7a, 8a 및 9a에 도시된 바와 같이, 정전류원 회로(112) 및 PWM 회로(111)에 각각 별도의 구동 전압을 인가함으로써 해결될 수 있다.

즉, 구동 전류가 흐를 때, 상술한 바와 같이 정전류원 회로(112)의 구동 전압(VDD_CCG)이 디스플레이 패널(100)의 영역별로 달라지더라도, PWM 회로(111)에는 별도의 구동 전압(VDD_PWM)이 인가되므로, 상술한 문제점이 해결될 수 있다.

도 10은 본 개시의 일 실시 예에 따른 디스플레이 장치(1000)의 구성도이다.

도 10에 따르면, 디스플레이 장치(1000)는 디스플레이 패널(100), 구동부(200) 및 프로세서(900)를 포함한다.

디스플레이 패널(100)은 복수의 픽셀을 포함하며, 각 픽셀은 복수의 서브 픽셀을 포함한다.

구체적으로, 디스플레이 패널(100)은 게이트 라인들(G1 내지 Gx)과 데이터 라인들(D1 내지 Dy)이 상호 교차하도록 매트릭스 형태로 형성되고, 그 교차로 마련되는 영역에 각 픽셀이 형성될 수 있다.

이때, 각 픽셀은 R, G, B와 같은 3개의 서브 픽셀을 포함할 수 있으며, 디스플레이 패널(100)에 포함된 각 서브 픽셀은, 전술한 바와 같이, 대응되는 색상의 무기 발광 소자(120) 및 서브 픽셀 회로(110)를 포함할 수 있다.

여기서, 데이터 라인(D1 내지 Dy)은 디스플레이 패널(100)에 포함된 각 서브 픽셀에 데이터 전압(예를 들어, 정전류원 데이터 전압, PWM 데이터 전압)을 인가하기 위한 라인이며, 게이트 라인(G1 내지 Gx)은 디스플레이 패널(100)에 포함된 픽셀(또는 서브 픽셀)을 라인 별로 선택하기 위한 라인이다. 따라서, 데이터 라인(D1 내지 Dy)을 통해 인가되는 데이터 전압은, 게이트 신호를 통해 선택된 로우 라인의 픽셀(또는 서브 픽셀)로 인가될 수 있다.

이때, 본 개시의 일 실시 예에 따르면, 각 데이터 라인(D1 내지 Dy)에는 각 데이터 라인과 연결된 픽셀에 인가될 데이터 전압이 인가될 수 있다. 이때, 하나의 픽셀은 복수의 서브 픽셀(예를 들어, R, G, B 서브 픽셀)을 포함하므로, 하나의 픽셀에 포함된 R, G, B 서브 픽셀 각각에 인가될 데이터 전압들(즉, R 데이터 전압, G 데이터 전압 및 B 데이터 전압)은 시분할되어 하나의 데이터 라인을 통해 각 서브 픽셀에 인가될 수 있다. 위와 같이 시분할되어 하나의 데이터 라인을 통해 인가되는 데이터 전압들은, 먹스 회로를 통해 각 서브 픽셀에 인가될 수 있다.

실시 예에 따라 R, G, B 서브 픽셀마다 별도의 데이터 라인이 마련될 수도 있는데, 이 경우에는, R 데이터 전압, G 데이터 전압 및 B 데이터 전압은 시분할되어 인가될 필요가 없으며, 대응되는 데이터 전압이 각 데이터 라인을 통해 대응되는 서브 픽셀에 동시에 인가될 수도 있다.

한편, 도 10에서는, 도시의 편의를 위해, G1 내지 Gx와 같은 1세트의 게이트 라인만을 도시하였다. 그러나, 실제 게이트 라인의 개수는 디스플레이 패널(100)에 포함된 서브 픽셀 회로(110)의 구동 방식에 따라 달라질 수 있다.

구동부(200)는 프로세서(900)의 제어에 따라 디스플레이 패널(100)을 구동하며, 타이밍 컨트롤러(210), 데이터 드라이버(220) 및 스캔 드라이버(230) 등을 포함할 수 있다.

타이밍 컨트롤러(210)는 외부로부터 입력 신호(IS), 수평 동기 신호(Hsync), 수직 동기 신호(Vsync) 및 메인 클럭 신호(MCLK) 등을 입력받아 영상 데이터 신호, 주사 제어 신호, 데이터 제어 신호, 발광 제어 신호 등을 생성하여 디스플레이 패널(100), 데이터 드라이버(220), 게이트 드라이버(230) 등에 제공할 수 있다.

또한, 타이밍 컨트롤러(210)는, R, G, B 서브 픽셀을 각각 선택하기 위한 제어 신호, 즉, 먹스 신호를 먹스 회로(미도시)에 인가할 수 있다. 이에 따라, 디스플레이 패널(100)의 픽셀에 포함된 복수의 서브 픽셀이 먹스 회로(미도시)를 통해 각각 선택될 수 있다.

데이터 드라이버(220)(또는 소스 드라이버)는, 정전류원 데이터 전압이나 PWM 데이터 전압을 디스플레이 패널(100)의 각 서브 픽셀 회로(110)로 제공한다. 이를 위해, 데이터 드라이버(220)는 프로세서(900)로부터 R/G/B 성분의 영상 데이터 등 전달받아 데이터 신호를 생성한다. 또한, 데이터 드라이버(220)는 생성된 데이터 신호를 데이터 라인(D1 내지 Dy)을 통해 디스플레이 패널(100)의 각 서브 픽셀 회로(110)에 인가할 수 있다.

게이트 드라이버(230)(또는, 스캔 드라이버)는 매트릭스 형태로 배치된 디스플레이 패널(100)의 픽셀 어레이를 로우 라인 단위로 선택하여 구동하기 위한 각종 게이트 신호들(예를 들어, VST, SCCG, SPWM, Emi, Sweep 등)을 생성하고, 생성된 게이트 신호들을 게이트 라인(G1 내지 Gx)을 통해 디스플레이 패널(100)에 인가할 수 있다.

한편, 도면에 도시하지는 않았지만, 구동부(200)는, 픽셀을 구성하는 서로 다른 색상의 복수의 서브 픽셀을 각각 선택하기 위한 먹스(MUX) 회로(미도시)를 포함할 수 있다.

또한, 구동부(200)는 각종 구동 전압(VDD_CCG, VDD_PWM) 그라운드 전압(VSS) 등)을 디스플레이 패널(100)에 포함된 각 서브 픽셀 회로(110)로 제공하기 위한 구동 전압 제공 회로(미도시)를 포함할 수 있다.

또한, 구동부(200)는 스캔 드라이버나 데이터 드라이버를 구동하기 위한 각종 클럭 신호를 제공하는 클럭 신호 제공 회로(미도시)를 포함할 수 있으며, 스윕 전압을 제공하기 위한 스윕 전압 제공 회로(미도시)를 포함할 수 있다.

이때, 상술한 구동부(200)에 포함될 수 있는 각종 구성들 중 적어도 일부는, 별도의 칩 형태로 구현되어 TCON과 함께 외부의 PCB(Printed Circuit Board)에 실장되고, FOG(Film On Glass) 배선을 통해 디스플레이 패널(100)의 TFT 층에 형성된 서브 픽셀 회로들(110)과 연결될 수 있다.

또는, 상술한 구동부(200)에 포함될 수 있는 각종 구성들 중 적어도 일부는, 별도의 칩 형태로 구현되어 COF(Chip On Film) 형태로 필름 상에 배치되고, FOG(Film On Glass) 배선을 통해 디스플레이 패널(100)의 TFT 층에 형성된 서브 픽셀 회로들(110)과 연결될 수 있다.

또는, 상술한 구동부(200)에 포함될 수 있는 각종 구성들 중 적어도 일부는, 별도의 칩 형태로 구현되어 COG(Chip On Glass) 형태로 배치(즉, 디스플레이 패널(100)의 글래스 기판(후술됨)의 후면(글래스 기판을 기준으로 TFT 층이 형성되는 면의 반대쪽 면)에 배치)되고, 연결 배선을 통해 디스플레이 패널(100)의 TFT 층에 형성된 서브 픽셀 회로들(110)과 연결될 수 있다.

또는, 상술한 구동부(200)에 포함될 수 있는 각종 구성들 중 적어도 일부는, 디스플레이 패널(100) 내의 TFT 층에 형성된 픽셀 회로들(110)과 함께 TFT 층에 형성되어 서브 픽셀 회로들(110)과 연결될 수도 있다.

예를 들어, 상술한 구동부(200)에 포함될 수 있는 각종 구성들 중 스캔 드라이버, 스윕 전압 제공 회로, 먹스 회로는 디스플레이 패널(100)의 TFT 층 내에 형성되고, 데이터 드라이버는 디스플레이 패널(100)의 글래스 기판의 후면에 배치되며, 구동 전압 제공 회로, 클럭 신호 제공 회로, TCON은 외부의 PCB(Printed Circuit Board)에 배치될 수 있으나, 이에 한정되는 것은 아니다.

프로세서(900)는 디스플레이 장치(1000)의 전반적인 동작을 제어한다. 특히, 프로세서(900)는 구동부(200)를 제어하여 디스플레이 패널(100)을 구동할 수 있다.

이를 위해, 프로세서(900)는 중앙처리장치(central processing unit(CPU)), micro-controller, 어플리케이션 프로세서(application processor(AP)), 또는 커뮤니케이션 프로세서(communication processor(CP)), ARM 프로세서 중 하나 이상으로 구현될 수 있다.

한편, 도 10에서는 프로세서(900)와 타이밍 컨트롤러(210)를 별도의 구성요소로 설명하였으나, 실시 예에 따라, 둘 중 하나의 구성만 디스플레이 장치(1000)에 포함되고, 포함된 구성이 나머지 구성의 기능까지 수행하는 실시 예도 가능하다.

도 11a는 본 개시의 일 실시 예에 따른 디스플레이 패널(100)의 단면도이다. 도 11a에서는 설명의 편의를 위해, 디스플레이 패널(100)에 포함된 하나의 픽셀만을 도시하였다.

도 11a에 따르면, 디스플레이 패널(100)은 글래스 기판(80), TFT 층(70) 및 무기 발광 소자 R, G, B(120-1, 120-2, 120-3)를 포함할 수 있다. 이때, 전술한 서브 픽셀 회로(110)는 TFT(Thin Film Transistor)로 구현되어, 글래스 기판(80)상의 TFT 층(70)에 포함될 수 있다.

무기 발광 소자 R, G, B(120-1, 120-2, 120-3) 각각은, 대응되는 서브 픽셀 회로(110)와 전기적으로 연결되도록 TFT 층(70) 위에 실장되어 전술한 서브 픽셀을 구성할 수 있다.

도면에 도시하지는 않았지만, TFT 층(70)에는 무기 발광 소자(120-1, 120-2, 120-3)로 구동 전류를 제공하는 서브 픽셀 회로(110)가 무기 발광 소자(120-1, 120-2, 120-3)별로 존재하며, 무기 발광 소자(120-1, 120-2, 120-3) 각각은 대응되는 서브 픽셀 회로(110)와 전기적으로 연결되도록 TFT 층(70) 위에 각각 실장 내지 배치될 수 있다.

한편, 도 11a에서는 무기 발광 소자 R, G, B(120-1, 120-2, 120-3)가 플립 칩(flip chip) 타입의 마이크로 LED인 것을 예로 들어 도시하였다. 그러나, 이에 한정되는 것은 아니며, 실시 예에 따라 무기 발광 소자 R, G, B(120-1, 120-2, 120-3)는 수평(lateral) 타입이나 수직(vertical) 타입의 마이크로 LED가 될 수도 있다.

도 11b는 본 개시의 다른 일 실시 예에 따른 디스플레이 패널(100)의 단면도이다. 도 11b에 따르면, 디스플레이 패널(100)은, 글래스 기판(80)의 일면에 형성된 TFT 층(70), TFT 층(70) 위에 실장된 무기 발광 소자 R, G, B(120-1, 120-2, 120-3), 구동부(200), 그리고, TFT 층(70)에 형성된 서브 픽셀 회로(110)와 구동부(200)를 전기적으로 연결하기 위한 연결 배선(90)을 포함할 수 있다.

도 10에서 전술한 바와 같이, 구동부(200)에 포함될 수 있는 각종 구성들 중 적어도 일부는, 별도의 칩 형태로 구현되어 글래스 기판(80)의 후면에 배치되고, 연결 배선(90)을 통해 TFT 층(70)에 형성된 픽셀 회로들(110)과 연결될 수 있다.

이와 관련하여, 도 11b를 참조하면, TFT 층(70)에 포함된 픽셀 회로들(110)은 TFT 패널(이하, TFT 층(70)과 글래스 기판(80)을 합하여 TFT 패널이라 한다.)의 에지(또는 측면)에 형성된 연결 배선(90)을 통해 구동부(500)와 전기적으로 연결되는 것을 볼 수 있다.

이와 같이, 디스플레이 패널(100)의 에지 영역에 연결 배선(90)을 형성하여 TFT 층(70)에 포함된 픽셀 회로들(110)과 구동부(500)를 연결하는 이유는, 글래스 기판(80)를 관통하는 홀(Hole)을 형성하여 픽셀 회로들(110)과 구동부(500)를 연결하는 경우, TFT 패널(70, 80)의 제조 공정과 홀에 전도성 물질을 채우는 공정 사이의 온도 차이로 인해 글래스 기판(80)에 크랙이 생기는 등의 문제가 발생할 수 있기 때문이다.

한편, 이상에서는, TFT 층(70)에 픽셀 회로(110)가 구현되는 예를 설명하였다. 그러나, 실시 예가 이에 한정되는 것은 아니다. 즉, 본 개시의 다른 일 실시 예에 따르면, 픽셀 회로(110) 구현 시, TFT 층(70)을 이용하지 않고, 서브 픽셀 단위 또는 픽셀 단위로, 초소형 마이크로 칩 형태의 픽셀 회로칩을 구현하고, 이를 기판(80) 위에 실장하는 것도 가능하다.

예를 들어, 기판(80) 상에서 R 무기 발광 소자(20-1) 옆예 R 픽셀 회로 칩을, G 무기 발광 소자(20-2) 옆에 G 픽셀 회로 칩을, B 무기 발광 소자(20-3) 옆에 B 픽셀 회로 칩을 각각 배치하거나, 기판(80) 상에서 R, G, B 무기 발광 소자(20-1 내지 20-3) 옆에 R, G, B 픽셀 회로 칩을 배치 내지 실장하는 방식으로 디스플레이 패널(100)을 구현할 수도 있을 것이다.

이상에서는, 픽셀 회로(110)가 P 타입의 TFT로 구현된 예를 설명하였으나, N 타입의 TFT에도 상술한 다양한 실시 예들이 적용될 수 있음은 물론이다.

또한, 상술한 본 개시의 다양한 실시 예들에서, TFT 층(또는 TFT 패널)을 구성하는 TFT는 특정 구조나 타입으로 한정되지 않는다, 즉, 본 개시의 다양한 예들에서 인용된 TFT는, LTPS(Low Temperature Poly Silicon) TFT, 산화물(oxide) TFT, 실리콘(poly silicon or a-silicon) TFT, 유기 TFT, 그래핀 TFT 등으로도 구현될 수 있으며, Si wafer CMOS공정에서 P type(or N-type) MOSFET만 만들어 적용할 수도 있다.

이상에서, 본 개시의 다양한 실시 예들에 따른 디스플레이 패널(100)은, 단일 단위로 웨어러블 기기(wearable device), 포터블 기기(portable device), 핸드헬드 기기(handheld device) 및 디스플레이가 필요한 각종 전자 제품이나 전장 제품에 적용될 수 있다. 또한, 본 개시의 다양한 실시 예들에 따른 디스플레이 패널(100)은, 복수의 디스플레이 모듈(300)의 조립 배치를 통해, 퍼스널 컴퓨터(personal computer)용 모니터, TV 등과 같은 소형 디스플레이 장치 및 디지털 사이니지(digital signage), 전광판(electronic display) 등과 같은 대형 디스플레이 장치에 적용될 수도 있다.

이상 설명한 바와 같이 본 개시의 다양한 실시 예에 따르면, 디스플레이 패널에 포함된 무기 발광 소자가 발광하는 빛의 파장이 계조에 따라 변화되는 것을 방지할 수 있다. 또한, 디스플레이 패널을 구성하는 무기 발광 소자의 얼룩이나 색상을 보정할 수 있고, 모듈 형태의 디스플레이 패널들을 조합하여 대면적의 디스플레이 패널을 구성할 경우에도 각 디스플레이 패널 모듈 간의 휘도나 색상 차이를 보정할 수 있다. 또한, 높은 화소 집적도를 갖는 디스플레이 패널이 구현될 수 있다. 이에 따라, 디스플레이 패널의 고화질화, 소형화 및 경량화에 이바지할 수 있다.

100 : 디스플레이 패널 110 : 서브 픽셀 회로
111 : PWM 회로 112 : 정전류원 회로
120 : 무기 발광 소자

Claims

복수의 서브 픽셀을 각각 포함하는 픽셀들이 매트릭스 형태로 배치된 디스플레이 패널에 있어서,
상기 복수의 서브 픽셀 각각은,
무기 발광 소자;
정전류원 데이터 전압에 기초하여 상기 무기 발광 소자로 구동 전류를 제공하는 정전류원 회로; 및
PWM 데이터 전압에 기초하여 상기 구동 전류가 상기 무기 발광 소자를 흐르는 시간을 제어하는 PWM 회로;를 포함하고,
상기 정전류원 회로 및 상기 PWM 회로는, 각각 구동 트랜지스터를 포함하고,
상기 정전류원 회로 또는 상기 PWM 회로는, 상기 정전류원 회로 또는 상기 PWM 회로에 포함된 구동 트랜지스터의 전기적 특성을 보상하기 위한 내부 보상 회로를 포함하는 디스플레이 패널.
제 1 항에 있어서,
상기 내부 보상 회로는,
상기 정전류원 회로 또는 상기 PWM 회로에 포함된 구동 트랜지스터의 게이트 단자와 드레인 단자 사이에 연결된 제 1 트랜지스터; 및
드레인 단자가 상기 포함된 구동 트랜지스터의 소스 단자에 연결되고, 게이트 단자가 상기 제 1 트랜지스터의 게이트 단자에 연결된 제 2 트랜지스터를 포함하는 디스플레이 패널.
제 2 항에 있어서,
상기 정전류원 회로는,
제 1 구동 트랜지스터를 포함하고, 상기 정전류원 데이터 전압이 인가되면, 상기 인가된 정전류원 데이터 전압을 상기 제 1 구동 트랜지스터의 게이트 단자에 인가하고,
상기 PWM 회로는,
제 2 구동 트랜지스터 및 상기 내부 보상 회로를 포함하고, 상기 제 2 트랜지스터의 소스 단자로 상기 PWM 데이터 전압이 인가되면, 상기 내부 보상 회로를 통해 상기 제 2 구동 트랜지스터의 문턱 전압이 보상된 PWM 데이터 전압을 상기 제 2 구동 트랜지스터의 게이트 단자에 인가하는 디스플레이 패널.
제 3 항에 있어서,
상기 제 2 구동 트랜지스터의 드레인 단자는, 상기 제 1 구동 트랜지스터의 게이트 단자에 연결되고,
상기 PWM 회로는,
상기 문턱 전압이 보상된 PWM 데이터 전압 및 선형적으로 변화하는 스윕 전압에 기초하여 온/오프되는 상기 제 2 구동 트랜지스터의 동작을 통해 상기 제 1 구동 트랜지스터의 온/오프 동작을 제어하여 상기 구동 전류가 상기 무기 발광 소자를 흐르는 시간을 제어하는 디스플레이 패널.
제 3 항에 있어서,
상기 정전류원 데이터 전압은,
상기 디스플레이 패널에 포함된 모든 픽셀들에 일괄적으로 인가되고,
상기 PWM 데이터 전압은,
상기 매트릭스 형태로 배치된 픽셀들에 로우 라인 순으로 인가되는 디스플레이 패널.
제 3 항에 있어서,
상기 정전류원 데이터 전압은,
상기 제 1 구동 트랜지스터의 전기적 특성에 대한 기저장된 보상값이 반영된 값이고, 상기 매트릭스 형태로 배치된 픽셀들에 로우 라인 순으로 인가되며,
상기 PWM 데이터 전압은,
상기 매트릭스 형태로 배치된 픽셀들에 로우 라인 순으로 인가되는 디스플레이 패널.
제 6 항에 있어서,
상기 기저장된 보상값은,
영상 촬영 장치를 통해 촬영된 상기 디스플레이 패널에 표시된 테스트 영상에 기초하여 측정된 상기 디스플레이 패널의 픽셀 별 휘도 값에 기초하여 산출된 값인 디스플레이 패널.
제 2 항에 있어서,
상기 정전류원 회로는,
제 1 구동 트랜지스터 및 상기 내부 보상 회로를 포함하고, 상기 제 2 트랜지스터의 소스 단자로 상기 정전류원 데이터 전압이 인가되면, 상기 내부 보상 회로를 통해 상기 제 1 구동 트랜지스터의 문턱 전압이 보상된 정전류원 데이터 전압을 상기 제 1 구동 트랜지스터의 게이트 단자에 인가하고,
상기 PWM 회로는,
제 2 구동 트랜지스터를 포함하고, 상기 PWM 데이터 전압이 인가되면, 상기 인가된 PWM 데이터 전압을 상기 제 2 구동 트랜지스터의 게이트 단자에 인가하는 디스플레이 패널.
제 8 항에 있어서,
상기 제 2 구동 트랜지스터의 드레인 단자는, 상기 제 1 구동 트랜지스터의 게이트 단자에 연결되고,
상기 정전류원 회로는,
상기 제 1 구동 트랜지스터의 소스 단자에 인가된 구동 전압 및 상기 제 1 구동 트랜지스터의 게이트 단자에 인가된 상기 문턱 전압이 보상된 정전류원 데이터 전압의 차이 값에 대응되는 크기의 구동 전류를 상기 무기 발광 소자로 제공하고,
상기 PWM 회로는,
상기 PWM 데이터 전압 및 선형적으로 변화하는 스윕 전압에 기초하여 온/오프되는 상기 제 2 구동 트랜지스터의 동작을 통해 상기 제 1 구동 트랜지스터의 온/오프 동작을 제어하여 상기 구동 전류가 상기 무기 발광 소자를 흐르는 시간을 제어하는 디스플레이 패널.
제 9 항에 있어서,
상기 정전류원 데이터 전압은,
상기 디스플레이 패널에 포함된 모든 픽셀들에 일괄적으로 인가되고,
상기 PWM 데이터 전압은,
상기 매트릭스 형태로 배치된 픽셀들에 로우 라인 순으로 인가되는 디스플레이 패널.
제 8 항에 있어서,
상기 PWM 데이터 전압은,
상기 제 2 구동 트랜지스터의 전기적 특성에 대한 기저장된 보상값이 반영된 값인 디스플레이 패널.
제 11 항에 있어서,
상기 기저장된 보상값은,
영상 촬영 장치를 통해 촬영된 상기 디스플레이 패널에 표시된 테스트 영상에 기초하여 측정된 상기 디스플레이 패널의 픽셀 별 휘도 값에 기초하여 산출된 값인 디스플레이 패널.
제 1 항에 있어서,
상기 디스플레이 패널의 픽셀 집적도는, 100PPI(Pixel Per Inch) 이상인 디스플레이 패널.