TWI703547B - 畫素補償電路 - Google Patents

畫素補償電路 Download PDF

Info

Publication number
TWI703547B
TWI703547B TW108120445A TW108120445A TWI703547B TW I703547 B TWI703547 B TW I703547B TW 108120445 A TW108120445 A TW 108120445A TW 108120445 A TW108120445 A TW 108120445A TW I703547 B TWI703547 B TW I703547B
Authority
TW
Taiwan
Prior art keywords
transistor
terminal
port
coupled
control
Prior art date
Application number
TW108120445A
Other languages
English (en)
Other versions
TW202046277A (zh
Inventor
吳佳恩
李明賢
林逸承
邱韋嘉
林峻鋒
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW108120445A priority Critical patent/TWI703547B/zh
Priority to CN201911257808.7A priority patent/CN110910819B/zh
Application granted granted Critical
Publication of TWI703547B publication Critical patent/TWI703547B/zh
Publication of TW202046277A publication Critical patent/TW202046277A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本發明實施例提供一種畫素補償電路，包括控制電路、補償電路與發光二極體。當第二掃描信號與致能信號為高準位電壓，且第一掃描信號為低準位電壓時，則控制電路的輸供埠所提供的驅動電流與特定電壓差的平方成正比，並通過驅動電流以驅動發光二極體，其中特定電壓差為第一輸入信號與第二輸入信號的差值。

Description

畫素補償電路
本發明是有關於一種畫素補償電路，且特別是一種能夠預先補償電晶體臨界電壓變異數與接地電壓變異數所造成驅動電流差異之畫素補償電路。
隨著平面顯示器的普及，各種不同種類的平面顯示器陸續問世。無論是迷你發光二極體(Mini LED)、微發光二極體(Micro LED)或是有機發光二極體(OLED)都可作為顯示裝置的畫素，並且很適合應用於大尺寸、高解析度的面板。由於發光二極體是一種電流驅動的元件，所以發光二極體的亮度乃是根據驅動電流的大小所決定的。一般是使用薄膜電晶體(TFT)來作為調整驅動的電流大小，以控制發光二極體的亮度，而達到控制顯示器的亮度。然而，薄膜電晶體會因為製程上的不同或是長時間的操作而造成臨界電壓產生漂移的變異問題，如此便會導致顯示裝置亮度不均勻的現象。同理，接地電壓所產生漂移的變異問題，也會導致顯示裝置亮度不均勻的現象。因此，如何提供一種預先補償電晶體臨界電壓與接地電壓所產生漂移的變異問題，而有效地降低這些漂移的變異量，以避免顯示裝置亮度不均勻的現象，將是本案所要著重的問題與解決的重點。
有鑑於此，本發明實施例提供一種畫素補償電路，包括：控制電路、補償電路與發光二極體。控制電路具有第一連接埠、第一輸入埠、第一掃描埠、輸供埠、致能埠與至少共用埠，而第一輸入埠耦接至第一輸入信號，第一掃描埠耦接至第一掃描信號，致能埠耦接至致能信號，共用埠耦接至第二電壓源。再者，補償電路具有第二輸入埠、第二掃描埠與第二連接埠，第二輸入埠耦接至第二輸入信號，第二掃描埠耦接至第二掃描信號，第二連接埠耦接至控制電路的第一連接埠。另外，發光二極體具有第一端與第二端，發光二極體的第一端耦接至第一電壓源，發光二極體的第二端耦接至控制電路的輸供埠。此外，當第二掃描信號與致能信號為高準位電壓，且第一掃描信號為低準位電壓時，則控制電路的輸供埠所提供的驅動電流與特定電壓差的平方成正比，並通過驅動電流以驅動發光二極體，其中特定電壓差為第一輸入信號與第二輸入信號的差值。
本發明實施例所提供的畫素補償電路，通過補償電路來同時補償驅動發光二極體之電晶體臨界電壓與電源供應系統之接地電壓所產生漂移的變異問題，而大幅度地降低臨界電壓漂移與接地電壓漂移所產生的變異量，從而有效地減少驅動電流的差異量，以有效地避免顯示裝置亮度不均勻的現象。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式，作詳細說明如下。
1、2、3、4、5、6:畫素補償電路
110:控制電路
120、150:補償電路
130:發光二極體
140:重置電路
A、B:節點
C1:電容
CP:共用埠
EP:致能埠
EN:致能信號
I:驅動電流
IP1:第一輸入埠
IP2:第二輸入埠
IP3:第三輸入埠
LP1:第一連接埠
LP2:第二連接埠
RST:重置信號
RP:重置埠
SCAN1:第一掃描信號
SCAN2:第二掃描信號
SP1:第一掃描埠
SP2:第二掃描埠
TP:輸供埠
T1:第一電晶體
T2:第二電晶體
T3:第三電晶體
T4:第四電晶體
T5:第五電晶體
T6:第六電晶體
T7:第七電晶體
T8:第八電晶體
t11、t21、t31、t41、t51、t61、t71、t81、tc11:第一端
t12、t22、t32、t42、t52、t62、t72、t82、tc12:第二端
t13、t23、t33、t43、t53、t63、t73、t83:控制端
VDATA:第一輸入信號
VDD:第一電壓源
VREF:第二輸入信號
VSS:第二電壓源
圖1是依照本發明實施例所繪示之畫素補償電路的電路示意圖。
圖2A是依照本發明實施例所繪示之畫素補償電路第一運作階段的信號時序圖。
圖2B是依照本發明實施例所繪示之畫素補償電路第二運作階段的信號時序圖。
圖2C是依照本發明實施例所繪示之畫素補償電路第三運作階段的信號時序圖。
圖2D是依照本發明實施例所繪示之畫素補償電路第四運作階段的信號時序圖。
圖3A是無畫素補償電路之輸入資料信號與驅動電流關係的模擬結果示意圖。
圖3B是依照本發明實施例所繪示之輸入資料信號與驅動電流關係的模擬結果示意圖。
圖4A是無畫素補償電路之輸入資料信號與相對誤差率關係的臨界電壓模擬結果示意圖。
圖4B是依照本發明實施例所繪示之輸入資料信號與相對誤差率關係的臨界電壓模擬結果示意圖。
圖5A是無畫素補償電路之輸入資料信號與相對誤差率關係的接地電壓模擬結果示意圖。
圖5B是依照本發明實施例所繪示之輸入資料信號與相對誤差率關係的接地電壓模擬結果示意圖。
圖6是依照本發明另一實施例所繪示之畫素補償電路之兩輸入信號對調的電路示意圖。
圖7是依照本發明另一實施例所繪示之畫素補償電路之重置電路耦接於第二輸入信號的電路示意圖。
圖8是依照本發明另一實施例所繪示之畫素補償電路之重置電路耦接於第三輸入信號的電路示意圖。
圖9是依照本發明另一實施例所繪示之雙電晶體畫素補償電路的電路示意圖。
圖10是依照本發明另一實施例所繪示之雙電晶體畫素補償電路之兩輸入信號對調的電路示意圖。
本發明實施例所提供之畫素補償電路，其可應用於諸如顯示器、手機螢幕、電腦螢幕或其他使用到發光二極體作為顯示裝置的電子產品。本發明實施例可以根據電路的設計而有不同電路結構的畫素補償電路，初步可以分為兩大類，第一大類是使用四個電晶體搭配一個電容作為控制電路、一個電晶體作為補償電路以及一個電晶體作為重置電路。第一大類又可分為四種型式：第一種型式是重置電路之電晶體的第二端耦接於接地電壓端，並且第一輸入埠IP1接收第一輸入信號VDATA，第二輸入埠IP2接收第二輸入信號VREF；第二種型式是重置電路之電晶體的第二端耦接於接地電壓端，並 且第一輸入埠IP1接收第二輸入信號VREF，第二輸入埠IP2接收第一輸入信號VDATA；第三種型式是重置電路之電晶體的第二端耦接於第二輸入信號VREF；第四種型式是重置電路之電晶體的第二端是耦接於第三輸入信號VREF2。第二大類是使用四個電晶體搭配一個電容作為控制電路、兩個電晶體作為補償電路以及一個電晶體作為重置電路。第二大類又可分為兩種型式。第一種型式是第一輸入埠IP1接收第一輸入信號VDATA，第二輸入埠IP2接收第二輸入信號VREF；第二種型式是第一輸入埠IP1接收第二輸入信號VREF，第二輸入埠IP2接收第一輸入信號VDATA。
此外，需要注意的是，每一種型式又可細分為三小類，第一類是，每一列(row)的畫素共用一個補償電路。第二類是，每一行(column)的畫素共用一個補償電路。第三類是，每一個畫素具有自己的補償電路。舉例來說，若顯示裝置可顯示超高畫質(Full HD)的影像，亦即解析度為1920x1080，也就是可顯示2073600個畫素。對第一類而言，至少需要有1080個共用的補償電路。對第二類而言，至少需要有1920個共用的補償電路。同樣的，對第三類而言，至少需要有2073600個獨立的補償電路，也就是有2073600畫素補償電路。
首先要說明的是，第一大類第一種型式的畫素補償電路，亦即重置電路耦接於接地電壓端，並且第一輸入埠IP1接收第一輸入信號VDATA，第二輸入埠IP2接收第二輸入信號VREF。請參閱圖1，圖1是依照本發明實施例所繪示之畫素補償電路的電路示意圖，並請同時參閱圖2A至2D以便理解畫素補償電路的運作流程。圖2A是依照本發明實施例所繪示之畫素補償電路第一運作階段的信號時序圖。圖2B是依照本發明實施例所繪示之畫素補償 電路第二運作階段的信號時序圖。圖2C是依照本發明實施例所繪示之畫素補償電路第三運作階段的信號時序圖。圖2D是依照本發明實施例所繪示之畫素補償電路第四運作階段的信號時序圖。
接著要說明的是，畫素補償電路的內部電路結構。畫素補償電路1包括控制電路110、補償電路120與發光二極體130。發光二極體130可以是迷你發光二極體(Mini LED)、微發光二極體(Micro LED)或者是有機發光二極體(OLED)。控制電路110具有第一連接埠LP1、第一輸入埠IP1、第一掃描埠SP1、輸供埠TP、致能埠EP與共用埠CP。第一輸入埠IP1耦接至第一輸入信號VDATA，第一輸入埠IP1可以是接收第一輸入信號VDATA所傳送的資料例如影像資料。第一掃描埠SP1耦接至第一掃描信號SCAN1，第一掃描信號SCAN1可以決定控制電路110之啟閉狀態。輸供埠TP可以提供驅動電流I以驅動發光二極體130發光。致能埠EP耦接至致能信號EN，致能信號EN可以決定發光二極體130的發光狀態。共用埠CP耦接至第二電壓源VSS，第二電壓源VSS可以作為畫素補償電路1的接地電壓端。
補償電路120具有第二輸入埠IP2、第二掃描埠SP2與第二連接埠LP2，第二輸入埠IP2耦接至第二輸入信號VREF，VREF可提供穩定的負電壓(例如-6V)。第二掃描埠SP2耦接至第二掃描信號SCAN2，第二連接埠LP2耦接至控制電路110的第一連接埠LP1。發光二極體130具有第一端與第二端，發光二極體130的第一端耦接至第一電壓源VDD例如是5V，發光二極體130的第二端耦接至控制電路110的輸供埠TP。需要注意的是，補償電路120可以是顯示裝置(未繪示)中的同一列畫素共用一個補償電路120，或者是顯示裝置 中的同一行畫素共用一個補償電路120，又或者是每一個畫素都有自己的補償電路120。
緊接著要說明的是，控制電路110與補償電路120的內部等效電路。控制電路110包括第一電晶體T1、第二電晶體T2、第三電晶體T3、第四電晶體T4與電容C1。電晶體T1至T4例如可以是具有汲極、源極與閘極的薄膜電晶體(thin-film transistor)。第一電晶體T1具有控制端t13、第一端t11與第二端t12，第二電晶體T2具有控制端t23、第一端t21與第二端t22，第三電晶體T3具有控制端t33、第一端t31與第二端t32，第四電晶體T4具有控制端t43、第一端t41與第二端t42，電容C1具有第一端tc11與第二端tc12，第一電晶體T1的控制端t13耦接至第二電晶體T2的第二端t22與電容C1的第二端tc12，第一電晶體T1的第一端t11為輸供埠TP，第二電晶體T2的控制端t23耦接至第三電晶體T3的控制端t33且形成第一掃描埠SP1，第二電晶體T2的第一端t21為第一輸入埠IP1，第三電晶體T3的第一端t31為第一連接埠LP1，第四電晶體T4的控制端t43為致能埠EP，第四電晶體T4的第一端t41耦接至第三電晶體T3的第二端t32與電容C1的第一端tc11，第四電晶體T4的第二端t42耦接至第一電晶體T1的第二端t12且形成共用埠CP。
此外，補償電路120包括第五電晶體T5，例如是具有汲極、源極與閘極的薄膜電晶體，亦即第五電晶體T5具有控制端t53、第一端t51與第二端t52，第五電晶體T5的控制端t53為第二輸入埠IP2，第五電晶體T5的第一端t51為第二掃描埠SP2，第五電晶體T5的第二端t52為第二連接埠LP2。
然後要說明的是，畫素補償電路1的運作狀態。畫素補償電路1可以分為四個階段。頭三個階段是用於驅動發光二極體130與執行畫素補償，最 後一個階段是用於停止驅動發光二極體130。如圖2A所示，在第一個階段中。只有第一掃描信號SCAN1為高準位電壓(VGH)例如是8.5V，所以只有第二電晶體T2、第三電晶體T3與第五電晶體T5皆為導通狀態。此時節點A的電壓(即電容C1的第二端tc12)被充電至與第一輸入信號VDATA相同的電壓準位，並且節點B(即電容C1的第一端tc11)被放電至與第二掃描信號SCAN2相同的電壓準位(亦即VGL，例如是-8V)。如圖2B所示，在第二個階段中。第一掃描信號SCAN1與第二掃描信號SCAN2為高準位電壓(VGH)，而致能信號EN為低準位電壓(VGL)。此時電容C1的電壓(亦即電容C1兩端的電位差)為第一輸入信號SCAN1與第二輸入信號SCAN2之間的差值加上第五電晶體T5的臨界電壓，亦即VC1=VDATA-VREF+Vth5。如圖2C所示，在第三個階段中。只有第二掃描信號SCAN2與致能信號EN為高準位電壓(VGH)，所以只有第四電晶體T4與第一電晶體T1為導通狀態。此時節點B被充電至與第二電壓源VSS相同的電壓準位；節點A的電壓為VDATA-VREF+Vth5+VSS，並且第一電晶體T1進入夾止飽和區。一般而言，在夾止飽和區的輸出電流具有定電流特性，亦即I=k(VGS-Vth)2，因此第一電晶體T1的驅動電流I=k(VGS1-Vth1)2，其中k為與第一電晶體T1有關的物理結構參數值，VGS1為第一電晶體T1的控制端t13與第二端t12之間的電壓差，Vth1為第一電晶體T1的臨界電壓值。更進一步地說，此時，驅動電流I=k(VGS1-Vth1)2=k[(VDATA-VREF+Vth5+VSS)-VSS-Vth1)]2=k(VDATA-VREF)2。換句話說，畫素補償電路1驅動發光二極體130的運作狀態是，當第二掃描信號SCAN2與致能信號EN為高準位電壓(VGH)，且第一掃描信號SCAN1為低準位電壓(VGL)時，此時控制電路110的輸供埠TP所提供的驅動電流I與特定電壓 差的平方成正比，並且控制電路110可通過驅動電流I以驅動發光二極體130發光。這裏的特定電壓差為第一輸入信號VDATA與第二輸入信號VREF之間的差值，並且驅動電流I=k(VDATA-VREF)2。
此外，畫素補償電路1還包括重置電路140，用以決定關閉第一電晶體T1以停止驅動發光二極體130。重置電路140包括第八電晶體T8，電晶體T8例如是具有汲極、源極與閘極的薄膜電晶體。第八電晶體T8具有控制端t83、第一端t81與第二端t82，第八電晶體T8的控制端t83為重置埠RP，並且耦接至重置信號RST，第八電晶體T8的第一端t81耦接至電容C1的第二端tc12，第八電晶體T8的第二端t82耦接至共用埠CP，並且耦接至第二電壓源VSS。如圖2D所示，在第四個階段中。畫素補償電路1停止驅動發光二極體130的運作狀態是，當重置信號RST為高準位電壓(VGH)，且第一掃描信號SCAN1、第二掃描信號SCAN2與致能信號EN皆為低準位電壓(VGL)時，則關閉第一電晶體T1以停止驅動發光二極體130。
然後要說明的是，對於驅動發光二極體之電晶體的臨界電壓Vth所產生的變異量與第二電壓源VSS(亦即接地電壓)所產生的變異量，分別在使用畫素補償電路與未使用畫素補償電路的模擬結果。請同時參閱圖3至圖5以便理解使用畫素補償電路所呈現的補償效果。圖3A是無畫素補償電路之輸入資料信號與驅動電流關係的模擬結果示意圖。圖3B是依照本發明實施例所繪示之輸入資料信號與驅動電流關係的模擬結果示意圖。圖4A是無畫素補償電路之輸入資料信號與相對誤差率關係的臨界電壓模擬結果示意圖。圖4B是依照本發明實施例所繪示之輸入資料信號與相對誤差率關係的臨界電壓模擬結果示意圖。圖5A是無畫素補償電路之輸入資料信號與相對 誤差率關係的接地電壓模擬結果示意圖。圖5B是依照本發明實施例所繪示之輸入資料信號與相對誤差率關係的接地電壓模擬結果示意圖。
由模擬結果的示意圖可知，當驅動發光二極體之電晶體的臨界電壓Vth發生漂移時，使用本發明實施例的畫素補償電路可有效地降低電晶體汲極電流ID(亦即驅動電流I)的變異量，從原本的110μA(無畫素補償電路)大幅度地減少至20μA(有畫素補償電路)；相對誤差率也從原本的45%至100%(無畫素補償電路)大幅度地減少至10%至50%(有畫素補償電路)，並且大部分是低於20%。換句話說，使用畫素補償電路可有效地抑制臨界電壓Vth的變異，從而有效地改善顯示裝置亮度不均勻的現象。此外，使用畫素補償電路可有效地降低接地電壓(VSS)的變異量。相對誤差率從原本的30%至100%(無畫素補償電路)大幅度地減少至5%至20%(有畫素補償電路)，並且大部分是低於10%。換句話說，使用畫素補償電路可有效地抑制接地電壓(VSS)的變異，從而有效地改善顯示裝置亮度不均勻的現象。
接下來要說明的是，第一大類第二種型式的畫素補償電路，亦即重置電路耦接於接地電壓端，並且第一輸入埠IP1接收第二輸入信號VREF，第二輸入埠IP2接收第一輸入信號VDATA。請參閱圖6，圖6是依照本發明另一實施例所繪示之畫素補償電路之兩輸入信號對調的電路示意圖，並請同時參閱圖2A至2D以便理解畫素補償電路的運作流程。需要說明的是，由於畫素補償電路的內部電路結構、內部等效電路與運作狀態，已於前述實施例所詳加敘述，在此不再贅述，僅作重點概述。
畫素補償電路2包括控制電路110、補償電路120與發光二極體130。控制電路110的第一輸入埠IP1耦接至第二輸入信號VREF，用以接收VREF 所提供穩定的負電壓(例如-6V)或者是穩定的低電壓。補償電路120的第二輸入埠IP2是耦接至第一輸入信號VDATA，用以接收第一輸入信號VDATA所傳送的資料例如影像資料。需要注意的是，畫素補償電路2驅動發光二極體130的運作狀態是，當第二掃描信號SCAN2與致能信號EN為高準位電壓(VGH)，且第一掃描信號SCAN1為低準位電壓(VGL)時，此時控制電路110的輸供埠TP所提供的驅動電流I與特定電壓差的平方成正比，並且控制電路110可通過驅動電流I以驅動發光二極體130發光。這裏的特定電壓差為第二輸入信號VREF之間與第一輸入信號VDATA之間的差值，並且驅動電流I=k(VREF-VDATA)2。
接下來要說明的是，第一大類第三種型式的畫素補償電路，亦即重置電路之電晶體的第二端耦接於第二輸入信號VREF。請參閱圖7，圖7是依照本發明另一實施例所繪示之畫素補償電路之重置電路耦接於第二輸入信號的電路示意圖，並請同時參閱圖2A至2D以便理解畫素補償電路的運作流程。需要說明的是，由於畫素補償電路的內部電路結構、內部等效電路與運作狀態，已於前述實施例所詳加敘述，在此不再贅述，僅作重點概述。
畫素補償電路3包括控制電路110、補償電路120與發光二極體130。需要注意的是，畫素補償電路3驅動發光二極體130的運作狀態是，當第二掃描信號SCAN2與致能信號EN為高準位電壓(VGH)，且第一掃描信號SCAN1為低準位電壓(VGL)時，此時控制電路110的輸供埠TP所提供的驅動電流I與特定電壓差的平方成正比，並且控制電路110可通過驅動電流I以驅動發光二極體130發光。這裏的特定電壓差為第一輸入信號VDATA與第二輸入信號VREF之間的差值，並且驅動電流I=k(VDATA-VREF)2。
此外，畫素補償電路3還包括重置電路140。重置電路140包括第八電晶體T8，第八電晶體T8具有控制端t83、第一端t81與第二端t82，第八電晶體T8的控制端t83為重置埠RP並耦接至重置信號RST，第八電晶體T8的第一端t81耦接至電容C1的第二端tc12，第八電晶體T8的第二端t82為第三輸入埠IP3並耦接至第二輸入信號VREF，第二輸入信號VREF可提供穩定的負電壓(例如-6V)，用以控制第一電晶體T1進入截止區(亦即關閉第一電晶體T1)以確保沒有汲極電流ID(亦即驅動電流I)輸出。需要注意的是，畫素補償電路3停止驅動發光二極體130的運作狀態是，當重置信號RST為高準位電壓(VGH)，且第一掃描信號SCAN1、第二掃描信號SCAN2與致能信號EN皆為低準位電壓(VGL)時，則關閉第一電晶體T1以停止驅動發光二極體130。
接下來要說明的是，第一大類第四種型式的畫素補償電路，亦即重置電路之電晶體的第二端耦接於第三輸入信號VREF2。請參閱圖8，圖8是依照本發明另一實施例所繪示之畫素補償電路之重置電路耦接於第三輸入信號的電路示意圖，並請同時參閱圖2A至2D以便理解畫素補償電路的運作流程。需要說明的是，由於畫素補償電路的內部電路結構、內部等效電路與運作狀態，已於前述實施例所詳加敘述，在此不再贅述，僅作重點概述。
畫素補償電路4包括控制電路110、補償電路120與發光二極體130。需要注意的是，畫素補償電路4驅動發光二極體130的運作狀態是，當第二掃描信號SCAN2與致能信號EN為高準位電壓(VGH)，且第一掃描信號SCAN1為低準位電壓(VGL)時，此時控制電路110的輸供埠TP所提供的驅動電流I與特定電壓差的平方成正比，並且控制電路110可通過驅動電流I以驅動發光二 極體130發光。這裏的特定電壓差為第一輸入信號VDATA與第二輸入信號VREF之間的差值，並且驅動電流I=k(VDATA-VREF)2。
此外，畫素補償電路4還包括重置電路140。重置電路140包括第八電晶體T8，更包括重置電路140，重置電路140包括第八電晶體T8，第八電晶體T8具有控制端t83、第一端t81與第二端t82，第八電晶體T8的控制端t83為重置埠RP並耦接至重置信號RST，第八電晶體T8的第一端t81耦接至電容C1的第二端tc12，第八電晶體T8的第二端t82為第三輸入埠IP3並耦接至第三輸入信號VREF2，第三輸入信號VREF2可提供穩定的負電壓(例如-6V)，用以控制第一電晶體T1進入截止區(亦即關閉第一電晶體T1)以確保沒有汲極電流ID(亦即驅動電流I)輸出。需要注意的是，畫素補償電路4停止驅動發光二極體130的運作狀態是，當重置信號RST為高準位電壓(VGH)，且第一掃描信號SCAN1、第二掃描信號SCAN2與致能信號EN皆為低準位電壓(VGL)時，則關閉第一電晶體T1以停止驅動發光二極體130。
接下來要說明的是，第二大類第一種型式的畫素補償電路。主要是使用四個電晶體搭配一個電容作為控制電路、兩個電晶體作為補償電路以及一個電晶體作為重置電路，並且第一輸入埠IP1接收第一輸入信號VDATA，第二輸入埠IP2接收第二輸入信號VREF。請參閱圖9，圖9是依照本發明另一實施例所繪示之雙電晶體畫素補償電路的電路示意圖，並請同時參閱圖2A至2D以便理解畫素補償電路的運作流程。需要說明的是，由於畫素補償電路的內部電路結構、內部等效電路與運作狀態，已於前述實施例所詳加敘述，在此不再贅述，僅作重點概述。
畫素補償電路5包括控制電路110、補償電路150與發光二極體130。接著要說明的是，控制電路110與補償電路150的內部等效電路。控制電路110包括第一電晶體T1、第二電晶體T2、第三電晶體T3、第四電晶體T4與電容C1。電晶體T1至T4例如可以是具有汲極、源極與閘極的薄膜電晶體。第一電晶體T1具有控制端t13、第一端t11與第二端t12，第二電晶體T2具有控制端t23、第一端t21與第二端t22，第三電晶體T3具有控制端t33、第一端t31與第二端t32，第四電晶體T4具有控制端t43、第一端t41與第二端t42，電容C1具有第一端tc11與第二端tc12，第一電晶體T1的控制端t13耦接至第二電晶體T2的第二端t22與電容C1的第二端tc12，第一電晶體T1的第一端t11為輸供埠TP，第二電晶體T2的控制端t23耦接至第三電晶體T3的控制端t33且形成第一掃描埠SP1，第二電晶體T2的第一端t21為第一連接埠LP1，第三電晶體T3的第一端t31為第一輸入埠IP1。需要注意的是，控制電路110的第一輸入埠IP1是耦接至第一輸入信號VDATA。第一輸入埠IP1可以是接收第一輸入信號VDATA所傳送的資料例如影像資料。第四電晶體T4的控制端t43為致能埠EP，第四電晶體T4的第一端t41耦接至第三電晶體T3的第二端t32與電容C1的第一端tc11，第四電晶體T4的第二端t42耦接至第一電晶體T1的第二端t12且形成共用埠CP。
緊接著要說明的是，補償電路150包括第六電晶體T6與第七電晶體T7，例如是具有汲極、源極與閘極的薄膜電晶體元件。第六電晶體T6具有控制端t63、第一端t61與第二端t62，第七電晶體T7具有控制端t73、第一端t71與第二端t72。第六電晶體T6可以是接成二極體形式的電晶體(diode-connected transistor)，亦即第六電晶體T6的控制端t63耦接至第六電晶 體T6的第二端t62與第七電晶體T7的第二端t72且形成第二連接埠LP2。需要注意的是，補償電路150的第二連接埠LP2是耦接至控制電路110的第一連接埠LP1。第六電晶體T6的第一端t61為第二輸入埠IP2。需要注意的是，補償電路150的第二輸入埠IP2是耦接至第二輸入信號VREF。同理，第七電晶體T7可以接成二極體形式的電晶體，亦即第七電晶體T7的控制端t73耦接至第七電晶體T7的第一端t71且形成第二掃描埠SP2，並且用以接收第二掃描信號SCAN2。
需要注意的是，畫素補償電路5驅動發光二極體130的運作狀態是，當第二掃描信號SCAN2與致能信號EN為高準位電壓(VGH)，且第一掃描信號SCAN1為低準位電壓(VGL)時，此時控制電路110的輸供埠TP所提供的驅動電流I與特定電壓差的平方成正比，並且控制電路110可通過驅動電流I以驅動發光二極體130發光。這裏的特定電壓差為第二輸入信號VREF之間與第一輸入信號VDATA之間的差值，並且驅動電流I=k(VREF-VDATA)2。
此外，畫素補償電路5還包括重置電路140，用以決定關閉第一電晶體T1以停止驅動發光二極體130。需要說明的是，由於如何關閉第一電晶體T1以停止驅動發光二極體130的運作狀態，已於前述實施例所詳加敘述，在此不再贅述。
接下來要說明的是，第二大類第二種型式的畫素補償電路。主要是使用四個電晶體搭配一個電容作為控制電路、兩個電晶體作為補償電路以及一個電晶體作為重置電路，並且第一輸入埠IP1接收第二輸入信號VREF，第二輸入埠IP2接收第一輸入信號VDATA。請參閱圖10，圖10是依照本發明另一實施例所繪示之雙電晶體畫素補償電路之兩輸入信號對調的電路示意 圖，並請同時參閱圖2A至2D以便理解畫素補償電路的運作流程。需要說明的是，由於畫素補償電路的內部電路結構、內部等效電路與運作狀態，已於前述實施例所詳加敘述，在此不再贅述，僅作重點概述。
畫素補償電路6包括控制電路110、補償電路150與發光二極體130。控制電路110包括第一電晶體T1、第二電晶體T2、第三電晶體T3、第四電晶體T4與電容C1，第三電晶體T3具有控制端t33、第一端t31與第二端t32，第三電晶體T3的第一端t31為第一輸入埠IP1，需要注意的是，控制電路110的第一輸入埠IP1是耦接至第二輸入信號VREF。第一輸入埠IP1可以是接收VREF所提供穩定的負電壓(例如-6V)。另外，補償電路150包括第六電晶體T6與第七電晶體T7，例如是具有汲極、源極與閘極的薄膜電晶體元件。第六電晶體T6具有控制端t63、第一端t61與第二端t62，第七電晶體T7具有控制端t73、第一端t71與第二端t72。第六電晶體T6可以是接成二極體形式的電晶體，亦即第六電晶體T6的控制端t63耦接至第六電晶體T6的第二端t62與第七電晶體T7的第二端t72且形成第二連接埠LP2。需要注意的是，補償電路150的第二連接埠LP2是耦接至控制電路110的第一連接埠LP1。第六電晶體T6的第一端t61為第二輸入埠IP2。需要注意的是，補償電路150的第二輸入埠IP2是耦接至第一輸入信號VDATA。同理，第七電晶體T7可以接成二極體形式的電晶體，亦即第七電晶體T7的控制端t73耦接至第七電晶體T7的第一端t71且形成第二掃描埠SP2，並且用以接收第二掃描信號SCAN2。此外，畫素補償電路6還包括重置電路140，用以決定關閉第一電晶體T1以停止驅動發光二極體130。
需要注意的是，畫素補償電路6驅動發光二極體130的運作狀態是，當第二掃描信號SCAN2與致能信號EN為高準位電壓(VGH)，且第一掃描信號SCAN1為低準位電壓(VGL)時，此時控制電路110的輸供埠TP所提供的驅動電流I與特定電壓差的平方成正比，並且控制電路110可通過驅動電流I以驅動發光二極體130發光。這裏的特定電壓差為第一輸入信號VDATA與第二輸入信號VREF之間的差值，而此處的驅動電流I=k(VDATA-VREF)2。
綜上所述，本發明實施例所提供的畫素補償電路，通過補償電路可以同時補償驅動發光二極體之電晶體臨界電壓與電源供應系統之接地電壓所產生漂移的變異問題，而大幅度地降低臨界電壓漂移與接地電壓漂移所產生的變異量，從而有效地減少驅動電流的差異量，以有效地避免顯示裝置亮度不均勻的現象。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1:畫素補償電路
110:控制電路
120:補償電路
130:發光二極體
140:重置電路
A、B:節點
C1:電容
CP:共用埠
EP:致能埠
EN:致能信號
I:驅動電流
IP1:第一輸入埠
IP2:第二輸入埠
LP1:第一連接埠
LP2:第二連接埠
RST:重置信號
RP:重置埠
SCAN1:第一掃描信號
SCAN2:第二掃描信號
SP1:第一掃描埠
SP2:第二掃描埠
TP:輸供埠
T1:第一電晶體
T2:第二電晶體
T3:第三電晶體
T4:第四電晶體
T5:第五電晶體
T8:第八電晶體
t11、t21、t31、t41、t51、t81、tc11:第一端
t12、t22、t32、t42、t52、t82、tc12:第二端
t13、t23、t33、t43、t53、t83:控制端
VDATA:第一輸入信號
VDD:第一電壓源
VREF:第二輸入信號
VSS:第二電壓源

Claims (10)

  1. 一種畫素補償電路，包括： 一控制電路，具有一第一連接埠、一第一輸入埠、一第一掃描埠、一輸供埠、一致能埠與一共用埠，該第一輸入埠耦接至一第一輸入信號，該第一掃描埠耦接至一第一掃描信號，該致能埠耦接至一致能信號，該共用埠耦接至一第二電壓源； 一補償電路，具有一第二輸入埠、一第二掃描埠與一第二連接埠，該第二輸入埠耦接至一第二輸入信號，該第二掃描埠耦接至一第二掃描信號，該第二連接埠耦接至該控制電路的該第一連接埠；以及 一發光二極體，具有一第一端與一第二端，該發光二極體的該第一端耦接至一第一電壓源，該發光二極體的該第二端耦接至該控制電路的該輸供埠； 其中，當該第二掃描信號與該致能信號為高準位電壓，且該第一掃描信號為低準位電壓時，則該控制電路的該輸供埠所提供的一驅動電流與一特定電壓差的平方成正比，並通過該驅動電流以驅動該發光二極體，該特定電壓差為該第一輸入信號與該第二輸入信號的差值。
  2. 如申請專利範圍第1項所述之畫素補償電路，其中該控制電路包括一第一電晶體、一第二電晶體、一第三電晶體、一第四電晶體與一電容，該第一電晶體具有一控制端、一第一端與一第二端，該第二電晶體具有一控制端、一第一端與一第二端，第三電晶體具有一控制端、一第一端與一第二端，第四電晶體具有一控制端、一第一端與一第二端，該電容具有一第一端與一第二端，該第一電晶體的該控制端耦接至該第二電晶體的該第二端與該電容的該第二端，該第一電晶體的該第一端為該輸供埠，該第二電晶體的該控制端耦接至該第三電晶體的該控制端且形成該第一掃描埠，該第二電晶體的該第一端為該第一輸入埠，該第三電晶體的該第一端為該第一連接埠，該第四電晶體的該控制端為該致能埠，該第四電晶體的該第一端耦接至該第三電晶體的該第二端與該電容的該第一端，該第四電晶體的該第二端耦接至該第一電晶體的該第二端且形成該共用埠。
  3. 如申請專利範圍第2項所述之畫素補償電路，其中該補償電路包括一第五電晶體，該第五電晶體具有一控制端、一第一端與一第二端，該第五電晶體的該控制端為該第二輸入埠，該第五電晶體的該第一端為該第二掃描埠，該第五電晶體的該第二端為該第二連接埠。
  4. 如申請專利範圍第3項所述之畫素補償電路，其中當該第一掃描信號與該第二掃描信號為高準位電壓，且該致能信號為低準位電壓時，則該電容的電壓為該第一輸入信號與該第二輸入信號的差值加上該第五電晶體的臨界電壓。
  5. 如申請專利範圍第3項所述之畫素補償電路，更包括一重置電路，該重置電路包括一第八電晶體，第八電晶體具有一控制端、一第一端與一第二端，該第八電晶體的該控制端為一重置埠並耦接至一重置信號，該第八電晶體的該第一端耦接至該電容的該第二端，該第八電晶體的該第二端耦接至該共用埠，其中當該重置信號為高準位電壓，且該第一掃描信號、該第二掃描信號與該致能信號皆為低準位電壓時，則關閉該第一電晶體以停止驅動該發光二極體。
  6. 如申請專利範圍第3項所述之畫素補償電路，更包括一重置電路，該重置電路包括一第八電晶體，第八電晶體具有一控制端、一第一端與一第二端，該第八電晶體的該控制端為一重置埠並耦接至一重置信號，該第八電晶體的該第一端耦接至該電容的該第二端，該第八電晶體的該第二端為一第三輸入埠並耦接至該第二輸入信號，其中當該重置信號為高準位電壓，且該第一掃描信號、該第二掃描信號與該致能信號皆為低準位電壓時，則關閉該第一電晶體以停止驅動該發光二極體。
  7. 如申請專利範圍第3項所述之畫素補償電路，更包括一重置電路，該重置電路包括一第八電晶體，第八電晶體具有一控制端、一第一端與一第二端，該第八電晶體的該控制端為一重置埠並耦接至一重置信號，該第八電晶體的該第一端耦接至該電容的該第二端，該第八電晶體的該第二端為一第三輸入埠並耦接至一第三輸入信號，其中當該重置信號為高準位電壓，且該第一掃描信號、該第二掃描信號與該致能信號皆為低準位電壓時，則關閉該第一電晶體以停止驅動該發光二極體。
  8. 如申請專利範圍第1項所述之畫素補償電路，其中該控制電路包括一第一電晶體、一第二電晶體、一第三電晶體、一第四電晶體與一電容，該第一電晶體具有一控制端、一第一端與一第二端，該第二電晶體具有一控制端、一第一端與一第二端，第三電晶體具有一控制端、一第一端與一第二端，第四電晶體具有一控制端、一第一端與一第二端，該電容具有一第一端與一第二端，該第一電晶體的該控制端耦接至該第二電晶體的該第二端與該電容的該第二端，該第一電晶體的該第一端為該輸供埠，該第二電晶體的該控制端耦接至該第三電晶體的該控制端形成該第一掃描埠，該第二電晶體的該第一端為該第一連接埠，該第三電晶體的該第一端為該第一輸入埠，該第四電晶體的該控制端為該致能埠，該第四電晶體的該第一端耦接至該第三電晶體的該第二端與該電容的該第一端，該第四電晶體的該第二端耦接至該第一電晶體的該第二端且形成該共用埠。
  9. 如申請專利範圍第8項所述之畫素補償電路，其中該補償電路包括一第六電晶體與一第七電晶體，該第六電晶體具有一控制端、一第一端與一第二端，該第七電晶體具有一控制端、一第一端與一第二端，該第六電晶體的該控制端耦接至該第六電晶體的該第二端與該第七電晶體的該第二端且形成該第二連接埠，該第六電晶體的該第一端為該第二輸入埠，該第七電晶體的該控制端耦接至該第七電晶體的該第一端且形成該第二掃描埠。
  10. 如申請專利範圍第9項所述之畫素補償電路，更包括一重置電路，該重置電路包括一第八電晶體，第八電晶體具有一控制端、一第一端與一第二端，該第八電晶體的該控制端為一重置埠並耦接至一重置信號，該第八電晶體的該第一端耦接至該電容的該第二端，該第八電晶體的該第二端耦接至該共用埠，其中當該重置信號為高準位電壓，且該第一掃描信號、該第二掃描信號與該致能信號皆為低準位電壓時，則關閉該第一電晶體以停止驅動該發光二極體。
TW108120445A 2019-06-13 2019-06-13 畫素補償電路 TWI703547B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108120445A TWI703547B (zh) 2019-06-13 2019-06-13 畫素補償電路
CN201911257808.7A CN110910819B (zh) 2019-06-13 2019-12-10 像素补偿电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108120445A TWI703547B (zh) 2019-06-13 2019-06-13 畫素補償電路

Publications (2)

Publication Number Publication Date
TWI703547B true TWI703547B (zh) 2020-09-01
TW202046277A TW202046277A (zh) 2020-12-16

Family

ID=69824194

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108120445A TWI703547B (zh) 2019-06-13 2019-06-13 畫素補償電路

Country Status (2)

Country Link
CN (1) CN110910819B (zh)
TW (1) TWI703547B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111277774B (zh) * 2020-05-06 2020-10-16 深圳市汇顶科技股份有限公司 像素、图像传感器及电子装置
CN111489696A (zh) * 2020-06-12 2020-08-04 中国科学院微电子研究所 可应用于同时发光的像素电路及其驱动方法、显示装置
CN112669714B (zh) * 2020-12-22 2022-09-20 业成科技（成都）有限公司 发光二极体显示器及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107204173A (zh) * 2017-06-08 2017-09-26 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示面板
CN107437399A (zh) * 2017-07-25 2017-12-05 武汉华星光电半导体显示技术有限公司 一种像素补偿电路
CN108492770A (zh) * 2018-03-27 2018-09-04 京东方科技集团股份有限公司 一种像素补偿电路、其驱动方法及显示面板、显示装置
US20190114960A1 (en) * 2017-10-18 2019-04-18 Boe Technology Group Co., Ltd. Pixel compensation circuit and driving method thereof, and display device
US20190164500A1 (en) * 2017-11-29 2019-05-30 Boe Technology Group Co., Ltd. Oled pixel circuit and method for driving the same, display apparatus

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4484451B2 (ja) * 2003-05-16 2010-06-16 奇美電子股▲ふん▼有限公司 画像表示装置
TWI419105B (zh) * 2005-12-20 2013-12-11 Thomson Licensing 顯示面板之驅動方法
KR101361981B1 (ko) * 2008-02-19 2014-02-21 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 그 구동방법
TWI433111B (zh) * 2010-12-22 2014-04-01 Univ Nat Taiwan Science Tech 有機發光二極體的畫素單元及具有其之顯示面板
KR101678276B1 (ko) * 2014-10-01 2016-11-22 엘지디스플레이 주식회사 유기발광 표시장치
CN107731156B (zh) * 2016-08-12 2020-02-21 京东方科技集团股份有限公司 补偿像素电路、显示面板、显示设备、补偿及驱动方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107204173A (zh) * 2017-06-08 2017-09-26 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示面板
CN107437399A (zh) * 2017-07-25 2017-12-05 武汉华星光电半导体显示技术有限公司 一种像素补偿电路
US20190114960A1 (en) * 2017-10-18 2019-04-18 Boe Technology Group Co., Ltd. Pixel compensation circuit and driving method thereof, and display device
US20190164500A1 (en) * 2017-11-29 2019-05-30 Boe Technology Group Co., Ltd. Oled pixel circuit and method for driving the same, display apparatus
CN108492770A (zh) * 2018-03-27 2018-09-04 京东方科技集团股份有限公司 一种像素补偿电路、其驱动方法及显示面板、显示装置

Also Published As

Publication number Publication date
TW202046277A (zh) 2020-12-16
CN110910819A (zh) 2020-03-24
CN110910819B (zh) 2021-01-05

Similar Documents

Publication Publication Date Title
KR102616033B1 (ko) 픽셀 회로, 픽셀 회로의 구동 방법 및 표시 장치
US10242620B2 (en) Pixel circuit, method for driving the same, display panel, and display device
US10657894B2 (en) Pixel circuit, method for driving the same, display panel, and display device
US10902781B2 (en) Pixel circuit, driving method, organic light emitting display panel, and display device
TWI596592B (zh) 像素補償電路
TWI639149B (zh) 畫素電路
US10249238B2 (en) Pixel driving circuit, array substrate, display panel and display apparatus having the same, and driving method thereof
US10629127B2 (en) Driving method of display device and display device
WO2021043102A1 (zh) 驱动电路及其驱动方法、显示装置
US9672770B2 (en) Pixel circuit and driving method thereof, display device
JP7025213B2 (ja) 電子回路及び駆動方法、表示パネル、並びに表示装置
US9262966B2 (en) Pixel circuit, display panel and display apparatus
CN104318898B (zh) 像素电路、驱动方法和显示装置
WO2017045357A1 (zh) 像素电路及其驱动方法、显示基板及显示装置
WO2021018034A1 (zh) 像素驱动电路、显示装置及像素驱动电路的控制方法
TWI703547B (zh) 畫素補償電路
US11341912B2 (en) Pixel circuit and method for driving the same, display panel and display device
US20150145849A1 (en) Display With Threshold Voltage Compensation Circuitry
WO2018014645A1 (zh) 像素电路、其驱动方法及显示面板
CN106971691A (zh) 一种像素电路、驱动方法及显示装置
TW202025126A (zh) 像素補償電路
CN109935207B (zh) 像素驱动电路、像素电路和显示装置及其驱动方法
WO2019001067A1 (zh) 一种像素电路、其驱动方法及显示面板
CN106782331A (zh) 一种像素电路、其驱动方法、显示面板及显示装置
US20210201794A1 (en) Pixel driving circuit and driving method