CN111277774B - 像素、图像传感器及电子装置 - Google Patents

Abstract

本申请公开了一种像素(P11)，包括第一光学传感器(PD1)以及像素电路(200)。所述第一光学传感器用以感测光信号(SL)产生感测信号(SS)。第一光学传感器具有第一阴极与第一阳极。第一阳极耦接至第一电压源(V1)。所述像素电路设置于非外延衬底。像素电路包括浮置扩散区(FD)、重置电路(202)以及补偿电路(204)。浮置扩散区耦接第一光学传感器的第一阴极。重置电路用以依据至少一控制信号在重置阶段下重置感测信号。重置电路耦接于第二电压源(V2)、第三电压源(V3)与浮置扩散区之间。补偿电路用以依据感测信号，在感测阶段下，降低从重置电路流至第一光学传感器的电流。第一光学传感器(PD1)设置于像素电路(200)之上。

Description

像素、图像传感器及电子装置

技术领域

本申请涉及像素，尤其涉及一种包括设置于非外延衬底的像素电路的像素及相关图像传感器及电子装置。

背景技术

在不加增像素的面积的情况下，增加像素中的光学传感器的感测面积会使光学传感器之外的像素电路可使用的面积相对变小。此外，当前像素一般使用外延衬底实现，其成本较高，若使用非外延衬底实现的像素，其成本能够远远低于使用外延衬底实现的像素。因此，现有的像素的结构需要进一步的改良以达到使用非外延衬底来实现像素亦要维持相同的性能。

发明内容

本申请的目的之一在于公开一种像素及相关图像传感器及电子装置，来解决上述问题。

本申请的一实施例公开了种像素，包括第一光学传感器以及像素电路。所述第一光学传感器用以感测光信号产生感测信号。第一光学传感器具有第一阴极与第一阳极。第一阳极耦接至第一电压源。所述像素电路设置于非外延衬底。像素电路包括浮置扩散区、重置电路以及补偿电路。浮置扩散区耦接第一光学传感器的第一阴极。重置电路用以依据至少一控制信号在重置阶段下重置感测信号。重置电路耦接于第二电压源、第三电压源与浮置扩散区之间。补偿电路用以依据感测信号，在感测阶段下，降低从重置电路流至第一光学传感器的电流。第一光学传感器设置于像素电路之上。

本申请的一实施例公开了一种像素，包括第一光学传感器以及像素电路。所述第一光学传感器用以感测光信号产生感测信号。第一光学传感器具有第一阴极与第一阳极。第一阳极耦接至第一电压源。所述像素电路设置于非外延衬底。像素电路包括浮置扩散区、重置电路以及补偿电路。浮置扩散区耦接第一光学传感器的第一阴极。重置电路用以依据至少一控制信号在重置阶段下重置感测信号。重置电路耦接于第二电压源、第三电压源与浮置扩散区之间。补偿电路用以依据所述感测信号，降低所述第一光学传感器的暗电流对所述浮置扩散区的影响。第一光学传感器设置于像素电路之上。

本申请的一实施例公开了一种图像传感器，包括像素阵列。所述像素阵列包括多个所述像素。

本申请的一实施例公开了一种电子装置，包括所述图像传感器与显示屏。

具体来说，本申请所公开的像素及相关图像传感器及电子装置能在增加光感测区域面积、降低成本的同时还能保证像素的性能，进一步的，本申请公开的像素不增加电路的漏电流或能够减少光学传感器暗电流的影响。

附图说明

图1为本申请的图像传感器的实施例的示意图。

图2为本申请的像素的实施例的示意图。

图3为本申请的像素的实施例的示意图。

图4为本申请的像素的实施例的示意图。

图5为像素的操作时序图。

图6为本申请电子装置的实施例的示意图。

具体实施方式

传统使用外延衬底实现的像素中，光学传感器与光学传感器之外的像素电路均制作在同一平面上。也就是说，光学传感器与像素电路共享一个固定的面积。在不改变像素的面积下，增加光学传感器的面积势必减少像素电路可用的面积。本申请所公开的像素利用分层结构来实现，和传统的像素不同的地方在于，本申请的像素中的光学传感器与像素电路设置在不同平面，例如，光学传感器位于像素电路的上方，因此光学传感器的感光区域的面积可以不受像素电路所需面积的限制，进而增加填充系数。在此，填充系数的定义为光学传感器的感光区域的面积与像素的总面积的比值，当像素的总面积不变时，增加光学传感器的感光区域的面积即增加填充系数。另外，传统的像素为了使光学传感器具有较好的电子特性，整个像素均使用外延衬底来实现。但，非外延衬底的成本比外延衬底的成本低，本申请的像素以非外延衬底取代外延衬底以实现光学传感器以外的像素电路，因此降低了制造成本，并改变电路结构以克服非外延衬底的物理性缺点(例如较高的漏电流)。此外，本申请的像素亦降低了光学传感器暗电流的影响。以下配合多个实施例及附图，详细说明本申请的像素、相关图像传感器及电子装置的技术内容。

图1为本申请的图像传感器100的实施例的示意图。图像传感器100包括像素阵列101和读取电路结构103。像素阵列101包括由至少一个像素构成的阵列，在图1中仅绘示了像素P11、P21、P12、P22，实际上所述像素阵列101包括例如n行*m列的像素阵列101，其中n和m为大于0的整数。读取电路结构103包括多列读取电路，例如读取电路103_1、103_2等，所述多列读取电路分别耦接至像素阵列101中的所述多列像素。

图像传感器100的操作具有重置阶段、感测阶段以及读出阶段。像素阵列101中的每一像素会在所述重置阶段产生重置信号并输出至读取电路结构103中对应的读取电路，以及在所述感测阶段产生感测信号，并在所述读出阶段才将所述感测信号输出至所述读取电路结构103中对应的读取电路。在此实施例中，像素阵列101可以一行一行地将对应整行像素的多个重置信号或感测信号分别输出至读取电路结构103中对应的读取电路。例如将像素P11和像素P12的电荷分别通过位线BL1和位线BL2输出至读取电路结构103中的读取电路103_1和103_2，之后再把像素P21和像素P22的电荷分别通过位线BL1和位线BL2输出至读取电路结构103中的读取电路103_1和103_2。读取电路103_1和103_2会对应地输出读取结果SO1和SO2。

图2为本申请的像素P11的实施例的示意图。像素P11包括光学传感器PD1与像素电路200。在感测阶段下，当光信号SL照射至像素P11时，光学传感器PD1用以将光信号SL转换为电荷并产生感测信号SS，接着在读出阶段下，像素读出电路206接收感测信号SS并产生输出信号SO。

在像素P11中，光学传感器PD1与像素电路200设置在不同平面。例如，像素电路200设置于非外延衬底上，光学传感器PD1设置于像素电路200的上方。在某些实施例中，光学传感器PD1覆盖在像素电路200之上，从光信号SL入射的方向看来，光信号SL会先遇到光学传感器PD1。如此一来，即使像素电路200和光学传感器PD1重叠，像素电路200也不会阻挡光学传感器PD1接收光信号SL。

在图2的实施例中，光学传感器PD1为光电二极管，其包括阴极与阳极。阳极耦接电压源V1，以及阴极耦接浮置扩散区FD(亦称为感测节点)。在此实施例中，电压源V1为接地电压或为系统低电位，但本申请不以此限。光学传感器PD1在感测光信号SL之后，产生感测信号SS于浮置扩散区FD。本申请并不对光学传感器PD1的实施方式多做限制，举例来说，光学传感器PD1可以互补金属氧化物半导体(Complementary Metal-Oxide-SemiconductorTransistor，CMOS)光电二极管实现并设置在像素电路200之上，光学传感器PD1亦可以薄膜光电二极管实现并设置在像素电路200之上。

如图2所示，像素电路200通过浮置扩散区FD耦接光学传感器PD1的阴极。像素电路200包括重置电路202、补偿电路204与像素读出电路206。重置电路202耦接于电压源V2、电压源V3与浮置扩散区FD之间。补偿电路204耦接浮置扩散区FD与重置电路202。像素读出电路206耦接浮置扩散区FD。

在重置阶段下，重置电路202用以依据至少一个控制信号重置在浮置扩散区FD的感测信号SS。在感测阶段下，重置电路202不重置感测信号SS，以及补偿电路204用以依据感测信号SS降低重置电路202流至光学传感器PD1的电流(例如重置电路202本身的漏电流)。在读出阶段下，像素读出电路206用以依据至少一个选择信号与感测信号SS输出输出信号SO。

在本实施例中，重置电路202包括晶体管T1、晶体管T2、晶体管T3与电容C1。其中，晶体管T1、晶体管T2与晶体管T3的闸极分别接收控制信号SC1、控制信号SC2与控制信号SC3，因此，晶体管T1、晶体管T2与晶体管T3的开启与关闭可分别由控制信号SC1、控制信号SC2与控制信号SC3控制。如图2所示，晶体管T1的源极耦接电压源V2，晶体管T1的漏极耦接晶体管T2的源极与电容C1的第一端，电容C1的第二端耦接电压源V3，晶体管T2的漏极耦接晶体管T3的源极，以及晶体管T3的漏极耦接浮置扩散区FD。

补偿电路204包括晶体管T4、运算放大器OP1、开关S1、开关S2、开关S3与电容C2。其中，晶体管T4的闸极接收控制信号SC4。因此，晶体管T4的开启与关闭可由控制信号SC4控制。开关S1、开关S2与开关S3分别响应控制信号SC5、控制信号SC2与控制信号SC6来选择性地被导通。如图2所示，晶体管T4的漏极耦接晶体管T2的基极与晶体管T3的基极，晶体管T4的源极耦接运算放大器OP1的输出端、开关S1的第二端与开关S2的第二端，运算放大器OP1的正端(+)耦接浮置扩散区FD，运算放大器OP1的负端(-)耦接开关S1的第一端与电容C2的第一端，电容C2的第二端耦接开关S2的第一端与开关S3的第二端，开关S3的第一端耦接电容C1的第一端。

像素读出电路206包括晶体管T5、晶体管T6、晶体管T7、晶体管T8与源跟随晶体管SF。其中，晶体管T6、晶体管T7、晶体管T8的闸极接收选择信号SE1，以及晶体管T5的闸极接收选择信号SE2。因此，晶体管T5的开启与关闭可由选择信号SE2控制，以及晶体管T6、晶体管T7与晶体管T8的开启与关闭可由选择信号SE1控制。如图2所示，晶体管T5的源极耦接节点A，晶体管T5的漏极耦接晶体管T6的源极与源跟随晶体管SF的漏极，晶体管T6的源极耦接电压源V4，源极跟随器SF的闸极耦接浮置扩散区FD，源跟随晶体管SF的源极耦接晶体管T7的漏极与晶体管T8的漏极，晶体管T7的源极耦接节点B，以及晶体管T8的源极耦接电压源V5。节点A与节点B耦接至示于图1中的读取电路结构103。

在此实施例中，晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6与晶体管T8为P型晶体管，晶体管T7为N型晶体管，以及开关S1、开关S2与开关S3以N型晶体管实施。但上述晶体管与开关实现方式不以此为限。

请同时参照图5。在重置阶段下，控制信号SC1、控制信号SC2与控制信号SC3具有系统低电位，以及控制信号SC4、控制信号SC5与控制信号SC6具有系统高电位。晶体管T1、晶体管T2、晶体管T3、开关S1与开关S3开启，以及晶体管T4与开关S2关闭。在此配置下，电压源V2至浮置扩散区FD之间为导通。借由导通电压源V2至浮置扩散区FD，将感测信号SS重置，使得浮置扩散区FD的电压等于电压源V2。

在感测阶段下，控制信号SC1、控制信号SC2与控制信号SC3具有系统高电位，以及控制信号SC4、控制信号SC5控制信号SC6具有系统低电位。晶体管T1、晶体管T2、晶体管T3、开关S1与开关S3关闭，以及晶体管T4与开关S2开启。在此配置下，电压源V2至浮置扩散区FD之间为开路，当光学传感器PD1感测光信号SL之后，光学传感器PD1感测产生在浮置扩散区FD的感测信号SS不会受电压源V2或电压源V3的影响。

承上述，在感测阶段时，晶体管T4与开关S2开启，以及开关S1与开关S3关闭。此时，运算放大器OP1作为缓冲放大器，并将浮置扩散区FD上的电位传输至晶体管T4，又因为晶体管T4开启，浮置扩散区FD上的电位被传输至晶体管T2与晶体管T3的基极。因此，晶体管T2与晶体管T3的基极具有浮置扩散区FD上的电位。在本实施例中，像素电路200设置于非外延衬底，亦即像素电路200的组件不是以任何外延层的结构实现。使用非外延衬底实现的晶体管，因为非外延衬底材料本身的晶格排列相较于外延衬底材料不规则，使得晶体管在关闭状态下的由基极导通至漏极的漏电流较高。对于晶体管T3来说，若晶体管T3的基极与漏极的电位相等，则在晶体管T3关闭时，从基极流至漏极的电流会降低并趋近于零。使得在感测阶段时，浮置扩散区FD上的电位不会受晶体管T3的漏电流的影响。并且，光学传感器PD1耦接浮置扩散区FD，又因为晶体管T3的漏电流趋近于零，因此不会有电流流至光学传感器PD1影响光学传感器PD1的操作。

在一些实施例中，晶体管T4的漏极更耦接晶体管T2的源极。在此配置下，晶体管T2的源极与基极具有相同电位(亦即浮置扩散区FD上的电位)。因此，在晶体管T2关闭时，从源极经基极流至漏极的电流会趋近于零。使得在感测阶段时，浮置扩散区FD上的电位与光学传感器PD1的操作亦不会受晶体管T2的漏电流的影响。在一些实施例中，补偿电路204的设置会在浮置扩散区FD产生额外噪声。将晶体管T4的漏极耦接晶体管T2的源极可有效消除上述产生的额外噪声。

在本实施例中，在感测阶段下重置电路202使晶体管T1、T2与T3关闭以防止漏电流流至浮置扩散区FD。然而，当重置电路202使用更多数量的晶体管来防止漏电流流至浮置扩散区FD时，会具有更好的效果，也就是说，漏电流会更小。因此，本实施例仅以三个晶体管T1、T2与T3示例，但本申请并不限制重置电路202中晶体管的数量，亦即晶体管的数量可多于三个或少于三个。例如，在某个实施例中，重置电路202仅使用晶体管T2防止漏电流流至浮置扩散区FD。例如，在一些其他的实施例中，重置电路202使用额外的晶体管防止漏电流流至浮置扩散区FD，所述额外的晶体管的源极与漏极分别耦接晶体管T3的漏极与浮置扩散区FD，额外的晶体管的基极耦接晶体管T4的漏极，以及额外的晶体管的闸极接收额外的控制信号。又或例如，上述额外的晶体管的源极耦接晶体管T1的漏极，以及额外的晶体管的漏极耦接晶体管T2的源极与电容C1的第一端。对于漏电流的抑制，使用越多的晶体管效果越好。

从重置阶段到感测阶段，晶体管T1、晶体管T2、晶体管T3由开启状态转换成关闭状态。请再参照图5，从重置阶段到感测阶段，控制信号SC1、控制信号SC2与控制信号SC3依序从系统低电位变成系统高电位，也就是说，晶体管T1、晶体管T2、晶体管T3依序关闭。从控制信号SC1、控制信号SC2与控制信号SC3的电位来看，在重置阶段开始的时候，控制信号SC1、控制信号SC2与控制信号SC3同时由系统高电位变成系统低电位。在感测阶段开始前，控制信号SC1先由系统低电位变成系统高电位，过了一段时间间隔后，控制信号SC2由系统低电位变成系统高电位，再过了一段时间间隔后，控制信号SC3由系统低电位变成系统高电位。因此，在重置阶段下，控制信号SC1、控制信号SC2与控制信号SC3各具有不同时间长度的系统低电位。

此外，在重置阶段下，控制信号SC4、控制信号SC5与控制信号SC6亦具有不同时间长度的系统高电位。在感测阶段开始前，控制信号SC6先由系统高电位变成系统低电位，过了一段时间间隔后，控制信号SC5由系统高电位变成系统低电位，再过了一段时间间隔后，控制信号SC4由系统高电位变成系统低电位。因此，开关S1与开关S3先依序关闭，接着晶体管T4再开启。

图3为像素P11的实施例的示意图。图3中的像素P11与图2的像素P11类似，因此类似的编号与相关的叙述于此不再重复。相较于图2中的实施例，像素P11还包括光学传感器PD2，以及像素P11中的补偿电路204还包括运算放大器OP2、开关S4、开关S5、开关S6、电容C3与电容C4。

在图3的实施例中，光学传感器PD2为光电二极管，其包括阴极与阳极。光学传感器PD2的阳极耦接光学传感器PD1的阴极与浮置扩散区FD，光学传感器PD2的阴极耦接运算放大器OP2的输出端、开关S4的第一端与电容C3的第一端，运算放大器OP2的正端(+)耦接浮置扩散区FD，运算放大器OP2的负端(-)耦接开关S4的第二端、电容C3的第二端与电容C4的第一端，电容C4的第二端耦接开关S5的第一端与开关S6的第一端，开关S5的第二端耦接光学传感器PD1的阳极与电压源V1，以及开关S6的第二端耦接C1电容的第一端与开关S3的第一端。其中，开关S4、开关S5与开关S6分别响应控制信号SC1、控制信号SC2与控制信号SC7来选择性地被导通。

在此实施例中，开关S4与开关S6以P型晶体管实施，以及开关S5以N型晶体管实施。但上述开关实现方式不以此为限。

在像素P11中，光学传感器PD2与光学传感器PD1设置在相同平面，且与像素电路200设置在不同平面。在某些实施例中，光学传感器PD2也覆盖在像素电路200之上。在操作中，仅光学传感器PD1感测光信号SL，而光学传感器PD2不感测光信号SL。光学传感器PD2产生的暗电流从光学传感器PD2阴极流向阳极，光学传感器PD1产生的暗电流从光学传感器PD1阴极流向阳极。因为光学传感器PD2的阳极耦接光学传感器PD1的阴极，所以光学传感器PD1暗电流的至少部分是由光学传感器PD2暗电流所贡献。从电路结构来看，光学传感器PD2的暗电流减少光学传感器PD1的暗电流累积在浮置扩散区FD的现象。

在一些实施例中，补偿电路204中的运算放大器OP2用以依据浮置扩散区FD上的感测信号SS将光学传感器PD2的阴极上的电位控制在感测信号SS的电位的两倍大小。当电压源V1为接地(0V)时，在光学传感器PD1上的跨压为感测信号SS的电位(感测信号SS的电位-0V)，光学传感器PD2上的跨压为感测信号SS的电位亦为感测信号SS的电位(两倍感测信号SS的电位-感测信号SS的电位)。且当光学传感器PD2与光学传感器PD1的尺寸匹配，即光学传感器PD2与光学传感器PD1的大小相等时，在这样相同条件下(跨压相同且大小相同)，光学传感器PD2与光学传感器PD1具有相同的暗电流。在重置阶段下，光学传感器PD2与光学传感器PD1均产生暗电流，因为两者的暗电流相等，因此，从电路结构来看，为了保持光学传感器PD1阴极的节点上(即浮置扩散区FD)的电流守恒，流经光学传感器PD1的暗电流亦必须全部流过光学传感器PD2。如此一来，光学传感器PD1或光学传感器PD2的暗电流不会累积在浮置扩散区FD而影响源跟随晶体管SF的闸极的电位。换言之，当光学传感器PD2与光学传感器PD1的尺寸匹配时，光学传感器PD2用以防止光学传感器PD1的暗电流影响浮置扩散区FD。

在一些实施例中，光学传感器PD2以薄膜光电二极管实现。光学传感器PD2经薄膜工艺覆盖并制造于像素电路200之上。在一些实施例中，像素P11还包括掩模M，掩模M用以遮黑光学传感器PD2的感光区域，使光学传感器PD2不感测光信号SL。

请再参照图5，在重置阶段下，控制信号SC1、控制信号SC2、控制信号SC3与控制信号SC7具有系统低电位，以及控制信号SC4、控制信号SC5与控制信号SC6具有系统高电位。晶体管T1、晶体管T2、晶体管T3、开关S1、开关S3、开关S4与开关S6开启，以及晶体管T4、开关S2与开关S5关闭。在此配置下，电压源V2至浮置扩散区FD之间为导通。借由导通电压源V2至浮置扩散区FD，将感测信号SS重置。此外，流经光学传感器PD2的暗电流与流经光学传感器PD1的暗电流相等，光学传感器PD1的暗电流不会流入浮置扩散区FD。因此，在浮置扩散区FD被重置的感测信号SS将不受光学传感器PD1的暗电流影响。

在感测阶段下，控制信号SC1、控制信号SC2、控制信号SC3与控制信号SC7具有系统高电位，以及控制信号SC4、控制信号SC5与控制信号SC6具有系统低电位。晶体管T1、晶体管T2、晶体管T3、开关S1、开关S3、开关S4与开关S6关闭，以及晶体管T4、开关S2与开关S5开启。在此配置下，电压源V2至浮置扩散区FD之间为断路，当光学传感器PD1感测光信号SL之后，光学传感器PD1感测产生在浮置扩散区FD的感测信号SS不会受电压源V2或电压源V3的影响。此外，因为在重置阶段时，感测信号SS不受光学传感器PD1的暗电流影响而被重置。也就是说，被重置的感测信号SS不包括因光学传感器PD1的暗电流而产生的偏移(offset)。因此，相较于图2的实施例，在感测阶段下，光学传感器PD1所产生的感测信号SS与输出信号SO具有较大的动态范围。

上述像素P11的设置仅为示例之用途。各种不同像素P11的设置均在本申请的考虑与范畴内。例如，请参照图4，在一些实施例中，像素P11包括光学传感器PD1、光学传感器PD2与像素电路200。像素电路200包括重置电路202、补偿电路204与像素读出电路206。相较于图3，图4中所示的像素P11的补偿电路204中包括运算放大器OP2、开关S4、开关S5、开关S6、电容C3与电容C4，但不包括晶体管T4、运算放大器OP1、开关S1、开关S2、开关S3与电容C2。

在一些实施例中，补偿电路204中的运算放大器OP2可与运算放大器OP1分别独立运作。因此，当补偿电路204中不包含运算放大器OP1时，运算放大器OP2依旧可依据浮置扩散区FD上的感测信号SS，用以控制使光学传感器PD2与光学传感器PD1具有相同的跨压。因此，在光学传感器PD2与光学传感器PD1的大小相同情况下，光学传感器PD2与光学传感器PD1的暗电流相等，光学传感器PD1的暗电流不累积在浮置扩散区FD上影响感测信号SS。补偿电路204因此用以减少光学传感器PD1的暗电流对于浮置扩散区FD的影响。

通过以上将像素电路200和光学传感器PD1、PD2配置于不同的层叠，也就是说像素电路200在半导体衬底上，光学传感器PD1、PD2位于像素电路200上，达到了增加单位面积下图像传感器100的可感光面积，即增加了填充系数，并在不影响感测信号SS的质量下，使用非外延衬底实现新颖的像素电路200以降低制作成本。

图6为本申请电子装置的实施例的示意图。举例来说，电子装置500可用来进行光学式屏下或屏内指纹感测以感测特定对象的指纹。电子装置500包括显示屏502以及图像传感器100，当手指接近显示屏502时，显示屏502发出的光线会照射手指并被手指反射回电子装置500，并由图像传感器100接收，图像传感器100并据以产生感测信号并进行指纹辨识，可选地，图像传感器100可以设置在显示屏502的下方以实现屏下光学指纹感测。

Claims (29)

1.一种像素，其特征在于，包括:

第一光学传感器，用以感测光信号产生感测信号，所述第一光学传感器具有第一阴极与第一阳极，所述第一阳极耦接至第一电压源；以及

像素电路，设置于非外延衬底，所述像素电路包括:

浮置扩散区，耦接所述第一光学传感器的所述第一阴极；

重置电路，用以依据至少一控制信号在重置阶段下重置所述感测信号，所述重置电路耦接于第二电压源、第三电压源与所述浮置扩散区之间，其中所述重置电路包括:

第一晶体管、第二晶体管、第三晶体管，以及第一电容，其中所述第一晶体管的源极耦接所述第二电压源，所述第一晶体管的漏极耦接所述第二晶体管的源极与所述第一电容的第一端，所述第一电容的第二端耦接所述第三电压源，所述第二晶体管的漏极耦接所述第三晶体管的源极，以及所述第三晶体管的漏极耦接所述浮置扩散区；以及

补偿电路，用以依据所述感测信号，在感测阶段下，降低从所述重置电路流至所述第一光学传感器的电流，

其中，所述第一光学传感器设置于所述像素电路的上方 。

2.如权利要求1所述的像素，其特征在于，所述第一光学传感器为薄膜光电二极管，并且所述第一光学传感器覆盖所述像素电路。

3.如权利要求1所述的像素，其特征在于，所述第一光学传感器为互补金属氧化物半导体光电二极管，并且所述第一光学传感器覆盖所述像素电路。

4.如权利要求1所述的像素，其特征在于，所述第一晶体管的闸极接收所述至少一控制信号中的第一控制信号，所述第二晶体管的闸极接收所述至少一控制信号中的第二控制信号，所述第三晶体管的闸极接收所述至少一控制信号中的第三控制信号。

5.如权利要求4所述的像素，其特征在于，在所述重置阶段，所述第一控制信号、所述第二控制信号与所述第三控制信号具有不同时间长度的系统低电位，其中，所述第一控制信号具有系统低电位的时间小于所述第二控制信号具有所述系统低电位的时间，以及所述第二控制信号具有所述系统低电位的所述时间小于所述第三控制信号具有所述系统低电位的时间。

6.如权利要求4所述的像素，其特征在于，所述补偿电路耦接所述重置电路与所述浮置扩散区，其中所述补偿电路包含:

第四晶体管；

第一运算放大器，具有第一正端、第一负端与第一输出端；

第一开关；

第二开关；

第三开关；以及

第二电容，

其中，所述第四晶体管的漏极耦接所述第二晶体管的基极与所述第三晶体管的基极，所述第四晶体管的源极耦接所述第一输出端、所述第一开关的第二端与所述第二开关的第二端，所述第一正端耦接所述浮置扩散区，所述第一负端耦接所述第一开关的第一端与所述第二电容的第一端，所述第二电容的第二端耦接所述第二开关的第一端与所述第三开关的第二端，所述第三开关的第一端耦接所述第一电容的第一端。

7.如权利要求6所述的像素，其特征在于，所述第四晶体管的闸极接收所述至少一控制信号中的第四控制信号，所述第一开关用以响应所述至少一控制信号中的第五控制信号开启，所述第二开关用以响应所述至少一控制信号中的所述第二控制信号开启，所述第三开关用以响应所述至少一控制信号中的第六控制信号开启，其中所述第一控制信号与所述第五控制信号反相，以及所述第四控制信号、所述第五控制信号与所述第六控制信号在所述重置阶段下具有不同时间长度的系统高电位，其中所述第六控制信号具有所述系统高电位的时间小于所述第五控制信号具有所述系统高电位的时间，以及所述第五控制信号具有所述系统高电位的时间小于所述第四控制信号具有所述系统高电位的时间。

8.如权利要求6所述的像素，其特征在于，所述第四晶体管的漏极还耦接所述第二晶体管的源极。

9.如权利要求6所述的像素，其特征在于，还包含:

第二光学传感器，耦接所述第一光学传感器，所述第二光学传感器用以使所述第一光学传感器的暗电流不影响所述浮置扩散区，其中所述第二光学传感器具有第二阴极与第二阳极，所述第二阳极耦接所述第一阴极，

其中，所述补偿电路还包括:

第二运算放大器，具有第二正端、第二负端与第二输出端；

第四开关；

第五开关；

第六开关；

第三电容；以及

第四电容，

其中，所述第二阴极耦接所述第二输出端、所述第四开关的第一端与所述第三电容的第一端，所述第二正端耦接所述浮置扩散区，所述第二负端耦接所述第四开关的第二端、所述第三电容的第二端与所述第四电容的第一端，所述第四电容的第二端耦接所述第五开关的第一端与所述第六开关的第一端，所述第五开关的第二端耦接所述第一电压源与所述第一阳极，以及所述第六开关的第二端耦接所述第一电容的第一端。

10.如权利要求9所述的像素，其特征在于，所述第四开关用以响应所述至少一控制信号中的所述第一控制信号开启，所述第五开关用以响应所述至少一控制信号中的所述第二控制信号开启，以及所述第六开关用以响应所述至少一控制信号中的第七控制信号开启。

11.如权利要求9所述的像素，其特征在于，所述第二光学传感器为薄膜光电二极管，其中所述第二光学传感器的大小与所述第一光学传感器相等，其中所述第二光学传感器设置于所述像素电路之上。

12.如权利要求9所述的像素，其特征在于，所述第二光学传感器为互补金属氧化物半导体光电二极管，其中所述第二光学传感器的大小与所述第一光学传感器相等，其中所述第二光学传感器设置于所述像素电路之上。

13.如权利要求9所述的像素，其特征在于，还包括掩模，所述掩模用于遮黑所述第二光学传感器的感光区域，用以使所述第二光学传感器不感测所述光信号。

14.如权利要求1所述的像素，其特征在于，所述像素电路还包括：

像素读出电路，耦接所述浮置扩散区，用以接收所述感测信号，并依据第一选择信号、第二选择信号与所述感测信号输出输出信号。

15.如权利要求14所述的像素，其特征在于，所述像素读出电路包括源跟随晶体管、第五晶体管、第六晶体管、第七晶体管、以及第八晶体管，其中所述源跟随晶体管的闸极耦接所述浮置扩散区，所述源跟随晶体管的源极耦接所述第七晶体管的漏极与所述第八晶体管的漏极，所述源跟随晶体管的漏极耦接所述第五晶体管的漏极与所述第六晶体管的源极，所述第六晶体管的闸极、所述第七晶体管的闸极与所述第八晶体管的闸极接收所述第一选择信号，所述第五晶体管的闸极接收所述第二选择信号，所述第六晶体管的漏极耦接第四电压源，以及所述第八晶体管的源极耦接第五电压源。

16.一种像素，其特征在于，包括:

第一光学传感器，用以感测光信号产生感测信号，所述第一光学传感器具有第一阴极与第一阳极，所述第一阳极耦接至第一电压源；以及

像素电路，设置于非外延衬底，所述像素电路包括:

浮置扩散区，耦接所述第一光学传感器的所述第一阴极；

重置电路，用以依据至少一控制信号在重置阶段下重置所述感测信号，所述重置电路耦接于第二电压源、第三电压源与所述浮置扩散区之间，其中所述重置电路包括:

第一晶体管、第二晶体管、第三晶体管，以及第一电容，其中所述第一晶体管的源极耦接所述第二电压源，所述第一晶体管的漏极耦接所述第二晶体管的源极与所述第一电容的第一端，所述第一电容的第二端耦接所述第三电压源，所述第二晶体管的漏极耦接所述第三晶体管的源极，以及所述第三晶体管的漏极耦接所述浮置扩散区；以及

补偿电路，用以依据所述感测信号，降低所述第一光学传感器的暗电流对所述浮置扩散区的影响，

其中，所述第一光学传感器设置于所述像素电路的上方 。

17.如权利要求16所述的像素，其特征在于，所述第一光学传感器为薄膜光电二极管，并且所述第一光学传感器覆盖所述像素电路。

18.如权利要求16所述的像素，其特征在于，所述第一光学传感器为互补金属氧化物半导体光电二极管，并且所述第一光学传感器覆盖所述像素电路。

19.如权利要求16所述的像素，其特征在于，所述第一晶体管的闸极接收所述至少一控制信号中的第一控制信号，所述第二晶体管的闸极接收所述至少一控制信号中的第二控制信号，所述第三晶体管的闸极接收所述至少一控制信号中的第三控制信号。

20.如权利要求19所述的像素，其特征在于，在所述重置阶段，所述第一控制信号、所述第二控制信号与所述第三控制信号具有不同时间长度的系统低电位，其中，所述第一控制信号具有系统低电位的时间小于所述第二控制信号具有所述系统低电位的时间，以及所述第二控制信号具有所述系统低电位的所述时间小于所述第三控制信号具有所述系统低电位的时间。

21.如权利要求19所述的像素，其特征在于，还包含:

第二光学传感器，耦接所述第一光学传感器，所述第二光学传感器用以使所述第一光学传感器的暗电流不影响所述浮置扩散区，其中所述第二光学传感器具有第二阴极与第二阳极，所述第二阳极耦接所述第一阴极，

其中，所述补偿电路包括:

第二运算放大器，具有第二正端、第二负端与第二输出端；

第四开关；

第五开关；

第六开关；

第三电容；以及

第四电容，

其中，所述第二阴极耦接所述第二输出端、所述第四开关的第一端与所述第三电容的第一端，所述第二正端耦接所述浮置扩散区，所述第二负端耦接所述第四开关的第二端、所述第三电容的第二端与所述第四电容的第一端，所述第四电容的第二端耦接所述第五开关的第一端与所述第六开关的第一端，所述第五开关的第二端耦接所述第一电压源与所述第一阳极，以及所述第六开关的第二端耦接所述第一电容的第一端。

22.如权利要求21所述的像素，其特征在于，所述第四开关用以响应所述至少一控制信号中的所述第一控制信号开启，所述第五开关用以响应所述至少一控制信号中的所述第二控制信号开启，以及所述第六开关用以响应所述至少一控制信号中的第七控制信号开启。

23.如权利要求21所述的像素，其特征在于，所述第二光学传感器为薄膜光电二极管，其中所述第二光学传感器的大小与所述第一光学传感器相等，其中所述第二光学传感器设置于所述像素电路之上。

24.如权利要求21所述的像素，其特征在于，所述第二光学传感器为互补金属氧化物半导体光电二极管，其中所述第二光学传感器的大小与所述第一光学传感器相等，其中所述第二光学传感器设置于所述像素电路之上。

25.如权利要求21所述的像素，其特征在于，还包括掩模，所述掩模用于遮黑所述第二光学传感器的感光区域，用以使所述第二光学传感器不感测所述光信号。

26.如权利要求16所述的像素，其特征在于，所述像素电路还包括：

像素读出电路，耦接所述浮置扩散区，用以接收所述感测信号，并依据第一选择信号、第二选择信号与所述感测信号输出输出信号。

27.如权利要求26所述的像素，其特征在于，所述像素读出电路包括源跟随晶体管、第五晶体管、第六晶体管、第七晶体管、以及第八晶体管，其中所述源跟随晶体管的闸极耦接所述浮置扩散区，所述源跟随晶体管的源极耦接所述第七晶体管的漏极与所述第八晶体管的漏极，所述源跟随晶体管的漏极耦接所述第五晶体管的漏极与所述第六晶体管的源极，所述第六晶体管的闸极、所述第七晶体管的闸极与所述第八晶体管的闸极接收所述第一选择信号，所述第五晶体管的闸极接收所述第二选择信号，所述第六晶体管的漏极耦接第四电压源，以及所述第八晶体管的源极耦接第五电压源。

28.一种图像传感器，其特征在于，包括：

像素阵列，包括多个如权利要求1-15或如权利要求16-27中任一项所述的像素。

29.一种电子装置，其特征在于，包括：

如权利要求28所述的图像传感器；以及

显示屏。

Images