TW201601295A

TW201601295A - 顯示器件的陣列基板及其製備方法

Info

Publication number: TW201601295A
Application number: TW103129246A
Authority: TW
Inventors: 譚莉; 林志明; 林信安; 曾瑞軒; 黃於維; 劉峻承
Original assignee: 上海和輝光電有限公司
Priority date: 2014-06-18
Filing date: 2014-08-25
Publication date: 2016-01-01
Also published as: TWI572021B; CN104022129A; CN104022129B

Abstract

本發明涉及顯示器件的結構及其製備領域，尤其涉及一種顯示器件的陣列基板及其製備方法，通過對傳統CMOS工藝製程的改善，並利用ITO/Ag/ITO本身阻抗較低的特性，將傳統的9道光罩工藝的CMOS工藝減少為7道光罩工藝，簡化製造工藝步驟，提高產量的同時，還保持了傳統9道光罩工藝具有的高設計冗餘量、低功耗及製程和設計難度低等優點。

Description

顯示器件的陣列基板及其製備方法

本發明涉及顯示器件的結構及其製備領域，尤其涉及一種顯示器件的陣列基板及其製備方法。

顯示器件（如液晶顯示器件Liquid Crystal Display，簡稱LCD）或主動式有機電致發光顯示器（Active Matrix/Organic Light Emitting Diode，簡稱AMOLED）等）結構中主要是通過採用電場控制液晶（Liquid Crystal，簡稱LC）的透光率進行顯示圖像，或通過採用電流控制有機發光材料發光來顯示圖像。

上述的顯示器均需要通過薄膜電晶體（Thin Film Transistor ，簡稱TFT）陣列（Array）基板來實現電壓或電流對圖元的驅動及控制功能，而該TFT陣列基板一般包括掃描線、信號線及TFT等結構。

傳統的，主要採用低溫多晶矽（Low Temperature Poly-Silicon ，簡稱LTPS）工藝進行TFT陣列基板的製備，以滿足針對顯示器件的高解析度要求，但由於採用LTPS工藝製備TFT陣列基板時，需要進行多道光罩工序，而由於每道光罩工序均包括諸如清洗工序、薄膜沉積工序、光刻工序、蝕刻工序、光刻膠剝離合檢查工序等多個工序，還有其他諸如鐳射退火及離子注入等工序，使得TFT陣列基板的製造工藝較為複雜，相應的其製造成本也很高。

目前，為了降低TFT陣列基板的製造成本，可選用8道光罩或9道光罩的CMOS工藝進行TFT陣列基板的製造；具體的，8道光罩的CMOS工藝依次包括：第1道光罩工藝（mask 1），對P型襯底進行圖形化處理（P-Si Pattern）；第2道光罩工藝（mask 2），N型摻雜（N+ Doping）形成源汲區（S/D）；第3道光罩工藝（mask 3），沉積閘電極（Gate Electrode Deposition）；第4道光罩工藝（mask 4），P型摻雜（P+ Doping）；第5道光罩工藝（mask 5），製備連接通孔（Contact Hole）；第6道光罩工藝（mask 6），製備佈線層（Wiring Layer）；第7道光罩工藝（mask 7），製備平坦層（PLN）；第8道光罩工藝（mask 8），製備圖元電極（Pixel Electrode）。

上述的9道光罩的CMOS工藝則是在8道光罩的CMOS工藝的基礎上，於第1道光罩工藝（mask 1）和第2道光罩工藝（mask 2）之間增加一道光罩工藝，即進行溝道摻雜工藝（Channel Doping）。

但是，上述的兩個的CMOS工藝，雖然8道光罩的CMOS工藝採用的光罩工藝較少，能夠節省一定的製造成本，但其設計的冗餘量很小，且功率消耗較高，尤其是要求NMOS的閾值電壓（Vthn）和PMOS的閾值電壓（Vthp）的均一性要求較高，從而大大增加製程和設計的難度；而9道光罩的CMOS工藝雖然能夠提高設計的冗餘量，降低功率消耗及製程和設計的難度，但由於其相對於8道光罩的CMOS工藝多了一道光罩工藝，而一道光罩工藝中又包含了多個工藝步驟，相應的大大增加了生產的成本。

中國專利（CN 102683338 A）記載了一種低溫多晶矽TFT陣列基板及其製造方法，主要是通過利用灰色調掩範本或半透式掩範本對第一金屬層、多晶矽層進行構圖工藝處理，以於一次構圖工藝中同時得到資料線、源極、汲極和多晶矽半導體部分的圖案；雖然該專利文獻中記載的技術方案是通過優化設計來降低構圖工藝步驟，即通過採用灰色調掩範本或半透式掩範本來降低工藝步驟，但其與傳統工藝設備的相容性較低，需要新增工藝設備，進而增大了產品製備的成本。

針對上述存在的問題，本發明提供了一種顯示器件的陣列基板，其中，所述陣列基板包括：一設置有源/汲區和溝道區的襯底結構；一氧化物層覆蓋所述襯底結構的表面，且在位於所述溝道區上方的該氧化物層的表面還設置有閘電極；一複合層覆蓋所述氧化物層暴露的表面及所屬閘電極的上表面及其側壁；所述複合層的上表面從下至上順序還設置有平坦層和圖元定義層；上端部位於所述圖元定義層中的資料線和圖元電極均依次貫穿所述平坦化層、所述複合層和所述氧化物層分別與一所述源/汲區的上表面接觸。上述的顯示器件的陣列基板，其中，所述陣列基板還包括：一反射層，所述反射層覆蓋所述平坦化層的上表面，且其暴露的表面均被所述圖元定義層所述覆蓋；所述反射層通過所述圖元電極與所述源/汲區連接。

上述的顯示器件的陣列基板，其中，所述陣列基板還包括：

依次貫穿所述平坦化層、所述複合層和所述氧化物層至所述源/汲區上表面的凹槽結構；

所述圖元電極和所述資料線均覆蓋於所述凹槽結構的底部及其側壁。

上述的顯示器件的陣列基板，其中，所述圖元定義層還覆蓋所述圖元電極和所述資料線暴露的表面，並充滿所述凹槽結構。

上述的顯示器件的陣列基板，其中，所述圖元電極、所述資料線和所述反射層的材質均為ITO/Ag/ITO。

上述的顯示器件的陣列基板，其中，所述襯底結構包括玻璃基底、底部氮化矽層和底部氧化矽層；

所述底部氮化矽層覆蓋所述玻璃基底的上表面，所述底部氧化矽層覆蓋所述底部氮化矽層的上表面，所述源/汲區和所述溝道區位於所述底部氧化矽的上表面，且所述氧化物層覆蓋所述底部氧化矽層暴露的上表面。

上述的顯示器件的陣列基板，其中，所述複合層為氮化矽/氧化矽/氮化矽層。

本發明還提供了一種製備顯示器件的陣列基板的方法，其中，包括：提供一具有源/汲區和溝道區的襯底結構；於所述半導體結構的上表面依次製備氧化物層、閘電極、複合和平坦化層；採用光刻工藝，刻蝕所述平坦化層至所述源/汲區的上表面，形成貫穿所述平坦化層、所述複合層和所述氧化物層的圖元電極凹槽和資料線凹槽；製備ITO/Ag/ITO層覆蓋所述圖元電極凹槽和所述資料線凹槽的底部和側壁，且該ITO/Ag/ITO層還覆蓋剩餘的平坦化層的上表面；去除多餘的該ITO/Ag/ITO層至所述剩餘的平坦化層的上表面，形成資料線、圖元電極和反射層；繼續製備圖元定義層充滿所述圖元電極凹槽和所述資料線凹槽，且該圖元定義層還覆蓋所述資料線、所述圖元電極、所述反射層和所述剩餘的平坦化層暴露的表面。上述的製備顯示器件的陣列基板的方法，其中，所述反射層通過所述圖元電極與所述源/汲區連接。上述的製備顯示器件的陣列基板的方法，其中，所述襯底結構包括玻璃基底、底部氮化矽層和底部氧化矽層；所述底部氮化矽層覆蓋所述玻璃基底的上表面，所述底部氧化矽層覆蓋所述底部氮化矽層的上表面，所述源/汲區和所述溝道區位於所述底部氧化矽的上表面，且所述氧化物層覆蓋所述底部氧化矽層暴露的上表面。

上述的製備顯示器件的陣列基板的方法，其中，所述平坦化層的材質為光刻膠材料。

上述的製備顯示器件的陣列基板的方法，其中，所述複合層為氮化矽/氧化矽/氮化矽層。

上述方案具有如下優點或者有益效果：

本發明一種顯示器件的陣列基板及其製備方法，通過對傳統CMOS工藝製程的改善，並利用ITO/Ag/ITO本身阻抗較低的特性，將傳統的9道光罩工藝的CMOS工藝減少為7道光罩工藝，簡化製造工藝步驟，提高產量的同時，還保持了傳統9道光罩工藝具有的高設計冗餘量、低功耗及製程和設計難度低等優點；另外，由於在資料線與閘電極之間引入了平坦化層，還能夠有效的降低最後形成的器件結構的寄生電容，進一步增加了設計的冗餘量。

下面結合附圖和具體的實施例對本發明作進一步的說明，但是不作為本發明的限定。

第一圖是本發明顯示器件的陣列基板中一實施例的結構示意圖；如第一圖所示，一種顯示器件的陣列基板，包括由玻璃基底（glass）11、底部氮化矽層（BL-SiN）12和底部氧化矽層（BL-SiO）13構成的襯底結構，且底部氮化矽層12覆蓋玻璃基底11的上表面，底部氧化矽層13覆蓋底部氮化矽層12的上表面。

進一步的，該襯底結構（即底部氧化矽層）的上表面還設置有源/汲區20（如P型的S/D），且位於相鄰的源/汲區20之間還設置有溝道區21，上述的源/汲區20和溝道區（channel）21均覆蓋於底部氧化矽層13的上表面上形成一有源區結構。

進一步的，氧化物層14覆蓋上述的有源區結構（即源/汲區20和溝道區（channel）21）的表面及其側壁，且該氧化物層14還覆蓋暴露（未被上述有源區結構覆蓋的上表面）的底部氧化矽層13的上表面。

優選的，上述氧化物層的材質為氧化矽（GI-SiO）。

進一步的，位於溝道區21上方的氧化物層14的上表面還設置有閘電極22，由下部氮化矽層15、中部氧化矽層16和上部氮化矽層17共同構成的複合層覆蓋上述閘電極22的上表面及其側壁，及暴露的氧化物層14的上表面，該複合層為氮化矽/氧化矽/氮化矽（SiN/SiO/SiN）結構；具體的，下部氮化矽層15覆蓋暴露的氧化物層14的上表面和部分閘電極22的側壁，中部氧化矽層16覆蓋下部氮化矽層15的上表面及閘電極22剩餘的側壁及其上表面，上部氮化矽層17覆蓋中部氧化矽16的上表面。

進一步的，平坦層（PLN）18覆蓋上述上部氮化矽層17的上表面，圖元定義層（pixel define layer，簡稱PDL）19覆蓋部分平坦化層18的上表面，兩凹槽結構依次貫穿平坦化層18、複合層和氧化物層14分別與一源/汲區20的上表面接觸。

優選的，上述的平坦層18的材質為光阻材料。

進一步的，上述兩凹槽結構包括資料線凹槽結構和圖元電極凹槽結構，資料線（data line，簡稱DL）23覆蓋於上述的資料線凹槽結構的底部及側壁，且部分覆蓋平坦層18的上表面，圖元電極24覆蓋於上述的圖元電極凹槽結構的底部及側壁，也部分覆蓋平坦層18的上表面，且該圖元電極24與資料線23不接觸；反射層25與圖元電極24接觸，且該反射層25覆蓋於部分平坦層18的上表面。

優選的，上述的圖元電極24和反射層25為同一個整體結構，且與上述的資料線23在同一工藝步驟形成。

優選的，上述的圖元電極24、反射層25和資料線23的均為ITO（銦錫氧化物）/Ag/ITO，即為三層結構，底部的ITO層覆蓋凹槽結構的側壁，中部的Ag（銀）層覆蓋底部的ITO層的表面，上部的ITO層覆蓋中部的Ag層。

進一步的，上述的圖元定義層19充滿上述的凹槽結構，並覆蓋圖元電極24、反射層25和資料線23的表面。

第二圖~第六圖是本發明製備顯示器件的陣列基板的方法的流程結構示意圖；如第二圖~第六圖所示，一種製備顯示器件的陣列基板的方法，包括：

首先，提供具有源/汲區39和溝道區40的襯底結構，該襯底結構由玻璃基底（glass）31、底部氮化矽層（BL-SiN）32、底部氧化矽層（BL-SiO）33和有源區結構構成，且底部氮化矽層32覆蓋玻璃基底31的上表面，底部氧化矽層33覆蓋底部氮化矽層32的上表面，有源區結構部分覆蓋底部氧化矽層33的上表面。

優選的，相鄰的兩有源區39之間設置有溝道區40，且該所有的有源區39和溝槽區40共同構成上述有源區結構。

其次，製備一材質為SiO的氧化物層34覆蓋上述的有源區結構的表面及其側壁，且該氧化物層34還覆蓋暴露（未被上述有源區結構覆蓋）的底部氧化矽層33的上表面，並繼續在位於溝道區40上方的氧化物層34的上表面製備閘電極41，沉積由下部氮化矽層35、中部氧化矽36和上部氮化矽層37共同構成的複合層覆蓋上述閘電極41的上表面及其側壁，及暴露的氧化物層34的上表面，該複合層為氮化矽/氧化矽/氮化矽（SiN/SiO/ SiN）結構；具體的，下部氮化矽層35覆蓋暴露的氧化物層34的上表面和部分閘電極41的側壁，中部氧化矽層36覆蓋下部氮化矽層35的上表面及閘電極41剩餘的側壁及其上表面，上部氮化矽層37覆蓋中部氧化矽36的上表面。

之後，於商戶氮化矽層37的上表面製備一材質為光刻膠平坦化層38，進而形成如第二圖所示的結構。

優選的，第二圖所示的結構具體的製備工藝時可選用9道光罩的CMOS工藝進行相應結構的製備，即依次進行P型襯底圖形化處理工藝、溝道摻雜工藝、N型摻雜形成源汲區工藝、閘電極沉積工藝和P型摻雜工藝（即第5道光罩工藝）後於襯底結構上形成上述的有源區結構，並繼續複合層的沉積和旋塗平坦化層後，形成如第二圖所示的結果。

然後，採用具有資料線凹槽圖形和圖元電極凹槽圖形的光罩對第二圖中所示的結構進行光刻工藝，即旋塗光刻膠覆蓋平坦化層38的上表面後，經曝光顯影工藝，形成具有資料線凹槽圖形和圖元電極凹槽圖形的光阻，並繼續以該光阻為掩模，採用幹法刻蝕（dry etching）工藝依次部分去除上述的平坦化層38、上部氮化矽層37、中部氧化矽層36、底部氮化矽層35和氧化物層34至有源區結構的源/汲區39的上表面，去除該光阻後，進而形成作為連接通孔（contact hole）的資料線凹槽43和圖元電極凹槽42，且數據線凹槽43和圖元電極凹槽42均貫穿剩餘的平坦化層381、剩餘的複合層（剩餘的上部氮化矽層371、剩餘的中部氧化矽層361和剩餘的下部氮化矽層351）和剩餘的氧化物層341分別與一源/汲區39連接，即如第三圖所示的結構。

之後，繼續依次澱積ITO層、Ag層和ITO層，形成如第四圖所示的ITO/Ag/ITO層44，該ITO/Ag/ITO層44覆蓋於上述資料線凹槽43和圖元電極凹槽42底部及側壁，且覆蓋剩餘的平坦層381的上表面，並繼續利用具有資料線圖形、圖元電極圖形和反射層圖形的光罩對第四圖中所示的ITO/Ag/ITO層44結構進行光刻工藝，並利用濕法刻蝕工藝形成如第五圖中所示的資料線45、圖元電極46和反射層47；優選的，該圖元電極46和反射層47為一個整體結構。

最後，於第五圖所示的結構的基礎上，塗覆圖元定義層48，該圖元定義層48充滿上述的凹槽結構（資料線凹槽43和圖元電極凹槽42），並覆蓋圖元電極46、反射層47和資料線45的表面，形成如第六圖所示的結構。

另外，上述的實施例中，由於形成的接觸孔較深（即資料線凹槽43和圖元電極凹槽42），可通過將其他層（如平坦化層、複合層和氧化物層）的厚度進行適應性調整，以使得ITO/Ag/ITO能夠成膜，易填充，且採用ITO/Ag/ITO作為資料線時，還需要對其中的Ag層的厚度進行適應性調整，以滿足資料線性能的需求。

綜上所述，本發明通過對傳統CMOS工藝製程的改善，並利用ITO/Ag/ITO本身阻抗較低的特性，將傳統的9道光罩工藝的CMOS工藝減少為7道光罩工藝，即將傳統的9道光罩工藝的CMOS工藝第2光罩工藝與第9光罩工藝合併，採用同樣的金屬材料形成同層結構，並將第6光罩工藝與第8光罩工藝合併，配合相應的幹法刻蝕工藝實現不同深度的接觸孔的刻蝕，進而在簡化製造工藝步驟，提高產量的同時，還保持了傳統9道光罩工藝具有的高設計冗餘量、低功耗及製程和設計難度低等優點；另外，由於在資料線45與閘電極41之間引入了平坦化層38，還能夠有效的降低最後形成的器件結構的寄生電容，進一步增加了設計的冗餘量。

本領域技術人員應該理解，本領域技術人員在結合現有技術以及上述實施例可以實現變化例，這樣的變化例並不影響本發明的實質內容，在此不予贅述。

以上對本發明的較佳實施例進行了描述。需要理解的是，本發明並不局限於上述特定實施方式，其中未盡詳細描述的設備和結構應該理解為用本領域中的普通方式予以實施；任何熟悉本領域的技術人員，在不脫離本發明技術方案範圍情況下，都可利用上述揭示的方法和技術內容對本發明技術方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例，這並不影響本發明的實質內容。因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬於本發明技術方案保護的範圍內。

11、31‧‧‧玻璃基底
12、32‧‧‧底部氮化矽層
13、33‧‧‧底部氧化矽層
14、34‧‧‧氧化物層
15、35、351‧‧‧下部氮化矽層
16、36、361‧‧‧中部氧化矽層
17、37、371‧‧‧上部氮化矽層
18、38、381‧‧‧平坦層
19、48‧‧‧圖元定義層
20、39‧‧‧源/汲區
21、40‧‧‧溝道區
22、41‧‧‧閘電極
23、45‧‧‧數據線
24、46‧‧‧圖元電極
25、47‧‧‧反射層
42‧‧‧圖元電極凹槽
43‧‧‧數據線凹槽
44‧‧‧ITO/Ag/ITO層

通過閱讀參照以下附圖對非限制性實施例所作的詳細描述，本發明及其特徵、外形和優點將會變得更加明顯。在全部附圖中相同的標記指示相同的部分。並未可以按照比例繪製附圖，重點在於示出本發明的主旨。第一圖係本發明顯示器件的陣列基板中一實施例的結構示意圖；第二圖~第六圖係本發明製備顯示器件的陣列基板的方法的流程結構示意圖。

11‧‧‧玻璃基底

12‧‧‧底部氮化矽層

13‧‧‧底部氧化矽層

14‧‧‧氧化物層

15‧‧‧下部氮化矽層

16‧‧‧中部氧化矽層

17‧‧‧上部氮化矽層

18‧‧‧平坦層

19‧‧‧圖元定義層

20‧‧‧源/汲區

21‧‧‧溝道區

22‧‧‧閘電極

23‧‧‧數據線

24‧‧‧圖元電極

25‧‧‧反射層

Claims

一種顯示器件的陣列基板，其特徵在於，所述陣列基板包括：一設置有源/汲區和溝道區的襯底結構；一氧化物層覆蓋所述襯底結構的表面，且在位於所述溝道區上方的該氧化物層的表面還設置有閘電極；一複合層覆蓋所述氧化物層暴露的表面及所屬閘電極的上表面及其側壁；所述複合層的上表面從下至上順序還設置有平坦層和圖元定義層；上端部位於所述圖元定義層中的資料線和圖元電極均依次貫穿所述平坦化層、所述複合層和所述氧化物層分別與一所述源/汲區的上表面接觸。
如申請專利範圍第1項所述之顯示器件的陣列基板，其特徵在於，所述陣列基板還包括：一反射層，所述反射層覆蓋所述平坦化層的上表面，且其暴露的表面均被所述圖元定義層所述覆蓋；所述反射層通過所述圖元電極與所述源/汲區連接。
如申請專利範圍第1項所述之顯示器件的陣列基板，其特徵在於，所述陣列基板還包括：依次貫穿所述平坦化層、所述複合層和所述氧化物層至所述源/汲區上表面的凹槽結構；所述圖元電極和所述資料線均覆蓋於所述凹槽結構的底部及其側壁。
如申請專利範圍第3項所述之顯示器件的陣列基板，其特徵在於，所述圖元定義層還覆蓋所述圖元電極和所述資料線暴露的表面，並充滿所述凹槽結構。
如申請專利範圍第1項所述之顯示器件的陣列基板，其特徵在於，所述圖元電極、所述資料線和所述反射層的材質均為ITO/Ag/ITO。
如申請專利範圍第1項所述之顯示器件的陣列基板，其特徵在於，所述襯底結構包括玻璃基底、底部氮化矽層和底部氧化矽層；所述底部氮化矽層覆蓋所述玻璃基底的上表面，所述底部氧化矽層覆蓋所述底部氮化矽層的上表面，所述源/汲區和所述溝道區位於所述底部氧化矽的上表面，且所述氧化物層覆蓋所述底部氧化矽層暴露的上表面。
如申請專利範圍第1項所述之顯示器件的陣列基板，其特徵在於，所述複合層為氮化矽/氧化矽/氮化矽層。
一種製備顯示器件的陣列基板的方法，其特徵在於，包括：提供一具有源/汲區和溝道區的襯底結構；於所述半導體結構的上表面依次製備氧化物層、閘電極、複合和平坦化層；採用光刻工藝，刻蝕所述平坦化層至所述源/汲區的上表面，形成貫穿所述平坦化層、所述複合層和所述氧化物層的圖元電極凹槽和資料線凹槽；製備ITO/Ag/ITO層覆蓋所述圖元電極凹槽和所述資料線凹槽的底部和側壁，且該ITO/Ag/ITO層還覆蓋剩餘的平坦化層的上表面；去除多餘的該ITO/Ag/ITO層至所述剩餘的平坦化層的上表面，形成資料線、圖元電極和反射層；繼續製備圖元定義層充滿所述圖元電極凹槽和所述資料線凹槽，且該圖元定義層還覆蓋所述資料線、所述圖元電極、所述反射層和所述剩餘的平坦化層暴露的表面。
如申請專利範圍第8項所述之製備顯示器件的陣列基板的方法，其特徵在於，所述反射層通過所述圖元電極與所述源/汲區連接。
如申請專利範圍第8項所述之製備顯示器件的陣列基板的方法，其特徵在於，所述襯底結構包括玻璃基底、底部氮化矽層和底部氧化矽層；所述底部氮化矽層覆蓋所述玻璃基底的上表面，所述底部氧化矽層覆蓋所述底部氮化矽層的上表面，所述源/汲區和所述溝道區位於所述底部氧化矽的上表面，且所述氧化物層覆蓋所述底部氧化矽層暴露的上表面。
如申請專利範圍第8項所述之製備顯示器件的陣列基板的方法，其特徵在於，所述平坦化層的材質為光刻膠材料。
如申請專利範圍第8項所述之製備顯示器件的陣列基板的方法，其特徵在於，所述複合層為氮化矽/氧化矽/氮化矽層。