KR20170031313A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20170031313A
KR20170031313A KR1020150128562A KR20150128562A KR20170031313A KR 20170031313 A KR20170031313 A KR 20170031313A KR 1020150128562 A KR1020150128562 A KR 1020150128562A KR 20150128562 A KR20150128562 A KR 20150128562A KR 20170031313 A KR20170031313 A KR 20170031313A
Authority
KR
South Korea
Prior art keywords
electrode
driving
thin film
film transistor
line
Prior art date
Application number
KR1020150128562A
Other languages
English (en)
Inventor
김현태
신애
김동수
오진곤
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150128562A priority Critical patent/KR20170031313A/ko
Priority to US15/163,538 priority patent/US9799718B2/en
Publication of KR20170031313A publication Critical patent/KR20170031313A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예는 기판 상에 위치하는 복수의 화소를 포함하는 디스플레이 장치에 있어서, 각 화소는, 제1 방향을 따라 연장된 주사선, 상기 제1 방향과 다른 제2 방향을 따라 연장된 데이터선; 상기 주사선 및 상기 데이터선과 전기적으로 연결되고, 스위칭 게이트전극, 스위칭 소스전극, 스위칭 데이터전극을 포함하는 스위칭 박막트랜지스터, 상기 스위칭 박막트랜지스터와 전기적으로 연결되고, 구동 게이트전극, 구동 소스전극, 구동 데이터전극을 포함하는 구동 박막트랜지스터; 및 상기 구동 박막트랜지스터와 전기적으로 연결되며, 순차적으로 적층된 제1 전극, 유전체층, 및 제2 전극을 구비하는 스토리지 커패시터를 포함하고, 상기 제1 전극 및 상기 제2 전극은 상기 주사선 및 상기 데이터선과 다른 층에 위치하는, 디스플레이 장치를 개시한다.

Description

디스플레이 장치{Display apparatus}
본 발명의 실시예들은 디스플레이 장치에 관한 것이다.
유기발광표시장치는 두 개의 전극과 그 사이에 위치하는 유기 발광층을 포함하며, 하나의 전극으로부터 주입된 전자와 다른 전극으로부터 주입된 정공이 유기 발광층에서 결합하여 여기자를 형성하고, 여기자가 에너지를 방출하면서 발광한다.
이러한 유기발광표시장치는 자발광소자인 유기 발광 다이오드를 포함하는 복수개의 화소를 포함하며, 각 화소에는 유기 발광 다이오드를 구동하기 위한 복수개의 박막 트랜지스터 및 하나 이상의 스토리지 커패시터가 형성되어 있다. 초고해상도 모델에 대한 요구가 증가하면서, 디스플레이 장치는 스토리지 커패시터를 충분히 확보하는데 어려움이 있다.
본 발명의 실시예들은 디스플레이 장치를 제공한다.
본 발명의 일 실시예는 기판 상에 위치하는 복수의 화소를 포함하고, 각 화소는, 제1 방향을 따라 연장된 주사선; 상기 제1 방향과 다른 제2 방향을 따라 연장된 데이터선; 상기 주사선 및 상기 데이터선과 전기적으로 연결되고, 스위칭 게이트전극, 스위칭 소스전극, 스위칭 데이터전극을 포함하는 스위칭 박막트랜지스터; 상기 스위칭 박막트랜지스터와 전기적으로 연결되고, 구동 게이트전극, 구동 소스전극, 구동 데이터전극을 포함하는 구동 박막트랜지스터; 및 상기 구동 박막트랜지스터와 전기적으로 연결되며, 순차적으로 적층된 제1 전극, 유전체층, 및 제2 전극을 구비하는 스토리지 커패시터;를 포함하고, 상기 제1 전극 및 상기 제2 전극은 상기 주사선 및 상기 데이터선과 다른 층에 위치하는, 디스플레이 장치를 개시한다.
본 실시예에 있어서, 상기 제2 방향을 따라 연장되고, 상기 데이터선과 다른 층에 위치하는 구동 전압선을 더 포함할 수 있다.
본 실시예에 있어서, 상기 구동 전압선은 상기 제2전극과 동일 층에 위치할 수 있다.
본 실시예에 있어서, 상기 구동 전압선의 일부는 상기 제2전극을 형성할 수 있다.
본 실시예에 있어서, 상기 구동 전압선은, 상기 제2 방향을 따라 연장된 제1 부분; 상기 제1 부분과 교차되도록 상기 제1 방향을 따라 연장된 제2 부분;을 포함할 수 있다.
본 실시예에 있어서, 상기 구동 전압선은 상기 데이터선의 아래에 위치할 수 있다.
본 실시예에 있어서, 상기 구동 게이트전극은 아일랜드 타입이며, 상기 주사선과 동일 층에 위치할 수 있다.
본 실시예에 있어서, 상기 제1 전극은 상기 구동 게이트전극과 다른 층에 위치할 수 있다.
본 실시예에 있어서, 상기 제1전극은 제1 콘택홀을 통해 상기 스위칭 박막트랜지스터와 연결되고, 제2 콘택홀을 통해 상기 구동 게이트전극과 연결될 수 있다.
본 실시예에 있어서, 상기 제2전극은 상기 데이터선의 아래 층에 위치할 수 있다.
본 실시예에 있어서, 상기 제1전극 및 상기 제2전극은, 상기 주사선과 상기 데이터선 사이에 위치할 수 있다.
본 실시예에 있어서, 상기 스위칭 박막트랜지스터와 연결되는 화소전극; 및 상기 스위칭 박막트랜지스터 및 상기 화소전극 사이에 개재되는 제1 연결전극;을 더 포함할 수 있다.
본 실시예에 있어서, 상기 제1 연결전극은 상기 데이터선과 동일 층에 위치할 수 있다.
본 실시예에 있어서, 상기 스위칭 박막트랜지스터와 상기 제1 연결전극 사이에 개재되는 제1 매개 전극층을 더 포함할 수 있다.
본 실시예에 있어서, 상기 제1 매개 전극층은 상기 제1전극과 동일 층에 위치할 수 있다.
본 실시예에 있어서, 상기 제1 연결전극은 제3콘택홀을 통해 상기 제1 매개 전극층과 접속되고, 비아홀을 통해 상기 화소전극과 접속되며, 상기 제3 콘택홀과 상기 비아홀은 서로 이격되어 있을 수 있다.
본 발명의 다른 실시예는 기판 상에 위치하는 복수의 화소를 포함하고, 각 화소는, 제1 방향을 따라 연장된 주사선; 상기 제1 방향과 다른 제2 방향을 따라 연장된 데이터선; 상기 제2방향을 따라 연장된 구동 전압선; 게이트전극, 소스전극, 데이터전극을 포함하는 스위칭 박막트랜지스터; 게이트전극, 소스전극, 데이터전극을 포함하는 구동 박막트랜지스터; 및 상기 구동 박막트랜지스터와 전기적으로 연결되며, 순차적으로 적층된 제1 전극, 유전체층, 및 제2 전극을 구비하는 스토리지 커패시터;를 포함하고, 상기 구동 전압선과 상기 데이터선은 서로 다른 층에 위치하는, 디스플레이 장치를 개시한다.
본 실시예에 있어서 상기 구동 전압선은, 상기 제2 방향을 따라 연장된 제1 부분; 상기 제1 부분과 교차되도록 상기 제1 방향을 따라 연장된 제2 부분;을 포함할 수 있다.
본 실시예에 있어서, 상기 제2 부분의 일부는 상기 데이터선과 중첩할 수 있다.
본 실시예에 있어서, 상기 제2부분의 일부는 상기 스토리지 커패시터의 상기 제2전극일 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 실시예들에 따른 디스플레이 장치는 전술한 바와 같이, 스토리지 커패시터(Cst)의 제2 전극과 데이터선을 서로 다른 층에 배치시킴으로써, 제2 전극의 면적을 증가시킬 수가 있어, 스토리지 커패시터(Cst)의 용량을 충분히 확보하면서 고해상도를 구현할 수 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 블록도이다.
도 2는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 하나의 화소의 등가 회로도이다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치에 포함된 하나의 화소를 나타낸 개략적인 평면도이다.
도 4는 도 3의 Ⅵa-Ⅵa' 및 Ⅵb-Ⅵb' 선을 따라 취한 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 단면도이다.
도 6 내지 도 14는 본 발명의 일 실시예에 따른 디스플레이 장치의 하나의 화소를 형성하는 방법을 설명하기 위한 도면이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 블록도이다.
본 발명의 일 실시예에 따른 디스플레이 장치는 복수의 화소(1)를 포함하는 표시부(10), 주사 구동부(20), 데이터 구동부(30), 및 제어부(40)를 포함한다.
표시부(10)는 복수의 주사선(SL1 내지 SLn+1), 복수의 데이터선(DL1 내지 DLm), 및 복수의 발광 제어선(EL1 내지 ELn)의 교차부에 위치되어, 대략 행렬 형태로 배열된 복수의 화소(1)를 포함한다. 복수의 주사선(SL1 내지 SLn+1) 및 복수의 발광 제어선(EL1 내지 ELn)은 행 방향인 제1 방향으로 연장되고, 복수의 데이터선(DL1 내지 DLm) 및 구동 전압선(PL)은 열 방향인 제2 방향으로 연장되어 있다. 하나의 화소 라인에서 복수의 주사선(SL1 내지 SLn+1)의 n 값은 복수의 발광 제어선(EL1 내지 ELn)의 n 값과 상이할 수 있다.
각 화소(1)는 표시부(10)에 전달되는 복수의 주사선(SL0 내지 SLn) 중 두 개의 주사선에 연결되어 있다. 도 1에서 화소(1)는 해당 화소 라인에 대응하는 주사선과 그 이전 화소 라인의 주사선에 연결되어 있으나, 이에 반드시 제한되는 것은 아니다.
각 화소(1)는 복수의 데이터선(DL1 내지 DLm) 중 하나의 데이터선, 복수의 발광 제어선(EL1 내지 ELn) 중 하나의 발광 제어선에 연결되어 있다. 그리고, 각 화소(1)는 초기화 전압을 공급하는 복수의 초기화 전압선(VL) 중 하나의 초기화 전압선과 제1전원전압(ELVDD)을 공급하는 복수의 구동 전압선(PL) 중 하나와 연결된다. 도시되어 있지는 않지만, 일 실시예로서 다수의 화소들(1) 중 인접한 두개의 화소(1)는 초기화 전압선(VL)을 공유할 수 있다.
주사 구동부(20)는 복수의 주사선(SL0 내지 SLn)을 통해 각 화소(1)에 두 개의 대응하는 주사 신호를 생성하여 전달한다. 즉, 주사 구동부(20)는 각 화소(1)가 포함되는 행 라인에 대응하는 주사선을 통해 제1 주사 신호를 전달하고, 해당 행 라인의 이전 행 라인에 대응하는 주사선을 통해 제2 주사 신호를 전달한다. 예를 들어, 주사 구동부(20)는 n번째 행 라인의 m번째 열 라인에 배치된 화소(1)에 n번째 주사선(SLn)을 통해 제1 주사 신호(Sn)를 전달하고, n-1번째 주사선(SLn-1)을 통해 제2 주사 신호(Sn-1)를 전달한다. 또한 주사 구동부(20)는 복수의 발광 제어선(EL1 내지 ELn)을 통해 각 화소(1)에 발광 제어 신호를 생성하여 전달한다.
본 실시예에서는 주사 신호 및 발광 제어신호가 동일한 주사 구동부(20)에서 생성되는 것으로 도시하였으나 이에 제한되는 것은 아니다. 또 다른 실시예로, 유기 발광 표시 장치는 발광 제어 구동부(미도시)를 더 포함하고, 발광 제어신호는 발광 제어 구동부에서 생성될 수 있다.
데이터 구동부(30)는 복수의 데이터선(DL1 내지 DLm)을 통해 각 화소(1)에 데이터 신호를 전달한다.
제어부(40)는 외부에서 전달되는 복수의 영상 신호(R, G, B)를 복수의 영상 데이터 신호(DR, DG, DB)로 변경하여 데이터 구동부(30)에 전달한다. 또한 제어부(40)는 수직동기신호(Vsync), 수평동기신호(Hsync), 및 클럭신호(MCLK)를 전달받아 상기 주사 구동부(20) 및 데이터 구동부(30)의 구동을 제어하기 위한 제어 신호를 생성하여 각각에 전달한다. 즉, 제어부(50)는 주사 구동부(20)를 제어하는 주사 구동 제어 신호(SCS) 및 발광 구동 제어 신호(ECS), 데이터 구동부(30)를 제어하는 데이터 구동 제어 신호(DCS)를 각각 생성하여 전달한다.
각 화소(1)는 외부로부터 제1전원전압(ELVDD) 및 제2전원전압(ELVSS)을 공급받는다. 제1전원전압(ELVDD)은 소정의 하이 레벨 전압일 수 있고, 제2전원전압(ELVSS)은 상기 제1전원전압(ELVDD)보다 낮은 전압이거나 접지 전압일 수 있다.
복수의 화소(1) 각각은 복수의 데이터선(DL1 내지 DLm)을 통해 전달된 데이터 신호(D1 내지 Dm)에 따라 유기 발광 소자(OLED)로 공급되는 구동 전류(Id: 도 2 참조)에 의해 소정 휘도의 빛을 발광한다.
도 2는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 하나의 화소의 등가 회로도이다.
하나의 화소(1)는 복수의 박막트랜지스터(T1 내지 T7) 및 스토리지 커패시터(storage capacitor, Cst)를 포함하는 화소 회로(2)를 포함한다. 그리고, 화소(1)는 화소 회로(2)를 통해 구동 전압을 전달받아 발광하는 유기 발광 소자(organic light emitting diode, OLED)를 포함한다.
복수의 박막트랜지스터는 구동 박막트랜지스터(T1) 및 복수의 스위칭 박막트랜지스터들을 포함한다. 스위칭 박막트랜지스터들은 데이터 전달 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1초기화 박막트랜지스터(T4), 제1발광 제어 박막트랜지스터(T5), 제2발광 제어 박막트랜지스터(T6) 및 제2초기화 박막트랜지스터(T7)를 포함한다.
화소(1)는 데이터 전달 박막트랜지스터(T2) 및 보상 박막트랜지스터(T3)에 제1주사 신호(Sn)를 전달하는 제1 주사선(14), 제1초기화 박막트랜지스터(T4) 및 제2초기화 박막트랜지스터(T7)에 제2주사 신호(Sn-1)를 전달하는 제2 주사선(24), 제1발광 제어 박막트랜지스터(T5) 및 제2발광 제어 박막트랜지스터(T6)에 발광 제어 신호(En)를 전달하는 발광 제어선(15), 데이터 신호(Dm)를 전달하는 데이터선(16), 제1전원전압(ELVDD)을 전달하는 구동 전압선(26), 구동 박막트랜지스터(T1)를 초기화하는 초기화 전압(VINT)을 전달하는 초기화 전압선(22)을 포함한다.
구동 박막트랜지스터(T1)의 구동 게이트전극(G1)은 스토리지 커패시터(Cst)의 제1 전극(53)과 연결되어 있다. 구동 박막트랜지스터(T1)의 구동 소스전극(S1)은 제1발광 제어 박막트랜지스터(T5)를 경유하여 구동 전압선(26)과 연결되어 있다. 구동 박막트랜지스터(T1)의 구동 드레인전극(D1)은 제2발광 제어 박막트랜지스터(T6)를 경유하여 유기 발광 소자(OLED)의 화소(anode) 전극과 전기적으로 연결되어 있다. 구동 박막트랜지스터(T1)는 데이터 전달 박막트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(Dm)를 전달받아 유기 발광 소자(OLED)에 구동 전류(Id)를 공급한다.
데이터 전달 박막트랜지스터(T2)의 데이터 전달 게이트전극(G2)은 제1 주사선(14)과 연결되어 있다. 데이터 전달 박막트랜지스터(T2)의 데이터 전달 소스전극(S2)은 데이터선(16)과 연결되어 있다. 데이터 전달 박막트랜지스터(T2)의 데이터 전달 드레인전극(D2)은 구동 박막트랜지스터(T1)의 구동 소스전극(S1)과 연결되어 있으면서 제1발광 제어 박막트랜지스터(T5)를 경유하여 구동 전압선(26)과 연결되어 있다. 이러한 데이터 전달 박막트랜지스터(T2)는 제1 주사선(14)을 통해 전달받은 제1주사 신호(Sn)에 따라 턴 온되어 데이터선(16)으로 전달된 데이터 신호(Dm)를 구동 박막트랜지스터(T1)의 구동 소스전극(S1)으로 전달하는 스위칭 동작을 수행한다.
보상 박막트랜지스터(T3)의 보상 게이트전극(G3)은 제1 주사선(14)에 연결되어 있다. 보상 박막트랜지스터(T3)의 보상 소스전극(S3)은 구동 박막트랜지스터(T1)의 구동 드레인전극(D1)과 연결되어 있으면서 제2발광 제어 박막트랜지스터(T6)를 경유하여 유기 발광 소자(OLED)의 애노드(anode) 전극과 연결되어 있다. 보상 박막트랜지스터(T3)의 보상 드레인전극(D3)은 스토리지 커패시터(Cst)의 제1 전극(53), 제1초기화 박막트랜지스터(T4)의 제1초기화 소스전극(S4) 및 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)과 함께 연결되어 있다. 보상 박막트랜지스터(T3)는 제1 주사선(14)을 통해 전달받은 제1주사 신호(Sn)에 따라 턴 온(turn on)되어 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)과 구동 드레인전극(D1)을 서로 연결하여 구동 박막트랜지스터(T1)를 다이오드 연결(diode-connection)시킨다.
제1초기화 박막트랜지스터(T4)의 제1초기화 게이트전극(G4)은 제2 주사선(24)과 연결되어 있다. 제1초기화 박막트랜지스터(T4)의 제1초기화 드레인전극(D4)은 초기화 전압선(22)과 연결되어 있다. 제1초기화 박막트랜지스터(T4)의 제1초기화 소스전극(S4)은 스토리지 커패시터(Cst)의 제1 전극(53), 보상 박막트랜지스터(T3)의 보상 드레인전극(D3) 및 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)과 함께 연결되어 있다. 제1초기화 박막트랜지스터(T4)는 제2 주사선(24)을 통해 전달받은 제2주사 신호(Sn-1)에 따라 턴 온되어 초기화 전압(VINT)을 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 전달하여 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)의 전압을 초기화시키는 초기화 동작을 수행한다.
제1발광 제어 박막트랜지스터(T5)의 제1발광 제어 게이트전극(G5)은 발광 제어선(15)과 연결되어 있다. 제1발광 제어 박막트랜지스터(T5)의 제1 발광 제어 소스전극(S5)은 구동 전압선(26)과 연결되어 있다. 제1발광 제어 박막트랜지스터(T5)의 제1발광 드레인전극(D5)은 구동 박막트랜지스터(T1)의 구동 소스전극(S1) 및 데이터 전달 박막트랜지스터(T2)의 데이터 전달 드레인전극(D2)과 연결되어 있다.
제2발광 제어 박막트랜지스터(T6)의 제2발광 제어 게이트전극(G6)은 발광 제어선(15)과 연결되어 있다. 제2발광 제어 박막트랜지스터(T6)의 제2발광 소스전극(S6)은 구동 박막트랜지스터(T1)의 구동 드레인전극(D1) 및 보상 박막트랜지스터(T3)의 보상 소스전극(S3)과 연결되어 있다. 제2발광 제어 박막트랜지스터(T6)의 제2발광 제어 드레인전극(D6)은 유기 발광 소자(OLED)의 애노드(anode) 전극과 전기적으로 연결되어 있다. 제1발광 제어 박막트랜지스터(T5) 및 제2발광 제어 박막트랜지스터(T6)는 발광 제어선(15)을 통해 전달받은 발광 제어 신호(En)에 따라 동시에 턴 온되어 제1전원전압(ELVDD)이 유기 발광 소자(OLED)에 전달되어 유기 발광 소자(OLED)에 구동 전류(Id)가 흐르게 된다.
제2초기화 박막트랜지스터(T7)의 제2초기화 게이트전극(G7)은 제2 주사선(24)에 연결되어 있다. 제2초기화 박막트랜지스터(T7)의 제2초기화 소스전극(S7)은 유기 발광 소자(OLED)의 애노드(anode) 전극과 연결되어 있다. 제2초기화 박막트랜지스터(T7)의 제2초기화 드레인전극(D7)은 초기화 전압선(22)과 연결되어 있다. 제2초기화 박막트랜지스터(T7)는 제2 주사선(24)을 통해 전달받은 제2주사신호(Sn-1)에 따라 턴 온되어 유기 발광 소자(OLED)의 애노드(anode) 전극을 초기화시킨다.
본 실시예에서는 제1초기화 박막트랜지스터와 제2 초기화 박막트랜지스터가 제2 주사선(24)에 연결된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 제1초기화 박막트랜지스터는 제2 주사선(24)에 연결되어 제2주사신호(Sn-1)에 따라 구동하고, 제2초기화 박막트랜지스터는 별도의 제3주사선에 연결되어 제3주사신호(Sn+1)에 따라 구동할 수 있다.
스토리지 커패시터(Cst)의 제2 전극(55)은 구동 전압선(26)과 연결되어 있다. 스토리지 커패시터(Cst)의 제1 전극(53)은 구동 박막트랜지스터(T1)의 구동 게이트전극(G1), 보상 박막트랜지스터(T3)의 보상 드레인전극(D3) 및, 제1초기화 박막트랜지스터(T4)의 제1초기화 소스전극(S4)에 함께 연결되어 있다.
유기 발광 소자(OLED)의 캐소드(cathode) 전극은 제2전원전압(ELVSS)과 연결되어 있다. 유기 발광 소자(OLED)는 구동 박막트랜지스터(T1)로부터 구동 전류(Id)를 전달받아 발광함으로써 화상을 표시한다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치에 포함된 하나의 화소(1)를 나타낸 개략적인 평면도이고 도 4는 도 3의 Ⅵa-Ⅵa' 및 Ⅵb-Ⅵb' 선을 따라 취한 단면도이다.
도 3 및 도 4를 참조하면, 화소(1)는 복수의 배선들(14, 15, 16, 22, 24, 26), 구동 박막트랜지스터(T1), 복수의 스위칭 박막트랜지스터(T2 내지 T7), 스토리지 커패시터(Cst), 및 화소전극(210)을 포함할 수 있다.
복수의 배선들은 제1 방향을 따라 연장된 제1, 2 주사선(14, 24)과 초기화 전압선(22), 및 제1, 2 주사선(14, 24)과 교차하도록 제2 방향을 따라 연장된 데이터선(16)과 구동 전압선(26)을 포함할 수 있다. 제1,2 주사선(14, 24)은 복수의 박막트랜지스터들(T1 내지 T7)의 게이트전극(G1 내지 G7)과 동일층에 형성될 수 있고, 초기화 전압선(22)은 스토리지 커패시터(Cst)의 제1 전극(53)과 동일층에 형성될 수 있다.
구동 전압선(26)은 제2 방향을 따라 연장되고, 데이터선(16)과 다른 층에 위치하는 제1부분(26a)을 포함한다. 일 실시예로서, 구동 전압선(26)의 제1부분(26a)은 데이터선(16)의 아래에 위치할 수 있다.
구동 전압선(26)의 일부는 스토리지 커패시터(Cst)의 제2 전극(55)을 형성한다. 예컨대, 구동 전압선(26)은 제1 부분과 교차하도록 제1 방향을 따라 연장된 제2 부분(26b)을 포함할 수 있으며, 제2 부분(26b)은 스토리지 커패시터(Cst)의 제2 전극(55)을 형성할 수 있다. 제2 부분(26b)은 제1 부분(26a)과 일체로 형성될 수 있다.
구동 전압선(26)과 데이터선(16)이 서로 다른 층에 배치됨으로써, 스토리지 커패시터(Cst)의 면적을 증가시킬 수 있다. 또한, 구동 전압선(26)은 구동 전압선(26)의 상부에 위치하는 배선/전극과 하부에 위치하는 배선/전극 사이를 차단하여 이들 사이의 커플링(coupling)을 방지하며, 크로스토크(crosstalk)를 방지할 수 있다. 예컨대, 구동 전압선(26)은 구동 전압선(26)의 상부에 위치하는 데이터선(16)과 구동 전압선(26)의 하부에 위치하는 배선인 제1주사선(14) 또는 스토리지 커패시터(Cst)의 제1 전극(53) 간의 커플링을 방지할 수 있다.
기판(100) 상에 버퍼층(101)이 형성되고, 버퍼층(101) 상에 반도체층들이 형성된다. 도 3의 Ⅵa-Ⅵa' 선을 따라 취한 단면도에는 제2 발광 제어 소스전극(S6), 제2 발광 제어 드레인전극(D6) 및 제2 발광 제어 반도체층(A6)이 도시되었으며, 도 3의 Ⅵb-Ⅵb' 선을 따라 취한 단면도에는 구동 반도체층(A1)이 도시되었다.
반도체층들 상에는 제1 게이트 절연막(102), 제2 발광 제어 게이트전극(G6)과 구동 게이트전극(G1)을 포함하는 제1 도전층, 제2 게이트 절연막(103), 스토리지 커패시터(Cst)의 제1 전극(53)과 제1 매개 전극층(31)을 포함하는 제2 도전층, 제1 층간절연막(104), 스토리지 커패시터(Cst)의 제2 전극(55)을 포함하는 제3 도전층, 제2 층간절연막(105), 데이터선(16)과 제1 연결전극(62)을 포함하는 제4 도전층 및 평탄화막(106)이 순차적으로 형성된다. 제1 게이트 절연막(102), 제2 게이트 절연막(103), 제1 층간절연막(104), 제2 층간절연막(105) 및 평탄화막(106)은 모두 절연성을 가지며, 무기물 및/또는 유기물을 포함할 수 있다.
스토리지 커패시터(Cst)는 순차적으로 적층된 제1 전극(53), 유전체층, 제2 전극(55)을 구비할 수 있다. 유전체층은 제1 전극(53)과 제2 전극(55) 사이에 개재되는 제1 층간절연막(104, 도 4참조)의 일부로 형성될 수 있다. 스토리지 커패시터(Cst)의 제1 전극(53) 및 제2 전극(55)은 제1, 2 주사선(14, 24) 및 데이터선(16)과 다른 층에 위치할 수 있다. 예컨대, 제1 전극(53) 및 제2 전극(55)은 제1, 2 주사선(14, 24)과 데이터선(16) 사이에 위치할 수 있으며, 제2 전극(55)은 데이터선(16)의 아래 층에 위치할 수 있다.
스토리지 커패시터(Cst)의 제1 전극(53)은 제1 콘택홀(Cnt1)을 통해 구동 게이트전극(G1)과 연결되며, 제1 전극(53)은 구동 반도체층(A1)과 중첩하도록 배치된다. 제1 전극의 일부는 제1 방향을 향해 연장되며, 연장된 부분에 형성된 제2 콘택홀(Cnt2)을 통해 제1 초기화 박막트랜지스터(T4)와 연결된다.
스토리지 커패시터(Cst)의 제2 전극(55)은 제1 전극(53)과 적어도 일부 중첩되도록 배치될 수 있으며, 예컨대, 제2 전극(55)은 제1 전극(53)의 전체를 덮도록 배치될 수 있다. 전술한 바와 같이, 스토리지 커패시터(Cst)의 제2 전극(55)은 구동 전압선(26)과 동일층에 위치할 수 있으며, 구동 전압선(26)의 일부로 형성될 수 있다.
스토리지 커패시터(Cst)의 제1 전극(53) 및 제2 전극(55)은 제1,2 주사선(14, 24) 및 데이터선(16)과 다른 층에 위치할 수 있다. 예컨대, 스토리지 커패시터(Cst)의 제1 전극(53) 및 제2 전극(55)은 제1,2 주사선(14, 24)과 데이터선(16) 사이에 위치할 수 있다.
스토리지 커패시터(Cst)의 제2 전극(55)은 제1 층간절연막(104)을 개재하여 제1 전극(53)과 중첩되도록 제1 전극(53)의 위층에 배치될 수 있다. 스토리지 커패시터(Cst)의 제1 전극(53)은 제2 게이트 절연막(103)을 개재하여 구동 게이트전극(G6)과 중첩되도록 구동 게이트전극(G6)의 위에 배치될 수 있다. 이때, 구동 게이트전극(G6)은 스토리지 커패시터(Cst)의 제1 전극(53)과 제1 콘택홀(Cnt1)을 통해 전기적으로 연결되므로, 구동 게이트전극(G6)과 제1 전극(53)은 동 전위를 이룰 수 있다.
본 발명의 비교예로서, 데이터선(16)과 구동 전압선(26) 및/또는 스토리지 커패시터(Cst)의 제2 전극(55)이 동일한 층에 배치되는 경우, 데이터선(16)과 제2 전극(55)은 일정 거리 이상 이격되게 배치되어야 한다. 이 경우, 제2 전극(55)의 면적은 제한적일 수 밖에 없고, 스토리지 커패시터(Cst)의 면적 및 용량의 확보가 어려워 초고해상도의 구현이 어렵다. 반면, 본 발명은 데이터선(16)과 구동 전압선(26) 및/또는 스토리지 커패시터(Cst)의 제2 전극(55)을 서로 다른 층에 배치시킴으로써, 제2 전극(55)의 면적을 증가시킬 수가 있어, 초고해상도 모델에 있어서도 스토리지 커패시터(Cst)의 용량을 충분히 확보할 수 있다.
구동 박막트랜지스터(T1)는 구동 반도체층(A1), 구동 게이트전극(G1), 구동 소스전극(S1) 및 구동 드레인전극(D1)을 포함한다. 구동 소스전극(S1)은 구동 반도체층(A1)에서 불순물이 도핑된 구동 소스 영역에 해당하고, 구동 드레인전극(D1)은 구동 반도체층(A1)에서 불순물이 도핑된 구동 드레인 영역에 해당한다. 구동 반도체층(A1)에서 구동 소스 영역과 구동 드레인전극 사이의 영역은 구동 채널 영역에 해당한다. 구동 게이트전극(G1)은 스토리지 커패시터(Cst), 보상 박막트랜지스터(T3)의 보상 드레인전극(D3), 및 제1 초기화 박막트랜지스터(T4)의 제1 초기화 소스전극(S4)과 연결된다. 예컨대, 구동 게이트전극(G1)은 스토리지 커패시터(Cst)의 제1 전극(53)과 제1 콘택홀(Cnt1)을 통해 전기적으로 연결될 수 있다. 구동 게이트전극(G1)은 아일랜드 타입이며, 제1,2 주사선(14, 24)과 동일층에 위치할 수 있다.
데이터 전달 박막트랜지스터(T2)는 데이터 전달 반도체층(A2), 데이터 전달 게이트전극(G2), 데이터 전달 소스전극(S2) 및 데이터 전달 드레인전극(D2)을 포함한다. 데이터 전달 소스전극(S2)은 데이터 전달 반도체층(A2)에서 불순물이 도핑된 스위칭 소스 영역에 해당하고, 데이터 전달 드레인전극(D2)은 데이터 전달 반도체층(A2)에서 불순물이 도핑된 스위칭 드레인 영역에 해당한다. 데이터 전달 소스전극(S2)은 제9 콘택홀(Cnt9)을 통해 데이터선(16)과 연결된다. 다른 실시예로서, 데이터 전달 소스전극(S2)은 제4 콘택홀(Cnt4)상에 커버메탈을 형성하고, 제9 콘택홀(Cnt9)을 통해 데이터선(16)과 전기적으로 접속될 수 있다. 데이터 전달 드레인전극(D2)은 구동 박막트랜지스터(T1) 및 제1 발광 제어 박막트랜지스터(T5)와 연결되어 있다. 데이터 전달 게이트전극(G2)은 제1 주사선(14)의 일부로 형성된다.
보상 박막트랜지스터(T3)는 보상 반도체층(A3), 보상 게이트전극(G3), 보상 소스전극(S3) 및 보상 드레인전극(D3)을 포함한다. 보상 소스전극(S3)은 보상 반도체층(A3)에서 불순물이 도핑된 보상 소스 영역에 해당하고, 보상 드레인전극(D3)은 보상 반도체층(A3)에서 불순물이 도핑된 보상 드레인 영역에 해당한다. 보상 게이트전극(G3)은 제1 주사선(14)의 일부와 제1 주사선(14)으로부터 돌출되어 연장된 배선의 일부에 의해 듀얼 게이트전극을 형성하여 누설 전류(leakage current)를 방지한다.
제1 초기화 박막트랜지스터(T4)는 제1 초기화 반도체층(A4), 제1 초기화 게이트전극(G4), 제1 초기화 소스전극(S4) 및 제1 초기화 드레인전극(D4)을 포함한다. 제1 초기화 소스전극(S4)은 제1 초기화 반도체층(A4)에서 불순물이 도핑된 제1 초기화 소스 영역에 해당하고, 제1 초기화 드레인전극(D4)은 제1 초기화 반도체층(A4)에서 불순물이 도핑된 제1 초기화 드레인 영역에 해당한다. 제1 초기화 드레인전극(D4)은 제2 초기화 박막트랜지스터(T7)와 연결될 수 있고, 제1 초기화 소스전극(S4)은 스토리지 커패시터(Cst)의 제1 전극(53)을 통해 구동 게이트전극(G1)과 연결될 수 있다. 제1 초기화 게이트전극(G4)은 제2 주사선(24)의 일부로 형성된다.
제1 발광 제어 박막트랜지스터(T5)는 제1 발광 제어 반도체층(A5), 제1 발광 제어 게이트전극(G5), 제1 발광 제어 소스전극(S5) 및 제1 발광 제어 드레인전극(D5)을 포함한다. 제1 발광 제어 소스전극(S5)은 제1 발광 제어 반도체층(A5)에서 불순물이 도핑된 제1 발광 제어 소스 영역에 해당하고, 제1 발광 제어 드레인전극(D5)은 제1 발광 제어 반도체층(A5)에서 불순물이 도핑된 제1 발광 제어 드레인 영역에 해당한다. 제1 발광 제어 소스전극(S5)은 제5 콘택홀(Cnt5)을 통해 제2 매개 전극층(32)과 연결되고, 제2 연결전극(64)은 제8 콘택홀(Cnt8)을 통해 제2 매개 전극층(32)과 구동 전압선(26)을 전기적으로 연결한다. 다시 말해, 제1 발광 제어 소스전극(S5)은 제1, 2 연결배선(32,34)을 통해 구동 전압선(26)과 연결될 수 있다. 제1 발광 제어 게이트전극(G5)은 발광 제어선(15)의 일부로 형성된다.
제2 발광 제어 박막트랜지스터(T6)는 제2 발광 제어 반도체층(A6), 제2 발광 제어 게이트전극(G6), 제2 발광 제어 소스전극(S6) 및 제2 발광 제어 드레인전극(D6)을 포함한다. 제2 발광 제어 소스전극(S6)은 제2 발광 제어 반도체층(A6)에서 불순물이 도핑된 제2 발광 제어 소스 영역에 해당하고, 제2 발광 제어 드레인전극(D6)은 제2 발광 제어 반도체층(A6)에서 불순물이 도핑된 제2 발광 제어 드레인 영역에 해당한다. 제2 발광 제어 드레인전극(D6)은 제3,7 콘택홀(Cnt3, Cnt7)을 통해 제1 연결전극(62) 및 제1 매개 전극층(31)과 연결되고, 제1 연결전극(62)은 제1 비아홀(Via1)을 통해 유기 발광 소자(OLED)의 화소전극(210)과 연결된다. 제2 발광 제어 게이트전극(G6)은 발광 제어선(15)의 일부로 형성된다.
제2 초기화 박막트랜지스터(T7)는 제2 초기화 반도체층(A7), 제2 초기화 게이트전극(G7), 제2 초기화 소스전극(S7) 및 제2 초기화 드레인전극(D7)을 포함한다. 제2 초기화 소스전극(S7)은 제2 초기화 반도체층(A7)에서 불순물이 도핑된 제2 초기화 소스 영역에 해당하고, 제2 초기화 드레인전극(D7)은 제2 초기화 반도체층(A7)에서 불순물이 도핑된 제2 초기화 드레인 영역에 해당한다. 제2 초기화 드레인전극(D7)은 제6 콘택홀(Cnt6)을 통해 초기화 전압선(22)과 연결될 수 있다. 제2 초기화 소스전극(S7)은 제1 연결전극(62) 및 제1 매개 전극층(31)을 매개로 유기 발광 소자(OLED)의 화소전극(210)과 연결된다.
화소전극(210)은 구동 박막트랜지스터(T1) 및 스토리지 커패시터(Cst)의 적어도 일부와 중첩되도록 형성되며, 제1 비아홀(Via1)을 통해 제2 발광 제어 박막트랜지스터(T6)와 연결된다.
화소전극(210)은 제1 연결전극(62)을 통해 제2 발광 제어 박막트랜지스터(T6)와 연결될 수 있다. 제1 연결전극(62)은 데이터선(16)과 동일 층에 위치할 수 있으며, 동일 물질로 형성될 수 있다. 제1 연결전극(62)은 제7 콘택홀(Cnt7)과 이격되어 형성된 제1 비아홀(Via1)을 통해 화소전극(210)과 접속될 수 있다. 제1 비아홀(Via1)은 제7 콘택홀(Cnt7)과 중첩되는 영역에 형성될 수 있으나, 초고해상도 모델일수록 화소(1) 영역이 좁아져 비아홀 형성이 어렵다. 따라서, 제1 비아홀(Via1)은 제1 연결전극(62)의 연장된 부분에 형성되며, 제7 콘택홀(Cnt7)과 서로 이격되도록 배치된다.
도 3 및 도 4에서는 구동 전압선(26)이 데이터선(16)의 아래에 위치하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 구동 전압선(26)은 데이터선(16)의 위에 위치할 수 있다.
도 5는 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 단면도이다.
도 5를 참조하면, 제1연결전극(62)과 제2 발광 제어 박막트랜지스터(T6)의 제2 발광 제어 드레인 전극(D6) 사이에 제1 매개 전극층(31)이 구비되지 않을 수 있다.
도 6 내지 도 14는 본 발명의 일 실시예에 따른 디스플레이 장치의 하나의 화소를 형성하는 방법을 설명하기 위한 도면이다.
도 6 및 도 4를 참조하면, 버퍼층(101)이 형성된 기판(100) 상에 반도체층들(A1 내지 A7)을 형성한다. 반도체층들(A1 내지 A7)은 비정질 실리콘으로 형성되거나 다결정 실리콘층으로 형성되거나, G-I-Z-O층 [(In2O3)a(Ga2O3)b(ZnO)c층](a, b, c는 각각 a=0, b=0, c＞0의 조건을 만족시키는 실수)와 같은 산화물 반도체로 형성될 수 있다.
반도체층들(A1 내지 A7) 상에는 제1 게이트 절연막(102)이 형성된다. 제1 게이트 절연막(102)은 반도체층들(A1 내지 A7)을 덮으며 기판(110) 전면(全面)에 형성된다. 제1 게이트 절연막(102)은 유기 또는/및 무기 절연체로 이루어질 수 있다. 일 실시예에서, 제1 게이트 절연막(102)은 실리콘질화막(SiNx), 실리콘산화막(SiO2), 하프늄(hafnium; Hf) 옥사이드, 알루미늄 옥사이드 등으로 이루어질 수 있다.
도 7 및 도 4를 참조하면, 제1 게이트 절연막(102) 상에 게이트전극들(G1 내지 G7), 제1, 2 주사선(14,24) 및 발광 제어선(15)을 포함하는 제1 도전층을 형성한다. 게이트전극들(G1 내지 G7), 제1, 2 주사선(14, 24), 및 발광 제어선(15)은 동일층에 동일물질로 형성된다.
제1 주사선(14)은 보상 박막트랜지스터(T3) 및 데이터 전달 박막트랜지스터(T2)의 게이트전극(G3, G2)의 역할을 한다. 제2 주사선(24)은 제1초기화 박막트랜지스터(T4) 및 제2초기화 박막트랜지스터(T7)의 게이트전극(G4, G7)의 역할을 한다. 발광 제어선(15)은 제1발광 제어 박막트랜지스터(T5) 및 제2발광 제어 박막트랜지스터(T6)의 게이트전극(G5, G6)의 역할을 한다. 구동 게이트전극(G1)은 아일랜트 타입이며, 구동 박막트랜지스터의 반도체층(A1)의 채널 영역과 중첩한다.
이 후, 게이트전극들(G1 내지 G7)을 마스크로 하여 반도체층들(A1 내지 A7)의 양끝단에 불순물을 주입함에 따라 소스전극들(S1 내지 S7), 및 드레인전극들(D1 내지 D7)을 형성할 수 있다. 불순물은 박막트랜지스터의 종류에 따라 달라지며, N형 불순물 또는 P형 불순물이 가능하다.
게이트전극들(G1 내지 G7) 상에는 제2 게이트 절연막(103)이 기판(100)의 전면에 형성된다. 제2 게이트 절연막(103)은 유기 또는/및 무기 절연체로 이루어질 수 있다. 일 실시예에서, 제2 게이트 절연막(103)은 실리콘질화막(SiNx), 실리콘산화막(SiO2), 하프늄(hafnium; Hf) 옥사이드, 알루미늄 옥사이드 등으로 이루어질 수 있다.
도 8 및 도 4를 참조하면, 제2 게이트절연막(103)을 관통하는 제1 콘택홀(Cnt1) 및 제1,2 게이트절연막(102, 103)을 관통하는 제2 내지 6 콘택홀(Cnt2 내지 Cnt6)을 형성한다. 제1 콘택홀(Cnt1)은 구동 게이트전극(G1)을 노출시킬 수 있고, 제2 내지 제6 콘택홀(Cnt2 내지 Cnt6)은 반도체층들의 일부를 노출시킬 수 있다.
도 9 및 도 4를 참조하면, 제1 매개 전극층(31), 제2 매개 전극층(32), 제3 매개 전극층(33), 스토리지 커패시터(Cst)의 제1 전극(53) 및 초기화 전압선(22)을 포함하는 제2 도전층을 형성한다. 제 제1 매개 전극층(31), 제2 매개 전극층(32), 제3 매개 전극층(33), 스토리지 커패시터(Cst)의 제1 전극(53) 및 초기화 전압선(22)은 동일층에 동일물질로 형성된다.
스토리지 커패시터(Cst)의 제1 전극(53)은 구동 게이트전극(G1)과 중첩되게 위치할 수 있다. 스토리지 커패시터(Cst)의 제1 전극(53)의 일부는 제1 콘택홀(Cnt1)을 통해 제1 전극(53)과 전기적으로 연결되고, 다른 일부는 제2 콘택홀(Cnt2)을 통해 제1 초기화 박막트랜지스터(T4)의 소스전극(S4)과 접촉할 수 있다.
제2 매개 전극층(32)은 제5 콘택홀(Cnt5)을 통해 제1발광 제어 박막트랜지스터(T5)의 제1발광 드레인전극(D5)과 접촉된다. 제3 매개 전극층(33)은 제4 콘택홀(Cnt4)을 통해 데이터 전달 박막트랜지스터(T2)의 데이터 전달 소스전극(S2)과 접촉된다.
이후, 스토리지 커패시터(Cst)의 제1 전극(53)을 포함하는 제2 도전층을 덮도록 제1 층간절연막(104)이 형성된다. 제1 층간절연막(104)은 유기 또는/및 무기 절연체로 이루어질 수 있다.
도 10 및 도 4를 참조하면, 구동 전압선(26) 및 스토리지 커패시터(Cst)의 제2 전극(55)을 포함하는 제3 도전층을 형성한다. 구동 전압선(26) 및 스토리지 커패시터(Cst)의 제2 전극(55)은 동일층에 동일물질로 형성된다.
구동 전압선(26)의 일부는 스토리지 커패시터(Cst)의 제2 전극(55)을 형성할 수 있다. 구동 전압선(26)은 제2 방향을 따라 연장된 제1 부분(26a)과, 제1 방향을 따라 연장된 제2 부분(26b)을 포함할 수 있다. 제1 부분(26a)과 제2 부분(26b)은 교차되어 메쉬를 형성할 수 있다. 구동 전압선(26)의 제2 부분은 스토리지 커패시터(Cst)의 제2 전극(55)의 기능을 동시에 수행할 수 있다.
스토리지 커패시터의 제2 전극(55)은 제1 층간절연막(104)을 개재한 채 제1 전극(53)과 중첩되게 위치한다.
이후, 구동 전압선(26)과 스토리지 커패시터(Cst)의 제2 전극(55)을 덮도록 제2 층간절연막(105)이 형성된다. 제2 층간절연막(105)은 유기 또는/및 무기 절연체로 이루어질 수 있다.
도 11 및 도 4를 참조하면, 제1 층간절연막(104) 또는/및 제2 층간절연막(105)을 관통하는 제7 내지 9 콘택홀(Cnt7 내지 Cnt9)을 형성한다. 제7 콘택홀(Cnt7)은 제1 매개 전극층(31)을 노출시키고, 제8 콘택홀(Cnt8)은 제2 매개 전극층(32) 및 구동 전압선(26)을 노출시키며, 제9 콘택홀(Cnt9)은 제3 매개 전극층(33)을 노출시킨다.
도 12 및 도 4를 참조하면, 데이터선(16), 제1 연결전극(62) 및 제2 연결전극(64)을 포함하는 제4 도전층을 형성한다. 데이터선(16), 제1 연결전극(62) 및 제2 연결전극(64)은 동일층에 동일물질로 형성된다.
데이터선(16)은 제1,2 주사선(14,24)과 교차하도록 제2 방향을 따라 연장되며, 하나의 화소마다 하나씩 배치될 수 있다. 데이터선(16)은 제4,9 콘택홀(Cnt4, Cnt9) 및 제3 매개 전극층(33)을 통해 데이터 전달 소스전극(S2)에 연결되고, 구동 전압선(26)은 제8 콘택홀(Cnt8), 제2 매개 전극층(32) 및 제2 연결전극(64)을 통해 제1 발광 제어 소스전극(S5)과 연결될 수 있다. 제1 연결전극(62)은 제7 콘택홀(Cnt7)을 통해 제1 매개 전극층(31)과 연결되고, 제1 매개 전극층(31)은 제3 콘택홀(Cnt3)을 통해 제2 초기화 드레인전극(D7)과 연결될 수 있다.
이후, 데이터선(16), 제1 연결전극(62) 및 제2 연결전극(64)을 덮는 평탄화막(106)을 형성한다. 평탄화막(106)은 무기물, 유기물, 또는 유/무기 복합물로 단층 또는 복수층의 구조로 형성될 수 있다.
도 13 및 도 4를 참조하면, 평탄화막(106)을 관통하는 제1 비아홀(Via1)을 형성한다. 제1 비아홀(Via1)은 제3, 7 콘택홀(Cnt3, Cnt7)과 이격되는 위치에 형성될 수 있으며, 제1 연결전극(62)을 노출시킬 수 있다.
도 14 및 도 4를 참조하면, 화소전극(210)을 형성한다.
화소전극(210)은 제1 비아홀(Via1)을 통해 제1 연결전극(62)과 접속하고, 제1, 2 커버메탈(62,60)을 매개로 제2 발광 제어 박막트랜지스터(T6)와 연결된다. 화소전극(210)은 구동 박막트랜지스터(T1) 및 스토리지 커패시터(Cst)의 적어도 일부와 중첩되도록 형성할 수 있다.
도시되지는 않았으나, 평탄화막(106) 상에는 화소전극(210)의 상부를 노출시키는 개구를 갖는 화소정의막이 형성되고, 화소정의막의 개구를 통해 노출된 화소전극(210) 상에는 발광층을 포함하는 유기막이 형성될 수 있다. 그리고, 유기막을 기판의 전면(全面)을 덮는 대향전극이 형성된다.
본 발명의 실시예들에 따른 디스플레이 장치는 전술한 바와 같이, 스토리지 커패시터(Cst)의 제2 전극(55)과 데이터선(16)을 서로 다른 층에 배치시킴으로써, 제2 전극(55)의 면적을 증가시킬 수가 있어, 스토리지 커패시터(Cst)의 용량을 충분히 확보하면서 고해상도를 구현할 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1 : 화소
2: 화소 회로
10 : 표시부
14 , 24 : 주사선
15 : 발광 제어선
16 : 데이터선
22 : 초기화 전압선
31,32,33 : 제1 내지 제3 매개 전극층
53, 55 : 제1,2 전극
62,64 : 제1 및 2 연결전극
100 : 기판
101 : 버퍼층
102, 103 : 제1, 2 게이트 절연막
104, 105 : 제1, 2 층간 절연막
106 : 평탄화막
210 : 화소전극

Claims (20)

  1. 기판 상에 위치하는 복수의 화소;를 포함하고,
    각 화소는,
    제1 방향을 따라 연장된 주사선;
    상기 제1 방향과 다른 제2 방향을 따라 연장된 데이터선;
    상기 주사선 및 상기 데이터선과 전기적으로 연결되고, 스위칭 게이트전극, 스위칭 소스전극, 스위칭 데이터전극을 포함하는 스위칭 박막트랜지스터;
    상기 스위칭 박막트랜지스터와 전기적으로 연결되고, 구동 게이트전극, 구동 소스전극, 구동 데이터전극을 포함하는 구동 박막트랜지스터; 및
    상기 구동 박막트랜지스터와 전기적으로 연결되며, 순차적으로 적층된 제1 전극, 유전체층, 및 제2 전극을 구비하는 스토리지 커패시터;를 포함하고,
    상기 제1 전극 및 상기 제2 전극은 상기 주사선 및 상기 데이터선과 다른 층에 위치하는, 디스플레이 장치.
  2. 제 1항에 있어서,
    상기 제2 방향을 따라 연장되고, 상기 데이터선과 다른 층에 위치하는 구동 전압선을 더 포함하는, 디스플레이 장치.
  3. 제 2항에 있어서,
    상기 구동 전압선은 상기 제2 전극과 동일 층에 위치하는, 디스플레이 장치.
  4. 제 2항에 있어서,
    상기 구동 전압선의 일부는 상기 제2 전극을 형성하는, 디스플레이 장치.
  5. 제 2항에 있어서,
    상기 구동 전압선은,
    상기 제2 방향을 따라 연장된 제1 부분;
    상기 제1 부분과 교차되도록 상기 제1 방향을 따라 연장된 제2 부분;을 포함하는, 디스플레이 장치.
  6. 제 2항에 있어서,
    상기 구동 전압선은 상기 데이터선의 아래에 위치하는, 디스플레이 장치.
  7. 제 1항에 있어서,
    상기 구동 게이트전극은 아일랜드 타입이며, 상기 주사선과 동일 층에 위치하는, 디스플레이 장치.
  8. 제 1항에 있어서,
    상기 제1 전극은 상기 구동 게이트전극과 다른 층에 위치하는, 디스플레이 장치.
  9. 제8항에 있어서,
    상기 제1 전극은 제1 콘택홀을 통해 상기 스위칭 박막트랜지스터와 연결되고, 제2 콘택홀을 통해 상기 구동 게이트전극과 연결된, 디스플레이 장치.
  10. 제 1항에 있어서,
    상기 제2 전극은 상기 데이터선의 아래 층에 위치하는, 디스플레이 장치.
  11. 제1 항에 있어서,
    상기 제1 전극 및 상기 제2 전극은,
    상기 주사선과 상기 데이터선 사이에 위치하는, 디스플레이 장치.
  12. 제1 항에 있어서,
    상기 스위칭 박막트랜지스터와 연결되는 화소전극; 및
    상기 스위칭 박막트랜지스터 및 상기 화소전극 사이에 개재되는 제1 연결전극;을 더 포함하는, 디스플레이 장치.
  13. 제 12항에 있어서,
    상기 제1 연결전극은 상기 데이터선과 동일 층에 위치하는, 디스플레이 장치.
  14. 제 12항에 있어서,
    상기 스위칭 박막트랜지스터와 상기 제1 연결전극 사이에 개재되는 제1 매개 전극층을 더 포함하는, 디스플레이 장치.
  15. 제14항에 있어서,
    상기 제1 매개 전극층은 상기 제1 전극과 동일 층에 위치하는, 디스플레이 장치.
  16. 제14항에 있어서,
    상기 제1 연결전극은 제3 콘택홀을 통해 상기 제1 매개 전극층과 접속되고, 비아홀을 통해 상기 화소전극과 접속되며,
    상기 제3 콘택홀과 상기 비아홀은 서로 이격되어 있는, 디스플레이 장치.
  17. 기판 상에 위치하는 복수의 화소;를 포함하고,
    각 화소는,
    제1 방향을 따라 연장된 주사선;
    상기 제1 방향과 다른 제2 방향을 따라 연장된 데이터선;
    상기 제2 방향을 따라 연장된 구동 전압선;
    게이트전극, 소스전극, 데이터전극을 포함하는 스위칭 박막트랜지스터;
    게이트전극, 소스전극, 데이터전극을 포함하는 구동 박막트랜지스터; 및
    상기 구동 박막트랜지스터와 전기적으로 연결되며, 순차적으로 적층된 제1 전극, 유전체층, 및 제2 전극을 구비하는 스토리지 커패시터;를 포함하고,
    상기 구동 전압선과 상기 데이터선은 서로 다른 층에 위치하는, 디스플레이 장치.
  18. 제17항에 있어서,
    상기 구동 전압선은,
    상기 제2 방향을 따라 연장된 제1 부분;
    상기 제1 부분과 교차되도록 상기 제1 방향을 따라 연장된 제2 부분;을 포함하는, 디스플레이 장치.
  19. 제 18항에 있어서,
    상기 제2 부분의 일부는 상기 데이터선과 중첩하는, 디스플레이 장치.
  20. 제 18항에 있어서,
    상기 제2 부분의 일부는 상기 스토리지 커패시터의 상기 제2 전극인, 디스플레이 장치.
KR1020150128562A 2015-09-10 2015-09-10 디스플레이 장치 KR20170031313A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150128562A KR20170031313A (ko) 2015-09-10 2015-09-10 디스플레이 장치
US15/163,538 US9799718B2 (en) 2015-09-10 2016-05-24 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150128562A KR20170031313A (ko) 2015-09-10 2015-09-10 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20170031313A true KR20170031313A (ko) 2017-03-21

Family

ID=58257521

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150128562A KR20170031313A (ko) 2015-09-10 2015-09-10 디스플레이 장치

Country Status (2)

Country Link
US (1) US9799718B2 (ko)
KR (1) KR20170031313A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200075972A (ko) * 2018-12-18 2020-06-29 삼성디스플레이 주식회사 표시 장치
CN115061317A (zh) * 2022-06-28 2022-09-16 厦门天马微电子有限公司 显示面板和显示装置
US11871624B2 (en) 2020-02-25 2024-01-09 Samsung Display Co., Ltd. Display device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102352312B1 (ko) 2017-09-29 2022-01-19 삼성디스플레이 주식회사 표시 장치
KR20200071188A (ko) * 2018-12-10 2020-06-19 삼성디스플레이 주식회사 표시 장치
KR20200136520A (ko) * 2019-05-27 2020-12-08 삼성디스플레이 주식회사 표시 장치
KR20220013390A (ko) * 2019-05-30 2022-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
CN110890387A (zh) * 2019-11-26 2020-03-17 京东方科技集团股份有限公司 显示基板、显示面板和显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003223120A (ja) 2002-01-30 2003-08-08 Sanyo Electric Co Ltd 半導体表示装置
KR20060104220A (ko) 2005-03-29 2006-10-09 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그 제조 방법
KR100685831B1 (ko) 2005-04-29 2007-02-22 삼성에스디아이 주식회사 유기전계발광소자 및 그의 제조 방법
KR20080020308A (ko) 2006-08-31 2008-03-05 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101596935B1 (ko) 2008-12-26 2016-02-24 엘지디스플레이 주식회사 유기전계 발광소자 및 이의 제조 방법
KR101747341B1 (ko) 2010-11-02 2017-06-15 엘지디스플레이 주식회사 유기전계 발광소자용 기판 및 그 제조 방법
KR101799034B1 (ko) 2010-12-20 2017-11-20 엘지디스플레이 주식회사 유기전계 발광소자용 기판 및 그 제조 방법
KR101888445B1 (ko) 2012-03-22 2018-08-16 엘지디스플레이 주식회사 유기 전계 발광 표시 패널 및 그의 제조 방법
KR102006352B1 (ko) * 2012-11-20 2019-08-02 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101966847B1 (ko) 2013-03-26 2019-04-08 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그의 제조방법
US9673267B2 (en) 2013-03-26 2017-06-06 Lg Display Co., Ltd. Organic light emitting diode display device having a capacitor with stacked storage electrodes and method for manufacturing the same
CN104362125B (zh) * 2014-09-25 2017-10-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200075972A (ko) * 2018-12-18 2020-06-29 삼성디스플레이 주식회사 표시 장치
US11871624B2 (en) 2020-02-25 2024-01-09 Samsung Display Co., Ltd. Display device
CN115061317A (zh) * 2022-06-28 2022-09-16 厦门天马微电子有限公司 显示面板和显示装置
CN115061317B (zh) * 2022-06-28 2023-12-12 厦门天马微电子有限公司 显示面板和显示装置

Also Published As

Publication number Publication date
US9799718B2 (en) 2017-10-24
US20170077207A1 (en) 2017-03-16

Similar Documents

Publication Publication Date Title
USRE49405E1 (en) Capacitor device, organic light emitting display apparatus including the capacitor device, and method of manufacturing the organic light emitting display apparatus
KR102313855B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20170031313A (ko) 디스플레이 장치
US10818229B2 (en) Organic light-emitting display apparatus
KR102255199B1 (ko) 유기 발광 표시 장치
US9231000B2 (en) Thin film transistor array substrate and organic light-emitting display apparatus including the same
KR102278601B1 (ko) 유기 발광 표시 장치
US20180226436A1 (en) Thin-film transistor array substrate with connection node and display device including the same
KR102463886B1 (ko) 디스플레이 장치 및 그 제조 방법
KR102382026B1 (ko) 유기 발광 표시 장치
KR20160041154A (ko) 박막 트랜지스터 어레이 기판, 및 이를 포함하는 유기 발광 표시 장치
US9911761B2 (en) Thin-film transistor array substrate and organic light-emitting diode display including the same
KR102238756B1 (ko) 디스플레이 장치 및 그 제조 방법
KR102227476B1 (ko) 유기 발광 표시 장치
KR20140045170A (ko) 박막 트랜지스터 어레이 기판 및 이를 포함하는 표시 장치
US20220093705A1 (en) Display device and method of manufacturing the same
KR20220097678A (ko) 디스플레이 장치
US9293482B2 (en) Thin-film transistor array substrate, display apparatus including same, and method of manufacturing thin-film transistor array substrate
US9711578B2 (en) Thin film transistor array panel and organic light-emitting display apparatus including the same
KR102323359B1 (ko) 디스플레이 장치
KR102129036B1 (ko) 박막 트랜지스터 어레이 기판 및 이를 포함하는 표시 장치
KR20190044038A (ko) 박막 트랜지스터 어레이 기판 및 이를 포함하는 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application